KR20060021560A - 박막 트랜지스터 표시판 - Google Patents

박막 트랜지스터 표시판 Download PDF

Info

Publication number
KR20060021560A
KR20060021560A KR1020040070341A KR20040070341A KR20060021560A KR 20060021560 A KR20060021560 A KR 20060021560A KR 1020040070341 A KR1020040070341 A KR 1020040070341A KR 20040070341 A KR20040070341 A KR 20040070341A KR 20060021560 A KR20060021560 A KR 20060021560A
Authority
KR
South Korea
Prior art keywords
line
gate
data line
contact hole
data
Prior art date
Application number
KR1020040070341A
Other languages
English (en)
Other versions
KR101046927B1 (ko
Inventor
정진구
박경민
유춘기
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020040070341A priority Critical patent/KR101046927B1/ko
Priority to US11/218,211 priority patent/US7646017B2/en
Priority to TW094130102A priority patent/TWI427380B/zh
Priority to CNB2005100978922A priority patent/CN100405604C/zh
Publication of KR20060021560A publication Critical patent/KR20060021560A/ko
Priority to US12/643,960 priority patent/US7989809B2/en
Application granted granted Critical
Publication of KR101046927B1 publication Critical patent/KR101046927B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13454—Drivers integrated on the active matrix substrate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G02F1/13629—Multilayer wirings
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/50—Protective arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits

Landscapes

  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Nonlinear Science (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Liquid Crystal (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Chemical & Material Sciences (AREA)
  • Mathematical Physics (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

본 발명의 박막 트랜지스터 표시판에는, 게이트선과 데이터선이 제1 층간 절연막을 사이에 두고 서로 교차하고 있으며, 게이트선 중 하나와 데이터선 중 하나에 각각 연결되어 있는 스위칭 소자와 화소 전극이 각각의 화소 영역에 형성되어 게이트선 및 데이터선과 연결되어 있다. 화소 전극 하부에 위치하여 게이트선, 데이터선 및 스위칭 소자를 덮는 제2 절연막에는 데이터선의 끝 부분을 드러내는 접촉구가 형성되어 있고, 화소 전극과 동일한 층에는 접촉구를 통하여 데이터선의 끝 부분과 연결되어 있는 접촉 보조 부재가 형성되어 있다. 이때, 게이트선과 동일한 층에는 게이트선과 동일한 층으로 이루어져 있으며, 제1 층간 절연막의 접촉구를 통하여 데이터선과 연결되어 있는 보조 신호선이 형성되어 있는데, 보조 신호선을 연결하는 접촉구는 제2 절연막에 의해 완전히 덮여 있다.
접촉불량, 부식, 알루미늄, 테이퍼, 유기절연막

Description

박막 트랜지스터 표시판{THIN FILM TRANSISTOR ARRAY PANEL}
도 1은 본 발명의 한 실시예에 따른 액정 표시 장치의 개념도이다.
도 2는 본 발명의 한 실시예에 따른 액정 표시 장치의 한 화소에 대한 등가 회로도이다.
도 3은 본 발명의 한 실시예에 따른 액정 표시 장치를 개략적으로 도시한 배치도이다.
도 4는 본 발명의 한 실시예에 따른 액정 표시 장치용 박막 트랜지스터 표시판을 도시한 배치도로서, 도 3의 게이트선과 데이터선 및 그 교차 영역을 확대하여 나타낸 것이다.
도 5는 도 4의 박막 트랜지스터 표시판을 V-V' 선을 따라 잘라 도시한 단면도이다.
도 6은 본 발명의 한 실시예에 따른 액정 표시 장치에서 데이터선과 구동 IC가 연결되는 연결부의 일부인 A 부분을 확대하여 나타낸 배치도이고,
도 7은 도 6의 박막 트랜지스터 표시판을 VII-VII' 선을 따라 잘라 도시한 각각의 단면도이다.
본 발명은 박막 트랜지스터 표시판에 관한 것으로, 특히 액정 표시 장치용 박막 트랜지스터 표시판에 관한 것이다.
일반적인 액정 표시 장치(liquid crystal display, LCD)는 두 표시판과 그 사이에 들어 있는 유전율 이방성(dielectric anisotropy)을 갖는 액정층을 포함한다. 액정층에 전계를 인가하고, 이 전계의 세기를 조절하여 액정층을 통과하는 빛의 투과율을 조절함으로써 원하는 화상을 얻는다. 이러한 액정 표시 장치는 휴대가 간편한 평판 표시 장치(flat panel display, FPD) 중에서 대표적인 것으로서, 이 중에서도 박막 트랜지스터(thin film transistor, TFT)를 스위칭 소자로 이용한 TFT-LCD가 주로 이용되고 있다.
박막 트랜지스터가 형성되는 표시판에는 복수의 게이트선과 데이터선이 각각 행과 열 방향으로 형성되어 있고, 박막 트랜지스터를 통하여 이들 게이트선과 데이터선에 연결된 화소 전극이 형성되어 있다. 박막 트랜지스터는 게이트선을 통해 전달되는 게이트 신호에 따라 데이터선을 통해 전달되는 데이터 신호를 제어하여 화소 전극으로 전송한다. 게이트 신호는 외부에서 만들어진 게이트 온 전압(Von)과 게이트 오프 전압(Voff)을 공급받는 복수의 게이트 구동 IC(integrated circuit)가 신호 제어부로부터의 제어에 따라 이들을 조합하여 만들어낸다. 데이터 신호는 신호 제어부로부터의 계조 신호를 복수의 데이터 구동 IC가 아날로그 전압으로 변환함으로써 얻어진다. 신호 제어부 및 구동 전압 생성부 등은 통상 표시판 바깥에 위치한 인쇄 회로 기판(printed circuit board, PCB)에 구비되어 있고 구동 IC는 PCB와 표시판의 사이에 위치한 가요성 인쇄 회로(flexible printed circuit, FPC) 기판 위에 장착되어 있다. PCB는 통상 두 개를 두며 이 경우 표시판 위쪽과 왼쪽에 하나씩 배치하며, 왼쪽의 것을 게이트 PCB, 위쪽의 것을 데이터 PCB라 한다. 게이트 PCB와 표시판 사이에는 게이트 구동 IC가, 데이터 PCB와 표시판 사이에는 데이터 구동 IC가 위치하여, 각각 대응하는 PCB로부터 신호를 받는다.
한편, 게이트 및 데이터 구동 IC는 TCP(Tape Carrier Package) 실장 방법과 COG(Chip On Glass) 방법으로 부착할 수 있다. TCP 방법은 구동칩이 부착된 테이프를 박막 트랜지스터 표시판에 별도로 부착하는 방법이고, COG 방법은 박막 트랜지스터 표시판의 절연 기판 위에 직접 구동 IC을 부착하는 방법이다. 종래에는 TCP방법을 주로 이용하였으나 현재는 칩이 차지하는 면적의 축소와 비용 감면에 따른 이유 등으로 COG 방법을 주로 이용한다.
이때, COG 방법을 이용하는 경우에는 박막 트랜지스터 표시판은 구동 회로로부터 신호를 전달하기 위해 게이트선 및 데이터선 등의 신호선은 끝 부분은 표시 영역 밖의 연결부까지 연장되어 구동 회로의 출력단에 연결된다.
하지만, 이러한 박막 트랜지스터 표시판에서는 연결부에서 다층의 도전막 사이에서 접촉 불량 또는 제조 공정시 식각액에 의한 침식이 빈번하게 발생한다. 따라서, 연결부는 접촉 불량을 방지할 수 있거나 침식을 방지할 수 있는 배선 구조를 취하여 연결부에서 접촉 신뢰도를 확보하는 것이 바람직하다.
본 발명이 이루고자 하는 기술적 과제는 접촉 신뢰도를 확보할 수 있는 접촉부를 가지는 박막 트랜지스터 표시판을 제공하는 것이다.
본 발명의 한 실시예에 따른 박막 트랜지스터 표시판에는, 게이트선, 게이트선과 교차하는 데이터선, 게이트선 중 하나와 데이터선 중 하나에 각각 연결되어 있는 스위칭 소자, 스위칭 소자에 연결되어 있는 화소 전극, 게이트선과 데이터선 사이에 형성되어 있는 제1 절연막, 게이트선, 데이터선 및 스위칭 소자를 덮으며, 화소 전극과 스위칭 소자를 연결하는 제1 접촉구와 게이트선 또는 데이터선의 끝 부분을 드러내는 제2 접촉구를 가지는 제2 절연막, 제2 층간 절연막의 상부에 형성되어 있으며, 제2 접촉구를 통하여 게이트선 또는 데이터선의 끝 부분과 연결되어 있는 접촉 보조 부재, 그리고 게이트선 또는 데이터선의 끝 부분과 연결되어 있는 보조 신호선을 포함한다. 이때, 제1 절연막은 보조 신호선과 게이트선 또는 데이터선의 끝 부분을 연결하기 위한 제 3접촉구를 가지며, 제3 접촉구는 제2 접촉구와 중첩하지 않아 제2 절연막으로 완전히 덮여 있다.
제2 접촉구를 정의하는 제2 절연막의 일부는 완만한 경사각을 가지는 테이퍼 구조로 이루어지고, 화소 전극과 동일한 층으로 제2 절연막 상부에 형성되어 있으며, 데이터선과 중첩하는 보조 패턴을 더 포함하는 것이 바람직한데, 보조 패턴은 테이퍼 구조의 경계선을 덮는다.
보조 패턴은 투명한 도전 물질로 이루어진 투명 도전막 또는 반사도를 가지는 도전 물질로 이루어진 반사 도전막을 포함할 수 있으며, 제2 절연막은 유기 절 연 물질로 유기막과 질화 규소로 이루어진 질화막을 포함하는 것이 바람직하다.
보조 신호선은 게이트선과 동일한 층으로 이루어져 데이터선의 끝 부분과 연결되어 있는 것이 바람직하며, 보조 신호선은 알루미늄 또는 알루미늄 합금을 포함하는 것이 바람직하다.
본 발명의 다른 실시예에 따른 박막 트랜지스터 표시판에는, 게이트선, 게이트선과 교차하는 데이터선, 게이트선 중 하나와 데이터선 중 하나에 각각 연결되어 있는 스위칭 소자, 스위칭 소자에 연결되어 있는 화소 전극, 게이트선과 데이터선 사이에 형성되어 있는 제1 절연막, 게이트선, 데이터선 및 스위칭 소자를 덮으며, 화소 전극과 스위칭 소자를 연결하는 제1 접촉구와 게이트선 또는 데이터선의 끝 부분을 드러내는 제2 접촉구를 가지는 제2 절연막, 제2 층간 절연막의 상부에 형성되어 있으며, 제2 접촉구를 통하여 게이트선 또는 데이터선의 끝 부분과 연결되어 있는 접촉 보조 부재, 제2 절연막 상부에 형성되어 있으며, 접촉 보조 부재와 인접하게 배치되어 데이터선과 중첩하는 보조 패턴을 포함한다.
이때, 제2 접촉구를 정의하는 제2 절연막의 일부는 완만한 경사각을 가지는 테이퍼 구조로 이루어진 것이 바람직하며, 보조 패턴은 테이퍼 구조의 경계선을 덮는 것이 바람직하며, 보조 패턴은 투명한 도전 물질로 이루어진 투명 도전막 또는 반사도를 가지는 도전 물질로 이루어진 반사 도전막을 포함할 수 있다.
제2 절연막은 유기 절연 물질로 유기막과 질화 규소로 이루어진 질화막을 포함하는 것이 바람직하다.
게이트선 또는 데이터선의 끝 부분과 연결되어 있는 보조 신호선을 더 포함 하며, 제1 절연막은 보조 신호선과 게이트선 또는 데이터선의 끝 부분을 연결하기 위한 제 3접촉구를 가지는 것이 바람직하며, 제3 접촉구는 제2 접촉구와 중첩하지 않아 제2 절연막으로 완전히 덮여 있는 것이 바람직하다.
보조 신호선은 게이트선과 동일한 층으로 이루어져 상기 데이터선의 끝 부분과 연결되어 있으며, 보조 신호선은 알루미늄 또는 알루미늄 합금을 포함하는 것이 바람직하다.
첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다.
도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다. 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우뿐 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다.
도 1은 본 발명의 한 실시예에 따른 액정 표시 장치의 개념도이고, 도 2는 본 발명의 한 실시예에 따른 액정 표시 장치의 한 화소에 대한 등가 회로도이다.
도 1에 도시한 바와 같이, 본 발명에 따른 액정 표시 장치는 액정 표시판 조립체(liquid crystal panel assembly)(300) 및 이에 연결된 게이트 구동부(gate driver)(400)와 데이터 구동부(data driver)(500)와 데이터 구동부(500)에 연결된 계조 전압 생성부(gray voltage generator)(800) 그리고 이들을 제어하는 신호 제어부(signal controller)(600)를 포함하고 있다.
액정 표시판 조립체(300)는 등가 회로로 볼 때 복수의 표시 신호선(G1-Gn, D1-Dm)과 이에 연결된 복수의 화소(PX)를 포함하며, 각 화소(PX)는 표시 신호선(G 1-Gn, D1-Dm)에 연결된 스위칭 소자(switching element)(Q)와 이에 연결된 액정 축전기(Clc, 도 2참조) 및 유지 축전기(storage capacitor)(Cst, 도 2참조)를 포함한다. 표시 신호선(G1-Gn, D1-Dm)은 주사 신호(scanning signal) 또는 게이트 신호(gate signal)를 전달하며 행 방향으로 뻗어 있는 복수의 주사 신호선 또는 게이트선(G1-Gn)과 화상 신호(image signal) 또는 데이터 신호(data signal)를 전달하며 열 방향으로 뻗어 있는 데이터 신호선 또는 데이터선(D1-Dm)을 포함한다. 스위칭 소자(Q)는 삼단자 소자로서, 그 제어 단자는 게이트선(G1-Gn)에 연결되어 있고 입력 단자는 데이터선(D1-Dm)에 연결되며, 출력 단자는 액정 축전기(Clc) 및 유지 축전기(C st)의 한 단자에 연결되어 있다.
액정 축전기(Clc)는 스위칭 소자(Q)의 출력 단자와 공통 전압(common voltage, Vcom) 또는 기준 전압(reference voltage)에 연결되어 있다. 유지 축전기 (Cst)의 다른 단자는 다른 전압, 예를 들면 기준 전압에 연결되어 있다. 그러나 유지 축전기(Cst)의 다른 단자는 바로 위의 게이트선[이하 "전단 게이트선(previous gate line)"이라 함]에 연결되어 있을 수 있다. 전자의 연결 방식을 독립 배선 방식(separate wire type)이라고 하며, 후자의 연결 방식을 전단 게이트 방식(previous gate type)이라고 한다.
한편, 액정 표시판 조립체(300)를 구조적으로 보면 도 2에서와 같이 개략적으로 나타낼 수 있다. 편의상 도 2에는 하나의 화소만을 나타내었다.
도 2에 도시한 것처럼, 액정 표시판 조립체(300)는 서로 마주 보는 하부 표시판(100)과 상부 표시판(200) 및 둘 사이의 액정층(3)을 포함한다. 하부 표시판(100)에는 게이트선(Gi-1, Gi) 및 데이터선(Dj)과 스위칭 소자(Q) 및 유지 축전기(Cst)가 구비되어 있다. 액정 축전기(Clc)는 하부 표시판(100)의 화소 전극(190)과 상부 표시판(200)의 기준 전극(270)을 두 단자로 하며 두 전극(190, 270) 사이의 액정층(3)은 유전체로서 기능한다.
화소 전극(190)은 스위칭 소자(Q)에 연결되며 기준 전극(270)은 상부 표시판(200)의 전면(全面)에 형성되어 있고 공통 전압(Vcom)에 연결된다.
여기에서 액정 분자들은 화소 전극(190)과 기준 전극(270)이 생성하는 전기장의 변화에 따라 그 배열을 바꾸고 이에 따라 액정층(3)을 통과하는 빛의 편광이 변화한다. 이러한 편광의 변화는 표시판(100, 200)에 부착된 편광자(도시하지 않 음)에 의하여 빛의 투과율 변화로 나타난다.
화소 전극(190)은 또한 기준 전압을 인가받는 별개의 신호선이 하부 표시판(100)에 구비되어 화소 전극(190)과 중첩됨으로써 유지 축전기(Cst)를 이룬다. 전단 게이트 방식의 경우 화소 전극(190)은 절연체를 매개로 전단 게이트선(Gi-1)과 중첩됨으로써 전단 게이트선(Gi-1)과 함께 유지 축전기(Cst)의 두 단자를 이룬다.
도 2는 스위칭 소자(Q)의 예로 모스(MOS) 트랜지스터를 보여주고 있으며, 이 모스 트랜지스터는 실제 공정에서 비정질 규소(amorphous silicon) 또는 다결정 규소(polysilicon)를 채널층으로 하는 박막 트랜지스터로 구현된다.
도 2에서와는 달리 기준 전극(270)이 하부 표시판(100)에 구비되는 경우도 있으며 이때에는 두 전극(190, 270)이 모두 선형 또는 막대형으로 만들어진다.
한편, 색 표시를 구현하기 위해서는 각 화소가 색상을 표시할 수 있도록 하여야 하는데, 이는 화소 전극(190)에 대응하는 영역에 적색, 녹색, 또는 청색의 색 필터(color filter)(230)를 구비함으로써 가능하다. 색 필터(230)는 도 2에서처럼 주로 상부 표시판(200)의 해당 영역에 형성되지만 하부 표시판(100)의 화소 전극(190) 위 또는 아래에 형성할 수도 있다.
다시 도 1을 참고하면, 계조 전압 생성부(800)는 액정 표시 장치의 휘도와 관련된 복수의 계조 전압(gray voltage)을 생성한다.
게이트 구동부(400)는 스캔 구동부(scan driver)라고도 하며, 액정 표시판 조립체(300)의 게이트선(G1-Gn)에 연결되어 구동 전압 생성부(700)로부터의 게이트 온 전압(Von)과 게이트 오프 전압(Voff)의 조합으로 이루어진 게이트 신호를 게이트선(G1-Gn)에 인가한다.
또한 데이터 구동부(500)는 소스 구동부(source driver)라고도 하며, 액정 표시판 조립체(300)의 데이터선(D1-Dm)에 연결되어 계조 전압 생성부(800)로부터의 계조 전압을 선택하여 데이터 신호로서 데이터선(D1-Dm)에 인가한다.
신호 제어부(600)는 게이트 구동부(400) 및 데이터 구동부(500) 등의 동작을 제어하는 제어 신호를 생성하여, 각 해당하는 제어 신호를 게이트 구동부(400) 및 데이터 구동부(500)에 공급한다.
그러면, 도 3을 참고로 하여 본 발명의 한 실시예에 따른 액정 표시 장치의 구조에 대하여 상세하게 설명한다.
도 3은 본 발명의 한 실시예에 따른 액정 표시 장치를 개략적으로 도시한 배치도이다.
도 3에 도시한 바와 같이, 게이트선(121, G1-Gn, 도 3 참조)과 데이터선(171, D1-Dm, 도 3 참조)이 구비된 액정 표시판 조립체(300)의 위쪽에는 액정 표시 장치를 구동하기 위한 신호 제어부(600) 및 계조 전압 생성부(800) 따위의 회로 요소가 구비되어 있는 인쇄 회로 기판(printed circuit board, PCB)(550)이 위치하고 있다. 액정 표시판 조립체(300)와 PCB(550)은 가요성 회로(flexible printed circuit, FPC) 기판(511, 512)을 통하여 서로 전기적 물리적으로 연결되어 있다.
가장 왼쪽에 위치한 FPC 기판(511)에는 복수의 데이터 전달선(521)과 복수의 구동 신호선(523)이 형성되어 있다. 데이터 전달선(521)은 조립체(300)에 형성된 리드선(321)을 통하여 데이터 구동 IC(540)의 입력 단자와 연결되어, 계조 신호를 전달한다. 구동 신호선(523)은 각 데이터 구동 IC(540) 및 게이트 구동 IC(440)의 동작에 필요한 전원 전압과 제어 신호 등을 조립체(300)에 형성된 리드선(321) 및 구동 신호선(323)을 통하여 각 구동 IC(540, 440)에 전달한다.
기타의 FPC 기판(512)에는 이에 연결된 데이터 구동 IC(540)에 구동 및 제어 신호를 전달하기 위한 복수의 구동 신호선(522)이 형성되어 있다.
이들 신호선(521-523)들은 PCB(550)의 회로 요소와 연결되어 이로부터 신호를 받는다.
한편 구동 신호선(523)은 별도의 FPC 기판에 형성될 수 있으며, 기타의 FPC 기판(512)의 구동 신호선(522)은 다른 FPC 기판(511)에 형성될 수 있다.
도 3에서와 같이 액정 표시판 조립체(300)에 구비된 가로 방향의 게이트선(121)과 세로 방향의 데이터선(171)의 교차에 의해 한정되는 복수의 화소 영역이 모여 화상을 표시하는 표시 영역(D)을 이룬다. 표시 영역(D)의 바깥쪽(빗금친 부분)에는 블랙 매트릭스(220)가 구비되어 있어 표시 영역(D) 밖으로 누설되는 빛을 차단하고 있다. 게이트선(121)과 데이터선(171)은 표시 영역(D) 내에서 각각 실질적으로 평행한 상태를 유지하지만, 표시 영역(D)을 벗어나면 부채살처럼 그룹별로 한 곳으로 모여 서로 간의 간격이 좁아지고 다시 실질적인 평행 상태가 되는데, 이 영역을 팬 아웃(fan out) 영역이라 한다.
액정 표시판 조립체(300)의 표시 영역(D) 밖의 위쪽 가장 자리에는 복수 개의 데이터 구동 IC(540)가 가로 방향으로 차례로 장착되어 있으며, 데이터선(171)의 끝 부분(179)이 위치한다. 데이터 구동 IC(540) 사이에는 IC간 연결선(541)이 형성되어 있어, FPC 기판(511)을 통하여 가장 좌측에 위치한 데이터 구동 IC(540)에 공급되는 케리 신호(carry signal)를 다음 데이터 구동 IC(540)에 차례대로 전달한다.
또한 각 데이터 구동 IC(540)의 밑에는 한 개 이상의 VI 검사선(125)이 형성될 수 있다. 각 검사선(125)은 주로 가로 방향으로 뻗어 있으며 그 한쪽이 위를 향하여 뻗고 그 끝에는 검사 패드(도시하지 않음)가 연결되어 있다. 각 검사선(125)에는 보조선(178)을 통하여 다수의 데이터선(171)이 연결되어 있는데 검사선(125)의 수가 둘 이상이면 검사선(125)과 데이터선(171)의 연결은 교대로 이루어진다. 예를 들어 도 3에는 두 개의 검사선(125)이 있으며, 위쪽 검사선(125)에는 홀수 번째 데이터선(D1, D3, ...)이, 아래쪽 검사선(125)에는 짝수 번째 데이터선(D 2, D4, ...)이 연결되어 있다.
또한 액정 표시판 조립체(300)의 왼쪽 가장 자리에는 네 개의 게이트 구동 IC(440)가 세로 방향으로 나란히 형성되어 있으며, 게이트선(121)의 끝 부분(129)이 위치한다. 게이트 구동 IC(440) 부근에는 앞서 언급한 복수의 구동 신호선(323)이 형성되어 있다. 이들 구동 신호선(323)은 FPC 기판(511)의 구동 신호선(523)과 게이트 구동 IC(440) 또는 게이트 구동 IC(440) 사이 등을 전기적으로 연 결한다. 이때, 게이트 구동 IC(440)은 하부 표시판(100)에 스위칭 소자 또는 구동 신호선(323)과 직접 형성될 수 있어, 도면에서 보여지는 구조와 달리 다수의 박막 트랜지스터 또는 신호선을 포함하는 구조를 가질 수 있다.
도 3에서 도면 부호 "L"은 제조 공정의 마지막 단계에서 다수의 게이트선(121) 및 데이터선(171)을 각각 전기적으로 분리하기 위해 검사선(125)으로부터 분리하기 위해 레이저가 조사되는 위치를 나타낸 것이다.
앞서 설명한 것처럼, 액정 표시판 조립체(300)는 두 개의 표시판(100, 200)을 포함하며, 이중 박막 트랜지스터가 구비된 하부 표시판(100)을 "박막 트랜지스터 표시판"이라 하며, 박막 트랜지스터 표시판(100)의 구조에 대하여 도 4 내지 도 10을 참조하여 상세히 설명한다.
도 4는 본 발명의 한 실시예에 따른 액정 표시 장치용 박막 트랜지스터 표시판을 도시한 배치도로서, 도 3의 게이트선과 데이터선 및 그 교차 영역을 확대하여 나타낸 것이고, 도 5는 도 4의 박막 트랜지스터 표시판을 V-V' 선을 따라 잘라 도시한 단면도이이다.
도 4 및 도 5에서 보는 바와 같이, 투명한 절연 기판(110) 위에 산화 규소 또는 질화 규소로 이루어진 차단층(111)이 형성되어 있고, 차단층(111) 위의 화소부에는 n형 불순물이 고농도로 도핑되어 있는 소스 영역(153)과 드레인 영역(155) 및 이들 사이에 위치하며 불순물이 도핑되지 않은 채널 영역(154)이 포함된 박막 트랜지스터의 다결정 규소층(150)이 형성되어 있다.
다결정 규소층(150)을 포함하는 기판(110) 위에는 게이트 절연막(140)이 형 성되어 있으며, 그 상부에는 일 방향으로 길게 뻗은 게이트선(121)이 각각 형성되어 있고, 게이트선(121)의 일부가 연장되어 다결정 규소층(150)의 채널 영역(154)과 중첩되어 있으며, 중첩되는 게이트선(121)의 일부분은 박막 트랜지스터의 게이트 전극(124)으로 사용된다. 그리고 소스 영역(153)과 채널 영역(154) 사이, 드레인 영역(155)과 채널 영역(154) 사이에는 n형 불순물이 저농도로 도핑되어 있는 저농도 도핑 영역(152)이 각각 형성되어 있다.
또한, 게이트 절연막(140) 상부에는 화소의 유지 용량을 증가시키기 위한 유지 전극선(131)이 게이트선(121)과 평행하며, 동일한 물질로 동일한 층에 형성되어 있다. 다결정 규소층(150)과 중첩하는 유지 전극선(131)의 일 부분은 유지 전극(133)이 되며, 유지 전극(133)과 중첩하는 다결정 규소층(150)은 유지 전극 영역(157)을 포함하며, 유지 전극 영역(157)의 양쪽에도 저농도 도핑 영역(152)이 각각 형성되어 있으며, 유지 전극 영역(157)의 한쪽에는 고농도 도핑 영역(158)이 위치한다. 게이트선(121)의 한쪽 끝 부분(129, 도 3 참조)은 외부 회로와 연결하기 위해서 게이트선(121) 폭보다 넓은 폭을 가지는 것이 바람직하며, 표시 영역(D, 도 3 참조) 밖까지 연장되어 게이트 구동 IC(440)의 출력단에 전기적 또는 물질적으로 연결된다.
이때, 게이트선(121)은 낮은 비저항을 가지는 알루미늄(Al) 또는 알루미늄 합금(Al alloy)의 단일 도전막 또는 이러한 단일 도전막과 몰리브덴 또는 몰리브덴 합금 또는 크롬 등의 도전 물질을 포함하는 도전막을 포함하여 다층 도전막으로 이루어질 수 있으며, 이후에 형성되는 다른 막은 프로파일을 완만하게 유도하기 위해 30-90° 범위의 경사각을 가지는 테이퍼 구조를 가진다.
게이트선(121) 및 유지 전극선(131)이 형성되어 있는 게이트 절연막(140) 위에는 제1 층간 절연막(801)이 형성되어 있다. 제1 층간 절연막(801)은 게이트 절연막(140)과 함께 소스 영역(153)과 드레인 영역(155)을 각각 노출하는 제1 및 제2 접촉구(143, 145)를 포함하고 있다.
제1 층간 절연막(801) 위에는 게이트선(121)과 교차하여 화소 영역을 정의하는 데이터선(171)이 형성되어 있다. 데이터선(171)의 일부분 또는 분지형 부분은 제1 접촉구(143)를 통해 소스 영역(153)과 연결되어 있으며 소스 영역(153)과 연결되어 있는 부분은 박막 트랜지스터의 소스 전극(173)으로 사용된다. 데이터선(171)의 한쪽 끝 부분(179)은 외부 회로의 데이터 구동 IC(540, 도 3 참조)의 출력단과 연결하기 위해서 표시 영역(D) 밖까지 연장되어 있으며, 데이터선(171)보다 넓은 폭을 가지는 것이 바람직하다. 이때, 데이터 구동 IC(540)의 출력단에 연결되는 데이터선(171)의 끝 부분(179)이 위치하는 연결부(A)는 게이트선(121) 또는 이후에 형성되는 화소 전극(190)과 동일한 층으로 이루어진 이중막 또는 삼중막의 적층 구조를 가지며, 이에 대해서는 이후에 도면을 참조하여 구체적으로 설명하기로 한다.
그리고 데이터선(171)과 동일한 층에는 소스 전극(173)과 일정거리 떨어져 형성되어 있으며 제2 접촉구(145)를 통해 드레인 영역(155)과 연결되어 있는 드레인 전극(175)이 형성되어 있다.
데이터선(171) 및 드레인 전극(175)을 포함하는 제1 층간 절연막(801) 위에 는 위에 평탄화 특성이 우수하며 감광성(photosensitivity)을 가지는 유기 물질 또는 플라스마 화학 기상 증착(plasma enhanced chemical vapor deposition, PECVD)으로 형성되는 a-Si:C:O, a-Si:O:F 등의 저유전율 절연 물질 등으로 이루어진 제2 층간 절연막(180)이 형성되어 있다. 제2 층간 절연막(180)은 드레인 전극(175)을 노출하는 제3 접촉구(185)를 가진다. 이때, 제2 층간 절연막(180)은 유기 절연 물질로 이루어진 유기막(803)과 유기막(803)의 하부에 형성되어 있으며, 질화 규소 또는 산화 규소로 이루어진 절연막(802)을 포함한다.
제2 층간 절연막(180) 위에는 제3 접촉구(185)를 통해 드레인 전극(175)과 연결되어 있는 화소 전극(190)이 각각의 화소 영역에 형성되어 있다. 이때, 화소 전극(190)은 투과 모드(transparent mode)의 액정 표시 장치에서는 ITO 또는 IZO 등과 같은 투명한 도전 물질로 이루어진 도전막으로 이루어지며, 반사 모드(reflective mode)의 액정 표시 장치에서는 알루미늄 또는 그 합금 등과 같이 반사도를 가지는 도전 물질로 이루어지며, 반투과 모드(transflective mode)의 액정표시 장치에서는 투명한 도전 물질로 이루어진 투명 도전막과 반사도를 가지는 도전 물질로 이루어진 반사 도전막 모두를 포함하며, 반사 도전막은 투명 도전막의 상부에 배치하며, 투명 도전막을 드러내는 투과부를 가진다.
데이터 전압이 인가된 화소 전극(190)은 공통 전압(common voltage)을 인가 받는 다른 표시판(200, 도 2 참조)의 기준 전극(270, 도 2 참조)과 함께 전기장을 생성함으로써 액정층의 액정 분자들을 재배열시킨다.
또한 앞서 설명한 것처럼, 화소 전극(190)과 공통 전극은 축전기를 이루어 박막 트랜지스터가 턴 오프된 후에도 인가된 전압을 유지하는데, 전압 유지 능력을 강화하기 위하여 액정 축전기와 병렬로 연결된 다른 축전기, 유지 축전기 등을 둔다.
화소 전극(190)은 또한 이웃하는 게이트선(121) 및 데이터선(171)과 중첩되어 개구율(aperture ratio)을 높이고 있으나, 중첩되지 않을 수도 있다.
앞에서 설명한 바와 같이 본 발명의 실시예에 따른 박막 트랜지스터 표시판(100) 도 3에서 보는 바와 같이, 표시 영역(D) 밖에는 데이터선(171)을 데이터 구동 IC(540)와 전기적으로 연결하기 위한 연결부에는 데이터선(171)의 끝 부분(179)이 연장되어 있으며, 가로 방향으로 뻗어 있는 검사선(125)에 다수의 데이터선(171)을 연결하기 위한 보조 연결선(178)이 형성되어 있는데, 이들(178, 179)이 위치하는 연결부의 A 부분에 대하여 도면을 참조하여 구체적으로 설명하기로 한다.
도 6은 본 발명의 한 실시예에 따른 액정 표시 장치에서 신호선과 데이터 구동 IC을 전기적으로 연결하는 연결부의 A 부분을 확대하여 나타낸 배치도이고, 도 7은 도 6의 박막 트랜지스터 표시판을 VII-VII' 선을 따라 잘라 도시한 단면도이다.
도 6 및 도 7에서 보는 바와 같이, 본 발명의 실시예에 따른 액정 표시 장치의 박막 트랜지스터 표시판(100)에서 데이터 구동 IC(540, 도 3 참조)과 데이터선(171)이 전기적으로 연결되는 연결부에는 데이터선(171)의 끝 부분(179)이 연장되어 있으며, 데이터선(171)의 반대쪽 끝 부분(179)에는 보조 연결선(178)이 연결되어 있다.
이때, 절연 기판(110)의 상부에는 버퍼층(111) 및 게이트 절연막(140)이 차례로 형성되어 있으며, 게이트 절연막(140)의 상부에는 게이트선(121, 도 5 참조)과 동일한 층으로 이루어진 보조 신호선(122)이 형성되어 있다.
게이트 절연막(140)의 상부에는 보조 신호선(122)을 덮는 제1 층간 절연막(801)이 형성되어 있는데, 보조 신호선(122)은 제1 층간 절연막(122)에 형성되어 있는 제4 접촉구(142)를 통하여 데이터선(171)의 끝 부분(179)과 물리적 및 전기적으로 연결되어 있다.
이때, 보조 신호선(122)은 게이트선(121)과 동일한 층으로 이루어져 알루미늄 또는 알루미늄 합금 등과 같이 저저항을 도전 물질을 포함한다.
데이터선(171)의 끝 부분(179)이 형성되어 있는 제1 층간 절연막(801)의 상부에는 제2 층간 절연막(180)이 형성되어 있으며, 제2 층간 절연막(180)은 데이터선(171)의 끝 부분(179)을 드러내는 제5 접촉구(182)를 가진다. 이때, 제5 접촉구(182)는 제4 접촉구(142)와 중첩하지 않아 제2 층간 절연막(180)은 제4 접촉구(142)를 완전히 덮고 있으며, 제2 층간 절연막(180) 중에서 제5 접촉구(182)를 정의하는 유기막(803)은 완만한 경사각을 가지는 테이퍼 구조의 측벽을 가지는데, 측벽은 기판(110) 면에 대하여 45° 이하의 범위인 것이 바람직하다. 도면 부호 "S"는 제5 접촉구(182)를 포함하여 테이퍼 구조의 측벽이 차지하는 영역을 나타낸 것이다. 이와 같은 본 발명의 실시예에서는 유기막(803)이 연결부에서 완만한 측벽으로 얇은 두께를 가지고 있어, 제조 공정시 연결부 경계가 급격할 때와 비교하여 이후의 공정에서 접촉 보조 부재(82) 형성시 도전성 물질이 잔류하는 것을 방지하 고, 높은 단차로 인하여 구동 IC(540)를 연결할 때 접촉 불량이 발생하는 것을 방지하여, 연결부의 접촉 신뢰도를 향상시킬 수 있다.
제2 층간 절연막(180)의 상부에는 화소 전극(190, 도 5 참조)과 동일한 층으로 이루어져 있으며, 제5 접촉구(182)를 통하여 데이터선(171)의 끝 부분(179)과 연결되어 있는 데이터 접촉 보조 부재(82)가 형성되어 있다. 접촉 보조 부재는 게이트선(121)의 끝 부분(129)에도 추가될 수 있으며, 게이트선(121) 및 데이터선(171)의 각 끝 부분(129, 179)과 구동 IC(440, 540)과 같은 외부 장치와의 접착성을 보완하고 이들을 보호하는 역할을 하는 것으로 필수적인 것은 아니며, 이들의 적용 여부는 선택적이다.
또한, 화소 전극(190)과 동일한 층에는 표시 영역(D) 밖에서 데이터선(171) 및 보조 연결선(178)과 중첩하는 보조 패턴(191, 198)이 형성되어 있는데, 이러한 보조 패턴(191, 198)을 완전히 덮는 것이 바람직하며, 테이퍼 영역(S)의 경계선 안에까지 연장되어 있다. 이때, 반투과 모드의 액정 표시 장치에서 보조 패턴(191, 198)은 화소 전극(190)과 동일한 층을 포함하고 반사 도전막과 동일한 층을 포함하는 것이 바람직하다. 이렇게 본 발명의 실시예에서와 같이 신호선(171, 178)과 완전히 보조 패턴(191, 198)을 배치함으로써 테이퍼 구조를 이루는 유기막(803)이 들뜨는 것을 방지할 수 있으며, 제조 공정에서 화소 전극(190)을 패터닝할 때 보호막(180)에 침투하여 신호선(171, 178)을 부식시키거나 단선시키는 것을 방지할 수 있다. 또한, 반투과 모드에서는 보조 패턴(191, 198)을 이중 구조로 형성하여 보다 접촉부에서 접촉 불량이 발생하는 확률을 최소화할 수 있다.
이와 같은 실시예에 따른 연결부 구조는 게이트선(121)과 게이트 구동 IC(440)가 연결되는 게이트선(121)의 끝 부분에도 동일하게 적용할 수 있다.
그러면 이러한 액정 표시 장치의 표시 동작에 대하여 좀더 상세하게 설명한다.
PCB(550)에 구비되어 있는 신호 제어부(600)는 외부의 그래픽 제어기(graphic controller)(도시하지 않음)로부터 RGB 데이터 신호(R, G, B) 및 이의 표시를 제어하는 제어 입력 신호(input control signal), 예를 들면 수직 동기 신호(vertical synchronizing signal, Vsync)와 수평 동기 신호(horizontal synchronizing signal, Hsync), 메인 클록(main clock, CLK), 데이터 인에이블 신호(data enable signal, DE) 등을 제공받는다. 신호 제어부(600)는 제어 입력 신호를 기초로 게이트 제어 신호 및 데이터 제어 신호를 생성하고 계조 신호(R, G, B)를 액정 표시판 조립체(300)의 동작 조건에 맞게 적절히 처리한 후, 게이트 제어 신호를 게이트 구동부(400)로 내보내고 데이터 제어 신호와 처리한 데이터 신호(DAT)는 데이터 구동부(500)로 내보낸다.
게이트 제어 신호(CNT1)는 게이트 온 펄스(게이트 신호의 하이 구간)의 출력 시작을 지시하는 수직 동기 시작 신호(vertical synchronization start signal, STV), 게이트 온 펄스의 출력 시기를 제어하는 게이트 클록 신호(gate clock signal, CPV) 및 게이트 온 펄스의 폭을 한정하는 게이트 온 인에이블 신호(gate on enable signal, OE) 등을 포함한다. 이중에서 게이트 온 인에이블 신호(OE)와 게이트 클록 신호(CPV)는 게이트 구동부(400)에 공급된다. 데이터 제어 신호(CNT2)는 계조 신호의 입력 시작을 지시하는 수평 동기 시작 신호(horizontal synchronization start signal, STH)와 데이터선에 해당 데이터 전압을 인가하라는 로드 신호(load signal, LOAD 또는 TP), 데이터 전압의 극성을 반전시키는 반전 제어 신호(RVS) 및 데이터 클록 신호(data clock signal, HCLK) 등을 포함한다.
이때, 게이트 구동부(400)에 공급되는 게이트 제어 신호(CNT1)는 구동 신호선(523, 323)을 통하여 전달되고, 데이터 제어 신호(CNT2) 및 계조 신호는 리드선(321)을 통하여 데이터 구동부(500)에 전달된다.
한편, 게이트 구동부(400)에는 신호 제어부(600)로부터의 제어 신호에 따라 외부에서 생성된 게이트 온 전압(Von), 게이트 오프 전압(Voff) 및 기준 전극(270)에 인가되는 공통 전압(Vcom)이 구동 신호선(523, 323)을 통하여 공급되며, 계조 전압 생성부(800)는 액정 표시 장치의 휘도와 관련된 복수의 계조 전압을 생성하여 리드선(321)을 통해 데이터 구동부(500)에 인가한다.
게이트 구동부(400)는 신호 제어부(600)로부터의 게이트 제어 신호에 따라 게이트 온 전압(Von)을 차례로 게이트선(G1-Gn)에 인가하여 이 게이트선(G 1-Gn)에 연결된 스위칭 소자(Q)를 턴온시킨다. 이와 동시에 데이터 구동부(500)는 신호 제어부(600)로부터의 데이터 제어 신호에 따라, 턴온된 스위칭 소자(Q)를 포함하는 화소에 대한 데이터 신호(DAT)에 대응하는 계조 전압 생성부(800)로부터의 아날로그 계조 전압을 데이터 신호로서 해당 데이터선(D1-Dm)에 공급한다. 데이터선(D1 -Dm)에 공급된 데이터 신호는 턴온된 스위칭 소자(Q)를 통해 해당 화소에 인가된다. 이러한 방식으로, 한 프레임(frame) 동안 모든 게이트선(G1-Gn)에 대하여 차례로 게이트 온 전압(Von)을 인가하여 모든 화소에 데이터 신호를 인가한다. 이때 한 프레임이 끝나고 데이터 구동부(500)에 반전 제어 신호(RVS)가 공급되면 다음 프레임의 모든 데이터 신호의 극성이 바뀐다.
이 과정을 좀더 상세하게 설명한다.
수직 동기 시작 신호(STV)를 받은 첫 번째 게이트 구동 IC(440)는 두 전압(Von, Voff) 중 게이트 온 전압(Von)을 선택하여 첫 번째 게이트선(G1 )으로 출력한다. 이때 다른 게이트선(G2-Gn)에는 게이트 오프 전압(Voff)이 인가되고 있다.
첫 번째 게이트선(G1)에 연결된 스위칭 소자(Q)는 게이트 온 전압(Von)에 의하여 도통되고, 첫 번째 행의 데이터 신호가 도통된 스위칭 소자(Q)를 통하여 첫째 행의 화소의 액정 축전기(Clc) 및 유지 축전기(Cst)에 인가된다. 일정 시간이 지나 첫째 행의 화소의 축전기(Clc, Cst)의 충전이 완료되면, 첫 번째 게이트 구동 IC(440)는 첫째 게이트선(G1)에 게이트 오프 전압(Voff)을 인가하여 연결된 스위칭 소자(Q)를 오프시키고, 둘째 게이트선(G2)에 게이트 온 전압(Von)을 인가한다.
이러한 방식으로 연결된 모든 게이트선에 게이트 온 전압(Von)을 적어도 한번씩 인가한 첫째 게이트 구동 IC(440)는 주사가 완료되었음을 알리는 캐리(carry) 신호를 신호선(323)을 통하여 두 번째 게이트 구동 IC(440)에 제공한다.
캐리 신호를 받은 둘째 게이트 구동 IC(440)는 마찬가지 방식으로 자신과 연결된 모든 게이트선에 대한 주사를 행하고 이를 마치면 캐리 신호를 신호선(323)을 통하여 다음 게이트 구동 IC(440)에 공급한다. 이러한 방식으로 마지막 게이트 구동 IC(440)의 주사 동작이 완료되면 한 프레임이 완료된다.
본 발명에서는 신호선과 구동 IC의 출력단이 연결되는 연결부에서 신호선을 저저항의 도전막을 추가하여 이중 구조로 형성하여 신호의 왜곡을 방지할 수 있는 동시에 신호선이 단선되는 것을 방지할 수 있다. 또한, 서로 다른 층에 배치되어 있는 접촉구를 서로 중첩하지 않도록 배치하고, 신호선과 완전히 중첩하는 보조 패턴을 배치함으로써 제조 공정시 접촉구를 정의하는 유기막이 들뜸 및 부식이 발생하는 것을 방지할 수 있으며, 이를 통하여 연결부에서 접촉 저항을 안정적으로 확보고, 접촉 신뢰도를 향상시킬 수 있다. 따라서, 액정 표시 장치의 표시 특성을 향상시킬 수 있다.
이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.

Claims (17)

  1. 게이트선,
    상기 게이트선과 교차하는 데이터선,
    상기 게이트선 중 하나와 상기 데이터선 중 하나에 각각 연결되어 있는 스위칭 소자,
    상기 스위칭 소자에 연결되어 있는 화소 전극,
    상기 게이트선과 상기 데이터선 사이에 형성되어 있는 제1 절연막,
    상기 게이트선, 상기 데이터선 및 상기 스위칭 소자를 덮으며, 상기 화소 전극과 상기 스위칭 소자를 연결하는 제1 접촉구와 상기 게이트선 또는 상기 데이터선의 끝 부분을 드러내는 제2 접촉구를 가지는 제2 절연막,
    상기 제2 층간 절연막의 상부에 형성되어 있으며, 상기 제2 접촉구를 통하여 상기 게이트선 또는 상기 데이터선의 끝 부분과 연결되어 있는 접촉 보조 부재,
    상기 게이트선 또는 상기 데이터선의 끝 부분과 연결되어 있는 보조 신호선을 포함하며,
    상기 제1 절연막은 상기 보조 신호선과 상기 게이트선 또는 상기 데이터선의 끝 부분을 연결하기 위한 제 3접촉구를 가지며, 상기 제3 접촉구는 상기 제2 접촉구와 중첩하지 않아 상기 제2 절연막으로 완전히 덮여 있는 박막 트랜지스터 표시판.
  2. 제1항에서,
    상기 제2 접촉구를 정의하는 상기 제2 절연막의 일부는 완만한 경사각을 가지는 테이퍼 구조로 이루어진 박막 트랜지스터 표시판.
  3. 제2항에서,
    상기 화소 전극과 동일한 층으로 상기 제2 절연막 상부에 형성되어 있으며, 상기 데이터선과 중첩하는 보조 패턴을 더 포함하는 박막 트랜지스터 표시판.
  4. 제3항에서,
    상기 보조 패턴은 상기 테이퍼 구조의 경계선을 덮는 박막 트랜지스터 표시판.
  5. 제4항에서,
    상기 보조 패턴은 투명한 도전 물질로 이루어진 투명 도전막 또는 반사도를 가지는 도전 물질로 이루어진 반사 도전막을 포함하는 박막 트랜지스터 표시판.
  6. 제3항에서,
    상기 제2 절연막은 유기 절연 물질로 유기막과 질화 규소로 이루어진 질화막을 포함하는 박막 트랜지스터 표시판.
  7. 제1항에서,
    상기 보조 신호선은 상기 게이트선과 동일한 층으로 이루어져 상기 데이터선의 끝 부분과 연결되어 있는 박막 트랜지스터 표시판.
  8. 제1항에서,
    상기 보조 신호선은 알루미늄 또는 알루미늄 합금을 포함하는 박막 트랜지스터 표시판.
  9. 게이트선,
    상기 게이트선과 교차하는 데이터선,
    상기 게이트선 중 하나와 상기 데이터선 중 하나에 각각 연결되어 있는 스위칭 소자,
    상기 스위칭 소자에 연결되어 있는 화소 전극,
    상기 게이트선과 상기 데이터선 사이에 형성되어 있는 제1 절연막,
    상기 게이트선, 상기 데이터선 및 상기 스위칭 소자를 덮으며, 상기 화소 전극과 상기 스위칭 소자를 연결하는 제1 접촉구와 상기 게이트선 또는 상기 데이터선의 끝 부분을 드러내는 제2 접촉구를 가지는 제2 절연막,
    상기 제2 층간 절연막의 상부에 형성되어 있으며, 상기 제2 접촉구를 통하여 상기 게이트선 또는 상기 데이터선의 끝 부분과 연결되어 있는 접촉 보조 부재,
    상기 제2 절연막 상부에 형성되어 있으며, 상기 접촉 보조 부재와 인접하게 배치되어 상기 데이터선과 중첩하는 보조 패턴
    을 포함하는 박막 트랜지스터 표시판.
  10. 제9항에서,
    상기 제2 접촉구를 정의하는 상기 제2 절연막의 일부는 완만한 경사각을 가지는 테이퍼 구조로 이루어진 박막 트랜지스터 표시판.
  11. 제10항에서,
    상기 보조 패턴은 상기 테이퍼 구조의 경계선을 덮는 박막 트랜지스터 표시판.
  12. 제11항에서,
    상기 보조 패턴은 투명한 도전 물질로 이루어진 투명 도전막 또는 반사도를 가지는 도전 물질로 이루어진 반사 도전막을 포함하는 박막 트랜지스터 표시판.
  13. 제12항에서,
    상기 제2 절연막은 유기 절연 물질로 유기막과 질화 규소로 이루어진 질화막을 포함하는 박막 트랜지스터 표시판.
  14. 제9항에서,
    상기 게이트선 또는 상기 데이터선의 끝 부분과 연결되어 있는 보조 신호선을 더 포함하며,
    상기 제1 절연막은 상기 보조 신호선과 상기 게이트선 또는 상기 데이터선의 끝 부분을 연결하기 위한 제 3접촉구를 가지는 박막 트랜지스터 표시판.
  15. 제14항에서,
    상기 제3 접촉구는 상기 제2 접촉구와 중첩하지 않아 상기 제2 절연막으로 완전히 덮여 있는 박막 트랜지스터 표시판.
  16. 제15항에서,
    상기 보조 신호선은 상기 게이트선과 동일한 층으로 이루어져 상기 데이터선의 끝 부분과 연결되어 있는 박막 트랜지스터 표시판.
  17. 제14항에서,
    상기 보조 신호선은 알루미늄 또는 알루미늄 합금을 포함하는 박막 트랜지스터 표시판.
KR1020040070341A 2004-09-03 2004-09-03 박막 트랜지스터 표시판 KR101046927B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020040070341A KR101046927B1 (ko) 2004-09-03 2004-09-03 박막 트랜지스터 표시판
US11/218,211 US7646017B2 (en) 2004-09-03 2005-08-31 Thin film transistor array panel including assistant lines
TW094130102A TWI427380B (zh) 2004-09-03 2005-09-02 薄膜電晶體陣列面板
CNB2005100978922A CN100405604C (zh) 2004-09-03 2005-09-02 薄膜晶体管阵列板
US12/643,960 US7989809B2 (en) 2004-09-03 2009-12-21 Thin film transistor array panel including assistant lines

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040070341A KR101046927B1 (ko) 2004-09-03 2004-09-03 박막 트랜지스터 표시판

Publications (2)

Publication Number Publication Date
KR20060021560A true KR20060021560A (ko) 2006-03-08
KR101046927B1 KR101046927B1 (ko) 2011-07-06

Family

ID=36139618

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040070341A KR101046927B1 (ko) 2004-09-03 2004-09-03 박막 트랜지스터 표시판

Country Status (4)

Country Link
US (2) US7646017B2 (ko)
KR (1) KR101046927B1 (ko)
CN (1) CN100405604C (ko)
TW (1) TWI427380B (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101304413B1 (ko) * 2006-10-25 2013-09-10 삼성디스플레이 주식회사 표시 장치 및 그의 제조 방법
KR101479997B1 (ko) * 2008-06-20 2015-01-07 삼성디스플레이 주식회사 액정 표시 장치 및 그 제조 방법
KR20160091525A (ko) * 2015-01-23 2016-08-03 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
KR20170115164A (ko) * 2016-04-05 2017-10-17 삼성디스플레이 주식회사 표시 장치

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101006438B1 (ko) * 2003-11-12 2011-01-06 삼성전자주식회사 액정 표시 장치
JP2005164854A (ja) * 2003-12-01 2005-06-23 Nec Lcd Technologies Ltd 液晶表示装置
TWI326373B (en) * 2005-10-07 2010-06-21 Au Optronics Corp Liquid crystal display with cascade design and a circuit pattern thereon
TWI277216B (en) * 2006-02-16 2007-03-21 Au Optronics Corp Pixel structure and thin film transistor and fabrication methods thereof
CN100433337C (zh) * 2006-06-23 2008-11-12 北京京东方光电科技有限公司 一种防止dgs的像素电极结构及其制造方法
TWI343107B (en) * 2008-05-16 2011-06-01 Au Optronics Corp Flat display and chip bonding pad
JP5234521B2 (ja) * 2009-08-21 2013-07-10 Ｔｄｋ株式会社 電子部品及びその製造方法
CN203275842U (zh) * 2013-06-09 2013-11-06 合肥京东方光电科技有限公司 一种阵列基板及显示装置
KR102157762B1 (ko) * 2014-01-10 2020-09-21 삼성디스플레이 주식회사 유기 발광 표시 장치
KR20150086827A (ko) * 2014-01-20 2015-07-29 삼성디스플레이 주식회사 표시 장치
KR102308188B1 (ko) * 2015-02-04 2021-10-01 삼성디스플레이 주식회사 액정 표시 장치
KR102372774B1 (ko) * 2015-03-26 2022-03-11 삼성디스플레이 주식회사 유기 발광 표시 장치

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5475246A (en) * 1993-12-20 1995-12-12 General Electric Company Repair line structure for thin film electronic devices
KR0145897B1 (ko) 1995-01-20 1998-09-15 김광호 폴리 박막트랜지스터 액정 디스플레이 소자의 패드부 및 그 제조방법
KR100318539B1 (ko) * 1999-03-24 2001-12-22 윤종용 액정 표시 장치용 박막 트랜지스터 기판
KR100686228B1 (ko) * 2000-03-13 2007-02-22 삼성전자주식회사 사진 식각용 장치 및 방법, 그리고 이를 이용한 액정 표시장치용 박막 트랜지스터 기판의 제조 방법
TW490858B (en) * 2001-04-26 2002-06-11 Samsung Electronics Co Ltd Polycrystalline thin film transistor for liquid crystal device(LCD) and method of manufacturing the same
US6822264B2 (en) * 2001-11-16 2004-11-23 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
KR100857132B1 (ko) * 2001-12-06 2008-09-05 엘지디스플레이 주식회사 액정 표시 장치 및 그의 제조 방법
US7102168B2 (en) * 2001-12-24 2006-09-05 Samsung Electronics Co., Ltd. Thin film transistor array panel for display and manufacturing method thereof
KR100850379B1 (ko) 2002-01-29 2008-08-04 비오이 하이디스 테크놀로지 주식회사 고개구율 액정표시장치의 제조방법
US7115913B2 (en) * 2002-03-27 2006-10-03 Tfpd Corporation Array substrate used for a display device and a method of making the same
JP4488688B2 (ja) 2002-03-27 2010-06-23 東芝モバイルディスプレイ株式会社 表示装置用配線基板及びその製造方法
US7042149B2 (en) * 2002-06-13 2006-05-09 Tfpd Corporation Circuit array substrate for display device
KR100859524B1 (ko) * 2002-07-11 2008-09-22 삼성전자주식회사 박막 트랜지스터 기판
KR100870013B1 (ko) * 2002-08-27 2008-11-21 삼성전자주식회사 박막 트랜지스터 어레이 기판 및 그 제조 방법
KR100905470B1 (ko) * 2002-11-20 2009-07-02 삼성전자주식회사 박막 트랜지스터 어레이 기판
KR101006438B1 (ko) * 2003-11-12 2011-01-06 삼성전자주식회사 액정 표시 장치
KR20070041988A (ko) * 2005-10-17 2007-04-20 삼성전자주식회사 박막 트랜지스터 표시판 및 액정 표시 장치

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101304413B1 (ko) * 2006-10-25 2013-09-10 삼성디스플레이 주식회사 표시 장치 및 그의 제조 방법
KR101479997B1 (ko) * 2008-06-20 2015-01-07 삼성디스플레이 주식회사 액정 표시 장치 및 그 제조 방법
KR20160091525A (ko) * 2015-01-23 2016-08-03 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
KR20170115164A (ko) * 2016-04-05 2017-10-17 삼성디스플레이 주식회사 표시 장치
KR20230008008A (ko) * 2016-04-05 2023-01-13 삼성디스플레이 주식회사 표시 장치

Also Published As

Publication number Publication date
US7646017B2 (en) 2010-01-12
TWI427380B (zh) 2014-02-21
CN1744322A (zh) 2006-03-08
US20060049407A1 (en) 2006-03-09
US20100096635A1 (en) 2010-04-22
TW200619790A (en) 2006-06-16
KR101046927B1 (ko) 2011-07-06
CN100405604C (zh) 2008-07-23
US7989809B2 (en) 2011-08-02

Similar Documents

Publication Publication Date Title
KR100895311B1 (ko) 액정 표시 장치 및 그 검사 방법
KR100864501B1 (ko) 액정 표시 장치
US9478178B2 (en) Display device
US8179350B2 (en) Display device
KR100900537B1 (ko) 액정 표시 장치, 그 검사 방법 및 제조 방법
KR101006438B1 (ko) 액정 표시 장치
US7733433B2 (en) Liquid crystal display having a reduced number of data driving circuit chips
US7626670B2 (en) TFT array panel with improved connection to test lines and with the addition of auxiliary test lines commonly connected to each other through respective conductive layers which connect test lines to respective gate or data lines
US7646017B2 (en) Thin film transistor array panel including assistant lines
US20070085797A1 (en) Thin film transistor array panel and liquid crystal display
US20070171184A1 (en) Thin film transistor array panel and liquid crystal display
US7710382B2 (en) Display device and driving apparatus thereof
KR100973803B1 (ko) 액정 표시 장치
KR20040055188A (ko) 박막트랜지스터 기판과 이를 이용한 액정표시장치
KR100840329B1 (ko) 액정 표시 장치
KR20050059647A (ko) 액정 표시 장치 및 그 구동 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20140530

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20150601

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20170601

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20190529

Year of fee payment: 9