KR0145897B1 - 폴리 박막트랜지스터 액정 디스플레이 소자의 패드부 및 그 제조방법 - Google Patents

폴리 박막트랜지스터 액정 디스플레이 소자의 패드부 및 그 제조방법

Info

Publication number
KR0145897B1
KR0145897B1 KR1019950000983A KR19950000983A KR0145897B1 KR 0145897 B1 KR0145897 B1 KR 0145897B1 KR 1019950000983 A KR1019950000983 A KR 1019950000983A KR 19950000983 A KR19950000983 A KR 19950000983A KR 0145897 B1 KR0145897 B1 KR 0145897B1
Authority
KR
South Korea
Prior art keywords
pad
layer
patterned
liquid crystal
crystal display
Prior art date
Application number
KR1019950000983A
Other languages
English (en)
Other versions
KR960029860A (ko
Inventor
박용해
Original Assignee
김광호
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자주식회사 filed Critical 김광호
Priority to KR1019950000983A priority Critical patent/KR0145897B1/ko
Publication of KR960029860A publication Critical patent/KR960029860A/ko
Application granted granted Critical
Publication of KR0145897B1 publication Critical patent/KR0145897B1/ko

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13458—Terminal pads
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2202/00—Materials and properties
    • G02F2202/22—Antistatic materials or arrangements

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Thin Film Transistor (AREA)

Abstract

이 발명은 폴리 박막트랜지스터 액정 디스플레이 소자 및 그 제조방법에 관한 것으로서, TEG 또는 이와 유사한 구조를 갖는 즉, 각 소자마다 개별 측정용 패드를 갖고 있거나 패드가 금속라인으로 결선될 수 없는 구조의 경우에도 번거롭지 않게 정전파괴 방지를 할 수 있도록 하는, 기판 위에 패드액티브레이어가 패턴되어 있고, 상기 패드 액티브레이어패턴의 상부에 게이트절연막이 적층되어 있고, 상기 게이트절연막의 상부에 게이트레이어가 패턴되어 있고, 상기 게이트레이어 패턴 위에 층간절연막이 패턴되어 있고, 상기 층간절연막의 상부에 패드메탈이 패턴되어 있고, 상기 패드메탈 패턴의 상부에 보호막 패턴이 형성되어 있고, 상기 보호막 패턴과 상기 층간절연막 패턴의 상부에 화소전극이 패턴되어 있는 것을 특징으로 하는 폴리 박막트랜지스터 액정 디스플레이 소자의 패드부에 관한 것이다.

Description

폴리 박막트랜지스터 액정 디스플레이 소자의 패드부 및 그 제조방법
제1도는 종래의 폴리 박막트랜지스터 액정 디스플레이 소자에서 정전보호 금속을 사용한 예를 나타낸 평면도이고,
제2도는 종래의 폴리 박막트랜지스터 액정 디스플레이 소자의 TEG(Test Pattern Group)에서 정전보호금속을 사용한 예를 나타낸 평면도이고,
제3도는 본 발명의 바람직한 실시예에 따른 폴리 박막트랜지스터 액정 디스플레이 소자에서 정전보호 금속을 사용한 예를 나타낸 평면도이고,
제4도는 본 발명의 바람직한 실시예에 따른 폴리 박막트랜지스터 액정 디스플레이 소자의 TEG(TEst Pattern Group) 에서 정전보호금속을 사용한 예를 나타낸 평면도이고,
제5도는 본 발명의 폴리 박막트랜지스터 액정 디스플레이 소자의 패드부를 나타낸 단면도이고,
제6도의 (a)~(g)는 본 발명의 폴리 박막트랜지스터 액정 디스플레이 소자의 패드부의 공정순서를 나타낸 단면도이고,
제7도는 본 발명의 폴리 박막트랜지스터 액정 디스플레이 소자의 패드부를 나타낸 평면도이고,
제8도는 본 발명의 바람직한 실시예에 따른 폴리 박막트랜지스터 액정 디스플레이 소자의 패드부를 이용한 캐패시터에 의한 정전보호에 대한 전기적인 원리를 나타낸 구성도이다.
* 도면의 주요 부분에 대한 부호의 설명
11 : 라인 12 : 결선
13 : 정전흡수금속 14 : 외각
15 : 신호입력용패드 16 : 데이타구동회로
17 : 스캔구동회로 18 : 화상표시부
21: TEG내의 패드 22 : 결선
23 : 정전기흡수 31 : 캐패시터
41 : 캐패시터 61 : 기판
62: 패드액티브레이어 63 : 게이트절연막
64 : 게이트레이어 65 : 충간절연막
66 : 패드메탈 67 : 보호막
68 : 화소전극 71 : 제1콘택구멍
72 : 제2콘택구멍 81,82 : 캐패시터
84: MET 액티브레이어 85 : 패드액티브레이어
본 발명은 폴리 박막트랜지스터 액정 디스플레이 소자 및 그 제조방법에 관한 것으로서, 더욱 상세히 말하자면, TEG 또는 이와 유사한 구조를 갖는 즉, 각 소자마다 개별 측정용 패드를 갖고 있거나 패드가 금속라인으로 결선될 수 없는 구조의 경우에도 번거롭지 않게 정전파괴 방지를 할 수 있는 폴리 박막트랜지스터 액정 디스플레이 소자 및 제조방법을 제공하기 위한 것이다.
폴리실리콘 박막트랜지스터 액정디스플레이 소자는 기판으로 석영 또는 유리기판과 같은 부도성 재료를 사용하는 것이 일반적이다. 따라서 이 부도성 기판으로 인하여 공정상에 특히, 액정을 주입하기 위한 여러 공정에서 발생하는 정전기의 영향에 의해 제품 파괴 현상이 매우 빈번하게 발생한다.
그러므로 박막트랜지스터 액정디스플레이 소자의 특성에 대한 신뢰성과 수율 향상을 위해 공정간의 발생하는 정전기에 대한 방지책이 필요하다.
따라서 정전파괴 현상을 억제하기 위해 공정 장치 또는 공정 환경 등에 정전 방지용 장치를 설치하거나, 금속을 이용한 정전흡수라인 또는 정전보호회로 등을 이용하여 정전파괴 현상을 방지하는 방법이 대두되었다.
또한, 제1도에 도시한 바와 같이, 각 라인(11)들을 서로 결선한 후 정전흡수금속(13)을 통하여 정전기를 흡수하게 해주고, 패널의 외각(14)을 자를때 동시에 상기 결선(12)을 끊어주는 방법을 이용하여 패널을 보호하는 방법이 대두되었다.
그러나 상기한 종래의 방법은 패널 내부나 별도의 영역에 있는 TEG(test pattern group)와 같은 소자의 경우, 개별 전극마다 개개의 테스트용 패드를 가지고 있어 사용이 불가능하다.
따라서 정전기를 방지하기 위해서는 제2도에 도시한 바와 같이, 정전기흡수용금속(23)을 이용하여 TEG 내의 패드(21)를 결선(22)해 준 후, 모든 공정이 끝난 후 레이저 컷트와 같은 장치를 이용하여 개개의 결선(22)을 끊어주어야 하는 번거로움이 뒤따른다.
그러므로 본 발명은 상기한 종래의 문제점을 극복하기 위한 것으로서, TEG 또는 이와 유사한 구조를 갖는 즉, 각 소자마다 개별 측정용 패드를 갖고 있거나 패드가 금속라인으로 결선될 수 없는 구조의 경우에도 번거롭지 않게 정전파괴 방지를 할 수 있도록 하는 폴리 박막트랜지스터 액정 디스플레이 소자를 제공하기 위한 것이다.
상기한 목적을 달성하기 위한 본 발명은, 기판 위에 패드액티브레이어가 패턴되어 있고, 상기 패드액티브레이어패턴의 상부에 게이트절연막이 적층되어 있고, 상기 게이트절연막의 상부에 게이트레이어가 패턴되어 있고, 상기 게이트레이어 패턴 위에 층간절연막이 패턴되어 있고, 상기 층간절연막의 상부에 패드메탈이 패턴되어 있고, 상기 패드메탈 패턴의 상부에 보호막이 패턴되어 있고, 상기 보호막 패턴과 메탈레이어의 상부에 화소전극이 패턴되어 있는 구조로 이루어진다.
상기한 목적을 달성하기 위한 본 발명의 제조방법은, 기판 위에 패드액티브레이어를 형성한 후 패드액티브레이어를 패턴하는 단계와; 상기 패턴된 패드액티브레이어의 상부에 게이트절연막을 형성하는 단계와; 상기 게이트절연막의 상부에 게이트레이어를 형성한 후 패턴하는 단계와; 상기 패턴된 게이트레이어의 상부에 층간절연막을 형성한 후 제1콘택구멍을 패턴하는 단계와; 상기 패턴된 층간절연막의 상부에 패드메탈을 형성한 후 패턴하는 단계와; 상기 패턴된 패드메탈의 상부에 보호막을 형성한 후 제2콘택구멍을 패턴하는 단계와; 상기 패턴된 보호막의 상부에 화소전극을 형성한 후 패턴하는 단계로 이루어져 있다.
이하, 첨부된 도면을 참고로 하여 이 발명의 실시예에 따른 폴리 박막트랜지스터 액정 디스플레이 소자의 패드부 및 그 제조방법을 상세히 설명한다.
제3도는 본 발명의 폴리 박막트랜지스터 액정 디스플레이 소자에서 정전보호 금속을 사용한 예를 나타낸 평면도이고, 제4도는 본 발명의 폴리 박막트랜지스터 액정 디스플레이 소자의 TEG(Test Pattern Group)에서 정전보호금속을 사용한 예를 나타낸 평면도이고, 제5도는 본 발명의 폴리 박막트랜지스터 액정 디스플레이 소자의 패드부를 나타낸 단면도이고, 제6도의 (a)~(g)는 본 발명의 폴리 박막트랜지스터 액정 디스플레이 소자의 패드부를 나타낸 공정순서를 나타낸 단면도이고, 제7도는 본 발명의 폴리 박막트랜지스터 액정 디스플레이 소자의 패드부를 나타낸 평면도이고, 제8도는 본 발명의 바람직한 실시예에 따른 폴리 박막트랜지스터 액정 디스플레이 소자의 패드부를 이용한 캐패시터에 관한 정전보호에 대한 전기적인 원리를 나타낸 구성도이다.
상기 제6도를 참고로 하여, 이 발명의 바람직한 실시예에 따른 폴리 박막트랜지스터 액정 디스플레이 소자의 패드부를 설명하면, 기판(61) 위에 패드액티브레이어(62)가 패턴되어 있고, 상기 패드액티브레이어(62)패턴의 상부에 게이트절연막(63)적층되어 있고, 상기 게이트절연막(63)의 상부에 게이트레이어(64)가 패턴되어 있고, 상기 게이트레이어(64)패턴 위에 층간절연막(65)이 패턴되어 있고, 상기 층간절연막(65)의 상부에 패드메탈(66)이 패턴되어 있고, 상기 패드메탈(66)패턴의 상부에 보호막(67)이 패턴되어 있고, 상기 보호막(67)패턴과 상기 층간절연막(65)패턴의 상부에 화소전극(68)이 패턴되어 있다.
또한, 본 발명의 바람직한 실시예에 따른 폴리 박막트랜지스터 액정 디스플레이 소자의 패드부의 제조방법을 설명한다.
기판(61) 위에 패드액티브레이어(62)를 형성한 후 패드액티브레이어(62)를 패턴하는 단계와; 상기 패턴된 패드액티브레이어(62)의 상부에 게이트절연막(63)을 형성하는 단계와; 상기 게이트절연막(63)의 상부에 게이트레이어(64)를 형성한 후 패턴하는 단계와; 상기 패턴된 게이트레이어(64)의 상부에 층간절연막(65)을 형성한 후 패턴하는 단계와; 상기 패턴된 층간절연막(65)의 상부에 패드메탈(66)을 형성한 후 패턴하는 단계와; 상기 패턴된 패드메탈(66)의 상부에 보호막(67)을 형성한 후 보호막(67)을 패턴하는 단계와; 상기 패턴된 보호막(67)의 상부에 화소전극(68)을 형성한 후 패턴하는 단계로 이루어져 있다.
상기 구성에 의한, 이 발명의 실시예에 따른 폴리 박막트랜지스터 액정 디스플레이 소자의 패드부의 제조방법을 제6도 및 제7도를 참고로 하여 설명한다.
먼저, 제6도의 (a)에 도시되어 있듯이 기판(61) 위에 패드액티브레이어(62)를 형성한 후 패드액티브레이어(62)를 패턴한다.
또한, 캐패시터의 용량을 증가시키기 위한 방법으로 제3도에 도시된 바와같이 LCD패널과 제4도에 도시된 바와같이 TEG의 정전보호메탈 부분에 패드액티브레이어를 패턴하여 MET액티브레이어를 형성시킨다.
다음 제6도의 (b)에 도시되어 있듯이, 상기 패턴된 패드액티브레이어(62)의 상부에 게이트절연막(63)을 형성한다.
다음, 제6도의 (c)에 도시되어 있듯이, 상기 게이트절연막(63)의 상부에 게이트레이어(64)를 형성한 후 패턴한다.
이때, 상기 패드액티브레이어(62)와 상기 게이트레이어(64)에 의해 캐패시터가 형성된다.
또한, 캐패시터의 하부전극이 되는 상기 패드액티브레이어(62)는 인접 픽셀의 패드액티브레이어와 서로 연결시켜 주어 정전용량을 증가시켜 발생하는 정전기의 흡수용량을 극대화시킨다.
또한, 캐패시터의 용량을 증가시키기 위해 LCD패널과 TEG의 정전보호메탈 부분에 패드 액티브레이어 패턴시 제8도에 도시된 바와 같이 MET액티브레이어(81)를 형성시키고, 패드액티브레이어(62)와 MET액티브레이어(81)를 서로 결선(83)한다.
또한, 상기 패드액티브레이어(62)를 형성하는데 있어서, 아몰퍼스실리콘을 증착한 후 전도성을 증가시키기 위하여 이온주입공정을 실시하고 이를 다시 열산화 또는 저온열처리 또는 레이저어닐을 실시하여 이온의 활성화 및 아몰퍼스 실리콘의 결정화 공정을 이용하여 폴리실리콘으로 구조를 변화시킨다.
상기 이온주입공정은 별도의 추가 공정없이 스토리지 캐패시터를 이온주입과 동일하게 형성한다.
이때, 상기 아몰퍼스실리콘 결정화 공정은 고온공정의 경우 게이트 옥시데이션(Gate Oxidation)을 이용하고, 저온공정의 경우 게이트절연막을 형성한 후 저온열공정 또는 레이저를 이용한다.
다음, 제6도의 (d)에 도시되어 있듯이, 상기 패턴된 게이트레이어(64)의 상부에 층간절연막(65)을 형성한 후 패턴한다.
이때, 상기 층간절연막(65)패턴은 캐패시터의 상부전극이 되는 상기 게이트레이어(64)을 패드메탈(66)과 연결하기 위해 제1콘택구멍(71)을 형성한다.
다음, 제6도의 (e)에 도시되어 있듯이, 상기 패턴된 층간절연막(65)의 상부에 패드메탈(66)을 형성한 후 패턴한다.
이때, 상기 패드메탈(66)은 Al 또는 TiN 또는 Al과 TiN으로 이루어진 이중층을 사용한다.
다음, 제6도의 (f)에 도시되어 있듯이, 상기 패턴된 패드메탈(66)의 상부에 보호막(67)을 형성한 후 보호막(67)을 패턴한다.
이때, 상기 보호막(67) 패턴은 상기 패드메탈(66)과 상기 화소전극(68)을 연결하기 위해 제2콘택구멍(72)을 형성한다.
다음, 제7도의 (g)에 도시되어 있듯이, 상기 패턴된 보호막(67)의 상부에 화소전극(68)을 형성한 후 패턴한다.
상기와 같이 이루어진 이 발명의 효과로는, TEG 또는 이와 유사한 구조를 갖는 즉, 각 소자마다 개별 측정용 패드를 갖고 있거나 패드가 금속라인으로 결선될 수 없는 구조의 경우에도 번거롭지 않게 정전파괴 방지를 할 수 있는 장점이 있다.

Claims (10)

  1. 기판(61) 위에 패드액티브레이어(62)가 패턴되어 있고, 상기 패드액티브레이어(62)패턴의 상부에 게이트절연막(63)이 적층되어 있고, 상기 게이트절연막(63)의 상부에 게이트레이어(64)가 패턴되어 있고, 상기 게이트레이어(64)패턴 위에 층간절연막(65)이 패턴되어 있고, 상기 층간절연막(65)의 상부에 패드메탈(66)이 패턴되어 있고, 상기 패드메탈(66)패턴의 상부에 보호막(67)이 패턴되어 있고, 상기 보호막(67) 패턴과 메탈레이어(66)의 상부에 화소전극(68)이 패턴되어 있는 것을 특징으로 하는 폴리 박막트랜지스터 액정 디스플레이 소자의 패드부.
  2. 상기 패드액티브레이어(62)와 상기 게이트레이어(64)에 의해 캐패시터가 형성되는 것을 특징으로 하는 폴리 박막트랜지스터 액정 디스플레이 소자의 패드부.
  3. 제1항에 있어서, 상기 캐패시터의 하부전극이 되는 상기 패드액티브레이어(62)는 인접 픽셀의 패드액티브레이어와 서로 연결시켜 주어 정전용량을 증가시켜 발생하는 정전기의 흡수용량을 극대화시키는 것을 특징으로 하는 폴리 박막트랜지스터 액정 디스플레이 소자의 패드부.
  4. 제1항에 있어서, 상기 층간절연막(65)패턴은 캐패시터의 상부전극이 되는 상기 게이트레이어(64)를 패드메탈(66)과 연결하기 위해 제1콘택구멍(71)을 형성되어 있는 것을 특징으로 하는 폴리 박막트랜지스터 액정 디스플레이 소자의 패드부.
  5. 제1항에 있어서, 상기 패드메탈(66)은 Al 또는 TiN 또는 Al과 TiN으로 이루어진 이중층을 사용하는 것을 특징으로 하는 폴리 박막트랜지스터 액정 디스플레이 소자의 패드부.
  6. 제1항에 있어서, 상기 보호막(67) 패턴은 상기 패드메탈(66)과 상기 화소전극(68)을 연결하기 위해 제2콘택구멍(72)을 형성되어 있는 것을 특징으로 하는 폴리 박막트랜지스터 액정 디스플레이 소자의 패드부.
  7. 기판(61) 위에 패드액티브레이어(62)를 형성한 후 패드액티브레이어(62)를 패턴하는 단계와; 상기 패턴된 패드액티브레이어(62)의 상부에 게이트절연막(63)을 형성하는 단계와; 상기 게이트절연막(63)의 상부에 게이트레이어(64)를 형성한 후 패턴하는 단계와; 상기 패턴된 게이트레이어(64)의 상부에 층간절연막(65)을 형성한 후 패턴하는 단계와; 상기 패턴된 층간절연막(65)의 상부에 패드메탈(66)을 형성한 후 패턴하는 단계와; 상기 패턴된 패드메탈(66)의 상부에 보호막(67)을 형성한 후 보호막(67)을 패턴하는 단계와; 상기 패턴된 보호막(67)의 상부에 화소전극(68)을 형성한 후 패턴하는 단계로 이루어져 있는 폴리 박막트랜지스터 액정 디스플레이 소자의 패드부의 제조방법.
  8. 제7항에 있어서, 상기 패드액티브레이어(62)를 형성 단계에 있어서, 아몰퍼스실리콘을 증착한 후 전도성을 증가시키기 위하여 이온주입공정을 실시하고 이를 다시 열산화 또는 저온열처리 또는 레이저어닐을 실시하여 이온의 활성화 및 아몰퍼스실리콘의 결정화 공정을 이용하여 폴리실리콘으로 구조를 변화시키는 것을 특징으로 하는 폴리 박막트랜지스터 액정 디스플레이 소자의 패드부의 제조방법.
  9. 제8항에 있어서, 상기 이온주입공정은 별도의 추가 공정없이 스토리지 캐패시터를 이온주입과 동일하게 형성하는 것을 특징으로 하는 폴리 박막트랜지스터 액정 디스플레이 소자의 패드부의 제조방법.
  10. 제8항에 있어서, 상기 아몰퍼스실리콘 결정화 공정은 고온공정의 경우 게이트옥시데이션(Gate Oxidation)을 이용하고, 저온공정의 경우 게이트절연막을 형성한 후 저온열공정 또는 레이저를 이용하는 것을 특징으로 하는 폴리 박막트랜지스터 액정 디스플레이 소자의 패드부의 제조방법.
KR1019950000983A 1995-01-20 1995-01-20 폴리 박막트랜지스터 액정 디스플레이 소자의 패드부 및 그 제조방법 KR0145897B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950000983A KR0145897B1 (ko) 1995-01-20 1995-01-20 폴리 박막트랜지스터 액정 디스플레이 소자의 패드부 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950000983A KR0145897B1 (ko) 1995-01-20 1995-01-20 폴리 박막트랜지스터 액정 디스플레이 소자의 패드부 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR960029860A KR960029860A (ko) 1996-08-17
KR0145897B1 true KR0145897B1 (ko) 1998-09-15

Family

ID=19407032

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950000983A KR0145897B1 (ko) 1995-01-20 1995-01-20 폴리 박막트랜지스터 액정 디스플레이 소자의 패드부 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR0145897B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7646017B2 (en) 2004-09-03 2010-01-12 Samsung Electronics Co., Ltd. Thin film transistor array panel including assistant lines

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100483523B1 (ko) * 1997-08-29 2005-08-01 삼성전자주식회사 액정표시장치용셀기판
JP4310076B2 (ja) * 2001-05-31 2009-08-05 キヤノン株式会社 結晶性薄膜の製造方法
KR100870010B1 (ko) * 2002-08-01 2008-11-21 삼성전자주식회사 박막 트랜지스터 기판
KR20040016209A (ko) * 2002-08-16 2004-02-21 주식회사 엘리아테크 픽셀 발광 특성 측정용 유기 전계 발광 소자의 제조 방법
KR100699996B1 (ko) * 2004-09-02 2007-03-26 삼성에스디아이 주식회사 회로 측정용 패드를 포함하는 유기전계발광표시장치와 그제조방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7646017B2 (en) 2004-09-03 2010-01-12 Samsung Electronics Co., Ltd. Thin film transistor array panel including assistant lines
US7989809B2 (en) 2004-09-03 2011-08-02 Samsung Electronice Co., Ltd. Thin film transistor array panel including assistant lines

Also Published As

Publication number Publication date
KR960029860A (ko) 1996-08-17

Similar Documents

Publication Publication Date Title
JP4180575B2 (ja) 液晶表示装置および液晶表示装置の製造方法
US7206053B2 (en) Electro-optical device
US5184235A (en) Active matrix liquid crystal display panel with an electrostatic protection circuit
KR100321925B1 (ko) 4장의마스크를이용한액정표시장치용박막트랜지스터기판의제조방법및액정표시장치용박막트랜지스터기판
JPH06332011A (ja) 半導体集合基板及び半導体装置
JPH01219824A (ja) 非晶質シリコン薄膜トランジスタアレイ基板
KR100336827B1 (ko) 액정표시장치 및 액정표시장치의 기판 제조방법
KR0145897B1 (ko) 폴리 박막트랜지스터 액정 디스플레이 소자의 패드부 및 그 제조방법
JP3799915B2 (ja) 電気光学装置の製造方法並びに半導体基板及び電気光学装置
KR100777850B1 (ko) 어레이 기판 및 평면 표시 장치
EP0589519A2 (en) Electronic device manufacture
CN1328621C (zh) 电路阵列基板
KR20010055970A (ko) 정전기 방전 구조를 가지는 액정 표시 장치용 박막트랜지스터 기판 및 그 제조 방법
KR100493380B1 (ko) 액정표시장치의 제조방법
KR100897487B1 (ko) 액정표시소자의 어레이 기판 및 그 제조방법
JP3541328B2 (ja) 液晶表示装置
JP4018913B2 (ja) 液晶表示装置の製造方法
KR20010058156A (ko) 더미 배선을 이용한 정전기 방지 구조를 갖는 액정디스플레이 및 제조방법
JPH11326941A (ja) アクティブマトリクス表示装置
KR0156206B1 (ko) 액정표시소자의 스토리지 케패시터 형성방법 및 구조
KR100508057B1 (ko) 박막트랜지스터기판및박막트랜지스터액정표시장치제조방법
KR100266216B1 (ko) 박막트랜지스터구조및그제조방법
JP2907177B2 (ja) 液晶装置
KR20040021069A (ko) 박막 트랜지스터 기판 및 그의 제조 방법
JPH03129325A (ja) 薄膜集積回路の製法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130430

Year of fee payment: 16

FPAY Annual fee payment

Payment date: 20140430

Year of fee payment: 17

EXPY Expiration of term