KR20010058156A - 더미 배선을 이용한 정전기 방지 구조를 갖는 액정디스플레이 및 제조방법 - Google Patents

더미 배선을 이용한 정전기 방지 구조를 갖는 액정디스플레이 및 제조방법 Download PDF

Info

Publication number
KR20010058156A
KR20010058156A KR1019990061659A KR19990061659A KR20010058156A KR 20010058156 A KR20010058156 A KR 20010058156A KR 1019990061659 A KR1019990061659 A KR 1019990061659A KR 19990061659 A KR19990061659 A KR 19990061659A KR 20010058156 A KR20010058156 A KR 20010058156A
Authority
KR
South Korea
Prior art keywords
line
liquid crystal
gate
crystal display
extended
Prior art date
Application number
KR1019990061659A
Other languages
English (en)
Inventor
고영익
이승민
Original Assignee
박종섭
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 박종섭, 주식회사 하이닉스반도체 filed Critical 박종섭
Priority to KR1019990061659A priority Critical patent/KR20010058156A/ko
Publication of KR20010058156A publication Critical patent/KR20010058156A/ko

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2202/00—Materials and properties
    • G02F2202/22—Antistatic materials or arrangements

Abstract

본 발명은 박막 트랜지스터 액정 디스플레이에 있어서, 정전기에 의해 데이터 라인과 어드레스 라인 사이에 단락이 발생하는 것을 방지할 수 있는 정전기 방지 구조를 갖는 액정 디스플레이 및 제조 방법에 관한 것이다.
본 발명의 액정 디스플레이는 박막 트랜지스터, 어드레스 라인, 데이터 버스 라인, 및 정전기 방지 회로가 구비된 하부 기판과, 블랙 매트릭스, 컬러 필터, 카운터 전극이 구비된 상부 기판과, 하부 기판과 상부 기판 사이에 액정 층이 개재된 박막 트랜지스터 액정 디스플레이에 있어서, 상기 정전기 방지 회로는 어드레스 라인과 이어지는 게이트 라인이 길게 연장되고, 상기 연장된 게이트 라인의 끝 부분과 크로스 되도록 데이터 신호가 인가되지 않는 더미 데이터 버스 라인을 더 포함한다.

Description

더미 배선을 이용한 정전기 방지 구조를 갖는 액정 디스플레이 및 제조 방법{LIQUID CRYSTAL DISPLAY WITH ELECTRO STATIC DISCHARGE STRUCTURE USING DUMMY LINE AND METHOD OF FABRICATING THAT}
본 발명은 박막 트랜지스터 액정 디스플레이(Thin Film Transistor Liquid Crystal Display: TFT-LCD)에 관한 것으로, 보다 구체적으로는 정전기에 의하여 어드레스 라인(Address Line)과 데이터 라인(Data Line)이 단락되는 것을 방지하는 정전기 방지 구조를 포함하는 액정 디스플레이 및 그 제조 방법에 관한 것이다.
액티브 매트릭스(Active Matrix) 액정 디스플레이는 응답 특성이 우수하고, 높은 화소 수에 적합한 이점을 갖고 있기 때문에, 음극선관(Cathode Ray Tube: CRT)에 필적할 만한 디스플레이 장치의 고화질화 및 대형화 등을 실현할 수 있다.
이러한 액티브 매트릭스형 액정 디스플레이에서, 화소 전극을 선택적으로 온/ 오프시키기 위하여 어드레스 라인과 데이터 버스 라인이 교차하는 점에 다이오드나 박막 트랜지스터와 같은 스위칭 소자가 배치된다.
이러한 박막 트랜지스터를 포함하는 종래의 액정 디스플레이를 5 마스크 공정을 이용하여 제조하는 방법을 설명하면 다음과 같다.
먼저, 카운터 전극이 형성된 하부 절연 기판 상에 어드레스 라인과, 상기 카운터 전극과 콘택되는 공통 전극선 및 하부 절연 기판 외곽에 게이트 패드를 동시에 형성한다.(제 1 마스크 단계)
상기 결과물 상에 게이트 절연막과 비정질 실리콘층 및 도핑된 반도체 층을 순차적으로 적층한 다음, 도핑된 반도체 층과 비정질 실리콘 층을 소정 부분 식각하여, 박막 트랜지스터 영역을 한정한다.(제 2 마스크 단계)
그 후에, 상기 기판 결과물 상에 데이터 버스 라인용 금속막을 증착한 다음, 소정 부분 식각하여 상기 박막 트랜지스터 영역에 소오스, 드레인 전극을 형성하고, 상기 어드레스 라인과 교차되도록 데이터 버스 라인을 형성함과 동시에 상기 게이트 패드가 형성된 부분에 게이트 패드의 소정 부분만을 덮도록 데이터 패드를 형성한다.(제 3 마스크 단계)
그리고 나서, 상기 하부 기판 상부에 보호막을 형성하고, 상기 드레인 전극의 소정 부분을 오픈 시킴과 동시에, 데이터 패드 및 게이트 패드 부분을 오픈시킨다.(제 4 마스크 단계)
마지막으로, 상기 노출된 드레인 전극 및 패드 부분들과 콘택되면서, 상기 보호막 상부에 ITO(Indium Tin Oxide) 물질로 투명 전도막을 형성하고, 이 투명 전도막을 소정 부분 패터닝하여 화소 전극을 형성한다.(제 5 마스크 단계)
상기와 같이 제작된 액정 디스플레이의 경우에, 필드(Field) 또는 마찰 등의 여러 가지 요인에 의해 전원 단자에 전하가 충전되는데, 상기 충전된 전하가 방전될 때 출력 구동 회로의 게이트 산화막(Gate Oxide)을 파괴하는 현상이 발생한다. 따라서, 상기와 같이 충전된 전하에 의한 페일을 방지하기 위한 회로가 필요하다.
도 1과 도 2에는 패드에 정전기 방지 구조가 연결된 경우의 평면도와, 정전기 방지 구조의 회로도를 도시한 것이다.
도 2를 참조하면, 정전기 방지 회로(11)는 패드 단자(pad1)에 게이트 단자 및 소오스 단자(드레인 단자)가 연결된 제 1 MOS 트랜지스터(Metal Oxide Semiconductor Transistor: MOS1)와, 상기 제 1 MOS 트랜지스터(MOS1)에 병렬로 연결되고, 게이트 단자(g1)가 소오스 단자(드레인 단자)와 연결된 제 2 MOS 트랜지스터(MOS2)로 이루어진다.
그리고, 액정 디스플레이에 있어서, 다수의 패드(1, 2, 3)에 연결된 상기와 같은 구조를 갖는 다수의 정전기 방지 회로(11, 12, 13)는 각각 제 2 MOS 트랜지스터(MOS2)와 동일한 위치에 형성된 MOS 트랜지스터(MOS4, MOS6)는 각 게이트 단자(g1, g2, g3)가 모두 동일한 전위로 연결되어 있다.
그러나, 상기와 같이 5 마스크 공정을 통하여 액정 디스플레이를 제조하는 경우에는 제 5 마스크 단계가 모두 진행된 후에 전류 경로가 형성되어 정전기 방지 회로의 역할을 할 수 있다.
따라서, 제 1 마스크 단계에서 어드레스 라인을 형성한 후에, 제 3 마스크 단계가 진행되는 과정에서 정전기가 발생하면, 아직 정전기를 방출하기 위한 전류 경로가 형성되지 않았기 때문에, 정전기가 막다른 곳에 이르게 되어 상기 어드레스 라인과 데이터 버스 라인 사이에 형성된 절연막을 파괴시켜서, 단락이 발생하는 문제점이 있다.
본 발명은 상기와 같은 문제점을 해결하기 위한 것으로, 정전기 방지 회로의 게이트 라인을 길계 연장하고, 상기 연장된 게이트 라인과 크로스 되도록 데이터 신호가 인가되지 않는 더미(Dummy) 패턴의 소오스/드레인 라인을 형성함으로써, 정전기 방지 경로가 형성되기 전에 발생하는 정전기에 대해서도, 어드레스 라인과 데이터 버스 라인에 단락이 발생하는 것을 방지할 수 있는 액정 디스플레이 및 그 제조 방법을 제공하는데 그 목적이 있다.
도 1은 정전기 방지 회로가 구비된 일반적인 액정 디스플레이에 있어서, 패드 부분을 나타낸 평면도,
도 2는 상기 도 1은 정전기 방지 회로도,
도 3은 본 발명의 실시예에 따른 액정 디스플레이의 패드 부분을 나타낸 평면도.
(도면의 주요 부분에 대한 부호의 명칭)
1, 2, 3: 패드 11, 12, 13: 정전기 방지 회로
L1, L2, L3: 정전기 방지 회로의 연장된 게이트 라인
MOS1, ... , MOS6: MOS 트랜지스터
DDB: 더미 데이터 버스 라인 31: 정전기 경로
A: 정전기에 의해 절연막이 파괴된 부분
상기한 목적을 달성하기 위하여, 본 발명의 액정 디스플레이는 박막 트랜지스터, 어드레스 라인, 데이터 버스 라인, 및 정전기 방지 회로가 구비된 하부 기판과 상부 기판과 사이에 액정 층이 개재된 박막 트랜지스터 액정 디스플레이에 있어서, 상기 정전기 방지 회로는 게이트 라인이 절연막 파괴에 의하여 주위 배선에 영향을 주지 않도록 충분히 길게 연장되고, 절연막 파괴에 의하여 인접한 신호 배선과 단락되지 않도록 하기 위하여 상기 연장된 게이트 라인의 끝 부분과 크로스 되도록 형성된 더미 데이터 버스 라인이 더 포함되는 것을 특징으로 한다.
상기 정전기 방지 회로의 게이트 라인은 끝 부분이 뾰족하게 형성되는 것을 특징으로 한다.
상기 정전기 방지 회로의 게이트 라인은 끝 부분이 더미 데이터 버스 라인의 중앙 부분에 위치하는 것을 특징으로 한다.
또 다른 실시예로서, 본 발명의 액정 디스플레이는 박막 트랜지스터, 어드레스 라인, 데이터 버스 라인, 및 정전기 방지 회로가 구비된 하부 기판과 상부 기판 사이에 액정 층이 개재된 박막 트랜지스터 액정 디스플레이에 있어서, 상기 어드레스 라인은 절연막 파괴에 의하여 인접한 신호 배선이 단락되는 것을 방지하기 위한 더미 어드레스 라인을 더 포함하고, 상기 정전기 방지 회로의 소오스/드레인 라인이 절연막 파괴에 의하여 인접한 배선에 영향을 주지 않도록 충분히 길게 연장되어 상기 더미 어드레스 라인과 크로스 되도록 구비되는 것을 특징으로 한다.
상기 연장된 정전기 방지 회로의 소오스/드레인 라인은 끝 부분이 뾰족한 것을 특징으로 한다.
상기 연장된 정전기 방지 회로의 소오스/드레인 라인은 끝 부분이 더미 어드레스 라인의 중앙 부분에 위치되는 것을 특징으로 한다.
이하, 첨부한 도면에 의거하여 본 발명의 바람직한 실시예를 자세히 설명하도록 한다.
도 3은 본 발명의 실시예에 따른 정전기 방지 구조를 갖는 액정 디스플레이의 평면도를 도시한 것이다. 도 3에서는 상기 도 1 및 도 2에 도시된 형태와 동일한 형태의 패드(1, 2, 3)와 정전기 방지 회로(11, 12, 13)의 경우를 예로 들어 도시하였고, 도 1 및 도 2에서 사용한 부호를 그대로 사용하였다.
도 3을 참조하면, 본 발명의 액정 디스플레이는 패드(1, 2. 3)에 각각 연결된 정전기 방지 회로(11, 12, 13)에서, 어드레스 라인과 이어지는 정전기 방지 회로(11, 12, 13)의 게이트 단자(g1, g2, g3)를 길게 연장하는데, 끝 부분에서 절연막 파괴가 발생하더라도 인접한 어드레스 라인 및 데이터 라인에 영향을 미치지 않도록 충분히 길게 연장한다. 또한, 정전기(31)가 발생하여 절연막 파괴가 발생할 면적을 최소화하기 위하여 연장된 게이트 라인(L1, L2, L3)의 끝 부분 뾰족한 구조로 한다. 그리고, 상기 연장된 게이트 라인(L1, L2, L3)의 끝 부분과 크로스 되도록 데이터 신호가 인가되지 않는 더미 데이터 버스 라인(DDB)을 더 포함하도록 하부 기판을 형성한다.
상기와 같은 구조를 형성하기 위해서는 먼저, 어드레스 라인을 형성하기 위한 제 1 마스크 공정에서, 정전기 방지 구조(11, 12, 13)의 게이트 단자를 연장하여 연장된 라인(L1, L2, L3)을 길게 형성한다. 이 때, 상기 연장된 게이트라인(L1, L2, L3)의 끝 부분은 패널 내부에 과도한 정전기가 발생하였을 경우에, 상기 정전기가 모여서 절연막을 파괴하는 부분이기 때문에, 뾰족하게 형성한다. 따라서, 상기 끝 부분에서 정전기에 의한 절연막의 파괴가 발생하더라도, 주위의 신호 배선과 단락되는 현상이 발생하지 않도록 충분히 길게 연장하는 것이 바람직하다.
그 후에, 상기 결과물 상에 게이트 절연막과 비정질 실리콘층 및 도핑된 반도체 층을 순차적으로 적층한 다음, 도핑된 반도체층과 비정질 실리콘층을 소정 부분 식각하여, 박막 트랜지스터 영역을 한정하는 제 2 마스크 공정을 수행한다.
그리고 나서, 데이터 버스 라인용 금속막을 증착한 다음, 소정 부분 식각하여 상기 박막 트랜지스터 영역에 소오스, 드레인 전극을 형성하고, 상기 어드레스 라인과 교차되도록 데이터 버스 라인을 형성함과 동시에 상기 게이트 패드가 형성된 부분에 게이트 패드의 소정 부분만을 덮도록 데이터 패드를 형성하는 제 3 마스크 공정을 진행한다. 이 때 데이터 신호가 입력되는 데이터 버스 라인을 형성하는 동시에 상기 정전기 보호 회로(11, 12, 13)의 연장된 게이트 라인(L1, L2, L3)의 끝 부분과 크로스 되도록 데이터 신호가 인가되지 않는 더미 데이터 버스 라인(DDB)을 형성한다.
이 때, 상기 연장된 게이트 라인(L1, L2, L3)은 끝 부분이 더미 데이터 버스 라인(DDB)의 중앙 부분에 위치하도록 형성하는 것이 바람직한데, 그 이유는 정전기에 의하여 상기 연장된 게이트 라인(L1, L2, L3)의 끝 부분에서 절연막의 파괴가 발생하더라도, 그 영향이 더미 데이터 버스 라인(DDB)의 선폭 내에서 한정되게 함으로써 주위의 배선에 영향을 주지 않기 위함이다.
상기와 같이, 연장된 게이트 라인(L1, L2, L3)과 더미 데이터 버스 라인(DDB)이 절연막을 사이에 두고 크로스 되도록 형성하면, 정전기 방지 회로가 형성되기 전에 패널 내부에서 정전기(31)가 발생하더라고, 상기 연장된 게이트 라인(L2)을 따라 정전기(31)가 이동하게 되고 끝 부분에 가서 더미 데이터 버스 라인(DDB)과 사이에 절연막의 파괴 현상(A)을 나타낸다. 이렇게 정전기에 의한 절연막 파괴 현상이 발생하여, 연장된 게이트 라인(L2)과 더미 데이터 버스 라인(DDB)사이에 단락이 발생하더라도, 상기 더미 데이터 버스 라인(DDB)은 데이터 신호가 인가되지 않고, 패널 내부와 독립적으로 형성되기 때문에 패널 내부에는 영향을 주지 않게 된다.
그 후에는 종래의 경우와 동일하게, 기판 상부에 보호막을 형성하고, 상기 드레인 전극의 소정 부분을 오픈 시킴과 동시에, 데이터 패드 및 게이트 패드 부분을 오픈시키는 제 4 마스크 공정과, 노출된 드레인 전극 및 패드 부분들과 콘택되면서, 상기 보호막 상부에 투명 전도막을 형성하고, 이 투명 전도막을 소정 부분 패터닝하여 화소 전극을 형성하는 제 5 마스크 공정을 차례로 수행한다.
따라서, 콘택홀을 통하는 정전기 경로가 형성되는 제 5 마스크 공정의 이전에 패널 내부에 정전기가 발생하는 경우에도, 정전기 방지 회로의 연장된 게이트 라인과 더미 데이터 버스 라인 또는 연장된 소오스/드레인 라인과 더미 어드레스 라인 사이에 절연막 파괴가 발생하고, 다른 배선에는 영향을 주지 않기 때문에 정전기에 의한 불량을 방지할 수 있다.
상기 도 3에서는 어드레스 라인을 형성하는 제 1 마스크 단계에서 정전기 방지 회로의 게이트 라인을 연장하고, 데이터 버스 라인을 형성하는 제 3 마스크 단계에서 상기 연장된 게이트 라인의 끝 부분과 크로스 되도록 더미 데이터 버스 라인을 형성하는 경우를 예로 들어 설명했지만, 상기와 반대로, 어드레스 라인을 형성하는 제 1 마스크 단계에서 어드레스 신호가 인가되지 않는 더미 어드레스 라인을 두텁게 형성한 후에, 데이터 버스 라인을 형성하는 제 3 마스크 단계에서 정전기 방지 회로의 소오스/드레인 라인을 길게 연장하여 상기 더미 어드레스 라인과 크로스 되도록 형성하는 것도 가능하다.
물론, 상기와 같은 경우에는 정전기 방지 회로의 연장된 소오스/드레인 라인의 끝 부분을 뾰족하게 형성하고, 끝 부분이 더미 어드레스 라인의 중앙 부분에 위치하도록 한다. 그리고, 정전기에 의해서 절연막이 파괴되는 경우에 인접한 배선에 영향을 주지 않도록 하기 위하여 연장된 소오스/드레인 라인을 충분히 길게 형성하는 것이 바람직하다.
이상에서 자세히 설명한 바와 같이, 본 발명의 액정 디스플레이 및 제조 방법에 의하면, 정전기 경로를 형성하기 위한 제 5 마스크 공정 이전에 패널 내부에 정전기가 발생하는 경우에도 정전기로 인한 절연막 파괴에 의하여 어드레스 라인과 데이터 버스 라인의 단락을 방지할 수 있다.
따라서, 정전기에 의한 제품의 불량을 방지하고, 수율을 증가시킬 수 있다.
이하, 본 발명은 그 요지를 일탈하지 않는 범위에서 다양하게 변경하여 실시할 수 있다.

Claims (14)

  1. 박막 트랜지스터, 어드레스 라인, 데이터 버스 라인, 및 정전기 방지 회로가 구비된 하부 기판과, 상부 기판 사이에 액정 층이 개재된 박막 트랜지스터 액정 디스플레이에 있어서,
    상기 정전기 방지 회로는 어드레스 라인과 이어지는 게이트 라인이 정전기에 의한 절연막 파괴로 인하여 인접한 배선에 영향을 주지 않도록 충분히 길게 연장되고,
    절연막 파괴로 인한 상기 게이트 라인과 신호 배선 사이의 단락을 방지하기 위하여, 데이터 신호가 인가되지 않는 더미 데이터 버스 라인이 상기 게이트 라인과 크로스되도록 구비되는 것을 특징으로 하는 정전기 방지 구조를 갖는 액정 디스플레이.
  2. 제 1 항에 있어서, 상기 정전기 방지 회로의 연장된 게이트 라인은
    끝 부분이 뾰족하게 형성되는 것을 특징으로 하는 정전기 방지 구조를 갖는 액정 디스플레이.
  3. 제 2 항에 있어서, 상기 정전기 방지 회로의 연장된 게이트 라인은
    끝 부분이 더미 데이터 버스 라인의 중앙 부분에 위치하는 것을 특징으로 하는 정전기 방지 구조를 갖는 액정 디스플레이.
  4. 박막 트랜지스터, 어드레스 라인, 데이터 버스 라인, 및 정전기 방지 회로가 구비된 하부 기판과 상부 기판 사이에 액정 층이 개재된 박막 트랜지스터 액정 디스플레이에 있어서,
    상기 정전기 방지 회로의 소오스/드레인 라인은 정전기에 의한 절연막 파괴로 인하여 인접한 배선에 영향을 주지 않도록 충분히 길게 연장되고,
    절연막 파괴로 인한 상기 연장된 소오스/드레인 라인과 신호 배선 사이의 단락을 방지하기 위하여, 게이트 신호가 인가되지 않는 더미 어드레스 라인이 상기 소오스/드레인 라인과 크로스되도록 구비되는 것을 특징으로 하는 정전기 방지 구조를 갖는 액정 디스플레이.
  5. 제 4 항에 있어서, 상기 정전기 방지 회로의 연장된 소오스/드레인 라인은
    끝 부분이 뾰족하게 형성된 것을 특징으로 하는 정전기 방지 구조를 갖는 액정 디스플레이.
  6. 제 5 항에 있어서, 상기 정전기 방지 회로의 연장된 소오스/드레인 라인은
    끝 부분이 더미 어드레스 라인의 중앙 부분에 위치되는 것을 특징으로 하는 정전기 방지 구조를 갖는 액정 디스플레이.
  7. 하부 절연 기판 상에 어드레스 라인과, 패드에 연결된 정전기 방지 회로의연장된 게이트 라인, 기판 외곽에 게이트 패드를 동시에 형성하는 제 1 마스크 단계;
    상기 결과물 상에 게이트 절연막과 비정질 실리콘층 및 도핑된 반도체층을 순차적으로 적층한 다음, 도핑된 반도체층과 비정질 실리콘층을 소정 부분 식각하여, 박막 트랜지스터 영역을 한정하는 제 2 마스크 단계;
    상기 기판 결과물 상에 데이터 버스 라인용 금속막을 증착한 다음, 소정 부분 식각하여 상기 박막 트랜지스터 영역에 소오스, 드레인 전극을 형성하고, 상기 어드레스 라인과 교차되도록 데이터 버스 라인을 형성함과 동시에 정전기 방지 회로의 연장된 게이트 라인과 크로스 되도록 더미 데이터 버스 라인을 형성하며, 게이트 패드의 소정 부분만을 덮도록 데이터 패드를 형성하는 제 3 마스크 단계;
    상기 하부 기판 상부에 보호막을 형성하고, 상기 드레인 전극의 소정 부분을 오픈 시킴과 동시에, 데이터 패드 및 게이트 패드 부분을 오픈시키는 제 4 마스크 단계;
    상기 노출된 드레인 전극 및 패드 부분들과 콘택되면서, 상기 보호막 상부에 투명 전도막을 형성하고, 상기 투명 전도막을 소정 부분 패터닝하여 화소 전극을 형성하는 제 5 마스크 단계를 포함하는 것을 특징으로 하는 액정 디스플레이의 제조 방법.
  8. 제 7 항에 있어서, 상기 정전기 방지 회로의 연장된 게이트 라인은
    정전기에 의한 절연막 파괴로 인접한 배선에 영향을 주지 않도록 충분히 연장되도록 형성하는 것을 특징으로 하는 액정 디스플레이의 제조 방법.
  9. 제 8 항에 있어서, 상기 정전기 방지 회로의 연장된 게이트 라인은
    끝 부분이 뾰족하게 형성하는 것을 특징으로 하는 액정 디스플레이의 제조 방법.
  10. 제 9 항에 있어서, 상기 정전기 방지 회로의 연장된 게이트 라인은
    끝 부분이 더미 데이터 버스 라인의 중앙 부분에 위치하도록 형성하는 것을 특징으로 하는 액정 디스플레이의 제조 방법.
  11. 하부 절연 기판 상에 어드레스 라인 및 게이트 신호가 인가되지 않는 더미 어드레스 라인, 상기 하부 절연 기판 외곽에 게이트 패드를 동시에 형성하는 제 1 마스크 단계;
    상기 결과물 상에 게이트 절연막과 비정질 실리콘층 및 도핑된 반도체층을 순차적으로 적층한 다음, 도핑된 반도체층과 비정질 실리콘층을 소정 부분 식각하여, 박막 트랜지스터 영역을 한정하는 제 2 마스크 단계;
    상기 기판 결과물 상에 데이터 버스 라인용 금속막을 증착한 다음, 소정 부분 식각하여 상기 박막 트랜지스터 영역에 소오스, 드레인 전극을 형성하고, 상기 어드레스 라인과 교차되도록 데이터 버스 라인을 형성함과 동시에, 더미 어드레스 라인과 크로스 되도록 정전기 방지 회로의 소오스/드레인 라인을 길게 형성하며,게이트 패드의 소정 부분만을 덮도록 데이터 패드를 형성하는 제 3 마스크 단계;
    상기 하부 기판 상부에 보호막을 형성하고, 상기 드레인 전극의 소정 부분을 오픈 시킴과 동시에, 데이터 패드 및 게이트 패드 부분을 오픈시키는 제 4 마스크 단계;
    상기 노출된 드레인 전극 및 패드 부분들과 콘택 되면서, 상기 보호막 상부에 투명 전도막을 형성하고, 이 투명 전도막을 소정 부분 패터닝하여 화소 전극을 형성하는 제 5 마스크 단계를 포함하는 것을 특징으로 하는 액정 디스플레이의 제조 방법.
  12. 제 11 항에 있어서, 상기 정전기 방지 회로의 연장된 소오스/드레인 라인은
    정전기에 의한 절연막 파괴로 인접한 배선에 영향을 주지 않도록 충분히 연장되도록 형성하는 것을 특징으로 하는 액정 디스플레이의 제조 방법.
  13. 제 12 항에 있어서, 상기 정전기 방지 회로의 연장된 소오스/드레인 라인은
    끝 부분이 뾰족하게 형성하는 것을 특징으로 하는 액정 디스플레이의 제조 방법.
  14. 제 13 항에 있어서, 상기 정전기 방지 회로의 연장된 소오스/드레인 라인은
    끝 부분이 더미 어드레스 라인의 중앙 부분에 위치하도록 형성하는 것을 특징으로 하는 액정 디스플레이의 제조 방법.
KR1019990061659A 1999-12-24 1999-12-24 더미 배선을 이용한 정전기 방지 구조를 갖는 액정디스플레이 및 제조방법 KR20010058156A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019990061659A KR20010058156A (ko) 1999-12-24 1999-12-24 더미 배선을 이용한 정전기 방지 구조를 갖는 액정디스플레이 및 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990061659A KR20010058156A (ko) 1999-12-24 1999-12-24 더미 배선을 이용한 정전기 방지 구조를 갖는 액정디스플레이 및 제조방법

Publications (1)

Publication Number Publication Date
KR20010058156A true KR20010058156A (ko) 2001-07-05

Family

ID=19629249

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990061659A KR20010058156A (ko) 1999-12-24 1999-12-24 더미 배선을 이용한 정전기 방지 구조를 갖는 액정디스플레이 및 제조방법

Country Status (1)

Country Link
KR (1) KR20010058156A (ko)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100646970B1 (ko) * 2005-06-29 2006-11-23 삼성에스디아이 주식회사 평판표시장치
KR100749482B1 (ko) * 2004-06-17 2007-08-14 삼성에스디아이 주식회사 정전기 방지 구조를 가진 액정표시장치
KR100863999B1 (ko) * 2002-10-22 2008-10-16 삼성전자주식회사 어레이 기판 및 이를 갖는 액정표시장치
US9245468B2 (en) 2011-10-14 2016-01-26 Samsung Display Co., Ltd. Display device
US9281323B2 (en) 2013-12-26 2016-03-08 Shanghai Tianma Micro-electronics Co., Ltd. Array substrate, display panel and display device
CN111223456A (zh) * 2019-11-06 2020-06-02 深圳市华星光电半导体显示技术有限公司 一种显示面板的栅极驱动电路、显示面板和显示装置
WO2022087861A1 (zh) * 2020-10-28 2022-05-05 京东方科技集团股份有限公司 显示基板及其制备方法、显示装置

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100863999B1 (ko) * 2002-10-22 2008-10-16 삼성전자주식회사 어레이 기판 및 이를 갖는 액정표시장치
KR100749482B1 (ko) * 2004-06-17 2007-08-14 삼성에스디아이 주식회사 정전기 방지 구조를 가진 액정표시장치
KR100646970B1 (ko) * 2005-06-29 2006-11-23 삼성에스디아이 주식회사 평판표시장치
US9245468B2 (en) 2011-10-14 2016-01-26 Samsung Display Co., Ltd. Display device
US9281323B2 (en) 2013-12-26 2016-03-08 Shanghai Tianma Micro-electronics Co., Ltd. Array substrate, display panel and display device
CN111223456A (zh) * 2019-11-06 2020-06-02 深圳市华星光电半导体显示技术有限公司 一种显示面板的栅极驱动电路、显示面板和显示装置
WO2022087861A1 (zh) * 2020-10-28 2022-05-05 京东方科技集团股份有限公司 显示基板及其制备方法、显示装置
CN114930444A (zh) * 2020-10-28 2022-08-19 京东方科技集团股份有限公司 显示基板及其制备方法、显示装置

Similar Documents

Publication Publication Date Title
US5825449A (en) Liquid crystal display device and method of manufacturing the same
KR100270468B1 (ko) 박막소자의 제조방법,액티브 매트릭스 기판,액정표시장치,액티브 매트릭스 기판의 제조방법,및 액정표시장치에 포함되는 능동소자의 정전파괴방지방법
US6537840B2 (en) Manufacturing process of thin film transistor liquid crystal display with one mask
US6642086B2 (en) Method for fabricating thin film transistor array substrate for liquid crystal display
KR101306860B1 (ko) 표시 장치 및 이의 제조 방법
US6072550A (en) Liquid crystal display having resistive electrostatic discharge protection devices with resistance no greater than 1 MOHM and method of fabrication
US6927087B2 (en) Active matrix substrate for a liquid crystal display and method of forming the same
KR100271077B1 (ko) 표시장치,전자기기및표시장치의제조방법
KR100336827B1 (ko) 액정표시장치 및 액정표시장치의 기판 제조방법
KR20020092975A (ko) 액티브 매트릭스 기판을 제작하는 방법
KR0151296B1 (ko) 정전기방지구조를 갖춘 액정표시장치 및 그 제조방법
KR20010058156A (ko) 더미 배선을 이용한 정전기 방지 구조를 갖는 액정디스플레이 및 제조방법
KR20010055970A (ko) 정전기 방전 구조를 가지는 액정 표시 장치용 박막트랜지스터 기판 및 그 제조 방법
KR20010016714A (ko) 액정 표시장치
KR100493380B1 (ko) 액정표시장치의 제조방법
JP5148032B2 (ja) アクティブマトリクス型表示装置
JP4018913B2 (ja) 液晶表示装置の製造方法
KR100686224B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판, 그 제조 방법 및그 수리 방법
KR100759968B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판, 그 제조 방법 및그 수리 방법
US7006166B2 (en) Liquid crystal display having a member for preventing electrical shorting
CN101060125B (zh) 薄膜晶体管阵列基板及其制造方法
KR100502097B1 (ko) 액정 표시 장치용 정전기 보호 회로
KR100326729B1 (ko) 박막트랜지스터액정표시장치의배선형성방법및그구조
KR20020088446A (ko) 박막트랜지스터 액정표시장치의 제조방법
JPH09127545A (ja) 液晶表示装置

Legal Events

Date Code Title Description
N231 Notification of change of applicant
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application