KR20020092975A - 액티브 매트릭스 기판을 제작하는 방법 - Google Patents

액티브 매트릭스 기판을 제작하는 방법 Download PDF

Info

Publication number
KR20020092975A
KR20020092975A KR1020027011658A KR20027011658A KR20020092975A KR 20020092975 A KR20020092975 A KR 20020092975A KR 1020027011658 A KR1020027011658 A KR 1020027011658A KR 20027011658 A KR20027011658 A KR 20027011658A KR 20020092975 A KR20020092975 A KR 20020092975A
Authority
KR
South Korea
Prior art keywords
row
tft
active matrix
protection circuit
esd protection
Prior art date
Application number
KR1020027011658A
Other languages
English (en)
Inventor
미셀 예이. 트라이노르
존 에르. 아. 아이레스
Original Assignee
코닌클리케 필립스 일렉트로닉스 엔.브이.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 코닌클리케 필립스 일렉트로닉스 엔.브이. filed Critical 코닌클리케 필립스 일렉트로닉스 엔.브이.
Publication of KR20020092975A publication Critical patent/KR20020092975A/ko

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136204—Arrangements to prevent high voltage or static electricity failures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0255—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using diodes as protective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Nonlinear Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Mathematical Physics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

본 발명은, 대응하는 행 전도체(15)에 연결된 게이트 전극(306)과 대응하는 열 전도체(14)에 연결된 소스(320) 및 드레인(321) 전극을 구비하는 TFT(13)와 각각 연관된 액티브 소자(11)의 행 및 열 어레이와; 정전기 방전(ESD : electrostatic discharge)으로부터 TFT를 보호하기 위해 상기 행 전도체들 중 적어도 하나에 연결된 ESD 보호 회로(20)를 포함하는 액티브 매트릭스 기판(1)을 제작하는 방법에 관한 것이다. 본 방법은 상기 TFT(302) 및 상기 ESD 보호 회로(303) 의 반도체 영역을 형성하는 단계와; 상기 TFT의 게이트 전극(306) 및 대응하는 행 전도체(15)를 증착시키는 단계와; 상기 TFT의 소스(320) 및 드레인(321) 전극과, 대응하는 열 전도체(14)를 증착시키는 단계를 포함하고, 상기 ESD 보호 회로(20)는 상기 열 전도체(14)의 증착에 앞서 ESD를 제어하도록 동작한다.

Description

액티브 매트릭스 기판을 제작하는 방법{A METHOD OF MANUFACTURING AN ACTIVE MATRIX SUBSTRATE}
본 발명은 이후로 AMLCD를 참조하여 설명되지만, 본 발명은 단순히 AMLCD로 제한되지 않고 박막 데이터 저장부나 이미지 센서와 같은 다른 타입의 대형 전자 디바이스에 응용된다는 것을 알게 될 것이다.
잘 알려진 바와 같이, 정전기는 얇은 유전 층을 포함하고 있는 박막 디바이스를 훼손시킬 정도의 전위를 갖고, 손상에 특히 민감한 것은 MOS TFT의 게이트 영역이다. TFT 게이트 전극이 대응하는 행 전도체에 연결되고 TFT 소스 및 드레인 전극이 대응하는 열 전도체에 연결되는 AMLCD에 대해서, 행 전도체와 열 전도체 사이의 전류 흐름을 통제하기 위해 보호 회로를 제공함으로써 ESD로부터 보호는 것이 알려져 있다. 일예로, 이것은 병렬로 연결되어 있는 정반대 방향의 부분 저항적인 다이오드 쌍을 통해 행 및 열 전도체 모두를 접지 링(ground ring)에 연결함으로써 달성될 수 있다. 그러한 배열은 PCT 공개 특허 출원인 WO 97/13177호와 또한 미국 특허인 US5585949호 및 US5930607호에 개시되어 있다.
본 발명은 액티브 매트릭스 기판을 제작하는 방법에 관한 것으로, 상기 액티브 매트릭스 기판은 스위칭 박막 트랜지스터(TFT)와 각각 연관되는 액티브 소자의 행 및 열 어레이와, 정전기 방전(ESD)으로부터 보호하기 위해 TFT에 연결되는 ESD 보호 회로를 포함한다. 특히, 본 발명은 보완적인 금속 산화물 반도체(CMOS) 기술을 사용하여 액티브 매트릭스 기판, 일예로 CMOS에 기초하는 TFT 스위칭 TFT나 CMOS에 기초하는 통합된 행 및 열 구동기 회로를 구비하는 액티브 매트릭스 액정 디스플레이(AMLCD)를 제작하는 것에 관한 것이지만, 반드시 그러한 것으로 제한되지는 않는다.
도 1은 ESD 보호 회로를 구비하고 본 발명에 따라 제작된 AMLCD의 액티브 매트릭스 기판을 개략적으로 나타내는 도면.
도 2는 도 1의 액티브 매트릭스 기판의 ESD 보호 회로를 더 상세히 개략적으로 나타내는 도면.
도 3a 내지 3e는 도 1의 액티브 매트릭스 기판을 제작하는 방법을 도시하는 도면.
도 4a 내지 4c는 액티브 매트릭스 기판의 ESD 보호 회로에 대한 대안적인 구성을 나타내는 도면.
본 발명의 목적은 ESD 보호 회로의 성능이 향상되어진 상술된 타입의 액티브 매트릭스 기판을 제작하는 방법을 제공하는데 있다.
본 발명에 따라, 액티브 매트릭스 기판을 제작하는 방법이 제공되는데, 상기 액티브 매트릭스 기판은,
대응하는 행 전도체에 연결된 게이트 전극과 대응하는 열 전도체에 연결된 소스 및 드레인 전극을 구비하는 박막 트랜지스터(TFT)와 각각 연관된 액티브 소자의 행 및 열 어레이와;
정전기 방전(ESD : electrostatic discharge)으로부터 TFT를 보호하기 위해 행 전도체들 중 적어도 하나에 연결된 ESD 보호 회로를 포함한다. 상기 방법은 TFT 및 ESD 보호 회로의 반도체 영역을 형성하는 단계와; TFT의 게이트 전극 및 대응하는 행 전도체를 증착시키는 단계와; TFT의 소스 및 드레인 전극과, 대응하는 열 전도체를 증착시키는 단계를 포함하고, 여기서, 상기 ESD 보호 회로는 열 전도체의 증착에 앞서 ESD를 제어하도록 동작한다.
비록 종래의 ESD 보호 회로는 동작 동안에 ESD로부터의 보호를 AMLCD에 확실히 제공하지만, 본 발명자는, ESD 보호 회로가 제작 동안에 가능한 일찍 동작하는 것이 바람직할 것이고 이것은 열 전도체의 증착에 앞서 이루어질 수 있다는 것을 깨달았다.
열 전도체의 증착에 앞서, ESD 보호 회로는 기판과 그것의 외부 주변 사이의 ESD를 제어하도록 동작할 수 있고, 특히 행 전도체를 증착할 때 동작할 수 있다.
이것은 행 전도에 연결된 반도체 영역의 일부로부터 상기 반도체 영역을 통해 기판의 외부 주변으로의 적절한 전도성 경로를 제공하고 정반대 방향으로 반도체 영역을 흐르는 전류를 저지한다.
대안적으로, 기판 상에서 음 전하의 증강을 소산시키기 위해, ESD 보호 회로의 반도체 영역은 기판의 외부 주변으로부터 상기 반도체 영역을 통해 행 전도체에 연결된 반도체 영역의 일부로의 적절한 전도성 경로를 제공하고 정반대 방향으로 반도체 영역을 흐르는 전류를 저지시키기 위해 도핑될 수 있다.
액티브 매트릭스 기판의 제작이 완료되었을 때, ESD 보호 회로는 열 전도체의 증착에 앞서 ESD를 제어하기 위해 사용된 것과는 다른 방식으로 ESD를 제어하도록 동작할 수 있다. 일예로, ESD 보호 회로는 열 전도체의 증착에 앞서 기판과 그것의 외부 주변 사이의 ESD를 제어하도록 동작할 수 있고, 액티브 매트릭스 기판의 제작이 완료되었을 때 행 및 열 전도체 사이의 ESD를 제어하도록 동작할 수 있다.
ESD 보호 회로는 행 및 열 전도체 사이에 연결된 래터럴 다이오드나 래터럴 게이트 단락형 TFT 중 어느 하나를 편리하게 포함하는데, 바람직하게는 행 및 열전도체 사이에 적어도 하나는 병렬 연결되는 상기 다이오드나 TFT로 이루어진 적어도 하나의 쌍을 포함하고, 특히, 상기 다이오드나 TFT 중 적어도 하나의 반도체 영역은 상기 다이오드나 TFT의 액티브 영역의 어느 한 측면에 위치하는 두 부분, 즉 행 전도체에 연결되는 제 1 부분과 상기 제 1 부분의 크기에 적어도 두 배 및 어쩌면 열 배이면서 액티브 영역의 다른 측면 상에 있는 제 2 부분을 포함할 수 있다.
본 발명에 따른 방법에 의해서 제작되는 액티브 매트릭스 기판, 청구항 13 내지 청구항 15 중 어느 한 항에 따른 액티브 매트릭스 기판 및 그러한 액티브 매트릭스 기판을 포함하는 AMLCD가 본 발명에 따라 또한 제공된다.
본 발명은 이제 다음의 도면을 참조하여 일예만을 통해 설명될 것이다.
도면들은 단면도 일부의 개략적이면서 상대적인 치수 및 비율로 도시되고,회로 배치는 명확성을 위해 크기가 과장되었거나 감소되었다는 것이 주시되어야 한다. 동일한 참조 부호는 다른 실시예에서 대응하거나 유사한 특징을 지칭하기 위해 일반적으로 사용된다.
도 1에서, 본 발명에 따른 방법에 의해 제작된 AMLCD(active matrix liquid crystal display)(1)는 디스플레이 패널(18) 상의 디스플레이 영역(10)을 포함하는데, 상기 디스플레이 영역은 동일한 화소(11)로 이루어진 m 개의 행(1 내지 m) 및 n 개의 열(1 내지 n)로 구성된다. 간략성을 위해 화소들 중 수 개만이 도시되었지만 실제로 디스플레이 영역(10)에 있는 화소의 총 수(m ×n)는 200,000개나 그 이상일 수 있다. 각각의 화소(11)는 화상 전극(12) 및 도 3a 내지 3e에 도시된 방법에 의해 제작된 타입의 그와 연관된 스위칭 TFT(13)을 구비하고, 스위칭 TFT(13)는 화상 전극에 데이터 신호 전압을 인가하는 것을 제어하는 기능을 한다. 스위칭 TFT(13)는 공통적인 동작 특성을 갖고, 화상 전극에 연결되는 각각의 드레인을 구비하며 관련 화소에 인접하여 각각 배열된다. 화소의 한 열과 연관된 모든 스위칭 TFT의 소스는 평행한 열 전도체(14) 세트의 각각에 연결되고, 화소의 한 행과 연관된 모든 스위칭 TFT의 게이트는 평행한 행 전도체(15) 세트의 각각에 연결된다. TFT(13)는 디스플레이 패널(18) 상에 위치하는 CMOS(complementary metal oxide semiconductor)에 기초한 행 구동기 회로(16)에 의해서 행 전도체를 통해 제공되는 게이팅 신호에 의해 제어된다. 마찬가지로, 동일한 열에 있는 화소와 연관된 TFT에는 디스플레이 패널 상에 역시 위치하는 CMOS에 기초한 열 구동기 회로(17)에 의해 화상 전극을 위한 데이터 신호 전압이 제공된다. 물론, 그러한 AMLCD에서 화소의동작은 잘 알려져 있기 때문에 여기서는 더 이상 설명되지 않을 것이다.
AMLCD 패널(18) 상에서는, 통합된 ESD(electrostatic discharge) 보호 회로(20)가 행 전도체(15) 및 열 전도체(14) 모두의 양 종단에 제공되는데, ESD 보호 회로 각각은 공통 전력 레일(19)을 통해 행 및 열 전도체를 연결한다. 하나의 그러한 보호 회로(20)가 도 2에서 더 상세히 도시되어 있는데, 여기서는 정반대의 래터럴(lateral) p-i-n 접합 다이오드(21, 21') 쌍이 병렬로 연결됨으로써 행 및 열 전도체에 걸리는 전압은 어느 한 방향으로 선택적인 전류 흐름을 허용함으로써 통제된다.
도 1의 액티브 매트릭스 기판을 제작하는 방법은 픽셀 소자나 통합된 행 및 열 구동기 회로 중 어느 하나를 위한 CMOS p-타입(영역 R1) 및 n-타입(영역 R2) 트랜지스터, 및 ESD 보호 회로를 위한 p-i-n 다이오드(영역 R3)의 형성을 포함해서 도 3a 내지 3e에 도시되어 있다.
도 3a를 참조하면, 유리 기판(301) 상에는, p-타입 및 n-타입의 트랜지스터를 위한 반도체 디바이스 아일랜드(302, 302')를 각각 제공하고, 또한 p-i-n 다이오드의 액티브 영역을 포함하면서 그것이 기판의 외부에 있는 접지에 전기적으로 연결되는 패널(18)의 주변으로 확장하는 확장된 폴리실리콘 영역(303)을 제공하도록 폴리실리콘 층이 형성되고 패턴화된다. 그러한 전기적인 연결은 일예로 제작 처리 동안에 유리 기판을 고정시키기 위해 사용되는 클램프(clamp)(미도시)를 통해 주변과의 우연적인 전기적 접촉일 수 있거나, 외부의 전기적인 접지 커넥터에 접촉하기 위해 확장된 폴리실리콘 영역(303)에 형성되는 접촉 패드(미도시)를 통한 주변과의 의도적인 전기적 접촉일 수 있다.
종래의 제작 방법 및 재료를 사용하면, 후속하는 마스킹(306, 311) 및 도핑 단계가 p-i-p 트랜지스터(R1)의 p-타입 도핑 영역(307), LDD 영역(314)을 포함하는 n-i-n 트랜지스터(R2)의 n-타입 도핑 영역(313), 및 p-i-n 다이오드(R3)의 p-타입 및 n-타입 도핑 영역(309, 312)을 형성하기 위해서 도 3b 및 3c에 도시된 바와 같이 이루어진다.
다음으로, 도 3d에 도시된 바와 같이, 편의상 도시된 바와 같이 행 전도체에 연결되는 많이 도핑된 실리콘 층으로서 트랜지스터(R1, R2)의 게이트 전극(315)이 제공되거나, 대안적으로는 행 전도체와 통합적인 금속 영역으로 제공된다. 행 전도체(15)는 p-i-n 다이오드(R3)의 p-타입 영역(309)에 게이트 전극을 연결하기 위해서 증착된다. 게이트 전극(315) 및 행 전도체(15)의 증착 이후에, TFT 게이트 전극에 모인 전하는 화살표(317)로 표시된 바와 같이 p-i-n 다이오드를 통해 접지로 소산될 수 있다. 마찬가지로, 다이오드 접합의 극성은 예컨대 기판을 처리함으로써 야기되는 외부 주변으로부터 발생하는 ESD로부터 TFT를 보호한다.
그런 이후에는, 도 3e에 도시된 바와 같이, 트랜지스터(R1 및 R2)를 위한 소스(320) 및 드레인(321) 전극, 열 전도체(322), 및 행 및 열 전도체를 연결하는 접지 링(미도시)이 적층된다. 일단 열 전도체가 형성되면, ESD 보호 회로는 행 및 열 전도체 사이의 전류 흐름을 제어하는 기능을 하고, 그로 인해 TFT 게이트 전극에 모인 전하는 화살표(318)로 표시된 바와 같이 p-i-n 다이오드를 통해 접지로 소산될 수 있다. p-i-n 다이오드(R3)는 병렬로 연결되는 정반대의 부분 저항적인 다이오드 쌍 중 하나이고, 그로 인해 행 및 열 전도체에 걸리는 전압은 선택적인 전류 흐름을 어느 한 방향으로 허용함으로써 통제된다.
도 4a 내지 4c는 ESD 보호 회로의 대안적인 구성을 나타낸다. 특히, 도 4a는 도 3a 내지 3e에 도시된 p-i-n 다이오드(R3)의 방식으로 동작할 수 있는 n-i-n 게이트 단락형 TFT 구조를 나타내고 있다. 즉, n-i-n 게이트 단락형 TFT 구조는 전하로 하여금 제작 처리에 있어 확장된 실리콘 영역을 통해 초기에 소산될 수 있게 하고, 열 전도체의 증착 이후에 행 및 열 전도체 사이의 전하 흐름을 제어할 수 있다. 마찬가지로, 음의 전하는 도 4b 및 4c에 각각 도시된 바와 같은 n-i-p 다이오드 구조나 p-i-p 게이트 단락형 TFT 구조를 통해 소산될 수 있다(실제로, 전류는 주변으로부터 플레이트 위로 흐른다).
ESD 보호 회로의 이중 역할, 즉 제작 처리에 있어 플레이트와 외부 주변 사이의 전하 흐름을 초기에 제어하는 것과 열 전도체의 증착 이후에 행 및 열 전도체 사이의 전하 흐름을 제어하는 것은 그러한 ESD 보호 회로에서 액티브 층의 기하학적인 형태를 어느 정도 규정할 수 있다. 일예로, 도 3e에 도시된 바와 같은 p-i-n 구조에 대해서, 기판의 주변을 향해 확장하는 다이오드 구조의 n-타입 부분(312)은 다이오드 구조의 p-타입 부분(309) 보다 크기에 있어 예컨대 2배, 5배 또는 심지어 10배 더 클 수 있다. 그 반대의 상황이 도 4b에 도시된 n-i-p 구조에 적용될 것인데, 여기서는 다이오드 구조의 n-타입 부분(312)이 p-타입 부분(309) 보다 훨씬 더 작고, 전하 흐름은 화살표(400)로 표시된 바와 같이 반대이다. 마찬가지로, n-타입(312) 및 p-타입(309) 부분을 구비하는 n-i-n 및 p-i-p 게이트 단락형 TFT구조는, 도 4a 및 4c에 각각 도시된 바와 같이, 다른 도핑 부분(309, 312) 보다 크기에 있어 훨씬 더 큰 하나의 도핑 부분(309', 312')을 갖는다.
완전히 인습적이기 때문에, 간결성과 명확성을 위해서, 일예로 컬러 및 편광 필터 층, 액정 물질, 스페이서 및 물리적인 보호 층을 구비하는 AMLCD의 나머지 부분의 제작에 대한 추가적인 논의 및 예시는 생략된다. 물론, 박막 트랜지스터 및 그 박막 트랜지스터를 포함하고 있는 액티브 매트릭스 디바이스의 실질적인 제작을 위한 특정의 고려사항이 당업자에게는 자명해 질 것이고, 액티브 매트릭스 기판 설계에 적용되어야 하는 그런 고려사항이 또한 본 발명에 따른 액티브 매트릭스 기판의 설계에 적용되어야 한다. 적절할 수 있는 정확한 처리 조건은 본문에서 설명되지 않았는데, 그것은 당업자에게 일반적인 설계 절차의 문제이기 때문이다.
상술된 바와 같이, 본 발명은 액티브 매트릭스 기판을 제작하는 방법에 이용가능하다.

Claims (16)

  1. 대응하는 행 전도체에 연결된 게이트 전극 및 대응하는 열 전도체에 연결된 소스 및 드레인 전극을 구비하는 박막 트랜지스터(TFT)와 각각 연관된 액티브 소자의 행 및 열 어레이와;
    정전기 방전(ESD : electrostatic discharge)으로부터 상기 TFT를 보호하기 위해 상기 행 전도체들 중 적어도 하나에 연결된 ESD 보호 회로를 포함하는 액티브 매트릭스 기판을 제작하는 방법으로서,
    상기 방법은,
    상기 TFT 및 상기 ESD 보호 회로의 반도체 영역을 형성하는 단계와;
    상기 TFT의 게이트 전극 및 대응하는 행 전도체를 증착시키는 단계와;
    상기 TFT의 소스 및 드레인 전극과, 대응하는 열 전도체를 증착시키는 단계를 포함하고,
    상기 ESD 보호 회로는 상기 열 전도체의 증착에 앞서 ESD를 제어하도록 동작하는, 액티브 매트릭스 기판을 제작하는 방법.
  2. 제 1항에 있어서, 상기 열 전도체의 증착에 앞서, 상기 ESD 보호 회로는 상기 기판과 그것의 외부 주변 사이의 ESD를 제어하도록 동작하는, 액티브 매트릭스 기판을 제작하는 방법.
  3. 제 2항에 있어서, 상기 열 전도체의 증착에 앞서, 상기 ESD 보호 회로는 상기 행 전도체의 증착 시에 상기 기판과 그것의 외부 주변 사이의 ESD를 제어하도록 동작하는, 액티브 매트릭스 기판을 제작하는 방법.
  4. 제 2항 또는 제 3항에 있어서, 상기 열 전도체의 증착에 앞서, 상기 ESD 보호 회로의 반도체 영역은, 행 전도체에 연결된 상기 반도체 영역의 일부로부터 상기 반도체 영역을 통해 상기 기판의 상기 외부 주변으로의 적절한 전도성 경로를 제공하고 상기 반도체 영역을 통해 정반대 방향으로 흐르는 전류를 저지하기 위해서, 도핑되는, 액티브 매트릭스 기판을 제작하는 방법.
  5. 제 2항 내지 제 4항 중 어느 한 항에 있어서, 상기 열 전도체의 증착에 앞서, 상기 ESD 보호 회로의 반도체 영역은 상기 기판의 외부 주변으로부터 상기 반도체 영역을 통해 행 전도체에 연결된 상기 반도체 영역의 일부로의 적절한 전도성 경로를 제공하고 상기 반도체 영역을 통해 정반대 방향으로 흐르는 전류를 저지하기 위해서, 도핑되는, 액티브 매트릭스 기판을 제작하는 방법.
  6. 제 1항 내지 제 5항 중 어느 한 항에 있어서, 상기 ESD 보호 회로는 행 및 열 전도체 사이에 연결된 래터럴 다이오드(lateral diode)나 래터럴 게이트 단락형 TFT 중 적어도 어느 하나를 포함하는, 액티브 매트릭스 기판을 제작하는 방법.
  7. 제 6항에 있어서, 상기 ESD 보호 회로는 행 및 열 전도체 사이에 정반대 방향으로 병렬 연결된 래터럴 다이오드나 래터럴 게이트 단락형 TFT로 이루어진 적어도 하나의 쌍을 포함하는, 액티브 매트릭스 기판을 제작하는 방법.
  8. 제 6항 또는 제 7항에 있어서, 행 및 열 전도체 사이에 연결되는 래터럴 다이오드나 래터럴 게이트 단락형 TFT 중 적어도 하나의 상기 반도체 영역은 상기 다이오드나 TFT의 액티브 영역의 어느 한 측면에 위치한 두 부분, 즉 상기 행 전도체에 연결된 제 1 부분과 상기 제 1 부분의 크기의 적어도 두 배인 상기 액티브 영역의 다른 측면 상에 있는 제 2 부분을 포함하는, 액티브 매트릭스 기판을 제작하는 방법.
  9. 제 8항에 있어서, 상기 제 2 부분은 상기 제 1 부분의 크기의 적어도 10 배인, 액티브 매트릭스 기판을 제작하는 방법.
  10. 제 1항 내지 제 9항 중 어느 한 항에 있어서, 상기 액티브 매트릭스 기판의 제작이 완료되었을 때, 상기 ESD 보호 회로는 상기 열 전도체의 증착에 앞서 ESD를 제어하는데 사용된 것과는 다른 방식으로 ESD를 제어하도록 동작하는, 액티브 매트릭스 기판을 제작하는 방법.
  11. 제 10항에 있어서, 상기 ESD 보호 회로는 상기 열 전도체의 증착에 앞서 상기 기판과 그것의 외부 주변 사이의 ESD를 제어하도록 동작하고, 상기 액티브 매트릭스 기판의 제작이 완료되었을 때 행 및 열 전도체 사이의 ESD를 제어하도록 동작하는, 액티브 매트릭스 기판을 제작하는 방법.
  12. 액티브 매트릭스 기판으로서,
    제 1항 내지 제 11항 중 어느 한 항에 따른 방법에 의해 제작되는, 액티브 매트릭스 기판.
  13. 대응하는 행 전도체에 연결된 게이트 전극과 대응하는 열 전도체에 연결된 소스 및 드레인 전극을 구비하는 박막 트랜지스터(TFT)와 각각 연관된 액티브 소자의 행 및 열 어레이와;
    정전기 방전(ESD)으로부터 상기 TFT를 보호하기 위해 상기 행 전도체들 중 적어도 하나에 연결된 ESD 보호 회로를 포함하는 액티브 매트릭스 기판으로서,
    상기 ESD 보호 회로는 행 및 열 전도체 사이에 연결되는 래터럴 다이오드나 래터럴 게이트 단락형 TFT 중 적어도 어느 하나를 포함하고,
    상기 ESD 보호 회로의 래터럴 다이오드나 래터럴 게이트 단락형 TFT 중 적어도 하나의 반도체 영역은 상기 다이오드나 TFT의 상기 액티브 영역의 어느 한 측면에 위치한 두 부분, 즉 상기 행 전도체에 연결된 제 1 부분과 상기 제 1 부분의 크기의 적어도 두 배인 상기 액티브 영역의 다른 측면 상에 있는 제 2 부분을 포함하는, 액티브 매트릭스 기판.
  14. 제 13항에 있어서, 상기 제 2 부분은 상기 제 1 부분의 크기의 적어도 10 배인, 액티브 매트릭스 기판.
  15. 제 13항 또는 제 14항에 있어서, 상기 ESD 보호 회로는 행 및 열 전도체 사이에 정반대 방향으로 병렬 연결되는 래터럴 다이오드나 래터럴 게이트 단락형 TFT 로 이루어진 적어도 하나의 쌍을 포함하는, 액티브 매트릭스 기판.
  16. 액티브 매트릭스 액정 디스플레이(AMLCD)로서,
    제 12항 내지 제 15항 중 어느 한 항에 따른 액티브 매트릭스 기판을 포함하는, 액티브 매트릭스 액정 디스플레이.
KR1020027011658A 2001-01-11 2001-12-12 액티브 매트릭스 기판을 제작하는 방법 KR20020092975A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
GB0100733.5 2001-01-11
GBGB0100733.5A GB0100733D0 (en) 2001-01-11 2001-01-11 A method of manufacturing an active matrix substrate
PCT/IB2001/002533 WO2002056380A1 (en) 2001-01-11 2001-12-12 A method of manufacturing an active matrix substrate

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020087015251A Division KR20080059688A (ko) 2001-01-11 2001-12-12 액티브 매트릭스 기판을 제작하는 방법, 액티브 매트릭스기판, 및 액티브 매트릭스 액정 디스플레이

Publications (1)

Publication Number Publication Date
KR20020092975A true KR20020092975A (ko) 2002-12-12

Family

ID=9906656

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020027011658A KR20020092975A (ko) 2001-01-11 2001-12-12 액티브 매트릭스 기판을 제작하는 방법
KR1020087015251A KR20080059688A (ko) 2001-01-11 2001-12-12 액티브 매트릭스 기판을 제작하는 방법, 액티브 매트릭스기판, 및 액티브 매트릭스 액정 디스플레이

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR1020087015251A KR20080059688A (ko) 2001-01-11 2001-12-12 액티브 매트릭스 기판을 제작하는 방법, 액티브 매트릭스기판, 및 액티브 매트릭스 액정 디스플레이

Country Status (10)

Country Link
US (2) US6599787B2 (ko)
EP (1) EP1352428B1 (ko)
JP (2) JP4366076B2 (ko)
KR (2) KR20020092975A (ko)
CN (1) CN1263132C (ko)
AT (1) ATE427562T1 (ko)
DE (1) DE60138224D1 (ko)
GB (1) GB0100733D0 (ko)
TW (1) TW550820B (ko)
WO (1) WO2002056380A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100860398B1 (ko) * 2007-01-11 2008-09-26 프라임 뷰 인터내셔널 코오포레이션 리미티드 정전기 보호 액티브 매트릭스 디바이스

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100386849B1 (ko) * 2001-07-10 2003-06-09 엘지.필립스 엘시디 주식회사 박막 트랜지스터 표시장치의 정전방전 방지회로
TW584953B (en) * 2003-04-25 2004-04-21 Toppoly Optoelectronics Corp ESD protection device with thick poly film, electronic device and method for forming the same
US6936895B2 (en) 2003-10-09 2005-08-30 Chartered Semiconductor Manufacturing Ltd. ESD protection device
DE102004008803B3 (de) * 2004-02-20 2005-10-27 Zentrum Mikroelektronik Dresden Ag Schutzdiode zum Schutz von Halbleiterschaltkreisen gegen elektrostatische Entladungen
CN100421208C (zh) * 2004-03-04 2008-09-24 统宝光电股份有限公司 薄膜晶体管阵列的制造方法与装置
JP4207858B2 (ja) 2004-07-05 2009-01-14 セイコーエプソン株式会社 半導体装置、表示装置及び電子機器
US20060118787A1 (en) * 2004-12-02 2006-06-08 Toppoly Optoelectronics Corp. Electronic device with electrostatic discharge protection
US20070091218A1 (en) * 2005-10-25 2007-04-26 Chin-Hai Huang Electrostatic discharge protection structure and thin film transistor substrate including the same
CN100388069C (zh) * 2005-11-23 2008-05-14 友达光电股份有限公司 显示装置及其共同电极的配置结构
TWI285950B (en) * 2006-01-20 2007-08-21 Au Optronics Corp Electro static discharge protection circuit and diode thereof
JP5006580B2 (ja) * 2006-05-31 2012-08-22 ルネサスエレクトロニクス株式会社 保護回路を備える半導体装置
US20080024427A1 (en) * 2006-07-26 2008-01-31 Prime View International Co., Ltd. Electronic ink display panel
KR101301155B1 (ko) * 2006-12-12 2013-09-03 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조방법
JP4723654B2 (ja) * 2006-12-22 2011-07-13 シャープ株式会社 アクティブマトリクス基板及びそれを備えた表示パネル
JP5284553B2 (ja) * 2011-04-08 2013-09-11 シャープ株式会社 半導体装置および表示装置
KR102038633B1 (ko) 2012-11-13 2019-10-30 삼성전자주식회사 디스플레이 장치의 구동 소자 및 그 제조 방법
US9548293B2 (en) * 2014-02-14 2017-01-17 Infineon Technologies Ag III-nitride based ESD protection device
KR20160023977A (ko) 2014-08-21 2016-03-04 삼성디스플레이 주식회사 액정 표시 장치
CN106920768A (zh) * 2015-12-24 2017-07-04 中微半导体设备(上海)有限公司 多区主动矩阵温控系统和温控方法及其适用的静电吸盘和等离子处理装置

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5219771A (en) * 1988-07-30 1993-06-15 Fuji Xerox Co., Ltd. Method of producing a thin film transistor device
US5019002A (en) * 1989-07-12 1991-05-28 Honeywell, Inc. Method of manufacturing flat panel backplanes including electrostatic discharge prevention and displays made thereby
JP2764139B2 (ja) 1989-10-20 1998-06-11 ホシデン・フィリップス・ディスプレイ株式会社 アクティブマトリックス液晶表示素子
JP3071851B2 (ja) 1991-03-25 2000-07-31 株式会社半導体エネルギー研究所 電気光学装置
US5220443A (en) * 1991-04-29 1993-06-15 Nec Corporation Matrix wiring substrate and active matrix display having non-linear resistance elements for electrostatic discharge protection
JP3029531B2 (ja) * 1994-03-02 2000-04-04 シャープ株式会社 液晶表示装置
GB9416899D0 (en) * 1994-08-20 1994-10-12 Philips Electronics Uk Ltd Manufacture of electronic devices comprising thin-film circuitry
US5737041A (en) * 1995-07-31 1998-04-07 Image Quest Technologies, Inc. TFT, method of making and matrix displays incorporating the TFT
DE69528384D1 (de) * 1995-07-31 2002-10-31 Fire Technology Inc Halbleiterschaltermatrix mit schutz vor elektrischer entladung und herstellungsverfahren
DE69532724T2 (de) * 1995-08-07 2005-03-17 Hitachi, Ltd. Gegen statische elektrizität unempfindliche flüssigkristall-anzeigevorrichtung mit aktiver matrix
USRE44267E1 (en) 1995-10-03 2013-06-04 Seiko Epson Corporation Method to prevent static destruction of an active element comprised in a liquid crystal display device
US5731216A (en) * 1996-03-27 1998-03-24 Image Quest Technologies, Inc. Method of making an active matrix display incorporating an improved TFT
US6111424A (en) * 1997-09-04 2000-08-29 Lucent Technologies Inc. Testing method and apparatus for flat panel displays using infrared imaging

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100860398B1 (ko) * 2007-01-11 2008-09-26 프라임 뷰 인터내셔널 코오포레이션 리미티드 정전기 보호 액티브 매트릭스 디바이스

Also Published As

Publication number Publication date
US6838700B2 (en) 2005-01-04
US20040066134A1 (en) 2004-04-08
ATE427562T1 (de) 2009-04-15
US6599787B2 (en) 2003-07-29
GB0100733D0 (en) 2001-02-21
TW550820B (en) 2003-09-01
JP2009094524A (ja) 2009-04-30
CN1416596A (zh) 2003-05-07
KR20080059688A (ko) 2008-06-30
EP1352428B1 (en) 2009-04-01
JP2004518278A (ja) 2004-06-17
CN1263132C (zh) 2006-07-05
DE60138224D1 (de) 2009-05-14
WO2002056380A1 (en) 2002-07-18
US20020088978A1 (en) 2002-07-11
JP4366076B2 (ja) 2009-11-18
EP1352428A1 (en) 2003-10-15

Similar Documents

Publication Publication Date Title
JP2009094524A (ja) アクティブマトリクス基板
US6104040A (en) Liquid crystal display having a transistor with doped region in an active semiconductor layer
JP7510350B2 (ja) アレイ基板及び表示装置
KR100384672B1 (ko) 액정 표시 장치
JPH1020336A (ja) アクティブマトリクス基板およびその製造方法
KR100336827B1 (ko) 액정표시장치 및 액정표시장치의 기판 제조방법
US20070001949A1 (en) Protective circuit for a thin film transistor and a liquid crystal display device
JP2743376B2 (ja) 薄膜集積回路の製造方法
KR101136296B1 (ko) 폴리 실리콘형 박막 트랜지스터와 그를 가지는 폴리실리콘형 박막트랜지스터 기판 및 그 제조 방법
US5534722A (en) Insulator substrate for a light valve device having an electrostatic protection region
US7632725B2 (en) Method of forming ESD protection device with thick poly film
JPH06186592A (ja) 液晶表示装置およびその製造方法
KR20010058156A (ko) 더미 배선을 이용한 정전기 방지 구조를 갖는 액정디스플레이 및 제조방법
JP2003043523A (ja) 薄膜トランジスタパネル
JP3440764B2 (ja) 液晶表示装置
JP3314760B2 (ja) 静電保護素子、静電保護回路及び半導体装置
KR100929666B1 (ko) 액정 표시 장치 및 그 제조 방법
JP3279969B2 (ja) Ｔｆｔアレイ基板およびその製造方法並びに液晶表示装置
JP2004022875A (ja) 表示装置
JPH03129325A (ja) 薄膜集積回路の製法
JP2007173741A (ja) Ｐ型薄膜トランジスタ、ｎ型薄膜トランジスタ及び半導体装置
JP2004349469A (ja) 厚膜多結晶シリコンを有する静電気放電防護素子、電子装置、およびその製造方法
KR19990059992A (ko) 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법
KR20060122349A (ko) 박막트랜지스터 및 그의 제조방법과 이를 구비한액정표시장치

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
A107 Divisional application of patent
WITB Written withdrawal of application