JPH06332011A - 半導体集合基板及び半導体装置 - Google Patents

半導体集合基板及び半導体装置

Info

Publication number
JPH06332011A
JPH06332011A JP13958193A JP13958193A JPH06332011A JP H06332011 A JPH06332011 A JP H06332011A JP 13958193 A JP13958193 A JP 13958193A JP 13958193 A JP13958193 A JP 13958193A JP H06332011 A JPH06332011 A JP H06332011A
Authority
JP
Japan
Prior art keywords
pattern
active matrix
guard ring
semiconductor
wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP13958193A
Other languages
English (en)
Inventor
Mikiya Kobayashi
三輝也 小林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP13958193A priority Critical patent/JPH06332011A/ja
Priority to KR1019940010053A priority patent/KR940027181A/ko
Priority to US08/243,839 priority patent/US6157066A/en
Publication of JPH06332011A publication Critical patent/JPH06332011A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/62—Protection against overvoltage, e.g. fuses, shunts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H01L23/5256—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/60—Protection against electrostatic charges or discharges, e.g. Faraday shields
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

(57)【要約】 【目的】 半導体集合基板を用いて個々の半導体装置を
作成する場合その静電破壊を防止する。 【構成】 半導体集合基板は大型のウェハ１１を構成材
料とする。ウェハ１１の表面には分割線１２によって仕
切られた複数の区画１３が設けられている。各区画１３
内には通常のＩＣ製造プロセスにより表示用アクティブ
マトリクス回路２が集積形成される。個々の表示用アク
ティブマトリクス回路２を囲む様にガードリングパタン
１０が設けられている。さらに、分割線１２を介して隣
り合うガードリングパタン１０を互いに共通接続する為
結線用パタン１４も設けられている。この結線用パタン
１４は分割線１２の両側に夫々外部過大電流に対するオ
ープン構造１５を備えている。このオープン構造１５
は、例えばヒューズパタンからなる。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は半導体集合基板及び半導
体装置に関する。より詳しくは、表示用アクティブマト
リクス回路が集積的に多数個形成された半導体集合基板
及びこの集合基板から分離した半導体装置に関する。さ
らに詳しくは、表示用アクティブマトリクス回路のガー
ドリング構造に関する。
【０００２】
【従来の技術】図５は従来の半導体装置の一例を示す模
式的な平面図である。この半導体装置は薄膜型であり、
絶縁基板１の上に形成された半導体薄膜を素子領域とし
て利用する。絶縁基板１の表面には表示用アクティブマ
トリクス回路２が集積的に形成されている。かかる構造
を有する半導体装置は例えばアクティブマトリクス型液
晶表示素子に利用される。例えば、絶縁基板１に所定の
間隙を介して対向電極が形成された対向基板を接合し、
該間隙内に液晶層を封入充填する事によりアクティブマ
トリクス型液晶表示素子が得られる。表示用アクティブ
マトリクス回路２はマトリクス状に配列した画素電極３
を有している。各画素電極３にはスイッチング用の薄膜
トランジスタ４が接続されている。各薄膜トランジスタ
４のゲート電極にはゲートライン５が接続されており、
同じくソース電極には信号ライン６が接続されている。
複数のゲートライン５は垂直駆動回路７に接続される一
方、複数の信号ライン６は水平駆動回路８に接続され
る。垂直駆動回路７はゲートライン５を介してスイッチ
ング用薄膜トランジスタ４を線順次で選択するととも
に、水平駆動回路８は信号ライン６を介して、選択され
た薄膜トランジスタ４を通じ対応する画素電極３に画像
信号を供給する。これら垂直駆動回路７、水平駆動回路
８は薄膜トランジスタを構成要素とする集積回路であ
る。絶縁基板１の周辺部には外部接続用の引き出し電極
９も形成されており垂直駆動回路７や水平駆動回路８と
接続している。
【０００３】かかる構成を有する表示用アクティブマト
リクス回路２を囲む様にガードリングパタン１０が形成
されている。このガードリングパタン１０はアルミニウ
ム等の金属薄膜からなり、回路２の接地ライン又は電源
ラインに電気接続されている。ガードリングパタン１０
は表示用アクティブマトリクス回路２を構成する薄膜ト
ランジスタ等を製造工程における静電ダメージ等から保
護する機能を有する。
【０００４】図６は上述した表示用アクティブマトリク
ス回路が多数形成された半導体集合基板を示す模式的な
平面図である。図５に示した半導体装置はこの半導体集
合基板から切り出す事により多数個同時に製造する事が
できる。図示する様に、半導体集合基板は例えば矩形大
型の絶縁基板ウェハ１１からなり縦横の分割線１２によ
って仕切られた複数の区画１３を有する。各区画１３内
には通常のＩＣプロセスにより表示用アクティブマトリ
クス回路２が形成されている。個々の表示用アクティブ
マトリクス回路２は前述した様にガードリングパタン１
０により囲まれ静電ダメージから保護されている。さら
に、分割線１２を介して隣り合うガードリングパタン１
０を互いに共通接続する結線用パタン１４も設けられて
いる。ウェハ１１上の全てのガードリングパタン１０は
共通に結線され同電位となる。かかる構成により、製造
工程中ウェハ１１に加わる静電気を均一化して、特定区
画の表示用アクティブマトリクス回路２のみに静電ダメ
ージが集中する事を防止している。なお、結線用パタン
１４はウェハ１１の分離加工により切断される。
【０００５】
【発明が解決しようとする課題】再び図５に戻って本発
明が解決しようとする課題を簡潔に説明する。ウェハか
ら切り出された状態では、半導体装置の絶縁基板１は分
割線に沿った周端面２０を有する。この周端面２０とガ
ードリングパタン１０との間には結線用パタン１４が残
留している。この残留した結線用パタン１４は不要であ
るばかりでなく、分割後の半導体装置に対して悪影響を
及ぼす。即ち、結線用パタン１４はアンテナとして作用
しここから外部の静電気を広い内部回路に静電ダメージ
及び静電破壊を引き起こす原因となっていた。かかる従
来の技術の課題に鑑み、本発明は効果的な静電破壊防止
構造を提供する事を目的とする。なお、上述した従来の
技術とは直接関連しないが、静電破壊防止パタンの一例
が特開昭５８−１１６５７３号公報に開示されている。
これによれば、基板分離前において表示用アクティブマ
トリクス回路のゲートライン及び信号ラインを共通結線
する技術が開示されている。
【０００６】
【課題を解決するための手段】上述した従来の技術の課
題を解決し本発明の目的を達成する為以下の手段を講じ
た。即ち、本発明にかかる半導体集合基板は基本的な構
成として、予定された分割線に沿って仕切られた複数の
区画を有するウェハと、各区画内に設けられた表示用ア
クティブマトリクス回路と、個々の表示用アクティブマ
トリクス回路を囲む様に設けられたガードリングパタン
と、分割線を介して隣り合うガードリングパタンを互い
に共通接続する結線用パタンとを含んでいる。本発明の
特徴事項として、前記結線用パタンは分割線の両側に夫
々外部過大電流に対するオープン構造を備えている。具
体的には、前記オープン構造はヒューズパタンからな
る。あるいはこれに替えて、前記オープン構造は縮小化
されたゲート幅を有するダイオードで構成しても良い。
【０００７】かかる構成を有する半導体集合基板を分割
する事により半導体装置が得られる。この半導体装置は
ウェハから切り出された周端面を有する基板と、該基板
上に形成された表示用アクティブマトリクス回路と、該
表示用アクティブマトリクス回路を囲む様に配設された
ガードリングパタンと、該ガードリングパタンと該周端
面との間に残留した結線用パタンと、該結線用パタンに
組み込まれた外部過大電流に対するオープン構造とを含
む。
【０００８】
【作用】本発明にかかる半導体集合基板は個々のガード
リングパタンを共通接続する結線用パタンを含んでお
り、ウェハ全面に渡って局部的な静電気の集中を吸収す
る様にしている。結線用パタンは分割線の両側に夫々外
部過大電流に対するオープン構造を備えている。このオ
ープン構造は過大電流が印加されない限り導通状態を保
っておりガードリングパタンの共通接続を阻害する事は
ない。一方、分離後の半導体装置では、ガードリングパ
タンと基板周端面の間に結線用パタンが残留するが、こ
れには該オープン構造が組み込まれている。このオープ
ン構造はアンテナの作用を有する結線用パタンから静電
気等による過大電流が流れた時これを吸収して電気的に
オープンとなる。従って、ガードリングパタンにより囲
まれた内部回路を静電ダメージから有効に保護する事が
できる。加えて、一旦オープンになった後は、残留した
結線用パタンのアンテナ部はガードリングパタンから電
気的に切り離される。従って、外部から静電気を拾う惧
れがなくなる。
【０００９】
【実施例】以下図面を参照して本発明の好適な実施例を
詳細に説明する。図１は本発明にかかる半導体集合基板
の実施例を示す模式的な部分平面図である。図示する様
に、半導体集合基板は例えば大型矩形の石英板等からな
るウェハ１１を構成材料とする。この石英ウェハ１１の
表面には多結晶シリコン薄膜等が成膜されており素子領
域を提供する。ウェハ１１は予め予定された縦横の分割
線１２によって仕切られた複数の区画１３を有する。個
々の区画１３には表示用アクティブマトリクス回路２が
通常のＩＣプロセスにより集積的に形成されている。
又、個々の表示用アクティブマトリクス回路２を囲む様
にガードリングパタン１０が設けられている。このガー
ドリングパタン１０は例えば配線電極材料等に用いられ
るアルミニウム薄膜をパタニングして形成する事ができ
る。分割線１２を介して隣り合うガードリングパタン１
０は結線用パタン１４により互いに共通接続されてい
る。この結線用パタン１４はガードリングパタン１０と
同時にパタニング形成する事ができる。かかるレイアウ
トにより、ガードリングパタン１０はウェハ１１全面に
渡って同電位に保持され、静電ダメージの局部的な集中
を効果的に抑制する事ができる。本発明の特徴事項とし
て、前記結線用パタン１４は、分割線１２の両側に夫々
外部過大電流に対するオープン構造１５を備えている。
このオープン構造１５は外部過大電流が印加された場合
にのみ電気的にオープンとなるものであり、通常の状態
では所定の導電性を保持している。従って、結線用パタ
ン１４にこのオープン構造１５を介在させてもウェハ１
１全面に渡ってガードリングパタン１０を同電位に保持
できる事に変わりはない。しかしながら、このオープン
構造１５は一旦外部から過大電流が供給されると直ちに
オープンする機能を有する。通常、分離前のウェハ１１
段階では外部から過大電流が印加される惧れは少ない。
【００１０】図２にオープン構造の具体例を示す。図で
は、分割線１２を介して左右一対のオープン構造１５
Ｌ，１５Ｒを示している。以下、分割ライン１２に関し
右側の要素を表示する時は必要に応じサフィックスＲを
用い、左側の要素を表示する場合にはサフィックスＬを
用いる。本具体例ではオープン構造１５はヒューズパタ
ン１６からなる。右側のヒューズパタン１６Ｒは結線用
パタンの右側部１４Ｒと中央部１４Ｃとの間に直列接続
される一方、左側のヒューズパタン１６Ｌは結線用パタ
ンの左側部１４Ｌと中央部１４Ｃとの間に直列接続され
ている。この結線用パタンの中央部１４Ｃは後工程で分
割ライン１２に沿って分離される。本例ではこのヒュー
ズパタン１６は蛇行しているとともに結線用パタン１４
に比べ狭い線幅を有している。従って、分割後アンテナ
となる結線用パタンの中央部１４Ｃから静電気等の過大
電流が流入した場合、比較的高抵抗を有するヒューズパ
タン１６の部分に発熱が生じ一瞬にして断線に至る。こ
のヒューズパタン１６は結線用パタン１４及びガードリ
ングパタン１０と同様にアルミニウム薄膜をパタニング
して形成する事ができる。あるいは、これらのパタンを
全て多結晶シリコン薄膜で形成しても良い。又、本例で
はヒューズパタンの抵抗値を高くする為蛇行形状を採用
しているが、本発明はこれに限られるものではない。場
合によっては、単に線幅を縮小したパタンを用いても良
い。
【００１１】図３は本発明の特徴要素であるオープン構
造の他の具体例を示す模式図である。本具体例のオープ
ン構造１５は縮小化されたゲート幅を有するダイオード
からなる。具体的には、ダイオード接続された一対の絶
縁ゲート電界効果型薄膜トランジスタ（ＴＦＴ）からな
る。このＴＦＴは表示用アクティブマトリクス回路を構
成する薄膜トランジスタと同時に形成する事ができ特に
製造工程上の負担は生じない。一対のダイオード接続さ
れたＴＦＴは互いに反対極性で結線用パタン１４に挿入
されており、双方向に対して所定の導電率を確保する様
にしている。オープン構造１５に用いられるＴＦＴは通
常の薄膜トランジスタに比べ縮小化されたゲート幅を有
する。従って、過大電流が流れた場合には内部回路の薄
膜トランジスタよりも先に絶縁破壊を起しオープンとな
る。従って内部回路を保護する事ができるとともに、一
旦オープンになると結線用パタンの中央部１４Ｃと両側
部１４Ｌ，１４Ｒとは互いに切り離される。
【００１２】図４は本発明にかかる半導体装置の実施例
を示す模式的な平面図である。この半導体装置は図１に
示したウェハ１１の一区画分を切り出したものである。
半導体装置を構成する絶縁基板１はウェハから切り出さ
れた周端面２０を有している。絶縁基板１の表面には表
示用アクティブマトリクス回路２が形成されている。該
表示用アクティブマトリクス回路２を囲む様にガードリ
ングパタン１０が配設されている。ガードリングパタン
１０と各周端面２０の間に結線用パタン１４が残留して
いる。この残留した結線用パタンには外部過大電流に対
するオープン構造１５が組み込まれている。前述した様
に、このオープン構造１５はヒューズパタンからなる。
あるいは縮小化されたゲート幅を有する双方向保護ダイ
オードであっても良い。但し、本発明はこれらの具体例
に限られるものではなく他のオープン構造を採用しても
良い。このオープン構造に要求される特性は過大電流が
印加されない限り所定の導電性を有し、一旦過大電流が
印加されるとオープンとなる事である。かかる特性によ
り、結線用パタン１４の先端がアンテナとして外部静電
気等を拾った場合に直ちにオープンし内部回路を保護で
きる。一旦オープンした後は結線用パタン１４の先端ア
ンテナ部はガードリングパタン１０から電気的に切り離
され何ら悪影響を及ぼさなくなる。
【００１３】表示用アクティブマトリクス回路２はマト
リクス状に配列した画素電極３を含んでいる。各画素電
極３にはスイッチング用の薄膜トランジスタ４が接続さ
れている。この薄膜トランジスタは絶縁ゲート電界効果
型であり静電気に対して比較的弱い構造を有するが、本
発明によればこの静電破壊を有効に防止する事が可能で
ある。各薄膜トランジスタ４のゲート電極にはゲートラ
イン５が接続されており、同じくソース電極には信号ラ
イン６が接続されている。複数のゲートライン５は垂直
駆動回路７に接続される一方、複数の信号ライン６は水
平駆動回路８に接続される。垂直駆動回路７はゲートラ
イン５を介してスイッチング用薄膜トランジスタ４を線
順次で選択するとともに、水平駆動回路８は信号ライン
６を介して、選択された薄膜トランジスタ４を通じ対応
する画素電極３に画像信号を供給する。これら垂直駆動
回路７及び水平駆動回路８は同じく薄膜トランジスタを
構成要素とする集積回路である。これらの薄膜トランジ
スタも静電破壊から効果的に保護されている。なお、絶
縁基板１の周辺部には外部接続用の引き出し電極９も形
成されており、ガードリングパタン１０と交差して垂直
駆動回路７や水平駆動回路８と接続している。
【００１４】
【発明の効果】以上説明した様に、本発明によれば、互
いに隣接するガードリングパタンを共通接続する結線用
パタンは分割線の両側に夫々外部過大電流に対するオー
プン構造を備えている。従ってウェハ分割時及びウェハ
分割後、残留した結線用パタンから入り込む静電気等の
過大電流を防ぐ事が可能になり、内部回路素子の静電破
壊を防止できる。この結果、半導体装置の信頼性及び歩
留りが改善できるという効果が得られる。
【図面の簡単な説明】
【図１】本発明にかかる半導体集合基板の実施例を示す
模式的な部分平面図である。
【図２】図１に示した半導体集合基板に組み込まれるオ
ープン構造の具体例を示すパタン図である。
【図３】同じくオープン構造の他の具体例を示す回路図
である。
【図４】本発明にかかる半導体装置の実施例を示す平面
図である。
【図５】従来の半導体装置の一例を示す平面図である。
【図６】従来の半導体集合基板の一例を示す模式的な平
面図である。
【符号の説明】
１ 絶縁基板 ２ 表示用アクティブマトリクス回路 ３ 画素電極 ４ スイッチング用薄膜トランジスタ ５ ゲートライン ６ 信号ライン ７ 垂直駆動回路 ８ 水平駆動回路 １０ ガードリングパタン １１ ウェハ １２ 分割線 １３ 区画 １４ 結線用パタン １５ オープン構造 ２０ 周端面

Claims (6)

    【特許請求の範囲】
  1. 【請求項１】 予定された分割線によって仕切られた複
    数の区画を有するウェハと、各区画内に設けられた表示
    用アクティブマトリクス回路と、個々の表示用アクティ
    ブマトリクス回路を囲む様に設けられたガードリングパ
    タンと、分割線を介して隣り合うガードリングパタンを
    互いに共通接続する結線用パタンとを含む半導体集合基
    板であって、 前記結線用パタンは分割線の両側に夫々外部過大電流に
    対するオープン構造を備えている半導体集合基板。
  2. 【請求項２】 前記オープン構造はヒューズパタンから
    なる請求項１記載の半導体集合基板。
  3. 【請求項３】 前記オープン構造は縮小化されたゲート
    幅を有するダイオードからなる請求項１記載の半導体集
    合基板。
  4. 【請求項４】 ウェハから切り出された周端面を有する
    基板と、該基板上に形成された表示用アクティブマトリ
    クス回路と、該表示用アクティブマトリクス回路を囲む
    様に配設されたガードリングパタンと、該ガードリング
    パタンと該周端面の間に残留した結線用パタンと、該結
    線用パタンに組み込まれた外部過大電流に対するオープ
    ン構造とを含む半導体装置。
  5. 【請求項５】 前記オープン構造はヒューズパタンから
    なる請求項４記載の半導体装置。
  6. 【請求項６】 前記オープン構造は縮小化されたゲート
    幅を有するダイオードからなる請求項４記載の半導体装
    置。
JP13958193A 1993-05-18 1993-05-18 半導体集合基板及び半導体装置 Pending JPH06332011A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP13958193A JPH06332011A (ja) 1993-05-18 1993-05-18 半導体集合基板及び半導体装置
KR1019940010053A KR940027181A (ko) 1993-05-18 1994-05-09 반도체집합기판 및 반도체장치
US08/243,839 US6157066A (en) 1993-05-18 1994-05-17 Semiconductor aggregate substrate and semiconductor device with fuse structure to prevent breakdown

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP13958193A JPH06332011A (ja) 1993-05-18 1993-05-18 半導体集合基板及び半導体装置

Publications (1)

Publication Number Publication Date
JPH06332011A true JPH06332011A (ja) 1994-12-02

Family

ID=15248598

Family Applications (1)

Application Number Title Priority Date Filing Date
JP13958193A Pending JPH06332011A (ja) 1993-05-18 1993-05-18 半導体集合基板及び半導体装置

Country Status (3)

Country Link
US (1) US6157066A (ja)
JP (1) JPH06332011A (ja)
KR (1) KR940027181A (ja)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08248430A (ja) * 1995-03-15 1996-09-27 Sony Corp 液晶表示装置，液晶表示装置の基板およびその基板の分割方法
JPH08338973A (ja) * 1994-10-06 1996-12-24 Samsung Electron Co Ltd 液晶表示素子の静電気防止回路
JPH1168110A (ja) * 1997-08-13 1999-03-09 Semiconductor Energy Lab Co Ltd 表示装置の作製方法
WO1999042897A1 (fr) * 1998-02-19 1999-08-26 Seiko Epson Corporation Substrat a matrice active, dispositif electro-optique, procede de fabrication du substrat a matrice active et dispositif electronique
JP2001021918A (ja) * 1999-07-07 2001-01-26 Hitachi Ltd 液晶表示装置
US6396075B1 (en) * 1998-05-27 2002-05-28 Texas Instruments Incorporated Transient fuse for change-induced damage detection
JP2008122959A (ja) * 2007-11-06 2008-05-29 Seiko Epson Corp アクティブマトリックス基板とその製造方法及び液晶装置
WO2011142146A1 (ja) * 2010-05-14 2011-11-17 シャープ株式会社 配線構造、表示パネルおよび表示装置
KR20200091842A (ko) * 2011-06-29 2020-07-31 가부시키가이샤 한도오따이 에네루기 켄큐쇼 구동 회로, 구동 회로의 제작 방법 및 구동 회로를 이용한 표시 장치
JP2022173191A (ja) * 2010-06-25 2022-11-18 株式会社半導体エネルギー研究所 表示装置

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW297138B (ja) * 1995-05-31 1997-02-01 Handotai Energy Kenkyusho Kk
US6323490B1 (en) * 1998-03-20 2001-11-27 Kabushiki Kaisha Toshiba X-ray semiconductor detector
US6678017B1 (en) * 1998-06-08 2004-01-13 Casio Computer Co., Ltd. Display panel and method of fabricating the same
US6653216B1 (en) 1998-06-08 2003-11-25 Casio Computer Co., Ltd. Transparent electrode forming apparatus and method of fabricating active matrix substrate
US6680487B1 (en) 1999-05-14 2004-01-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor comprising a TFT provided on a substrate having an insulating surface and method of fabricating the same
US7350160B2 (en) * 2003-06-24 2008-03-25 International Business Machines Corporation Method of displaying a guard ring within an integrated circuit
US20070075396A1 (en) * 2005-09-30 2007-04-05 Elpida Memory, Inc. Semiconductor device and manufacturing method thereof
US7547572B2 (en) 2005-11-16 2009-06-16 Emcore Corporation Method of protecting semiconductor chips from mechanical and ESD damage during handling
US7667231B2 (en) * 2006-01-20 2010-02-23 Impinj, Inc. Automatic on-die defect isolation
US8736039B2 (en) * 2006-10-06 2014-05-27 Taiwan Semiconductor Manufacturing Co., Ltd. Stacked structures and methods of forming stacked structures
ATE482478T1 (de) * 2007-02-12 2010-10-15 Koninkl Philips Electronics Nv Leuchtdiode als lichtquelle mit grossflächiger lichtemission
JP4752818B2 (ja) * 2007-07-06 2011-08-17 ソニー株式会社 有機ｅｌ表示装置、電子機器、有機ｅｌ表示装置用の基板および有機ｅｌ表示装置の製造方法
CN101546080B (zh) * 2008-03-28 2011-03-23 富士迈半导体精密工业（上海）有限公司 液晶面板
FR2940872B1 (fr) * 2009-01-07 2012-05-18 Commissariat Energie Atomique Ecran plat avec antenne integree
KR20120017258A (ko) * 2010-08-18 2012-02-28 삼성모바일디스플레이주식회사 박막 대전 센서
KR101917753B1 (ko) * 2011-06-24 2018-11-13 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
KR102352316B1 (ko) 2015-08-11 2022-01-18 삼성전자주식회사 인쇄 회로 기판
US11631703B2 (en) * 2020-06-18 2023-04-18 Barco Nv System and method for display panel

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4599639A (en) * 1982-04-19 1986-07-08 Texas Instruments Incorporated Process protection for individual device gates on large area MIS devices
JPS599959A (ja) * 1982-07-07 1984-01-19 Seiko Epson Corp マトリツクスアレ−基板
JPH0830823B2 (ja) * 1986-07-02 1996-03-27 株式会社日立製作所 液晶表示装置
JPH02198424A (ja) * 1989-01-27 1990-08-06 Seiko Epson Corp アクティブマトリクス基板
JP2764139B2 (ja) * 1989-10-20 1998-06-11 ホシデン・フィリップス・ディスプレイ株式会社 アクティブマトリックス液晶表示素子
JPH05121670A (ja) * 1991-10-25 1993-05-18 Nec Corp 半導体入力保護装置
US5648661A (en) * 1992-07-02 1997-07-15 Lsi Logic Corporation Integrated circuit wafer comprising unsingulated dies, and decoder arrangement for individually testing the dies

Cited By (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08338973A (ja) * 1994-10-06 1996-12-24 Samsung Electron Co Ltd 液晶表示素子の静電気防止回路
JPH08248430A (ja) * 1995-03-15 1996-09-27 Sony Corp 液晶表示装置，液晶表示装置の基板およびその基板の分割方法
JPH1168110A (ja) * 1997-08-13 1999-03-09 Semiconductor Energy Lab Co Ltd 表示装置の作製方法
WO1999042897A1 (fr) * 1998-02-19 1999-08-26 Seiko Epson Corporation Substrat a matrice active, dispositif electro-optique, procede de fabrication du substrat a matrice active et dispositif electronique
JPH11231345A (ja) * 1998-02-19 1999-08-27 Seiko Epson Corp アクティブマトリックス基板及び液晶装置
US6891523B2 (en) 1998-02-19 2005-05-10 Seiko Epson Corporation Active-matrix substrate, electro-optical device, method for manufacturing active-matrix substrate, and electronic equipment
US6392622B1 (en) 1998-02-19 2002-05-21 Seiko Epson Corporation Active-matrix substrate, electro-optical device, method for manufacturing active-matrix substrate, and electronic equipment
US6586267B2 (en) 1998-05-27 2003-07-01 Texas Instruments Incorporated Transient fuse for charge-induced damage detection
US6396075B1 (en) * 1998-05-27 2002-05-28 Texas Instruments Incorporated Transient fuse for change-induced damage detection
JP2001021918A (ja) * 1999-07-07 2001-01-26 Hitachi Ltd 液晶表示装置
JP2008122959A (ja) * 2007-11-06 2008-05-29 Seiko Epson Corp アクティブマトリックス基板とその製造方法及び液晶装置
WO2011142146A1 (ja) * 2010-05-14 2011-11-17 シャープ株式会社 配線構造、表示パネルおよび表示装置
US8975536B2 (en) 2010-05-14 2015-03-10 Sharp Kabushiki Kaisha Wiring structure, display panel, and display device
JP2022173191A (ja) * 2010-06-25 2022-11-18 株式会社半導体エネルギー研究所 表示装置
KR20200091842A (ko) * 2011-06-29 2020-07-31 가부시키가이샤 한도오따이 에네루기 켄큐쇼 구동 회로, 구동 회로의 제작 방법 및 구동 회로를 이용한 표시 장치
JP2020123742A (ja) * 2011-06-29 2020-08-13 株式会社半導体エネルギー研究所 保護回路

Also Published As

Publication number Publication date
KR940027181A (ko) 1994-12-10
US6157066A (en) 2000-12-05

Similar Documents

Publication Publication Date Title
JPH06332011A (ja) 半導体集合基板及び半導体装置
JP3013624B2 (ja) 半導体集積回路装置
KR100270468B1 (ko) 박막소자의 제조방법,액티브 매트릭스 기판,액정표시장치,액티브 매트릭스 기판의 제조방법,및 액정표시장치에 포함되는 능동소자의 정전파괴방지방법
TW200807119A (en) Display device with static electricity protecting circuit
JP2006146200A (ja) 平板表示素子及びその製造方法
US6838700B2 (en) Active matrix substrate
US4807080A (en) Integrated circuit electrostatic discharge input protection
JP3631384B2 (ja) 液晶表示装置及び液晶表示装置の基板製造方法
KR20020029817A (ko) 횡전계형 액정표시장치 및 그 제조방법
JPH07114281B2 (ja) ドライバ−内蔵アクティブマトリックス基板
JPH1168110A (ja) 表示装置の作製方法
KR0145897B1 (ko) 폴리 박막트랜지스터 액정 디스플레이 소자의 패드부 및 그 제조방법
JPS6179259A (ja) 薄膜トランジスタ装置
JPS60251665A (ja) 半導体装置の製造方法
JP4018913B2 (ja) 液晶表示装置の製造方法
JPH11340425A (ja) 半導体チップの静電気保護用トランジスタとその製造方法、及びそのトランジスタを有する半導体チップ
JP3162526B2 (ja) アクティブマトリクス型液晶表示素子の製造方法
JP2003043523A (ja) 薄膜トランジスタパネル
KR100759968B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판, 그 제조 방법 및그 수리 방법
JPH11282386A (ja) アクティブマトリクス基板装置の製造方法及び該アクティブマトリクス基板装置並びにこれを備えた電気光学パネル
KR100234860B1 (ko) Cmos 반도체 장치
JPS6088985A (ja) 行列型液晶表示パネル
JP3297956B2 (ja) 半導体装置の製造方法
KR960014298B1 (ko) 액정 디스플레이 판넬의 정전기 방지 장치
KR0177394B1 (ko) 반도체 소자의 입력부