JP2907177B2 - 液晶装置 - Google Patents
液晶装置Info
- Publication number
- JP2907177B2 JP2907177B2 JP5489297A JP5489297A JP2907177B2 JP 2907177 B2 JP2907177 B2 JP 2907177B2 JP 5489297 A JP5489297 A JP 5489297A JP 5489297 A JP5489297 A JP 5489297A JP 2907177 B2 JP2907177 B2 JP 2907177B2
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- interlayer insulating
- film
- line
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Liquid Crystal (AREA)
Description
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は薄膜トランジスター
を用いた液晶装置に関する。 【０００２】 【従来の技術】マトリックスアレーを用いた大面積表示
装置の開発が最近非常に活発に進められており、小型情
報機器、ハンディタイプのテレビ等広範囲にわたる応用
が期待されている。平面型の大容量の表示装置として
は、スイッチング素子をマトリックスアレー状に配列し
たものが最も有望視されている。 【０００３】図１は非線型スイッチング素子をマトリッ
クスアレー状に配列したアクテイプマトリックスアレー
基板の構成の１例を示した配置図である。図中１で囲ま
れた領域が表示領域であり、その中に非線型素子２がマ
トリックス状に配置されている。３は非線型素子２への
データ信号ライン（ソースライン）であり、４は非線型
素子２へのタイミング信号ライン（ゲートライン）であ
る。 【０００４】図１の様にマトリックスアレー基板を構成
した場合発生し易い欠陥として、各ライン及び非線型素
子のパターニング時に発生するパターン不良の他に、ソ
ースラインとゲートラインの交点における絶縁不良，非
線型素子２の絶縁不良が挙げられる。この内のパターン
不良は、工程の改善、無塵化の撤底等により相当低レベ
ルまで欠陥数を下げる事が可能であるのに対し、絶縁不
良については絶縁層の質の改善、厚みの増加等により初
期的に欠陥数を低下させる事は可能であっても、静電気
等によリマトリックスアレー完成以降にしばしばライン
間の絶縁不良欠陥が発生する。 【０００５】この静電気による欠陥は、図１を見てわか
る様に、ソースライン又はゲートラインが、パネルの表
示領域外で静電気を受け、そのラインと直交するライン
との交点の絶縁不良となり、結果として、データ信号が
ゲートラインに漏れたり、タイミング信号がソースライ
ンに漏れ、絶縁不良個所を含むライン上の画素すべての
表示が不良となってしまい、いわゆるライン欠陥となっ
て、表示特性を著しくそこねる。この様な絶縁不良が発
生した場合の修正方法は、当該絶縁不良個所前後でソー
スライン又はゲートラインを切断する事による以外にな
く、この様な修正方法ではソースライン又はゲートライ
ンが断線してしまい、この断線したラインと接続した画
素はすべて非点燈の欠陥として残りライン欠陥を除去出
来ない。マトリックスアレーを単結晶シリコン基板上に
構成する場合は、静電気保護用のダイオード，抵抗をシ
リコン基板内に作り込むことにより、マトリックスアレ
ーを静電気より保護する事も可能であるが、ガラス板上
にマトリックスアレーを構成した場含、静電気の保護回
路を設け難く、従って前記の様な絶縁不良が多量に発生
し易く、マ卜リックスアレーの量産は困難である。 【０００６】図２は、非線型素子にＭＯＳ型電界効果卜
ランジスターを用いたマトリックスアレーの例を示した
ものであり、マトリックスアレー液晶表示装置の１画素
の等価回路を示したものである。５はＭＯＳ型電界効果
トランジスターであリデータ信号のスイッチングを行な
う。６はコンデンサーであリデータ信号の保持用として
用いられる。７は液晶パネルであり、７ー１は液晶駆動
素子に対応して形成された液晶駆動電極であり、７ー２
は上側ガラスパネルである。 【０００７】図２の例におけるマトリックスアレーの具
体例を示したものが図３の（ａ），（ｂ）であり、
（ａ）が平面図、（ｂ）は（ａ）内の一点鎖線イーロに
従って切断した断面図である。これはガラス基板１５の
上に薄膜トランジスターを作る事によリマ卜リックスア
レーを構成した例であって、多結晶シリコン８の表面を
熱酸化してゲート絶縁膜１３とし、次に第２層目の多結
晶シリコンを形成し、パターニングする事により、ゲー
トライン及びトランジスターのゲート電極９と、電荷蓄
積用コンデンサーの一方の電極１２を同時に構成する。 【０００８】さらに、第２層目の多結晶シリコン９及び
１２に不純物を拡散すると同時に第一層目の多結晶シリ
コン８のゲート電極９におおわれていない領域にも不純
物を拡散し、トランジスターのソース・ドレインを形成
する。次に層間絶縁膜１４を全面に形成した後卜ランジ
スターのソース・ドレイン領域にコンタクト穴を開け
る。最後にソースライン１０及び画素駆動電極１１を形
成して、マトリックスアレーは完成する。この場合層間
絶縁膜１４はゲートライン９と、ソースライン１０を絶
縁しているのみならず、電極１１及び１２によって成る
電荷蓄積用コンデンサーの絶縁膜をもかねている為に出
来る限り薄くしなければ、このコンデンサーの容量は十
分な値がとれない。 【０００９】例えぱ一画素の大きさを１ミリメートル四
方とした場合コンデンサーの大きさは画面の明るさから
２００ミクロン平方程度までであり、絶縁膜がシリコン
酸化で厚さを５０００オングス卜ロームの場合コンデン
サー容量は約２．５ピコファラドしか得られない。 【００１０】これに対し、画素液晶の容量は液晶厚みを
１０ミクロンとすると約９ピコファラド有る。コンデン
サーの容量は、少なくとも液晶の容量程度を有しなけれ
ぱ存在価値が無く、理想的には２〜３倍必要である。従
ってこの為には、層間絶縁膜の膜厚を１／５〜１／１０
程度に薄くするか、又は面積を５〜１０倍にしなければ
ならない。 【００１１】面積は前記の様にパネルの明るさから前記
の大きさ以上は無理であり、層間絶縁膜を薄くする方法
しか無く、この場台のシリコン酸化膜では１０００オン
グス卜ローム以下の膜厚でなければならない、又比誘電
率の大きいシリコン窒化膜を用いた場合でも誘電率は高
々シリコン酸化膜の２倍でしかないので膜厚も１０００
〜２０００オングストローム程度に薄くしなければなら
ない。 【００１２】一方トランジスターのゲート絶縁膜１３に
ついて考えると、この厚さは通常薄い場合であっても１
０００〜２０００オングストロームあり、場合によって
はトランジスターの耐圧から５０００オングストローム
又はそれ以上必要な時もある。 【００１３】 【発明が解決しようとする課題】ここで層間絶縁膜とト
ランジスターのゲート絶縁膜の耐圧を比べると、ゲート
絶縁膜はシリコンの熱酸化膜であるので、層間絶縁膜の
様な気相成長法に依ったシリコン酸化膜に比べ、耐圧は
同一膜厚の場合約２倍有り、前記のごとく層間絶縁膜と
ゲート絶縁膜の膜厚を１０００〜２０００オングストロ
ームとした場合必ず層間絶縁膜の方が耐圧が低くなって
しまい、従ってゲートライン又はソースラインに静電気
が入った場合の破壊個所は必ずソースラインとゲートラ
インが交差した場合は、図３からわかる様に、コンデン
サー容量が少なくなってしまいコンデンサーを入れた効
果が無くなってしまう。 【００１４】 【課題を解決するための手段】本発明は、基板上に複数
のゲートライン及び該複数のゲートラインに交差する複
数のソースラインと、前記各ゲートライン及び前記各ソ
ースラインに接続された薄膜トランジスターを有する画
素マトリクスと、前記薄膜トランジスターに電気的に接
続されてなる電荷保持コンデンサーとを有する液晶装置
において、前記電荷保持用コンデンサーは２つの電極間
にシリコン窒化膜からなる絶縁膜を介在してなり、前記
ゲートラインと前記ソースラインとの交差領域には、前
記ゲートラインと前記ソースラインとの間に複数の層間
絶縁膜を介在してなり、前記複数の層間絶縁膜は前記２
つの電極間に形成された絶縁膜よりも厚く、前記複数の
層間絶縁膜のうちの第１層間絶縁膜は前記絶縁膜と同一
膜からなるシリコン窒化膜からなり、前記複数の層間絶
縁膜のうち第２層間絶縁膜は前記２つの電極間には形成
されていないことを特徴とする。 【００１５】以下本発明を図面によって詳細に説明す
る。 【００１６】 【発明の実施の形態】図４は本発明を実施した１例を示
したものであり、（ａ）は図３（ｂ）の断面図と同じ位
置での断面図であり、（ｂ）は、ソースライン１０とゲ
ートライン９の交差点近傍のみを示す平面図である。図
４の各部材番号は図３同様であり、製造方法もゲートラ
イン９及びコンデンサー電極１２の形成及び不純物の拡
散までは図３の例と同一である。 【００１７】層間絶縁膜はまず第一層目のシリコン窒化
膜１４−１を基板全面に形成した後、第二層間のシリコ
ン酸化膜を基板全面に形成し、フォトエッチング技術に
より図４の１４−２の様にゲートライン９とソースライ
ン１０の交差領域以外の第二層目のシリコン酸化膜をエ
ッチング除去する。 【００１８】次は図３の例と同様にトランジスターのソ
ース・ドレイン領域の第１層目のシリコン窒化膜にコン
タクトホールを開け、ソースライン１０を形成して完成
する。第１層目のシリコン窒化膜１４−１の厚さはコン
デンサー容量を確保する為に１０００オングストローム
以下であり、第二層目のシリコン酸化膜の膜厚は、ゲー
トラインとソースライン間の耐圧を考慮して５０００オ
ングストローム以上が良い。これによりコンデンサーの
容量を十分とれて、ゲートラインとソースラインの交差
点での耐圧をトランジスターのゲート耐圧より高くする
事が可能である。 【００１９】図４の例では、基板全面に形成する層間絶
縁膜１４−１を最初に形成した後、ソースラインとゲー
トラインの交差領域にのみ設ける層間絶縁膜１４−２を
形成したが、この順序は逆であっても良い。また、図４
の様に絶縁膜１４−１を最初に形成する場合これをシリ
コン窒化膜で形成し、絶縁膜１４−２をシリコン酸化膜
で形成すれば図のようなパターニングに際し、エッチン
グの選択性が有り、より良好である。 【００２０】図５は本発明の他の実施例を示したもので
あって（ａ）が平面図、（ｂ）は（ａ）内の一点鎖線ハ
ーニに従って切断した断面図である。製造工程は図４の
例と同一であり、シリコン薄膜８の表面に熱酸化膜１３
を成長させ、その上へ２層目のシリコン薄膜９及び１２
を形成パターニングする。 【００２１】さらにこの２層目のシリコン薄膜９及び１
２と、シリコン薄膜８の内シリコン薄膜９におおわれて
いない領域へ不純物の拡散を行なう。この後まず第一層
目の層間絶縁膜１４ー２をエッチング除去し、コンデン
サーの一方の電極として用いるシリコン薄膜１２の表面
上の層間絶縁膜は１４ー１の第一層目のみとする。次に
トランジスターのソース・ドレイン領域上の層間絶縁膜
にコンタクト穴を開け、ソースライン１０及び画素駆動
電極１１を形成してアレーは完成する。 【００２２】図４の例の場合と同様に層間絶縁膜１４ー
１の膜厚を１０００オングストローム程度、又層間絶縁
膜１４ー２の膜厚を５０００オングストローム以上とす
れば、やはり、ソースラインとゲートラインの交差部で
の両ライン間の耐圧を卜ランジスターのゲート耐圧より
高くする事が出来、しかも、画素内コンデンサーの容量
も十分な値とする事が可能である。 【００２３】図５の場合、厚い層間絶縁膜がトランジス
ターをも覆うので、素子の保護に役立ち、信頼性も高く
なる。また厚い層間絶縁膜１４−２は図５内の破線１６
で示した様に、コンデンサー電極よりはずす必要はな
く、コンデンサー電極の周辺をおおっても良いが、出来
るだけ層間膜１４−２をエッチング除去する面積が大き
い程コンデンサー容量は大きくとれる。 【００２４】尚２つの層間絶縁膜１４−１及び１４−２
の材料はシリコン窒化膜が良く、また２層の形成順序は
図４の例同様にどちらを先に形成しても良いことはいう
までもない。また、図５の実施例では、画素駆動電極の
デッドスペースが小さくなりコントラストの向上にもな
る。 【００２５】この様にゲートライン９はトランジスター
８を画素駆動電極１１でおおう事は絶縁膜が１４の１の
みの場合も可能であるが、さらに厚い絶縁膜１４ー２の
存在によつてシヨート等の欠陥が減少し有効である。 【００２６】 【発明の効果】以上述べた如く、本発明によれば下記の
優れた効果を有することができる。 （ａ）電荷保持用コンデンサーは２つの電極間に絶縁膜
を介在してなり、ゲートラインとソースラインとの交差
領域には、ゲートラインとソースラインとの間に複数の
層間絶縁膜を介在してなり、層間絶縁膜の厚さは絶縁膜
の厚さよりも厚いため、交差領域の耐圧を電荷保持用コ
ンデンサーよりも高くすることが可能である。 （ｂ）また、絶縁膜及び第１層間絶縁膜はシリコン窒化
膜で形成することにより交差領域及び電荷保持用コンデ
ンサーの耐湿性を向上させるとともに、シリコン窒化膜
は誘電率が高いので、電荷保持用コンデンサーの容量を
高めることができる。 【００２７】 【００２８】 【００２９】 【００３０】本発明の応用は、上記実施例で示した榛に
コンデンサー電極を独立して設けたマ卜リックスアレー
に限らず、隣接画素のゲー卜ラインを当該画素のコンデ
ンサー電極と共用するタイプのマ卜リックスアレーにも
適用可能である。
を用いた液晶装置に関する。 【０００２】 【従来の技術】マトリックスアレーを用いた大面積表示
装置の開発が最近非常に活発に進められており、小型情
報機器、ハンディタイプのテレビ等広範囲にわたる応用
が期待されている。平面型の大容量の表示装置として
は、スイッチング素子をマトリックスアレー状に配列し
たものが最も有望視されている。 【０００３】図１は非線型スイッチング素子をマトリッ
クスアレー状に配列したアクテイプマトリックスアレー
基板の構成の１例を示した配置図である。図中１で囲ま
れた領域が表示領域であり、その中に非線型素子２がマ
トリックス状に配置されている。３は非線型素子２への
データ信号ライン（ソースライン）であり、４は非線型
素子２へのタイミング信号ライン（ゲートライン）であ
る。 【０００４】図１の様にマトリックスアレー基板を構成
した場合発生し易い欠陥として、各ライン及び非線型素
子のパターニング時に発生するパターン不良の他に、ソ
ースラインとゲートラインの交点における絶縁不良，非
線型素子２の絶縁不良が挙げられる。この内のパターン
不良は、工程の改善、無塵化の撤底等により相当低レベ
ルまで欠陥数を下げる事が可能であるのに対し、絶縁不
良については絶縁層の質の改善、厚みの増加等により初
期的に欠陥数を低下させる事は可能であっても、静電気
等によリマトリックスアレー完成以降にしばしばライン
間の絶縁不良欠陥が発生する。 【０００５】この静電気による欠陥は、図１を見てわか
る様に、ソースライン又はゲートラインが、パネルの表
示領域外で静電気を受け、そのラインと直交するライン
との交点の絶縁不良となり、結果として、データ信号が
ゲートラインに漏れたり、タイミング信号がソースライ
ンに漏れ、絶縁不良個所を含むライン上の画素すべての
表示が不良となってしまい、いわゆるライン欠陥となっ
て、表示特性を著しくそこねる。この様な絶縁不良が発
生した場合の修正方法は、当該絶縁不良個所前後でソー
スライン又はゲートラインを切断する事による以外にな
く、この様な修正方法ではソースライン又はゲートライ
ンが断線してしまい、この断線したラインと接続した画
素はすべて非点燈の欠陥として残りライン欠陥を除去出
来ない。マトリックスアレーを単結晶シリコン基板上に
構成する場合は、静電気保護用のダイオード，抵抗をシ
リコン基板内に作り込むことにより、マトリックスアレ
ーを静電気より保護する事も可能であるが、ガラス板上
にマトリックスアレーを構成した場含、静電気の保護回
路を設け難く、従って前記の様な絶縁不良が多量に発生
し易く、マ卜リックスアレーの量産は困難である。 【０００６】図２は、非線型素子にＭＯＳ型電界効果卜
ランジスターを用いたマトリックスアレーの例を示した
ものであり、マトリックスアレー液晶表示装置の１画素
の等価回路を示したものである。５はＭＯＳ型電界効果
トランジスターであリデータ信号のスイッチングを行な
う。６はコンデンサーであリデータ信号の保持用として
用いられる。７は液晶パネルであり、７ー１は液晶駆動
素子に対応して形成された液晶駆動電極であり、７ー２
は上側ガラスパネルである。 【０００７】図２の例におけるマトリックスアレーの具
体例を示したものが図３の（ａ），（ｂ）であり、
（ａ）が平面図、（ｂ）は（ａ）内の一点鎖線イーロに
従って切断した断面図である。これはガラス基板１５の
上に薄膜トランジスターを作る事によリマ卜リックスア
レーを構成した例であって、多結晶シリコン８の表面を
熱酸化してゲート絶縁膜１３とし、次に第２層目の多結
晶シリコンを形成し、パターニングする事により、ゲー
トライン及びトランジスターのゲート電極９と、電荷蓄
積用コンデンサーの一方の電極１２を同時に構成する。 【０００８】さらに、第２層目の多結晶シリコン９及び
１２に不純物を拡散すると同時に第一層目の多結晶シリ
コン８のゲート電極９におおわれていない領域にも不純
物を拡散し、トランジスターのソース・ドレインを形成
する。次に層間絶縁膜１４を全面に形成した後卜ランジ
スターのソース・ドレイン領域にコンタクト穴を開け
る。最後にソースライン１０及び画素駆動電極１１を形
成して、マトリックスアレーは完成する。この場合層間
絶縁膜１４はゲートライン９と、ソースライン１０を絶
縁しているのみならず、電極１１及び１２によって成る
電荷蓄積用コンデンサーの絶縁膜をもかねている為に出
来る限り薄くしなければ、このコンデンサーの容量は十
分な値がとれない。 【０００９】例えぱ一画素の大きさを１ミリメートル四
方とした場合コンデンサーの大きさは画面の明るさから
２００ミクロン平方程度までであり、絶縁膜がシリコン
酸化で厚さを５０００オングス卜ロームの場合コンデン
サー容量は約２．５ピコファラドしか得られない。 【００１０】これに対し、画素液晶の容量は液晶厚みを
１０ミクロンとすると約９ピコファラド有る。コンデン
サーの容量は、少なくとも液晶の容量程度を有しなけれ
ぱ存在価値が無く、理想的には２〜３倍必要である。従
ってこの為には、層間絶縁膜の膜厚を１／５〜１／１０
程度に薄くするか、又は面積を５〜１０倍にしなければ
ならない。 【００１１】面積は前記の様にパネルの明るさから前記
の大きさ以上は無理であり、層間絶縁膜を薄くする方法
しか無く、この場台のシリコン酸化膜では１０００オン
グス卜ローム以下の膜厚でなければならない、又比誘電
率の大きいシリコン窒化膜を用いた場合でも誘電率は高
々シリコン酸化膜の２倍でしかないので膜厚も１０００
〜２０００オングストローム程度に薄くしなければなら
ない。 【００１２】一方トランジスターのゲート絶縁膜１３に
ついて考えると、この厚さは通常薄い場合であっても１
０００〜２０００オングストロームあり、場合によって
はトランジスターの耐圧から５０００オングストローム
又はそれ以上必要な時もある。 【００１３】 【発明が解決しようとする課題】ここで層間絶縁膜とト
ランジスターのゲート絶縁膜の耐圧を比べると、ゲート
絶縁膜はシリコンの熱酸化膜であるので、層間絶縁膜の
様な気相成長法に依ったシリコン酸化膜に比べ、耐圧は
同一膜厚の場合約２倍有り、前記のごとく層間絶縁膜と
ゲート絶縁膜の膜厚を１０００〜２０００オングストロ
ームとした場合必ず層間絶縁膜の方が耐圧が低くなって
しまい、従ってゲートライン又はソースラインに静電気
が入った場合の破壊個所は必ずソースラインとゲートラ
インが交差した場合は、図３からわかる様に、コンデン
サー容量が少なくなってしまいコンデンサーを入れた効
果が無くなってしまう。 【００１４】 【課題を解決するための手段】本発明は、基板上に複数
のゲートライン及び該複数のゲートラインに交差する複
数のソースラインと、前記各ゲートライン及び前記各ソ
ースラインに接続された薄膜トランジスターを有する画
素マトリクスと、前記薄膜トランジスターに電気的に接
続されてなる電荷保持コンデンサーとを有する液晶装置
において、前記電荷保持用コンデンサーは２つの電極間
にシリコン窒化膜からなる絶縁膜を介在してなり、前記
ゲートラインと前記ソースラインとの交差領域には、前
記ゲートラインと前記ソースラインとの間に複数の層間
絶縁膜を介在してなり、前記複数の層間絶縁膜は前記２
つの電極間に形成された絶縁膜よりも厚く、前記複数の
層間絶縁膜のうちの第１層間絶縁膜は前記絶縁膜と同一
膜からなるシリコン窒化膜からなり、前記複数の層間絶
縁膜のうち第２層間絶縁膜は前記２つの電極間には形成
されていないことを特徴とする。 【００１５】以下本発明を図面によって詳細に説明す
る。 【００１６】 【発明の実施の形態】図４は本発明を実施した１例を示
したものであり、（ａ）は図３（ｂ）の断面図と同じ位
置での断面図であり、（ｂ）は、ソースライン１０とゲ
ートライン９の交差点近傍のみを示す平面図である。図
４の各部材番号は図３同様であり、製造方法もゲートラ
イン９及びコンデンサー電極１２の形成及び不純物の拡
散までは図３の例と同一である。 【００１７】層間絶縁膜はまず第一層目のシリコン窒化
膜１４−１を基板全面に形成した後、第二層間のシリコ
ン酸化膜を基板全面に形成し、フォトエッチング技術に
より図４の１４−２の様にゲートライン９とソースライ
ン１０の交差領域以外の第二層目のシリコン酸化膜をエ
ッチング除去する。 【００１８】次は図３の例と同様にトランジスターのソ
ース・ドレイン領域の第１層目のシリコン窒化膜にコン
タクトホールを開け、ソースライン１０を形成して完成
する。第１層目のシリコン窒化膜１４−１の厚さはコン
デンサー容量を確保する為に１０００オングストローム
以下であり、第二層目のシリコン酸化膜の膜厚は、ゲー
トラインとソースライン間の耐圧を考慮して５０００オ
ングストローム以上が良い。これによりコンデンサーの
容量を十分とれて、ゲートラインとソースラインの交差
点での耐圧をトランジスターのゲート耐圧より高くする
事が可能である。 【００１９】図４の例では、基板全面に形成する層間絶
縁膜１４−１を最初に形成した後、ソースラインとゲー
トラインの交差領域にのみ設ける層間絶縁膜１４−２を
形成したが、この順序は逆であっても良い。また、図４
の様に絶縁膜１４−１を最初に形成する場合これをシリ
コン窒化膜で形成し、絶縁膜１４−２をシリコン酸化膜
で形成すれば図のようなパターニングに際し、エッチン
グの選択性が有り、より良好である。 【００２０】図５は本発明の他の実施例を示したもので
あって（ａ）が平面図、（ｂ）は（ａ）内の一点鎖線ハ
ーニに従って切断した断面図である。製造工程は図４の
例と同一であり、シリコン薄膜８の表面に熱酸化膜１３
を成長させ、その上へ２層目のシリコン薄膜９及び１２
を形成パターニングする。 【００２１】さらにこの２層目のシリコン薄膜９及び１
２と、シリコン薄膜８の内シリコン薄膜９におおわれて
いない領域へ不純物の拡散を行なう。この後まず第一層
目の層間絶縁膜１４ー２をエッチング除去し、コンデン
サーの一方の電極として用いるシリコン薄膜１２の表面
上の層間絶縁膜は１４ー１の第一層目のみとする。次に
トランジスターのソース・ドレイン領域上の層間絶縁膜
にコンタクト穴を開け、ソースライン１０及び画素駆動
電極１１を形成してアレーは完成する。 【００２２】図４の例の場合と同様に層間絶縁膜１４ー
１の膜厚を１０００オングストローム程度、又層間絶縁
膜１４ー２の膜厚を５０００オングストローム以上とす
れば、やはり、ソースラインとゲートラインの交差部で
の両ライン間の耐圧を卜ランジスターのゲート耐圧より
高くする事が出来、しかも、画素内コンデンサーの容量
も十分な値とする事が可能である。 【００２３】図５の場合、厚い層間絶縁膜がトランジス
ターをも覆うので、素子の保護に役立ち、信頼性も高く
なる。また厚い層間絶縁膜１４−２は図５内の破線１６
で示した様に、コンデンサー電極よりはずす必要はな
く、コンデンサー電極の周辺をおおっても良いが、出来
るだけ層間膜１４−２をエッチング除去する面積が大き
い程コンデンサー容量は大きくとれる。 【００２４】尚２つの層間絶縁膜１４−１及び１４−２
の材料はシリコン窒化膜が良く、また２層の形成順序は
図４の例同様にどちらを先に形成しても良いことはいう
までもない。また、図５の実施例では、画素駆動電極の
デッドスペースが小さくなりコントラストの向上にもな
る。 【００２５】この様にゲートライン９はトランジスター
８を画素駆動電極１１でおおう事は絶縁膜が１４の１の
みの場合も可能であるが、さらに厚い絶縁膜１４ー２の
存在によつてシヨート等の欠陥が減少し有効である。 【００２６】 【発明の効果】以上述べた如く、本発明によれば下記の
優れた効果を有することができる。 （ａ）電荷保持用コンデンサーは２つの電極間に絶縁膜
を介在してなり、ゲートラインとソースラインとの交差
領域には、ゲートラインとソースラインとの間に複数の
層間絶縁膜を介在してなり、層間絶縁膜の厚さは絶縁膜
の厚さよりも厚いため、交差領域の耐圧を電荷保持用コ
ンデンサーよりも高くすることが可能である。 （ｂ）また、絶縁膜及び第１層間絶縁膜はシリコン窒化
膜で形成することにより交差領域及び電荷保持用コンデ
ンサーの耐湿性を向上させるとともに、シリコン窒化膜
は誘電率が高いので、電荷保持用コンデンサーの容量を
高めることができる。 【００２７】 【００２８】 【００２９】 【００３０】本発明の応用は、上記実施例で示した榛に
コンデンサー電極を独立して設けたマ卜リックスアレー
に限らず、隣接画素のゲー卜ラインを当該画素のコンデ
ンサー電極と共用するタイプのマ卜リックスアレーにも
適用可能である。
【図面の簡単な説明】
【図１】マトリックスアレーの構成例を示した配置図。
【図２】表示体に液晶を用いたマトリックスアレー表示
装置の例を等価回路を示した配線図。 【図３】（ａ），（ｂ）は図２の例の具体例を示す平面
図及び断面図。 【図４】（ａ），（ｂ）は本発明を実施した例を示した
平面図及び断面図。 【図５】（ａ），（ｂ）は本発明の他の実施例を示した
平面図及び断面図。
装置の例を等価回路を示した配線図。 【図３】（ａ），（ｂ）は図２の例の具体例を示す平面
図及び断面図。 【図４】（ａ），（ｂ）は本発明を実施した例を示した
平面図及び断面図。 【図５】（ａ），（ｂ）は本発明の他の実施例を示した
平面図及び断面図。
─────────────────────────────────────────────────────
フロントページの続き
(56)参考文献 特開 昭54−154289（ＪＰ，Ａ)
特開 昭48−104561（ＪＰ，Ａ)
(58)調査した分野(Int.Cl.6，ＤＢ名)
G02F 1/136
Claims (1)
- (57)【特許請求の範囲】 １．基板上に複数のゲートライン及び該複数のゲートラ
インに交差する複数のソースラインと、前記各ゲートラ
イン及び前記各ソースラインに接続された薄膜トランジ
スターを有する画素マトリクスと、前記薄膜トランジス
ターに電気的に接続されてなる電荷保持コンデンサーと
を有する液晶装置において、 前記電荷保持用コンデンサーは２つの電極間にシリコン
窒化膜からなる絶縁膜を介在してなり、 前記ゲートラインと前記ソースラインとの交差領域に
は、前記ゲートラインと前記ソースラインとの間に複数
の層間絶縁膜を介在してなり、前記複数の層間絶縁膜は
前記２つの電極間に形成された絶縁膜よりも厚く、前記
複数の層間絶縁膜のうちの第１層間絶縁膜は前記絶縁膜
と同一膜からなるシリコン窒化膜からなり、前記複数の
層間絶縁膜のうち第２層間絶縁膜は前記２つの電極間に
は形成されていないことを特徴とする液晶装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5489297A JP2907177B2 (ja) | 1997-03-10 | 1997-03-10 | 液晶装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5489297A JP2907177B2 (ja) | 1997-03-10 | 1997-03-10 | 液晶装置 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7666495A Division JP2677237B2 (ja) | 1995-03-31 | 1995-03-31 | 液晶表示装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH103075A JPH103075A (ja) | 1998-01-06 |
| JP2907177B2 true JP2907177B2 (ja) | 1999-06-21 |
Family
ID=12983259
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5489297A Expired - Lifetime JP2907177B2 (ja) | 1997-03-10 | 1997-03-10 | 液晶装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2907177B2 (ja) |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0656461B2 (ja) * | 1982-05-06 | 1994-07-27 | セイコーエプソン株式会社 | マトリックスアレー |
| JPH0656461A (ja) * | 1992-07-31 | 1994-03-01 | Sumitomo Metal Mining Co Ltd | ガラスペースト組成物 |
-
1997
- 1997-03-10 JP JP5489297A patent/JP2907177B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH103075A (ja) | 1998-01-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0372821B1 (en) | Liquid crystal display panel with reduced pixel defects | |
| US7206053B2 (en) | Electro-optical device | |
| JP3708637B2 (ja) | 液晶表示装置 | |
| KR100205388B1 (ko) | 액정표시장치 및 그 제조방법 | |
| JP3941032B2 (ja) | 垂直薄膜トランジスタを有する薄膜トランジスタ液晶表示素子 | |
| GB2307087A (en) | Liquid crystal displays | |
| JP2850850B2 (ja) | 半導体装置の製造方法 | |
| JPH04163528A (ja) | アクティブマトリクス表示装置 | |
| US5734449A (en) | Liquid crystal display apparatus having an opaque conductive capacitor electrode and manufacturing method thereof | |
| JP2625268B2 (ja) | アクティブマトリクス基板 | |
| EP0315319B1 (en) | Liquid crystal display device | |
| JPH10153793A (ja) | 液晶表示装置 | |
| JP2870072B2 (ja) | 液晶表示装置 | |
| JP4182779B2 (ja) | 表示装置およびその製造方法 | |
| JPH0656461B2 (ja) | マトリックスアレー | |
| JPH08213626A (ja) | 薄膜半導体装置及びその製造方法 | |
| US6757033B2 (en) | Liquid crystal display device and method for manufacturing the same | |
| JP2907177B2 (ja) | 液晶装置 | |
| KR100605437B1 (ko) | 어레이 기판 및 평면 표시 장치 | |
| JP3231410B2 (ja) | 薄膜トランジスタアレイ及びその製造方法 | |
| JP2677237B2 (ja) | 液晶表示装置の製造方法 | |
| JP2565148B2 (ja) | マトリックスアレーの製造方法 | |
| JPH0444014A (ja) | アクティブマトリクス型液晶表示装置 | |
| US20040104879A1 (en) | Pixel structure | |
| JPH11218782A (ja) | アクティブマトリックス型液晶表示装置 |