KR101304413B1 - 표시 장치 및 그의 제조 방법 - Google Patents

표시 장치 및 그의 제조 방법 Download PDF

Info

Publication number
KR101304413B1
KR101304413B1 KR1020060103930A KR20060103930A KR101304413B1 KR 101304413 B1 KR101304413 B1 KR 101304413B1 KR 1020060103930 A KR1020060103930 A KR 1020060103930A KR 20060103930 A KR20060103930 A KR 20060103930A KR 101304413 B1 KR101304413 B1 KR 101304413B1
Authority
KR
South Korea
Prior art keywords
insulating film
blocking member
light blocking
interlayer insulating
gate
Prior art date
Application number
KR1020060103930A
Other languages
English (en)
Other versions
KR20080037192A (ko
Inventor
박지용
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020060103930A priority Critical patent/KR101304413B1/ko
Priority to US11/924,403 priority patent/US7888679B2/en
Publication of KR20080037192A publication Critical patent/KR20080037192A/ko
Application granted granted Critical
Publication of KR101304413B1 publication Critical patent/KR101304413B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/126—Shielding, e.g. light-blocking means over the TFTs
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00—Electroluminescent light sources
    • H05B33/12—Light sources with substantially two-dimensional radiating surfaces
    • H05B33/22—Light sources with substantially two-dimensional radiating surfaces characterised by the chemical or physical composition or the arrangement of auxiliary dielectric or reflective layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78633—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with a light shield

Abstract

본 발명은 표시 장치 및 그의 제조 방법에 관한 것으로서, 기판, 그 위에 형성되어 있는 차광 부재, 차광 부재 위에 형성되어 있는 반도체, 반도체 위에 형성되어 있는 게이트 절연막, 게이트 절연막 위에 형성되어 있는 게이트 도전체, 게이트 절연막 및 게이트 도전체 위에 형성되어 있는 제1 층간 절연막, 제1 층간 절연막 위에 형성되어 있는 데이터 도전체, 데이터 도전체 및 제1 층간 절연막 위에 형성되어 있는 제2 층간 절연막, 제2 층간 절연막 위에 형성되어 있는 화소 전극, 화소 전극 영역을 둑처럼 둘러싸는 개구부를 갖는 제3 층간 절연막, 개구부 내에 형성되어 있는 유기 발광 부재 및 유기 발광 부재 및 제3 층간 절연막 위에 형성되어 있는 공통 전극을 포함하며, 차광 부재는 니켈 및 산화 규소를 포함한다. 이와 같이, 반도체 바로 아래에 니켈 및 산화 규소를 포함하는 차광 부재를 배치함으로써 반도체의 결정화 속도를 향상하여 공정 시간을 단축할 수 있다. 또한, 화소 전극과 대응하는 영역에 차광 부재를 배치함으로써 외부광이 화소 전극, 게이트 도전체 및 데이터 도전체와 같은 금속 배선으로부터 반사되어 누설되는 것을 완전히 차단하여 유기 발광 표시 장치의 대비비와 화질을 향상할 수 있다.
화소부반도체, 구동부반도체, 입력전극, 출력전극

Description

표시 장치 및 그의 제조 방법{DISPLAY DEVICE AND MANUFACTURING METHOD THEREOF}
도 1은 본 발명의 한 실시예에 따른 유기 발광 표시 장치용 박막 트랜지스터 표시판의 배치도이고,
도 2 및 도 3은 도 1의 박막 트랜지스터 표시판을 각각 II-II'선, III-III'선을 따라 자른 단면도이고,
도 4는 본 발명의 한 실시예에 따른 도 1에 도시한 박막 트랜지스터 표시판을 제조하는 중간 단계에서의 배치도이고,
도 5 및 도 6은 도 4의 박막 트랜지스터 표시판을 각각 V-V'선, VI-VI'선을 따라 자른 단면도이고,
도 7은 도 4의 다음 단계에서의 박막 트랜지스터 표시판의 배치도이고,
도 8 및 도 9는 도 7의 박막 트랜지스터 표시판을 각각 VIII-VIII'선, IX-IX'선을 따라 자른 단면도이고,
도 10은 도 7의 다음 단계에서의 박막 트랜지스터 표시판의 배치도이고,
도 11 및 도 12는 도 10의 박막 트랜지스터 표시판을 각각 XI-XI'선, XII-XII'선을 따라 자른 단면도이고,
도 13은 도 10의 다음 단계에서의 박막 트랜지스터 표시판의 배치도이고,
도 14 및 도 15는 도 13의 박막 트랜지스터 표시판을 각각 XIV-XIV선, XV-XV'선을 따라 자른 단면도이다.
본 발명은 표시 장치 및 그의 제조 방법에 관한 것으로, 특히 유기 발광 표시 장치의 제조 방법에 관한 것이다.
최근 퍼스널 컴퓨터나 텔레비전 등의 경량화 및 박형화에 따라 표시 장치도 경량화 및 박형화가 요구되고 있으며, 이러한 요구에 따라 음극선관(cathode ray tube, CRT)이 평판 표시 장치로 대체되고 있다.
이러한 평판 표시 장치에는 액정 표시 장치(liquid crystal display, LCD), 전계 방출 표시 장치(field emission display, FED), 유기 발광 표시 장치(organic light emitting diode display), 플라스마 표시 장치(plasma display panel, PDP) 등이 있다.
일반적으로 능동형 평판 표시 장치에서는 복수의 화소가 행렬 형태로 배열되며, 주어진 휘도 정보에 따라 각 화소의 광 강도를 제어함으로써 화상을 표시한다. 이 중 유기 발광 표시 장치는 형광성 유기 물질을 전기적으로 여기 발광시켜 화상을 표시하는 표시 장치로서, 자기 발광형이고 소비 전력이 작으며, 시야각이 넓고 화소의 응답 속도가 빠르므로 고화질의 동영상을 표시하기 용이하다.
이와 같은 유기 발광 표시 장치는 외광 효율 개선 및 박막 트랜지스터의 특성을 향상하기 위해 화소 전극 가장자리 주변을 둑처럼 둘러싼 개구부를 가지며 차광 부재로서의 역할을 하는 절연막이 존재한다.
그러나 화소 전극 및 금속 배선으로부터 외부광이 반사되어 빛이 누설됨에 따라 유기 발광 표시 장치의 대비비(contrast ration)가 저하될 수 있다.
이러한 문제를 해결하기 위해 종래에는 고가의 편광판을 부착하였으나 광 투과율이 저하되는 문제가 발생한다. 또한, 이와 같이 유기 발광 표시 장치에 고가의 편광판을 부착함에 따라 제품의 원가가 높아지는 문제가 있다.
따라서, 본 발명이 이루고자 하는 기술적 과제는 유기 발광 표시 장치의 대비비 향상 및 제품의 저가격화를 위한 것이다.
본 발명에 따른 유기 발광 표시 장치는 기판, 상기 기판 위에 형성되어 있는 차광 부재, 상기 차광 부재 위에 형성되어 있는 반도체, 상기 반도체 위에 형성되어 있는 게이트 절연막, 상기 게이트 절연막 위에 형성되어 있는 게이트 도전체, 상기 게이트 절연막 및 상기 게이트 도전체 위에 형성되어 있는 제1 층간 절연막, 상기 제1 층간 절연막 위에 형성되어 있는 데이터 도전체, 상기 데이터 도전체 및 상기 제1 층간 절연막 위에 형성되어 있는 제2 층간 절연막, 상기 제2 층간 절연막 위에 형성되어 있는 화소 전극, 상기 화소 전극 영역을 둑처럼 둘러싸는 개구부를 갖는 제3 층간 절연막, 상기 개구부 내에 형성되어 있는 유기 발광 부재 및 상기 유기 발광 부재 및 상기 제3 층간 절연막 위에 형성되어 있는 공통 전극을 포함하 며, 상기 차광 부재는 니켈 및 산화 규소를 포함한다.
상기 차광 부재의 니켈 농도는 상기 기판과 가까워질수록 점점 높아지며, 상기 차광 부재의 산화 규소 농도는 상기 기판과 가까워질수록 점점 낮아질 수 있다.
상기 차광 부재는 투광부를 가지며, 상기 투광부는 상기 화소 전극과 대응하는 위치에 배치되어 있을 수 있다.
상기 반도체는 다결정 규소일 수 있다.
기판 위에 차광 부재를 형성하는 단계, 상기 차광 부재 위에 반도체를 형성하는 단계, 상기 반도체 및 상기 차광 부재 위에 게이트 절연막을 형성하는 단계, 상기 게이트 절연막 위에 게이트 도전체를 형성하는 단계, 상기 게이트 도전체 및 상기 게이트 절연막 위에 제1 절연막을 형성하는 단계, 상기 제1 절연막 위에 데이트 도전체를 형성하는 단계, 상기 데이터 도전체 및 상기 제1 절연막 위에 제2 절연막을 형성하는 단계, 상기 제2 절연막 위에 화소 전극을 형성하는 단계, 상기 제2 절연막 위에 화소 전극 영역을 둑처럼 둘러싸 정의하는 개구부를 갖는 제3 절연막을 형성하는 단계, 상기 개구부 내에 유기 발광 부재를 형성하는 단계, 및 상기 유기 발광 부재 및 상기 제3 절연막을 형성하는 단계를 포함하며, 상기 차광 부재는 니켈 및 산화 규소를 타겟(target)으로 하는 코-스퍼터링(co-sputtering)을 이용하여 증착한다.
상기 차광 부재를 형성하는 단계에서는 상기 화소 전극과 대응하는 위치에 투광부를 형성할 수 있다.
상기 반도체는 다결정 규소로 이루어질 수 있다.
기판, 상기 기판 위에 형성되어 있는 차광 부재, 상기 차광 부재 위에 형성되어 있는 반도체, 상기 반도체 위에 형성되어 있는 게이트 절연막, 상기 게이트 절연막 위에 형성되어 있는 제어 전극, 상기 제어 전극 및 상기 게이트 절연막 위에 형성되어 있으며, 접촉 구멍을 갖는 제1 층간 절연막, 상기 제1 층간 절연막 위에 형성되어 있고, 상기 접촉 구멍을 통해 상기 반도체와 전기적으로 연결되어 있으며, 상기 제어 전극을 중심으로 서로 분리되어 있는 입력 전극 및 출력 전극, 상기 입력 전극, 출력 전극 및 상기 제1 층간 절연막 위에 형성되어 있는 제2 층간 절연막, 및 상기 제2 층간 절연막 위에 형성되어 있는 화소 전극을 포함하며, 상기 차광 부재는 니켈 및 산화 규소를 포함한다.
상기 차광 부재의 니켈 농도는 상기 기판과 가까워질수록 점점 높아질 수 있다.
상기 차광 부재의 산화 규소 농도는 상기 기판과 가까워질수록 점점 낮아질 수 있다.
상기 차광 부재는 투광부를 가지며, 상기 투광부는 상기 화소 전극과 대응하는 위치에 배치되어 있을 수 있다.
이하에서는, 도면을 참조하여 본 발명의 한 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다.
도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나 타내었다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다. 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우 뿐만 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다.
먼저, 본 발명의 한 실시예에 따른 유기 발광 표시 장치에 대하여 도 1 내지 도 3을 참고로 하여 상세하게 설명한다.
도 1은 본 발명의 한 실시예에 따른 유기 발광 표시 장치용 박막 트랜지스터 표시판의 배치도이고, 도 2 및 도 3은 도 1의 박막 트랜지스터 표시판을 각각 II-II'선, III-III'선을 따라 잘라 이어 붙인 단면도이다.
투명한 유리 또는 플라스틱 따위로 만들어진 절연 기판(110) 위에 질화규소(SiNx) 또는 산화규소(SiO2)로 이루어진 차단막(blocking film)(111)이 형성되어 있다. 차단막(111)은 복층 구조를 가질 수도 있다.
차단막(111) 위에는 니켈(Ni) 및 산화 규소(SiOx)로 만들어진 차광 부재(220)가 형성되어 있다. 이러한 차광 부재(220)의 니켈은 기판(110)에 가까워질수록 농도가 점점 증가하고, 차광 부재(220)의 산화 규소는 기판(110)이 에 가까워질수록 농도가 점점 감소한다. 이와 같은, 차광 부재(220)는 외부광을 차단한다. 차광 부재(220)는 표시를 위한 빛이 통과하는 투광부(221)를 가진다.
차광 부재(220) 위에는 다결정 규소(poly-Si) 따위로 이루어진 복수의 제1 섬형 반도체(151a) 및 제2 섬형 반도체(151b)가 형성되어 있다.
제1 섬형 반도체(151a)의 진성 영역은 제1 채널 영역(channel region)(154a)을 포함하고, 고농도 불순물 영역은 제1 채널 영역(154a)을 중심으로 차례로 분리되어 있는 제1 소스 영역(source region)(153a), 진성 영역(156) 및 제1 드레인 영역(drain region)(155a)을 포함한다. 그리고 제2 섬형 반도체(151b)의 진성 영역은 제2 채널 영역(channel region)(154b)을 포함하며, 고농도 불순물 영역은 제2 채널 영역(154b)을 중심으로 분리되어 있는 제2 소스 영역(source region)(153b)과 제2 드레인 영역(drain region)(155b)을 포함한다.
한편, 제1 소스 영역(153a)과 제1 채널 영역(154a), 제1 채널 영역(154a)과 중간 영역(156), 제1 채널 영역(154a)과 제1 드레인 영역(155a), 제2 소스 영역(153b)과 제2 채널 영역(154b) 및 제2 드레인 영역(155b)과 제2 채널 영역(154b) 사이에 저농도 불순물 영역(도시하지 않음)이 존재할 수 있다. 이 저농도 불순물 영역(도시하지 않음)은 박막 트랜지스터의 누설 전류(leakage current)나 펀치스루(punch through) 현상이 발생하는 것을 방지하며, 불순물이 들어있지 않은 오프셋(offset) 영역으로 대체할 수 있다.
반도체(151a, 151b, 151c) 및 차광 부재(220) 위에는 게이트 절연막(gate insulating layer)(140)이 형성되어 있다. 게이트 절연막(140)은 질화규소(SiNx) 또는 산화규소(SiOx) 따위로 만들어진다.
게이트 절연막(140) 위에는 제1 제어 전극(124a) 을 포함하는 복수의 게이트선(gate line)(121)과 복수의 제2 제어 전극(124b)을 포함하는 게이트 도전체(gate conductor)가 형성되어 있다.
게이트선(121)은 게이트 신호를 전달하며 주로 가로 방향으로 뻗어 있다. 각 게이트선(121)은 다른 층 또는 외부 구동 회로와의 접속을 위하여 면적이 넓은 끝 부분(129)을 포함하며, 제1 제어 전극(124a)은 게이트선(121)으로부터 위로 뻗어 있다. 게이트 신호를 생성하는 게이트 구동 회로(도시하지 않음)가 기판(110) 위에 집적되어 있는 경우 게이트선(121)이 연장되어 게이트 구동 회로와 직접 연결될 수 있다.
제2 제어 전극(124b)은 게이트선(121)과 분리되어 있으며, 윗방향으로 뻗다가 오른 쪽으로 잠시 방향을 바꾸었다가 위로 길게 뻗은 유지 전극(storage electrode)(133)을 포함한다.
게이트 도전체(121, 124b)는 알루미늄(Al)이나 알루미늄 합금 등 알루미늄 계열 금속, 은(Ag)이나 은 합금 등 은 계열의 금속, 구리(Cu)나 구리 합금 등 구리 계열의 금속, 몰리브덴(Mo)이나 몰리브덴 합금 등 몰리브덴 계열의 금속, 크롬(Cr), 탄탈륨(Ta), 티타늄(Ti), 텅스텐(W) 따위로 이루어질 수 있다. 그러나 게이트선(121) 및 유지 전극선(131)은 물리적 성질이 다른 두 개의 도전막(도시하지 않음)을 포함하는 다층막 구조를 가질 수도 있다. 이들 도전막 중 하나는 게이트선(121) 및 제2 제어 전극(124b)의 신호 지연이나 전압 강하를 줄일 수 있도록 낮은 비저항(resistivity)의 금속, 예를 들면 알루미늄 계열의 금속, 은 계열의 금속, 구리 계열의 금속으로 이루어질 수 있다. 다른 하나의 도전막은 다른 물질, 특히 ITO(indium tin oxide) 및 IZO(indium zinc oxide)와의 접촉 특성이 우수한 물질, 이를 테면 몰리브덴 계열 금속, 크롬, 탄탈륨, 또는 티타늄 등으로 이루어질 수 있다. 이러한 조합의 좋은 예로는 크롬 하부막과 알루미늄(합금) 상부막 및 알루미늄(합금) 하부막과 몰리브덴(합금) 상부막을 들 수 있다. 그러나 게이트 도전체(121, 124b)는 이외에도 다양한 여러 가지 금속과 도전체로 만들어질 수 있다.
게이트 도전체(121, 124b, 124c)의 측면은 기판(110) 면에 대하여 30° 내지 80° 정도의 경사각으로 기울어진 것이 바람직하다.
게이트 도전체(121, 124b) 위에는 제1 층간 절연막(interlayer insulating film)(801)이 형성되어 있다. 제1 층간 절연막(801)은 산화규소(SiOx)로 만들어질 수 있다.
제1 층간 절연막(801)과 게이트 절연막(140)에는 제1 및 제2 소스 영역(153a, 153b)과 제1 및 제2 드레인 영역(155a, 155b)을 드러내는 복수의 접촉 구멍(181, 182, 183, 184, 185)이 형성되어 있다.
제1 층간 절연막(801) 위에는 복수의 데이터선(data line)(171), 복수의 구동 전압선(172) 및 복수의 제1 및 제2 출력 전극(175a, 175b)을 포함하는 복수의 데이터 도전체(data conductor)가 형성되어 있다.
데이터선(171)은 데이터 신호를 전달하며 주로 세로 방향으로 뻗어 게이트선(121)과 교차한다. 각 데이터선(171)은 제1 제어 전극(124a)을 향하여 뻗은 복수의 제1 입력 전극(input electrode)(173a)과 다른 층 또는 외부 구동 회로와의 접속을 위하여 면적이 넓은 끝 부분(179)을 포함한다.
구동 전압선(172)은 구동 전압을 전달하며 주로 세로 방향으로 뻗어 게이 트선(121)과 교차한다. 각 구동 전압선(172)은 제2 제어 전극(124b)을 향하여 뻗은 복수의 제2 입력 전극(173b)을 포함한다. 구동 전압선(172)은 유지 전극(133)과 중첩하며, 서로 연결될 수 있다.
제1 및 제2 출력 전극(175a, 175b)은 서로 분리되어 있고 데이터선(171) 및 구동 전압선(172)과도 분리되어 있다. 제1 입력 전극(173a)과 제1 출력 전극(175a)은 제1 제어 전극(124a)을 중심으로 서로 마주보고, 제2 입력 전극(173b)과 제2 출력 전극(175b)은 제2 제어 전극(124b)을 중심으로 서로 마주본다.
이러한 제1 및 제2 입력 전극(173a, 173b)과 제1 및 제2 출력 전극(175a, 175b)은 다른 신호선(도시하지 않음)와 연결될 수 있다.
데이터 신호를 생성하는 데이터 구동 회로(도시하지 않음)가 기판(110) 위에 집적되어 있는 경우, 데이터선(171)이 연장되어 데이터 구동 회로와 직접 연결될 수 있다.
데이터 도전체(171, 172, 175a, 175b)는 몰리브덴, 크롬, 탄탈륨 및 티타늄 등 내화성 금속 또는 이들의 합금으로 만들어지는 것이 바람직하며, 내화성 금속 따위의 도전막(도시하지 않음)과 저저항 물질 도전막(도시하지 않음)으로 이루어진 다층막 구조를 가질 수 있다. 다층막 구조의 예로는 크롬 또는 몰리브덴 (합금) 하부막과 알루미늄 (합금) 상부막의 이중막, 몰리브덴 (합금) 하부막과 알루미늄 (합금) 중간막과 몰리브덴 (합금) 상부막의 삼중막을 들 수 있다. 그러나 데이터 도전체(171, 172, 175a, 175b)는 이외에도 여러 가지 다양한 금속 또는 도전체로 만들어질 수 있다.
게이트 도전체(121, 124b)와 마찬가지로 데이터 도전체(171, 172, 175a, 175b) 또한 그 측면이 기판(110) 면에 대하여 30° 내지 80°정도의 경사각으로 기울어진 것이 바람직하다.
데이터 도전체(171, 173a, 173b, 175a, 175b) 및 제1 층간 절연막(801) 위에는 제2 층간 절연막(802)이 형성되어 있다. 여기서, 제2 층간 절연막(802)은 게이트선(121)의 끝 부분(129), 데이터선(171)의 끝 부분(179)과 제2 출력 전극(175b)을 각각 노출하는 복수의 접촉 구멍(162, 166, 168)을 갖는다.
제2 층간 절연막(802) 위에는 복수의 접촉 보조 부재(contact assistant)(81, 82) 및 화소 전극(191)이 형성되어 있다. 이들은 ITO 또는 IZO 등의 투명한 도전 물질이나 알루미늄, 은 또는 그 합금 등의 반사성 금속으로 만들어질 수 있다.
화소 전극(191)은 접촉 구멍(166)을 통하여 제2 출력 전극(175b)과 물리적·전기적으로 연결되어 있다.
접촉 보조 부재(81, 82)는 각각 접촉 구멍(162, 168)을 통하여 게이트선(121)의 끝 부분(129) 및 데이터선(171)의 끝 부분(179)과 연결된다. 접촉 보조 부재(81, 82)는 데이터선(171) 및 게이트선(121)의 끝 부분(179, 129)과 외부 장치와의 접착성을 보완하고 이들을 보호한다.
제2 층간 절연막(802) 위에는 제3 층간 절연막(803)이 형성되어 있다. 제3 층간 절연막(803)은 화소 전극(191) 가장자리 주변을 둑(bank)처럼 둘러싸서 개구부(opening)(865)를 정의하며 유기 절연물 또는 무기 절연물로 만들어진다. 제3 층간 절연막(803)은 또한 검정색 안료를 포함하는 감광제로 만들어질 수 있다. 이러한 제3 층간 절연막(803)은 전술한 차광 부재(220)과 함께 외부광을 차단할 수 있다.
제3 층간 절연막(803)이 정의하는 개구부(865) 내에는 유기 발광 부재(organic light emitting member)(370)가 형성되어 있다. 유기 발광 부재(370)는 적색, 녹색, 청색의 삼원색 등 기본색(primary color) 중 어느 하나의 빛을 고유하게 내는 유기 물질로 만들어진다. 유기 발광 표시 장치는 유기 발광 부재(370)들이 내는 기본색 색광의 공간적인 합으로 원하는 영상을 표시한다.
유기 발광 부재(370)는 빛을 내는 발광층(emitting layer)(도시하지 않음) 외에 발광층의 발광 효율을 향상하기 위한 부대층(auxiliary layer)(도시하지 않음)을 포함하는 다층 구조를 가질 수 있다. 부대층에는 전자와 정공의 균형을 맞추기 위한 전자 수송층(electron transport layer)(도시하지 않음) 및 정공 수송층(hole transport layer)(도시하지 않음)과 전자와 정공의 주입을 강화하기 위한 전자 주입층(electron injecting layer)(도시하지 않음) 및 정공 주입층(hole injecting layer)(도시하지 않음) 등이 있다.
유기 발광 부재(370) 및 제3 층간 절연막(803) 위에는 공통 전극(common electrode)(270)이 형성되어 있다. 공통 전극(270)은 공통 전압(Vss)을 인가 받으며, 칼슘(Ca), 바륨(Ba), 마그네슘(Mg), 알루미늄(Al), 은(Ag) 등을 포함하는 반사성 금속 또는 ITO 또는 IZO 등의 투명한 도전 물질로 만들어진다.
이러한 유기 발광 표시 장치에서, 게이트선(121)에 연결되어 있는 제1 제 어 전극(124a), 데이터선(171)에 연결되어 있는 제1 입력 전극(173a) 및 제1 출력 전극(175a)은 제1 섬형 반도체(151a)와 함께 스위칭 박막 트랜지스터(switching TFT)(Qs)를 이루며, 스위칭 박막 트랜지스터(Qs)의 채널(channel)은 제1 입력 전극(173a)과 제1 출력 전극(175a) 사이의 제1 채널 영역(154a)에 형성된다. 제1 출력 전극(175a)에 연결되어 있는 제2 제어 전극(124b), 구동 전압선(172)에 연결되어 있는 제2 입력 전극(173b) 및 화소 전극(191)에 연결되어 있는 제2 출력 전극(175b)은 제2 섬형 반도체(151b)와 함께 구동 박막 트랜지스터(driving TFT)(Qd)를 이루며, 구동 박막 트랜지스터(Qd)의 채널은 제2 입력 전극(173b)과 제2 출력 전극(175b) 사이의 제2 채널 영역(154b)에 형성된다.
화소 전극(191), 유기 발광 부재(370) 및 공통 전극(270)은 유기 발광 다이오드(LD)를 이루며, 화소 전극(191)이 애노드(anode), 공통 전극(270)이 캐소드(cathode)가 되거나 반대로 화소 전극(191)이 캐소드, 공통 전극(270)이 애노드가 된다. 서로 중첩하는 유지 전극(133)과 구동 전압선(172)은 유지 축전기(storage capacitor)(Cst)를 이룬다.
화소 전극(191), 유기 발광 부재(370) 및 공통 전극(270)은 유기 발광 다이오드(LD)를 이루며, 화소 전극(191)이 애노드(anode), 공통 전극(270)이 캐소드(cathode)가 되거나 반대로 화소 전극(191)이 캐소드, 공통 전극(270)이 애노드가 된다. 서로 중첩하는 유지 전극(133)과 구동 전압선(172)은 유지 축전기(storage capacitor)(Cst)를 이룬다.
이러한 유기 발광 표시 장치는 기판(110)의 위쪽 또는 아래쪽으로 빛을 발 산함으로써 영상을 표시한다. 불투명한 화소 전극(191)과 투명한 공통 전극(270)은 기판(110)의 위쪽 방향으로 영상을 표시하는 전면 발광(top emission) 방식의 유기 발광 표시 장치에 적용하며, 투명한 화소 전극(191)과 불투명한 공통 전극(270)은 기판(110)의 아래 방향으로 영상을 표시하는 배면 발광(bottom emission) 방식의 유기 발광 표시 장치에 적용한다.
본 발명의 실시예에 따른 유기 발광 표시 장치용 박막 트랜지스터 표시판의 경우
그러면, 도 1 내지 도 3에 도시한 유기 발광 표시 장치의 제조 방법에 대하여 도 4 내지 도 15를 참고하여 상세하게 설명한다.
도 4는 본 발명의 한 실시예에 따른 도 1에 도시한 박막 트랜지스터 표시판을 제조하는 중간 단계에서의 배치도이고, 도 5 및 도 6은 도 4의 박막 트랜지스터 표시판을 각각 V-V'선, VI-VI'선을 따라 자른 단면도이고, 도 7은 도 4의 다음 단계에서의 박막 트랜지스터 표시판의 배치도이고, 도 8 및 도 9는 도 7의 박막 트랜지스터 표시판을 각각 VIII-VIII'선, IX-IX'선을 따라 자른 단면도이고, 도 10은 도 7의 다음 단계에서의 박막 트랜지스터 표시판의 배치도이고, 도 11 및 도 12는 도 10의 박막 트랜지스터 표시판을 각각 XI-XI'선, XII-XII'선을 따라 자른 단면도이고, 도 13은 도 10의 다음 단계에서의 박막 트랜지스터 표시판의 배치도이고, 도 14 및 도 15는 도 13의 박막 트랜지스터 표시판을 각각 XIV-XIV선, XV-XV'선을 따라 자른 단면도이다.
우선, 도 4 내지 도 6에 도시한 바와 같이, 절연 기판(110) 위에 산화 규소 등을 증착하여 차단막(111)을 형성한다.
이어, 차단막(111) 위에 니켈(Ni) 및 산화 규소(SiOx)를 타겟(target)으로 삼는 코-스퍼터링(co-sputtering) 공정을 이용하여 차광 부재막을 도포한다. 그리고 차광 부재막을 패터닝하여 화소 영역에 투광부(221)를 형성함으로써 차광 부재(220)를 완성한다. 이러한 차광 부재(220)의 니켈은 기판(110)에 가까워질수록 그 농도가 점점 증가하며, 반대로 차광 부재(220)의 산화 규소는 기판(110)에 가까워질수록 그 농도가 점점 감소한다. 이러한 차광 부재(220)는 외부광을 차단한다.
그 다음, 차광 부재(220) 위에 비정질 반도체막을 증착한다. 그런 다음, 비정질 반도체막을 레이저 열처리(laser annealing), 노 열처리(furnace annealing) 또는 순차적 측면 고상화(sequential lateral solidification, SLS) 방식 등으로 다결정화하고 패터닝하여 제1 및 제2 섬형 반도체(151a, 151b)를 형성한다.
이때, 레이저 열처리, 노 열처리 및 순차적 측면 고상화 방식의 공정 진행시 가해지는 열에 의해 차광 부재(220)가 포함하는 니켈의 극소량이 확산된다. 이때, 확산된 니켈은 제1 및 제2 섬형 반도체(151a, 151b)의 결정화를 유도하는데, 이를 금속 유도 결정화(metal induced crystallization, MIC)라 한다. 여기서, 차광 부재(220)의 니켈은 비정질 반도체막을 다결정화하는 다결정화 유도체이다.
이에 따라, 본 발명에서는 제1 및 제2 섬형 반도체(151a, 151b)를 형성하기 위한 비정질 반도체막의 다결정화 공정 속도가 단축되며, 종래 공정보다 낮은 온도에서 더 많은 결정을 형성할 수 있다. 이에 따라, 유기 발광 표시 장치의 원가가 절감될 수 있다.
여기서, 그런 다음, 도 7 내지 도 9에 도시한 바와 같이, 차광 부재(220) 및 반도체(151a, 151b) 위에 게이트 절연막(140)을 형성한다. 그리고 게이트 절연막(140) 위에 제1 제어 전극(124a)을 갖는 게이트선(121), 제2 제어 전극(124b) 및 유지 전극(133)을 형성한다. 이때, 제2 제어 전극(124b)은 유지 전극(133)과 전기적으로 연결을 이룬다.
이어, 게이트선(121), 제2 제어 전극(124b) 및 유지 전극(133)을 마스크로 삼아 제1 및 제2 섬형 반도체(151a, 151b) 내부에 불순물을 주입한다. 이에 따라, 반도체(151a, 151b)의 제1 제어 전극(124a) 및 제2 제어 전극(124b) 아래 영역은 각각 제1 채널 영역(154a) 및 제2 채널 영역(154b)이 된다. 그리고 제1 섬형 반도체(151a)의 제1 소스 영역(153a) 및 제1 드레인 영역(155a)은 제1 채널 영역(154a)을 중심으로 양쪽으로 분리되어 있으며, 제1 채널 영역(154a) 사이에는 중간 영역(156)이 존재한다. 이와 마찬가지로 제2 섬형 반도체(151b)의 제2 소스 영역(153b) 및 제2 드레인 영역(155b)은 제2 채널 영역(154b)을 중심으로 양쪽으로 분리되어 존재한다.
그런 다음, 게이트 절연막(140) 및 게이트 도전체(121, 124b) 위에 접촉 구멍(181, 182, 183, 184, 185)을 갖는 제1 층간 절연막(801)을 형성한다. 여기서, 제1 층간 절연막(801)은 산화규소(SiOx) 또는 질화규소(SiNx)로 이루어질 수 있다.
제1 층간 절연막(801)의 각 접촉 구멍(181, 182, 183, 184, 185)은 제1 및 제2 소스 영역(153a, 153b), 제1 및 제2 드레인 영역(155a, 155b), 그리고 제2 제어 전극(124b)이 위치하는 부분을 노출한다.
다음, 도 10 내지 도 12에 도시한 바와 같이, 제1 층간 절연막(801) 위에 데이터선(171), 제1 출력 전극(175a), 구동 전압선(172) 및 제2 출력 전극(175b)을 형성한다.
여기서, 데이터선(171)은 접촉 구멍(181)을 통해 노출된 제1 소스 영역(153a)과 전기적으로 연결을 이루는 제1 입력 전극(173a)을 포함하며, 구동 전압선(172)은 접촉 구멍(184)을 통해 제2 소스 영역(153b)과 전기적 연결을 이루는 제2 입력 전극(173b)을 포함한다. 그리고 제1 출력 전극(175a)은 접촉 구멍(182, 183)을 통해 제1 드레인 영역(155a) 및 제2 제어 전극(124b)과 전기적으로 연결을 이루고, 제2 출력 전극(175b)은 접촉 구멍(185)을 통해 제2 드레인 영역(155b)과 전기적 연결을 이룬다.
이어, 데이터 도전체(171, 172, 175a, 175b), 제1 층간 절연막(801) 위에 접촉 구멍(162, 166, 168)을 갖는 제2 층간 절연막(802)을 형성한다. 여기서, 접촉 구멍(162)은 게이트선(121)의 끝부분(129)을 노출하고, 접촉 구멍(166)은 제2 출력 전극(175b)을 노출하며, 접촉 구멍(168)은 데이터선(171)의 끝부분(179)을 노출한다.
그 다음, 도 13 내지 도 15에 도시한 바와 같이, 제2 층간 절연막(802) 위에 화소 전극(191)과 접촉 보조 부재(contact assistant)(81, 82)를 형성한다.
화소 전극(191)은 접촉구멍(166)을 통해 노출된 제2 출력 전극(175b)과 전기적으로 연결을 이루며, 접촉 보조 부재(81, 82)는 각각 접촉 구멍(162, 168)을 통하여 노출된 게이트선(121)의 끝 부분(129) 및 데이터선(171)의 끝 부분(179)과 전 기적으로 연결된다.
그런 다음, 제2 층간 절연막(802) 위에 화소 전극(191)을 노출하는 개구부(865)를 갖는 제3 층간 절연막(804)을 형성한다. 그리고 제3 층간 절연막(804)이 가지는 개구부(865) 내에 유기 발광 부재(organic light emitting member)(370)를 형성한다.
여기서, 제3 층간 절연막(803)은 감광제로 이루어질 수 있으며, 전술한 차광 부재(220)과 함께 외부광의 누설을 방지한다. 이에 따라, 외부광이 게이트 도전체(121, 124a, 124b), 데이터 도전체(171, 172, 175a, 175b) 및 화소 전극(191) 등으로부터 반사되어 누설되는 빛을 완전히 차단함으로써 대비비와 화질을 향상할 수 있다.
이어, 제3 층간 절연막(803) 및 유기 발광 부재(370) 위에 공통 전극(270)을 형성한다.
이와 같이, 본 발명에서는 복수의 제1 및 제2 섬형 반도체(151a, 151b) 바로 아래에 니켈 및 산화 규소로 이루어진 차광 부재(220)를 배치한다. 그리고 본 발명에서는 제1 및 제2 섬형 반도체(151a, 151b)를 다결정화할 때, 니켈을 제1 및 제2 섬형 반도체(151a, 151b) 결정화의 유도체로 이용함으로써 제1 및 제2 섬형 반도체(151a, 151b)의 결정화 속도를 향상한다. 이에 따라, 유기 발광 표시 장치의 공정 시간을 단축할 수 있다.
또한, 화소 전극(191)과 대응하는 영역을 제외한 영역에 차광 부재(220)를 배치함으로써 화소 전극(191) 및 데이터 도전체(171, 172, 175a, 175b)와 같은 금 속 배선으로부터 반사되어 누설되는 외부광을 완전히 차단한다. 따라서, 유기 발광 표시 장치의 휘도를 향상하여 화질을 향상할 수 있다.
본 발명에 따르면, 복수의 섬형 반도체 바로 아래에 니켈 및 산화 규소로 이루어진 차광 부재를 배치함으로써 섬형 반도체의 결정화 속도를 향상하여 공정 시간을 단축할 수 있다.
또한, 화소 전극과 대응하는 영역에 차광 부재를 배치함으로써 외부광이 화소 전극, 게이트 도전체 및 데이터 도전체와 같은 금속 배선으로부터 반사되어 누설되는 것을 완전히 차단하여 유기 발광 표시 장치의 대비비와 화질을 향상할 수 있다.
이상에서 본 발명의 바람직한 실시예들에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.

Claims (12)

  1. 기판,
    상기 기판 위에 형성되어 있는 차광 부재,
    상기 차광 부재 위에 형성되어 있는 반도체층,
    상기 반도체층 위에 형성되어 있는 게이트 절연막,
    상기 게이트 절연막 위에 형성되어 있는 게이트 도전체,
    상기 게이트 절연막 및 상기 게이트 도전체 위에 형성되어 있는 제1 층간 절연막,
    상기 제1 층간 절연막 위에 형성되어 있는 데이터 도전체,
    상기 데이터 도전체 및 상기 제1 층간 절연막 위에 형성되어 있는 제2 층간 절연막,
    상기 제2 층간 절연막 위에 형성되어 있는 화소 전극,
    상기 화소 전극 영역을 둑처럼 둘러싸는 개구부를 갖는 제3 층간 절연막,
    상기 개구부 내에 형성되어 있는 유기 발광 부재 및
    상기 유기 발광 부재 및 상기 제3 층간 절연막 위에 형성되어 있는 공통 전극
    을 포함하며,
    상기 차광 부재는 니켈 및 산화 규소를 포함하는 표시 장치.
  2. 제1항에서,
    상기 차광 부재의 니켈 농도는 상기 기판과 가까워질수록 점점 높아지는 표시 장치.
  3. 제2항에서,
    상기 차광 부재의 산화 규소 농도는 상기 기판과 가까워질수록 점점 낮아지는 표시 장치.
  4. 제1항에서,
    상기 차광 부재는 투광부를 가지며, 상기 투광부는 상기 화소 전극과 대응하는 위치에 배치되어 있는 표시 장치.
  5. 제1항에서,
    상기 반도체층은 다결정 규소를 포함하는 표시 장치.
  6. 기판 위에 차광 부재를 형성하는 단계,
    상기 차광 부재 위에 반도체층을 형성하는 단계,
    상기 반도체층 및 상기 차광 부재 위에 게이트 절연막을 형성하는 단계,
    상기 게이트 절연막 위에 게이트 도전체를 형성하는 단계,
    상기 게이트 도전체 및 상기 게이트 절연막 위에 제1 절연막을 형성하는 단계,
    상기 제1 절연막 위에 데이터 도전체를 형성하는 단계,
    상기 데이터 도전체 및 상기 제1 절연막 위에 제2 절연막을 형성하는 단계,
    상기 제2 절연막 위에 화소 전극을 형성하는 단계,
    상기 제2 절연막 위에 화소 전극 영역을 둑처럼 둘러싸 정의하는 개구부를 갖는 제3 절연막을 형성하는 단계 그리고
    상기 개구부 내에 유기 발광 부재를 형성하는 단계를 포함하며,
    상기 차광 부재는 니켈 및 산화 규소를 타겟(target)으로 하는 코-스퍼터링(co-sputtering)을 이용하여 증착하는 표시 장치의 제조 방법.
  7. 제6항에서,
    상기 차광 부재를 형성하는 단계에서는 상기 화소 전극과 대응하는 위치에 투광부를 형성하는 표시 장치의 제조 방법.
  8. 제6항에서,
    상기 반도체층은 다결정 규소로 이루어진 표시 장치의 제조 방법.
  9. 기판,
    상기 기판 위에 형성되어 있는 차광 부재,
    상기 차광 부재 위에 형성되어 있는 반도체층,
    상기 반도체층 위에 형성되어 있는 게이트 절연막,
    상기 게이트 절연막 위에 형성되어 있는 제어 전극,
    상기 제어 전극 및 상기 게이트 절연막 위에 형성되어 있으며, 접촉 구멍을 갖는 제1 층간 절연막,
    상기 제1 층간 절연막 위에 형성되어 있고, 상기 접촉 구멍을 통해 상기 반도체층과 전기적으로 연결되어 있으며, 상기 제어 전극을 중심으로 서로 분리되어 있는 입력 전극 및 출력 전극,
    상기 입력 전극, 출력 전극 및 상기 제1 층간 절연막 위에 형성되어 있는 제2 층간 절연막, 및
    상기 제2 층간 절연막 위에 형성되어 있는 화소 전극
    을 포함하며,
    상기 차광 부재는 니켈 및 산화 규소를 포함하는 표시 장치.
  10. 제9항에서,
    상기 차광 부재의 니켈 농도는 상기 기판과 가까워질수록 점점 높아지는 표시 장치.
  11. 제10항에서,
    상기 차광 부재의 산화 규소 농도는 상기 기판과 가까워질수록 점점 낮아지는 표시 장치.
  12. 제9항에서,
    상기 차광 부재는 투광부를 가지며, 상기 투광부는 상기 화소 전극과 대응하는 위치에 배치되어 있는 표시 장치.
KR1020060103930A 2006-10-25 2006-10-25 표시 장치 및 그의 제조 방법 KR101304413B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020060103930A KR101304413B1 (ko) 2006-10-25 2006-10-25 표시 장치 및 그의 제조 방법
US11/924,403 US7888679B2 (en) 2006-10-25 2007-10-25 Display device with rapidly crystallizing light blocking layer and method of manuacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060103930A KR101304413B1 (ko) 2006-10-25 2006-10-25 표시 장치 및 그의 제조 방법

Publications (2)

Publication Number Publication Date
KR20080037192A KR20080037192A (ko) 2008-04-30
KR101304413B1 true KR101304413B1 (ko) 2013-09-10

Family

ID=39329317

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060103930A KR101304413B1 (ko) 2006-10-25 2006-10-25 표시 장치 및 그의 제조 방법

Country Status (2)

Country Link
US (1) US7888679B2 (ko)
KR (1) KR101304413B1 (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101534006B1 (ko) * 2008-07-29 2015-07-06 삼성디스플레이 주식회사 유기 발광 표시 장치
KR101378439B1 (ko) 2008-08-20 2014-03-28 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
KR101097323B1 (ko) 2009-12-21 2011-12-23 삼성모바일디스플레이주식회사 결정화 방법, 박막 트랜지스터 제조 방법 및 표시 장치 제조 방법
TWI412856B (zh) * 2010-07-29 2013-10-21 Chunghwa Picture Tubes Ltd 液晶顯示面板之薄膜電晶體基板與其製作方法
KR101666661B1 (ko) * 2010-08-26 2016-10-17 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 평판 표시 장치
US10730798B2 (en) 2014-05-07 2020-08-04 Applied Materials, Inc. Slurry plasma spray of plasma resistant ceramic coating

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060021560A (ko) * 2004-09-03 2006-03-08 삼성전자주식회사 박막 트랜지스터 표시판
KR20060084588A (ko) * 2005-01-20 2006-07-25 삼성전자주식회사 박막 트랜지스터 표시판

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100388911B1 (ko) 1999-12-23 2003-06-25 삼성에스디아이 주식회사 블랙 매트릭스 및 그 제조방법
JP4569016B2 (ja) 2000-07-27 2010-10-27 旭硝子株式会社 液晶表示装置用ブラックマトリクスおよびカラーフィルタ
TW466888B (en) * 2000-09-29 2001-12-01 Ind Tech Res Inst Pixel device structure and process of organic light emitting diode display
US6515428B1 (en) * 2000-11-24 2003-02-04 Industrial Technology Research Institute Pixel structure an organic light-emitting diode display device and its manufacturing method
JP4105173B2 (ja) 2001-05-23 2008-06-25 株式会社半導体エネルギー研究所 発光装置
KR100491144B1 (ko) * 2001-12-26 2005-05-24 삼성에스디아이 주식회사 평판표시장치 및 그의 제조방법
KR100845557B1 (ko) * 2002-02-20 2008-07-10 삼성전자주식회사 액티브 매트릭스형 유기전계발광 표시장치 및 그 제조방법
KR100462861B1 (ko) 2002-04-15 2004-12-17 삼성에스디아이 주식회사 블랙매트릭스를 구비한 평판표시장치 및 그의 제조방법
KR100615171B1 (ko) 2002-09-03 2006-08-25 삼성에스디아이 주식회사 유기 전계 발광 표시 장치
TWI228384B (en) * 2003-06-26 2005-02-21 Ind Tech Res Inst Active matrix organic light emitting diode
KR100546653B1 (ko) 2003-06-30 2006-01-26 엘지전자 주식회사 유기 ｅｌ 소자 및 그 제조방법
KR100552967B1 (ko) 2003-09-18 2006-02-15 삼성에스디아이 주식회사 이중 버퍼층을 갖는 능동 매트릭스 유기전계발광소자 및그의 제조방법
KR101090245B1 (ko) * 2003-12-10 2011-12-06 삼성전자주식회사 박막 트랜지스터 표시판
KR100617155B1 (ko) 2004-09-09 2006-08-31 엘지전자 주식회사 유기전계발광 소자 및 그 제조 방법
JP2005215646A (ja) 2004-02-02 2005-08-11 Seiko Epson Corp 電気光学装置及び電子機器
KR100984362B1 (ko) * 2004-04-02 2010-09-30 삼성전자주식회사 유기 발광 표시판
JP5222455B2 (ja) 2004-04-28 2013-06-26 株式会社半導体エネルギー研究所 表示装置
US7416977B2 (en) * 2004-04-28 2008-08-26 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing display device, liquid crystal television, and EL television
KR101080354B1 (ko) * 2004-08-12 2011-11-04 삼성전자주식회사 박막 트랜지스터 표시판 및 그의 제조 방법
US8003449B2 (en) * 2004-11-26 2011-08-23 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device having a reverse staggered thin film transistor
KR101090258B1 (ko) * 2005-01-03 2011-12-06 삼성전자주식회사 플라스틱 기판을 이용한 박막 트랜지스터 표시판의 제조방법
US20060157711A1 (en) * 2005-01-19 2006-07-20 Samsung Electronics Co., Ltd. Thin film transistor array panel
US7285835B2 (en) * 2005-02-24 2007-10-23 Freescale Semiconductor, Inc. Low power magnetoelectronic device structures utilizing enhanced permeability materials
US7994711B2 (en) * 2005-08-08 2011-08-09 Semiconductor Energy Laboratory Co., Ltd. Light emitting device and manufacturing method thereof
KR20070034280A (ko) * 2005-09-23 2007-03-28 삼성전자주식회사 가요성 표시 장치용 표시판의 제조 방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060021560A (ko) * 2004-09-03 2006-03-08 삼성전자주식회사 박막 트랜지스터 표시판
KR20060084588A (ko) * 2005-01-20 2006-07-25 삼성전자주식회사 박막 트랜지스터 표시판

Also Published As

Publication number Publication date
US7888679B2 (en) 2011-02-15
KR20080037192A (ko) 2008-04-30
US20080100228A1 (en) 2008-05-01

Similar Documents

Publication Publication Date Title
JP5269305B2 (ja) 有機発光表示装置
KR101219036B1 (ko) 유기 발광 표시 장치
KR101209038B1 (ko) 유기 발광 표시 장치
US8274207B2 (en) EL display panel, EL display apparatus, and method of manufacturing EL display panel
US20060147650A1 (en) Liquid crystal display device and fabricating method thereof
KR20070037848A (ko) 유기 발광 표시 장치
KR20070054806A (ko) 유기 발광 표시 장치
KR101338021B1 (ko) 박막 트랜지스터, 이를 포함하는 유기 발광 표시 장치 및그 제조 방법
JP2006066917A (ja) 有機発光表示装置及びその製造方法
JP2006216941A (ja) 薄膜トランジスタ表示板
KR101209057B1 (ko) 표시 장치 및 그의 제조 방법
KR101304413B1 (ko) 표시 장치 및 그의 제조 방법
KR20210152442A (ko) 액정 표시 장치
KR20100024871A (ko) 유기발광다이오드 표시장치와 그 제조방법
KR20120080912A (ko) 유기 발광 표시 장치
KR20120080913A (ko) 유기 발광 표시 장치
KR20070052509A (ko) 유기 발광 표시 장치
KR20070095030A (ko) 유기 발광 표시 장치
KR102407538B1 (ko) 유기발광다이오드 표시장치 및 그 제조 방법
KR20080077775A (ko) 박막 트랜지스터, 이를 포함하는 유기 발광 표시 장치 및그 제조 방법
KR20080070429A (ko) 유기 발광 표시 장치 및 그 제조 방법
KR20070083003A (ko) 유기 발광 표시 장치
KR101261601B1 (ko) 유기 발광 표시 장치
KR20080054597A (ko) 유기 발광 표시 장치 및 그 제조 방법
KR20130091504A (ko) 표시 장치

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160801

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20180802

Year of fee payment: 6