JP2006216941A - 薄膜トランジスタ表示板 - Google Patents

薄膜トランジスタ表示板 Download PDF

Info

Publication number
JP2006216941A
JP2006216941A JP2006008159A JP2006008159A JP2006216941A JP 2006216941 A JP2006216941 A JP 2006216941A JP 2006008159 A JP2006008159 A JP 2006008159A JP 2006008159 A JP2006008159 A JP 2006008159A JP 2006216941 A JP2006216941 A JP 2006216941A
Authority
JP
Japan
Prior art keywords
thin film
film transistor
gate
semiconductor
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Abandoned
Application number
JP2006008159A
Other languages
English (en)
Inventor
Chinkei Kyo
珍 奎 姜
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020050005012A external-priority patent/KR20060084489A/ko
Priority claimed from KR1020050005304A external-priority patent/KR20060084588A/ko
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JP2006216941A publication Critical patent/JP2006216941A/ja
Abandoned legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259Multistep manufacturing methods
    • H01L27/1296Multistep manufacturing methods adapted to increase the uniformity of device parameters

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Recrystallisation Techniques (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

【課題】突起の影響を受けず、均一な画質を有する薄膜トランジスタ表示板を提供する
【解決手段】薄膜トランジスタ表示板は、基板と、基板上に形成され、ソース及びドレイン領域、チャンネル領域を有して多結晶シリコンからなる複数の半導体と、半導体上に形成されているゲート絶縁膜と、ゲート絶縁膜上に形成され、チャンネル領域と重畳するゲート線と、ゲート絶縁膜上に形成され、ソース領域に接続されるデータ線と、ゲート絶縁膜上に形成され、ドレイン領域に接続される画素電極とを備え、半導体において、データ線及びゲート線との距離は多様で、不規則である。
【選択図】図2

Description

本発明は、薄膜トランジスタ表示板に関し、特に多結晶シリコンからなる半導体を備える薄膜トランジスタ表示板に関する。
薄膜トランジスタ表示板は、薄膜トランジスタによって駆動される複数の画素を有する液晶表示装置または有機発光表示装置(OLED)など、平板表示装置の一基板として使用される。
液晶表示装置は、電場を生成する電界生成電極とその間の液晶層を備える。この液晶表示装置は、2つの電界生成電極に電圧を印加して液晶層に電界を形成することによって液晶分子の配向を決定し、入射光の偏光を調節して映像を表示する。この場合、薄膜トランジスタは、電極に印加される信号を制御するために用いられる。
有機発光表示装置は、発光性有機物質を励起発光させて映像を表示する自己発光型表示装置である。有機発光表示装置は、正孔注入電極(アノード)と電子注入電極(カソード)とこれらの間に入っている有機発光層とを備え、有機発光層に正孔と電子を注入すれば、これらが対をなした後、消滅しながら発光する。
有機発光表示装置のそれぞれの画素には、2つの薄膜トランジスタ、即ち駆動薄膜トランジスタとスイッチングトランジスタが設けられる。発光のための電流を供給する駆動薄膜トランジスタの電流量は、スイッチングトランジスタを介して印加されるデータ信号によって制御される。広く使用される薄膜トランジスタは、非晶質シリコンまたは多結晶シリコンなどで形成される。非晶質シリコンは、低い温度で蒸着して薄膜を形成することが可能で、主に低い融点を有するガラスを基板として用いる表示装置に多く利用される。
しかし、非晶質シリコン薄膜は、電界効果移動度が低いなどの問題点があり、表示素子の大面積化が難しい。その結果、高い電界効果移動度と高周波動作特性及び低い漏洩電流(leakage current)の電気的特性を有する多結晶シリコンの応用が要望されている。
多結晶シリコンを用いた薄膜の電気的特性は、結晶粒の大きさ及び均一度の影響を大きく受ける。即ち、粒子の大きさ及び均一度が増加するに伴い、電界効果移動度も共に増加する。これにより、粒子を大きくしながら均一な多結晶シリコンを形成する方法に対する関心が高まっている。
多結晶シリコンを形成する方法には、エキシマレーザー熱処理(ELA;eximer laser anneal)、炉熱処理(chamber anneal)などがあり、最近、レーザーでケイ素結晶の側面成長を誘導して多結晶シリコンを製造する連続側面結晶化(SLS)技術が提案された。
連続側面結晶化技術は、液状ケイ素と固状ケイ素の境界面でその境界面に対して垂直方向にケイ素粒子が成長することを利用する方法であって、レーザービームエネルギーの大きさとレーザービームの照射範囲の移動を光学系(optic system)及びマスクを利用して適切に調節して、ケイ素粒子を所定の長さだけ側面成長させることによって非晶質シリコンを結晶化する方法である。
この連続側面結晶化工程では、反対方向から成長してくる結晶が出会って突起を形成するが、この突起は電流の流れを妨害し、表示装置の画質を不均一にして斜線ムラ、横線ムラなどを生じさせる。
本発明の目的は、突起の影響を受けず、均一な画質を有する薄膜トランジスタ表示板を提供することである。
前記目的を達成するために、本発明による薄膜トランジスタ表示板は、基板と、基板上に形成され、ソース及びドレイン領域、チャンネル領域を有して多結晶シリコンからなる複数の半導体と、半導体上に形成されているゲート絶縁膜と、ゲート絶縁膜上に形成され、チャンネル領域と重畳するゲート線と、ゲート絶縁膜上に形成され、ソース領域に接続されるデータ線と、ゲート絶縁膜上に形成され、ドレイン領域に接続される画素電極とを備え、半導体において、データ線及びゲート線の距離は多様で、不規則である。
又は、基板と、基板上に形成され、ソース及びドレイン領域、チャンネル領域を有して多結晶シリコンからなる複数の半導体と、半導体上に形成されているゲート絶縁膜と、ゲート絶縁膜上に形成され、チャンネル領域と重畳するゲート電極を有する複数のゲート線と、ゲート絶縁膜上に形成され、ソース領域に接続される複数のデータ線と、ゲート絶縁膜上に形成され、ドレイン領域に接続される画素電極とを備え、データ線とゲート電極の距離は多様で、不規則に分布している。
なお、ゲート線は、チャンネル領域と重畳するゲート電極を有し、データ線とゲート電極の距離が一定であることが好ましい。
また、データ線と半導体の位置が一定であることが好ましい。
また、半導体は、ソース領域とドレイン領域の間に形成されている低濃度ドーピング領域をさらに有することができる。
また、半導体は、連続側面結晶化工程で形成した突起を有し、チャンネル領域に含まれている突起数は多様で、基板に不規則に分布していることが好ましい。
また、半導体は、連続側面結晶化工程で形成した突起を有し、低濃度ドーピング領域に含まれている突起数は多様で、基板に不規則に分布していることが好ましい。
また、突起は実質的に同一間隔で配置されることが好ましい。
また、絶縁基板と半導体の間に形成されている遮断層をさらに有する構成とすることができる。
また、ゲート線及びデータ線と画素電極の間に形成されている保護膜をさらに有する構成とすることができる。
また、ゲート線とデータ線の間に形成されている層間絶縁膜、及び層間絶縁膜と保護膜の間に形成され、ドレイン領域と画素電極に接続される出力電極をさらに有する構成とすることができる。
また、画素電極上部に形成されている隔壁、隔壁に取り囲まれた発光部材をさらに有する構成とすることができる。
また、ゲート線と並んでいる維持電極線をさらに有する構成とすることができる。
本発明によれば、ゲート電極と半導体との重畳位置と、ゲート線及びデータ線と半導体との距離を多様に、かつ不規則にすることにより、均一な画質の薄膜トランジスタ表示板を得ることができる。即ち、半導体とゲート電極の重畳位置と、ゲート線及びデータ線と半導体との距離を多様に、かつ不規則に変化させれば、チャンネル領域または低濃度ドーピング領域に含まれている突起数により、薄膜トランジスタの電気的、光学的特性が多様で、不規則に分布して、均一な画質の薄膜トランジスタ表示板を提供する。
以下、添付した図面を参照して、本発明の実施形態を、本発明が属する技術分野における通常の知識を有する者が容易に実施することができるように詳細に説明する。しかし、本発明は、多様な形態で実現することができ、ここで説明する実施形態に限定されない。
図面は、各種層及び領域を明確に表現するために、厚さを拡大して示している。明細書全体を通じて類似した部分については同一の参照符号を付けている。層、膜、領域、板などの部分が、他の部分の“上に”あるとする時、これは他の部分の“すぐ上に”ある場合に限らず、その中間に更に他の部分がある場合も含む。逆に、ある部分が他の部分の“すぐ上に”あるとする時、これは中間に他の部分がない場合を意味する。
添付した図面を参照して本発明の実施形態による薄膜トランジスタ表示板について説明する。
図1は、本発明の一実施形態による液晶表示装置用薄膜トランジスタ表示板の配置図であり、図2は、図1に示す薄膜トランジスタ表示板のII-II'-II"線に沿った断面図であり、図3は、本発明の実施形態による半導体と半導体のX、Y軸への中心線との関係を示した図であり、図4は、低濃度ドーピング領域と突起との関係を示した図であり、図5は、本発明の他の実施形態であって、図1に示した薄膜トランジスタ表示板における突起とゲート電極及びチャンネル領域の関係を示した図であり、図6は本発明の他の実施形態であって、図1に示した薄膜トランジスタ表示板における突起と低濃度ドーピング領域と突起との関係を示した図である。
透明な絶縁基板110上に酸化ケイ素(SiO2)または窒化ケイ素(SiNx)などからなる遮断膜111が形成されている。遮断膜111は複層構造を有することもできる。
遮断膜111上には、多結晶シリコンなどからなる複数の島状半導体151が形成されている。島状半導体151は、図横方向に長く形成されており、その両端部は他の層に接続するために図縦方向に拡大されて広い面積を有する。
各々の半導体151は、導電性不純物を含有する不純物領域と導電性不純物を殆ど含有しない真性領域を有し、不純物領域には不純物濃度が高い高濃度領域と不純物濃度が低い低濃度領域がある。
真性領域は、互いに離れている2つのチャンネル領域154a、154bを有する。そして、高濃度不純物領域は、チャンネル領域154a、154bを中心に互いに分離されている複数のソース及びドレイン領域153、155と中間領域1535を有する。高濃度不純物領域153、155、1535は、本発明の実施形態よりも少なく、または多く形成することができ、その結果、チャンネル領域もより少なく、またはより多く形成される。
なお、高濃度不純物領域153、155、1535とチャンネル領域154a、154bの間に位置した低濃度不純物領域152a、152bは、低濃度ドーピングドレイン領域(LDD region)といい、その幅が他の領域より狭い。
ここで導電性不純物としては、ホウ素(B)、ガリウム(Ga)などのP型不純物と、リン(P)、砒素(As)などのN型不純物がある。低濃度ドーピング領域152a、152bは、薄膜トランジスタの漏洩電流やパンチスルー(punch through)現象が生じるのを防止し、低濃度ドーピング領域152a、152bを不純物が入っていないオフセット(offset)領域で代替することができる。
このような複数の半導体151は、連続側面結晶化によって非晶質シリコンを結晶化したもので、半導体151表面に一定の間隔で配置されている突起を有する。ここで、図1の上下方向に隣接する半導体151は、互いに図1の左右方向位置が一致しないように構成され、また図1の左右方向に隣接する半導体151は、互いに図1の上下方向位置が一致しないように構成される。即ち、図3に示したように、各半導体151のY軸中心線(YL)とX軸中心線(XL)が隣接する半導体151と同一ではなく、基板全体において不規則に分布する。なお、図4のように、低濃度ドーピング領域に位置する突起数も不規則に分布する。
薄膜トランジスタは、オフ時にも漏洩電流が発生し、漏洩電流の大きさは突起数によって異なる。これにより、図3及び図4に示すようなチャンネル領域及び低濃度ドーピング領域に存在する突起は、薄膜トランジスタの電流流れに影響を及ぼし、漏洩電流を変化させて薄膜トランジスタの電気的特性を変化させる。なお、半導体151に含まれる突起(P)数及び位置は、表示装置に入った光が突起によって反射したり散乱することにより光学的特性を変化させる。
本発明の実施形態のように、画素の半導体位置を多様に変化させて薄膜トランジスタの電気的特性及び光学的特性を多様で不規則に分布するように構成することにより、均一な画質の薄膜トランジスタ表示板を得ることができる。
半導体151及び遮断膜111上には、窒化ケイ素または酸化ケイ素からなる数百Åの厚さのゲート絶縁膜140が形成されている。
ゲート絶縁膜140上には、主に図1の横方向に延びた複数のゲート線121と複数の維持電極線131が形成されている。ここでゲート線121は、半導体151との距離が一定でなく、不規則である。
ゲート線121は、ゲート信号を伝達するものであり、図1において上方(半導体151側)に突出して半導体151のチャンネル領域154a、154aと重畳する複数の突出部を有する。このように、チャンネル領域154a、154bと重畳するゲート線121の一部分は、薄膜トランジスタのゲート電極124a、124aとして使用される。ゲート電極124a、124aは、低濃度ドーピング領域152a、152bとも重畳するように構成できる。
ゲート電極124a、124aは、半導体151と異なって画素領域内の同一位置に形成されている。
このことから、図5及び図6に示した構造のように、ゲート電極124a、124aと半導体151が重畳する位置が異なるようにして、均一な画質の薄膜トランジスタ表示板を得ることができる。
即ち、ゲート電極124a、124aは、半導体151と重畳する位置が同一でなく不規則である。これにより、ゲート電極124a、124aと重畳する半導体151部分に形成されている突起数が一定でなく不規則に分布する。なお、ゲート電極124a、124aによって定義される低濃度ドーピング領域152a、152b及びチャンネル領域154a、154bに含まれている突起数も一定でなく、不規則に分布する。
図5及び図6に示したように、半導体151と重畳するゲート電極124a、124aの位置を変化させて、チャンネル領域152a、152b及び低濃度ドーピング領域152a、152bに含まれる突起数を多様に、かつ不規則に分布するようにすることにより、漏洩電流を異ならせることができる。
従って、漏洩電流によって薄膜トランジスタの電気的特性が変化し、半導体151に含まれる突起(P)数及び配置は、表示装置に入った光が突起によって反射したり散乱するような光学的特性を変化させる。図5及び図6のように、ゲート電極124a、124aの位置を多様に変化させている場合には、半導体151をゲート線121とデータ線171によって定義される画素領域の同一位置に形成することが好ましい。
ゲート線121の一端部は、他の層または外部駆動回路に接続するために広い面積を有するように構成でき、ゲート信号を生成するゲート駆動回路(図示せず)が基板110上に集積する場合、ゲート線121をゲート駆動回路に直接接続することができる。
維持電極線131は、2つのゲート線121の間に位置し、2つのゲート線121のうちの画素領域の下側に位置するゲート線に近接した位置に設けられている。維持電極線131は、画素領域の上方に位置するゲート線121付近まで縦方向に延びた維持電極137を有し、共通電極(図示せず)に印加される共通電圧など所定の電圧の印加を受ける。
ゲート線121及び維持電極線131は、アルミニウム(Al)やアルミニウム合金などのアルミニウム系金属、銀(Ag)や銀合金などの銀系金属、銅(Cu)や銅合金などの銅系金属、モリブデン(Mo)やモリブデン合金などのモリブデン系金属、クロム(Cr)、タンタル(Ta)及びチタニウム(Ti)などで構成することができる。この他にもゲート線121は、物理的性質が異なる2つの導電膜(図示せず)を含む多重膜構造とすることができる。このうちの1つの導電膜は、ゲート線121の信号遅延や電圧降下を減らすために低い比抵抗(resistivity)の金属、例えば、アルミニウム系金属、銀系金属、銅系金属で構成できる。もう1つの導電膜は、他の物質、特にITO(indium tin oxide)及びIZO(indium zinc oxide)との物理的、化学的、電気的接触特性が優れた物質、例えばモリブデン系金属、クロム、タンタル、またはチタニウムなどで構成することができる。このような組み合わせの良い例として、クロム下部膜とアルミニウム上部膜、及びアルミニウム下部膜とモリブデン上部膜が挙げられる。
ゲート線121及び維持電極線131の側面は、上部の薄膜が滑らかに連結するように基板110表面に対して傾斜している。
ゲート線121、維持電極線131及びゲート絶縁膜140上には、層間絶縁膜160が形成されている。層間絶縁膜160は、平坦化特性が優れて、かつ感光性を有する有機物質、プラズマ化学気相蒸着で形成されるa-Si:C:O、a-Si:O:Fなどの低誘電率絶縁物質、または無機物質である窒化ケイ素などで形成することができる。
層間絶縁膜160及びゲート絶縁膜140には、ソース及びドレイン領域153、155をそれぞれ露出させる複数のコンタクトホール(接触孔)163、165が形成されている。
層間絶縁膜160上には、ゲート線121と交差する複数のデータ線171及び複数の出力電極175が形成されている。この時、データ線171は、図3及び図4に示したように、半導体151との距離が不規則である。
各々のデータ線171は、コンタクトホール163を介してソース−ドレイン領域153と接続されている入力電極173を有する。データ線171の一端部は、他の層または外部駆動回路に接続するために広い面積を有するように構成でき、データ信号を生成するデータ駆動回路(図示せず)が基板110上に集積する場合、データ線171をデータ駆動回路に直接接続することができる。隣接した2つのデータ線171の間には維持電極137が位置する。
出力電極175は入力電極173と離れており、コンタクトホール165を介してドレイン領域155に接続されている。なお、出力電極175は維持電極137と重畳する。
データ線171及び出力電極175は、モリブデン、クロム、タンタル、チタニウムなどの耐火性金属(refractory metal)またはこれらの合金からなることが好ましい。しかし、これらもゲート線121と同様に、低い抵抗の導電膜と接触特性が良い導電膜を含む多層膜構造とすることができる。多層膜構造の例として、前述したクロム下部膜とアルミニウム上部膜、またはアルミニウム下部膜とモリブデン上部膜の二重膜の他にも、モリブデン膜−アルミニウム膜−モリブデン膜の三重膜が挙げられる。
データ線171及び出力電極175の側面も基板110面に対して傾斜していることが好ましい。
データ線171、出力電極175及び層間絶縁膜160上には、平坦化特性が優れた有機物などからなる保護膜180が形成されている。保護膜180は、感光性を有する物質でフォト工程のみで形成することもできる。また、保護膜180は、プラズマ化学気相蒸着(PECVD)で形成されるa-Si:C:O、a-Si:O:Fなど誘電定数4.0以下の低誘電率絶縁物質または窒化ケイ素などの無機物で構成することができ、無機物からなる下部膜と有機物からなる上部膜を有するように構成することもできる。なお、保護膜180は、出力電極175を露出させる複数のコンタクトホール185及びデータ線171の一端部を露出させる複数のコンタクトホール182を有する。
保護膜180b上には、IZOまたはITOなどのように、透明な導電物質またはアルミニウムや銀などの不透明な反射性導電物質からなる画素電極190及び接触補助部材82が形成されている。
画素電極190は、コンタクトホール185を介してドレイン領域155に連結された出力電極175に接続され、ドレイン領域155及び出力電極175からデータ電圧の印加を受ける。
接触補助部材82は、データ線171の端部と外部装置との接着性を補完し、それらを保護する役割を果たす。
データ電圧が印加された画素電極190は、共通電圧の印加を受ける共通電極と共に電場を生成することによって、2つの電極間の液晶層(図示せず)の液晶分子の方向を決定する。
ところが、前述したように、薄膜トランジスタに漏洩電流があり、画素電極190の電圧が一定ではなく変化し、これによって透過率も変化する。よって、漏洩電流が異なる薄膜トランジスタなどが不規則に分布すれば、そうでない場合に比べて、漏洩電流による平均透過率の変化量が位置によって異なることなく均一である。その結果、ムラなどが発生せず、均一な画質が得られる。
液晶表示装置の場合、画素電極190と共通電極はキャパシタ(以下、液晶キャパシタと言う)を構成して薄膜トランジスタがターンオフした後にも印加された電圧を維持し、電圧維持能力を強化するために液晶キャパシタと並列に接続された他のキャパシタを設ける。これをストレージキャパシタという。ストレージキャパシタは、画素電極190と維持電極137を始めとする維持電極線131の重畳によって形成される。必要とする維持蓄電量に応じて維持電極137を省略することもできる。
画素電極190は、データ線171と重畳するように構成でき、このことは開口率を向上するために有効である。
前述した構造は、有機発光表示板用薄膜トランジスタ表示板にも適用することが可能である。
図7は、本発明の他の実施形態による有機発光表示装置用薄膜トランジスタ表示板の構造を示した配置図であり、図8及び図9は、図7に示す薄膜トランジスタ表示板のVIII-VIII'、IX-IX'線に沿った断面図である。
透明なガラスなどからなる基板110上には、酸化ケイ素または窒化ケイ素などからなる遮断層111が形成されている。そして、遮断層111は二重膜構造とすることができる。
遮断層111上に多結晶シリコンなどからなる複数対の第1及び第2島状半導体151a、151bが形成されている。島状半導体151a、151bのそれぞれは、n型またはp型導電性不純物を含む複数の不純物領域と、導電性不純物を殆ど含まない少なくとも1つの真性領域を有する。
第1半導体151aにおいて、不純物領域は、第1ソース及びドレイン領域153a、155bと中間領域1535を有し、これらはn型不純物でドーピングされ、互いに分離されている。真性領域は、不純物領域153a、1535、155aの間に位置した一対の第1チャンネル領域154a1、154a2などを有する。
第2半導体151bにおける不純物領域は、第2ソース及びドレイン領域153b、155bを有し、これらはp型不純物でドーピングされ、互いに分離されている。真性領域は、第2ソース及びドレイン領域153b、155bの間に位置した第2チャンネル領域154bと、第2ソース及びドレイン領域153bから上方に長く延びた維持領域157を有する。
不純物領域は、チャンネル領域154a1、154a2、154bとソース及びドレイン領域153a、155a、153b、155bの間に位置する低濃度ドーピング領域(図示せず)をさらに有するように構成できる。この低濃度ドーピング領域は、不純物を殆ど含まないオフセット領域で代替することができる。
これに対し、第1半導体151aの不純物領域153a、155aをp型不純物でドーピングし、第2半導体151bの不純物領域153b、155bをn型不純物でドーピングすることもできる。p型の導電性不純物としては、ホウ素(B)、ガリウム(Ga)などが挙げられ、n型の導電性不純物としてはリン(P)、砒素(As)などが挙げられる。
このような複数の半導体151a、151bは、連続側面結晶化によって非晶質シリコンを結晶化したもので、半導体151a、151b表面に一定の間隔で配置されている突起を有する。ここで、各半導体151a、151bは、隣接する半導体151a、151bと、上下方向および左右方向の位置が一致しないように配置される。即ち、図3に示したように、各半導体151a、151bのY軸中心線(YL)とX軸中心線(XL)が隣接する半導体151a、151bとは同一ではなく、基板全体において不規則に分布する。
図4に示したように、チャンネル領域及び低濃度ドーピング領域に存在する突起は、薄膜トランジスタの電流流れに影響を及ぼして漏洩電流を変化させ、薄膜トランジスタの電気的特性を変化させる。そして、半導体151に含まれる突起(P)数及び配置に基づいて、表示装置に入った光が突起によって反射したり、散乱することで光学的特性を変化させる。
半導体151a、151b及び遮断層111上には、酸化ケイ素または窒化ケイ素からなるゲート絶縁膜140が形成されている。
ゲート絶縁膜140上には、第1制御電極124aを有する複数のゲート線121と複数の第2制御電極124bを有する複数のゲート導電体が形成されている。
ゲート線121は、ゲート信号を伝達し、主に図7の横方向に延びている。第1制御電極124aは、ゲート線121から上に延びて第1半導体151aと交差し、第1チャンネル領域154a1、154a2と重畳する。各ゲート線121は、他の層または外部駆動回路に接続するために面積が拡大された端部を有する構成である。ゲート信号を生成するゲート駆動回路が基板110上に集積する場合、ゲート線121を延長してゲート駆動回路と直接接続することができる。
第2制御電極124bは、ゲート線121と分離され、第2半導体151bの第2チャンネル領域154bと重畳する。第2制御電極124bは、図7上方に延長されて維持電極127を形成し、この維持電極127は、第2半導体151bの維持領域157と重畳する。
図示していないが、複数のゲート線121と複数の半導体151a、151bとの距離も多様で、不規則に分布している。
また、図5及び図6に示したように、ゲート電極124a、124aと半導体151が重畳する位置を不規則に構成する。この時、半導体151a、151bは、画素領域に対して同一位置に配置されている。
このように、ゲート電極124a、124aと重畳する半導体151a、151b部分に形成されている突起数が不規則に分布すれば、ゲート電極124a、124aによって定義される低濃度ドーピング領域152a、152b及びチャンネル領域154a、154bに含まれている突起数も一定ではなく、不規則に分布する。
これにより、チャンネル領域及び低濃度ドーピング領域に存在する突起は、薄膜トランジスタの電流流れに影響を及ぼして漏洩電流を変化させ、薄膜トランジスタの電気的特性を変化させる。また、半導体151a、151bに含まれる突起(P)数及び配置に基づいて、表示装置に入った光が突起によって反射したり散乱することにより光学的特性を変化させる。
ゲート線121およびゲート電極124aは、アルミニウム(Al)やアルミニウム合金などのアルミニウム系金属、銀(Ag)や銀合金などの銀系金属、銅(Cu)や銅合金などの銅系金属、モリブデン(Mo)やモリブデン合金などのモリブデン系金属、クロム(Cr)、タンタル(Ta)及びチタニウム(Ti)などで形成することができる。しかし、これらは物理的性質が異なる2つの導電膜(図示せず)を含む多重膜構造とすることもできる。このうちの1つの導電膜は、信号遅延や電圧降下を減らすために、低い比抵抗の金属、例えば、アルミニウム系金属、銀系金属、銅系金属などで形成できる。これに対し、もう1つの導電膜は、他の物質、特にITO及びIZOとの物理的、化学的、電気的接触特性が優れた物質、例えば、モリブデン系金属、クロム、チタニウム、タンタルなどで形成できる。このような組み合わせの良い例として、クロム下部膜とアルミニウム(合金)上部膜、及びアルミニウム(合金)下部膜とモリブデン(合金)上部膜が挙げられる。ゲート線121およびゲート電極124aは、この他にも様々な金属と導電体で形成することができる。
ゲート線121およびゲート電極124aの側面は、基板110面に対して傾斜しており、その傾斜角は約30〜80°であることが好ましい。
ゲート線121およびゲート電極124a上には、層間絶縁膜160が形成されている。層間絶縁膜160は、窒化ケイ素や酸化ケイ素などの無機絶縁物、有機絶縁物、低誘電率絶縁物などで形成される。低誘電率絶縁物の誘電定数は4.0以下であることが好ましく、プラズマ化学気相蒸着(PECVD)で形成されるa−Si:C:O、a−Si:O:Fなどがその例である。有機絶縁物のうち感光性を有するもので層間絶縁膜160を形成することができ、層間絶縁膜160の表面は平坦であることが好ましい。
層間絶縁膜160には、第2制御電極124bを露出させる複数のコンタクトホール164が形成されている。また、層間絶縁膜160とゲート絶縁膜140には、ソース及びドレイン領域153a、153b、155a、155bを露出させる複数のコンタクトホール163a、163b、165a、165bが形成されている。
層間絶縁膜160上には、データ線171、駆動電圧線172、及び第1及び第2出力電極175a、175bを有する複数のデータ導電体が形成されている。
データ線171は、データ信号を伝達し、主に図7の縦方向に延びてゲート線121と交差する。各データ線171は、コンタクトホール163aを介して第1ソース及びドレイン領域153aに接続される複数の第1入力電極173aを有し、他の層または外部駆動回路に接続するために面積が拡大された端部を含む構成とすることができる。データ信号を生成するデータ駆動回路が基板110上に集積している場合、データ線171を延長してデータ駆動回路と直接接続することができる。
駆動電圧線172は、駆動電圧を伝達し、主に図7の縦方向に延びてゲート線121と交差する。各駆動電圧線172は、コンタクトホール163bを介して第2ソース及びドレイン領域153bに接続される複数の第2入力電極173bを有する。駆動電圧線172は、維持電極127と重畳し、互いに接続される。
第1出力電極175aは、データ線171及び駆動電圧線172から分離されている。第1出力電極175aは、コンタクトホール165aを介して第1ソース及びドレイン領域155aに接続され、コンタクトホール164を介して第2制御電極124bに接続される。
第2出力電極175bは、データ線171、駆動電圧線172及び第1出力電極175aから分離され、コンタクトホール165bを介して第2ソース及びドレイン領域155bに接続される。
データ導電体171、172、175a、175bは、モリブデン、クロム、タンタル及びチタニウムなどの耐火性金属、またはこれらの合金で形成することが好ましく、耐火性金属などの導電膜(図示せず)と低抵抗物質導電膜(図示せず)からなる多層膜構造とすることができる。多層膜構造の例として、クロムまたはモリブデン(合金)下部膜とアルミニウム(合金)上部膜の二重膜、モリブデン(合金)下部膜とアルミニウム(合金)中間膜とモリブデン(合金)上部膜の三重膜が挙げられる。データ導電体171、172、175a、175bは、この他にも様々な金属と導電体で形成することができる。
ゲート線121およびゲート電極121bと同様に、データ線171、駆動電圧線172、第1出力電極175a、第2出力電極175bもその側面が基板110面に対して約30〜80°の傾斜角で傾斜していることが好ましい。
データ線171、駆動電圧線172、第1出力電極175a、第2出力電極175b上には、保護膜180が形成されている。保護膜180は、無機物、有機物、低誘電率絶縁物質などからなる。
保護膜180には第2出力電極175bを露出させる複数のコンタクトホール185が形成されている。また、保護膜180にはデータ線171の端部を露出させる複数のコンタクトホール(図示せず)を形成することができ、保護膜180と層間絶縁膜160にはゲート線121の端部を露出させる複数のコンタクトホール(図示せず)を形成することができる。
保護膜180上には、複数の画素電極190が形成されている。画素電極190は、コンタクトホール185を介して第2出力電極175bと物理的・電気的に接続され、ITOまたはIZOなどの透明な導電物質やアルミニウム、銀、またはその合金などの反射性金属で形成される。
また、保護膜180上には、複数の接触補助部材(図示せず)または連結部材(図示せず)を形成することができ、これらはゲート線121とデータ線171の露出した端部に接続される。
保護膜180上には、隔壁360が形成されている。隔壁360は、画素電極190の周縁を堤防(bank)のように取り囲んで開口部(opening)を定義するものであり、有機絶縁物または無機絶縁物で形成される。また、隔壁360は、黒色顔料を含む感光剤で形成できるが、その場合、隔壁360は遮光部材の役割を果たし、その形成工程は簡単である。
隔壁360で取り囲まれた画素電極190上の領域には有機発光部材370が形成されている。有機発光部材370は、赤色、緑色、青色の三原色など基本色のうちのいずれか一色を発光する有機物質で形成される。
有機発光部材370上には、共通電極270が形成されている。共通電極270は、共通電圧の印加を受け、カルシウム(Ca)、バリウム(Ba)、マグネシウム(Mg)、アルミニウム、銀などを含む反射性金属、またはITOまたはIZOなどの透明な導電物質で形成される。
このような有機発光表示装置において、第1半導体151a、ゲート線121に接続される第1制御電極124a、データ線171に接続される第1入力電極173a及び第1出力電極175aは、スイッチング薄膜トランジスタ(switching TFT)Qsを構成し、スイッチング薄膜トランジスタQsのチャンネルは、第1半導体151aのチャンネル領域154a1、154a2に形成される。第2半導体151b、第1出力電極175aに接続される第2制御電極124b、駆動電圧線172に接続される第2入力電極173b及び画素電極190に接続される第2出力電極175bは、駆動薄膜トランジスタ(driving TFT)Qdを構成し、駆動薄膜トランジスタQdのチャンネルは、第2半導体151bのチャンネル領域154bに形成される。画素電極190、有機発光部材370及び共通電極270は有機発光ダイオードを構成するものであり、画素電極190がアノード(anode)、共通電極270がカソード(cathode)となるように構成でき、またその反対に画素電極190がカソード、共通電極270がアノードとなるように構成することもできる。互いに重畳する維持電極127と駆動電圧線172及び維持領域157は、ストレージキャパシタCstをなす。
スイッチング薄膜トランジスタQsは、ゲート線121のゲート信号に応答してデータ線171のデータ信号を伝達する。駆動薄膜トランジスタQdは、データ信号を受信すれば、第2制御電極124bと第2入力電極173bとの間の電圧差に応じた大きさの電流を流す。さらに、第2制御電極124bと第2入力電極173bとの間の電圧差は、ストレージキャパシタCstに充電され、スイッチング薄膜トランジスタQsがターンオフした後にも維持される。有機発光ダイオードは、駆動薄膜トランジスタQdが流す電流の大きさに応じて異なる強さで発光することによって映像を表示する。
このように、ゲート電極と半導体との重畳位置と、ゲート線及びデータ線と半導体との距離を多様に、かつ不規則にすることにより、均一な画質の薄膜トランジスタ表示板を得ることができる。即ち、半導体とゲート電極の重畳位置と、ゲート線及びデータ線と半導体との距離を多様に、かつ不規則に変化させれば、チャンネル領域または低濃度ドーピング領域に含まれている突起数により、薄膜トランジスタの電気的、光学的特性が多様で不規則に分布することで、均一な画質の薄膜トランジスタ表示板を提供することができる。
以上、本発明の好適な実施形態について詳細に説明したが、本発明の権利範囲はこれに限定されず、特許請求の範囲で定義している本発明の基本概念を利用した当業者の様々な変形及び改良形態も本発明の権利範囲に属するものである。
本発明の一実施形態による液晶表示装置用薄膜トランジスタ表示板の配置図である。 図1に示す薄膜トランジスタ表示板のII-II'-II"線に沿った断面図である。 本発明の実施形態による半導体と半導体のX、Y軸への中心線との関係を示した図である。 低濃度ドーピング領域と突起との関係を示した図である。 本発明の他の実施形態による薄膜トランジスタ表示板における突起とゲート電極及びチャンネル領域の関係を示した図である。 本発明の他の実施形態による薄膜トランジスタ表示板における突起と低濃度ドーピング領域と突起との関係を示した図である。 本発明の他の実施形態による有機発光表示装置用薄膜トランジスタ表示板の構造を示した配置図である。 図7に示す薄膜トランジスタ表示板のVIII-VIII'線に沿った断面図である。 図7に示す薄膜トランジスタ表示板のIX-IX'線に沿った断面図である。
符号の説明
110 基板
121 ゲート線
137 維持電極
151、151a、151b 半導体
171 データ線
190 画素電極
370 発光部材

Claims (14)

  1. 基板と、
    前記基板上に形成され、ソース及びドレイン領域、チャンネル領域を有して多結晶シリコンからなる複数の半導体と、
    前記半導体上に形成されているゲート絶縁膜と、
    前記ゲート絶縁膜上に形成され、前記チャンネル領域と重畳するゲート線と、
    前記ゲート絶縁膜上に形成され、前記ソース領域に接続されるデータ線と、
    前記ゲート絶縁膜上に形成され、前記ドレイン領域に接続される画素電極と、
    を備え、前記半導体において、前記データ線及びゲート線との距離は多様で不規則である薄膜トランジスタ表示板。
  2. 基板と、
    前記基板上に形成され、ソース及びドレイン領域、チャンネル領域を有して多結晶シリコンからなる複数の半導体と、
    前記半導体上に形成されるゲート絶縁膜と、
    前記ゲート絶縁膜上に形成され、前記チャンネル領域と重畳するゲート電極を有する複数のゲート線と、
    前記ゲート絶縁膜上に形成され、前記ソース領域に接続する複数のデータ線と、
    前記ゲート絶縁膜上に形成され、前記ドレイン領域に接続される画素電極と、
    を備え、前記データ線と前記ゲート電極の距離は多様で不規則に分布している薄膜トランジスタ表示板。
  3. 前記ゲート線は前記チャンネル領域と重畳するゲート電極を有し、
    前記データ線と前記ゲート電極の距離が一定である請求項1に記載の薄膜トランジスタ表示板。
  4. 前記データ線と前記半導体の位置が一定である請求項2に記載の薄膜トランジスタ表示板。
  5. 前記半導体は、前記ソース領域とドレイン領域との間に形成される低濃度ドーピング領域をさらに有する請求項1または請求項2に記載の薄膜トランジスタ表示板。
  6. 前記半導体は、連続側面結晶化工程で形成した突起を有し、前記チャンネル領域に含まれている突起数は多様で、前記基板に不規則に分布している請求項1または請求項2に記載の薄膜トランジスタ表示板。
  7. 前記半導体は、連続側面結晶化工程で形成した突起を有し、前記低濃度ドーピング領域に含まれている突起数は多様で、前記基板に不規則に分布している請求項5に記載の薄膜トランジスタ表示板。
  8. 前記突起は、実質的に同一間隔で配置されている請求項6に記載の薄膜トランジスタ表示板。
  9. 前記突起は、実質的に同一間隔で配置されている請求項6に記載の薄膜トランジスタ表示板。
  10. 前記絶縁基板と前記半導体の間に形成されている遮断層をさらに備える請求項1に記載の薄膜トランジスタ表示板。
  11. 前記ゲート線及び前記データ線と前記画素電極の間に形成されている保護膜をさらに備える請求項1に記載の薄膜トランジスタ表示板。
  12. 前記ゲート線と前記データ線の間に形成されている層間絶縁膜と、
    前記層間絶縁膜と前記保護膜の間に形成され、前記ドレイン領域と前記画素電極に接続される出力電極とをさらに備える請求項1に記載の薄膜トランジスタ表示板。
  13. 前記画素電極上部に形成されている隔壁と、
    前記隔壁に取り囲まれた発光部材と、
    をさらに備える請求項1に記載の薄膜トランジスタ表示板。
  14. 前記ゲート線と並んでいる維持電極線をさらに備える請求項1に記載の薄膜トランジスタ表示板。
JP2006008159A 2005-01-19 2006-01-17 薄膜トランジスタ表示板 Abandoned JP2006216941A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020050005012A KR20060084489A (ko) 2005-01-19 2005-01-19 박막 트랜지스터 표시판
KR1020050005304A KR20060084588A (ko) 2005-01-20 2005-01-20 박막 트랜지스터 표시판

Publications (1)

Publication Number Publication Date
JP2006216941A true JP2006216941A (ja) 2006-08-17

Family

ID=36682951

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006008159A Abandoned JP2006216941A (ja) 2005-01-19 2006-01-17 薄膜トランジスタ表示板

Country Status (3)

Country Link
US (1) US20060157711A1 (ja)
JP (1) JP2006216941A (ja)
TW (1) TW200629568A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008311616A (ja) * 2007-06-14 2008-12-25 Samsung Electronics Co Ltd 薄膜トランジスタ表示板及びその製造方法
KR101827848B1 (ko) 2010-10-22 2018-03-23 삼성디스플레이 주식회사 박막 트랜지스터 및 이를 구비한 표시 장치

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060070345A (ko) * 2004-12-20 2006-06-23 삼성전자주식회사 박막 트랜지스터 표시판
KR101304413B1 (ko) * 2006-10-25 2013-09-10 삼성디스플레이 주식회사 표시 장치 및 그의 제조 방법
KR101282897B1 (ko) * 2008-07-08 2013-07-05 엘지디스플레이 주식회사 폴리실리콘 박막트랜지스터 및 그 제조방법
KR101534006B1 (ko) * 2008-07-29 2015-07-06 삼성디스플레이 주식회사 유기 발광 표시 장치
KR101100959B1 (ko) * 2010-03-10 2011-12-29 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를 구비하는 표시 장치
KR101117739B1 (ko) * 2010-03-15 2012-02-24 삼성모바일디스플레이주식회사 박막 트랜지스터 및 그 제조방법
KR101666661B1 (ko) * 2010-08-26 2016-10-17 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 평판 표시 장치
KR20130128148A (ko) 2012-05-16 2013-11-26 삼성디스플레이 주식회사 박막 트랜지스터 및 그를 구비하는 화소회로
CN103309095B (zh) 2013-05-30 2015-08-26 京东方科技集团股份有限公司 一种阵列基板及其制作方法、显示装置
KR102099865B1 (ko) * 2013-08-12 2020-04-13 삼성디스플레이 주식회사 표시 장치
KR102091664B1 (ko) 2013-09-27 2020-03-23 삼성디스플레이 주식회사 유기 발광 표시 장치 및 이의 제조방법
CN107561723B (zh) * 2017-10-13 2020-05-05 京东方科技集团股份有限公司 显示面板和显示装置

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1324540C (zh) * 2003-06-05 2007-07-04 三星Sdi株式会社 具有多晶硅薄膜晶体管的平板显示装置
KR20060070345A (ko) * 2004-12-20 2006-06-23 삼성전자주식회사 박막 트랜지스터 표시판

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008311616A (ja) * 2007-06-14 2008-12-25 Samsung Electronics Co Ltd 薄膜トランジスタ表示板及びその製造方法
KR101827848B1 (ko) 2010-10-22 2018-03-23 삼성디스플레이 주식회사 박막 트랜지스터 및 이를 구비한 표시 장치

Also Published As

Publication number Publication date
US20060157711A1 (en) 2006-07-20
TW200629568A (en) 2006-08-16

Similar Documents

Publication Publication Date Title
JP5269291B2 (ja) 薄膜トランジスタ表示板
JP2006216941A (ja) 薄膜トランジスタ表示板
US9379170B2 (en) Organic light emitting diode display device and method of fabricating the same
US8963137B2 (en) Organic light-emitting display device and method of fabricating the same
KR101219036B1 (ko) 유기 발광 표시 장치
KR102091664B1 (ko) 유기 발광 표시 장치 및 이의 제조방법
US20130056784A1 (en) Organic Light-Emitting Display Device and Method of Fabricating the Same
KR101338021B1 (ko) 박막 트랜지스터, 이를 포함하는 유기 발광 표시 장치 및그 제조 방법
JP2007140530A (ja) 有機発光表示装置
KR101499233B1 (ko) 유기 발광 표시 장치
KR101261609B1 (ko) 박막 트랜지스터, 표시판 및 그 제조 방법
JP2007156494A (ja) 表示装置及びその製造方法
JP2006178449A (ja) 薄膜トランジスタ表示板
JP4926483B2 (ja) 薄膜トランジスタ表示板
KR101304413B1 (ko) 표시 장치 및 그의 제조 방법
EP1970957A2 (en) Thin film transistor, an organic light emitting device including the same, and a manufacturing method thereof
KR20080070429A (ko) 유기 발광 표시 장치 및 그 제조 방법
KR20060084489A (ko) 박막 트랜지스터 표시판
KR20060117635A (ko) 다층 박막, 이를 포함하는 박막 트랜지스터 및 박막트랜지스터 표시판의 제조 방법
KR20140083150A (ko) 유기전계 발광소자 그 제조 방법
KR20060084588A (ko) 박막 트랜지스터 표시판
KR20150050637A (ko) 표시 장치 및 이의 제조 방법
KR20060089833A (ko) 결정화용 마스크, 그를 이용하여 형성한 박막 트랜지스터표시판 및 그의 형성 방법
KR101977667B1 (ko) 유기발광다이오드 표시장치 및 그 제조방법
KR20060084490A (ko) 결정화용 마스크 및 그를 이용한 박막 트랜지스터 표시판

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20081217

A762 Written abandonment of application

Free format text: JAPANESE INTERMEDIATE CODE: A762

Effective date: 20090403