KR101097323B1 - 결정화 방법, 박막 트랜지스터 제조 방법 및 표시 장치 제조 방법 - Google Patents

결정화 방법, 박막 트랜지스터 제조 방법 및 표시 장치 제조 방법 Download PDF

Info

Publication number
KR101097323B1
KR101097323B1 KR1020090128331A KR20090128331A KR101097323B1 KR 101097323 B1 KR101097323 B1 KR 101097323B1 KR 1020090128331 A KR1020090128331 A KR 1020090128331A KR 20090128331 A KR20090128331 A KR 20090128331A KR 101097323 B1 KR101097323 B1 KR 101097323B1
Authority
KR
South Korea
Prior art keywords
amorphous silicon
silicon layer
layer
thin film
forming
Prior art date
Application number
KR1020090128331A
Other languages
English (en)
Other versions
KR20110071700A (ko
Inventor
김광해
김무진
Original Assignee
삼성모바일디스플레이주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성모바일디스플레이주식회사 filed Critical 삼성모바일디스플레이주식회사
Priority to KR1020090128331A priority Critical patent/KR101097323B1/ko
Priority to US12/970,580 priority patent/US8227326B2/en
Publication of KR20110071700A publication Critical patent/KR20110071700A/ko
Application granted granted Critical
Publication of KR101097323B1 publication Critical patent/KR101097323B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02672—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using crystallisation enhancing elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H01L27/1277—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor using a crystallisation promoting species, e.g. local introduction of Ni catalyst
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Optics & Photonics (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

결정화 방법, 박막 트랜지스터 제조 방법 및 표시 장치 제조 방법에서, 기판 상에 비정질 실리콘층을 형성하는 단계, 상기 비정질 실리콘층 상에 니켈 입자를 형성하는 단계, 상기 비정질 실리콘층에 대하여 280℃ 내지 330℃의 상대적 저온에서의 열처리를 통해 상기 니켈 입자를 확산시키는 단계 및 상기 비정질 실리콘층에 레이저를 조사하는 단계를 포함한다.

Description

결정화 방법, 박막 트랜지스터 제조 방법 및 표시 장치 제조 방법{Crystallization method, method of manufacturing a thin film transistor and method of manufacturing a display device}
본 발명의 실시예들은 결정화 방법, 박막 트랜지스터 제조 방법 및 표시 장치 제조 방법에 관한 것으로 더 상세하게는 결정화된 박막의 특성을 향상할 수 있는 결정화 방법, 박막 트랜지스터 제조 방법 및 표시 장치 제조 방법에 관한 것이다.
유기 발광 표시 장치 또는 액정 표시 장치 등의 표시 장치에 사용되는 폴리 실리콘은 통상적으로 비정질 실리콘층에 레이저 조사를 통하여 형성된다. 이 때 활성층의 전기적 특성 향상을 위하여 큰 그레인 사이즈를 갖는 폴리 실리콘으로 활성층이 형성되어야 한다.
그러나 레이저 조사를 통하여 비정질 실리콘층을 폴리 실리콘으로 결정화는 공정은 조사되는 폴리 실리콘의 그레인 사이즈를 증가하는데 한계가 있고, 높은 에너지의 레이저가 활성층 및 활성층 하부의 기판의 변형을 가져온다. 이로 인하여 결정화된 박막 특성을 향상하는데 한계가 있다.
본 발명의 실시예들은 결정화된 박막의 특성을 향상할 수 있는 결정화 방법을 제공한다.
본 발명의 실시예들은 결정화 방법을 사용한 박막 트랜지스터 제조 방법을 제공한다.
본 발명의 실시예들은 상기 결정화 방법을 사용한 표시 장치 제조 방법을 제공한다.
본 발명의 실시예들에 따르면, 기판 상에 비정질 실리콘층을 형성하는 단계, 상기 비정질 실리콘층 상에 니켈 입자를 형성하는 단계, 상기 비정질 실리콘층에 대하여 280℃ 내지 330℃의 상대적 저온에서의 열처리를 통해 상기 니켈 입자를 확산시키는 단계 및 상기 비정질 실리콘층에 레이저를 조사하는 단계를 포함하는 결정화 방법을 개시한다.
본 발명의 실시예들에 따르면, 기판 상에 활성층, 상기 활성층과 절연되는 게이트 전극 및 상기 활성층과 전기적으로 연결되는 소스 전극 및 드레인 전극을 포함하는 박막 트랜지스터 제조 방법에 있어서, 상기 활성층을 형성하는 단계는 상기 기판 상에 비정질 실리콘층을 형성하는 단계, 상기 비정질 실리콘층 상에 니켈 입자를 형성하는 단계, 상기 비정질 실리콘층에 대하여 280℃ 내지 330℃의 상대적 저온에서의 열처리를 통해 상기 니켈 입자를 확산시키는 단계 및 상기 비정질 실리콘층에 레이저를 조사하는 단계를 포함하는 박막 트랜지스터 제조 방법을 개시한다.
본 발명의 실시예들에 따르면, 박막 트랜지스터 및 상기 박막 트랜지스터와 전기적으로 연결되는 소자를 포함하는 표시 장치 제조 방법에 있어서, 상기 박막 트랜지스터에 포함된 활성층을 형성하는 단계는 비정질 실리콘층을 형성하는 단계, 상기 비정질 실리콘층 상에 니켈 입자를 형성하는 단계, 상기 비정질 실리콘층에 대하여 280℃ 내지 330℃의 상대적 저온에서의 열처리를 통해 상기 니켈 입자를 확산시키는 단계 및 상기 비정질 실리콘층에 레이저를 조사하는 단계를 포함하는 표시 장치 제조 방법을 개시한다.
본 발명의 실시예들에 따르면 결정화 시드의 역할을 하는 니켈의 농도를 최적으로 조절하여 후속하여 누설 전류 등의 발생을 줄일 수 있다.
또한, 니켈을 저온을 통해 확산시킴으로써 고온의 열처리에서 오는 손상을 줄일 수 있으며 상대적으로 큰 그레인 사이즈를 갖는 폴리 실리콘을 수득할 수 있다.
이하, 첨부된 도면들을 참조하여 결정화 방법, 박막 트랜지스터 제조 방법 및 표시 장치 제조 방법의 실시예들을 설명한다. 여기서 i) 첨부된 도면들에 도시된 형상, 크기, 비율, 각도, 개수, 동작 등은 개략적인 것으로 다소 변경될 수 있다. ii) 도면은 관찰자의 시선으로 도시되기 때문에 도면을 설명하는 방향이나 위치는 관찰자의 위치에 따라 다양하게 변경될 수 있다. iii) 도면 번호가 다르더라도 동일한 부분에 대해서는 동일한 도면 부호가 사용될 수 있다. iv) '포함한다', '갖는다', '이루어진다' 등이 사용되는 경우 '~만'이 사용되지 않는 이상 다른 부 분이 추가될 수 있다. v) 단수로 설명되는 경우 다수로도 해석될 수 있다. vi) 수치, 형상, 크기의 비교, 위치 관계 등이 '약', '실질적', '상대적' 등으로 설명되지 않아도 통상의 오차 범위가 포함되도록 해석된다. vii) '~후', '~전', '이어서', '그리고', '여기서', '후속하여' 등의 용어가 사용되더라도 시간적 위치를 한정하는 의미로 사용되지는 않는다. viii) '~상에', '~상부에' 등으로 두 부분의 위치 관계가 설명되는 경우 '바로'가 사용되지 않는 이상 두 부분 사이에 하나 이상의 다른 부분이 개재될 수도 있다. ix) 부분들이 '~또는', '및/또는' 으로 연결되는 경우 부분들 단독뿐만 아니라 조합도 포함되게 해석되나 '~또는 ~중 하나'로 연결되는 경우 부분들 단독으로만 해석된다.
도 1a 내지 도 1e는 본 발명의 실시예들에 관한 결정화 방법을 순차적으로 도시한 단면도들이다.
도 1a를 참조하면 기판(101) 상에 버퍼층(103)을 형성한다. 이어서 버퍼층(103) 상에 비정질 실리콘층(104)을 형성한다.
기판(101)은 규소(Si)를 포함하는 투명한 유리 재질로 이루어질 수 있다. 기판(101)은 반드시 이에 한정되는 것은 아니며 투명한 플라스틱 재로 형성할 수도 있다. 플라스틱 기판은 절연성 유기물로 형성할 수 있다. 절연성 유기물의 예들은 폴리에테르술폰(PES, polyethersulphone), 폴리아크릴레이트(PAR, polyacrylate), 폴리에테르 이미드(PEI, polyetherimide), 폴리에틸렌 나프탈레이트(PEN, polyethyelenen napthalate), 폴리에틸렌 테레프탈레이드(PET, polyethyeleneterepthalate), 폴리페닐렌 설파이드(polyphenylene sulfide, PPS), 폴리아릴레이트(polyallylate), 폴리이미드(polyimide), 폴리카보네이트(PC), 셀룰로오스 트리 아세테이트(TAC), 셀룰로오스 아세테이트 프로피오네이트(cellulose acetate propionate: CAP) 등을 포함할 수 있다. 이들은 단독 또는 혼합으로 사용될 수 있다.
또한 기판(101)은 금속으로도 형성할 수 있는데 금속으로 기판(101)을 형성할 경우 기판(101)은 철, 크롬, 망간, 니켈, 티타늄, 몰리브덴, 스테인레스 스틸(SUS), Invar 합금, Inconel 합금, Kovar 합금 등을 포함할 수 있다. 이들은 단독 또는 혼합으로 사용될 수 있다. 이 때 기판(101)은 포일(foil) 형태일 수 있다.
기판(101)의 상면을 실질적으로 평탄하게 하고 기판(101)으로의 불순물의 침투를 차단하기 위하여 기판(101) 상에 버퍼층(103)을 형성할 수 있다. 버퍼층(103)은 실리콘 산화물(SiO2) 및/또는 실리콘 질화물(SiNx) 등으로 형성할 수 있다.
기판(101) 상에 비정질 실리콘층(104)을 형성한다. 비정질 실리콘층(104)은 다양한 방법에 의하여 형성될 수 있는데 예를 들면 화학 기상 증착(CVD, chemical vapor deposition)법에 의하여 형성할 수 있다.
도 1b를 참조하면 비정질 실리콘층(104) 상에 니켈 입자(105a)들을 형성한다. 니켈 입자(105a)는 원자층 증착(ALD, atomic layer deposition) 방법이나 스퍼터링(sputtering) 방법에 의하여 형성할 수 있다. 이를 통하여 원하는 농도로 니켈 입자(105a)들을 효과적으로 비정질 실리콘층(104) 상에 형성할 수 있다.
니켈 입자(105a)를 비정질 실리콘층(104) 상에 약 1012 atoms/㎠ 미만의 면밀도로 배치하는 경우에 공정 및 장비 특성상 니켈 입자(105a)의 정밀한 면밀도 제어가 어렵다. 니켈 입자(105a)를 비정질 실리콘층(104) 상에 1014 atoms/㎠ 를 초과하는 면밀도로 배치하는 경우에 비정질 실리콘층(104)을 결정화하여 형성한 활성층을 구비하는 박막 트랜지스터 또는 표시 장치의 전기적 특성이 열화된다. 따라서 니켈 입자(105a)를 비정질 실리콘층(104) 상에 약 1012 atoms/㎠ 내지 약 1014 atoms/㎠의 면밀도로 배치할 수 있다.
도 1c를 참조하면 열처리 공정을 진행하여 도 1b의 니켈 입자(105a)가 확산(diffusion)되어 니켈을 함유하는 비정질 실리콘층(104a)을 형성한다.
열처리 공정은 약 280℃ 내지 약 330℃에서 진행할 수 있다.
열처리 공정이 280℃미만에서 진행될 경우 니켈 입자(105a)가 비정질 실리콘층(104)에 완전히 확산되지 않는다. 반면에 열처리 공정이 330℃를 초과하는 온도에서 진행될 경우 니켈 입자(105a)로 인하여 비정질 실리콘층(104)이 단결정화되어 결정들의 그레인 사이즈(grain size)가 원하는 크기에 달하지 않고 작아지며 후속 공정에서 레이저 조사 공정을 거쳐도 원하는 크기의 그레인 사이즈를 갖는 폴리실리콘을 형성할 수 없다. 따라서 열처리 공정은 약 280℃ 내지 약 330℃에서 진행할 수 있다.
도 1d를 참조하면 레이저 조사 장치(120)를 이용하여 레이저를 조사한다. 구체적으로 니켈 입자가 함유된 비정질 실리콘층(104a)에 레이저를 조사한다. 이 때 레이저 조사 장치(120)는 니켈 입자가 함유된 비정질 실리콘층(104a)이 결정화될 수 있을 정도의 에너지를 갖는 레이저를 조사한다. 이때의 레이저 조사 에너지는 니켈 입자 형성 없이 비정질 실리콘층을 결정화하는 공정에 사용되는 레이저 조사 에너지보다 낮은 값이다. 레이저 결정화를 통하여 도 1e에 도시한 것과 같이 다결정 실리콘층(104b)이 형성된다.
본 실시예의 결정화 방법은 레이저를 조사하기 전에 니켈 입자(105a)를 형성한 후에 열처리 하여 니켈 입자(105a)를 비정질 실리콘층(104)에 고르게 확산시킨다. 이를 통하여 니켈 입자(105a)는 레이저 조사 공정 시 결정 성장의 씨드(seed)로 작용하여 그레인 사이즈가 상대적으로 큰 다결정 실리콘층(104b)을 형성할 수 있다.
특히 니켈 입자(105a)를 형성한 후 열처리 공정을 진행할 때 온도를 제어하여 니켈 입자(105a)가 효과적으로 확산되도록 한다. 또한 열처리 공정 온도를 제어하여 레이저 조사 전에 비정질 실리콘층(104)이 미리 결정화하여 그레인 사이즈가 작아지는 것을 방지하여 그레인 사이즈가 상대적으로 큰 다결정 실리콘층(104b)을 형성할 수 있다.
한편 니켈 입자(105a)의 농도를 제어하여 다결정 실리콘층(104b)을 사용한 박막 트랜지스터의 전기적 특성이 열화되는 것을 방지할 수 있다. 즉, 상술한 바와 같이 적절한 양의 니켈 입자(105a)를 사용함으로써 도전성을 띠는 니켈 입자(105a)가 후속하여 누설 전류와 같은 문제를 발생시키지 않도록 할 수 있다.
또한 니켈 입자(105a)가 결정 성장의 씨드로 작용하므로 결정화를 위한 레이저 에너지를 감소할 수 있다. 이를 통하여 결정화 공정 시 레이저로 인한 기 판(101)의 변형 및 다결정 실리콘층(104b)의 손상을 방지할 수 있다.
본 실시예의 결정화 방법은 다양한 분야에 적용이 가능하다. 예를 들어, 박막 트랜지스터 제조 방법 및 표시 장치 제조 방법에 적용이 가능한데 이에 대하여 설명하기로 한다.
도 2a 내지 도 2c는 본 발명의 일 실시예에 관한 박막 트랜지스터 제조 방법을 설명하기 위한 단면도들이다. 본 실시예는 도 1a 내지 도 1e에서 설명한 결정화 방법을 이용한다. 그러므로 반복되는 내용은 생략한다.
도 2a를 참조하면 다결정 실리콘층(104b)를 소정의 형태로 패터닝하여 활성층(104c)을 형성한다. 활성층(104c)의 패터닝은 포토 리소그래피법을 이용하여 진행할 수 있다.
도 2b를 참조하면 활성층(104c) 상에 게이트 절연막(105) 및 게이트 전극(106)을 형성한다. 게이트 절연막(105)은 활성층(104c)과 게이트 전극(106)을 절연하도록 다양한 절연 물질을 이용하여 형성할 수 있다. 게이트 전극(106)은 다양한 금속 및 금속 합금으로 형성할 수 있다.
이 때 게이트 전극(106)을 마스크로 이용하여 활성층(104c)에 불순물을 도핑하여 활성층(104c)에 소스 영역 및 드레인 영역을 형성할 수 있다.
도 2c를 참조하면 게이트 전극(106)을 덮도록 층간 절연막(107)이 형성된다. 층간 절연막(107)상부에는 소스 전극(108) 및 드레인 전극(109)이 형성되는데 소스 전극(108) 및 드레인 전극(109)은 활성층(104c)의 소스 영역 및 드레인 영역과 연결되도록 형성한다. 이를 통하여 최종적으로 박막 트랜지스터(110)가 완성된다.
본 실시예에서는 탑게이트 구조의 박막 트랜지스터(110)를 도시하였으나 본 발명은 이에 한정되지 않고 다결정 실리콘층을 활성층으로 이용하는 다양한 박막 트랜지스터에 사용할 수 있다.
본 실시예의 박막 트랜지스터 제조 방법은 활성층(104c)의 형성을 위하여 비정질 실리콘층에 레이저를 조사하여 결정화 공정을 진행한다. 이 때 레이저를 조사하기 전에 니켈 입자를 형성한 후에 열처리 하여 니켈 입자가 비정질 실리콘층에 고르게 확산시켜서 레이저 조사를 통한 결정화 공정 중 니켈 입자들이 결정 성장의 씨드(seed)로 작용하여 그레인 사이즈가 상대적으로 큰 다결정 실리콘을 포함하는 활성층(104c)을 형성할 수 있다.
이를 통하여 전기적 특성이 향상된 박막 트랜지스터(110)를 제조할 수 있다.
한편 니켈 입자(105a)의 농도를 제어하여 활성층(104c)의 열화로 인한 박막 트랜지스터(110)의 전기적 특성이 열화되는 것을 방지할 수 있다.
도 3a 및 도 3b는 본 발명의 일 실시예에 관한 표시 장치 제조 방법을 순차적으로 도시한 단면도들이다. 본 실시예는 전술한 실시예의 결정화 방법 및 박막 트랜지스터 제조 방법을 이용한다. 그러므로 설명의 편의를 위하여 전술한 실시예의 도 1a 내지 도 1e, 도 2a 내지 도 2c와 중첩되는 내용은 생략하고, 그 후의 공정부터 설명하기로 한다.
또한, 설명의 편의상 본 실시예에서는 유기 발광 표시 장치를 표시 장치의 예로서 설명하였으나 액정 표시 장치 등의 표시 장치에도 적용될 수 있다.
도 3a를 참조하면 소스 전극(108) 및 드레인 전극(109) 상에 비아홀(111a)을 구비하는 평탄화막(111)을 형성한다. 평탄화막(111)은 유기물 또는 무기물을 포함하는 절연 물질로 형성할 수 있다.
도 3b를 참조하면 드레인 전극(109)과 전기적으로 연결되도록 유기 발광 소자(116)를 형성한다. 유기 발광 소자(116)는 제1 전극(112), 유기 발광층을 구비하는 중간층(114) 및 제2 전극(115)을 구비한다.
구체적으로 평탄화막(111) 상에 제1 전극(112)은 투명 전극 또는 반사 전극으로 형성할 수 있다. 제1 전극(112)을 투명 전극으로 형성할 때는 인듐주석산화물(ITO), 인듐아연산화물(IZO), 아연산화물(ZnO), 인듐산화물(In2O3) 등으로 형성할 수 있고, 반사전극으로 형성할 때에는 은(Ag), 마그네슘(Mg), 알루미늄(Al), 백금(Pt), 납(Pd), 금(Au), 니켈(Ni), 니오븀(Nd), 이리듐(Ir), 크롬(Cr), 이들의 합금 등으로 반사막을 형성하고 상기 반사막 위에 ITO, IZO, ZnO 또는 In2O3로 막을 형성하여 구현할 수 있다. 여기서 인듐주석산화물(ITO), 인듐아연산화물(IZO), 아연산화물(ZnO), 인듐산화물(In2O3) 등은 단독 또는 혼합으로 사용될 수 있다. 또한, 은(Ag), 마그네슘(Mg), 알루미늄(Al), 백금(Pt), 납(Pd), 금(Au), 니켈(Ni), 니오븀(Nd), 이리듐(Ir), 크롬(Cr), 이들의 합금은 단독 또는 혼합으로 사용될 수 있다.
제1 전극(112)은 비아홀(111a)을 통하여 소스 전극(108) 및 드레인 전극(109)중 어느 하나의 전극과 접하게 된다.
제1 전극(112) 상에 화소 정의막(113)이 형성된다. 화소 정의막(113)은 유기 물 또는 무기물로 형성할 수 있다. 화소 정의막(113)은 제1 전극(112)의 소정의 영역을 노출하도록 형성한다.
그리고 제1 전극(112)와 접하도록 중간층(114)을 형성한다. 중간층(114)은 유기 발광층을 구비한다. 중간층(114)은 제1 전극(112)과 제2 전극(115)의 전기적 구동에 의해 발광한다. 중간층(114)은 유기물로 형성되는데, 중간층(114)의 유기 발광층이 저분자 유기물로 형성되는 경우 유기 발광층을 중심으로 제1 전극(112)의 방향으로 홀 수송층(hole transport layer: HTL) 및 홀 주입층(hole injection layer: HIL) 등이 적층되고, 제2 전극(115) 방향으로 전자 수송층(electron transport layer: ETL) 및 전자 주입층(electron injection layer: EIL) 등이 적층된다. 이외에도 필요에 따라 다양한 층들이 적층될 수 있다. 중간층(114)에 사용 가능한 유기 재료도 구리 프탈로시아닌(CuPc: copper phthalocyanine), N,N-디(나프탈렌-1-일)-N,N'-디페닐-벤지딘 (N,N'-Di(naphthalene-1-yl)-N,N'-diphenyl-benzidine: NPB) , 트리스-8-하이드록시퀴놀린 알루미늄(tris-8-hydroxyquinoline aluminum)(Alq3) 등을 비롯해 다양한 적용 예가 포함될 수 있다.
한편, 중간층(114)의 유기 발광층이 고분자 유기물로 형성되는 경우에는 유기 발광층을 중심으로 제1 전극(112)의 방향으로 홀 수송층(hole transport layer: HTL)만이 포함될 수 있다. 상기 고분자 홀 수송층은 폴리에틸렌 디히드록시티오펜 (PEDOT: poly-(2,4)-ethylene-dihydroxy thiophene)이나, 폴리아닐린(PANI: polyaniline) 등을 사용하여 잉크젯 프린팅이나 스핀 코팅의 방법에 의해 제1 전극(112) 상부에 형성되며, 고분자 유기 발광층은 PPV, Soluble PPV's, Cyano-PPV, 폴리플루오렌(Polyfluorene) 등을 사용할 수 있으며 잉크젯 프린팅이나 스핀 코팅 또는 레이저를 이용한 열전사방식 등의 통상의 방법으로 컬러 패턴을 형성할 수 있다.
중간층(114) 상에 제2 전극(115)이 형성된다. 제2 전극(115)은 일함수가 작은 금속 즉, Ag, Mg, Al, Pt, Pd, Au, Ni, Nd, Ir, Cr, Li, Ca 및 이들의 화합물을 증착한 후, 그 위에 ITO, IZO, ZnO, 또는 In2O3 등의 투명 도전물질을 증착하여 형성할 수 있다.
제2 전극(115) 상에 밀봉 부재(미도시)가 배치될 수 있다. 밀봉 부재(미도시)는 외부의 수분이나 산소 등으로부터 중간층(114) 및 기타층을 보호하기 위해 형성하는 것으로 밀봉 부재(미도시)는 투명한 재질로 형성된다. 이를 위해 글라스, 플라스틱 또는 유기물과 무기물의 복수의 중첩된 구조일 수도 있다.
도 4a 내지 도 4d는 본 발명의 다른 실시예에 관한 표시 장치 제조 방법을 순차적으로 도시한 단면도들이다. 설명의 편의를 위하여 전술한 실시예와 상이한 내용을 중심으로 설명하기로 한다. 표시 장치로서 유기 발광 표시 장치를 예로 들어 설명하였으나 본 실시예는 액정 표시 장치에도 적용될 수 있다.
도 4a를 참조하면 베이스 부재(201) 상에 기판(202), 버퍼층(203) 및 비정질 실리콘층(204)을 형성한다. 베이스 부재(201)는 투명한 유리 재질로 형성할 수 있다.
기판(202)은 플렉시블한 재질로 형성한다. 기판(202)은 유기물을 포함할 수있다. 유기물의 예들은 폴리에테르술폰(PES, polyethersulphone), 폴리아크릴레이 트(PAR, polyacrylate), 폴리에테르 이미드(PEI, polyetherimide), 폴리에틸렌 나프탈레이트(PEN, polyethyelenen napthalate), 폴리에틸렌 테레프탈레이드(PET, polyethyeleneterepthalate), 폴리페닐렌 설파이드(polyphenylene sulfide: PPS), 폴리아릴레이트(polyallylate), 폴리이미드(polyimide), 폴리카보네이트(PC), 셀룰로오스 트리 아세테이트(TAC), 셀룰로오스 아세테이트 프로피오네이트(cellulose acetate propionate: CAP) 등을 포함할 수 있다. 이들은 단독 또는 혼합으로 사용될 수 있다.
기판(202)의 상면을 평활하게 하고 기판(202)으로의 불순 원소의 침투를 차단하기 위하여 기판(202) 상에 버퍼층(203)을 형성할 수 있다. 버퍼층(203)은 SiO2 및/또는 SiNx 등으로 형성할 수 있다. 버퍼층(203) 상에 비정질 실리콘층(204)을 형성한다.
도 4b를 참조하면 비정질 실리콘층(204)에 니켈을 확산시켜 열처리함으로써 니켈을 함유하는 비정질 실리콘층을 형성한다. 그리고 니켈을 함유하는 비정질 실리콘층에 레이저를 조사하여 결정화함으로써 다결정 실리콘층(204b)을 형성한다. 이에 대해서는 도 1b 내지 도 1e에서 설명하였는바 더 이상의 설명은 생략한다.
니켈 입자가 결정 성장의 씨드로 작용하므로 결정화를 위한 레이저 에너지를 감소시킬 수 있다. 플렉시블한 본 실시예의 기판(202)은 플라스틱을 포함할 수 있어 열에 인하여 손상되기 쉽다. 그러나 본 실시예의 결정화 공정 시 니켈 입자가 결정 성장의 씨드로 작용하여 결정화가 효과적으로 진행되도록 하여 조사되는 레이 저의 에너지를 감소할 수 있다. 이를 통하여 기판(202)의 변형 없이 레이저 결정화를 진행할 수 있다.
도 4c를 참조하면 다결정 실리콘층(204b)을 패터닝하여 활성층(204c)을 형성하고, 활성층(204c) 상에 게이트 절연막(205) 및 게이트 전극(206)을 형성한다. 그리고 게이트 전극(206)을 덮도록 층간 절연막(207)을 형성하고, 층간 절연막(207)상부에는 소스 전극(208) 및 드레인 전극(209)가 형성된다.
소스 전극(208) 및 드레인 전극(209) 상에 비아홀(211a)을 구비하는 평탄화막(211)을 형성한다. 그리고 드레인 전극(209)과 전기적으로 연결되도록 유기 발광 소자(216)를 형성한다. 유기 발광 소자(216)는 제1 전극(212), 유기 발광층을 구비하는 중간층(214) 및 제2 전극(215)을 구비한다.
구체적으로 평탄화막(211) 상에 제1 전극(212)을 형성한다. 제1 전극(212)은 비아홀(211a)을 통하여 소스 전극(208) 및 드레인 전극(209)중 어느 하나의 전극과 접하게 된다. 제1 전극(212) 상에 화소 정의막(213)이 형성된다. 화소 정의막(213)은 제1 전극(212)의 소정의 영역을 노출하도록 형성한다.
그리고 제1 전극(212)와 접하도록 중간층(214)을 형성한다. 중간층(214)은 유기 발광층을 구비한다. 중간층(214) 상에 제2 전극(215)이 형성된다. 중간층(214)은 제1 전극(212)과 제2 전극(215)의 전기적 구동에 의해 발광한다.
제2 전극(215) 상에 밀봉 부재(미도시)가 배치될 수 있다. 밀봉 부재(미도시)는 외부의 수분이나 산소 등으로부터 중간층(214) 및 기타층을 보호하기 위해 형성하는 것으로 밀봉 부재(미도시)는 투명한 재질로 형성된다. 이를 위해 글라스, 플라스틱 또는 유기물과 무기물의 복수의 중첩된 구조일 수도 있다.
도 4d를 참조하면 베이스 부재(201)를 박리하여 표시 장치(200)를 완성한다. 박리 공정은 소정의 에너지를 베이스 부재(201)에 가하여 진행하는데 레이저 장치를 이용하여 진행할 수 있다.
본 실시예에서는 플렉시블한 재료를 포함하도록 기판(202)을 형성하여 플렉시블한 표시 장치(200)를 제조할 수 있다.
이 때 활성층(204c)을 형성하기 위한 결정화 공정 중 니켈 입자의 형성 및 열처리를 통하여 니켈 입자를 비정질 실리콘층에 확산시켜 니켈 입자가 결정화 공정 중 결정 성장의 씨드로 작용하여 결정화 공정의 효율이 향상되고 결정화를 위한 레이저 에너지를 감소할 수 있다. 이를 통하여 결정화 공정 중 기판(202)이 손상되는 것을 방지하여 플렉시블한 특성을 갖는 표시 장치(200)를 제조할 수 있다.
도면에 도시된 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 다른 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의하여 정해져야 할 것이다.
도 1a 내지 도 1e는 본 발명의 일 실시예에 관한 결정화 방법을 순차적으로 도시한 단면도들이다.
도 2a 내지 도 2c는 본 발명의 일 실시예에 관한 박막 트랜지스터 제조 방법을 순차적으로 도시한 단면도들이다.
도 3a 및 도 3b는 본 발명의 일 실시예에 관한 표시 장치 제조 방법을 순차적으로 도시한 단면도들이다.
도 4a 내지 도 4d는 본 발명의 다른 실시예에 관한 표시 장치 제조 방법을 순차적으로 도시한 단면도들이다.
<도면의 주요부분에 대한 부호의 간단한 설명>
100, 200: 표시 장치 101, 202: 기판
103, 203: 버퍼층 104, 204: 비정질 실리콘층
104b, 204b: 다결정 실리콘층 104c, 204c: 활성층
105, 205: 게이트 절연막 106, 206: 게이트 전극
107, 207: 층간 절연막 108, 208: 소스 전극
109, 209: 드레인 전극 110: 박막 트랜지스터
111, 211: 층간 절연막 111a, 211a: 비아홀
112, 212: 제1 전극 113, 213: 화소 정의막
114, 214: 중간층 115, 215: 제2 전극
116, 216: 소자 120: 레이저 조사 장치
201: 베이스 부재

Claims (10)

  1. 기판 상에 비정질 실리콘층을 형성하는 단계;
    상기 비정질 실리콘층 상에 니켈 입자를 형성하는 단계;
    상기 비정질 실리콘층에 대하여 280℃ 내지 330℃의 상대적 저온에서의 열처리를 통해 상기 니켈 입자를 확산시키는 단계; 및
    상기 비정질 실리콘층에 레이저를 조사하는 단계를 포함하는 결정화 방법.
  2. 제1 항에 있어서,
    상기 니켈 입자를 형성하는 단계는 스퍼터링 또는 원자층 증착을 이용하여 수행하는 결정화 방법.
  3. 제1 항에 있어서,
    상기 니켈 입자를 형성하는 단계는 상기 비정질 실리콘층 상에 상기 니켈을 1012 atoms/㎠내지 1014 atoms/㎠의 면밀도로 배치하는 결정화 방법.
  4. 삭제
  5. 기판 상에 활성층, 상기 활성층과 절연되는 게이트 전극 및 상기 활성층과 전기적으로 연결되는 소스 전극 및 드레인 전극을 포함하는 박막 트랜지스터 제조 방법에 있어서,
    상기 활성층을 형성하는 단계는:
    상기 기판 상에 비정질 실리콘층을 형성하는 단계;
    상기 비정질 실리콘층 상에 니켈 입자를 형성하는 단계;
    상기 비정질 실리콘층에 대하여 280℃ 내지 330℃의 상대적 저온에서의 열처리를 통해 상기 니켈 입자를 확산시키는 단계; 및
    상기 비정질 실리콘층에 레이저를 조사하는 단계를 포함하는 박막 트랜지스터 제조 방법.
  6. 제5 항에 있어서,
    상기 니켈 입자를 형성하는 단계는 상기 비정질 실리콘층 상에 상기 니켈을 1012 atoms/㎠내지 1014 atoms/㎠의 면밀도로 배치하는 박막 트랜지스터 제조 방법.
  7. 박막 트랜지스터 및 상기 박막 트랜지스터와 전기적으로 연결되는 소자를 포함하는 표시 장치 제조 방법에 있어서,
    상기 박막 트랜지스터에 포함된 활성층을 형성하는 단계는:
    비정질 실리콘층을 형성하는 단계;
    상기 비정질 실리콘층 상에 니켈 입자를 형성하는 단계;
    상기 비정질 실리콘층에 대하여 280℃ 내지 330℃의 상대적 저온에서의 열처리를 통해 상기 니켈 입자를 확산시키는 단계; 및
    상기 비정질 실리콘층에 레이저를 조사하는 단계를 포함하는 표시 장치 제조 방법.
  8. 제7 항에 있어서,
    상기 니켈 입자를 형성하는 단계는 상기 비정질 실리콘층 상에 상기 니켈을 1012 atoms/㎠내지 1014 atoms/㎠의 면밀도로 배치하는 표시 장치 제조 방법.
  9. 제7 항에 있어서,
    상기 박막 트랜지스터는 플렉시블한 재료를 포함하는 기판 상에 배치되는 표시 장치 제조 방법.
  10. 제9 항에 있어서,
    상기 기판의 면 중 상기 박막 트랜지스터를 향하는 면의 반대면에 베이스부재가 배치되고, 상기 박막 트랜지스터 상에 상기 소자를 형성한 후에 상기 베이스 부재는 상기 기판과 박리되는 표시 장치 제조 방법.
KR1020090128331A 2009-12-21 2009-12-21 결정화 방법, 박막 트랜지스터 제조 방법 및 표시 장치 제조 방법 KR101097323B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020090128331A KR101097323B1 (ko) 2009-12-21 2009-12-21 결정화 방법, 박막 트랜지스터 제조 방법 및 표시 장치 제조 방법
US12/970,580 US8227326B2 (en) 2009-12-21 2010-12-16 Laser crystallization of amorphous silicon layer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090128331A KR101097323B1 (ko) 2009-12-21 2009-12-21 결정화 방법, 박막 트랜지스터 제조 방법 및 표시 장치 제조 방법

Publications (2)

Publication Number Publication Date
KR20110071700A KR20110071700A (ko) 2011-06-29
KR101097323B1 true KR101097323B1 (ko) 2011-12-23

Family

ID=44151677

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090128331A KR101097323B1 (ko) 2009-12-21 2009-12-21 결정화 방법, 박막 트랜지스터 제조 방법 및 표시 장치 제조 방법

Country Status (2)

Country Link
US (1) US8227326B2 (ko)
KR (1) KR101097323B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9337280B2 (en) 2013-04-04 2016-05-10 Samsung Display Co., Ltd. Transistors, methods of forming transistors and display devices having transistors

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20130061543A (ko) * 2011-12-01 2013-06-11 삼성디스플레이 주식회사 픽셀간의 누설전류를 방지하는 유기발광소자
US10283365B1 (en) 2017-11-13 2019-05-07 Globalfoundries Inc. Technique and related semiconductor devices based on crystalline semiconductor material formed on the basis of deposited amorphous semiconductor material

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100618614B1 (ko) * 2003-09-02 2006-09-08 진 장 플렉서블 금속 기판 상의 실리콘 박막 형성 방법

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW264575B (ko) * 1993-10-29 1995-12-01 Handotai Energy Kenkyusho Kk
US6326248B1 (en) * 1994-06-02 2001-12-04 Semiconductor Energy Laboratory Co., Ltd. Process for fabricating semiconductor device
KR100653263B1 (ko) * 2000-12-29 2006-12-01 엘지.필립스 엘시디 주식회사 실리콘막의 결정화 방법
US6815788B2 (en) * 2001-08-10 2004-11-09 Hitachi Cable Ltd. Crystalline silicon thin film semiconductor device, crystalline silicon thin film photovoltaic device, and process for producing crystalline silicon thin film semiconductor device
US7351300B2 (en) * 2001-08-22 2008-04-01 Semiconductor Energy Laboratory Co., Ltd. Peeling method and method of manufacturing semiconductor device
JP4815600B2 (ja) 2005-09-06 2011-11-16 株式会社テラセミコン 多結晶シリコン薄膜製造方法及びその製造装置
KR100778781B1 (ko) 2005-12-16 2007-11-27 주식회사 테라세미콘 다결정 실리콘 박막 제조방법 및 그 제조장치
KR101171189B1 (ko) * 2005-10-21 2012-08-06 삼성전자주식회사 더미 글래스 기판과 표시장치의 제조방법
KR100753997B1 (ko) 2006-02-10 2007-09-03 황진하 니켈 산화물 박막 형성방법과 이를 이용한 비정질 실리콘박막의 결정화 방법 및 박막 트랜지스터 제조 방법.
KR100804527B1 (ko) 2006-07-05 2008-02-20 삼성에스디아이 주식회사 박막 트랜지스턱 기판의 제조방법 및 이를 이용한 유기발광 디스플레이 장치의 제조방법
KR101304413B1 (ko) 2006-10-25 2013-09-10 삼성디스플레이 주식회사 표시 장치 및 그의 제조 방법
KR101138869B1 (ko) 2006-12-22 2012-05-14 삼성전자주식회사 유기발광 디스플레이의 단위 화소부 구동소자의 제조방법
KR20090069542A (ko) 2007-12-26 2009-07-01 엘지디스플레이 주식회사 플렉서블 디스플레이 및 그의 제조 방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100618614B1 (ko) * 2003-09-02 2006-09-08 진 장 플렉서블 금속 기판 상의 실리콘 박막 형성 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9337280B2 (en) 2013-04-04 2016-05-10 Samsung Display Co., Ltd. Transistors, methods of forming transistors and display devices having transistors

Also Published As

Publication number Publication date
US8227326B2 (en) 2012-07-24
US20110151601A1 (en) 2011-06-23
KR20110071700A (ko) 2011-06-29

Similar Documents

Publication Publication Date Title
KR101074813B1 (ko) 유기 발광 표시 장치 및 그 제조 방법
US8319221B2 (en) Organic light-emitting display apparatus and method of manufacturing the same
US9012890B2 (en) Organic light-emitting display device and manufacturing method of the same
US8525174B2 (en) Organic light emitting display device and method of manufacturing the same
US8859306B2 (en) Method of manufacturing flexible display apparatus including multiple plastic films
KR101782557B1 (ko) 유기 발광 디스플레이 장치 및 그 제조 방법
US9064831B2 (en) Organic light-emitting display apparatus
US8378353B2 (en) Organic light emitting diode display device and method of manufacturing the same
US7786494B2 (en) Thin film transistor, method of manufacturing the same, organic light emitting display apparatus comprising the thin film transistor, and method of manufacturing the same
US9202896B2 (en) TFT, method of manufacturing the TFT, and method of manufacturing organic light emitting display device including the TFT
US10396140B2 (en) Thin film transistor including a vertical channel and display apparatus using the same
US8525161B2 (en) Organic light emitting display apparatus and method of manufacturing the same
US8507912B2 (en) Organic light-emitting display device and method of manufacturing the same
US8729552B2 (en) Backplane for flat panel display apparatus, flat panel display apparatus including the same, and method of manufacturing backplane for flat panel display apparatus
KR20130007310A (ko) 유기 발광 소자, 유기 발광 표시 장치 및 그 제조 방법
US9070904B2 (en) Method of manufacturing organic light emitting diode display
US20140099738A1 (en) Laser irradiation apparatus and method of manufacturing organic light-emitting display apparatus using the same
US9425214B2 (en) Thin film transistor substrate, method of manufacturing the same, and organic light emitting diode display using the same
KR20120092412A (ko) 결정화 장치, 결정화 방법 및 유기 발광 표시 장치의 제조 방법
KR20140126439A (ko) 투명 플렉시블 표시장치의 제조방법 및 이를 이용한 투명 플렉시블 표시장치
KR101097323B1 (ko) 결정화 방법, 박막 트랜지스터 제조 방법 및 표시 장치 제조 방법
US20140312315A1 (en) Back plane of flat panel display and method of manufacturing the same
US20110241013A1 (en) Thin film transistor, method of producing the same and flexible display device including the thin film transistor
KR20080078409A (ko) 평판 디스플레이 장치 및 그 제조 방법
US20210265440A1 (en) Display apparatus and method of manufacturing the same

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20141128

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20171129

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20181126

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20191202

Year of fee payment: 9