JP2005164854A - 液晶表示装置 - Google Patents

液晶表示装置 Download PDF

Info

Publication number
JP2005164854A
JP2005164854A JP2003401964A JP2003401964A JP2005164854A JP 2005164854 A JP2005164854 A JP 2005164854A JP 2003401964 A JP2003401964 A JP 2003401964A JP 2003401964 A JP2003401964 A JP 2003401964A JP 2005164854 A JP2005164854 A JP 2005164854A
Authority
JP
Japan
Prior art keywords
wiring
liquid crystal
display device
crystal display
drain
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2003401964A
Other languages
English (en)
Inventor
Shigeru Kimura
茂 木村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tianma Japan Ltd
Original Assignee
NEC LCD Technologies Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC LCD Technologies Ltd filed Critical NEC LCD Technologies Ltd
Priority to JP2003401964A priority Critical patent/JP2005164854A/ja
Priority to KR1020040098432A priority patent/KR100683288B1/ko
Priority to TW093136866A priority patent/TWI247431B/zh
Priority to CNB2004100982904A priority patent/CN100432807C/zh
Priority to US11/000,153 priority patent/US7511301B2/en
Publication of JP2005164854A publication Critical patent/JP2005164854A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136286Wiring, e.g. gate line, drain line
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits

Abstract

【課題】下層配線(ゲート配線)と交差する上層配線(ドレイン配線)の交差部分における断線を確実に防止することができるアクティブマトリクス型液晶表示装置の提供。
【解決手段】ドレイン配線6と交差する領域近傍におけるゲート配線2の少なくとも一方の側部に、ドレイン配線6の延在方向に窪む1以上の凹部13をドレイン配線6の幅以上の奥行きで形成し、更に、ゲート配線2をMo/Alなどの2層構造としてゲート配線2の端面をテーパー状に加工する。このように、十分な奥行きの凹部13を設けることによってエッチング液の侵入経路を十分に長くすることができ、また、ゲート配線2の端面をテーパー状にすることにより、ドレイン配線6に生じる段差を緩和して段差部分における膜質の劣化や膜厚の減少を抑制することができ、ゲート配線2との交差部におけるドレイン配線6の断線を確実に防止する。
【選択図】図1

Description

本発明は、液晶表示装置に関し、特に、アクティブマトリクス型液晶表示装置に関する。
スイッチング素子として薄膜トランジスタ(TFT:Thin Film Transistor)を用いるアクティブマトリクス型液晶表示装置が広く利用されている。このアクティブマトリクス型液晶表示装置は、ゲート配線、ドレイン配線、TFT及び画素電極等が形成された基板(以下、TFT基板と呼ぶ。)とカラーフィルタ、ブラックマトリクス等が形成された対向基板との間に液晶を狭持し、TFT基板と対向基板の各々に設けた電極間又はTFT基板内に設けた複数の電極間に印加した電圧で液晶分子の配向方向を変化させ、光の透過量を各々の画素で制御するものである(例えば、特開平8−330592号公報など)。
上記公報記載の従来のアクティブマトリクス型液晶表示装置の構造について、図13及び図14を参照して説明する。図13は、従来のアクティブマトリクス型液晶表示装置のTFT基板におけるゲート線とドレイン線の交差部近傍の構造を示す平面図であり、図14(a)、(b)は、各々図13のE−E’線、F−F’線における断面図である。
図13及び図14に示すように、従来のTFT基板は、透明絶縁基板1上にゲート配線2が形成され、TFT領域及びゲート配線2とドレイン配線6の交差部の上にゲート絶縁膜3を介してTFT11の半導体層となる島状のアモルファスシリコン層(以下、a−Si層4と記す。)及びn型不純物を比較的多く含むna−Si層5が設けられている。そして、TFT領域のna−Si層5及びa−Si層4の一部が除去されてチャネル部が形成され、チャネル部の両側にはドレイン配線6に接続されるドレイン電極6a及びソース電極7が形成され、ソース電極7の一部と重なるようにITO(Indium Thin Oxide)等の透明導電膜からなる画素電極9が形成され、更にその上に基板表面を保護するパッシベーション層8が設けられている。
このように、TFT基板にはマトリクス状に配置されたTFT11を駆動するためにゲート配線2とドレイン配線6とが略直交する方向に延在して形成されているため、逆スタガ構造では、ドレイン配線6はゲート配線2を乗り越えて形成されることになる。ここで、ドレイン配線6はスパッタ法などを用いてCrなどの金属材料を堆積することにより形成されるが、スパッタ法で形成されるCr膜は緻密な膜ではなく、特に段差部分では粗な膜になることが知られている。また、スパッタ法は段差部分のカバレッジが十分ではないために、ゲート配線2に起因して生じる段差部分の金属膜の膜厚は薄くなってしまう。そのため、ドレイン配線6となる金属膜を堆積した後、レジストパターンをマスクとしてウェットエッチングを行うと、段差部分のエッチングが急速に進行してエッチング液が段差に沿ってしみ込んでしまい、その結果、ドレイン配線6が断線してしまうという問題が生じる。
このような配線が交差することにより生じる段差部分のエッチング不良を防止する方法として、例えば、下記特許文献1には、図15に示すように、ドレイン配線6、ドレイン電極6a、ソース電極7の下層に位置するゲート配線2(ゲート電極2a)及び半導体層の両方の端部に凹凸(実質的に突起)を形成する技術が開示されている。この特許文献1によれば、凹凸によってドレイン配線6やドレイン電極6a、ソース電極7をウェットエッチングする際のエッチング液の侵入経路を長くすることができるため、ゲート配線2や半導体層に起因して生じる段差部分における断線を抑制することができると記載されている。
特開平8−330592号公報(第3頁、第1図)
液晶表示装置では、開口率を向上させるためにゲート配線2やドレイン配線6は細くなる傾向にあり、ドレイン配線6が細くなるとエッチング液の侵入経路は短くなり、断線が生じやすくなる。また、ゲート配線2とドレイン配線6との間に形成される寄生容量を小さくするためには交差部分のゲート配線2はできるだけ狭くする方が有利である。しかしながら、上記特許文献1記載の構造では、突起の大きさについては言及されておらず、図に示す程度の形状の突起を設けてもエッチング液の侵入経路を十分に長くすることはできず、また、ゲート配線2に設ける突起をドレイン配線6の延在方向に沿って外側に設けるため、その分、配線間の寄生容量が大きくなってしまう。
また、上記特許文献1では、ゲート配線2の材料としてCrを用いており、図15からも分かるようにゲート配線2の端面には略垂直な段差が生じているため、ドレイン配線6にもゲート配線2の段差がそのまま反映して略垂直な段差が生じてしまい、段差部分の金属膜の膜質が劣化し、又、膜厚が減少してエッチング液がしみ込みやすくなってしまう。そのため、突起を設けてエッチング液の侵入経路を長くしたとしてもドレイン配線6の断線を確実に防止することはできない。
このように、液晶表示装置の高精細化に伴ってドレイン配線6の幅が狭くなる場合は、ドレイン配線6との交差部におけるゲート配線2の形状もドレイン配線6の幅に応じて最適化する必要があり、また、ゲート配線2の平面的な形状のみならず立体的な形状も考慮する必要がある。
本発明は、上記問題点に鑑みてなされたものであって、その主たる目的は、下層配線(ゲート配線)と交差する上層配線(ドレイン配線)の交差部分における断線を確実に防止することができるアクティブマトリクス型液晶表示装置を提供することにある。
上記目的を達成するため、本発明の液晶表示装置は、透明絶縁基板上に、互いに略直交する下層側の第1の配線と上層側の第2の配線とが配設され、前記第1の配線と前記第2の配線とで囲まれる各々の領域に薄膜トランジスタが形成されてなる液晶表示装置において、前記第2の配線と交差する領域近傍における前記第1の配線の少なくとも一方の側部に、前記第2の配線の延在方向に窪む1以上の凹部が形成されているものである。
また、本発明の液晶表示装置は、透明絶縁基板上に、互いに略直交する下層側の第1の配線と上層側の第2の配線とが配設され、前記第1の配線と前記第2の配線とで囲まれる各々の領域に薄膜トランジスタが形成されてなる液晶表示装置において、前記第2の配線と交差する領域近傍における前記第1の配線の少なくとも一方の側部に、前記第2の配線の延在方向に窪む1以上の凹部が、前記第2の配線の幅以上の奥行きで形成されているものである。
本発明においては、前記第2の配線と交差する領域近傍における前記第1の配線の各々の前記側部において、前記第2の配線の延在方向に延びる前記凹部の2つ以上の辺が前記第2の配線の内側に配置されるように、前記凹部が形成されている構成とすることができ、また、前記第2の配線と交差する領域近傍における前記第1の配線の各々の前記側部に前記凹部が2つ形成され、前記第2の配線の延在方向に延びる前記2つの凹部の相隣り合う辺が前記第2の配線の内側に配置されるように、前記凹部が形成されている構成とすることもできる。
また、本発明においては、前記第1の配線は、異なる種類の複数の金属の積層体からなり、該第1の配線の端面は所定の傾斜角のテーパー状に形成されていることが好ましく、前記異なる種類の複数の金属は、下層側がAl又はAl合金、上層側がMo又はMo合金であり、前記所定の傾斜角は、略30°乃至80°の範囲とすることができる。
このように、本発明の構成によれば、上層側の第2の配線(ドレイン配線)と交差する領域近傍における下層側の第1の配線(ゲート配線)の少なくとも一方の側部に、第2の配線の延在方向に窪む1以上の凹部を第2の配線の幅以上の奥行きで形成することにより、エッチング液の侵入経路を十分に長くすることができ、ドレイン配線の幅が狭い場合でもドレイン配線の断線を確実に防止することができる。また、ゲート配線をMo/Alなどの2層構造としゲート配線の端面をテーパー状に加工することによって、ドレイン配線に生じる段差を緩和して段差部分におけるドレイン配線の膜質の劣化及び膜厚の減少を抑制することができ、これによりエッチング液がしみ込みにくくなり、ドレイン配線の断線を更に確実に防止することができる。
以上説明したように、本発明の液晶表示装置によれば、下層配線と上層配線とが交差する部分における上層配線の断線を確実に防止することができる。
その理由は、ゲート配線(下層配線)の形成に際して、ドレイン配線(上層配線)と交差する領域近傍におけるゲート配線の少なくとも一方の側部に、ドレイン配線の延在方向に延びる1以上の凹部をドレイン配線の幅以上の奥行きで形成することによって、エッチング液の侵入経路を十分に長くすることができるからである。また、ゲート配線を2種類の金属(例えば、MoとAl)の積層構造とし端面をテーパー状に加工することによって、上層に形成されるドレイン配線に生じる段差を緩和して段差部分におけるドレイン配線の膜質の劣化及び膜厚の減少を抑制し、エッチング液がしみ込みにくい構造とすることができるからである。
本発明に係る液晶表示装置は、その好ましい一実施の形態において、下層側のゲート配線上に上層側のドレイン配線が略直交して配設され、ゲート配線とドレイン配線とで囲まれる領域の各々にTFTが形成されてなるアクティブマトリクス型液晶表示装置において、ドレイン配線と交差する領域近傍におけるゲート配線の少なくとも一方の側部に、ドレイン配線の延在方向に窪む1以上の凹部をドレイン配線の幅以上の奥行きで形成し、更に、ゲート配線を下層側がAl又はAl合金、上層側がMo又はMo合金などの2層構造としてゲート配線の端面をテーパー状に加工し、ゲート配線の平面的形状及び立体的形状を最適化する。このように、十分な奥行きの凹部を設けることによってエッチング液の侵入経路を十分に長くすることができ、また、ゲート配線の端面をテーパー状にすることにより、ドレイン配線に生じる段差を緩和して段差部分における膜質の劣化や膜厚の減少を抑制することができ、その結果、ゲート配線との交差部におけるドレイン配線の断線を確実に防止することができる。以下、上記実施の形態についてさらに詳細に説明すべく、本発明の実施例について図面を参照して説明する。
まず、本発明の第1の実施例に係るアクティブマトリクス型液晶表示装置について、図1乃至図8を参照して説明する。図1は、第1の実施例に係る液晶表示装置のTFT基板におけるゲート配線及びドレイン配線の交差部近傍の構造を示す平面図であり、図2(a)は、図1のA−A′線における断面図、図2(b)は、図1のB−B’線における断面図である。また、図3はTFT基板の製造方法を示す工程断面図であり、図4乃至図8は、本実施例のゲート配線の形状のバリエーションを示す平面図である。
まず、図1及び図2を参照して、本実施例のアクティブマトリクス型液晶表示装置のTFT基板の構造について説明する。図1及び図2に示すように、透明絶縁基板1上には、ドレイン配線6と交差する領域近傍の少なくとも一方の側部に所定の形状の1以上の凹部13が形成され、かつ、その端面が所定の傾斜角のテーパー状に加工されてなるゲート配線2及びゲート電極2aが形成されている。そして、ゲート配線2とドレイン配線6との交差部分及びTFT領域には、ゲート絶縁膜3を介して島状のa−Si層4とna−Si層5とを含む半導体層が設けられ、TFT領域のna−Si層5及びa−Si層4の一部が除去されてチャネル部が形成されている。このチャネル部の両側にはドレイン配線6と接続されるドレイン電極6a及びソース電極7が形成され、その上に基板表面を保護するパッシベーション膜8が設けられている。更に、ソース電極7上のパッシベーション膜8が部分的に取り除かれてコンタクト部10が形成され、各画素領域及びコンタクト部10にはITO等の透明導電膜からなる画素電極9が形成されている。
また、図示しないが、TFT基板に対向する対向基板には、透明絶縁基板上にRGB各色のカラー表示を行うためのカラーフィルタとTFT基板のTFT及び配線に入射する光を遮光するブラックマトリクスとITOからなる透明電極とが形成されている。そして、両基板の対向面側には配向膜が設けられ、スペーサを介して両基板が貼り合わされて所望のギャップが形成され、このギャップに液晶が狭持されて液晶表示装置が形成される。
なお、本発明はゲート配線2のドレイン配線6との交差部分における平面的形状及び立体的構造に特徴を有するものであり、ゲート配線2以外の構成要素(ゲート絶縁膜3、a−Si層4やna−Si層5などの半導体層、ドレイン配線6、パッシベーション膜8、画素電極9、対向基板、液晶など)の形状や構造、製造方法は限定されない。また、本発明は異なる方向に延在する2種類の配線の内の下層側の配線の構造に特徴を有するものであり、半導体層を挟んでドレイン配線6が下側、ゲート配線2が上側に形成される順スタガ構造の場合は、ドレイン配線6にゲート配線2と同様の構造が適用される。
上記構造のTFT基板の製造方法について、図3を参照して説明する。まず、図3(a)に示すように、ガラス基板などの透明絶縁基板1上に、例えば、スパッタ法を用いてAlを200nm程度、Moを100nm程度堆積した後、公知のリソグラフィー技術を用いて第1のレジストパターン12aを形成し、第1のレジストパターン12aをマスクとして、リン酸/硝酸/酢酸の混酸などのエッチング液を用いてウェットエッチングを行うことによりゲート配線2及びゲート配線2に接続されるゲート電極2aを形成する。
ここで従来の液晶表示装置のTFT基板は、図13に示すようにゲート配線2が直線的に形成されていたため、ドレイン配線6にはゲート配線2に起因する段差が幅方向を横断するように形成され、この段差に沿ってエッチング液がしみ込んでドレイン配線6が断線するという問題が生じていた。この問題を抑制するためには、エッチング液の侵入経路を長くする方法が有効であり、上記した特許文献1では、図15に示すようにゲート配線2の外側にドレイン配線6方向に突出する突起を設けて侵入経路を長くしていた。しかしながら、ドレイン配線6の幅が狭くなると多少の突起を設けても十分な長さの侵入経路を確保することができず、また、ゲート配線2に突起を設けるとドレイン配線6との重なり部分の面積が大きくなり、寄生容量の増加を招いてしまうという問題があった。そこで、本実施例では、ゲート配線2に突起を設けるのではなく、ドレイン配線6との交差領域近傍におけるゲート配線2の少なくとも一方の側部(図1では両側)に所定の形状の凹部13を1以上(図では、各々の側部に2つずつ)設け、かつ、その凹部13がドレイン配線6の延在方向に延びてドレイン配線の幅以上の奥行きを有するように平面的形状を設定する。これにより、ドレイン配線6との間の寄生容量を減らすことができると共に、エッチング液の侵入経路を十分に長くしている。
このエッチング液の侵入経路は長いほど有利であるが、ゲート配線2の幅や設計上及び製造上の制限を考慮すると凹部13の奥行きをあまり大きくすることはできない。一方、本願発明者の知見によれば、エッチング液の侵入経路がドレイン配線6の幅の略3倍以上となればドレイン配線6の断線を有効に防止できることを確認している。そこで、本発明では凹部13の奥行きをドレイン配線の幅以上とし、ドレイン配線6方向に延びる凹部13の辺が少なくとも2つ以上、ドレイン配線6と重なるように凹部13の数及び配置を設定している。
また、従来のTFT基板では、ゲート配線2の材料としてCrやTaなどが一般的に用いられているが、これらの金属をスパッタ法で堆積すると微細な柱状の金属が配列した構造(柱状構造)となり、硝酸セリウムアンモニウムなどのエッチング液でウェットエッチングを行うとエッチング断面はほぼ垂直になってしまい、この垂直の段差が上層のドレイン配線6に反映されて上述したドレイン配線の断線が生じやすくなってしまう。そこで、本実施例では、ゲート配線2をAlとMoの2層構造とし、各々の材料をリン酸/硝酸/酢酸の混酸を用いてエッチングすることによって、端面を所定の傾斜角のテーパー状に加工し、これにより、ゲート配線2上に形成されるドレイン配線6の段差を緩和してドレイン配線6の断線を抑制している。このテーパーの傾斜角(基板平面とゲート電極2の端面とがなす角)は小さいほどドレイン配線6に形成される段差は小さくなるが、傾斜角が小さくなると寸法や形状の制御が困難になることから、本実施例では略30°〜80°、好ましくは45°程度となるように設定している。
なお、図1のゲート配線2の凹部13の形状は例示であり、ドレイン配線6との交差領域近傍におけるゲート配線2の少なくとも一方の側部に、ドレイン配線の延在方向に窪む1以上の凹部13がドレイン配線の幅以上の奥行きで形成されていればよい。例えば、図4に示すようにゲート配線2の一方の側部のみに凹部13が形成されていてもよいし、図5に示すようにゲート配線2の両側部に凹部13が1つずつ形成されていてもよい。また、凹部13を複数備える場合、凹部13の形状は同一にする必要はなく、図6に示すように幅が異なる凹部13を形成してもよいし、ゲート配線2の両側で凹部13の形状が異なっていてもよい。また、凹部13や凹部13に挟まれて形成される凸部の形状も単純な矩形である必要はなく、例えば、図7に示すように凸部の先端を太くしたり、凸部の先端を十字型にしたり、図8に示すようにドレイン配線6に平行又は直交する線と斜め方向の線とを組み合わせて形成してもよい。
また、図1では、ゲート配線2とドレイン配線6の交差領域近傍にのみ凹部13を設け、TFT11部分のゲート電極2aの形状は従来と同様の形状としたが、これは、ドレイン配線6に比べてドレイン電極6aやソース電極7は幅が広く、凹部13を設けなくてもエッチング液の侵入経路を十分に長くすることができること、及び、ゲート電極2aの形状が複雑になると電界が局所的に集中してTFT11の動作に影響を与える恐れがあるからであるが、TFT11のゲート電極2aにも同様の凹部13を設けてもよい。
次に、図3(b)に示すように、例えば、プラズマCVD法などを用いてシリコン窒化膜からなるゲート絶縁膜3を500nm程度、TFT11の半導体層となるa−Si層4とna−Si層5とをそれぞれ300nm、50nm程度の膜厚で順次堆積した後、第2のレジストパターン12bを形成し、第2のレジストパターン12bをマスクとしてドライエッチング法によりa−Si層4及びna−Si層5をパターンニングして島状の半導体層を形成する。
次に、図3(c)に示すように、例えば、スパッタ法を用いてCrを200nm程度堆積し、その上に第3のレジストパターン12cを形成し、第3のレジストパターン12cをマスクとして、硝酸セリウムアンモニウムなどのエッチング液を用いてウェットエッチングを行い、ドレイン配線6、ドレイン電極6a及びソース電極7を形成する。
ここで、上記ウェットエッチングでCrをエッチングする際に、上述したようにCrはその膜構造が柱状構造であり、特に段差部分においては柱の方向が一定にならないために粗な膜となる。また、スパッタ法で金属を堆積する場合、その膜厚は平面上では均一になるが、段差部分では金属が堆積することによって影になる部分が生じ、段差部分の膜厚は平坦部よりも薄くなる。そのため、段差部分のエッチングが急速に進行してしまい、段差部分に沿ってエッチング液がしみ込んでドレイン配線が断線する恐れがあった。しかしながら本実施例の構造では、ゲート配線2の端面がテーパー状に加工されているため急峻な段差が緩和され、これによりドレイン配線6の膜質の劣化や膜厚の減少を抑制してエッチング液のしみ込みを抑制することができる。また、ゲート配線2には所定の形状の凹部13が形成されているため、エッチング液の侵入経路を十分に長くし、かつ、段差が屈曲する部分でエッチング液のしみ込みを抑制することができる。これにより、ドレイン配線の断線を有効に防止することができる。
次に、ドレイン配線6とソース電極7とで挟まれたチャネル領域が露出するように、例えば、ドライエッチング法を用いてna−Si層5及びa−Si層4の一部を除去してチャネルエッチングを行った後、図3(d)に示すように、例えば、プラズマCVD法などを用いてシリコン窒化膜からなるパッシベーション膜8を200nm程度堆積し、第4のレジストパターン12dを形成してコンタクト部10のパッシベーション膜8を除去する。
そして、図3(e)に示すように、例えば、スパッタ法を用いてITO等の透明電極からなる画素電極9を50nm程度の膜厚で形成し、第5のレジストパターン12eを形成してウェットエッチングを行い、コンタクト部10でソース電極7と接続された画素電極9を形成する。
その後、その上に、配向膜を塗布して所定の方向に配向処理を施す。また、TFT基板に対向する対向基板は、透明絶縁基板上にRGB各色のカラーフィルタを各画素に対応させて形成し、TFT基板のTFT及び配線に対応する位置にブラックマトリクスを形成した後、ITOからなる透明電極を形成し、その上に配向膜を塗布して所定の方向に配向処理を施す。そして、例えば直径4〜5μmの無機質微粒子からなるスペーサを散布した後、両基板を貼り合わせて所望のギャップを形成し、両基板のギャップに液晶を注入して本実施例のアクティブマトリクス型液晶表示装置が完成する。
このように、本実施例の液晶表示装置によれば、下層側の配線(ゲート配線2)を形成する際に、上層側の配線(ドレイン配線6)との交差領域近傍におけるゲート配線2の少なくとも一方の側部に、ドレイン配線6の延在方向に窪む1以上の凹部13をドレイン配線6の幅以上の奥行きで形成することにより、ドレイン配線6におけるエッチング液の侵入経路を十分に長くすることができ、かつ、ゲート配線2を下層側がAl又はAl合金、上層側がMo又はMo合金などの2層構造として端面を所定の傾斜角のテーパー状に加工することによって、ドレイン配線6の段差部分における膜質の劣化や膜厚の減少を抑えることができるため、ドレイン配線の断線を確実に防止することができる。
次に、本発明の第2の実施例に係るアクティブマトリクス型液晶表示装置について、図9乃至図12を参照して説明する。図9は、第2の実施例に係る液晶表示装置のTFT基板におけるゲート配線及びドレイン配線の交差部近傍の構造を示す平面図であり、図10(a)は、図9のC−C′線における断面図、図10(b)は図9のD−D’線における断面図である。また、図11は、TFT基板の製造方法の一部を模式的に示す断面図であり、図12は本実施例の効果を説明するための図である。
前記した第1の実施例では、図3に示した5回のリソグラフィー工程(ゲートパターン形成工程、a−Siパターン形成工程、ドレインパターン形成工程、コンタクトパターン形成工程、画素パターン形成工程)でTFT基板を製造したが、液晶表示装置の低価格化を実現するためには工程数は削減することが好ましく、また、半導体層はTFT11形成部分及びゲート配線2とドレイン配線6との交差部分以外に残っていても問題がないことから、a−Siパターン形成とドレインパターン形成とを一つのレジストパターンで行う製造方法(いわゆる4マスクプロセス)が提案されている。以下、本願発明の構造を上記製造方法に適用する場合について説明する。
図9及び図10に示すように本実施例のTFT基板は、透明絶縁基板1上に、ドレイン配線6と交差領域近傍における少なくとも一方の側部に所定の形状の1以上の凹部13が形成されると共に、その端面が所定の傾斜角のテーパー状に加工されてなるゲート配線2及びゲート電極2aが形成されている。そして、ドレイン配線6、ドレイン電極6a及びソース電極7の下層及びTFT領域には、ゲート絶縁膜3を介してa−Si層4とna−Si層5とを含む半導体層が設けられ、TFT領域のna−Si層5及びa−Si層4の一部が除去されてチャネル部が形成されている。このチャネル部の両側にはドレイン配線6と接続されるドレイン電極6a及びソース電極7が形成され、その上に基板表面を保護するパッシベーション膜8が設けられている。更に、ソース電極7上のパッシベーション膜8が部分的に取り除かれてコンタクト部10が形成され、各画素領域及びコンタクト部10にはITO等の透明導電膜からなる画素電極9が形成されている。
なお、本実施例においても、ゲート配線2以外の構成要素(ゲート絶縁膜3、a−Si層4やna−Si層5などの半導体層、ドレイン配線6、パッシベーション膜8、画素電極9、対向基板、液晶など)の形状や構造、製造方法は限定されない。また、半導体層を挟んでドレイン配線6が下側、ゲート配線2が上側に形成される順スタガ構造の場合は、ドレイン配線6にゲート配線2と同様の構造が適用される。
上記構造のTFT基板の製造方法について、図11を参照して説明する。まず、第1の実施例と同様に、ガラス基板などの透明絶縁基板1上に、例えば、スパッタ法を用いてAlを200nm程度、Moを100nm程度堆積した後、公知のリソグラフィー技術を用いて第1のレジストパターン12aを形成し、第1のレジストパターン12aをマスクとしてリン酸/硝酸/酢酸の混酸などのエッチング液を用いてウェットエッチングを行い、ドレイン配線6との交差領域近傍の少なくとも一方の側部にドレイン配線6の延在方向に窪む1以上の凹部13がドレイン配線6の幅以上の奥行きで形成され、かつ、その端面が略30°〜80°、好ましくは45°程度の傾斜角のテーパー状に加工されたゲート配線2及びゲート電極2aを形成する。
次に、半導体層及びドレイン配線6の形成を行うが、本実施例では、以下の手順に従ってこれらのパターンを一つのレジストパターンで形成する。具体的には、図11(a)に示すように、例えば、プラズマCVD法などを用いてシリコン窒化膜からなるゲート絶縁膜3を500nm程度、TFT11の半導体層となるa−Si層4とna−Si層5とをそれぞれ300nm、50nm程度の膜厚で順次堆積した後、引き続きスパッタ法を用いてCrを200nm程度堆積する。そして、その上にレジストパターン12fを形成する。その際、本実施例の方法では、チャネル部分に解像限界以下の幅の遮光領域を有するフォトマスク14(レチクル)又はチャネル部分に半透過領域が形成されたフォトマスクを用いて、チャネル部分のレジストパターン12fの厚みを他の部分よりも薄くする。
次に、図11(b)に示すように、レジストパターン12fをマスクとして硝酸セリウムアンモニウムなどのエッチング液を用いてウェットエッチングを行い、ドレイン配線6、ドレイン電極6a及びソース電極7を形成する。その際、本実施例においても、ゲート配線2の端面がテーパー状に加工されているため急峻な段差が緩和され、これにより膜質の劣化や膜厚の減少を抑制してエッチング液のしみ込みを抑制することができる。また、ゲート配線2には所定の形状の凹部13が形成されているため、しみ込み経路を十分に長くし、かつ、段差が屈曲する部分でエッチング液のしみ込みを抑制することができる。これにより、ドレイン配線の断線を有効に防止することができる。そして、上記ウェットエッチングに引き続き、図11(c)に示すように、ドライエッチング法によりa−Si層4及びna−Si層5をパターンニングして半導体層を形成する。
次に、図11(d)に示すように、酸素プラズマアッシングなどのドライエッチング法を用いてチャネル部上の薄いレジストがなくなるまでエッチングを行った後、チャネル領域のCrをエッチングし(ここではCrを2回エッチングする。)、続いて、図11(e)に示すように、チャネル領域が露出するように、ドライエッチング法を用いてna−Si層5及びa−Si層4の一部を除去してチャネルエッチングを行う。
以下、第1の実施例と同様に、例えば、プラズマCVD法などを用いてシリコン窒化膜からなるパッシベーション膜8を200nm程度堆積した後、コンタクト部10のパッシベーション膜8を除去し、スパッタ法を用いてITO等の透明電極からなる画素電極9を50nm程度の膜厚で形成し、コンタクト部10でソース電極7と接続された画素電極9を形成する。
このように、本実施例の液晶表示装置においても、下層側の配線(ゲート配線2)を形成する際に、上層側の配線(ドレイン配線6)との交差領域近傍におけるゲート配線2の少なくとも一方の側部に、ドレイン配線6の延在方向に延びる1以上の凹部13をドレイン配線6の幅以上の奥行きで形成することにより、ドレイン配線6におけるエッチング液のしみ込み経路を十分に長くすることができ、かつ、ゲート配線2を下層側がAl又はAl合金、上層側がMo又はMo合金などの2層構造として端面をテーパー状に加工することによって、ドレイン配線6の段差部分における膜質の劣化や膜厚の減少を抑えることができるため、ドレイン配線の断線を確実に防止することができる。
本実施例の構造のTFT基板におけるドレイン配線の断線抑制効果を確認するために、上記方法で製造したTFT基板と、従来の方法(ゲート配線2をCrを用いて形成し、ドレイン配線6との交差部分に凹凸を設けない構造)で製造したTFT基板とを用意し、各々のTFT基板におけるドレイン配線の断線発生率を比較した。その結果を図14に示す。図14より、従来の構造ではドレイン断線発生率が4.2%(48パネル中2パネルが不良)であったのに対して、本願発明の構造では0.7%(150パネル中1パネルが不良)であり、ドレイン断線発生率が大幅に減少していることが分かる。この結果より、本願発明の構造がドレイン配線の断線抑制に有効であることが確認できた。
なお、本実施例では逆スタガ構造のチャネルエッチ型TFTを有する液晶表示装置について説明したが、本発明は上記実施例に限定されるものではなく、チャネル保護型の液晶表示装置や、順スタガ構造のTFTを有する液晶表示装置にも適用することができる。また、上記各実施例ではカラーフィルタを対向基板に形成する構造のアクティブマトリクス型液晶表示装置について説明したが、本発明は上記実施例に限定されるものではなく、TFT基板側にカラーフィルタを形成するCFonTFT構造にも適用することができる。
本発明の第1の実施例に係る液晶表示装置のTFT基板におけるゲート配線とドレイン配線の交差領域近傍の構造を示す平面図である。 本発明の第1の実施例に係る液晶表示装置のTFT基板におけるTFT領域近傍の構造を示す断面図である。 本発明の第1の実施例に係る液晶表示装置のTFT基板におけるゲート配線とドレイン配線の交差領域近傍の構造を示す断面図である。 本発明の第1の実施例に係る液晶表示装置のTFT基板の製造方法(5マスクプロセス)を模式的に示す工程断面図である。 本発明の第1の実施例に係る液晶表示装置のTFT基板の製造方法(5マスクプロセス)を模式的に示す工程断面図である。 本発明の第1の実施例に係る液晶表示装置のTFT基板の製造方法(5マスクプロセス)を模式的に示す工程断面図である。 本発明の第1の実施例に係る液晶表示装置のTFT基板の製造方法(5マスクプロセス)を模式的に示す工程断面図である。 本発明の第1の実施例に係る液晶表示装置のTFT基板の製造方法(5マスクプロセス)を模式的に示す工程断面図である。 本発明の第1の実施例に係るゲート配線の構造のバリエーションを示す平面図である。 本発明の第1の実施例に係るゲート配線の構造のバリエーションを示す平面図である。 本発明の第1の実施例に係るゲート配線の構造のバリエーションを示す平面図である。 本発明の第1の実施例に係るゲート配線の構造のバリエーションを示す平面図である。 本発明の第1の実施例に係るゲート配線の構造のバリエーションを示す平面図である。 本発明の第2の実施例に係る液晶表示装置のTFT基板におけるゲート配線とドレイン配線の交差領域近傍の構造を示す平面図である。 本発明の第2の実施例に係る液晶表示装置のTFT基板におけるTFT領域近傍の構造を示す断面図である。 本発明の第2の実施例に係る液晶表示装置のTFT基板におけるゲート配線とドレイン配線の交差領域近傍の構造を示す断面図である。 本発明の第2の実施例に係る液晶表示装置のTFT基板の製造方法(4マスクプロセス)を模式的に示す工程断面図である。 本発明の第2の実施例に係る液晶表示装置のTFT基板の製造方法(4マスクプロセス)を模式的に示す工程断面図である。 本発明の第2の実施例に係る液晶表示装置のTFT基板の製造方法(4マスクプロセス)を模式的に示す工程断面図である。 本発明の第2の実施例に係る液晶表示装置のTFT基板の製造方法(4マスクプロセス)を模式的に示す工程断面図である。 本発明の第2の実施例に係る液晶表示装置のTFT基板の製造方法(4マスクプロセス)を模式的に示す工程断面図である。 本発明の第2の実施例に係るTFT基板の効果を説明するための図である。 従来の液晶表示装置のTFT基板におけるゲート配線とドレイン配線の交差領域近傍の構造を示す平面図である。 従来の液晶表示装置のTFT基板におけるTFT領域近傍の構造を示す断面図である。 従来の液晶表示装置のTFT基板におけるゲート配線とドレイン配線の交差領域近傍の構造を示す断面図である。 従来(特許文献1)の液晶表示装置のTFT基板におけるゲート配線とドレイン配線の交差領域近傍の構造を示す平面図である。
符号の説明
1 透明絶縁基板
2 ゲート配線
2a ゲート電極
3 ゲート絶縁膜
4 a−Si層
5 na−Si層
6 ドレイン配線
6a ドレイン電極
7 ソース電極
8 パッシベーション膜
9 画素電極
10 コンタクト部
11 TFT
12a〜12f レジストパターン
13 凹部
14 フォトマスク

Claims (6)

  1. 透明絶縁基板上に、互いに略直交する下層側の第1の配線と上層側の第2の配線とが配設され、前記第1の配線と前記第2の配線とで囲まれる各々の領域に薄膜トランジスタが形成されてなる液晶表示装置において、
    前記第2の配線と交差する領域近傍における前記第1の配線の少なくとも一方の側部に、前記第2の配線の延在方向に窪む1以上の凹部が形成されていることを特徴とする液晶表示装置。
  2. 透明絶縁基板上に、互いに略直交する下層側の第1の配線と上層側の第2の配線とが配設され、前記第1の配線と前記第2の配線とで囲まれる各々の領域に薄膜トランジスタが形成されてなる液晶表示装置において、
    前記第2の配線と交差する領域近傍における前記第1の配線の少なくとも一方の側部に、前記第2の配線の延在方向に窪む1以上の凹部が、前記第2の配線の幅以上の奥行きで形成されていることを特徴とする液晶表示装置。
  3. 前記第2の配線と交差する領域近傍における前記第1の配線の各々の前記側部において、前記第2の配線の延在方向に延びる前記凹部の2つ以上の辺が前記第2の配線の内側に配置されるように、前記凹部が形成されていることを特徴とする請求項1又は2に記載の液晶表示装置。
  4. 前記第2の配線と交差する領域近傍における前記第1の配線の各々の前記側部に前記凹部が2つ形成され、前記第2の配線の延在方向に延びる前記2つの凹部の相隣り合う辺が前記第2の配線の内側に配置されるように、前記凹部が形成されていることを特徴とする請求項1又は2に記載の液晶表示装置。
  5. 前記第1の配線は、異なる種類の複数の金属の積層体からなり、該第1の配線の端面は所定の傾斜角のテーパー状に形成されていることを特徴とする請求項1乃至4のいずれか一に記載の液晶表示装置。
  6. 前記異なる種類の複数の金属は、下層側がAl又はAl合金、上層側がMo又はMo合金であり、前記所定の傾斜角は、略30°乃至80°の範囲であることを特徴とする請求項5記載の液晶表示装置。
JP2003401964A 2003-12-01 2003-12-01 液晶表示装置 Pending JP2005164854A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2003401964A JP2005164854A (ja) 2003-12-01 2003-12-01 液晶表示装置
KR1020040098432A KR100683288B1 (ko) 2003-12-01 2004-11-29 액정 디스플레이 유닛
TW093136866A TWI247431B (en) 2003-12-01 2004-11-30 Liquid crystal display unit
CNB2004100982904A CN100432807C (zh) 2003-12-01 2004-12-01 液晶显示单元
US11/000,153 US7511301B2 (en) 2003-12-01 2004-12-01 Liquid crystal display unit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003401964A JP2005164854A (ja) 2003-12-01 2003-12-01 液晶表示装置

Publications (1)

Publication Number Publication Date
JP2005164854A true JP2005164854A (ja) 2005-06-23

Family

ID=34725724

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003401964A Pending JP2005164854A (ja) 2003-12-01 2003-12-01 液晶表示装置

Country Status (5)

Country Link
US (1) US7511301B2 (ja)
JP (1) JP2005164854A (ja)
KR (1) KR100683288B1 (ja)
CN (1) CN100432807C (ja)
TW (1) TWI247431B (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007052419A (ja) * 2005-08-12 2007-03-01 Samsung Electronics Co Ltd 薄膜トランジスタ表示板及びこれを含む液晶表示装置
JP2007310351A (ja) * 2006-05-18 2007-11-29 Lg Phillips Lcd Co Ltd 液晶表示装置用アレイ基板及びその製造方法
WO2012070498A1 (ja) * 2010-11-25 2012-05-31 シャープ株式会社 表示装置及びテレビ受信装置
CN103176324A (zh) * 2011-12-20 2013-06-26 株式会社日本显示器中部 液晶显示装置
JP2020102632A (ja) * 2008-12-26 2020-07-02 株式会社半導体エネルギー研究所 半導体装置

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4016709B2 (ja) * 2002-04-26 2007-12-05 日本電気株式会社 オーディオデータの符号変換伝送方法と符号変換受信方法及び装置とシステムならびにプログラム
KR20060042425A (ko) * 2004-11-09 2006-05-15 삼성전자주식회사 박막 트랜지스터 표시판 및 그 제조 방법
KR100715780B1 (ko) * 2005-06-20 2007-05-08 박상수 탄성 가변형 침대 매트리스
KR101190071B1 (ko) * 2005-12-29 2012-10-12 엘지디스플레이 주식회사 액정표시장치 및 그 제조방법
CN100412671C (zh) * 2006-03-30 2008-08-20 友达光电股份有限公司 液晶显示装置
US9646923B2 (en) 2012-04-17 2017-05-09 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor devices, methods of manufacture thereof, and packaged semiconductor devices
TWI681233B (zh) 2012-10-12 2020-01-01 日商半導體能源研究所股份有限公司 液晶顯示裝置、觸控面板及液晶顯示裝置的製造方法
TWI528074B (zh) * 2014-03-28 2016-04-01 群創光電股份有限公司 顯示面板
KR102326555B1 (ko) * 2015-04-29 2021-11-17 삼성디스플레이 주식회사 표시장치
KR102514409B1 (ko) * 2015-09-15 2023-03-28 삼성디스플레이 주식회사 표시 장치
KR102568776B1 (ko) 2016-03-28 2023-08-22 삼성디스플레이 주식회사 유기 발광 표시 장치
CN105633102B (zh) * 2016-04-05 2018-11-09 京东方科技集团股份有限公司 阵列基板、薄膜晶体管、显示器件的制作方法、显示装置
KR102473069B1 (ko) * 2018-01-02 2022-12-01 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법
KR102091764B1 (ko) 2018-02-09 2020-03-24 김형민 매트리스용 쿠션
CN109545823A (zh) * 2018-10-23 2019-03-29 武汉华星光电半导体显示技术有限公司 阵列基板、该阵列基板的制备方法及显示面板
KR102030505B1 (ko) 2019-05-21 2019-10-10 김빛나 공기층이 형성된 소파
FR3106238B1 (fr) * 2020-01-13 2023-10-20 New Imaging Tech Détecteur d’image à collection électronique latérale

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60236266A (ja) 1984-05-10 1985-11-25 Matsushita Electric Ind Co Ltd 半導体装置
JP3109860B2 (ja) 1991-06-07 2000-11-20 三菱電機株式会社 多層配線
JP2814814B2 (ja) * 1992-01-30 1998-10-27 日本電気株式会社 薄膜トランジスタ基板
JPH05259300A (ja) 1992-03-13 1993-10-08 Sony Corp 半導体装置
JPH08330592A (ja) * 1995-05-31 1996-12-13 Nec Corp 薄膜トランジスタおよび液晶表示装置
JP3617719B2 (ja) * 1996-04-15 2005-02-09 株式会社東芝 液晶表示装置
JP3126661B2 (ja) * 1996-06-25 2001-01-22 株式会社半導体エネルギー研究所 液晶表示装置
JPH1078591A (ja) 1996-09-05 1998-03-24 Hitachi Ltd 液晶表示装置
JPH10221704A (ja) * 1997-02-07 1998-08-21 Sharp Corp 反射型液晶表示装置およびその製造方法
JPH1184421A (ja) * 1997-09-10 1999-03-26 Sharp Corp アクティブマトリクス基板及びそれを用いた液晶パネル
JP4156115B2 (ja) * 1998-12-25 2008-09-24 シャープ株式会社 マトリクス配線基板及び液晶表示装置用基板
JP3503685B2 (ja) * 1999-08-30 2004-03-08 日本電気株式会社 液晶表示装置及びその製造方法
JP3074274B1 (ja) 1999-10-13 2000-08-07 財団法人工業技術研究院 液晶ディスプレイのtft製造方法
TW514762B (en) * 2000-03-06 2002-12-21 Hitachi Ltd Liquid crystal display element having controlled storage capacitance
JP4954366B2 (ja) * 2000-11-28 2012-06-13 株式会社半導体エネルギー研究所 半導体装置の作製方法
FR2826766B1 (fr) * 2001-06-29 2003-10-31 Thales Avionics Lcd Matrice active de transistors en couches minces ou tft pour capteur optique ou ecran de visualisation
JP2003172946A (ja) * 2001-09-28 2003-06-20 Fujitsu Display Technologies Corp 液晶表示装置用基板及びそれを用いた液晶表示装置
JP2003302654A (ja) * 2002-04-12 2003-10-24 Hitachi Ltd 表示装置
US6953949B2 (en) * 2002-05-21 2005-10-11 Seiko Epson Corporation Electro-optical device and electronic apparatus
KR101046927B1 (ko) * 2004-09-03 2011-07-06 삼성전자주식회사 박막 트랜지스터 표시판

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007052419A (ja) * 2005-08-12 2007-03-01 Samsung Electronics Co Ltd 薄膜トランジスタ表示板及びこれを含む液晶表示装置
JP2007310351A (ja) * 2006-05-18 2007-11-29 Lg Phillips Lcd Co Ltd 液晶表示装置用アレイ基板及びその製造方法
JP2020102632A (ja) * 2008-12-26 2020-07-02 株式会社半導体エネルギー研究所 半導体装置
US11817506B2 (en) 2008-12-26 2023-11-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
WO2012070498A1 (ja) * 2010-11-25 2012-05-31 シャープ株式会社 表示装置及びテレビ受信装置
US8994886B2 (en) 2010-11-25 2015-03-31 Sharp Kabushiki Kaisha Display device and television device
CN103176324A (zh) * 2011-12-20 2013-06-26 株式会社日本显示器中部 液晶显示装置
JP2013130651A (ja) * 2011-12-20 2013-07-04 Japan Display Central Co Ltd 液晶表示装置
US8976309B2 (en) 2011-12-20 2015-03-10 Japan Display Inc. Liquid crystal display device
US9229282B2 (en) 2011-12-20 2016-01-05 Japan Display Inc. Liquid crystal display device

Also Published As

Publication number Publication date
TW200529451A (en) 2005-09-01
US20050161670A1 (en) 2005-07-28
KR20050053000A (ko) 2005-06-07
KR100683288B1 (ko) 2007-02-15
CN1624550A (zh) 2005-06-08
TWI247431B (en) 2006-01-11
CN100432807C (zh) 2008-11-12
US7511301B2 (en) 2009-03-31

Similar Documents

Publication Publication Date Title
JP2005164854A (ja) 液晶表示装置
JP4661913B2 (ja) 液晶表示装置
JP4385993B2 (ja) 液晶表示装置及びその製造方法
JP4543385B2 (ja) 液晶表示装置の製造方法
JP4644179B2 (ja) 液晶表示装置用アレイ基板及びその製造方法
JP4535791B2 (ja) 液晶表示装置用基板及び該基板の補修方法
US9252161B2 (en) Thin film transistor array substrate and manufacturing method thereof, and liquid crystal display device and manufacturing method thereof
JP2007310351A (ja) 液晶表示装置用アレイ基板及びその製造方法
KR20100059508A (ko) 액정표시장치의 패드부
JP4011557B2 (ja) 液晶表示装置および液晶表示装置の製造方法
JP6478819B2 (ja) 薄膜トランジスタ基板およびその製造方法
JP4116067B2 (ja) 液晶表示装置
JP5042662B2 (ja) 液晶表示装置及びその製造方法
JP2010156867A (ja) 薄膜トランジスタ基板前駆体及び薄膜トランジスタ基板の製造方法
JP2009122299A (ja) 液晶表示装置
KR20020094809A (ko) 액정표시장치의 제조방법
KR101970550B1 (ko) 박막트랜지스터 기판 및 그 제조 방법
KR100482343B1 (ko) 로딩이펙트 방지를 위한 박막트랜지스터 어레이 기판 및그 제조방법
KR100577788B1 (ko) 박막 트랜지스터 액정표시소자의 박막 트랜지스터 어레이기판의 제조방법
JP3265862B2 (ja) 液晶表示装置とその製造方法
JP4829260B2 (ja) 液晶表示装置
JP5316511B2 (ja) 表示装置
JP2001264802A (ja) マトリクスアレイ基板
KR100496556B1 (ko) 활성 매트릭스 액정 디스플레이 및 그의 제조방법
JP5346494B2 (ja) 表示装置およびその製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20061222

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20061227

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070222

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20070604

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070803

A911 Transfer of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20070810

A912 Removal of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20071019