KR100683288B1 - 액정 디스플레이 유닛 - Google Patents
액정 디스플레이 유닛 Download PDFInfo
- Publication number
- KR100683288B1 KR100683288B1 KR1020040098432A KR20040098432A KR100683288B1 KR 100683288 B1 KR100683288 B1 KR 100683288B1 KR 1020040098432 A KR1020040098432 A KR 1020040098432A KR 20040098432 A KR20040098432 A KR 20040098432A KR 100683288 B1 KR100683288 B1 KR 100683288B1
- Authority
- KR
- South Korea
- Prior art keywords
- wiring
- gate
- drain
- drain wiring
- liquid crystal
- Prior art date
Links
- 239000004973 liquid crystal related substance Substances 0.000 title claims abstract description 70
- 239000000758 substrate Substances 0.000 claims description 102
- 239000010408 film Substances 0.000 claims description 66
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 41
- 239000004065 semiconductor Substances 0.000 claims description 26
- 229910052751 metal Inorganic materials 0.000 claims description 22
- 239000002184 metal Substances 0.000 claims description 22
- 238000000034 method Methods 0.000 claims description 20
- 229910000838 Al alloy Inorganic materials 0.000 claims description 8
- 229910001182 Mo alloy Inorganic materials 0.000 claims description 8
- 239000010409 thin film Substances 0.000 claims description 4
- 239000000463 material Substances 0.000 claims description 3
- 238000005530 etching Methods 0.000 abstract description 34
- 230000035515 penetration Effects 0.000 abstract description 20
- 239000007788 liquid Substances 0.000 abstract description 16
- 239000011159 matrix material Substances 0.000 abstract description 16
- 229910052750 molybdenum Inorganic materials 0.000 abstract description 11
- 229910052782 aluminium Inorganic materials 0.000 abstract description 8
- 230000006866 deterioration Effects 0.000 abstract description 7
- 238000004519 manufacturing process Methods 0.000 description 18
- 238000002161 passivation Methods 0.000 description 17
- 238000004544 sputter deposition Methods 0.000 description 11
- QTBSBXVTEAMEQO-UHFFFAOYSA-N Acetic acid Chemical compound CC(O)=O QTBSBXVTEAMEQO-UHFFFAOYSA-N 0.000 description 9
- 230000009467 reduction Effects 0.000 description 8
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 6
- 229910052581 Si3N4 Inorganic materials 0.000 description 6
- 230000008859 change Effects 0.000 description 6
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 6
- 238000001039 wet etching Methods 0.000 description 6
- 238000001312 dry etching Methods 0.000 description 5
- 230000003071 parasitic effect Effects 0.000 description 5
- 238000000059 patterning Methods 0.000 description 5
- 238000001459 lithography Methods 0.000 description 4
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 4
- 230000008569 process Effects 0.000 description 4
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical compound O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 description 3
- 239000002253 acid Substances 0.000 description 3
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 3
- 229910017604 nitric acid Inorganic materials 0.000 description 3
- 230000000149 penetrating effect Effects 0.000 description 3
- 229910052804 chromium Inorganic materials 0.000 description 2
- 230000002950 deficient Effects 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 125000006850 spacer group Chemical group 0.000 description 2
- 229910001111 Fine metal Inorganic materials 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- 238000004380 ashing Methods 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- FZIZEIAMIREUTN-UHFFFAOYSA-N azane;cerium(3+) Chemical compound N.[Ce+3] FZIZEIAMIREUTN-UHFFFAOYSA-N 0.000 description 1
- HKVFISRIUUGTIB-UHFFFAOYSA-O azanium;cerium;nitrate Chemical compound [NH4+].[Ce].[O-][N+]([O-])=O HKVFISRIUUGTIB-UHFFFAOYSA-O 0.000 description 1
- BCZWPKDRLPGFFZ-UHFFFAOYSA-N azanylidynecerium Chemical compound [Ce]#N BCZWPKDRLPGFFZ-UHFFFAOYSA-N 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000010419 fine particle Substances 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136286—Wiring, e.g. gate line, drain line
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Optics & Photonics (AREA)
- Crystallography & Structural Chemistry (AREA)
- Chemical & Material Sciences (AREA)
- Mathematical Physics (AREA)
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
본 발명은 드레인 배선과 게이트 배선의 교점에서 단선을 확실히 방지할 수 있는 액티브 매트릭스 액정 디스플레이 유닛을 마련한다. 드레인 배선을 따라 연장하고 드레인 배선의 폭 이상의 깊이를 갖는 하나 이상의 오목부가 게이트 배선과 드레인 배선의 교차 영역 부근에서 게이트 배선의 적어도 한 변에 형성된다. 또한, 게이트 배선은 예를 들어, Mo와 Al의 두개층으로 이루어지고, 게이트 배선의 측면은 테이퍼형상이다. 드레인 배선과의 교차 영역 부근에서 게이트 배선에 형성된 충분한 깊이를 갖는 오목부는 에칭액 침투 경로를 충분히 연장시킨다. 또한, 게이트 배선의 측면이 테이퍼형상이므로, 게이트 배선과의 교점 부근의 드레인 배선 상에 형성된 단차는 완만하게 될 수 있고, 품질의 열화 및 단차에서 드레인 배선의 두께 감소가 억제될 수 있다. 그 결과, 게이트 배선과의 교점에서 드레인 배선의 단선이 확실히 방지될 수 있다.
액정 디스플레이 유닛, 단선, 드레인 배선
Description
도 1은 게이트 배선과 드레인 배선의 교차점 부근의 구성을 도시하는 종래의 액정 디스플레이 유닛의 TFT 기판의 평면도.
도 2a는 도 1의 Ⅰ-Ⅰ선을 따라 취해지는 단면도.
도 2b은 도 1의 Ⅱ-Ⅱ선을 따라 취해지는 단면도.
도 3은 게이트 배선과 드레인 배선의 교차점 부근의 구성을 도시하는 종래의 액정 디스플레이 유닛의 TFT 기판의 평면도.
도 4는 본 발명의 제 1의 실시예에 따른 액정 디스플레이 유닛의 단면도.
도 5는 게이트 배선과 드레인 배선의 교차점 부근의 구성을 도시하는 본 발명의 제 1의 실시예에 따른 액정 디스플레이 유닛의 TFT 기판의 평면도.
도 6a는 도 5에서 Ⅰ-Ⅰ선을 따라 취해지는 단면도.
도 6b는 도 5의 Ⅱ-Ⅱ선을 따라 취해지는 단면도.
도 7a는 본 발명의 제 1의 실시예에 따른 액정 디스플레이 유닛의 TFT 기판의 제조 방법의 단계를 개략적으로 도시하는 단면도.
도 7b는 본 발명의 제 1의 실시예에 따른 액정 디스플레이 유닛의 TFT 기판의 제조 방법의 단계를 개략적으로 도시하는 단면도.
도 7c는 본 발명의 제 1의 실시예에 따른 액정 디스플레이 유닛의 TFT 기판 의 제조 방법의 단계를 개략적으로 도시하는 단면도.
도 7d는 본 발명의 제 1의 실시예에 따른 액정 디스플레이 유닛의 TFT 기판의 제조 방법의 단계를 개략적으로 도시하는 단면도.
도 7e는 본 발명의 제 1의 실시예에 따른 액정 디스플레이 유닛의 TFT 기판의 제조 방법의 단계를 개략적으로 도시하는 단면도.
도 8은 본 발명의 제 1의 실시예에 따른 게이트 배선의 구성의 변화를 도시하는 평면도.
도 9는 본 발명의 제 1의 실시예에 따른 게이트 배선의 구성의 변화를 도시하는 평면도.
도 10은 본 발명의 제 1의 실시예에 따른 게이트 배선의 구성의 변화를 도시하는 평면도.
도 11은 본 발명의 제 1의 실시예에 따른 게이트 배선의 구성의 변화를 도시하는 평면도.
도 12는 본 발명의 제 1의 실시예에 따른 게이트 배선의 구성의 변화를 도시하는 평면도.
도 13은 게이트 배선과 드레인 배선의 교차점 부근의 구성을 도시하는 본 발명의 제 2의 실시예에 따른 액정 디스플레이 유닛의 TFT기판의 평면도.
도 14a는 도 13에서 Ⅲ-Ⅲ선을 따라 취해지는 단면도.
도 14b는 도 13에서 Ⅳ-Ⅳ선을 따라 취해지는 단면도.
도 15a는 본 발명의 제 2의 실시예에 따른 액정 디스플레이 유닛의 TFT 기판 제조 방법의 단계를 개략적으로 도시하는 단면도.
도 15b는 본 발명의 제 2의 실시예에 따른 액정 디스플레이 유닛의 TFT 기판 제조 방법의 단계를 개략적으로 도시하는 단면도.
도 15c는 본 발명의 제 2의 실시예에 따른 액정 디스플레이 유닛의 TFT 기판 제조 방법의 단계를 개략적으로 도시하는 단면도.
도 15d는 본 발명의 제 2의 실시예에 따른 액정 디스플레이 유닛의 TFT 기판 제조 방법의 단계를 개략적으로 도시하는 단면도.
도 15e는 본 발명의 제 2의 실시예에 따른 액정 디스플레이 유닛의 TFT 기판 제조 방법의 단계를 개략적으로 도시하는 단면도.
도 16은 본 발명의 제 2의 실시예에 따른 TFT 기판의 장점을 도시하는 그래프.
♠도면의 주요 부호에 대한 부호의 설명♠
2 : 게이트 배선 2A : 게이트 전극
4 : a-Si 하위층 6 : 드레인 배선
6A : 드레인 전극 7 : 소스 전극
9 : 화소 전극 10 : 컨택트부
11 : TFT
발명의 배경
발명의 분야
본 발명은 액정 디스플레이 유닛에 관한 것으로, 특히, 액티브 매트릭스 액정 디스플레이 유닛에 관한 것이다.
종래의 기술
스위칭 소자로서 박막 트랜지스터(이하, TFT)를 사용하는 액티브 매트릭스 액정 디스플레이 유닛이 널리 사용되고 있다. 이러한 액티브 매트릭스 액정 디스플레이 유닛은, 게이트 배선, 드레인 배선, TFT, 화소 전극등이 배치된 기판(이하, TFT 기판); 컬러 필터, 블랙 매트릭스 등이 배치된 대향 기판; 및 이들 기판 사이에 삽입된 액정을 포함한다. TFT 기판 상의 전극과 대향 기판 상의 전극 사이 또는 TFT 기판 상의 복수의 전극 사이에 전압을 인가하면 액정 분자의 배향 변화를 야기하게 되어, 화소 대 화소 기반으로 광 투과를 제어한다.
도 1, 도 2a 및 2b는 일본 특개평 제 8-330592호에 기재된 액티브 매트릭스 액정 디스플레이 유닛의 예를 도시한다. 도 1은 게이트 배선과 드레인 배선의 교점 부근의 구성을 도시하는 TFT 기판의 평면도이다. 도 2a 및 2b 각각은 도 1의 Ⅰ-Ⅰ 선 및 Ⅱ-Ⅱ선을 따라 취해지는 단면도이다.
도 1, 도 2a 및 2b에 도시된 바와 같이, TFT 기판은 투명 절연 기판(1), 투명 절연 기판(1) 상의 게이트 배선(2), 및 그 사이에 삽입된 게이트 절연막(3)과 게이트 배선(2)과 수직으로 교차하는 드레인 배선(6)을 포함한다. 게이트 배선(2)과 드레인 배선(6)의 교점에서, 섬형상의 반도체층이 게이트 절연막(3) 상에 마련 된다. 반도체층은 하부 비결정 실리콘 하위층(이하, a-Si 하위층(4)) 및 비교적 많은 양의 n-타입 불순물을 포함하는 상부 n + a-Si 하위층(5)을 포함한다. TFT(11)는 게이트 배선(2)과 드레인 배선(6)의 교점 부근에 배치된다. TFT(11)는 게이트 전극(2A), 게이트 절연막(3), a-Si 하위층(4), n+a-Si 하위층(5), 드레인 전극(6A) 및 소스 전극(7)을 포함한다. TFT(11)의 채널부는 n+a-Si 하위층(5)과 a-Si 하위층(4)을 부분적으로 제거함으로써 형성된다. 드레인 전극(6A)과 소스 전극(7)은 채널부의 대향측 상에 위치한다. TFT(11)의 게이트 전극(2A)과 드레인 전극(6A)은 드레인 배선(6)과 게이트 배선(2)에 각각 접속된다. 산화 인듐 주석(ITO)등의 투명 도전막으로 이루어진 화소 전극(9)이 소스 전극(7)을 부분적으로 덮도록 형성되고, 기판의 표면을 보호하기 위한 패시베이션층(8)이 화소 전극(9)과 소스 전극(7)상에 형성된다.
이러한 방식으로, TFT(11)의 매트릭스 어레이를 구동하기 위해, TFT 기판은 서로 수직으로 배치된 드레인 배선(6)과 게이트 배선(2)을 갖는다. TFT 기판이 역-스태거 TFT(11; inverted-staggered TFT)이면, 드레인 배선(6)이 게이트 배선(2) 위에 형성된다. 드레인 배선(6)은 스퍼터링등에 의해 Cr과 같은 금속 재료를 퇴적함으로써 형성된다. 스퍼터링에 의해 퇴적된 Cr막은 조밀하지 않고, 특히, 단차를 피복하는 영역에서 조악하다. 또한, 스퍼터링은 충분한 단차 범위를 제공하지 못하기 때문에, 드레인 배선(6)을 구성하는 금속막은 게이트 배선(2)으로 인해 형성된 게이트 절연막(3) 상의 단차의 측면 상에서 더 얇게 된다. 따라서, 드레인 배선(6) 을 구성하는 퇴적된 금속막이 마스크로서 레지스트 패턴을 사용하는 웨트 에칭시에, 에칭 공정은 단차의 측면에서 더 빨리 완료되고, 단차에서 금속막과 게이트 절연막(3) 사이의 계면으로 에칭액이 침투한다. 그 결과, 드레인 배선(6)이 단선되는 문제가 발생한다.
일본 특개평 제 8-330592호는 배선의 교차점에서 단차로 인해 상부 배선의 에칭 불량 등을 회피하는 방법을 기재한다. 일본 특개평 제 8-330592호에 따르면, 도 3에 도시된 바와 같이, 드레인 배선(6), 드레인 전극(6A) 및 소스 전극(7) 아리에 위치한 게이트 배선(2)(게이트 전극(2A))과 반도체층은 대향측에 형성된 돌출부를 갖는다. 에칭액에 대한 침투 경로는 이들 돌출부에 의해 연장되고, 따라서, 드레인 배선(6)이 하위 게이트 배선(2)과 반도체층으로 인해 형성된 단차에서 단선되는 것을 방지할 수 있다.
액정 디스플레이 유닛에서, 게이트 배선과 드레인 배선은 개구율을 향상시키기 위해 가늘게 만들려는 경향이 있다. 드레인 배선이 가늘어 질수록, 에칭액에 대한 침투 경로는 더 짧아지고, 배선이 단선되기 쉬워진다. 또한, 게이트 배선과 드레인 배선 사이의 기생 용량을 줄이기 위해, 교점에서 게이트 배선이 가능한한 가늘어지는 것이 바람직하다. 그러나, 일본 특개평 제 8-330592호에서는, 돌출부의 크기에 대해서는 언급되어 있지 않다. 일본 특개평 제 8-330592호에 기재된 게이트 배선(2) 상에 형성된 돌출부는 에칭액에 대한 침투 경로를 충분히 신장시키지 못한다. 또한, 게이트 배선(2)으로부터 바깥쪽으로 연장된 돌출부가 드레인 배선(6)을 따라 형성되므로, 배선 사이의 기생 용량이 증가한다.
또한, 일본 특개평 제 8-330592호에서, 도 3에 도시된 바와 같이, 게이트 배선(2)은 거의 직각 측면을 가지며 드레인 배선(6)에 반영되고, 따라서, 드레인 배선(6)은 거의 직각 측면을 갖는다. 드레인 배선(6)은 금속막, 특히, Cr막으로 이루어진다. 단차의 측면에서, 금속막이 불충분하게 피복되어, 나머지 영역에서보다 금속막이 얇아지므로, 금속막이 에칭액에 침투되기 쉬워진다. 따라서, 돌출부가 에칭액에 대한 침투 경로를 연장하기 위해 게이트 배선(2)상에 형성되더라도, 드레인 배선(6)의 단선을 확실히 방지하기는 어렵다.
상술한 바와 같이, 드레인 배선이 액정 디스플레이 유닛의 정밀도를 향상시키기 위해 가늘어지면, 게이트 배선과 드레인 배선의 교점에서 게이트 배선의 2차원 구조 뿐만 아니라 드레인 배선의 폭에 따른 3차원 구성도 최적화할 필요가 있다.
본 발명은 이러한 견지에서 고안된 것으로, 본 발명의 주된 목적은 하부 배선(게이트 배선)과 상부 배선(드레인 배선)의 교점에서 배선의 단선을 확실히 예방할 수 있는 액티브 매트릭스 액정 디스플레이 유닛을 마련하는 것이다.
본 발명의 액정 디스플레이 유닛은 TFT 기판을 포함하고, TFT 기판은 투명 절연 기판과 투명 절연 기판 상에 배치되고 서로 수직 교차하는 하위 제 1의 배선 및 상위 제 2의 배선을 포함하고, 박막 트랜지스터는 제 1의 배선과 제 2의 배선에 의해 둘러싸인 각 영역에서 형성된다. TFT 기판상에서, 제 1의 배선을 따라 연장된 하나 이상의 오목부가 제 2의 배선과의 교차 영역 부근에서 제 1의 배선의 적어도 한 변에 형성된다.
또한, 본 발명에 따른 액정 디스플레이 유닛은 TFT 기판을 갖고, TFT 기판은 투명 절연 기판과 투명 절연 기판 상에 배치되고 서로 수직으로 교차하는 하위 제 1의 배선 및 상위 제 2의 배선을 포함하고, 박막 트랜지스터는 제 1의 배선과 제 2의 배선에 의해 둘러싸인 각 영역에서 형성된다. TFT 기판 상에서, 제 2의 배선을 따라 연장하고 제 2의 배선의 폭보다 크거나 같은 깊이를 갖는 하나 이상의 오목부가 제 2의 배선과의 교차 영역 부근에서 제 1의 배선의 적어도 한 변에 형성된다.
상술한 본 발명에 따른 액정 디스플레이 유닛에서, 제 2의 배선과의 교차 영역 부근에서 제 1의 배선의 각 측면에 형성된 오목부에서의, 제 2의 배선을 따라 연장된 두개 이상의 측면이 제 2의 배선 바로 아래 영역내에 위치할 수 있다. 또한, 두개의 오목부가 제 2의 배선과의 교차 영역 부근에서 제 1의 배선의 각 측면에 형성될 수 있고, 제 2의 배선을 따라 연장된 두개의 오목부의 인접 측면이 제 2의 배선 바로 아래 영역 내에 배치될 수 있다.
또한, 상술한 본 발명에 따른 액정 디스플레이 유닛에서, TFT 기판 상의 제 1의 배선은 여러 종류의 금속 적층으로 이루어지고, 제 1의 배선의 측면은 소정 경사각에서 테이퍼상으로 형성된다. 금속 적층은 Al 또는 Al 합금의 하위층과 Mo 또는 Mo 합금의 상위층으로 이루어진다. 제 1의 배선의 측면의 테이퍼 각은 30° 내지 80° 사이인 것이 바람직하다.
이러한 방식으로, 본 발명에 따른 액정 디스플레이 유닛에서, TFT 기판 상에 제 1의 배선(게이트 배선)에서 형성된 오목부는 에칭액 침투 경로를 충분히 연장시 킬 수 있고, 따라서, 드레인 배선의 폭이 작더라도, 드레인 배선의 단선을 확실히 방지할 수 있다. 또한, 게이트 배선이 Mo 및 Al의 두개의 층으로 이루어지고 게이트 배선의 측면이 테이퍼형상이므로, 드레인 배선 상의 단차가 완화되고, 단차에서 드레인 배선의 두께 감소 및 품질의 열화가 억제될 수 있다. 그 결과, 에칭액 침투가 어려워지고, 따라서 드레인 배선의 단선을 확실히 방지할 수 있게 된다.
본 발명의 양호한 실시예에 따른 액정 디스플레이 유닛으로서, 액티브 매트릭스 액정 디스플레이 유닛이 설명된다. 본 발명에 따른 액정 디스플레이 유닛에서, TFT 기판 상의 게이트 배선은 드레인 배선과의 교차 영역 부근에서 적어도 한 변에 형성된 드레인 배선을 따라 연장된 하나 이상의 오목부를 갖는다. 오목부는 드레인 배선의 폭보다 크거나 같은 깊이를 갖는다. 또한, 게이트 배선은 두개의 층으로 이루어지고, 하위층은 Al 또는 Al 합금으로 구성되며, 상위층은 Mo 또는 Mo 합금으로 구성된다. 게이트 배선의 2차원 구성과 3차원 구성을 최적화하기 위해, 게이트 배선의 측면은 테이퍼 형상이 된다. 본 발명에 따른 액정 디스플레이 유닛에서, 드레인 배선과의 교차 영역 부근에서 게이트 배선측에 형성된 충분한 깊이를 갖는 오목부가 에칭액 침투 경로를 연장시킨다. 또한, 게이트 배선의 측면이 테이퍼형상이므로, 게이트 배선과의 교차점 부근에서 드레인 배선 상에 형성된 단차는 완만하게 될 수 있고, 교차점에서 드레인 배선의 두께 감소 및 품질의 열화가 억제될 수 있다. 그 결과, 게이트 배선과의 교차점에서 드레인 배선의 단선을 확실히 방지할 수 있다. 이후, 본 발명의 실시예에 따른 액정 디스플레이 유닛을 상세히 설명한다.
제 1의 실시예
제 1의 실시예에 따른 액티브 매트릭스 액정 디스플레이 유닛을 도면을 참조하여 설명한다.
도 4는 본 발명의 제 1의 실시예에 따른 액정 디스플레이 유닛의 단면도이다. 도 4를 참조하면, 제 1의 실시예에 따른 액정 디스플레이 유닛은 투명 절연 기판(1), 투명 절연 기판 상에 형성된 게이트 전극(2A)과 게이트 배선(도시되지 않음), 및 투명 절연 기판(1)과 게이트 전극(2A) 상에 형성된 실리콘 질화물로 이루어진 게이트 절연막(3)을 포함한다. 게이트 전극(2A)과 게이트 배선은 두개의 층으로 이루어지고, 하나의 층은 Al 또는 Al 합금으로 이루어지고, 다른 하나의 층은 Mo 또는 Mo 합금으로 이루어진다. 게이트 절연막(3)에서, 섬형상의 반도체층은 a-Si 하위층(4)과 n+a-Si 하위층(5)을 포함한다. 게이트 전극(2A) 위에 TFT의 반도체층의 n+a-Si 하위층(5)과 a-Si 하위층(4)의 일부가 제거되어 채널부를 형성한다. 드레인 전극(6A)과 소스 전극(7)은 채널부의 대향측 상의 반도체층 상에 형성된다. 도시되지는 않았지만, 드레인 전극(6A)은 드레인 전극(6A)과 동시에 게이트 절연막 상에 형성되는 드레인 배선에 접속한다. 드레인 전극(6A), 드레인 배선 및 소스 전극(7)은 Cr 등의 금속막으로 이루어진다. 게이트 전극(2A), 게이트 절연막(3), a-Si 하위층(4)과 n+a-Si 하위층(5)을 포함하는 반도체층, 드레인 전극(6A) 및 소스 전극(7)이 TFT를 구성한다. 도 4에 도시된 TFT는 역-스태거 형상이다. TFT 상에서, 실리콘 질화물 등으로 이루어진 패시베이션막(8)이 배치된다. 패시베이션막(8) 상에서, ITO 막 등으로 이루어진 화소 전극(9)이 형성된다. 화소 전극(9)은 패시베이션막(8)에서 컨택트 홀을 통해 소스 전극(7)에 접속된다. 또한, 폴리이미드 등으로 이루어진 배향층(15)은 화소 전극(9)을 포함하는 패시베이션막(8) 상에 배치되고, 이러한 방식으로, TFT 기판이 형성된다.
대향 기판은 TFT 기판과 대면하도록 배치된다. 대향 기판은 투명 절연 기판(20), 투명 절연 기판(20) 상에 형성된 R, G, B의 컬러 필터(21), 및 ITO막으로 이루어진 투명 전극(23)을 포함한다. 대향 기판 상에서, 블랙 매트릭스(22)가 TFT 및 TFT 기판 상의 배선에 대응하는 영역에 형성되고, 배향층(24)이 투명 전극(23) 상에 형성된다.
또한, 액정층(25)이 TFT 기판과 대향 기판 사이에 삽입된다. 이러한 방식으로, 본 발명의 제 1의 실시예에 따른 액정 디스플레이 유닛이 형성된다.
도 5는 게이트 배선과 드레인 배선의 교차점 부근의 구성을 도시하는 본 발명의 제 1의 실시예에 따른 액정 디스플레이 유닛의 TFT 기판의 평면도이다. 도 6a는 도 5에서 Ⅰ-Ⅰ선을 따라 취해지는 단면도이고, 도 6b는 도 5에서 Ⅱ-Ⅱ선을 따라 취해지는 단면도이다. 도 7a 내지 7e는 TFT 기판의 제조 방법의 단계를 도시하는 단면도이고, 도 8 내지 12는 본 실시예에 따른 게이트의 각종 구성을 도시하는 평면도이다.
우선, 액티브 매트릭스 액정 디스플레이 유닛의 TFT 기판의 구성을 도 5 및 도 6a, 6b를 참조하여 설명한다. 투명 절연 기판(1) 상에서, 게이트 배선(2)은 드 레인 배선(6)과의 교차 영역 부근에서 적어도 한 변에 형성된 소정 형상의 하나이상의 오목부(13)를 갖는다.
도 1에 도시된 종래의 액정 디스플레이 유닛의 TFT 기판 상에서, 드레인 배선(6)은 게이트 배선(2)으로 인해 너비를 교차하여 형성된 단차를 갖는다. 그리고, 에칭액이 단차를 따라 드레인 배선(6) 아래로 침투하여 드레인 배선(6)의 단선을 야기한다는 문제가 있다. 상기 문제를 회피하기 위해, 에칭액에 대한 침투 경로를 연장하는 것이 효과적이다. 일본 특개평 제 8-330592호에서, 게이트 배선(2)은 드레인 배선(6)과의 교차점에서 그 측면상에 형성되고 드레인 배선(6)을 따라 연장된 돌출부를 가지며, 게이트 배선(2)의 단차에서 드레인 배선(6)의 아래로 침투하는 에칭액에 대한 경로가 연장된다. 그러나, 드레인 배선(6)의 폭이 얇을 때, 게이트 배선이 일본 특개평 제 8-330592호에 기재된 바와 같이 드레인 배선과의 교점에 돌출부를 갖더라도, 드레인 배선의 단선을 방지하기 위해 충분한 길이를 갖는 에칭액 침투 경로를 보장하는 것은 어렵다. 또한, 게이트 배선 상의 이러한 돌출부는 드레인 배선과 겹쳐지는 게이트 배선의 영역을 증가시키고, 기생 용량의 증가를 초래한다.
따라서, 본 실시예에 따르면, 소정 형상의 하나 이상의 오목부(13)가 드레인 배선(6)과의 교차 영역 부근에서 게이트 배선(2)의 적어도 한 변에 형성된다(도면에서, 두개의 오목부가 각 측면에 형성됨). 상기에서 보여지듯이, 각 오목부(13)는 드레인 배선(6)을 따라 연장되고, 드레인 배선의 폭 보다 크거나 같은 깊이를 갖는다. 오목부(13)의 상기 형태는 게이트 배선(2)과 드레인 배선(6) 사이의 그 교점에 서 기생 용량의 감소에 기여한다. 또한, 오목부(13)는 상기 게이트 배선이 형성된 드레인 배선상의 단차에서 형성된 드레인 배선내에 에칭액 침투 경로를 충분히 연장시킨다.
에칭액 침투 경로가 더 길수록 양호하지만, 게이트 배선(2)의 폭 또는 제조/설계상의 제약을 고려하면 오목부(13)를 너무 깊게 형성할 수는 없다. 한편, 발명자는 드레인 배선(6)의 폭 보다 3배정도 긴 길이를 갖는 에칭액 침투 경로가 드레인 배선(6)의 단선을 효과적으로 예방할 수 있다는 것을 확인하였다. 따라서, 본 발명에 따르면, 오목부(13)의 깊이는 드레인 배선의 폭 이상이고, 드레인 배선(6)을 따라 연장된 오목부(13)의 적어도 두 측면이 드레인 배선(6) 아래에 위치하도록 오목부의 수 및 배치가 결정된다.
또한, 전형적인 종래 TFT 기판은 게이트 배선의 재료로서 Cr, Ta 등을 사용하였다. 그러나, 스퍼터링에 의해 이러한 금속을 퇴적하면 미세 금속 주상의 배열구조(주상 구조)가 되고, 따라서, 퇴적된 금속이 질산 세륨 암모늄과 같은 에칭액을 사용하여 습식 에칭되면, 에칭된 측면은 거의 수직이 된다. 수직 측면은 중첩된 드레인 배선에 반영되어, 드레인 배선이 단선되기 쉽게 된다. 따라서, 본 실시예에 따르면, 게이트 배선(2)은 Al 또는 Al 합금으로 이루어지는 층과 Mo 또는 Mo 합금으로 이루어지는 층의 두개의 층으로 구성되고, 재료는 인산, 질산, 및 초산의 혼합 산을 이용하여 에칭되어, 소정의 경사각으로 게이트 배선(2)의 측면을 테이퍼 형상화시킨다. 게이트 배선(2)의 측면을 테이퍼 형상으로 이루는 것은 게이트 배선(2)위에 형성된 드레인 배선 상의 단차를 완화시키고, 드레인 배선의 단선을 억제 한다. 테이퍼 측면의 경사각(즉, 기판면과 게이트 배선(2)의 측면 사이의 각)이 더 작아질수록, 드레인 배선(6) 상의 단차가 더 완화된다. 한편, 경사각이 더 작아질수록, 게이트 배선(2)의 치수 및 형상을 제어하는 것이 더 어려워지게 된다. 따라서, 본 실시예에서는, 경사각을 30° 내지 80°내의 범위로 하며, 40° 내지 50°의 범위인 것이 바람직하다.
도 5에 도시된 게이트 배선(2)의 오목부(13)의 형상은 예시적인 것으로, 드레인 배선(6)의 폭 이상의 깊이를 갖고 드레인 배선(6)을 따라 연장된 하나 이상의 오목부(13)가 드레인 배선(6)과의 교차 영역 부근에서 게이트 배선(2)의 적어도 한 변에 형성되어야 한다. 도 8은 오목부(13)가 게이트 배선(2)의 한 변에만 형성되는 예를 나타낸다. 도 9는 오목부(13)가 게이트 배선(2)의 각 측면에 형성된 예를 나타낸다. 복수의 오목부(13)가 형성된 경우, 오목부(13)는 동일한 형태일 필요는 없고, 도 10에 도시된 바와 같이 상이한 폭의 오목부(13)가 형성될 수 있거나, 또는, 게이트 배선(2)의 대향측 상에 형성된 오목부(13)가 상이한 형태를 가질 수 있다. 또한, 오목보(13) 또는 두개의 오목부(13) 사이의 돌출부는 직사각형이 아닐 수 있다. 예를 들어, 돌출부는 도 11에 도시된 바와 같이 넓은 첨단, 교차형 첨단, 또는 도 12에 도시된 바와 같이 드레인 배선(6)에 대한 평행선, 수직선 및 사선의 조합에 의해 형성된 첨단일 수 있다.
도 5에서, 오목부(13)는 게이트 배선(2)과 드레인 배선(6)의 교차 영역 부근에만 형성되고, TFT부(11)의 게이트 전극(2A)은 종래와 같이 구성된다. 상기 이유는 드레인 전극(6A)과 소스 전극(7)이 드레인 배선(6)보다 넓기 때문이며, 따라서 오목부(13)가 형성되지 않더라도 충분히 긴 에칭액 침투 경로가 마련될 수 있다. 다른 이유는 게이트 전극(2A)의 복잡한 구조가, TFT(11)의 동작에 영향을 미칠 수 있는 전계의 국소적 집중 현상을 초래한다는 것이다. 유사한 오목부(13)가 TFT(11)의 게이트 전극(2A)에 형성될 수 있다.
게이트 배선(2)과 게이트 전극(2A)의 측면은 소정의 경사각의 테이퍼 형상이다. 게이트 배선(2)과 드레인 배선(6)의 교점과 TFT 영역에서, a-Si 하위층(4)과 n+a-Si 하위층(5)을 포함하는 섬형상 반도체 층이 게이트 절연막(3) 상에 형성된다. TFT 영역에서, n+a-Si 하위층(5)과 a-Si 하위층(4)이 부분적으로 제거되어 채널부를 형성한다. 드레인 전극(6A)과 소스 전극(7)은 채널부의 대향측에 배치된다. 드레인 전극(6A)은 드레인 배선(6)에 접속된다. TFT는 게이트 전극(2A), 게이트 절연막(3), 반도체층, 소스 전극(7), 및 드레인 전극(6A)으로 이루어진다. TFT 상에서, 기판면을 보호하기 위한 패시베이션막(8)이 형성된다. 소스 전극(7) 상의 패시베이션막(8)이 부분적으로 제거되어 컨택트부(10)를 형성한다. 패시베이션막(8) 상에서, ITO 등의 투명 도전막으로 이루어진 화소 전극(9)이 컨택트부(10)를 통해 소스 전극(7)에 접속된다.
본 발명은 드레인 배선(6)과 교차하는 게이트 배선(2)의 일부의 2차원 구조와 3차원 구조에 의해 특징지어진다. 본 발명은 게이트 배선(2) 이외의 구성요소인 게이트 절연막(3), a-Si 하위층(4)과 n+a-Si 하위층(5)을 포함하는 반도체층, 드레인 배선(6), 패시베이션막(8), 화소 전극(9), 대향 기판 및 액정의 형상, 구조, 제 조 방법은 한정되지 않는다. 또한, 본 발명은 상이한 방향으로 연장하는 두 종류의 배선의 하위 배선의 구조에 의해 특징지어진다. 반도체층이 상위 게이트 배선과 하위 드레인 배선 사이에 삽입된 순차-스태거 TFT(forward-staggered TFT)의 경우, 상술한 게이트 배선(2)의 구조가 드레인 배선에 적용된다.
이하, 본 발명에 따른 액정 디스플레이 유닛의 TFT 기판 제조 방법에 대해 도 7a 내지 7e를 참조하여 설명한다. 우선, 도 7a에 도시된 바와 같이, 예를 들어, 유리등으로 이루어진 투명 절연 기판(1) 상에 스퍼터링을 행함으로써, Al 및 Mo가 약 200㎚ 및 100㎚의 두께로 각각 연속적으로 퇴적되어, 게이트 전극 및 게이트 배선이 되는 금속 막을 형성한다. 그리고, 제 1의 레지스트 패턴(12A)이 리소그래피법을 사용하여 금속막 상에 형성되고, 제 1의 레지스트 패턴(12A)이 마스크로서 사용되어 습식 에칭을 수행하고, 게이트 배선(2)과 게이트 배선(2)에 접속된 게이트 전극(2A)을 형성한다. 에칭액은 인산, 질산 및 초산의 혼합산일 수 있다.
그리고, 도 7b에 도시된 바와 같이, 예를 들어, 플라즈마 CVD를 사용하여, 실리콘 질화물로 이루어진 게이트 절연막(3)이 약 500㎚으로 퇴적되고, TFT(11)의 반도체층을 구성하는 a-Si 하위층(4), n+a-Si 하위층(5)이 약 300㎚ 및 약 50㎚ 두께로 각각 퇴적된다. 그리고, 제 2의 레지스트 패턴(12B)이 마스크로서 사용되어 건식 에칭을 수행하고, a-Si 하위층(4)과 n+a-Si 하위층(5)을 패터닝하여, 섬형상의 반도체층을 형성한다.
그리고, 도 7c에 도시된 바와 같이, 예를 들어, 스퍼터링에 의해, Cr이 약 200㎚으로 퇴적된다. 퇴적된 Cr막 상에서, 제 2의 레지스트 패턴(12C)이 형성되고, 제 3의 레지스트 패턴(12C)이 마스크로서 사용되어 질화 세륨 암모늄과 같은 에칭액을 사용하는 습식 에칭을 수행하고, 드레인 배선(6), 드레인 전극(6A) 및 소스 전극(7)을 형성한다.
여기에서, Cr막은 상술한 주상 구조를 갖고, 상기 주상은 특히 단차에서 상이하게 배향되므로, 상술한 바와 같이 습식 에칭된 Cr막은 조악하게 된다. 스퍼터링에 의해 금속이 퇴적된 경우, 표면이 평면이라면 그 금속막은 균일한 두께를 갖는다. 그러나, 표면상에 단차가 있으면, 퇴적된 금속은 단차의 측면상에 그림자가 드리워지고, 따라서, 막은 평면 영역에서보다 단차의 측면에서 더 작은 두께를 갖게 된다. 따라서, 에칭 처리는 단차의 측면에서 더 빠르게 완료되고, 단차의 측면을 따라 에칭액이 침투하여 드레인 배선(6)의 단선이 야기될 가능성이 있다. 그러나, 본 실시예에 따르면, 게이트 배선(2)의 측면이 테이퍼 형상으로 되어 드레인 배선 상에 더 완만하게 단차를 형성한다. 그 결과, 품질의 열화 및 드레인 배선(6)의 두께 감소가 억제되고, 드레인 배선(6)의 아래로 에칭액이 침투하는 것도 억제된다. 또한, 게이트 배선(2)이 소정 형상으로 하나 이상의 오목부(13)를 가지므로, 충분히 긴 에칭액 침투 경로가 마련될 수 있고, 단차의 굴곡부에서 에칭액의 침투가 억제될 수 있다. 이러한 방식으로, 드레인 배선은 단선을 유효하게 방지할 수 있다.
그리고, n+a-Si 하위층(5)과 a-Si 하위층(4)은 예를 들어 건식 에칭에 의해 부분적으로 제거되어, 드레인 배선(6)과 소스 전극(7) 사이의 채널 영역을 노출시킨다.
그리고, 도 7d에 도시된 바와 같이, 예를 들어 플라즈마 CVD를 사용하여, 실리콘 질화물로 이루어진 패시베이션막(8)이 약 200㎚로 퇴적된다. 그리고, 제 4의 레지스트 패턴(12d)이 패시베이션막(8) 상에 형성되고, 제 4의 레지스트 패턴(12d)이 마스크로서 사용되어 패시베이션막(8)을 제거하고 컨택트부(10)를 형성한다.
그리고, 레지스트 패턴(12d)이 제거되고, 도 7e에 도시된 바와 같이, 약 50㎚ 두께의 ITO 막이 예를 들어 스퍼터링에 의해 형성되고, ITO 막이 제 5의 레지스트 패턴(12E)을 마스크로서 사용하여 습식 에칭되고, 화소 전극(9)을 형성한다. 화소 전극(9)은 컨택트부(10)를 통해 소스 전극(7)에 접속된다.
그리고, 레지스트 패턴(12E)이 제거되고, 전체 표면 위로 배향층을 도포함으로써 소정 방향으로 배향처리를 수행하여, TFT 기판을 완성한다. TFT 기판에 대면하는 대향 기판은 도 4에 도시된 바와 같은 구성이다. 투명 절연 기판(20) 상에, 각 화소에 대응되는 R, G, B용 컬러 필터(21)가 형성된다. 블랙 매트릭스(22)는 TFT 기판 상의 배선과 TFT에 대응하는 영역에 형성되고, ITO막으로 이루어진 투명 전극(24)이 형성된다. 투명 전극 상에서, 배향층(24)이 인가되어 대향 기판이 완성된다. 배향층(24)은 소정 방향으로 배향처리된다. 그리고, 예를 들어, 4 내지 5㎛ 직경의 무기질 미립자에 의해 구성된 스페이서가 대향 기판 상에 도포되고, 기판을 서로 접착한다. 스페이서는 기판 사이에 소정의 갭을 마련하고, 그 갭 내로 액정이 주입된다. 이러한 방식으로, 본 실시예에 따른 액티브 매트릭스 액정 디스플레이 유닛이 완성된다.
상술한 바와 같이, 본 실시예에 따른 액정 디스플레이 유닛에서, 게이트 배선(2)을 형성할 때, 드레인 배선(6)의 폭보다 크거나 같은 깊이를 갖고 드레인 배선(6)을 따라 연장하는 하나 이상의 오목부(13)가 드레인 배선(6)과의 교차 영역 부근에서 게이트 배선(2)의 적어도 한 변에 형성된다. 게이트 배선(2) 상에 형성된 오목부(13)는 드레인 배선(6)과 게이트 배선(2)의 교점 부근에서 드레인 배선(6)아래로 침투하는 에칭액에 대한 경로를 충분히 연장시킨다. 또한, 게이트 배선은 Al 또는 Al 합금으로 이루어진 하나의 층과 Mo 또는 Mo 합금으로 이루어진 다른 하나의 층의 두개의 층으로 이루어지고, 게이트 배선(2)의 측면이 소정각의 테이퍼 형상으로 이루어진다. 게이트 배선(2)의 측면이 테이퍼 형상이므로, 게이트 배선(2) 상의 게이트 절연막의 표면상에 형성된 단차가 완만해 질수 있다. 그 결과, 품질의 열화 및 게이트 배선(2)과의 교점에서 드레인 배선(6)의 두께 감소가 억제될 수 있고, 드레인 배선의 단선을 확실히 방지할 수 있다.
제 2의 실시예
다음으로, 본 발명의 제 2의 실시예에 따른 액티브 매트릭스 액정 디스플레이 유닛을 도 13 내지 16을 참조하여 설명한다. 도 13은 게이트 배선과 드레인 배선의 교점 부근의 구성을 도시하는 본 발명의 제 2의 실시예에 따른 액정 디스플레이 유닛의 TFT 기판의 평면도이다. 도 14a는 도 13에서 Ⅲ-Ⅲ선을 따라 취해지는 단면도이고, 도 14b는 도 13에서 Ⅳ-Ⅳ선을 따라 취해지는 단면도이다. 도 15a 내지 15e는 본 발명의 제 2의 실시예에 따른 액정 디스플레이 유닛의 TFT 기판의 제 조 방법의 단계를 개략적으로 나타내는 단면도이다. 도 16은 제 2의 실시예의 장점을 나타내는 그래프이다.
상술한 본 발명의 제 1의 실시예에 따른 액정 디스플레이 유닛의 경우, TFT 기판은 도 7a 내지 7e에 도시된 5단계의 리소그래피 단계(즉, 게이트 전극과 게이트 배선의 패터닝 단계, 반도체 층의 패터닝 단계, 드레인 전극과 드레인 배선의 패터닝 단계, 컨택트 패터닝 단계 및 화소 전극의 패터닝 단계)를 통해 제조된다. 액정 디스플레이 유닛의 가격을 내리기 위해서는, 제조 단계의 수를 줄이는 것이 바람직하다. 반도체층이 게이트 배선(2)과 드레인 배선(6)의 교점 이외의 부분 상에 남아 있어도 문제가 없다. 본 실시예에 따르면, a-Si 하위층, 드레인 전극과 드레인 배선은 하나의 레지스트 마스크 패턴으로 패터닝되고, TFT 기판은 4단계의 리소그래피 단계로 제조된다. 여기에서, 본 실시예에 따른 액정 디스플레이 유닛의 대향 기판은 도 4에 도시된 것과 동일하게 구성되어 있으며, 그 상세한 설명은 생략한다.
이하, 본 실시예를 도면을 참조하여 설명한다.
도 13, 14a 및 14b에 도시된 바와 같이, 본 실시예에 따른 TFT 기판의 투명 절연 기판(1) 상에, 게이트 배선(2)은 드레인 배선(6)과의 교차 영역 부근에서 적어도 하나의 측면에서 형성된 소정 형태의 하나 이상의 오목부(13)를 갖는다. 투명 절연 기판(1) 상에 형성된 게이트 배선(2)과 게이트 전극(2A)은 소정 경사각의 테이퍼 형상으로 이루어진 측면을 갖는다. 드레인 배선(6), 드레인 전극(6A) 및 소스 전극(7) 아래의 TFT 영역에서, a-Si 하위층(4)과 n+a-Si 하위층(5)을 포함하는 반도체층이 게이트 절연막(3) 상에 형성된다. TFT 영역에서 n+a-Si 하위층(5)과 a-Si 하위층(4)이 부분적으로 제거되어 채널부를 형성한다. 채널부의 대향측에서, 드레인 배선(6)과 소스 전극(7)에 접속된 드레인 전극(6A)이 형성되고, 기판면을 보호하기 위해 패시베이션막(8)이 배치된다. 또한, 소스 전극(7) 위의 패시베이션막(8)이 부분적으로 제거되어 컨택트부(10)를 형성하고, ITO의 투명 도전막으로 이루어진 화소 전극(9)이 각 화소 영역과 컨택트부(10)에 형성된다.
다시 본 실시예에서, 본 발명은 게이트 배선(2) 이외의 구성요소인 게이트 절연막(3), a-Si 하위층(4)과 n+a-Si 하위층(5)을 포함하는 반도체층, 드레인 배선(6), 패시베이션막(8), 화소 전극(9), 대향 기판 및 액정의 형상, 구조, 제조 방법은 한정되지 않는다. 반도체층이 상위 게이트 배선과 하위 드레인 배선 사이에 삽입되는 순차-스태거 TFT의 경우에, 상술한 역-스태거 TFT의 게이트 배선(2)의 구조가 드레인 배선에 적용된다.
본 실시예에 따른 액정 디스플레이 유닛의 TFT 구조의 제조 방법이 도 15a 내지 15e를 참조하여 설명된다. 우선, 상술한 제 1의 실시예에서, 유리등으로 이루어진 투명 절연 기판(1) 상에, 예를 들어, 스퍼터링에 의해, Al 또는 Al 합금이 약 200㎚의 두께로 퇴적되고, Mo 또는 Mo 합금이 약 100㎚로 퇴적된다. 제 1의 레지스트 패턴(12A)이 주지의 리소그래피법을 사용하여 퇴적된 금속막 상에 형성된다. 제 1의 레지스트 패턴(12A)을 마스크로서 사용하여, 인산, 질산 및 초산의 혼합산과 같은 에칭액에 의해 금속막이 습식 에칭된다. 드레인 배선(6)을 따라 연장하고 드레인 배선(6)의 폭보다 크거나 같은 깊이를 갖는 하나 이상의 오목부(13)가 드레인 배선(6)과의 예상 교차 영역 부근에서 게이트 배선(2)의 적어도 하나의 측면에 형성된다. 게이트 배선(2)과 게이트 전극(2A)은 30° 내지 80°, 양호하게는 40° 내지 50°의 경사각으로 테이퍼 형상화된 측면을 갖는다.
그리고, 반도체층과 드레인 배선(6)이 형성된다. 본 실시예에 따르면, 반도체층과 드레인 배선(6)은 다음 과정에서 하나의 레지스트 패턴을 사용하여 형성된다. 특히, 도 15a에 도시된 바와 같이, 실리콘 질화물로 이루어진 게이트 절연막(3)이 플라즈마 CVD 등에 의해 약 500㎚로 퇴적된다. 게이트 절연막(3) 상에서, TFT(11)의 반도체층을 구성하는 a-Si 하위층(4)과 n+a-Si 하위층(5)이 약 300㎚ 및 약 500㎚로 각각 연속적으로 퇴적되고, Cr이 스퍼터링에 의해 약 200㎚으로 퇴적된다. 그리고, 레지스트 패턴(12F)이 Cr막 상에 형성된다. 본 실시예에서, 채널부 위에 해상 한계 이하의 폭을 갖는 차광 실드 영역을 갖는 포토마스크(레티클)(14)가 사용되어, 채널부의 레지스트 패턴(12F)을 다른 영역보다 얇게한다. 포토마스크(14) 대신, 채널부위에 반투명 영역을 갖는 포토마스크가 사용될 수 있다.
그리고, 도 15b에 도시된 바와 같이, 마스크로서 레지스트 패턴(12F)을 사용하여, 드레인 배선(6), 드레인 전극(6A) 및 소스 전극(7)이 에칭액으로서 질화 세륨 암모늄을 사용하는 습식 에칭에 의해 형성된다. 다시 본 실시예에서, 게이트 배선의 측면이 테이퍼 형상이므로, 드레인 배선, 드레인 전극 및 소스 전극은 완만한 측면을 갖는다. 따라서, 품질의 열화 및 드레인 배선(6)의 두께 감소가 억제되고, 드레인 배선(6) 아래의 에칭액의 침투도 억제된다. 또한, 게이트 배선(2)이 소정 형태의 하나 이상의 오목부(13)를 가지므로, 드레인 배선(6) 아래에 충분히 긴 에칭액 침투 경로가 마련되고, 단차의 굴곡에서 에칭액 침투가 억제될 수 있다. 따라서, 드레인 배선은 단선이 유효하게 방지될 수 있다.
그리고, 습식 에칭 다음으로, 도 15c에 도시된 바와 같이, a-Si 하위층(4)과 n+a-Si 하위층(5)이 건식 에칭에 의해 패터닝되어 반도체층을 형성한다.
그리고, 도 15d에 도시된 바와 같이, 채널 상의 박막 레지스트가 완전히 제거될 때 까지 산소 플라즈마 에싱과 같은 건식 에칭이 수행된다. 그리고, 채널 영역 상의 Cr이 에칭되고(본 실시예에서, Cr에 두 번의 에칭이 수행됨), 도 15e에 도시된 바와 같이, n+a-Si 하위층(5)과 a-Si 하위층(4)이 건식 에칭에 의해 부분적으로 제거되어 채널 영역을 노출시킨다.
그 후, 제 1의 실시예에서와 같이, 예를 들어, 플라즈마 CVD를 사용하여, 실리콘 질화물로 이루어진 패시베이션막(8)이 약 200㎚로 퇴적되고, 패시베이션막(8)이 부분적으로 제거되어 컨택트부(10)를 형성한다. 그리고, 약 50㎚ 두께의 ITO막이 스퍼터링에 의해 전체 표면 상에 퇴적되고, ITO막이 패터닝되어 투명 전극인 화소 전극(9)을 형성한다. 소스 전극(7)과 화소 전극(9)은 컨택트부(10)를 통해 서로 접속된다.
상술한 바와 같이, 본 실시예에 따른 액정 디스플레이 유닛에서, 드레인 배 선(6)을 따라 연장하고 드레인 배선의 폭 이상의 깊이를 갖는 하나 이상의 오목부(13)가 위로 겹쳐진 드레인 배선(6)과의 예상 교차 영역 부근에서 게이트 배선(2)의 적어도 한 변에 형성된다. 게이트 배선(2)상에 형성된 오목부(13)는 드레인 배선(6) 아래로 침투하는 에칭액에 대한 경로를 충분히 연장시킨다. 또한, 게이트 배선(2)이 Al 또는 Al 합금으로 이루어진 하나의 층과 Mo 또는 Mo 합금으로 이루어진 다른 하나의 층인 두개의 층으로 이루어지고, 게이트 배선(2)의 측면이 소정 경사각의 테이퍼 형상으로 이루어지므로, 품질의 열화 및 단차에서 드레인 배선(6)의 두께 감소가 억제될 수 있고, 드레인 배선의 단선을 확실히 방지할 수 있다.
본 실시예에 따른 TFT 기판과 종래의 방법(게이트 배선(2)이 Cr로 이루어지고, 게이트 배선(2)과 드레인 배선(6)의 교점에 오목부와 돌출부가 형성되지 않음)에 의해 제조된 TFT 기판에 대한 드레인 배선의 단선 발생율이 측정되고,그 결과가 도 16에 도시된다. 도 16에 도시된 바와 같이, 종래의 TFT 기판에 대한 드레인 배선의 단선 발생율은 4.2%(48패널중 2패널이 불량)이며, 본 발명에 따른 TFT 기판에 대한 드레인 배선의 단선 발생율은 0.7%(150패널 중 1패널이 불량)이다. 이 결과로부터, 본 발명에 따른 TFT 기판이 드레인 배선의 단선을 억제하는데 효과적이라는 것이 입증된다.
본 실시예가 역-스태거 구조의 채널 에칭 TFT를 갖는 액정 디스플레이 유닛에 관해 설명하였지만, 본 발명은 이 실시예에 한정되는 것이 아니며, 채널 보호형 액정 디스플레이 유닛 또는 순차-스태거 TFT를 갖는 액정 디스플레이 유닛에도 적용될 수 있다. 또한, 본 실시예는 대향 기판 상에 컬러 필터가 형성된 액티브 매트 릭스 액정 디스플레이 유닛에 관해 설명되었지만, 본 발명은 이에 한정되는 것이 아니며 컬러 필터가 TFT 기판에 형성된 CFonTFT 구조에도 적용될 수 있다. 본 발명은 소정의 양호한 실시예와 관련하여 기재되었으나, 본 발명의 방식에 포함된 주제는 이들 실시예에 한정되지 않는다. 반면, 본 발명의 주제는 이하의 청구항의 본질 및 범위내에 포함된 모든 변경예, 변형예 및 동등예를 포함한다.
본 발명은 하부 배선(게이트 배선)과 상부 배선(드레인 배선)의 교점에서 배선의 단선을 확실히 예방할 수 있는 액티브 매트릭스 액정 디스플레이 유닛을 제공한다.
본 발명에 따른 액정 디스플레이 유닛에서, TFT 기판 상에 제 1의 배선(게이트 배선)에서 형성된 오목부는 에칭액 침투 경로를 충분히 연장시킬 수 있고, 따라서, 드레인 배선의 폭이 작더라도, 드레인 배선의 단선을 확실히 방지할 수 있다. 또한, 게이트 배선이 Mo 및 Al의 두개의 층으로 이루어지고 게이트 배선의 측면이 테이퍼형상이므로, 드레인 배선 상의 단차가 완화되고, 단차에서 드레인 배선의 두께 감소 및 품질의 열화가 억제될 수 있다. 그 결과, 에칭액 침투가 어려워지고, 따라서 드레인 배선의 단선을 확실히 방지할 수 있게 된다.
본 발명에 따르면, 제1의 배선에 상기의 오목부를 배설함에 의해, 제1의 배선(게이트 배선)과 제2의 배선(드레인 배선)의 교차부의 기생 용량이 감소할 수 있다.
본 발명에 따르면, 제1의 배선에 상기의 오목부를 배설함에 의해, 제1의 배선(게이트 배선)과 제2의 배선(드레인 배선)의 교차부의 기생 용량이 감소할 수 있다.
Claims (11)
- TFT 기판을 포함하는 액정 디스플레이 유닛에 있어서,상기 TFT 기판은,투명 절연 기판;상기 투명 절연 기판 상에 배치된 제 1의 배선;상기 제 1의 배선 위에 배치되고, 상기 제 1의 배선과 교차하는 제 2의 배선; 및상기 제 1의 배선과 상기 제 2의 배선에 의해 둘러싸인 각 영역에 형성된 박막 트랜지스터를 포함하고,상기 제 2의 배선을 따라 연장하는 하나 이상의 오목부가 상기 제 2의 배선과의 교차 영역 부근에서 상기 제 1의 배선의 적어도 한 변에 형성되는 것을 특징으로 하는 액정 디스플레이 유닛.
- 제 1항에 있어서,상기 오목부는 상기 제 2의 배선의 폭보다 크거나 같은 깊이를 갖는 것을 특징으로 하는 액정 디스플레이 유닛.
- 제 1항에 있어서,상기 오목부의 두개 이상의 변은 상기 제 2의 배선 바로 아래의 영역 내에 있는 것을 특징으로 하는 액정 디스플레이 유닛.
- 제 1항에 있어서,두개의 상기 오목부가 형성되고, 상기 제 2의 배선을 따라 연장하는 두개의 상기 오목부의 인접 변이 상기 제 2의 배선 바로 아래의 영역내에 있는 것을 특징으로 하는 액정 디스플레이 유닛.
- 제 1항에 있어서,상기 제 1의 배선은 복수 종류의 금속 적층으로 이루어지고, 상기 제 1의 배선의 측면은 테이퍼형상인 것을 특징으로 하는 액정 디스플레이 유닛.
- 제 5항에 있어서,상기 제 1의 배선의 상기 금속 적층은, Al 및 Al 합금으로부터 선택된 제 1의 재료로 이루어지는 하나의 하위층과, Mo 및 Mo 합금으로부터 선택된 제 2의 재로로 이루어지는 하나의 상위층의 두개층으로 이루어지는 것을 특징으로 하는 액정 디스플레이 유닛.
- 제 5항에 있어서,상기 제 1의 배선의 측면의 테이퍼 각은 30° 내지 80° 사이인 것을 특징으로 하는 액정 디스플레이 유닛.
- 제 1항에 있어서,상기 제 1의 배선은 게이트 배선이고, 상기 제 2의 배선은 드레인 배선인 것을 특징으로 하는 액정 디스플레이 유닛.
- 제 8항에 있어서,게이트 절연막과 반도체층은 상기 게이트 배선과 상기 드레인 배선 사이에 형성되고, 상기 게이트 절연막은 상기 반도체층 아래에 위치하는 것을 특징으로 하는 액정 디스플레이 유닛.
- 제 9항에 있어서,상기 반도체층은 하부 a-Si 하위층과 상부 n+a-Si 하위층으로 이루어지는 것을 특징으로 하는 액정 디스플레이 유닛.
- TFT 기판을 포함하는 액정 디스플레이 유닛에 있어서,상기 TFT 기판은,투명 절연 기판;상기 투명 절연 기판 상에 배치된 제 1의 배선;상기 제 1의 배선 위에 배치되고, 상기 제 1의 배선과 교차하는 제 2의 배선; 및상기 제 1의 배선과 상기 제 2의 배선에 의해 둘러싸인 각 영역에 형성된 박막 트랜지스터를 포함하고,상기 제 2의 배선을 따라 연장하는 하나 이상의 오목부가 상기 제 2의 배선과의 교차 영역 부근에서 상기 제 1의 배선의 적어도 한 변에 형성되고,상기 오목부는 상기 제 2의 배선의 폭보다 크거나 같은 깊이를 갖고,상기 제 1의 배선은 복수 종류의 금속 적층으로 이루어지고, 상기 제 1의 배선의 측면은 테이퍼형상인 것을 특징으로 하는 액정 디스플레이 유닛.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JPJP-P-2003-00401964 | 2003-12-01 | ||
| JP2003401964A JP2005164854A (ja) | 2003-12-01 | 2003-12-01 | 液晶表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20050053000A KR20050053000A (ko) | 2005-06-07 |
| KR100683288B1 true KR100683288B1 (ko) | 2007-02-15 |
Family
ID=34725724
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020040098432A KR100683288B1 (ko) | 2003-12-01 | 2004-11-29 | 액정 디스플레이 유닛 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US7511301B2 (ko) |
| JP (1) | JP2005164854A (ko) |
| KR (1) | KR100683288B1 (ko) |
| CN (1) | CN100432807C (ko) |
| TW (1) | TWI247431B (ko) |
Families Citing this family (22)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4016709B2 (ja) * | 2002-04-26 | 2007-12-05 | 日本電気株式会社 | オーディオデータの符号変換伝送方法と符号変換受信方法及び装置とシステムならびにプログラム |
| KR20060042425A (ko) * | 2004-11-09 | 2006-05-15 | 삼성전자주식회사 | 박막 트랜지스터 표시판 및 그 제조 방법 |
| KR100715780B1 (ko) * | 2005-06-20 | 2007-05-08 | 박상수 | 탄성 가변형 침대 매트리스 |
| KR20070019457A (ko) * | 2005-08-12 | 2007-02-15 | 삼성전자주식회사 | 박막 트랜지스터 표시판 및 이를 포함하는 액정표시장치 |
| KR101190071B1 (ko) * | 2005-12-29 | 2012-10-12 | 엘지디스플레이 주식회사 | 액정표시장치 및 그 제조방법 |
| CN100412671C (zh) * | 2006-03-30 | 2008-08-20 | 友达光电股份有限公司 | 液晶显示装置 |
| KR101234138B1 (ko) * | 2006-05-18 | 2013-02-18 | 엘지디스플레이 주식회사 | 액정표시장치용 어레이기판과 그 제조방법 |
| TWI654689B (zh) * | 2008-12-26 | 2019-03-21 | 日商半導體能源研究所股份有限公司 | 半導體裝置及其製造方法 |
| WO2012070498A1 (ja) * | 2010-11-25 | 2012-05-31 | シャープ株式会社 | 表示装置及びテレビ受信装置 |
| JP5696030B2 (ja) | 2011-12-20 | 2015-04-08 | 株式会社ジャパンディスプレイ | 液晶表示装置 |
| US9646923B2 (en) * | 2012-04-17 | 2017-05-09 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor devices, methods of manufacture thereof, and packaged semiconductor devices |
| TWI681233B (zh) * | 2012-10-12 | 2020-01-01 | 日商半導體能源研究所股份有限公司 | 液晶顯示裝置、觸控面板及液晶顯示裝置的製造方法 |
| TWI528074B (zh) * | 2014-03-28 | 2016-04-01 | 群創光電股份有限公司 | 顯示面板 |
| KR102326555B1 (ko) * | 2015-04-29 | 2021-11-17 | 삼성디스플레이 주식회사 | 표시장치 |
| KR102514409B1 (ko) * | 2015-09-15 | 2023-03-28 | 삼성디스플레이 주식회사 | 표시 장치 |
| KR102568776B1 (ko) | 2016-03-28 | 2023-08-22 | 삼성디스플레이 주식회사 | 유기 발광 표시 장치 |
| CN105633102B (zh) * | 2016-04-05 | 2018-11-09 | 京东方科技集团股份有限公司 | 阵列基板、薄膜晶体管、显示器件的制作方法、显示装置 |
| KR102473069B1 (ko) * | 2018-01-02 | 2022-12-01 | 삼성디스플레이 주식회사 | 표시 장치 및 그 제조 방법 |
| KR102091764B1 (ko) | 2018-02-09 | 2020-03-24 | 김형민 | 매트리스용 쿠션 |
| CN109545823A (zh) * | 2018-10-23 | 2019-03-29 | 武汉华星光电半导体显示技术有限公司 | 阵列基板、该阵列基板的制备方法及显示面板 |
| KR102030505B1 (ko) | 2019-05-21 | 2019-10-10 | 김빛나 | 공기층이 형성된 소파 |
| FR3106238B1 (fr) * | 2020-01-13 | 2023-10-20 | New Imaging Tech | Détecteur d’image à collection électronique latérale |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05224234A (ja) * | 1992-01-30 | 1993-09-03 | Nec Corp | 薄膜トランジスタ基板 |
| JP2003302654A (ja) * | 2002-04-12 | 2003-10-24 | Hitachi Ltd | 表示装置 |
Family Cites Families (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60236266A (ja) | 1984-05-10 | 1985-11-25 | Matsushita Electric Ind Co Ltd | 半導体装置 |
| JP3109860B2 (ja) | 1991-06-07 | 2000-11-20 | 三菱電機株式会社 | 多層配線 |
| JPH05259300A (ja) | 1992-03-13 | 1993-10-08 | Sony Corp | 半導体装置 |
| JPH08330592A (ja) * | 1995-05-31 | 1996-12-13 | Nec Corp | 薄膜トランジスタおよび液晶表示装置 |
| JP3617719B2 (ja) * | 1996-04-15 | 2005-02-09 | 株式会社東芝 | 液晶表示装置 |
| JP3126661B2 (ja) * | 1996-06-25 | 2001-01-22 | 株式会社半導体エネルギー研究所 | 液晶表示装置 |
| JPH1078591A (ja) | 1996-09-05 | 1998-03-24 | Hitachi Ltd | 液晶表示装置 |
| JPH10221704A (ja) * | 1997-02-07 | 1998-08-21 | Sharp Corp | 反射型液晶表示装置およびその製造方法 |
| JPH1184421A (ja) * | 1997-09-10 | 1999-03-26 | Sharp Corp | アクティブマトリクス基板及びそれを用いた液晶パネル |
| JP4156115B2 (ja) * | 1998-12-25 | 2008-09-24 | シャープ株式会社 | マトリクス配線基板及び液晶表示装置用基板 |
| JP3503685B2 (ja) * | 1999-08-30 | 2004-03-08 | 日本電気株式会社 | 液晶表示装置及びその製造方法 |
| JP3074274B1 (ja) | 1999-10-13 | 2000-08-07 | 財団法人工業技術研究院 | 液晶ディスプレイのｔｆｔ製造方法 |
| TW514762B (en) * | 2000-03-06 | 2002-12-21 | Hitachi Ltd | Liquid crystal display element having controlled storage capacitance |
| JP4954366B2 (ja) * | 2000-11-28 | 2012-06-13 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| FR2826766B1 (fr) * | 2001-06-29 | 2003-10-31 | Thales Avionics Lcd | Matrice active de transistors en couches minces ou tft pour capteur optique ou ecran de visualisation |
| JP2003172946A (ja) * | 2001-09-28 | 2003-06-20 | Fujitsu Display Technologies Corp | 液晶表示装置用基板及びそれを用いた液晶表示装置 |
| KR100626910B1 (ko) * | 2002-05-21 | 2006-09-20 | 세이코 엡슨 가부시키가이샤 | 전기 광학 장치 및 전자기기 |
| KR101046927B1 (ko) * | 2004-09-03 | 2011-07-06 | 삼성전자주식회사 | 박막 트랜지스터 표시판 |
-
2003
- 2003-12-01 JP JP2003401964A patent/JP2005164854A/ja active Pending
-
2004
- 2004-11-29 KR KR1020040098432A patent/KR100683288B1/ko not_active IP Right Cessation
- 2004-11-30 TW TW093136866A patent/TWI247431B/zh not_active IP Right Cessation
- 2004-12-01 CN CNB2004100982904A patent/CN100432807C/zh not_active Expired - Fee Related
- 2004-12-01 US US11/000,153 patent/US7511301B2/en not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05224234A (ja) * | 1992-01-30 | 1993-09-03 | Nec Corp | 薄膜トランジスタ基板 |
| JP2003302654A (ja) * | 2002-04-12 | 2003-10-24 | Hitachi Ltd | 表示装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20050161670A1 (en) | 2005-07-28 |
| CN1624550A (zh) | 2005-06-08 |
| JP2005164854A (ja) | 2005-06-23 |
| TWI247431B (en) | 2006-01-11 |
| US7511301B2 (en) | 2009-03-31 |
| CN100432807C (zh) | 2008-11-12 |
| TW200529451A (en) | 2005-09-01 |
| KR20050053000A (ko) | 2005-06-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100683288B1 (ko) | 액정 디스플레이 유닛 | |
| KR100456151B1 (ko) | 박막 트랜지스터 어레이 기판 및 그 제조 방법 | |
| KR100690517B1 (ko) | 액정 표시 장치의 제조 방법 | |
| US8497507B2 (en) | Array substrate for liquid crystal display device and method of fabricating the same | |
| JP4535791B2 (ja) | 液晶表示装置用基板及び該基板の補修方法 | |
| JP2004302466A (ja) | 水平電界印加型液晶表示装置及びその製造方法 | |
| KR100322970B1 (ko) | 프린지 필드 구동 액정표시 장치의 제조방법 | |
| KR100322968B1 (ko) | 프린지 필드 구동 액정 표시 장치의 제조방법 | |
| JPH11153809A (ja) | フォトマスク及びアクティブ素子アレイ基板の製造方法 | |
| KR100654158B1 (ko) | 액정 표시장치 제조방법 및 그 제조방법에 따른 액정표시장치 | |
| KR100342860B1 (ko) | 액정 표시장치 제조방법 및 그 제조방법에 따른 액정표시장치 | |
| JP4011557B2 (ja) | 液晶表示装置および液晶表示装置の製造方法 | |
| KR101320651B1 (ko) | 수평 전계 인가형 액정표시패널의 제조방법 | |
| KR100436801B1 (ko) | 액정 표시 패널 | |
| KR100538327B1 (ko) | 수평 전계 인가형 박막 트랜지스터 어레이 기판 및 그제조 방법 | |
| KR100475111B1 (ko) | 액정표시장치의 제조방법 | |
| JP4116067B2 (ja) | 液晶表示装置 | |
| KR100482343B1 (ko) | 로딩이펙트 방지를 위한 박막트랜지스터 어레이 기판 및그 제조방법 | |
| KR100904268B1 (ko) | 액정표시소자 및 그의 제조방법 | |
| KR100599958B1 (ko) | 고개구율 및 고투과율 액정표시장치의 제조방법 | |
| KR20020010199A (ko) | 액정표시장치용 어레이기판과 그 제조방법 | |
| JP2008171016A (ja) | 液晶表示装置 | |
| KR101329447B1 (ko) | 박막 트랜지스터 어레이 기판 및 그 제조 방법 | |
| KR100351873B1 (ko) | 액정표시장치및그제조방법 | |
| KR20120037668A (ko) | 고투과 수평 전계형 액정표시장치 및 그 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20130130 Year of fee payment: 7 |
|
| FPAY | Annual fee payment |
Payment date: 20140129 Year of fee payment: 8 |
|
| FPAY | Annual fee payment |
Payment date: 20150129 Year of fee payment: 9 |
|
| LAPS | Lapse due to unpaid annual fee |