CN105633102B - 阵列基板、薄膜晶体管、显示器件的制作方法、显示装置 - Google Patents
阵列基板、薄膜晶体管、显示器件的制作方法、显示装置 Download PDFInfo
- Publication number
- CN105633102B CN105633102B CN201610206911.9A CN201610206911A CN105633102B CN 105633102 B CN105633102 B CN 105633102B CN 201610206911 A CN201610206911 A CN 201610206911A CN 105633102 B CN105633102 B CN 105633102B
- Authority
- CN
- China
- Prior art keywords
- substrate
- stacked gradually
- layer
- successively
- metal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 125
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 30
- 239000010409 thin film Substances 0.000 title claims abstract description 17
- 229910052751 metal Inorganic materials 0.000 claims abstract description 226
- 239000002184 metal Substances 0.000 claims abstract description 226
- 239000010408 film Substances 0.000 claims abstract description 109
- 239000007788 liquid Substances 0.000 claims abstract description 35
- 238000000034 method Methods 0.000 claims description 52
- 230000008569 process Effects 0.000 claims description 30
- 238000005530 etching Methods 0.000 claims description 14
- 238000001465 metallisation Methods 0.000 claims description 14
- 238000001755 magnetron sputter deposition Methods 0.000 claims description 10
- 239000007769 metal material Substances 0.000 claims description 10
- 230000015572 biosynthetic process Effects 0.000 claims description 7
- 150000002739 metals Chemical class 0.000 claims description 3
- 238000000059 patterning Methods 0.000 claims description 2
- 238000000151 deposition Methods 0.000 description 23
- 230000008021 deposition Effects 0.000 description 22
- 239000007789 gas Substances 0.000 description 9
- 238000005516 engineering process Methods 0.000 description 8
- 229920002120 photoresistant polymer Polymers 0.000 description 7
- 230000008859 change Effects 0.000 description 6
- 238000010586 diagram Methods 0.000 description 6
- 239000004615 ingredient Substances 0.000 description 6
- 229910052782 aluminium Inorganic materials 0.000 description 5
- 239000000463 material Substances 0.000 description 5
- 229910052750 molybdenum Inorganic materials 0.000 description 5
- 238000004062 sedimentation Methods 0.000 description 5
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 4
- 230000015556 catabolic process Effects 0.000 description 4
- 239000011248 coating agent Substances 0.000 description 4
- 238000000576 coating method Methods 0.000 description 4
- 229910052802 copper Inorganic materials 0.000 description 4
- 230000008054 signal transmission Effects 0.000 description 4
- QTBSBXVTEAMEQO-UHFFFAOYSA-N Acetic acid Chemical compound CC(O)=O QTBSBXVTEAMEQO-UHFFFAOYSA-N 0.000 description 3
- 230000004888 barrier function Effects 0.000 description 3
- 230000007547 defect Effects 0.000 description 3
- 239000000203 mixture Substances 0.000 description 3
- 238000002360 preparation method Methods 0.000 description 3
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 2
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 2
- 229910052786 argon Inorganic materials 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 239000011733 molybdenum Substances 0.000 description 2
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical compound O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000000280 densification Methods 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 239000002075 main ingredient Substances 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 229910017604 nitric acid Inorganic materials 0.000 description 1
- 230000001737 promoting effect Effects 0.000 description 1
- 239000012495 reaction gas Substances 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
Abstract
本发明提供了一种阵列基板、薄膜晶体管、显示器件的制作方法、显示装置，其中的阵列基板包括基板和依次形成在基板上的栅极金属层、绝缘层和源漏极金属层；其中，栅极金属层由至少两个依次层叠的图案化金属膜层构成；至少两个依次层叠的图案化金属膜层在同一种金属刻蚀液下的刻蚀速率沿着背离基板的方向逐层增大；至少两个依次层叠的图案化金属膜层的膜层面积沿着背离基板的方向逐层减小。基于此，本发明可以改善源漏极金属层中由栅极金属层边缘处的坡度角所导致的内部缺陷，有利于提升良率、降低生产成本。
Description
技术领域
本发明涉及显示技术领域，尤其涉及一种阵列基板、薄膜晶体管、显示器件的制作方法、显示装置。
背景技术
阵列基板是一些显示产品的重要组成部分。如图1所示，阵列基板主要可以分为显示区域10和非显示区域20。未在图中详细示出的是，显示区域10内设有横向排列的栅极信号线和纵向排列的源漏极信号线，栅极信号线和源漏极信号线交叉限定出显示区域10内的若干个子像素区域。每个子像素区域内，配置有主要由薄膜晶体管（Thin FilmTransistor，TFT）形成的电路结构。非显示区域20主要包括栅极信号驱动区域201和源极信号驱动区域202。
在传统的底栅结构下，栅极信号线会与薄膜晶体管的栅电极在第一次金属的构图工艺中形成，而在形成栅绝缘层之后源漏极信号线则会与薄膜晶体管的源电极和漏电极在第二次金属的构图工艺中形成。如图2所示，基板301上依次形成了栅金属层304、栅绝缘层302和源漏金属层303，图示位置为源漏极信号线与栅极信号线相互交叠的位置。此处，由于栅金属层304的边缘处存在坡度角，因而其坡面上形成的源漏金属层303很容易产生缺陷。具体来说，较大的坡度角容易造成坡面上的感光胶涂覆不均，进而在刻蚀形成源漏金属层303时，未被充分覆盖的金属膜层就会被刻蚀液钻刻，严重时会导致断路。
为解决该问题，现有技术通常会通过在有栅极信号线和源漏极信号线交叠的部位增加有源层垫片来缓解坡度角的影响，如图3中设置在栅金属层304与源漏金属层303之间的有源层垫片305。通过这样的方式，虽然能在一定程度上缓解坡度角带来源漏金属层缺陷问题，但其相当于向栅极信号线和源漏极信号线之间增设了介质材料，造成耦合电容的增大；不仅会影响信号线的信号传输性能，还会带来静电击穿的风险。
发明内容
针对现有技术的缺陷，本发明提供一种阵列基板、薄膜晶体管、显示器件的制作方法、显示装置，可以改善源漏极金属层中由栅极金属层边缘处的坡度角所导致的内部缺陷。
第一方面，本发明提供了一种阵列基板，包括：基板和依次形成在所述基板上的栅极金属层、绝缘层和源漏极金属层；其中，
所述栅极金属层由至少两个依次层叠的图案化金属膜层构成；
所述至少两个依次层叠的图案化金属膜层在同一种金属刻蚀液下的刻蚀速率沿着背离所述基板的方向逐层增大；
所述至少两个依次层叠的图案化金属膜层的膜层面积沿着背离所述基板的方向逐层减小。
可选地，所述至少两个依次层叠的图案化金属膜层均采用同一种金属材料形成；所述至少两个依次层叠的图案化金属膜层的致密程度沿着背离所述基板的方向逐层减小。
可选地，所述至少两个依次层叠的图案化金属膜层在经图案化处理之前，由同一种金属沉积工艺在不同工艺参数下逐层形成，使得其在同一种金属刻蚀液下的刻蚀速率沿着背离所述基板的方向逐层增大。
可选地，所述至少两个依次层叠的图案化金属膜层的膜层厚度均相同。
第二方面，本发明提供了一种薄膜晶体管，包括：衬底和依次形成在所述衬底上的栅极金属层、绝缘层和源漏极金属层；其中，
所述栅极金属层由至少两个依次层叠的图案化金属膜层构成；
所述至少两个依次层叠的图案化金属膜层在同一种金属刻蚀液下的刻蚀速率沿着背离所述衬底的方向逐层增大；
所述至少两个依次层叠的图案化金属膜层的膜层面积沿着背离所述衬底的方向逐层减小。
可选地，所述至少两个依次层叠的图案化金属膜层在经图案化处理之前，由同一种金属沉积工艺在不同工艺参数下逐层形成，使得其在同一种金属刻蚀液下的刻蚀速率沿着背离所述衬底的方向逐层增大。
第三方面，本发明提供了一种显示器件的制作方法，包括：
在基板的一侧形成至少两个依次层叠的金属膜层；所述至少两个依次层叠的金属膜层在同一种金属刻蚀液下的刻蚀速率沿着背离所述基板的方向逐层增大；
通过对所述至少两个依次层叠的金属膜层进行包括使用所述金属刻蚀液对所述至少两个依次层叠的金属膜层一起进行刻蚀的图案化处理，以形成由膜层面积沿着背离所述基板的方向逐层减小的至少两个依次层叠的图案化金属膜层构成的栅极金属层；
在所述栅极金属层和所述基板上形成绝缘层；
在所述绝缘层上形成包括源漏极金属层的图形。
可选地，所述至少两个依次层叠的金属膜层均采用同一种金属材料形成；所述至少两个依次层叠的金属膜层的致密程度沿着背离所述衬底的方向逐层减小。
可选地，所述在基板的一侧形成至少两个依次层叠的金属膜层，具体包括：
采用同一种金属沉积工艺在不同工艺参数下逐层形成所述至少两个依次层叠的金属膜层，使得其在同一种金属刻蚀液下的刻蚀速率沿着背离所述衬底的方向逐层增大。
可选地，所述在基板的一侧形成至少两个依次层叠的金属膜层，具体包括：
采用磁控溅射工艺在不同工艺参数下逐层形成所述至少两个依次层叠的金属膜层，使得所述至少两个依次层叠的金属膜层的致密程度沿着背离所述衬底的方向逐层减小。
可选地，所述至少两个依次层叠的金属膜层的膜层厚度均相同。
第四方面，本发明提供了一种显示装置，包括上述任意一种阵列基板、上述任意一种薄膜晶体管，或者采用上述任意一种显示器件的制作方法制作形成的显示器件。
由上述技术方案可知，本发明实施例中的栅极金属层由至少两个依次层叠的图案化金属膜层构成，其中至少两个依次层叠的图案化金属膜层在同一种金属刻蚀液下的刻蚀速率沿着背离基板的方向逐层增大的，且膜层面积沿着背离基板的方向逐层减小，使得源漏极金属层与栅极金属层之间的坡度角端差由一个过大的坡度角端差分散为至少两个小的坡度角端差，从而可以改善源漏极金属层中由栅极金属层边缘处的坡度角所导致的内部缺陷。
相对于现有技术来说，本发明可以避免现有技术中通过在栅极信号线和源漏极信号线交叠的部位增加有源层垫片来缓解坡度角的方式对信号线的信号传输性能的影响以及其所存在的静电击穿风险，因而有利于提升良率、降低生产成本。
而且本发明采用同一种金属沉积工艺在不同工艺参数下逐层形成至少两个依次层叠的金属膜层，使得其在同一种金属刻蚀液下的刻蚀速率沿着背离衬底的方向逐层增大，并采用磁控溅射工艺在不同工艺参数下逐层形成至少两个依次层叠的金属膜层，使得所述至少两个依次层叠的金属膜层的致密程度沿着背离衬底的方向逐层减小，实现将源漏极金属层与栅极金属层之间的坡度角端差由一个过大的坡度角端差分散为至少两个小的坡度角端差，从而可以改善源漏极金属层中由栅极金属层边缘处的坡度角所导致的内部缺陷，简化制作工艺、降低生产成本。
当然，实施本发明的任一产品或方法并不一定需要同时达到以上所述的所有优点。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些图获得其他的附图。
图1是现有技术的阵列基板的结构示意图；
图2是图1中显示区域中栅极金属层的沿源漏极金属线方向的剖面示意图；
图3是图1中非显示区域中栅极金属层的沿信号线方向的剖面示意图；
图4是本发明一实施例中一种阵列基板的栅极金属层沿源漏极金属线方向的剖面示意图；
图5是本发明一实施例中栅极金属层的栅极结构形貌图；
图6是本发明一实施例中一种显示器件的制作方法的步骤流程示意图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
图4是本发明一实施例中一种阵列基板的栅极金属层沿源漏极金属线方向的剖面示意图。参见图4，该阵列基板包括：基板401和依次形成在基板401上的栅极金属层、绝缘层402和源漏极金属层403；其中，栅极金属层由至少两个依次层叠的图案化金属膜层构成；至少两个依次层叠的图案化金属膜层所具有的性质可以使其在同一种金属刻蚀液（可以预先指定）下的刻蚀速率沿着背离基板的方向逐层增大；至少两个依次层叠的图案化金属膜层的膜层面积沿着背离基板的方向逐层减小。
在如图4所示的实施例中，栅极金属层由三个依次层叠的图案化金属膜层构成，三个依次层叠的图案化金属膜层沿着背离基板的方向依次为4041、4042和4043。
作为一种具体的示例，可以通过采用磁控溅射工艺在不同工艺参数下逐层形成如图4所示的三个依次层叠的图案化金属膜层，使得所述三个依次层叠的图案化金属膜层的致密程度沿着背离基板的方向逐层减小。
在一个更具体的示例中，通过磁控溅射工艺，在制备温度保持在100℃~200℃范围，反应气体为氩气的条件下进行制作，其中，磁控溅射靶材为钼靶优选为Al、Cu 等，具体如下：控制Ar流量为100~300sccm，基板与靶材间距为50~100mm，沉积时气体压力控制在0.1~0.8pa之间，沉积功率控制在60~120KW，沉积电流控制在40~60A，沉积时间控制在20~30s，在此条件下形成栅极金属层的第一图案化金属膜层4041；控制Ar流量为200~400sccm，基板与靶材间距为70~120mm，沉积时气体压力控制在0.3~0.8pa之间，沉积功率控制在80~120KW，沉积电流控制在40~60A，沉积时间控制在20~30s，在此条件下形成栅极金属层的第二图案化金属膜层4042；控制Ar流量为300~500sccm，基板与靶材间距为70~120mm，沉积时气体压力控制在0.3~0.8pa之间，沉积功率控制在90~120KW，沉积电流控制在40~60A，沉积时间控制在20~30s，在此条件下形成栅极金属层的第三图案化金属膜层4043。
除此之外，还可以通过其他任意方式来梯度地设置各图案化金属膜层的某一项或某几项性质，来实现其在同一种金属刻蚀液下的刻蚀速率沿着背离基板的方向逐层增大，本发明对此不做限制。
需要说明的是，还可以通过其他方式实现三个依次层叠的图案化金属膜层刻蚀速率沿着背离基板的方向逐层增大，例如，采用不同的金属材料或者合金混合比例不同的材料形成本实施例中的三个依次层叠的图案化金属膜层，以使在同一种金属刻蚀液下的刻蚀速率沿着背离基板的方向逐层增大，本发明对此不做限制。
其中，基板401可以采用玻璃基板，也可采用其他材质的基板，本发明对此不做具体限定。
可以理解的是，本发明实施例中的栅极金属层由至少两个依次层叠的图案化金属膜层构成，具体的，可通过采用磁控溅射工艺在不同工艺参数下逐层形成至少两个依次层叠的图案化金属膜层，使得至少两个依次层叠的图案化金属膜层的致密程度沿着背离基板的方向逐层减小。随着依次层叠的图案化金属膜层的致密程度沿着背离基板的方向逐层减小，在同一种金属刻蚀液下依次层叠的图案化金属膜层的刻蚀速率沿着背离基板的方向逐层增大，在相同刻蚀时间内，随着刻蚀速率不同，依次层叠的图案化金属膜层的膜层面积沿着背离基板的方向逐层减小，使得源漏极金属层与栅极金属层之间的坡度角端差由一个过大的坡度角端差改善为至少两个小的坡度角端差，在刻蚀形成源漏金属层403时，有效地改善了局部源漏极金属层沉积偏薄及感光胶涂覆不均匀问题，进而避免源漏极金属层断开，提升良率。
相对于现有技术来说，本发明可以避免现有技术中通过在栅极信号线和源漏极信号线交叠的部位增加有源层垫片来缓解坡度角的方式对信号线的信号传输性能的影响，以及存在的静电击穿风险，因而有利于提升良率、降低生产成本。
在本发明的一个可选实施例中，栅极金属层的至少两个依次层叠的图案化金属膜层均采用同一种金属材料形成；至少两个依次层叠的图案化金属膜层的致密程度沿着背离所述基板的方向逐层减小。
需要说明的是，在同一种材料下，可以通过改变膜层结构的致密程度等参数来改变刻蚀速率。本发明实施例中的栅极金属层的至少两个依次层叠的图案化金属膜层在同一种金属刻蚀液下的刻蚀速率沿着背离基板的方向逐层增大，可通过使图案化金属膜层的致密性沿着背离基板的方向逐层减小的方式实现，从而降低生产成本。
举例来说，由于栅极金属层的三层图案化金属膜层的致密性沿着背离基板方向依次减小，在同一成份刻蚀液和同一刻蚀时间下，第一层的刻蚀速率为80~120nm/min，第二层的刻蚀速率为100~140nm/min，第三层的刻蚀速率为120~160nm/min，由于刻蚀速率上存在差异，便形成了沿着背离基板台阶状梯形截面的栅极金属层，如图4中的4041、4042、4043区域。
在本发明的一个可选实施例中，栅极金属层的至少两个依次层叠的图案化金属膜层在经图案化处理之前，由同一种金属沉积工艺在不同工艺参数下逐层形成，使得其在同一种金属刻蚀液下的刻蚀速率沿着背离所述基板的方向逐层增大。
本实施例中，栅极金属层的至少两个依次层叠的图案化金属膜层在图案化处理之前由同一种金属沉积工艺在不同工艺参数下逐层形成，可以简化形成工艺，降低制作成本。
优选地，栅极金属层的每一图案化金属膜层成分均为同一成分，如Mo、Al、Cu等。至少两个依次层叠的图案化金属膜层的膜层厚度均相同，不同致密性的图案化金属膜层的膜层厚度均为为50~100nm。
此外，本发明的另一实施例中还提供了一种薄膜晶体管，该薄膜晶体管包括：衬底和依次形成在衬底上的栅极金属层、绝缘层和源漏极金属层；其中，栅极金属层由至少两个依次层叠的图案化金属膜层构成；至少两个依次层叠的图案化金属膜层在同一种金属刻蚀液下的刻蚀速率沿着背离衬底的方向逐层增大；至少两个依次层叠的图案化金属膜层的膜层面积沿着背离衬底的方向逐层减小。
可以理解的是，本发明实施例中的栅极金属层由至少两个依次层叠的图案化金属膜层构成，具体的，可通过采用磁控溅射工艺在不同工艺参数下逐层形成至少两个依次层叠的图案化金属膜层，使得至少两个依次层叠的图案化金属膜层的致密程度沿着背离基板的方向逐层减小。随着依次层叠的图案化金属膜层的致密程度沿着背离基板的方向逐层减小，在同一种金属刻蚀液下依次层叠的图案化金属膜层的刻蚀速率沿着背离基板的方向逐层增大，在相同刻蚀时间内，随着刻蚀速率不同，依次层叠的图案化金属膜层的膜层面积沿着背离基板的方向逐层减小，使得源漏极金属层与栅极金属层之间的坡度角端差由一个过大的坡度角端差改善为至少两个小的坡度角端差，在刻蚀形成源漏金属层时，有效地改善了局部源漏极金属层沉积偏薄及感光胶涂覆不均匀问题，进而避免源漏极金属层断开，提升良率。
相对于现有技术来说，本发明可以避免现有技术中通过在栅极信号线和源漏极信号线交叠的部位增加有源层垫片来缓解坡度角的方式对信号线的信号传输性能的影响，以及存在的静电击穿风险，因而有利于提升良率、降低生产成本。
在本发明的一个可选实施例中，栅极金属层的至少两个依次层叠的图案化金属膜层均采用同一种金属材料形成；至少两个依次层叠的图案化金属膜层的致密程度沿着背离所述衬底的方向逐层减小。
需要说明的是，在同一种材料下，可以通过改变膜层结构的致密程度等参数来改变刻蚀速率。本发明实施例中的栅极金属层的至少两个依次层叠的图案化金属膜层在同一种金属刻蚀液下的刻蚀速率沿着背离衬底的方向逐层增大，可通过使图案化金属膜层的致密性沿着背离衬底的方向逐层减小的方式实现，从而降低生产成本。
在一个可选实施例中，栅极金属层的至少两个依次层叠的图案化金属膜层在经图案化处理之前，由同一种金属沉积工艺在不同工艺参数下逐层形成，使得其在同一种金属刻蚀液下的刻蚀速率沿着背离衬底的方向逐层增大。本实施例中，栅极金属层的至少两个依次层叠的图案化金属膜层在图案化处理之前由同一种金属沉积工艺在不同工艺参数下逐层形成，可以简化形成工艺，降低制作成本。
优选地，栅极金属层的每一图案化金属膜层成分均为同一成分，如Mo、Al、Cu等。至少两个依次层叠的图案化金属膜层的膜层厚度均相同，不同致密性的图案化金属膜层的膜层厚度均为为50~100nm。
基于同样的发明构思，本发明实施例提供一种显示器件的制作方法，显示器件与上述任意一种阵列基板或薄膜晶体管相同，该显示器件包括基板和依次形成在所述基板上的栅极金属层、绝缘层和源漏极金属层。参见图6所示出的一种显示器件的制作方法的步骤流程示意图，该方法包括：
步骤S1：在基板的一侧形成至少两个依次层叠的金属膜层；所述至少两个依次层叠的金属膜层在同一种金属刻蚀液下的刻蚀速率沿着背离所述基板的方向逐层增大；
步骤S2：通过对至少两个依次层叠的金属膜层进行包括使用金属刻蚀液对所述至少两个依次层叠的金属膜层一起进行刻蚀的图案化处理，以形成由膜层面积沿着背离基板的方向逐层减小的至少两个依次层叠的图案化金属膜层构成的栅极金属层；
步骤S3：在栅极金属层和基板上形成绝缘层；
步骤S4：在绝缘层上形成包括源漏极金属层的图形。
本发明实施例通过采用同一种金属沉积工艺在不同工艺参数下逐层形成至少两个依次层叠的金属膜层，使得其在同一种金属刻蚀液下的刻蚀速率沿着背离衬底的方向逐层增大，并采用磁控溅射工艺在不同工艺参数下逐层形成至少两个依次层叠的金属膜层，使得所述至少两个依次层叠的金属膜层的致密程度沿着背离基板的方向逐层减小，实现将源漏极金属层与栅极金属层之间的坡度角端差由一个大的坡度角端差改善为至少两个小的坡度角端差，有效地改善了局部源漏极金属层沉积偏薄及感光胶涂覆不均匀问题。因此，本发明实施例可以改善源漏极金属层中由栅极金属层边缘处的坡度角所导致的内部缺陷，有助于简化制作工艺、降低生产成本。
相对于现有技术来说，本发明实施例提供的显示器件的制作方法，在提升良率的同时，简化制作工艺、降低生产成本。
进一步地，步骤S1中在基板的一侧形成的至少两个依次层叠的金属膜层均采用同一种金属材料形成；而且至少两个依次层叠的金属膜层的致密程度沿着背离基板的方向逐层减小。本实施例中，在同一种金属材料下，可以通过改变膜层结构的致密程度等参数来改变刻蚀速率。
进一步地，步骤S1，具体包括以下附图中为示出的步骤：采用同一种金属沉积工艺在不同工艺参数下逐层形成所述至少两个依次层叠的金属膜层，使得其在同一种金属刻蚀液下的刻蚀速率沿着背离基板的方向逐层增大。本发明实施例，在同一种材料下，通过改变膜层结构的致密程度等参数来改变刻蚀速率。
进一步地，步骤S1，具体包括以下附图中为示出的步骤：采用磁控溅射工艺在不同工艺参数下逐层形成所述至少两个依次层叠的金属膜层，使得所述至少两个依次层叠的金属膜层的致密程度沿着背离基板的方向逐层减小。
在一个具体示例中，通过磁控溅射工艺，在制备温度保持在100℃~200℃范围，反应气体为氩气的条件下进行制作，其中，磁控溅射靶材为钼靶优选为Al、Cu 等，具体如下：
控制Ar流量为100~300sccm，基板与靶材间距为50~100mm，沉积时气体压力控制在0.1~0.8pa之间，沉积功率控制在60~120KW，沉积电流控制在40~60A，沉积时间控制在20~30s，以上形成栅极金属层的第一图案化金属膜层；
控制Ar流量为200~400sccm，基板与靶材间距为70~120mm，沉积时气体压力控制在0.3~0.8pa之间，沉积功率控制在80~120KW，沉积电流控制在40~60A，沉积时间控制在20~30s，以上形成栅极金属层的第二图案化金属膜层；
控制Ar流量为300~500sccm，基板与靶材间距为70~120mm，沉积时气体压力控制在0.3~0.8pa之间，沉积功率控制在90~120KW，沉积电流控制在40~60A，沉积时间控制在20~30s，以上形成栅极金属层的第三图案化金属膜层。
本发明实施例中，至少两个依次层叠的图案化金属膜层在图案化处理之前由同一种金属沉积工艺在不同工艺参数下逐层形成，以使得至少两个依次层叠的金属膜层的致密程度沿着背离基板的方向逐层减小可以简化形成工艺，降低制作成本。
将完成栅极镀膜工序的基板经过感光胶涂覆、掩膜版曝光、栅极膜层刻蚀、感光胶剥离等工序后便形成了如图5所示的栅极结构形貌图。需要说明的是，刻蚀液的主要成份为：磷酸、醋酸、硝酸，刻蚀时间为40~80s。需要特别指出的是，由于栅极金属层的至少两个依次层叠的图案化金属膜层的致密性沿着背离基板方向依次减小，因此，在同一成份刻蚀液和同一刻蚀时间下，第一层的刻蚀速率为80~120nm/min，第二层的刻蚀速率为100~140nm/min，第三层的刻蚀速率为120~160nm/min，由于刻蚀速率上存在差异，便形成了沿着背离基板台阶状梯形截面的栅极金属层，如图5中的4041、4042、4043区域。
后续的第一绝缘层以及源漏极金属层等均同正常工艺流程完成。在存在栅极信号线与源漏极信号线交叠的部位，栅极金属层沿源漏极金属线方向的剖面示意图如图4所示，其坡度角区域源漏极金属层截面如403区域所示。对比图2中所示源漏极金属层303区域与本实施例中如图4所示中所示的403区域，可见，通过沉积不同致密度膜层工艺，将一个大的坡度角端差变更为多个小坡度角端差能够改善局部源漏极金属膜层沉积偏薄及感光胶涂覆不均匀问题，从而改善坡度角端差大带来的源漏极金属膜层断开等问题。
进一步地，所述至少两个依次层叠的金属膜层的膜层厚度均相同。
本实施例中，栅极金属层的每一图案化金属膜层成分均为同一成分，如Mo、Al、Cu等。至少两个依次层叠的图案化金属膜层的膜层厚度均相同，不同致密性的图案化金属膜层的膜层厚度均为为50~100nm。
另外，本发明实施例所提供的方法可以制作上述任意一种阵列基板和薄膜晶体管，在此不再详述。
基于同样的发明构思，本发明实施例提供一种包括上述任意一种阵列基板、上述任意一种薄膜晶体管，或者采用上述任意一种显示器件的制作方法制作形成的显示器件。该显示装置可以为：液晶显示面板、手机、平板电脑、电视机、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。该显示装置由于包括上述任意一种阵列基板、薄膜晶体管，或者采用上述任意一种显示器件的制作方法制作形成的显示器件的显示装置，因而可以解决同样的技术问题，并取得相同的技术效果。
在本发明的描述中，需要说明的是，术语“上”、“下”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本发明中的具体含义。
还需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
以上实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围。
Claims (10)
1.一种阵列基板，其特征在于，包括：基板和依次形成在所述基板上的栅极金属层、绝缘层和源漏极金属层；其中，
所述栅极金属层由至少两个依次层叠的图案化金属膜层构成；
所述至少两个依次层叠的图案化金属膜层在同一种金属刻蚀液下的刻蚀速率沿着背离所述基板的方向逐层增大，所述至少两个依次层叠的图案化金属膜层均采用同一种金属材料形成；所述至少两个依次层叠的图案化金属膜层的致密程度沿着背离所述基板的方向逐层减小；
所述至少两个依次层叠的图案化金属膜层的膜层面积沿着背离所述基板的方向逐层减小。
2.根据权利要求1所述的阵列基板，其特征在于，所述至少两个依次层叠的图案化金属膜层在经图案化处理之前，由同一种金属沉积工艺在不同工艺参数下逐层形成，使得其在同一种金属刻蚀液下的刻蚀速率沿着背离所述基板的方向逐层增大。
3.根据权利要求1或2所述的阵列基板，其特征在于，所述至少两个依次层叠的图案化金属膜层的膜层厚度均相同。
4.一种薄膜晶体管，其特征在于，包括：衬底和依次形成在所述衬底上的栅极金属层、绝缘层和源漏极金属层；其中，
所述栅极金属层由至少两个依次层叠的图案化金属膜层构成；
所述栅极金属层的至少两个依次层叠的图案化金属膜层均采用同一种金属材料形成；至少两个依次层叠的图案化金属膜层的致密程度沿着背离所述衬底的方向逐层减小，所述至少两个依次层叠的图案化金属膜层在同一种金属刻蚀液下的刻蚀速率沿着背离所述衬底的方向逐层增大；
所述至少两个依次层叠的图案化金属膜层的膜层面积沿着背离所述衬底的方向逐层减小。
5.根据权利要求4所述的薄膜晶体管，其特征在于，所述至少两个依次层叠的图案化金属膜层在经图案化处理之前，由同一种金属沉积工艺在不同工艺参数下逐层形成，使得其在同一种金属刻蚀液下的刻蚀速率沿着背离所述衬底的方向逐层增大。
6.一种显示器件的制作方法，其特征在于，包括：
在基板的一侧形成至少两个依次层叠的金属膜层；所述至少两个依次层叠的金属膜层均采用同一种金属材料形成；所述至少两个依次层叠的金属膜层的致密程度沿着背离所述基板的方向逐层减小，所述至少两个依次层叠的金属膜层在同一种金属刻蚀液下的刻蚀速率沿着背离所述基板的方向逐层增大；
通过对所述至少两个依次层叠的金属膜层进行包括使用所述金属刻蚀液对所述至少两个依次层叠的金属膜层一起进行刻蚀的图案化处理，以形成由膜层面积沿着背离所述基板的方向逐层减小的至少两个依次层叠的图案化金属膜层构成的栅极金属层；
在所述栅极金属层和所述基板上形成绝缘层；
在所述绝缘层上形成包括源漏极金属层的图形。
7.根据权利要求6所述的制作方法，其特征在于，所述在基板的一侧形成至少两个依次层叠的金属膜层，具体包括：
采用同一种金属沉积工艺在不同工艺参数下逐层形成所述至少两个依次层叠的金属膜层，使得其在同一种金属刻蚀液下的刻蚀速率沿着背离所述基板的方向逐层增大。
8.根据权利要求6所述的制作方法，其特征在于，所述在基板的一侧形成至少两个依次层叠的金属膜层，具体包括：
采用磁控溅射工艺在不同工艺参数下逐层形成所述至少两个依次层叠的金属膜层，使得所述至少两个依次层叠的金属膜层的致密程度沿着背离所述基板的方向逐层减小。
9.根据权利要求6至8中任一项所述的制作方法，其特征在于，所述至少两个依次层叠的金属膜层的膜层厚度均相同。
10.一种显示装置，其特征在于，包括如权利要求1至3中任一项所述的阵列基板、如权利要求4或5所述的薄膜晶体管，或者如采用权利要求6至9中任意一项所述的显示器件的制作方法制作形成的显示器件。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610206911.9A CN105633102B (zh) | 2016-04-05 | 2016-04-05 | 阵列基板、薄膜晶体管、显示器件的制作方法、显示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610206911.9A CN105633102B (zh) | 2016-04-05 | 2016-04-05 | 阵列基板、薄膜晶体管、显示器件的制作方法、显示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN105633102A CN105633102A (zh) | 2016-06-01 |
| CN105633102B true CN105633102B (zh) | 2018-11-09 |
Family
ID=56047854
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201610206911.9A Active CN105633102B (zh) | 2016-04-05 | 2016-04-05 | 阵列基板、薄膜晶体管、显示器件的制作方法、显示装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN105633102B (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107622975B (zh) * | 2017-09-05 | 2020-01-14 | 深圳市华星光电半导体显示技术有限公司 | 一种显示面板及其制程 |
| CN113031387A (zh) * | 2021-02-26 | 2021-06-25 | 合肥维信诺科技有限公司 | 一种掩膜版及显示面板的制作方法 |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08330592A (ja) * | 1995-05-31 | 1996-12-13 | Nec Corp | 薄膜トランジスタおよび液晶表示装置 |
| US5940056A (en) * | 1996-04-15 | 1999-08-17 | Kabushiki Kaisha Toshiba | Liquid crystal display device |
| CN1624550A (zh) * | 2003-12-01 | 2005-06-08 | Nec液晶技术株式会社 | 液晶显示单元 |
| CN101957530A (zh) * | 2009-07-17 | 2011-01-26 | 北京京东方光电科技有限公司 | Tft-lcd阵列基板及其制造方法 |
| CN102629573A (zh) * | 2011-07-11 | 2012-08-08 | 北京京东方光电科技有限公司 | 一种薄膜晶体管液晶显示器阵列基板及制作方法 |
| CN103489922A (zh) * | 2013-09-30 | 2014-01-01 | 京东方科技集团股份有限公司 | 薄膜晶体管及制备方法、阵列基板及制备方法和显示装置 |
| CN203521430U (zh) * | 2013-09-30 | 2014-04-02 | 京东方科技集团股份有限公司 | 薄膜晶体管、阵列基板和显示装置 |
-
2016
- 2016-04-05 CN CN201610206911.9A patent/CN105633102B/zh active Active
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08330592A (ja) * | 1995-05-31 | 1996-12-13 | Nec Corp | 薄膜トランジスタおよび液晶表示装置 |
| US5940056A (en) * | 1996-04-15 | 1999-08-17 | Kabushiki Kaisha Toshiba | Liquid crystal display device |
| CN1624550A (zh) * | 2003-12-01 | 2005-06-08 | Nec液晶技术株式会社 | 液晶显示单元 |
| CN101957530A (zh) * | 2009-07-17 | 2011-01-26 | 北京京东方光电科技有限公司 | Tft-lcd阵列基板及其制造方法 |
| CN102629573A (zh) * | 2011-07-11 | 2012-08-08 | 北京京东方光电科技有限公司 | 一种薄膜晶体管液晶显示器阵列基板及制作方法 |
| CN103489922A (zh) * | 2013-09-30 | 2014-01-01 | 京东方科技集团股份有限公司 | 薄膜晶体管及制备方法、阵列基板及制备方法和显示装置 |
| CN203521430U (zh) * | 2013-09-30 | 2014-04-02 | 京东方科技集团股份有限公司 | 薄膜晶体管、阵列基板和显示装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN105633102A (zh) | 2016-06-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP2703882B1 (en) | Array substrate and manufacturing method thereof | |
| CN100527443C (zh) | 薄膜晶体管、tft阵列基板、液晶显示器及其制造方法 | |
| US20120181557A1 (en) | Array substrate and method for manufacturing the same | |
| CN103354218B (zh) | 阵列基板及其制作方法和显示装置 | |
| CN103018977B (zh) | 一种阵列基板及其制造方法 | |
| CN102012590B (zh) | Ffs型tft-lcd阵列基板及其制造方法 | |
| CN103412450A (zh) | 阵列基板及其制作方法和显示装置 | |
| CN204101855U (zh) | 阵列基板、显示面板及显示装置 | |
| CN105633102B (zh) | 阵列基板、薄膜晶体管、显示器件的制作方法、显示装置 | |
| EP2434338A2 (en) | Liquid crystal display device, substrate producing method | |
| CN104835782A (zh) | 阵列基板及其制作方法、显示装置 | |
| CN104934443A (zh) | 阵列基板及其制造方法、显示装置 | |
| CN103972110A (zh) | 薄膜晶体管及其制备方法、阵列基板、显示装置 | |
| CN103955110A (zh) | 掩膜板和光掩膜 | |
| WO2020187073A1 (zh) | 阵列基板及其制造方法和显示面板 | |
| CN106775134A (zh) | 柔性基板、触控显示基板及其制作方法、触控显示装置 | |
| CN102623461A (zh) | 薄膜晶体管阵列基板及其制作方法 | |
| WO2015024337A1 (zh) | 阵列基板及其制作方法和显示装置 | |
| CN102953037A (zh) | 一种超薄玻璃基板上导电膜的制备方法 | |
| US10741661B2 (en) | Conductive layer, thin film transistor and manufacturing methods therefor, array substrate and display device | |
| US20190196285A1 (en) | Manufacturing method of array substrate and its upper electrode line pattern and liquid crystal display panel | |
| CN103400802B (zh) | 阵列基板及其制作方法和显示装置 | |
| CN105047675B (zh) | 薄膜晶体管及其制作方法、阵列基板和显示装置 | |
| US8563341B2 (en) | Thin film transistor array substrate and manufacturing method for the same | |
| CN104733384B (zh) | 显示基板及其制造方法、显示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |