JP4850507B2 - 液晶表示板組立体及び表示装置 - Google Patents

Description

本発明は、液晶表示板組立体及び表示装置に関し、特に駆動回路チップ数を減らし、表示装置の製造コストを節減することのできる液晶表示板組立体及び表示装置に関する。

一般的な液晶表示装置は、画素電極及び共通電極が具備された二つの表示板とその間に入っている誘電率異方性を有する液晶層とを含む。画素電極は、行列状に配列され、薄膜トランジスタ（ＴＦＴ）などのスイッチング素子に接続されて１行ずつ順次にデータ電圧の印加を受ける。共通電極は、表示板の全面に形成されて共通電圧が印加される。画素電極と共通電極及びその間の液晶層は回路的には液晶キャパシタをなし、液晶キャパシタはこれに連結されたスイッチング素子と共に画素を構成する基本単位となる。

このような液晶表示装置において、二つの電極に電圧を印加して液晶層に電界を生成し、この電界の強度を調節して液晶層を通過する光の透過率を調節することによって所望の画像を得る。この時、液晶層に一方向の電界が長く印加されるため発生する劣化現象を防ぐために、フレーム毎に、行毎に、または画素毎に共通電圧に対するデータ電圧の極性を反転させる。

データ電圧の反転方式において、画素毎にデータ電圧の極性を反転させる場合（以下、ドット反転と言う）、キックバック電圧（ｋｉｃｋｂａｃｋ ｖｏｌｔａｇｅ）による垂直フリッカー現象や垂直クロストーク（ｖｅｒｔｉｃａｌ ｃｒｏｓｓｔａｌｋ）現象などが減少して画質が向上する。

しかしながら、所定行及び所定列毎にデータ電圧の極性を反転させる必要があるため、データ線へのデータ電圧印加動作が複雑になり、データ線の信号遅延による問題が大きくなる。その結果、信号遅延を減らすために低抵抗物質でデータ線を形成するなど、製造工程が複雑で、かつ製造コストが増加する。
これに対し、所定列毎にデータ電圧の極性を反転させる場合（以下、列反転と言う）、一つのデータ線を通じて流れるデータ電圧の極性がフレーム毎にのみ反転されるので、データ線の信号遅延問題が大幅に減少する。

ところが、列反転はドット反転のメリットを維持できず、垂直フリッカー現象と垂直クロストーク現象などによって液晶表示装置の画質が悪化する。
さらに液晶表示装置は、スイッチング素子を制御するためのゲート信号を伝達するゲート線と電界生成電極に印加するためのデータ電圧を伝達するデータ線、並びにゲート信号及びデータ電圧を生成するゲート駆動部とデータ駆動部を備える。ゲート駆動部及びデータ駆動部は、複数の駆動集積回路チップからなるのが一般的であるが、該チップの数をできるだけ減らすことが生産コスト節減のために重要な要素である。特に、データ駆動集積回路チップはゲート駆動回路チップに比べて高価で、その数を減らす必要がある。

そこで、本発明は上記従来の液晶表示板組立体及び表示装置における問題点に鑑みてなされたものであって、本発明の目的は、駆動回路チップ数を減らし、表示装置の製造コストを節減することができ、そして表示装置の画質を向上させることができ、さらにまた、画素の開口率が減少するのを改善することのできる液晶表示板組立体及び表示装置を提供することにある。

上記目的を達成するためになされた本発明による液晶表示板組立体は、行列状に配列され、画素電極及び該画素電極に接続されているスイッチング素子をそれぞれ有する複数の画素と、前記スイッチング素子に接続され、行方向に延びている複数対のゲート線と、前記スイッチング素子に接続され、列方向に延びている複数のデータ線とを有し、一対の前記ゲート線は、一つの画素行のスイッチング素子に接続され、一つの前記データ線は、少なくとも二つの画素列のスイッチング素子に接続され、前記複数のデータ線のそれぞれは、隣接した二つのゲート線間で行方向に折れ曲がって延長される横部を含み、前記複数のデータ線のそれぞれの前記横部は上下に隣接した前記画素電極の行方向の幅分だけ延長されていることを特徴とする。

前記各データ線は、隣接した二つのゲート線間で第１横方向に折れ曲がって延長された後に前記二つの画素列間で縦方向に延び、次に隣接した二つのゲート線間で第２横方向に折れ曲がって延長されていることが好ましい。
前記第１横方向は、前記第２横方向と逆であることが好ましい。
前記各データ線は、２行単位で同じ模様（ｐａｔｔｅｒｎ）が繰り返されることが好ましい。
前記各データ線は、３行単位で同じ模様が繰り返されることが好ましい。
行方向に隣接した前記二つの画素は、同一のデータ線に連結されていることが好ましい。
行方向に隣接した前記二つの画素のスイッチング素子の位置は互いに逆であることが好ましい。
隣接した二つのデータ線間で行方向に配列されている前記二つの画素（以下、単位画素対と記す）は互いに異なるデータ線に連結されていることが好ましい。
前記単位画素対は互いに異なるゲート線に連結されていることが好ましい。
行方向に隣接した前記二つの単位画素対のスイッチング素子の位置は同じであることが好ましい。
前記単位画素対は同一のゲート線に連結されていることが好ましい。
行方向に隣接した前記二つの単位画素対のスイッチング素子の位置は互いに逆であることが好ましい。
列方向に隣接した前記二つの画素のスイッチング素子の位置は互いに逆であることが好ましい。
前記隣接したデータ線に沿って流れるデータ電圧の極性は互いに逆であり、前記画素の見掛け反転は複数の画素列単位で極性形態が変化し、
前記画素の見掛け反転は、正極性（＋）列、第１混合極性列、負極性列、第２混合極性列が交互に繰り返されることが好ましい。
前記第１混合極性列及び第２混合極性列は負極性及び正極性が列方向に混合されて示され、前記第１混合極性列は第２混合極性列と逆であることが好ましい。

また、上記目的を達成するためになされた本発明による液晶表示板組立体は、行列状に配列され、画素電極及び該画素電極に接続されているスイッチング素子をそれぞれ有する複数の画素と、前記スイッチング素子に接続され、行方向に延びている複数のゲート線と、前記スイッチング素子に端子線を通じて接続され、列方向に延びている複数のデータ線とを有し、一対の前記ゲート線は、一つの画素行のスイッチング素子に接続され、一つの前記データ線は、少なくとも二つの画素列のスイッチング素子に接続され、前記複数のデータの線それぞれは、前記画素列の一方の画素のスイッチング素子の位置から第１対角線方向に延長された後に二つの画素列間で縦方向に延長し前記画素列の他方の画素のスイッチング素子の位置から前記第１対角線方向とは逆である第２対角線方向に延長され、前記画素電極の列方向の両辺は、前記データ線に沿う形状を有していることを特徴とする。

前記第１または第２対角線方向の角度は、ゲート線に垂直な線に対して１０〜８０度の範囲であることが好ましい。
前記各データ線は、２行単位で同じ模様が繰り返されることが好ましい。
行方向に隣接した前記二つの画素は同一のデータ線に連結されていることが好ましい。
行方向に隣接した前記二つの画素のスイッチング素子の位置は互いに逆であることが好ましい。
隣接した二つのデータ線間で行方向に配列されている前記二つの画素（単位画素対）は互いに異なるデータ線に連結されていることが好ましい。
前記隣接したデータ線に沿って流れるデータ電圧の極性は互いに逆であり、前記画素の見掛け反転は複数の画素列単位で極性形態が変化することが好ましい。
前記画素の見掛け反転は、四つの画素列単位で極性形態が変化することが好ましい。
前記画素の見掛け反転は、正極性（＋）列、第１混合極性列、負極性列、第２混合極性列が交互に繰り返されることが好ましい。
前記第１混合極性列及び第２混合極性列は負極性及び正極性が列方向に混合されて示され、第１混合極性列は前記第２混合極性列と逆であることが好ましい。

上記目的を達成するためになされた本発明による表示装置は、行列状に配列され、画素電極及び該画素電極に接続されているスイッチング素子をそれぞれ有する複数の画素と、前記スイッチング素子に接続され、行方向に延びている複数のゲート線と、前記スイッチング素子に端子線を通じて接続され、列方向に延びている複数のデータ線とを有し、一対の前記ゲート線は、一つの画素行のスイッチング素子に接続され、一つの前記データ線は、少なくとも二つの画素列のスイッチング素子に接続され、前記複数のデータの線それぞれは対角線方向に延長されており、前記隣接したデータ線に沿って流れるデータ電圧の極性は互いに逆であり、前記画素の見掛け反転は複数の画素列単位で極性形態が変化し、前記画素の見掛け反転は、正極性（＋）列、第１混合極性列、負極性列、第２混合極性列が交互に繰り返されることを特徴とする。

前記第１混合極性列及び第２混合極性列は負極性及び正極性が列方向に混合されて示され、前記第１混合極性列は第２混合極性列と逆であることが好ましい。

本発明に係る液晶表示板組立体及び表示装置によれば、隣接した画素行間でスイッチング素子が接続されたデータ線の位置を変更すれば、駆動部反転は列反転方式であっても見掛け反転は様々な形態の反転となることができる。したがって、データ駆動部において列反転方式でデータ電圧の極性が決定されて印加されるため、データ線材料の選択幅が広くなり、製造工程を単純化し易く、見掛け反転が列反転とドット反転が混合した形となり、画質が向上する。また、データ線数が減少し、これと連結される高価のデータ駆動回路チップ数も減少し、表示装置の製造コストが大きく節減できるという効果がある。

また、データ線が形成されている部分とそうでない部分で発生する表示面積差を補償して表示面積差による縦筋不良現象（ｖｅｒｔｉｃａｌ ｓｔｒｅａｋ ｄｅｆｅｃｔ）を減少させ、表示装置の画質が良くなる。また、ゲート線とデータ線との間及びデータ線と液晶層との間で発生する寄生容量などが減り、画質が良くなるという効果がある。

さらに、別のパターンを設けずに製造工程中に生ずるマスクなどの整列の誤差による寄生容量の偏差を補償するため、画質が向上し、画素の開口率が増加する。また、隣接した二つのゲート線間で横方向に折れ曲がって延びるもの代りに対角線方向に延びたデータ線を用いるとき、隣接した二つのゲート線間で横方向に延びるデータ線部分が無くなって隣接した二つのゲート線間の間隔を狭くでき、画素の開口率が増加するという効果がある。

次に、本発明に係る液晶表示板組立体及び表示装置を実施するための最良の形態の具体例を図面を参照しながら説明する。

図面は、各種層及び領域を明確に表現するために、厚さを拡大して示している。明細書全体を通じて類似した部分については同一の図面符号を付けている。層、膜、領域、板などの部分が、他の部分の“上に”あるとする時、これは他の部分の“すぐ上に”ある場合に限らず、その中間に更に他の部分がある場合も含む。逆に、ある部分が他の部分の“すぐ上に”あるとする時、これは中間に他の部分がない場合を意味する。

本発明による液晶表示板組立体及び液晶表示装置の第１の実施例である液晶表示装置に対して、図面を参照にして詳細に説明する。
図１は、本発明の第１の実施例による液晶表示装置のブロック図であり、図２は、本発明の第１の実施例による液晶表示装置の一つの画素に対する等価回路図である。

図１に示すように、本発明の第１の実施例による液晶表示装置は、液晶表示板組立体３００及びこれに接続されたゲート駆動部４００とデータ駆動部５００、データ駆動部５００に接続された階調電圧生成部８００、及びこれらを制御する信号制御部６００を含む。
液晶表示板組立体３００は、等価回路的に複数の表示信号線（Ｇ_１−Ｇ_２ｎ、Ｄ_１−Ｄ_ｍ）と、これに接続されて大略行列状に配列された複数の画素とを含む。また、液晶表示板組立体３００は、互いに対向する下部及び上部表示板１００、２００と二つの間に挟持されている液晶層３とを含む。

表示信号線（Ｇ_１−Ｇ_２ｎ、Ｄ_１−Ｄ_ｍ）は、ゲート信号（走査信号とも言う）を伝達する複数のゲート線（Ｇ_１−Ｇ_２ｎ）とデータ信号を伝達するデータ線（Ｄ_１−Ｄ_ｍ）とを含む。ゲート線（Ｇ_１−Ｇ２_ｎ）は、大略行方向に延びて互いにほぼ平行であり、データ線（Ｄ_１−Ｄ_ｍ）は、大略列方向に延びて互いに略平行である。図１で図示していないが、表示信号線はまた、液晶表示板組立体３００の最左側の周縁付近と液晶表示板組立体３００の最右側の周縁付近に大略行方向に各々延び、データ線（Ｄ_１−Ｄ_ｍ）とほぼ平行なダミー線（Ｌ１、Ｌ２）を含むことができる。

各画素は、ゲート線（Ｇ_１−Ｇ_２ｎ）及びデータ線（Ｄ_１−Ｄ_ｍ）と、ダミー線（Ｌ１、Ｌ２）に接続されたスイッチング素子（Ｑ）と、これに接続された液晶キャパシタ（Ｃ_ＬＣ）及びストレージキャパシタ（Ｃ_ＳＴ）とを含む（図２参照）。また、液晶表示板組立体３００の最左側の周縁付近と液晶表示板組立体３００の最右側の周縁付近に形成されている画素は、ゲート線（Ｇ_１−Ｇ_２ｎ）及び液晶表示板組立体３００の最左側の周縁付近と最右側の周縁付近にそれぞれ形成されたダミー線（Ｌ１、Ｌ２）に各々接続されたスイッチング素子（Ｑ）と、これに接続された液晶キャパシタ（Ｃ_ＬＣ）及びストレージキャパシタ（Ｃ_ＳＴ）とを含む。ストレージキャパシタ（Ｃ_ＳＴ）は必要に応じて省略することができる。

各画素のスイッチング素子（Ｑ）は、下部表示板１００に具備されている薄膜トランジスタなどからなり、ゲート線（Ｇ_１−Ｇ_２ｎ）に接続されている制御端子であるゲート端子、データ線（Ｄ_１−Ｄ_ｍ）に接続されている入力端子であるソース端子、並びに液晶キャパシタ（Ｃ_ＬＣ）及びストレージキャパシタ（Ｃ_ＳＴ）に接続されている出力端子であるドレーン端子を有する三端子素子である。

図２に示すように、液晶キャパシタ（Ｃ_ＬＣ）は、下部表示板１００の画素電極１９０と共通電極表示板である上部表示板２００の共通電極２７０を二つの端子とし、二つの電極１９０、２７０間の液晶層３は誘電体として機能する。画素電極１９０はスイッチング素子（Ｑ）に接続され、共通電極２７０は上部表示板２００の全面に形成されて共通電圧（Ｖ_ｃｏｍ）が印加される。図２とは異なって、共通電極２７０が下部表示板１００に具備されることもあり、その際には、二つの電極１９０、２７０のうちの少なくとも一つが線状若しくは棒状に作られる。

液晶キャパシタ（Ｃ_ＬＣ）の補助的な役割をするストレージキャパシタ（Ｃ_ＳＴ）は、下部表示板１００に具備された別の信号線（図示せず）と画素電極１９０が絶縁体を介在して重畳してなり、前記別の信号線には共通電圧（Ｖ_ｃｏｍ）などの定められた電圧が印加される。一方、ストレージキャパシタ（Ｃ_ＳＴ）は、画素電極１９０が絶縁体を媒介としてすぐ上の前段ゲート線と重畳してなることもできる。

図１に示すように、一対のゲート線（Ｇ_１及びＧ_２、Ｇ_３及びＧ_４）は１行の画素（ＰＸ）上下に配置されている。また、データ線（Ｄ_１−Ｄ_ｍ）は左方向または右方向に略一つの画素分だけ延長され、隣接した二つの画素（ＰＸ）間に垂直方向に配置されている。
即ち、一対の画素列間において一つのデータ線が配置されている。この時、左方向または右方向に延びるデータ線（Ｄ_１−Ｄ_ｍ）の延長方向は画素行毎に変更されて、一つの画素列におけるデータ線（Ｄ_１−Ｄ_ｍ）はジグザグ状に配置されている。一つの画素行におけるデータ線（Ｄ_１−Ｄ_ｍ）の形態は同じである。ゲート線（Ｇ_１−Ｇ_２ｎ）及びデータ線（Ｄ_１−Ｄ_ｍ）と画素（ＰＸ）間の連結に関して、後により詳しく説明する。

一方、色表示を実現するために各画素が原色のうちの一つを固有に表示したり（空間分割）、各画素が時間によって交互に原色を表示して（時間分割）、これら原色の空間的、時間的な和で所望の色相が認識されるようにする。原色の例として赤色、緑色及び青色を挙げられる。
図２は、空間分割の一例であって、各画素が上部表示板２００の領域に原色のうちの一つを示すカラーフィルタ２３０を備えている様子を示している。図２とは異なってカラーフィルタ２３０は、下部表示板１００の画素電極１９０の上若しくは下に形成することもできる。
液晶表示板組立体３００の二つの表示板１００、２００のうちの少なくとも一つの外側面には光を偏光させる偏光子（図示せず）が付着されている。

階調電圧生成部８００は、画素の透過率に係わる二組の複数階調電圧を生成する。そのうち一組は共通電圧（Ｖｃｏｍ）に対してプラス値を有し、もう一組はマイナス値を有する。
ゲート駆動部４００は、液晶表示板組立体３００のゲート線（Ｇ_１−Ｇ_２ｎ）に接続され外部からのゲートオン電圧（Ｖｏｎ）とゲートオフ電圧（Ｖｏｆｆ）の組み合わせからなるゲート信号をゲート線（Ｇ_１−Ｇ_２ｎ）に印加し、複数の集積回路からなることができる。

データ駆動部５００は、液晶表示板組立体３００のデータ線（Ｄ_１−Ｄ_ｍ）及びダミー線（Ｌ１、Ｌ２）に接続され階調電圧生成部８００からの階調電圧を選択してデータ電圧として画素に印加する。
ゲート駆動部４００またはデータ駆動部５００は、複数の駆動集積回路チップの形態で液晶表示板組立体３００上に直接装着されたり、可撓性印刷回路フィルム（ｆｌｅｘｉｂｌｅ ｐｒｉｎｔｅｄ ｃｉｒｃｕｉｔ ｆｉｌｍ）（図示せず）上に装着されＴＣＰ（ｔａｐｅ ｃａｒｒｉｅｒ ｐａｃｋａｇｅ）の形態で液晶表示板組立体３００に付着することもできる。これとは異なって、ゲート駆動部４００またはデータ駆動部５００が表示信号線（Ｇ_１−Ｇ_２ｎ、Ｄ_１−Ｄ_ｍ）と薄膜トランジスタスイッチング素子（Ｑ）等と共に液晶表示板組立体３００に集積することもできる。
信号制御部６００は、ゲート駆動部４００及びデータ駆動部５００などの動作を制御する。

以下、上述の液晶表示装置の表示動作について詳細に説明する。
信号制御部６００は、外部のグラフィック制御機（図示せず）から入力画像信号（Ｒ、Ｇ、Ｂ）及びその表示を制御する入力制御信号、例えば垂直同期信号（Ｖｓｙｎｃ）と水平同期信号（Ｈｓｙｎｃ）、メーンクロック（ＭＣＬＫ）、データイネーブル信号（ＤＥ）などの提供を受ける。信号制御部６００の入力画像信号（Ｒ、Ｇ、Ｂ）及び入力制御信号に基づいて、画像信号（Ｒ、Ｇ、Ｂ）を液晶表示板組立体３００の動作条件に合わせて適切に処理し、ゲート制御信号（ＣＯＮＴ１）及びデータ制御信号（ＣＯＮＴ２）などを生成した後、ゲート制御信号（ＣＯＮＴ１）をゲート駆動部４００に送り、データ制御信号（ＣＯＮＴ２）及び処理した画像信号（ＤＡＴ）をデータ駆動部５００に送る。ここで、画像信号（Ｒ、Ｇ、Ｂ）の処理は、図１に示した液晶表示板組立体３００の画素配列に応じて画像データ（Ｒ、Ｇ、Ｂ）を再配列する動作を含む。

ゲート制御信号（ＣＯＮＴ１）は、走査開始を指示する走査開始信号（ＳＴＶ）とゲートオン電圧（Ｖｏｎ）の出力時間を制御する少なくとも一つのクロック信号を含む。ゲート制御信号（ＣＯＮＴ１）はまた、ゲートオン電圧（Ｖｏｎ）の持続時間を限定する出力イネーブル信号（ＯＥ）を含むことができる。
データ制御信号（ＣＯＮＴ２）は、１行の画素に対するデータ伝送を知らせる水平同期開始信号（ＳＴＨ）とデータ線（Ｄ_１−Ｄ_ｍ）に該当するデータ電圧の印加を指示するロード信号（ＬＯＡＤ）及びデータクロック信号（ＨＣＬＫ）を含む。データ制御信号（ＣＯＮＴ２）はまた、共通電圧（Ｖｃｏｍ）に対するデータ電圧の極性（以下、共通電圧に対するデータ電圧の極性を略してデータ電圧の極性と称する）を反転させる反転信号（ＲＶＳ）を含むことができる。

データ駆動部５００は、信号制御部６００からのデータ制御信号（ＣＯＮＴ２）によって１行の画素の半分に対する画像データ（ＤＡＴ）集合を順次に受信し、階調電圧生成部８００からの階調電圧のうちの各画像データ（ＤＡＴ）に対応する階調電圧を選択することによって、画像データ（ＤＡＴ）を該当するアナログデータ電圧に変換した後、これを該当データ線（Ｄ_１−Ｄ_ｍ）に印加する。
ゲート駆動部４００は、信号制御部６００からのゲート制御信号（ＣＯＮＴ１）によってゲートオン電圧（Ｖｏｎ）をゲート線（Ｇ_１−Ｇ_２ｎ）に順次に印加して該ゲート線（Ｇ_１−Ｇ_２ｎ）に接続されたスイッチング素子（Ｑ）をターンオンさせ、これによりデータ線（Ｄ_１−Ｄ_ｍ）に印加されたデータ電圧がターンオンされたスイッチング素子（Ｑ）を通じて該当する画素に印加される。

画素に印加されたデータ電圧と共通電圧（Ｖｃｏｍ）の差は、液晶キャパシタ（Ｃ_ＬＣ）の充電電圧、つまり画素電圧として現れる。液晶分子は画素電圧の大きさに応じてその配列が異なり、これにより液晶層３を通過する光の偏光が変化する。このような偏光の変化は、表示板１００、２００に付着された偏光子（図示せず）によって光透過率の変化として現れる。
１／２水平周期（または１／２Ｈ）「水平同期信号（Ｈｓｙｎｃ）の一周期」を単位としてデータ駆動部５００及びゲート駆動部４００は同じ動作を繰り返す。この方法で、１フレーム期間の間全てのゲート線（Ｇ_１−Ｇ_２ｎ）に対して順次にゲートオン電圧（Ｖｏｎ）を印加して全ての画素にデータ電圧を印加する。１フレームが終了すれば次のフレームが開始され、各画素に印加されるデータ電圧の極性が直前フレームでの極性と逆になるようにデータ駆動部５００に印加される反転信号（ＲＶＳ）の状態が制御される（フレーム反転）。

上記のようなフレーム反転以外にもデータ駆動部５００は、１フレーム期間の間隣接するデータ線（Ｄ_１−Ｄ_ｍ）に沿って流れるデータ電圧の極性を反転させ、これによりデータ電圧が印加された画素電圧の極性も変化する。ところが、本発明の実施例において、画素（ＰＸ）とデータ線（Ｄ_１−Ｄ_ｍ）の連結は様々であって、データ駆動部５００での極性反転パターンと液晶表示板組立体３００の画面に現れる画素電圧の極性反転パターンが異なって示される。以下、データ駆動部５００での反転を駆動部反転（ｄｒｉｖｅｒ ｉｎｖｅｒｓｉｏｎ）と言い、画面に現れる反転を見掛け反転（ａｐｐａｒｅｎｔ ｉｎｖｅｒｓｉｏｎ）と言う。

次に図３を参照して本発明の第１の実施例による液晶表示装置に対して詳細に説明する。
図３は、本発明の第１の実施例による液晶表示装置の画素配列を示す図である。
図３に示した画素配列は既に説明したように、一対のゲート線が一つの画素行の画素電極１９０の上下に配置され、データ線（Ｄ_１−Ｄ_ｍ）は二列の画素電極１９０の間で１個ずつ配置されている。

また、一つの画素行において、一つのデータ線（Ｄ_ｐ、Ｄ_ｐ＋１、…）の間に位置した各画素電極１９０に接続されたスイッチング素子（Ｑ）は、互いに異なるゲート線（Ｇ_２ｋ＋１、Ｇ_２ｋ＋２）（ｋ＝０、１、２、…）に接続されているが、例えばデータ線（Ｄ_ｐ、Ｄ_ｐ＋１、…）を中心に左側に配置された画素は、画素の上部右側にスイッチング素子（Ｑ）が配置され上部ゲート線（Ｇ_２ｋ＋１）に接続され、データ線（Ｄ_ｐ、Ｄ_ｐ＋１、…）を中心に右側に配置された画素は、画素の下部左側にスイッチング素子（Ｑ）が配置され下部ゲート線（Ｇ_２ｋ＋１）に接続されている。即ち、データ線（Ｄ_ｐ、Ｄ_ｐ＋１、…）と最も近い部分にスイッチング素子（Ｑ）が設けられ、スイッチング素子（Ｑ）はすぐ隣接したデータ線（Ｄ_ｐ、Ｄ_ｐ＋１、…）に接続されている。

隣接した二つのデータ線（Ｄ_ｐ、Ｄ_ｐ＋１）間に位置し行方向に隣接した一対の画素（以下、単位画素対と言う）のスイッチング素子は、互いに異なるデータ線（Ｄ_ｐ、Ｄ_ｐ＋１）に接続されており、該スイッチング素子（Ｑ）は互いに反対側、つまり対角線方向に対向する位置に位置する。単位画素対のスイッチング素子は、互いに異なるデータ線（Ｄ_ｐ、Ｄ_ｐ＋１）に接続されており、行方向に隣接した単位画素対におけるスイッチング素子（Ｑ）の位置は同じである。
また、列方向に隣接した二つの画素のスイッチング素子（Ｑ）の位置は互いに逆であるが、列方向に隣接した二つの単位画素対のスイッチング素子の位置は同じである。

一つのデータ線（Ｄ_ｐ、Ｄ_ｐ＋１、…）は、一つの画素行において、隣接した二つのゲート線（Ｇ_２ｋ、Ｇ_２ｋ＋１）間で横方向、例えば左方向または右方向に略一つの画素分だけ延長された後に隣接した二つの画素電極１９０間で垂直方向に延び、再び次の画素行において、隣接した二つのゲート線（Ｇ_２ｋ＋２、Ｇ_２ｋ＋３）間ですぐ上の画素行とは逆方向に、例えば右方向または左方向に略一つの画素分だけ延長された後に隣接した二つの画素電極１９０間で垂直方向に延びている。このようなデータ線（Ｄ_ｐ、Ｄ_ｐ＋１、…）の配列は２画素行毎に繰り返される。

このように、データ線（Ｄ_ｐ、Ｄ_ｐ＋１、…）は、一つの画素分ほどジグザグ状に隣接した二つのゲート線間で折れ曲がって延長された後に縦方向に延び、隣接した画素行において単位画素対は、一つの画素分だけ右側または左側に移動し行方向に平行に配列された一対の画素電極となる。この時、同一のデータ線（Ｄ_ｐ、Ｄ_ｐ＋１、…）に連結された画素対におけるスイッチング素子の位置は同じである。

以下、図４を参照して本発明の第１の実施例による液晶表示装置の別の画素配列に対して詳細に説明する。図４は、本発明の第１の実施例による液晶表示装置の別の画素配列を示す図である。
図４に示した画素配列は図３に示した画素配列と類似するものである。即ち、一対のゲート線が一画素行の画素電極１９０の上下に配置され、データ線（Ｄ_１−Ｄ_ｍ）は二列の画素電極１９０間に１個ずつ配置されている。

また、単位画素対のスイッチング素子は互いに異なるデータ線（Ｄ_ｐ、Ｄ_ｐ＋１）に接続されており、列方向に隣接した二つの画素のスイッチング素子（Ｑ）の位置は互いに逆であるが、列方向に隣接した二つの単位画素対のスイッチング素子の位置は同じである。
データ線（Ｄ_ｐ、Ｄ_ｐ＋１、…）は、一つの画素分ほどジグザグ状に隣接した二つのゲート線間で折れ曲がって縦方向に延び、同一のデータ線（Ｄ_ｐ、Ｄ_ｐ＋１、…）に接続された画素対におけるスイッチング素子の位置は同じである。

しかしながら、図４のように、同一の画素行において隣接した二つの単位画素対のスイッチング素子（Ｑ）の位置は互いに逆である。即ち、一画素行において、一つのデータ線（Ｄ_ｐ、Ｄ_ｐ＋１、…）間に位置した一対の画素電極１９０に接続されたスイッチング素子（Ｑ）は互いに異なるゲート線（Ｇ_２ｋ＋１、Ｇ_２ｋ＋２）（ｋ＝０、１、２、…）に接続されているが、単位画素対のスイッチング素子は同一のゲート線に接続されている。

より詳細には、奇数番目データ線（Ｄ_ｐ、Ｄ_ｐ＋２、…）（ｐ＝１、２、…）を中心に左側に配置された画素は、画素の上部右側にスイッチング素子（Ｑ）が配置され上側ゲート線（Ｇ_２ｋ＋１、Ｇ_２ｋ＋３、…）に接続され、奇数番目データ線（Ｄ_ｐ、Ｄ_ｐ＋２、…）を中心に右側に配置された画素は、画素の下部左側にスイッチング素子（Ｑ）が配置され下側ゲート線（Ｇ_２ｋ＋２、Ｇ_２ｋ＋４、…）に接続されている。偶数番目データ線（Ｄ_ｐ＋１、Ｄ_ｐ＋３、…）を中心に左側に配置された画素は、画素の下部右側にスイッチング素子（Ｑ）が配置され下側ゲート線（Ｇ_２ｋ＋２、Ｇ_２ｋ＋４、…）に接続され、偶数番目データ線（Ｄ_ｐ＋１、Ｄ_ｐ＋３、…）を中心に右側に配置された画素は、画素の上部左側にスイッチング素子（Ｑ）が配置され上側ゲート線（Ｇ_２ｋ＋１、Ｇ_２ｋ＋３、…）に接続されている。

図３及び図４に示した配置は一例であって、奇数番目行と偶数番目行の画素電極１９０とデータ線（Ｄ_１−Ｄ_ｍ）及びゲート線（Ｇ_１−Ｇ_２ｎ）の接続は互いに入れ替わることができる。また、他の接続関係を有することもできる。また、各データ線は横方向に略一つの画素分だけ延びているが、二つ以上の画素分で延びることも可能である。

このような図３及び図４に示した画素配列により、すぐ隣接したデータ線（Ｄ_ｐ、Ｄ_ｐ＋１、…）にスイッチング素子（Ｑ）が接続されて、データ線（Ｄ_ｐ、Ｄ_ｐ＋１、…）の形成面積が減少する。その結果、データ線（Ｄ_ｐ、Ｄ_ｐ＋１、…）とゲート線（Ｇ_２ｋ、Ｇ_２ｋ＋１、…）が重畳する面積が減少してこれらの間で発生する寄生キャパシタの寄生容量が減り、データ線（Ｄ_ｐ、Ｄ_ｐ＋１、…）と液晶層３との間で発生する寄生容量が減って画素電圧に対する悪影響が少なくなる。

また、隣接した二つの画素電極１９０間の距離は、データ線（Ｄ_ｐ、Ｄ_ｐ＋１、…）が配置されている場合とそうでない場合とで差が生ずる。即ち、画素電極１９０間にデータ線（Ｄ_ｐ、Ｄ_ｐ＋１、…）を配置するためには、データ線（Ｄ_ｐ、Ｄ_ｐ＋１、…）の横幅以上の面積が必要であるため、データ線（Ｄ_ｐ、Ｄ_ｐ＋１、…）が配置される部分の幅がそうでない部分の幅よりも大きい値を確保することが要求される。
このような画素電極１９０間の幅差によって、画素電極１９０間に位置する遮光部材（図示せず）の横幅もまたデータ線１７１の有無によって変化し、データ線１７１を介在している二つの画素とそうでない二つの画素の表示面積が異なるために発生する縦筋不良が起こる可能性がある。

しかし、図３及び図４に示した液晶表示装置の画素配列において、例えば、隣接した赤色用画素（Ｒ）と緑色用画素（Ｇ）に関して、これら二つの画素（Ｒ、Ｇ）間にデータ線（Ｄ_ｐ、Ｄ_ｐ＋１、…）が存在する場合とそうでない場合が行方向及び列方向に交互に存在する。よって、データ線（Ｄ_ｐ、Ｄ_ｐ＋１、…）の有無によって発生する二つの画素（Ｒ、Ｇ）の表示面積の差が行方向及び列方向に補償されて縦筋不良が減少する。

特に、図４の場合、単位画素対のスイッチング素子（Ｑ）が同一のゲート線に接続され単位画素対が同時に駆動されるため、目標電圧に対する充電時期が異なり、後で充電される画素の影響で既に充電された画素の充電電圧が変化する現象が発生しない。また、同一の画素行において、隣接したデータ線（Ｄ_ｐ、Ｄ_ｐ＋１、…）に接続されたスイッチング素子（Ｑ）の位置が変化することで、製造工程中に発生するマスクなどの整列の誤差によるスイッチング素子（Ｑ）のソース端子とドレーン端子間で発生する寄生容量の偏差による画質悪化が減少し、このような寄生容量の偏差を減らすための別のパターンが不要となり、画素の開口率が増加する。

次に、図３及び図４を参照して、本発明の第１の実施例による反転形態に対して詳細に説明する。
図３及び図４において、駆動部反転は列反転であって、一つのデータ線に流れるデータ電圧は常に同一極性であり、隣接した二つのデータ線に流れるデータ電圧は反対極性である。

図３及び図４の場合、正極性（＋）列、負極性（−）と正極性が列方向に交互に出現する第１混合極性列、負極性列、正極性と負極性が列方向に交互に出現する第２混合極性列のような四つの極性形態が四つの画素列単位で順次に繰り返される。図３及び図４のように、第１及び第２混合極性列は互いに逆の極性パターンを有する。このような反転形態のため、負極性列と正極性列が混合されて、両極性が混在する状態と視認され、画素電圧が正極性である時と負極性である時にキックバック電圧によって生ずる輝度差が分散され、縦筋不良が減少する。

本発明の第２の実施例による液晶表示装置に対して図面を参考にして詳細に説明する。
図５は、本発明の第２の実施例による液晶表示装置のブロック図であり、図６は、本発明の第２の実施例による液晶表示装置の画素配列を示す図である。

図５に示した本発明の第２の実施例による液晶表示装置は、図１に示した本発明の第１の実施例による液晶表示装置の構造とほぼ類似するものである。即ち、液晶表示板組立体３００及びこれに接続されたゲート駆動部４００とデータ駆動部５００、データ駆動部５００に接続された階調電圧生成部８００、並びにこれらを制御する信号制御部６００を含み、これらの動作に関しては、図１を参照して既に説明したので省略する。
しかしながら、図５に示したように、液晶表示装置の画素配列に関する構造は図６と同様であり、これは第１の実施例によるものと異なる。

次に、図６を参照して本発明の第２の実施例による液晶表示装置の画素配列に関して詳細に説明する。
図６は、本発明の第２の実施例による液晶表示装置の別の画素配列を示す図である。
図６に示した画素配列は、図３に示した画素配列と類似するものである。即ち、一対のゲート線が一画素行の画素電極１９０の上下に配置され、データ線（Ｄ_１−Ｄ_ｍ）は二列の画素電極１９０間に一つずつ配置されている。一つの画素行において、一つのデータ線（Ｄ_ｐ、Ｄ_ｐ＋１、…）間に位置した一対の画素電極１９０に接続されたスイッチング素子（Ｑ）は、互いに異なるゲート線（Ｇ_２ｋ＋１、Ｇ_２ｋ＋２）（ｋ＝０、１、２、…）に接続されて、単位画素対のスイッチング素子は対角線方向に対向している。

また、単位画素対のスイッチング素子は、互いに異なるデータ線（Ｄ_ｐ、Ｄ_ｐ＋１）に接続されている。さらに、列方向に隣接した二画素のスイッチング素子（Ｑ）の位置は互いに逆であるが、行方向及び列方向に隣接した単位画素対のスイッチング素子（Ｑ）の位置は同じである。
しかしながら、図６に示したように、図３のように一つの列においてジグザグ状に折れ曲がっているが、データ線（Ｄ_ｐ、Ｄ_ｐ＋１、…）は三つの画素行単位で同じパターンが繰り返される。

即ち、図６に示したように、（ｋ＋１）番目画素行においてデータ線（Ｄ_ｐ、Ｄ_ｐ＋１、…）は、二つの隣接したゲート線（Ｇ_２ｋ、Ｇ_２ｋ＋１）間で左方向に折れ曲がって一つの画素ほどまで延長された後に一対の画素間を垂直方向に延びている。（ｋ＋２）番目画素行においてデータ線（Ｄ_ｐ、Ｄ_ｐ＋１、…）は、次の隣接したゲート線（Ｇ_２ｋ＋２、Ｇ_２ｋ＋３）間で再び右方向に折れ曲がって一つの画素ほどまで延長された後に一対の画素間を垂直方向に延びている。（ｋ＋３）番目画素行においてデータ線（Ｄ_ｐ、Ｄ_ｐ＋１、…）は、次の隣接したゲート線（Ｇ_２ｋ＋４、Ｇ_２ｋ＋５）間で再び右方向に折れ曲がって一つの画素ほどまで延長された後に一対の画素間を垂直方向に延びている。（ｋ＋４）番目画素行においてデータ線（Ｄ_ｐ、Ｄ_ｐ＋１、…）は、次の隣接したゲート線（Ｇ_２ｋ＋６、Ｇ_２ｋ＋７）間で再び左方向に折れ曲がって一つの画素ほどまで延長された後に一対の画素間を垂直方向に延びている。

換言すると、データ線（Ｄ_ｐ、Ｄ_ｐ＋１、…）は繰り返される画素行単位の第１の画素行と最後の画素行において左方向に折れ曲がって一つの画素ほどまで延び、その間の画素行においては右方向に折れ曲がって一つの画素ほどまで順次に延びている。
上記のようなデータ線（Ｄ_ｐ、Ｄ_ｐ＋１、…）の屈曲方向に限定されず、上記と逆方向にデータ線（Ｄ_ｐ、Ｄ_ｐ＋１、…）が折れ曲がって延びることもできることは言うまでもない。即ち、データ線（Ｄ_ｐ、Ｄ_ｐ＋１、…）は、繰り返される画素行単位の第１の画素行と最後の画素行において右方向に折れ曲がって一つの画素ほどまで延び、その間の画素行においては左方向に折れ曲がって一つの画素ほどまで順次に延びることができる。

図６に示される配置は一例にすぎず、奇数番目行及び偶数番目行の画素電極１９０とデータ線（Ｄ_１−Ｄ_ｍ）及びゲート線（Ｇ_１−Ｇ_２ｎ）の連結は互いに入れ替わることもあり、さらに別の連結関係を有することもできる。なお、各データ線は横方向に略一つの画素分だけ延びているが、二つ以上の画素分が延びることもできる。また、図６で、三つの画素行単位でデータ線（Ｄ_ｐ、Ｄ_ｐ＋１、…）配列が繰り返されるが、連続して同じ横方向に折れ曲がって延長される回数に基づき四つ以上の画素行単位でデータ線（Ｄ_ｐ、Ｄ_ｐ＋１、…）配列が繰り返されることもできる。

図６に示した画素配列のためにデータ線（Ｄ_ｐ、Ｄ_ｐ＋１、…）と最も近い部分にスイッチング素子（Ｑ）が形成され、隣接したゲート線間で延長するデータ線（Ｄ_ｐ、Ｄ_ｐ＋１、…）とスイッチング素子（Ｑ）との距離が短くなり、さらにデータ線（Ｄ_ｐ、Ｄ_ｐ＋１、…）の形成面積が減少する。これにより、データ線（Ｄ_ｐ、Ｄ_ｐ＋１、…）とゲート線（Ｇ_２ｋ、Ｇ_２ｋ＋１、…）とが重畳する面積が減少して、これらの間で発生する寄生キャパシタの寄生容量が減少し、データ線（Ｄ_ｐ、Ｄ_ｐ＋１、…）と液晶層３間で発生する寄生容量が減って画素電圧に対する悪影響が少なくなる。
また、例えば隣接した赤色用画素（Ｒ）と緑色用画素（Ｇ）において、これら二つの画素（Ｒ、Ｇ）の間にデータ線（Ｄ_ｐ、Ｄ_ｐ＋１、…）が存在する場合とそうでない場合が行方向及び列方向に互いに交互に存在するため、二つの画素（Ｒ、Ｇ）の表示面積差が行方向及び列方向に補償されて縦筋不良が減少する。

図６においても、駆動部反転は列反転であるが、正極性（＋）列、負極性（−）と正極性とが列方向にいずれも出現する第３混合極性列、負極性列、正極性と負極性とが列方向にいずれも出現する第４混合極性列のように四つの極性形態が四つの画素列単位で順次に繰り返される。例えば、第３混合極性列は、負極性−正極性−正極性が一つの単位として列方向に繰り返され、第４混合極性列は、正極性−負極性−負極性が一つの単位として列方向に繰り返される。これにより、画素電圧が正極性である時と負極性である時にキックバック電圧のために生ずる輝度差が分散され、縦筋不良が減少する。

次に、図７を参照して本発明の第３の実施例による液晶表示装置の画素配列について説明する。
図７は、本発明の第３の実施例による液晶表示装置の画素配列を示した図である。
図７に示す画素配列を有する液晶表示装置は、図１に示した液晶表示装置に基づくものであるが、図５に示した液晶表示装置であっても良く、その他の構造の液晶表示装置であっても良い。図５の場合、データ線（Ｄ_ｐ、Ｄ_ｐ＋１、…）は三つの画素行単位で同じ模様が繰り返される。

図７に示したように、画素電極１９０の模様が大略長方形でなくシェブロン（ｃｈｅｖｒｏｎ）形であり、縦方向に延びたデータ線（Ｄ_ｐ、Ｄ_ｐ＋１、…）が二つの隣接したゲート線間で横方向に折れ曲がって延長するのではなく、ゲート線に垂直の線に対して約１０〜８０度の範囲の角度を有する対角線方向に延びて、行方向に隣接した二つの画素間で垂直に延びることを除いて、図３に示した画素配列と同じであり、反転形態図に関しては図３に示すものと同様であるので詳細な説明は省略する。しかしながら、上記のようなデータ線（Ｄ_ｐ、Ｄ_ｐ＋１、…）の構造は、図４及び図６の画素配列にも適用でき、その他の画素配列にも適用できることは言うまでもない。

上記のようなデータ線（Ｄ_ｐ、Ｄ_ｐ＋１）形態を有する画素配列は、図３に示した画素配列によって発生する効果の他にも、隣接した二つのゲート線間で横方向に延びる部分がないためゲート線とデータ線間で発生する寄生容量を大きく減らすことができ、データ線（Ｄ_ｐ、Ｄ_ｐ＋１、…）と液晶層３とが重畳する面積が減少して、これらの間で発生する寄生容量が減り、画素電圧に対する悪影響が少なくなる。さらに、隣接した二つのゲート線間で横方向に延びるデータ線の部分が無くなるため、隣接した二つのゲート線間の間隔が狭くなり、これで画素の開口率が増加する。

以上のように、隣接した画素行間でスイッチング素子が接続されたデータ線の位置を変更すれば、駆動部反転は列反転方式であっても見掛け反転は様々な形態の反転となることができる。したがって、データ駆動部において列反転方式でデータ電圧の極性が決定されて印加されるため、データ線材料の選択幅が広くなり、製造工程を単純化し易く、見掛け反転が列反転とドット反転が混合した形となり、画質が向上する。また、データ線数が減少し、これと連結される高価のデータ駆動回路チップ数も減少し、表示装置の製造コストが大きく節減できる。

また、データ線が形成されている部分とそうでない部分で発生する表示面積差を補償して表示面積差による縦筋現象を減少させ、表示装置の画質が良くなる。また、ゲート線とデータ線との間及びデータ線と液晶層との間で発生する寄生容量などが減り、画質が良くなる。
さらに、別のパターンを設けずに製造工程中に生ずるマスクなどの整列の誤差による寄生容量の偏差を補償するため、画質が向上し、画素の開口率が増加する。また、隣接した二つのゲート線間で横方向に折れ曲がって延びるもの代りに対角線方向に延びたデータ線を用いるとき、隣接した二つのゲート線間で横方向に延びるデータ線部分が無くなって隣接した二つのゲート線間の間隔を狭くでき、画素の開口率が増加する。

尚、本発明は、上述の実施例に限られるものではない。本発明の技術的範囲から逸脱しない範囲内で多様に変更実施することが可能である。

本発明の第１の実施例による液晶表示装置のブロック図である。 本発明の第１の実施例による液晶表示装置の一つの画素に対する等価回路図である。 本発明の第１の実施例による液晶表示装置の画素配列を示す図である。 本発明の第１の実施例による液晶表示装置の別の画素配列を示す図である。 本発明の第２の実施例による液晶表示装置のブロック図である。 本発明の第２の実施例による液晶表示装置の画素配列を示す図である。 本発明の第３の実施例による液晶表示装置の画素配列を示す図である。

符号の説明

３ 液晶層
１００、２００ （下部及び上部）表示板
１９０ 画素電極
２３０ カラーフィルタ
２７０ 共通電極
３００ 液晶表示板組立体
４００ ゲート駆動部
５００ データ駆動部
６００ 信号制御部
８００ 階調電圧生成部
Ｇ_１−Ｇ_２ｎ、Ｇ_２ｋ、Ｇ_２ｋ＋１、… ゲート線
Ｄ_１−Ｄ_ｍ、Ｄ_ｐ、Ｄ_ｐ＋１、… データ線
Ｌ１、Ｌ２ ダミー線
Ｑ スイッチング素子
ＰＸ 画素

Claims (27)

1. 行列状に配列され、画素電極及び該画素電極に接続されているスイッチング素子をそれぞれ有する複数の画素と、
   前記スイッチング素子に接続され、行方向に延びている複数対のゲート線と、
   前記スイッチング素子に接続され、列方向に延びている複数のデータ線とを有し、
   一対の前記ゲート線は、一つの画素行のスイッチング素子に接続され、一つの前記データ線は、少なくとも二つの画素列のスイッチング素子に接続され、前記複数のデータ線のそれぞれは、隣接した二つのゲート線間で行方向に折れ曲がって延長される横部を含み、
   前記複数のデータ線のそれぞれの前記横部は上下に隣接した前記画素電極の行方向の幅分だけ延長されていることを特徴とする液晶表示板組立体。
2. 前記各データ線は、隣接した二つのゲート線間で第１横方向に折れ曲がって延長された後に前記二つの画素列間で縦方向に延び、次に隣接した二つのゲート線間で第２横方向に折れ曲がって延長されていることを特徴とする請求項１に記載の液晶表示板組立体。
3. 前記第１横方向は、前記第２横方向と逆であることを特徴とする請求項２に記載の液晶表示板組立体。
4. 前記各データ線は、２行単位で同じ模様（ｐａｔｔｅｒｎ）が繰り返されることを特徴とする請求項３に記載の液晶表示板組立体。
5. 前記各データ線は、３行単位で同じ模様が繰り返されることを特徴とする請求項３に記載の液晶表示板組立体。
6. 行方向に隣接した前記二つの画素は、同一のデータ線に連結されていることを特徴とする請求項２に記載の液晶表示板組立体。
7. 行方向に隣接した前記二つの画素のスイッチング素子の位置は互いに逆であることを特徴とする請求項６に記載の液晶表示板組立体。
8. 隣接した二つのデータ線間で行方向に配列されている前記二つの画素（以下、単位画素対と記す）は互いに異なるデータ線に連結されていることを特徴とする請求項７に記載の液晶表示板組立体。
9. 前記単位画素対は互いに異なるゲート線に連結されていることを特徴とする請求項８に記載の液晶表示板組立体。
10. 行方向に隣接した前記二つの単位画素対のスイッチング素子の位置は同じであることを特徴とする請求項９に記載の液晶表示板組立体。
11. 前記単位画素対は同一のゲート線に連結されていることを特徴とする請求項８に記載の液晶表示板組立体。
12. 行方向に隣接した前記二つの単位画素対のスイッチング素子の位置は互いに逆であることを特徴とする請求項１１に記載の液晶表示板組立体。
13. 列方向に隣接した前記二つの画素のスイッチング素子の位置は互いに逆であることを特徴とする請求項１０または請求項１１に記載の液晶表示板組立体。
14. 前記隣接したデータ線に沿って流れるデータ電圧の極性は互いに逆であり、前記画素の見掛け反転は複数の画素列単位で極性形態が変化し、
    前記画素の見掛け反転は、正極性（＋）列、第１混合極性列、負極性列、第２混合極性列が交互に繰り返されることを特徴とする請求項１に記載の液晶表示板組立体。
15. 前記第１混合極性列及び第２混合極性列は負極性及び正極性が列方向に混合されて示され、前記第１混合極性列は第２混合極性列と逆であることを特徴とする請求項１４に記載の液晶表示板組立体。
16. 行列状に配列され、画素電極及び該画素電極に接続されているスイッチング素子をそれぞれ有する複数の画素と、
    前記スイッチング素子に接続され、行方向に延びている複数のゲート線と、
    前記スイッチング素子に端子線を通じて接続され、列方向に延びている複数のデータ線とを有し、
    一対の前記ゲート線は、一つの画素行のスイッチング素子に接続され、一つの前記データ線は、少なくとも二つの画素列のスイッチング素子に接続され、
    前記複数のデータの線それぞれは、前記画素列の一方の画素のスイッチング素子の位置から第１対角線方向に延長された後に二つの画素列間で縦方向に延長し前記画素列の他方の画素のスイッチング素子の位置から前記第１対角線方向とは逆である第２対角線方向に延長され、
    前記画素電極の列方向の両辺は、前記データ線に沿う形状を有していることを特徴とする液晶表示板組立体。
17. 前記第１または第２対角線方向の角度は、ゲート線に垂直な線に対して１０〜８０度の範囲であることを特徴とする請求項１６に記載の液晶表示板組立体。
18. 前記各データ線は、２行単位で同じ模様が繰り返されることを特徴とする請求項１６に記載の液晶表示板組立体。
19. 行方向に隣接した前記二つの画素は同一のデータ線に連結されていることを特徴とする請求項１６に記載の液晶表示板組立体。
20. 行方向に隣接した前記二つの画素のスイッチング素子の位置は互いに逆であることを特徴とする請求項１９に記載の液晶表示板組立体。
21. 隣接した二つのデータ線間で行方向に配列されている前記二つの画素（単位画素対）は互いに異なるデータ線に連結されていることを特徴とする請求項２０に記載の液晶表示板組立体。
22. 前記隣接したデータ線に沿って流れるデータ電圧の極性は互いに逆であり、前記画素の見掛け反転は複数の画素列単位で極性形態が変化することを特徴とする請求項１６に記載の液晶表示板組立体。
23. 前記画素の見掛け反転は、四つの画素列単位で極性形態が変化することを特徴とする請求項２２に記載の液晶表示板組立体。
24. 前記画素の見掛け反転は、正極性（＋）列、第１混合極性列、負極性列、第２混合極性列が交互に繰り返されることを特徴とする請求項２３に記載の液晶表示板組立体。
25. 前記第１混合極性列及び第２混合極性列は負極性及び正極性が列方向に混合されて示され、第１混合極性列は前記第２混合極性列と逆であることを特徴とする請求項２４に記載の液晶表示板組立体。
26. 行列状に配列され、画素電極及び該画素電極に接続されているスイッチング素子をそれぞれ有する複数の画素と、
    前記スイッチング素子に接続され、行方向に延びている複数のゲート線と、
    前記スイッチング素子に端子線を通じて接続され、列方向に延びている複数のデータ線とを有し、
    一対の前記ゲート線は、一つの画素行のスイッチング素子に接続され、一つの前記データ線は、少なくとも二つの画素列のスイッチング素子に接続され、前記複数のデータの線それぞれは対角線方向に延長されており、前記隣接したデータ線に沿って流れるデータ電圧の極性は互いに逆であり、前記画素の見掛け反転は複数の画素列単位で極性形態が変化し、
    前記画素の見掛け反転は、正極性（＋）列、第１混合極性列、負極性列、第２混合極性列が交互に繰り返されることを特徴とする表示装置。
27. 前記第１混合極性列及び第２混合極性列は負極性及び正極性が列方向に混合されて示され、第１混合極性列は前記第２混合極性列と逆であることを特徴とする請求項２６に記載の表示装置。

Images