TWI408474B - 子畫素結構及液晶顯示面板 - Google Patents

Description

子畫素結構及液晶顯示面板

本發明係關於一種液晶顯示器的子畫素結構，尤指一種可提升電容充電能力的子畫素結構。

薄膜電晶體液晶顯示器(thin film transistor liquid crystal display，TFT-LCD)主要是利用成矩陣狀排列的薄膜電晶體，並配合適當的電容、轉接墊等電子元件來驅動液晶畫素，以產生豐富亮麗的圖形。由於薄膜電晶體液晶顯示器具有外型輕薄、耗電量少以及無輻射污染等特性，因此被廣泛地應用在筆記型電腦(notebook)、個人數位助理(PDA)等攜帶式資訊產品上，甚至已有逐漸取代傳統桌上型電腦之CRT監視器以及家用電視的趨勢。

目前薄膜電晶體液晶顯示器主要由薄膜電晶體陣列基板、彩色濾光陣列基板以及填充於薄膜電晶體陣列基板與彩色濾光陣列基板之間的液晶層所構成。其中薄膜電晶體陣列基板是由多個陣列排列的薄膜電晶體以及與每個薄膜電晶體對應配置的畫素電極所組成。彩色濾光陣列基板則具有複數個陣列排列而成的彩色濾光片，使液晶顯示器的每一畫素呈現豐富亮麗的顏色。每個畫素電極與對應的薄膜電晶體一同組成一畫素結構，並使用薄膜電晶體來作為每個畫素結構的開關元件。另外，為了控制個別畫素的灰階，通常會經由複數條相互垂直交錯的掃描線(scan or gate line)與資料線(data or signal line)選取特定的畫素，並藉由提供適當的操作電壓，以顯示對應此畫素的顯示資料。另外，上述的畫素電極的部份區域通常會覆蓋於掃描線或共用配線(common line)上，以形成儲存電容。

針對顏色顯示動作，每一畫素主要由三個子畫素所組成，並搭配不同的彩色濾光片來產生紅、綠、藍等顏色。現有的子畫素架構通常又可再分隔為兩部份，使液晶顯示器在灰階轉換上達到更細膩的效果與較佳的更新頻率。在這個架構下，每個子畫素中的不同部份又各自可由一條掃描線與一顆薄膜電晶體來控制。為了改善液晶顯示器的色偏(color washout)效果，通常會分別對對各子畫素的不同部份施加不同電壓，使液晶產生更多指向。

然而，為了使子畫素中的兩個部份分別得到不同電壓，在使用一般60Hz的更新頻率驅動下，上述架構中的各掃描線開啟時間會大幅縮短，例如在1024x768解析度的顯示器下，掃描線的開啟時間會從原本的16‧66毫秒(ms)縮短為8‧33毫秒。若以更高的頻率(例如120Hz)來驅動子畫素，則每條掃描線可開啟的時間將僅剩4‧16毫秒。由於每條掃描線在高頻率驅動下的開啟時間大幅降低，畫素結構中連接掃描線的儲存電容即會有充電能力不足的問題。

本發明主要揭露一種子畫素結構以改善習知子畫素結構容易在高頻驅動下造成充電能力不足的問題。

本發明係揭露一種液晶顯示器之子畫素結構，設於一第一基板與一第二基板之間。子畫素結構包括一第一部份與一第二部份、一資料線、一第一掃描線以及一第二掃描線與該資料線垂直設置。此外，子畫素結構另包括一第一電晶體設於第一掃描線並連接子畫素結構之第一部份，一第二電晶體設於第一掃描線並連接子畫素結構之第二部份以及一第三電晶體設於第二掃描線並連接子畫素結構之第二部份。

本發明另一實施例係揭露一種驅動液晶顯示面板的方法。首先提供一子畫素結構，且子畫素結構具有一第一部份與一第二部份、一資料線、一第一掃描線以及一第二掃描線與資料線交錯設置。然後於一第一時間週期由資料線輸入一第一電壓並對第一部份進行充電並同時對第二部份進行預充電，接著於一第二時間週期由資料線輸入一第二電壓並僅對該第二部份進行充電。

本發明主要在一子畫素結構中同時設置三顆或四顆薄膜電晶體，使子畫素結構在120Hz的頻率驅動下可提升畫素中各部份的充電時間及整體充電能力。依據本發明的三顆薄膜電晶體的架構，其中兩顆薄膜電晶體係設於子畫素結構中的第一條掃描線並分別控制子畫素結構的第一部份與第二部份，而另一顆薄膜電晶體則設於第二條掃描線並控制子畫素結構的第二部份。本發明的四顆薄膜電晶體架構則在子畫素的兩條掃描線上分別設置兩顆薄膜電晶體。這個設計除了可同時對原本的子畫素結構中的兩個部份進行充電外，又可同時對下一個子畫素進行預充電。由於上述架構可在開啟一條掃描線的時候同時對子畫素結構中的兩個部份進行充電，本發明可在對每個子畫素中的各部份提供不同電壓時確保子畫素中的各部份獲得完整的充電能力，進而達到改善色偏的效果。

請同時參照圖1與圖2，圖1為本發明第一實施例設置三顆薄膜電晶體於一子畫素結構之畫素等效電路圖，圖2則為圖1中子畫素結構之畫素示意圖。如圖中所示，本發明之薄膜電晶體液晶顯示器的子畫素結構10可設於一彩色濾光陣列基板以及一薄膜電晶體陣列基板之間，且各子畫素結構10均包括兩條水平設置的掃描線12、14、一垂直交錯掃描線12、14的資料線16以及三顆薄膜電晶體18、20、22分別電連接掃描線12、14與資料線16。其中，薄膜電晶體18、20、22可為下閘極(Bottom Gate)結構或上閘極(Top Gate)結構，且每個子畫素結構10包括兩個部份，例如一第一部份24與一第二部份26。在本實施例中，薄膜電晶體18是設於掃描線12上並控制子畫素結構10中第一部份24的畫素電極252，薄膜電晶體20是設於掃描線12上並控制子畫素結構10中第二部份26的畫素電極254，而薄膜電晶體20則是設於掃描線14上並控制子畫素結構10第二部份26的畫素電極254。

如圖1的等效電路圖所示，薄膜電晶體18的汲極28是電連接至子畫素結構10中第一部份24的電容30，閘極32是連接至掃描線12，而源極34則是連接至資料線16。薄膜電晶體20的汲極36是連接至子畫素結構10中第二部份26的電容38，閘極40是連接至掃描線12，而源極42則是連接至資料線16。薄膜電晶體22的汲極44是電連接至子畫素結構10中第二部份26的電容38，閘極46是連接掃描線14，而源極48則是連接至資料線16。在本實施例中，設在子畫素結構10中的電容30、38可包括儲存電容(storage capacitor)及液晶電容(liquid crystal capacitor)等，但不侷限於此。

在驅動子畫素結構10時，可先開啟掃描線12，藉由開啟薄膜電晶體18、20來同時對子畫素結構10的第一部份24與第二部份26進行充電。接著關閉掃描線12，開啟掃描線14，藉由開啟薄膜電晶體22來對子畫素結構10的第二部份26再次進行充電。以此方式驅動子畫素時，可在不同灰階下使對子畫素輸入不同電壓，達到分壓的效果。換句話說，在每個子畫素結構中，藉由此三顆薄膜電晶體18、20、22搭配兩條掃描線12、14與一條資料線16的架構，本發明即可有效增加子畫素的充電時間，達到預充的效果。

請參照圖3，圖3為本發明第一實施例在120Hz頻率下驅動一畫素結構60之灰階與時序圖。現以同行之畫素陣列為例來做說明，如第3圖所示，本發明之薄膜電晶體液晶顯示器的各畫素結構60主要可由三個子畫素所組成，例如一紅色子畫素62、一綠色子畫素64以及一藍色子畫素66。但不以此為限，各畫素結構亦可由三個以上的子畫素來組成。每一個子畫素又再分隔為兩個部份，例如紅色子畫素62分隔為一第一部份68與一第二部份70，綠色子畫素64分隔為一第一部份72與一第二部份74，藍色子畫素66分隔為一第一部份76與一第二部份78。本實施例的畫素結構60主要包括三條資料線80、82、84以及與資料線80、82、84交錯設置的兩條掃描線88、90。

其中掃描線88上設有六個薄膜電晶體94、96、98、100、102、104，分別控制各子畫素的其中一部份。舉例來說，掃描線88、薄膜電晶體94、96以及資料線80一同控制紅色子畫素62的第一部份68與第二部份70，掃描線88、薄膜電晶體98、100及資料線82一同控制綠色子畫素64的第一部份72與第二部份74，而掃描線88、薄膜電晶體102、104及資料線84則一同控制藍色子畫素66的第一部份76與第二部份78。類似地，掃描線90上設有三個薄膜電晶體106、108、110，其中掃描線90、薄膜電晶體106以及資料線80一同控制紅色子畫素62的第二部份70，掃描線90、薄膜電晶體108以及資料線82一同控制綠色子畫素64的第二部份74，而掃描線90、薄膜電晶體110以及資料線84則一同控制藍色子畫素66的第二部份78。

畫素結構60左邊顯示畫素電極與所接收之灰階電壓之關係示意圖，其中P1為紅色子畫素62中第一部份68的畫素電極於t=0至t2時間週期內所接收到的灰階電壓，而P2則為紅色子畫素62中第二部份70的畫素電極於t=0至t2時間週期內所接收到的灰階電壓。以下搭配畫素結構60右邊的時序圖並僅以驅動一個子畫素進行說明，例如僅對紅色子畫素62的第一部份68與第二部份70的充電狀況及時序進行說明。在t=0的時間時，無任何電壓輸入各掃描線88、90且各薄膜電晶體94、96、106的閘極均呈現關閉狀態，因此子畫素62的第一部份68與第二部份70皆呈現一暗態狀態(dark state)。然後經由掃描線88開啟薄膜電晶體94、96的閘極並由資料線80輸入一第一電壓(例如3V電壓)至薄膜電晶體94、96的源極然後同時對紅色子畫素62的第一部份68進行充電與第二部份70進行預充電。第一部份68與第二部份70的畫素電極在t1時間內，例如4‧16毫秒內即接收到3V的灰階電壓。接著關閉掃描線88並開啟掃描線90，由資料線80、82、84在t2時間內，例如第4‧16～第8‧33毫秒內的4‧16毫秒間輸入一第二電壓(例如5V電壓)至薄膜電晶體106的源極並對第二部份70進行充電。由於薄膜電晶體94、96在此時刻已關閉，因此第一部份68的畫素電極所接收的灰階電壓是維持在3V而第二部份70的畫素電極所接收到的灰階電壓則是在5V。

請再參照圖4至圖6，圖4為本發明另一實施例設置四顆薄膜電晶體於子畫素結構之畫素等效電路圖，圖5為圖4中子畫素結構之畫素示意圖，而圖6則為本實施例實際子畫素結構之示意圖。如圖5及圖6中所示，本實施例的子畫素結構120主要包括兩條水平設置的掃描線122、124、一垂直交錯掃描線122、124的資料線126、一共同電極262以及四顆薄膜電晶體128、130、132、134分別連接掃描線122、124與資料線126。如上述實施例，每個子畫素結構120主要包括兩個部份，例如一包括畫素電極256的第一部份136與包括約略V型畫素電極258的第二部份138。在本實施例中，薄膜電晶體128是設於掃描線122上並連接至子畫素結構120第一部份136的畫素電極256，薄膜電晶體130是設於掃描線122上並連接至子畫素結構120第二部份138的畫素電極258，薄膜電晶體132則是設於掃描線124上並連接子畫素結構120第二部份138的畫素電極258，薄膜電晶體134是設於掃描線124上並連接下一個子畫素結構第一部份140的畫素電極260。

如圖4的等效電路圖所示，薄膜電晶體128的汲極142是連接至子畫素結構120中第一部份136的電容144，閘極146是連接至掃描線122，而源極148則是連接至資料線126。薄膜電晶體130的汲極150是連接至子畫素結構120中第二部份138的電容152，閘極154是連接至掃描線122，而源極156則是連接至資料線126。薄膜電晶體132的汲極158是連接至子畫素結構120中第二部份138的電容152，閘極160是連接掃描線124，而源極162則是連接至資料線126。薄膜電晶體134的汲極164是連接至下一個子畫素結構中第一部份140的電容166，閘極168是連接掃描線124，而源極170則是連接至資料線126。在本實施例中，設在子畫素結構120中的電容144、152、166可包括儲存電容及液晶電容，但不侷限於此。

請參照圖7，圖7為本發明第二實施例在120Hz頻率下驅動一畫素結構之灰階與時序圖。如6圖所示，本發明之薄膜電晶體液晶顯示器的各畫素結構180主要由三個子畫素所組成，例如一紅色子畫素182、一綠色子畫素184以及一藍色子畫素186。但不以此為限，各畫素結構亦可由三個以上的子畫素來組成。每一個子畫素又再分隔為兩個部份，例如紅色子畫素182分隔為一第一部份188與一第二部份190，綠色子畫素184分隔為一第一部份192與一第二部份194，藍色子畫素186分隔為一第一部份196與一第二部份198。本實施例的畫素結構180主要包括三條資料線200、202、204以及與資料線200、202、204交錯設置的三條掃描線208、210、212。

在本實施例中，掃描線208、210、212上各設有六個薄膜電晶體，分別對應各子畫素的其中一部份。舉例來說，掃描線208上設有薄膜電晶體216、218、220、222、224、226，其中薄膜電晶體216、218、220用來控制上一個畫素結構中紅色、綠色以及藍色子畫素結構的第二部份，而薄膜電晶體222、224、226則用來控制畫素結構180中紅色、綠色以及藍色子畫素結構182、184、186的第一部份188、192、196。掃描線210上設有薄膜電晶體228、230、232、234、236、238，其中薄膜電晶體228、230、232用來控制畫素結構180中紅色、綠色以及藍色子畫素結構182、184、186的第一部份188、192、196，而薄膜電晶體234、236、238則用來控制畫素結構180中紅色、綠色以及藍色子畫素結構182、184、186的第二部份190、194、198。掃描線212上設有薄膜電晶體240、242、244、246、248、250，其中薄膜電晶體240、242、244用來控制畫素結構180中紅色、綠色以及藍色子畫素結構182、184、186的第二部份190、194、198，而薄膜電晶體246、248、250則用來控制下一個畫素結構中紅色、綠色以及藍色子畫素結構的第一部份。

畫素結構180左邊顯示畫素電極與所接收之灰階電壓之關係示意圖，例如P1為紅色子畫素182中第一部份188的畫素電極於t=0至t2時間週期內所接收到的灰階電壓，而P2則為紅色子畫素182中第二部份190的畫素電極於t=0至t2時間週期內所接收到的灰階電壓。以下搭配畫素結構180右邊的時序圖並僅以驅動一個子畫素進行說明，例如僅對紅色畫子畫素182的第一部份188與第二部份190的充電狀況及時序進行說明。在t=0之前的上一個畫面時，薄膜電晶體216、222的閘極會經由掃描線開啟然後由資料線200輸入一電壓(例如5V電壓)至薄膜電晶體216、222的源極並同時對薄膜電晶體216所控制上一個畫素中紅色子畫素的第二部份(圖未示)進行充電以及對紅色子畫素188的第一部份188進行預充電。紅色子畫素182中第一部份188的畫素電極在t=0之前的時間週期即接收到5V的灰階電壓。接著關閉掃描線208並開啟掃描線210，由資料線200輸入一3V電壓至薄膜電晶體228、234的源極並同時對紅色子畫素188的第一部份188及第二部份190進行充電。紅色子畫素182中第一部份188及第二部份190的畫素電極在t=0至t1的時間週期即接收到3V的灰階電壓。接著關閉掃描線210並開啟掃描線212，由資料線200輸入一5V電壓至薄膜電晶體240、246的源極並對第二部份190及下個畫素結構中紅色子畫素結構的第一部份(圖未示)進行充電。由於薄膜電晶體228、236在此時刻已關閉，因此第一部份188的畫素電極在t1至t2的時間週期所接收的灰階電壓是維持在3V而第二部份190的畫素電極所接收到的灰階電壓則是在5V。

綜上所述，本發明主要在一子畫素結構中同時設置三顆或四顆薄膜電晶體，使子畫素結構在120Hz的頻率驅動下可提升子畫素中各部份的充電時間及整體充電能力。依據本發明的三顆薄膜電晶體的架構，其中兩顆薄膜電晶體是設於子畫素結構中的第一條掃描線並分別控制子畫素結構的第一部份與第二部份，而另一顆薄膜電晶體則設於第二條掃描線並控制子畫素結構的第二部份，進而有效解決高更新頻率下，各子畫素結構的第一部份與第二部份之各自掃描線開啟時間縮減所導致之充電能力不足的問題。本發明的四顆薄膜電晶體架構則在子畫素的兩條掃描線上分別設置兩顆薄膜電晶體。此設計除了可同時對原本的子畫素結構中的兩個部份進行充電外，又可對下一個子畫素進行預充電。由於上述架構均可在開啟一條掃描線的時候同時對子畫素結構中的兩個部份進行充電，本發明可在對每個子畫素中的各部份提供不同電壓時確保子畫素中的各部份獲得完整的充電能力，進而達到改善色偏的效果。最後，本發明之畫素結構可應用至各重薄膜電晶體液晶顯示器，例如扭轉向列型(包括TN、STN、DSTN等)、平面轉換型(包括AS-IPS、DD-IPS等)、垂直配向型(包括PVA、S-PVA、MVA、P-MVA等)各式薄膜電晶體液晶顯示器，皆應屬本發明之範圍。

以上所述僅為本發明之較佳實施例，凡依本發明申請專利範圍所做之均等變化與修飾，皆應屬本發明之涵蓋範圍。

10．．．子畫素結構

12．．．掃描線

14．．．掃描線

16．．．資料線

18．．．薄膜電晶體

20．．．薄膜電晶體

22．．．薄膜電晶體

24．．．第一部份

26．．．第二部份

28．．．汲極

30．．．電容

32．．．閘極

34．．．源極

36．．．汲極

38．．．電容

40．．．閘極

42．．．源極

44．．．汲極

46．．．閘極

48．．．源極

60．．．畫素結構

62．．．紅色子畫素

64．．．綠色子畫素

66．．．藍色子畫素

68．．．第一部份

70．．．第二部份

72．．．第一部份

74．．．第二部份

76．．．第一部份

78．．．第二部份

80．．．資料線

82．．．資料線

84．．．資料線

88．．．掃描線

90．．．掃描線

94．．．薄膜電晶體

96．．．薄膜電晶體

98．．．薄膜電晶體

100．．．薄膜電晶體

102．．．薄膜電晶體

104．．．薄膜電晶體

106．．．薄膜電晶體

108．．．薄膜電晶體

110．．．薄膜電晶體

120．．．子畫素結構

122．．．掃描線

124．．．掃描線

126．．．資料線

128．．．薄膜電晶體

130．．．薄膜電晶體

132．．．薄膜電晶體

134．．．薄膜電晶體

136．．．第一部份

138．．．第二部份

140．．．第一部份

142．．．汲極

144．．．電容

146．．．閘極

148．．．源極

150．．．汲極

152．．．電容

154．．．閘極

156．．．源極

158．．．汲極

160．．．閘極

162．．．源極

164．．．汲極

166．．．電容

168．．．閘極

170．．．源極

180．．．畫素結構

182．．．紅色子畫素

184．．．綠色子畫素

186．．．藍色子畫素

188．．．第一部份

190．．．第二部份

192．．．第一部份

194．．．第二部份

196．．．第一部份

198．．．第二部份

200．．．資料線

202．．．資料線

204．．．資料線

208．．．掃描線

210．．．掃描線

212．．．掃描線

216．．．薄膜電晶體

218．．．薄膜電晶體

220．．．薄膜電晶體

222．．．薄膜電晶體

224．．．薄膜電晶體

226．．．薄膜電晶體

228．．．薄膜電晶體

230．．．薄膜電晶體

232．．．薄膜電晶體

234．．．薄膜電晶體

236．．．薄膜電晶體

238．．．薄膜電晶體

240．．．薄膜電晶體

242．．．薄膜電晶體

244．．．薄膜電晶體

246．．．薄膜電晶體

248．．．薄膜電晶體

250．．．薄膜電晶體

252．．．畫素電極

254．．．畫素電極

256．．．畫素電極

258．．．畫素電極

260．．．畫素電極

262．．．共同電極

圖1為本發明第一實施例設置三顆薄膜電晶體於一子畫素結構之畫素等效電路圖。

圖2為圖1中子畫素結構之畫素示意圖。

圖3為本發明第一實施例在120Hz頻率下驅動一畫素結構之灰階與時序圖。

圖4為本發明另一實施例設置四顆薄膜電晶體於子畫素結構之畫素等效電路圖。

圖5為圖4中子畫素結構之畫素示意圖。

圖6為圖4中實際子畫素結構之示意圖。

圖7為本發明第二實施例驅動一畫素結構之灰階與時序圖。

10．．．子畫素結構

12．．．掃描線

14．．．掃描線

16．．．資料線

24．．．第一部份

26．．．第二部份

28．．．汲極

32．．．閘極

34．．．源極

36．．．汲極

40．．．閘極

42．．．源極

44．．．汲極

46．．．閘極

48．．．源極

Claims (22)

1. 一種液晶顯示器之子畫素結構，設於一第一基板與一第二基板之間，該子畫素結構包括一第一部份與一第二部份，且該子畫素結構另包括：一資料線、一第一掃描線以及一第二掃描線與該資料線交錯設置；一第一電晶體設於該第一掃描線並連接該子畫素結構之該第一部份；一第二電晶體設於該第一掃描線並連接該子畫素結構之該第二部份；以及一第三電晶體設於該第二掃描線並連接該子畫素結構之該第二部份；其中該第一電晶體、第二電晶體及第三電晶體直接連接該資料線，該第一電晶體連接並控制設於該子畫素結構之該第一部份的至少一第一畫素電極，該第二電晶體及第三電晶體連接並控制設於該子畫素結構之該第二部份的至少一第二畫素電極。
2. 如申請專利範圍第1項所述之子畫素結構，其中該子畫素結構係為一紅色子畫素、一綠色子畫素或一藍色子畫素。
3. 如申請專利範圍第1項所述之子畫素結構，另包括至少一電容設於該子畫素結構之該第一部份並連接該第一電晶體。
4. 如申請專利範圍第1項所述之子畫素結構，另包括至少一電容設於該子畫素結構之該第二部份並連接該第二電晶體及該第三電晶體。
5. 如申請專利範圍第1項所述之子畫素結構，另包括一第四電晶體設於該第二掃描線。
6. 如申請專利範圍第5項所述之子畫素結構，其中該第四電晶體是連接一鄰近該子畫素結構之另一子畫素結構。
7. 如申請專利範圍第5項所述之子畫素結構，其中該第一電晶體、第二電晶體、第三電晶體及該第四電晶體分別為一薄膜電晶體。
8. 如申請專利範圍第1項所述之子畫素結構，其中該第一基板包括一彩色濾光陣列基板。
9. 如申請專利範圍第1項所述之子畫素結構，其中該第二基板包括一薄膜電晶體陣列基板。
10. 一種驅動液晶顯示面板的方法，包括：提供一子畫素結構，該子畫素結構具有第一部份與一第二部份、一資料線、一第一掃描線以及一第二掃描線與該資料線交錯設置；於一第一時間週期由該資料線輸入一第一電壓並對該第一部份進行充電並同時對該第二部份進行預充電；以及於一第二時間週期由該資料線輸入一第二電壓並僅對該第二部份進行充電；其中包括設置一第一電晶體與一第二電晶體於該第一掃描線並連接該子畫素結構之該第一部份，以及設置一第三電晶體於該第二掃描線並連接該子畫素結構之該第二部份，該第一電晶體、第二電晶體及第三電晶體直接連接該資料線，該第一電晶體及該第二電晶體連接並控制設於該子畫素結構之該第一部分的至少一第一畫素電極，第三電晶體連接並控制設於該子畫素結構之該第二部分的至少一第二畫素電極。
11. 如申請專利範圍第10項所述之方法，其中該第一電壓不同於該第二電壓。
12. 如申請專利範圍第10項所述之方法，另包括設置一第四電晶體於該第二掃描線並連接另一相鄰子畫素結構之一第一部份。
13. 如申請專利範圍第12項所述之方法，其中該第一電晶體、第二電晶體、第三電晶體及該第四電晶體分別為一薄膜電晶體。
14. 一種液晶顯示面板，包括：一第一基板與一第二基板；至少一子畫素結構設於該第一基板與該第二基板之間，該子畫素結構具有一第一部份與一第二部份，且該子畫素結構另包括：一資料線、一第一掃描線以及一第二掃描線與該資料線交錯設 置；一第一電晶體設於該第一掃描線並連接該子畫素結構之該第一部份；一第二電晶體設於該第一掃描線並連接該子畫素結構之該第二部份；以及一第三電晶體設於該第二掃描線並連接該子畫素結構之該第二部份；其中該第一電晶體、第二電晶體及第三電晶體直接連接該資料線，該第一電晶體連接並控制設於該子畫素結構之該第一部份的至少一第一畫素電極，該第二電晶體及第三電晶體連接並控制設於該子畫素結構之該第二部份的至少一第二畫素電極。
15. 如申請專利範圍第14項所述之液晶顯示面板，其中該子畫素構係為一紅色子畫素、一綠色子畫素或一藍色子畫素。
16. 如申請專利範圍第14項所述之液晶顯示面板，另包括至少一電容設於該子畫素結構之該第一部份並連接該第一電晶體。
17. 如申請專利範圍第14項所述之液晶顯示面板，另包括至少一電容設於該子畫素結構之該第二部份並連接該第二電晶體及該第三電晶體。
18. 如申請專利範圍第14項所述之液晶顯示面板，另包括一第四電晶體設於該第二掃描線。
19. 如申請專利範圍第18項所述之液晶顯示面板，其中該第四電晶體是連接一鄰近該子畫素結構之另一子畫素結構。
20. 如申請專利範圍第18項所述之液晶顯示面板，其中該第一電晶體、第二電晶體、第三電晶體及該第四電晶體分別為一薄膜電晶體。
21. 如申請專利範圍第14項所述之液晶顯示面板，其中該第一基板包括一彩色濾光陣列基板。
22. 如申請專利範圍第14項所述之液晶顯示面板，其中該第二基板包括一薄膜電晶體陣列基板。