WO2012111553A1

WO2012111553A1 - 表示装置の駆動方法、プログラム、および表示装置

Info

Publication number: WO2012111553A1
Application number: PCT/JP2012/053091
Authority: WO
Inventors: 利一土屋; 雅江川端; 下敷領　文一
Original assignee: シャープ株式会社
Priority date: 2011-02-18
Filing date: 2012-02-10
Publication date: 2012-08-23
Also published as: US20130321384A1; US9111475B2

Abstract

本発明に係る表示装置は、その駆動において、ソースラインＳ１に接続するピクセルＰ１、Ｐ２、及びソースラインＳ２に接続するピクセルＰ３、Ｐ４につき、ソースラインＳ１、Ｓ２との間に寄生容量を形成するピクセルＰ１への表示電圧の電圧値Ｖｘ１からピクセルＰ２への表示電圧の電圧値Ｖｘ２を減算した電圧値を有する差分電圧と、ソースラインＳ１、Ｓ２との間に寄生容量Ｃを形成するピクセルＰ３への表示電圧の電圧値Ｖｘ１からピクセルＰ４への表示電圧の電圧値Ｖｘ１を減算した電圧値を有する差分電圧と、を用いて表示電圧の電圧値Ｖｘ１、Ｖｘ２を補正する。

Description

表示装置の駆動方法、プログラム、および表示装置

　本発明は、クロストークを低減することにより表示品位を高めるための表示装置の駆動方法、プログラム、および表示装置に関する。

　近年、大画面テレビジョンなどの高性能な表示装置が普及しつつある。これらの表示装置は複数の表示画素を含む表示領域を備えており、表示画素にゲートライン、ソースラインなどの配線を介して信号を入力することで、表示画素を個別に制御し、表示領域に画像を形成する。

　これらの表示装置では、隣り合う表示画素が寄生容量を介して結合していることから、クロストークの問題が指摘されている。つまり、表示画素を形成する導電膜と配線を形成する導電膜が絶縁膜を介して対向して配置されると、そこに寄生容量が派生する。そのため、ソースラインに信号が入力されてソースラインに印加される電圧が変化した場合に、当該寄生容量を介して表示画素に影響が及び、表示画素が保持している電圧が変化してしまった場合、実際に表示画素が表示する表示階調と、当該表示画素に望まれている所望階調との間にギャップ（クロストーク）が発生してしまう。

　クロストークを抑制する技術として、例えば特許文献１に、同一のゲートラインに接続された表示画素間に発生するクロストークを抑制する技術が開示されている。この技術によれば、同一のゲートラインに接続された表示画素間に発生するクロストークを抑制することで、カラークロストークを低減することができ、色再現性を向上させることができるという。

特許第４１８４３３４号

（発明が解決しようとする課題）
　しかし、クロストークが発生するのは、例えば同一のゲートラインに接続されたようなゲートラインに沿って配置される表示画素間だけでなく、ソースラインに沿って配置される表示画素間にクロストークが発生することがある。例えば、同一のゲートラインに接続される複数の表示画素の表示階調は等しいものの、特定のゲートラインに接続される表示画素の表示階調と、他のゲートラインに接続される表示画素の表示階調とが異なる画像を表示領域に形成する場合である。この場合、ゲートラインに沿って配置される表示画素間にクロストークは発生しないものの、ソースラインに沿って配置される表示画素間にクロストークが発生することがあり、特許文献１の技術では、このクロストークを抑制することができない。

　本発明は、このような状況に鑑みてなされたものであり、効率よくクロストークを低減し得る技術を提供することを目的とする。

（課題を解決するための手段）
　上記課題を解決するために、本発明の表示装置の駆動方法は、複数のゲートラインと複数のソースラインとが交差する部分のそれぞれに対応してスイッチング素子と画素電極とを含む表示画素が配置された表示装置の駆動方法であって、各表示画素への表示電圧を受信する受信工程と、第１ソースラインに接続する第１表示画素と第２表示画素、及び前記第１ソースラインに隣接する第２ソースラインに接続する第３表示画素と第４表示画素であって、前記ゲートラインによって前記第１表示画素と前記第３表示画素が同時に切り替えられ、前記第２表示画素と前記第４表示画素が同時に切り替えられる当該表示画素につき、前記第１ソースライン及び前記第２ソースラインとの間に寄生容量を形成する前記第１表示画素への第１表示電圧の電圧値から前記第２表示画素への第２表示電圧の電圧値を減算した電圧値を有する第１差分電圧と、前記第１ソースライン及び前記第２ソースラインとの間に寄生容量を形成する前記第３表示画素への第３表示電圧の電圧値から前記第４表示画素への第４表示電圧の電圧値を減算した電圧値を有する第２差分電圧と、を算出する算出工程と、前記第１差分電圧及び前記第２差分電圧に基づいて前記第１表示電圧を補正し、前記第１表示画素へ書き込む第１書込電圧を生成するとともに、前記第１差分電圧及び前記第２差分電圧に基づいて前記第３表示電圧を補正し、前記第３表示画素へ書き込む第３書込電圧を生成する生成工程と、を備える。

　この表示装置の駆動方法では、同一のソースラインに複数の表示画素が接続されている表示装置において、ソースラインと表示画素の寄生容量の影響を予め考慮した上で各表示画素に対する書込電圧を決定する。さらに、書込電圧を決定する際には、寄生容量を形成するソースラインへの印加が予定されていた表示電圧の差分電圧に基づいて表示電圧を補正し、書込電圧を決定する。これによって、上記寄生容量が各表示画素の電圧を変動させることによって生じる表示階調と所望階調とのギャップ（クロストーク）を大幅に低減することができ、表示品位を高めることができる。

　また、上記の表示装置の駆動方法では、前記第１表示画素ないし前記第４表示画素は、前記ソースラインに沿う方向おいて、前記第１表示画素から前記第３表示画素へ向かう向きが、前記第２表示画素から前記第４表示画素へ向かう向きと等しくなるように配置されており、前記生成工程では、前記第１差分電圧及び前記第２差分電圧に基づいて第１補正電圧を生成するとともに、前記第１補正電圧に基づいて前記第１表示電圧を補正して前記第１書込電圧を生成するとともに、前記第１差分電圧及び前記第２差分電圧に基づいて第３補正電圧を生成するとともに、前記第３補正電圧に基づいて前記第３表示電圧を補正して前記第３書込電圧を生成しており、前記第１補正電圧の電圧値は、前記第１差分電圧の電圧値から前記第２差分電圧の電圧値を減算したものであり、前記第３補正電圧の電圧値は、前記第２差分電圧の電圧値から前記第１差分電圧の電圧値を減算したものであることが好ましい。

　この表示装置の駆動方法では、寄生容量を形成するソースラインへの印加が予定されていた表示電圧の差分電圧に基づいて補正電圧を生成する際に、印加が予定されていた表示電圧の順番に基づいて補正電圧の電圧値を算出することで、クロストークを好適に低減することができる。

　また、上記の表示装置の駆動方法では、前記表示装置は、前記表示電圧の電圧値と補正電圧の電圧値とに関連付けられて電圧値が記憶された第１対応表を有しており、前記生成工程では、前記第１対応表を用いて前記第１表示電圧の電圧値と前記第１差分電圧の電圧値とに関連付けられた電圧値を前記第１書込電圧の電圧値として特定し、前記第３表示電圧の電圧値と前記第３差分電圧の電圧値とに関連付けられた電圧値を前記第３書込電圧の電圧値として特定することが好ましい。表示装置が第１対応表を有することで、書込電圧を生成する際に書込電圧の電圧値を特定しやすい。

　また、上記の表示装置の駆動方法では、前記表示装置は、階調値に関連付けられて電圧値が記憶された第２対応表を有しており、前記受信工程では、各表示画素への表示電圧を表示階調として受信するとともに、前記第２対応表を用いて前記表示階調の階調値に関連付けられた電圧値を前記表示電圧の電圧値として特定しており、前記第１対応表は、前記表示階調の階調値と前記補正電圧の電圧値とに関連付けられて階調値が記憶されており、前記生成工程では、前記第１対応表を用いて前記第１表示画素への第１書込階調の階調値を特定するとともに、前記第２対応表を用いて前記第１書込階調の階調値に関連付けられた電圧値を前記第１書込電圧の電圧値として特定し、前記第１対応表を用いて前記第３表示画素への第３書込階調の階調値を特定するとともに、前記第２対応表を用いて前記第３書込階調の階調値に関連付けられた電圧値を前記第３書込電圧の電圧値として特定することが好ましい。

　この表示装置の駆動方法では、表示電圧をデジタル信号である表示階調として受信することができ、アナログ信号である表示電圧として受信する場合に比べて、信号を正確に受信しやすい。

　本発明は、さらに上記表示装置の駆動方法をコンピュータに実行させるためのプログラムにも具現化される。このプログラムをコンピュータに実行させることにより、上記表示装置の駆動方法を実行することができ、表示装置の表示品位を高めることができる。

　本発明は、さらに上記表示装置の駆動方法を実現可能に構成される表示装置にも具現化される。この表示装置は、複数のゲートラインと複数のソースラインとが交差する部分のそれぞれに対応してスイッチング素子と画素電極とを含む表示画素が配置された表示装置であって、各表示画素への表示電圧を受信する受信部と、第１ソースラインに第１表示画素および第２表示画素が接続されており、前記ゲートラインによって前記第１表示画素と前記第３表示画素が同時に切り替えられ、前記第２表示画素と前記第４表示画素が同時に切り替えられる当該表示画素に対して、前記第１ソースラインに隣接する第２ソースラインに第３表示画素および第４表示画素が接続されており、前記第１ソースライン及び前記第２ソースラインとの間に寄生容量を形成する前記第１表示画素への第１表示電圧の電圧値から前記第２表示画素への第２表示電圧の電圧値を減算した電圧値を有する第１差分電圧と、前記第１ソースライン及び前記第２ソースラインとの間に寄生容量を形成する前記第３表示画素への第３表示電圧の電圧値から前記第４表示画素への第４表示電圧の電圧値を減算した電圧値を有する第２差分電圧と、を算出する算出部と、前記第１差分電圧及び前記第２差分電圧に基づいて前記第１表示電圧を補正し、前記第１表示画素へ書き込む第１書込電圧を生成するとともに、前記第１差分電圧及び前記第２差分電圧に基づいて前記第３表示電圧を補正し、前記第３表示画素へ書き込む第３書込電圧を生成する生成部と、を備える。この表示装置を用いることで、上記表示装置の駆動方法を実現することができ、これにより、表示装置の表示品位を高めることができる。

　また、上記の表示装置では、前記第１表示画素ないし前記第４表示画素は、前記第１ソースラインと前記第２ソースラインの間に配置されていても良い。第１ソースラインと第２ソースラインの間に第１表示画素ないし第４表示画素が配置されていると、第１表示画素及び第３表示画素は、第１ソースライン及び第２ソースラインとの間に寄生容量を形成しやすい。つまり、第１ソースライン及び第２ソースラインに印加される表示電圧の変化の影響を受けやすい。この表示装置では、上記の場合でも各ソースラインに印加される表示電圧の差分電圧に基づいて表示電圧を補正することで、表示装置の表示品位を高めることができる。

　また、上記の表示装置では、前記第１表示画素と前記第３表示画素と前記第２表示画素と前記第４表示画素は、前記第１ソースラインと前記第２ソースラインの間にこの順に隣接して配置されていても良い。上記の構造では、第１ソースラインには、第１（２）表示電圧が印加された後に第２（１）表示電圧が印加され、第３（４）表示電圧が印加された後に第４（３）表示電圧が印加される。この表示装置によれば、算出部において差分電圧を生成する際に、ソースラインでの発生が予定されていた表示電圧の変化に基づいて差分電圧を生成することができ、表示装置の表示品位を高めることができる。

　また、本発明の他の表示装置の駆動方法は、複数のゲートラインと複数のソースラインとが交差する部分のそれぞれに対応してスイッチング素子と画素電極とを含む表示画素が配置された表示装置の駆動方法であって、各表示画素への表示電圧を受信する受信工程と、第１ソースラインに接続する第１表示画素と第２表示画素、及び前記第１ソースラインに隣接する第２ソースラインに接続する第３表示画素と第４表示画素であって、前記ゲートラインによって前記第１表示画素と前記第３表示画素が同時に切り替えられ、前記第２表示画素と前記第４表示画素が同時に切り替えられる当該表示画素につき、前記第１ソースライン及び前記第２ソースラインとの間に寄生容量を形成する前記第１表示画素への第１表示電圧の電圧値から前記第２表示画素への第２表示電圧の電圧値を減算した電圧値を有する第１差分電圧と、前記第１ソースライン及び前記第２ソースラインとの間に寄生容量を形成する前記第３表示画素への第３表示電圧の電圧値から前記第４表示画素への第４表示電圧の電圧値を減算した電圧値を有する第２差分電圧と、を算出する算出工程と、前記第１差分電圧と第２差分電圧を比較する比較工程と、前記比較工程において、前記第１差分電圧が前記第２差分電圧よりも小さいと判断された場合、前記第１差分電圧及び前記第２差分電圧に基づいて前記第１表示電圧を補正し、前記第１表示画素へ書き込む第１書込電圧を生成し、前記第２差分電圧が前記第１差分電圧よりも小さいと判断された場合、前記第１差分電圧及び前記第２差分電圧に基づいて前記第３表示電圧を補正し、前記第３表示画素へ書き込む第３書込電圧を生成する生成工程と、を備える。

　この表示装置の駆動方法では、ソースラインと表示画素の寄生容量の影響を予め考慮した上で各表示画素に対する書込電圧を決定するので、上記寄生容量が各表示画素の電圧を変動させることによって生じる表示階調と所望階調とのギャップ（クロストーク）を大幅に低減することができ、表示品位を高めることができる。また、この表示装置の駆動方法では、書込電圧を生成する際に、第１差分電圧と第２差分電圧を比較した結果に基づいて、第１書込電圧と第３書込電圧のいずれか一方の電圧を生成する。そのため、第１書込電圧と第３書込電圧の両方の電圧を生成する場合に比べて、表示装置における処理の負担を軽減することができる。

　また、上記の表示装置の駆動方法では、前記第１表示画素ないし前記第４表示画素は、前記ソースラインに沿う方向おいて、前記第１表示画素から前記第３表示画素へ向かう向きが、前記第２表示画素から前記第４表示画素へ向かう向きと等しくなるように配置されており、前記生成工程では、前記第１差分電圧及び前記第２差分電圧に基づいて第１補正電圧を生成するとともに、前記第１補正電圧に基づいて前記第１表示電圧を補正して前記第１書込電圧を生成し、又は、前記第１差分電圧及び前記第２差分電圧に基づいて第３補正電圧を生成するとともに、前記第３補正電圧に基づいて前記第３表示電圧を補正して前記第３書込電圧を生成しており、前記第１補正電圧の電圧値は、前記第１差分電圧の電圧値から前記第２差分電圧の電圧値を減算したものであり、前記第３補正電圧の電圧値は、前記第２差分電圧の電圧値から前記第１差分電圧の電圧値を減算した構成としても良い。

　また、上記の表示装置の駆動方法では、前記表示装置は、前記表示電圧の電圧値と補正電圧の電圧値とに関連付けられて電圧値が記憶された第１対応表を有しており、前記生成工程では、前記第１対応表を用いて前記第１表示電圧の電圧値と前記第１差分電圧の電圧値とに関連付けられた電圧値を前記第１書込電圧の電圧値として特定し、又は、前記第３表示電圧の電圧値と前記第３差分電圧の電圧値とに関連付けられた電圧値を前記第３書込電圧の電圧値として特定する構成としても良い。

　また、上記の表示装置の駆動方法では、前記表示装置は、階調値に関連付けられて電圧値が記憶された第２対応表を有しており、前記受信工程では、各表示画素への表示電圧を表示階調として受信するとともに、前記第２対応表を用いて前記表示階調の階調値に関連付けられた電圧値を前記表示電圧の電圧値として特定しており、前記第１対応表は、前記表示階調の階調値と前記補正電圧の電圧値とに関連付けられて階調値が記憶されており、前記生成工程では、前記第１対応表を用いて前記第１表示画素への第１書込階調の階調値を特定するとともに、前記第２対応表を用いて前記第１書込階調の階調値に関連付けられた電圧値を前記第１書込電圧の電圧値として特定し、又は、前記第１対応表を用いて前記第３表示画素への第３書込階調の階調値を特定するとともに、前記第２対応表を用いて前記第３書込階調の階調値に関連付けられた電圧値を前記第３書込電圧の電圧値として特定する構成としても良い。

　本発明は、さらに上記表示装置の駆動方法をコンピュータに実行させるためのプログラムにも具現化されても良い。

　本発明は、さらに上記表示装置の駆動方法を実現可能に構成される表示装置にも具現化されてもよい。この表示装置は、複数のゲートラインと複数のソースラインとが交差する部分のそれぞれに対応してスイッチング素子と画素電極とを含む表示画素が配置された表示装置であって、各表示画素への表示電圧を受信する受信部と、第１ソースラインに第１表示画素および第２表示画素が接続されており、前記第１ソースラインに隣接する第２ソースラインに第３表示画素および第４表示画素が接続されており、前記ゲートラインによって前記第１表示画素と前記第３表示画素が同時に切り替えられ、前記第２表示画素と前記第４表示画素が同時に切り替えられる当該表示画素に対して、前記第１ソースライン及び前記第２ソースラインとの間に寄生容量を形成する前記第１表示画素への第１表示電圧の電圧値から前記第２表示画素への第２表示電圧の電圧値を減算した電圧値を有する第１差分電圧と、前記第１ソースライン及び前記第２ソースラインとの間に寄生容量を形成する前記第３表示画素への第３表示電圧の電圧値から前記第４表示画素への第４表示電圧の電圧値を減算した電圧値を有する第２差分電圧と、を算出する算出部と、前記第１差分電圧と第２差分電圧を比較する比較部と、前記比較部において、前記第１差分電圧が前記第２差分電圧よりも小さいと判断された場合、前記第１差分電圧及び前記第２差分電圧に基づいて前記第１表示電圧を補正し、前記第１表示画素へ書き込む第１書込電圧を生成し、前記第２差分電圧が前記第１差分電圧よりも小さいと判断された場合、前記第１差分電圧及び前記第２差分電圧に基づいて前記第３表示電圧を補正し、前記第３表示画素へ書き込む第３書込電圧を生成する生成部と、を備える。この表示装置を用いることで、上記表示装置の駆動方法を実現することができ、これにより、表示装置の表示品位を高めるとともに、表示装置における処理の負担を軽減することができる。

　また、上記の表示装置では、前記第１表示画素ないし前記第４表示画素は、前記第１ソースラインと前記第２ソースラインの間に配置されている構成としても良ければ、前記第１表示画素と前記第３表示画素と前記第２表示画素と前記第４表示画素は、前記第１ソースラインと前記第２ソースラインの間にこの順に隣接して配置されている構成としても良い。

　また、本発明の他の表示装置の駆動方法は、複数のゲートラインと複数のソースラインとが交差する部分のそれぞれに対応してスイッチング素子と画素電極とを含む表示画素が配置された表示装置の駆動方法であって、各表示画素への表示電圧を受信する受信工程と、同一の前記ソースラインに接続する第１表示画素と第２表示画素につき、当該ソースラインとの間に寄生容量を形成する前記第１表示画素への第１表示電圧の電圧値から前記第２表示画素への第２表示電圧の電圧値を減算した電圧値を有する第１差分電圧を算出する算出工程と、前記第１差分電圧に基づいて前記第１表示電圧を補正し、前記第１表示画素へ書き込む第１書込電圧を生成する生成工程と、を備える。

　また、上記の表示装置の駆動方法では、前記表示装置は、前記表示電圧の電圧値と差分電圧の電圧値とに関連付けられて電圧値が記憶された第３対応表を有しており、前記生成工程では、前記第３対応表を用いて前記第１表示電圧の電圧値と前記第１差分電圧の電圧値とに関連付けられた電圧値を前記第１書込電圧の電圧値として特定することが好ましい。表示装置が第１対応表を有することで、書込電圧を生成する際に書込電圧の電圧値を特定しやすい。

　また、上記の表示装置の駆動方法では、前記表示装置は、階調値に関連付けられて電圧値が記憶された第４対応表を有しており、前記受信工程では、各表示画素への表示電圧を表示階調として受信するとともに、前記第４対応表を用いて前記表示階調の階調値に関連付けられた電圧値を前記表示電圧の電圧値として特定しており、前記第３対応表は、前記表示階調の階調値と前記差分電圧の電圧値とに関連付けられて前記階調値が記憶されており、前記生成工程では、前記第３対応表を用いて前記第１表示画素への第１書込階調の階調値を特定するとともに、前記第４対応表を用いて前記第１書込階調の階調値に関連付けられた電圧値を前記第１書込電圧の電圧値として特定することが好ましい。

　この表示装置の駆動方法では、表示電圧をデジタル信号である表示階調として受信することができ、アナログ信号である表示電圧値として受信する場合に比べて、信号を正確に受信しやすい。

　本発明は、さらに上記表示装置の駆動方法を実現可能に構成される表示装置にも具現化される。この表示装置は、複数のゲートラインと複数のソースラインとが交差する部分のそれぞれに対応してスイッチング素子と画素電極とを含む表示画素が配置された表示装置であって、各表示画素への表示電圧を受信する受信部と、同一の前記ソースラインに第１表示画素および第２表示画素が接続されており、当該ソースラインとの間に寄生容量を形成する前記第１表示画素への第１表示電圧の電圧値から前記第２表示画素への第２表示電圧の電圧値を減算した電圧値を有する第１差分電圧を算出する算出部と、前記第１差分電圧に基づいて前記第１表示電圧を補正し、前記第１表示画素へ書き込む第１書込電圧を生成する生成部と、を備える。この表示装置を用いることで、上記表示装置の駆動方法を実現することができ、これにより、表示装置の表示品位を高めることができる。

　また、上記の表示装置では、前記第１表示画素と前記第２表示画素は、前記ソースラインに沿って隣接して配置されていても良い。上記の構造では、ソースラインには、第１（２）表示電圧が印加された後に第２（１）表示電圧が印加される。この表示装置によれば、算出部において差分電圧を生成する際に、ソースラインでの発生が予定されていた表示電圧の変化に基づいて差分電圧を生成することで、表示装置の表示品位を高めることができる。

（発明の効果）
　本発明によれば、表示装置のクロストークを効率良く低減することができる。

液晶表示装置１０の構成を示す図である。実施形態１の表示領域４２の等価回路を示す図である。従来技術の問題点を説明する図である。実施形態１の書込電圧生成処理を示すフローチャートである。ガンマ特性ＬＵＴを示す図である。実施形態１の書込階調算出ＬＵＴを示す図である。本実施形態の効果を説明する図である。実施形態２の書込電圧生成処理を示すフローチャートである。本実施形態の効果を説明する図である。実施形態３の表示領域４２の等価回路を示す図である。実施形態３の書込電圧生成処理を示すフローチャートである。実施形態３の書込階調算出ＬＵＴを示す図である。

　＜実施形態１＞
　本発明の実施形態１を、図面を参照して説明する。
１．液晶表示装置の構成
　図１に示すように、液晶表示装置１０は、駆動回路１２と表示部１４とバックライト駆動回路１６を含んでいる。表示部１４は、液晶パネル４０とバックライトユニット６０を含んで構成されている。
　液晶パネル４０には、画像を表示する表示領域４２を有する。図２に、表示領域４２の等価回路を示す。表示領域４２は、複数のゲートラインＧと複数のソースラインＳと複数のピクセル（表示画素の一例）Ｐを含む。ゲートラインＧは、アルミなどの導電性材料で形成されており、紙面横方向に平行に配置されている。ソースラインＳは、同じくアルミなどの導電性材料で形成されており、紙面縦方向に平行に配置されている。表示領域４２において、ゲートラインＧとソースラインＳは交差しており、ゲートラインＧとソースラインＳとが交差する部分にピクセルＰが配置されている。

　ピクセルＰは、液晶パネル４０を駆動する際の単位表示素子であり、スイッチング素子４８とピクセル電極（画素電極の一例）４６を含む。スイッチング素子４８には、スイッチ電極４８Ａとデータ電極４８Ｂ、４８Ｃが設けられている。スイッチ電極４８Ａは対応するゲートラインＧに接続されており、一方のデータ電極４８Ｂは対応するソースラインＳに接続されており、他方のデータ電極４８Ｃはピクセル電極４６に接続されている。ピクセル電極４６は、ＩＴＯなどの導電性材料で形成された電極であり、液晶パネル４０内に封入された液晶分子に対向配置されている。ピクセル電極４６は、絶縁体を介してゲートラインＧ及びソースラインＳから絶縁されている。ピクセル電極４６は、当該絶縁体を介して隣接するソースラインＳと対向配置されており、ピクセル電極４６と隣接するソースラインＳとの間に寄生容量Ｃが形成されている。

　液晶パネル４０では、各ピクセルＰを駆動する際に、ゲート信号をゲートラインＧを介してスイッチ電極４８Ａに入力する。ゲート信号の電圧値はスイッチング素子４８の閾値電圧値よりも高く、これによってスイッチング素子４８がオンに切り換わる。次に、ソース信号をソースラインＳ及びデータ電極４８Ｂ、４８Ｃを介してピクセル電極４６に入力する。これにより、ピクセル電極４６の電圧が変化し、ピクセル電極４６に対向して配置された対向電極の電圧Ｖｃｏｍとの間の電圧差が変化する。その結果、ピクセル電極４６と対向電極の間に配置された液晶分子が偏向し、ピクセル電極４６の輝度が変化する。ピクセル電極４６における液晶分子の偏向角度はピクセル電極４６に実際に書き込まれる書込電圧と対向電極Ｖｃｏｍとの間の電圧差によって変化し、これによって、種々の輝度値を呈することができ、所望の階調に制御することができる。

　本実施形態の表示領域４２では、ゲートラインＧに沿って配置された複数のピクセルＰが同一のゲートラインＧに接続されている。その一方、ソースラインＳに沿って配置された複数のピクセルＰが異なる２つのソースラインＳに接続されている。図２に示すように、ソースラインＳに沿って配置されたピクセルＰ１～Ｐ４は、ピクセルＰ１、Ｐ２がソースラインＳ１に接続されているとともに、ピクセルＰ３、Ｐ４がソースラインＳ２に接続されている。つまり、ソースラインＳ１に接続されるピクセルＰ１、Ｐ２とソースラインＳ２に接続されるピクセルＰ３、Ｐ４が、ソースラインＳ１、Ｓ２の間に、ソースラインＳ１、Ｓ２に沿って交互に配置されている。そのため、本実施形態の表示領域４２では、ゲートラインＧ１、Ｇ３を介して同時にゲート信号を入力し、ソースラインＳ１、Ｓ２に各ピクセルＰに対応したソース信号を入力することで、ピクセルＰ１、Ｐ３を同時に制御することができる。同様に、ゲートラインＧ２、Ｇ４を介して同時にゲート信号を入力し、ソースラインＳ１、Ｓ２に各ピクセルＰに対応したソース信号を入力することで、ピクセルＰ２、Ｐ４を同時に制御することができる。

　バックライトユニット６０は、液晶パネル４０の背面に配置されている。バックライトユニット６０は、光源であるＬＥＤ６４（Light Emitting Diode：発光ダイオード）と、導光板６２を備えている。ＬＥＤ６４は、導光板６２の側面に対向して配置されている。導光板６２は、その主面が液晶パネル４０に対向して配置されている。導光板６２では、ＬＥＤ６４から側面に入射された光を液晶パネル４０に対向する主面に導光している。そのため、導光板６２の側面は、ＬＥＤ６４から照射された光を導光板６２内に取り込む入光面６２Ａとして機能している。また導光板６２の主面は、導光板６２内を導光した光を液晶パネル４０へと照射する出光面６２Ｂとして機能している。このようにバックライトユニット６０は、その長辺側の両端部にＬＥＤ６４が配置され、その中央に導光板６２を配してなる、いわゆるエッジライト型（サイドライト型）とされている。

　バックライト駆動回路１６は、バックライトユニット６０を構成するＬＥＤ６４に接続されている。バックライト駆動回路１６は各ＬＥＤ６４に電流を供給しており、供給する電流量を制御することによって、各ＬＥＤ６４から導光板６２に入光される光量を制御している。

　駆動回路１２は、中央処理装置（以下「ＣＰＵ」という）２０、ＲＯＭ、ＲＡＭなどのメモリ２２を含む。メモリ２２には、プログラムが記憶されており、ＣＰＵ２０は、メモリ２２から読み出したプログラムに従って、受信部２４、算出部２６、生成部２８等として機能し、外部装置（図示されていない）から入力される画像データに対して処理を実行する。メモリ２２には、その他にガンマ特性ＬＵＴ（Look Up Table：第２対応表の一例）、書込階調算出ＬＵＴ（第１対応表の一例）等が記憶されている。

　駆動回路１２は、外部装置から入力される画像データからゲート信号及びソース信号を生成し、液晶パネル４０に供給する。画像データには、各ピクセルＰに対応した表示階調が含まれる。ここで、表示階調とは、画像データが実現する画像に基づいて決定される階調であり、書込電圧の基となる書込階調と必ずしも等しくない。つまり、表示階調とは、ピクセルＰに寄生容量Ｃが存在しない場合に画像データが実現する画像に基づいて決定される各ピクセルＰの所望階調であり、後述するように、ピクセルＰに寄生容量Ｃが存在する場合に各ピクセルＰの所望階調を実現するための書込階調と異なる。

　駆動回路１２は、液晶パネル４０内に隣接して配置される２本のゲートラインＧ（例えば、図２のＧ１、Ｇ３）を選択し、この２本のゲートラインＧにゲート信号を供給するとともに、液晶パネル４０内の全ソースラインＳ（例えば、図２のＳ１～Ｓ６）に対応するソース信号を供給する。これによって、選択されたゲートラインＧに接続されるピクセルＰが同時に制御される。例えば、ピクセルＰ１、Ｐ３が同時に制御される。ゲート周期Ｔｇ経過後、駆動回路１２は、選択するゲートラインＧを次の２本のゲートラインＧ（例えば、図２のＧ２、Ｇ４）に切り替え、同様の処理を実行する。駆動回路１２は、液晶パネル４０の使用状況によって決定されるフレーム周期Ｔの間に、液晶パネル４０内に配置されるゲートラインＧの全てが選択されるように上記の動作を繰り返す。これによって、フレーム周期Ｔの間に表示領域４２に含まれる全てのピクセルＰを制御し、表示領域４２に画像データに基づいた画像を形成する。

２．書込電圧生成処理
　駆動回路１２は、外部装置から表示階調を含む画像データが入力されており、液晶パネル４０に表示階調に基づく表示電圧を含むソース信号を供給したとしても、液晶パネル４０は寄生容量Ｃを有しているため、ピクセルＰに実現される階調が所望階調と異なってしまい、表示領域４２に形成される画像の表示品位が低下してしまう。

　図３に示すように、例えば図２のピクセルＰ１、Ｐ２、Ｐ４に表示階調に基づいて対向電極の電圧Ｖｃｏｍとの電圧差がＶｘ１となる電圧が印加され、ピクセルＰ３に対向電極の電圧Ｖｃｏｍとの電圧差がＶｘ２となる電圧が印加される場合で、Ｐ１、Ｐ２が同じ極性で充電され、Ｐ３、Ｐ４がＰ１、Ｐ２とは異なる極性で充電される場合を考える。
　つまり、特定のゲートラインＧ３に接続されるピクセルＰ３の表示階調が、他のゲートラインＧ１、Ｇ２、Ｇ４に接続されるピクセルＰ１、Ｐ２、Ｐ４の表示階調と異なる場合を考える。ゲートラインＧ１、Ｇ３が選択されるゲート周期Ｔｇ１において、ソースラインＳ１を介してピクセルＰ１に電圧差がＶｘ１となる電圧値（Ｖｃｏｍ＋Ｖｘ１）が印加され、ソースラインＳ２を介してピクセルＰ３に電圧差がＶｘ２となる電圧値（Ｖｃｏｍ－Ｖｘ２）が印加され、これらの電圧値がピクセルＰ１、Ｐ３に保持される。次に、ゲートラインＧ２、Ｇ４が選択されるゲート周期Ｔｇ２となると、ピクセルＰ１、Ｐ２に印加される電圧値が等しいことから、ソースラインＳ１に印加される電圧値は電圧値（Ｖｃｏｍ＋Ｖｘ１）に維持される。その一方、ピクセルＰ３、Ｐ４に印加される電圧値は異なることから、ソースラインＳ２に印加される電圧値は電圧値（Ｖｃｏｍ－Ｖｘ２）から電圧値（Ｖｃｏｍ－Ｖｘ１）に変化する。ソースラインＳ２と寄生容量Ｃを形成しているピクセルＰ１、Ｐ３では、この電圧値の変化に伴い保持していた電圧値（Ｖｃｏｍ＋Ｖｘ１）、（Ｖｃｏｍ－Ｖｘ２）がΔＶだけ変化してしまう。この結果、ピクセルＰ１、Ｐ３が実現する階調が対向電極の電圧Ｖｃｏｍとの電圧差Ｖｘ１、Ｖｘ２に基づく所望階調と異なってしまい、ゴースト等の表示品位低下の原因となる。そのため、表示階調から書込電圧を生成する書込電圧生成処理が必要となる。

　図４を用いて、ＣＰＵ２０における書込電圧生成処理について説明する。
　ＣＰＵ２０は、外部装置から表示階調の階調値Ｋａを含む画像データが入力されると、受信部２４として機能し、表示電圧を生成する（Ｓ１２）。この際、ＣＰＵ２０はメモリ２２に記憶されているガンマ特性ＬＵＴを読み出す。

　図５に示すように、ガンマ特性ＬＵＴには、液晶パネル４０で表現可能な階調値Ｋに対応付けられて階調電圧値Ｆ（Ｖ）が記憶されている。ガンマ特性ＬＵＴは、液晶パネル４０、あるいは液晶パネル４０と同等の表示特性を有するパネルのピクセルＰに一定電圧を印加した場合にピクセルＰが実現する輝度に基づいて決定されている。ここで、ガンマ特性ＬＵＴに記憶されている階調電圧値Ｆ（Ｖ）は、実際の電圧値Ｖではなく、実際の電圧値Ｖを出力するための特定の信号が記憶されており、ガンマ特性ＬＵＴでは、これによりメモリ２２における容量を縮小している。駆動回路１２には、階調電圧値Ｆ（Ｖ）から実際の電圧値Ｖを生成する回路が設けられており、ＣＰＵ２０が、入力された表示階調の階調値Ｋａに対応した階調電圧値Ｆ（Ｖ）を特定すると、当該回路が特定された階調電圧値Ｆ（Ｖ）から電圧値Ｖａの表示電圧を生成する。

　次にＣＰＵ２０は、算出部２６として機能し、差分電圧を生成する（Ｓ１４）。図２に示す各ピクセルＰ１～Ｐ４の表示電圧の電圧値をＶａ１～Ｖａ４とすると、ＣＰＵ２０は電圧値Ｖａ１～Ｖａ４を用いてピクセルＰ１、Ｐ３の書込電圧を生成する為の差分電圧の電圧値Ｖｂ１、Ｖｂ３を以下のように特定する。
Ｖｂ１＝Ｖａ１－Ｖａ２、Ｖｂ３＝Ｖａ３－Ｖａ４

　次にＣＰＵ２０は、生成部２８として機能し、補正電圧を生成する（Ｓ１６）。ＣＰＵ２０は電圧値Ｖｂ１、Ｖｂ３を用いてピクセルＰ１、Ｐ３の書込電圧を生成する為の補正電圧の電圧値Ｖｃ１、Ｖｃ３を以下のように特定する。
Ｖｃ１＝Ｖｂ１－Ｖｂ３、Ｖｃ３＝Ｖｂ３－Ｖｂ１

　次にＣＰＵ２０は、書込階調を生成する（Ｓ１８）。この際、ＣＰＵ２０はメモリ２２に記憶されている書込階調算出ＬＵＴを読み出す。
　図６に示すように、書込階調算出ＬＵＴには、外部装置からの表示階調の階調値Ｋａと補正電圧の電圧値Ｖｃとに対応付けられて書込階調の階調値Ｋｄが記憶されている。書込階調算出ＬＵＴは、液晶パネル４０、あるいは液晶パネル４０と同等の表示特性を有するパネルのピクセルＰにガンマ特性ＬＵＴを用いて特定した一定階調値に対応する一定電圧値を有する電圧を印加した場合にピクセルＰが実現する階調値と上記一定階調値との差に基づいて決定されており、液晶パネル４０の寄生容量Ｃに関係する。

　ＣＰＵ２０は、書込階調算出ＬＵＴを用いて書込階調の階調値Ｋｄを特定する。つまり、ＣＰＵ２０は階調値Ｋａ１、Ｋａ３及び電圧値Ｖｃ１、Ｖｃ３を用いてピクセルＰ１、Ｐ３の書込電圧を生成する為の書込階調の階調値Ｋｄ１、Ｋｄ３を特定する。

　最後にＣＰＵ２０は、書込電圧を生成する（Ｓ２０）。つまり、ＣＰＵ２０はメモリ２２に記憶されているガンマ特性ＬＵＴを読み出し、特定された書込階調の階調値Ｋｄ１、Ｋｄ３に対応した階調電圧値Ｆ（Ｖ）を特定し、この結果、電圧値（Ｖｃｏｍ＋Ｖｄ１）、（Ｖｃｏｍ－Ｖｄ３）とする書込電圧を生成する。

　図７に示すように、本実施形態の液晶表示装置１０では、ピクセルＰ１に電圧値（Ｖｃｏｍ＋Ｖｘ１）を有する表示電圧を印加するのに代えて、電圧値（Ｖｃｏｍ＋Ｖｄ１）を有する書込電圧を印加し、ピクセルＰ３に電圧値（Ｖｃｏｍ－Ｖｘ２）を有する表示電圧を印加するのに代えて、電圧値（Ｖｃｏｍ－Ｖｄ３）を有する書込電圧を印加する。これによって、ピクセルＰ１、Ｐ３が最終的に保持する電圧値が電圧値（Ｖｃｏｍ＋Ｖｘ１）、（Ｖｃｏｍ－Ｖｘ２）となる。この結果、ピクセルＰ１、Ｐ３が実現する階調が対向電極の電圧Ｖｃｏｍとの電圧差Ｖｘ１、Ｖｘ２に基づく所望階調と等しい階調となり、ゴースト等の発生を抑制し、表示品位が低下してしまうことが防止される。

３．本実施形態の効果
（１）本実施形態では、同一のソースラインＳに複数のピクセルＰが接続されている液晶表示装置１０において、ソースラインＳとピクセルＰの寄生容量Ｃの影響を予め考慮した上で各ピクセルＰに対する書込電圧の電圧値Ｖｄを決定する。さらに、書込電圧Ｖｄを決定する際には、寄生容量Ｃを形成するソースラインＳへの印加が予想されていた表示電圧から差分電圧を生成し、その差分電圧に基づいて表示電圧を補正し、書込電圧を生成する。これによって、上記寄生容量Ｃが各ピクセルＰの電圧を変動させることによって生じる表示階調と所望階調とのギャップ（クロストーク）を大幅に低減することができ、表示品位を高めることができる。

（２）本実施形態では、補正電圧の電圧値Ｖｃを特定する際に、各ソースラインＳへの印加が予定されていた表示電圧の順番に基づいて補正電圧の電圧値Ｖｃを算出することで、クロストークを好適に低減することができる。

（３）特に本実施形態では、表示電圧を印加した場合にソースラインＳでの発生が予定されていた電圧差に基づいて補正電圧の電圧値Ｖｃを算出することができ、クロストークを的確に低減することができる。

（４）本実施形態では、ソースラインＳに沿って配置されたピクセルＰが異なる２本のソースラインＳに接続される。この構造によれば、ソースラインＳに沿って配置された２つのピクセルＰを同時に制御することができ、表示領域４２の全てのピクセルＰを制御するのに必要な時間を短縮できる。その一方、ソースラインＳに沿って配置されたピクセルが同一のソースラインＳに接続される従来の液晶表示装置に比べ、表示領域４２におけるソースラインＳの占める面積の割合が増大してしまう。ソースラインＳの占める面積の増大を抑制するために、ソースラインＳとピクセル電極４６の距離を狭めた場合、ソースラインＳとピクセル電極４６の寄生容量Ｃが増大してしまう。

　本実施形態では、上記の場合でも各ソースラインＳへの印加が予定されていた表示電圧の差分電圧に基づいて表示電圧の電圧値Ｖａを補正することで、液晶表示装置１０の表示品位を高めることができる。

（５）本実施形態では、メモリ２２にガンマ特性ＬＵＴが記憶されていることで、表示階調の階調値Ｋａから表示電圧の電圧値Ｖａを特定する際、又は書込階調の階調値Ｋｄから書込電圧の電圧値Ｖｄを特定する際のＣＰＵ２０の処理負担を軽減することができ、ＣＰＵ２２の処理速度を向上させることができる。

　＜実施形態２＞
　本発明の実施形態２を、図面を参照して説明する。本実施形態の液晶表示装置１０では、図８に示すように、ＣＰＵ２０が比較部３０（図１参照）として機能し、生成した差分電圧を比較するとともに、その比較結果に基づいて書込電圧を生成する点で実施形態１の液晶表示装置１０と異なる。以下の説明において、実施形態１の液晶表示装置１０と重複する部分については、その記載を省略する。

１．書込電圧生成処理
　ＣＰＵ２０は、算出部２６として機能し、差分電圧を生成すると（Ｓ１４）、生成した差分電圧の電圧値Ｖｂ１、Ｖｂ３を比較する（Ｓ２２）。ＣＰＵ２０は、電圧値Ｖｂ１が電圧値Ｖｂ３以下である場合（Ｓ２２：ＹＥＳ）、それに続いて補正電圧（Ｓ２４）、書込階調（Ｓ２６）、書込電圧（Ｓ２８）を生成する際に、補正電圧の電圧値Ｖｃ１、書込階調の階調値Ｋｄ１、書込電圧の電圧値Ｖｄ１を生成し、補正電圧の電圧値Ｖｃ３、書込階調の階調値Ｋｄ３、書込電圧の電圧値Ｖｄ３を生成しない。

　その一方、ＣＰＵ２０は、電圧値Ｖｂ１が電圧値Ｖｂ３よりも大きい場合（Ｓ２２：ＹＥＳ）、それに続いて補正電圧（Ｓ３４）、書込階調（Ｓ３６）、書込電圧（Ｓ３８）を生成する際に、補正電圧の電圧値Ｖｃ３、書込階調の階調値Ｋｄ３、書込電圧の電圧値Ｖｄ３を生成し、補正電圧の電圧値Ｖｃ１、書込階調の階調値Ｋｄ１、書込電圧の電圧値Ｖｄ１を生成しない。

　図９に、電圧値Ｖｂ３が電圧値Ｖｂ１よりも大きい場合に、ピクセルＰ１、Ｐ３に印加される書込電圧を示す。本実施形態の液晶表示装置１０では、ピクセルＰ３には電圧値（Ｖｃｏｍ－Ｖｘ２）の表示電圧を印加し、ピクセルＰ１には電圧値（Ｖｃｏｍ＋Ｖｘ１）を有する表示電圧を印加するのに代えて、電圧値（Ｖｃｏｍ＋Ｖｄ１）を有する書込電圧を印加する。これによって、ピクセルＰ１が最終的に保持する電圧値が電圧値（Ｖｃｏｍ＋Ｖｘ１）となる。

　その一方、ピクセルＰ３が最終的に保持する電圧値が電圧値（Ｖｃｏｍ－Ｖｘ２）からΔＶだけ異なる電圧となる。しかし、差分電圧の電圧値Ｖｂ３は電圧値Ｖｂ１よりも大きいことから、ピクセルＰ４に対して差分電圧の大きいピクセルＰ３で保持していた電圧値が変化してしまっても、ピクセルＰ２に対して差分電圧の小さいピクセルＰ１で保持していた電圧値が変化する場合に比べて、ユーザによってゴースト等の表示品位低下が認識されにくい。

２．本実施形態の効果
（１）本実施形態では、ソースラインＳとピクセルＰの寄生容量Ｃの影響を予め考慮した上で各ピクセルＰに対する書込電圧の電圧値Ｖｄを決定するので、上記寄生容量Ｃが各ピクセルＰの電圧を変動させることによって生じる表示階調と所望階調とのギャップ（クロストーク）を大幅に低減することができ、表示品位を高めることができる。

（２）本実施形態では、書込電圧を生成する際に、差分電圧の電圧値Ｖｂ１、Ｖｂ３の比較結果に基づいて、書込電圧の電圧値Ｖｄ１、Ｖｄ３のいずれか一方の電圧を生成する。そのため、本実施形態では、書込電圧の電圧値Ｖｄ１、Ｖｄ３の両方の電圧を生成する場合に比べて、液晶表示装置１０のＣＰＵ２０における処理の負担を軽減することができる。

　＜実施形態３＞
　本発明の実施形態３を、図面を参照して説明する。本実施形態の液晶表示装置１０は、図１０に示すように、ソースラインＳに沿って配置された複数のピクセルＰが同一のソースラインＳに接続されている点で実施形態１の液晶表示装置１０と異なる。このような液晶表示装置１０では、ピクセルＰ１～Ｐ４が接続されているソースラインＳ１とピクセルＰ１～Ｐ４との間の距離が、ピクセルＰ１～Ｐ４が接続されていないソースラインＳ２とピクセルＰ１～Ｐ４の間の距離よりも狭く設定されていることがある。つまり、ピクセルＰ１～Ｐ４とソースラインＳ１との間の寄生容量Ｃが、ピクセルＰ１～Ｐ４とソースラインＳ２との間の寄生容量Ｃよりも大きく、ソースラインＳ２に入力されるソース信号の影響を無視できる場合がある。本実施形態は、このような場合の液晶表示装置１０であり、以下の説明において、実施形態１の液晶表示装置１０と重複する部分については、その記載を省略する。

１．書込電圧生成処理
　図１１を用いて、ＣＰＵ２０における書込電圧生成処理について説明する。
　ＣＰＵ２０は、外部装置から表示階調Ｋａを含む画像データが入力されると、メモリ２２に記憶されているガンマ特性ＬＵＴを用いて表示電圧を生成する（Ｓ１２）。

　次にＣＰＵ２０は、差分電圧を生成する（Ｓ１４）。図２に示す各ピクセルＰ１、Ｐ３の表示電圧の電圧値をＶａ１、Ｖａ３とすると、ＣＰＵ２０は電圧値Ｖａ１、Ｖａ３を用いてピクセルＰ１の書込電圧を生成する為の差分電圧の電圧値Ｖｂ１を以下のように特定する。
Ｖｂ１＝Ｖａ１－Ｖａ３

　次にＣＰＵ２０は、書込階調を生成する（Ｓ１８）。この際、ＣＰＵ２０はメモリ２２に記憶されている書込階調算出ＬＵＴを読み出す。
　図１２に示すように、書込階調算出ＬＵＴには、外部装置からの表示階調の階調値Ｋａと差分電圧の電圧値Ｖｂとに対応付けられて書込階調の階調値Ｋｄが記憶されている。ＣＰＵ２０は、書込階調算出ＬＵＴを用いて、入力された表示階調の階調値Ｋａ１、及び特定された差分電圧の電圧値Ｖｂ１に対応した書込階調の階調値Ｋｄ１を特定する。

　最後にＣＰＵ２０は、書込電圧を生成する（Ｓ２０）。ＣＰＵ２０はメモリ２２に記憶されているガンマ特性ＬＵＴを読み出し、特定された書込階調の階調値Ｋｄ１に対応した階調電圧値Ｆ（Ｖ）を特定し、この階調電圧値Ｆ（Ｖ）を電圧値Ｖｄ１とする書込電圧を生成する。

２．本実施形態の効果
（１）本実施形態では、ソースラインＳに沿って配置された複数のピクセルＰが同一のソースラインＳに接続されている液晶表示装置１０において、ソースラインＳとピクセルＰの寄生容量Ｃの影響を予め考慮した上で各ピクセルＰに対する書込電圧の電圧値Ｖｄを決定する。これによって、上記寄生容量Ｃが各ピクセルＰの電圧を変動させることによって生じる表示階調と所望階調とのギャップ（クロストーク）を大幅に低減することができ、表示品位を高めることができる。

　＜他の実施形態＞
　本発明は上記記述及び図面によって説明した実施形態に限定されるものではなく、例えば次のような実施形態も本発明の技術的範囲に含まれる。

（１）上記実施形態では、書込階調の階調値Ｋｄを特定する際に、一度表示電圧、差分電圧等の電圧値を特定し、これらの電圧値を用いて書込階調の階調値Ｋｄを特定しているが、書込階調の階調値Ｋｄを特定する方法はこれに限られない。例えば、外部装置から入力される表示階調から差分電圧、補正電圧に対応する差分階調、補正階調等の階調値を特定し、これらの階調値を用いて書込階調の階調値Ｋｄを特定してもよい。これによって、ＣＰＵ２０は、書込階調の階調値Ｋｄまでの処理をデジタル信号である階調値のみを用いて実行することができ、ＣＰＵ２０の処理負担が軽減され、ＣＰＵ２２の処理速度を向上させることができる。

（２）上記実施形態では、ピクセルＰ１、Ｐ３とソースラインＳ１との間の寄生容量Ｃと、ピクセルＰ１、Ｐ３とソースラインＳ２との間の寄生容量Ｃとが等しいとした例を用いて説明を行ったが、本発明はこれに限られない。これらの寄生容量Ｃが異なる場合には、各々の寄生容量Ｃの大きさや差に応じた適切な係数（いわゆる、重み付け）を付すことで、的確にクロストークを低減することができる。

（３）上記実施形態では、ＣＰＵ２０を液晶パネル４０から分離した例を用いて説明を行ったが、本発明はこれに限られない。例えば、ＣＰＵ２０の一部の機能を有するドライバ等が液晶パネル４０上に配置されていても良い。

（４）上記実施形態では、光源としてＬＥＤ６４を用いたものを例示したが、ＬＥＤ以外の光源を用いたものであってもよい。また、光源の配置としてエッジライト型を用いたものを例示したが、光源が導光板６２の背面に配された直下型を用いたものであってもよい。

１０…液晶表示装置、１２…駆動回路、１４…表示部、１６…バックライト駆動回路、２０…ＣＰＵ、２２…メモリ、２４…受信部、２６…算出部、２８…生成部、４０…液晶パネル、４２…表示領域、４６…ピクセル電極、４８…スイッチング素子、６０…バックライトユニット、Ｐ…ピクセル、Ｓ…ソースライン、Ｇ…ゲートライン、Ｖａ…表示電圧の電圧値、Ｖｂ…差分電圧の電圧値、Ｖｃ…補正電圧の電圧値、Ｖｄ…書込電圧の電圧値、Ｋａ…表示階調の階調値、Ｋｄ…書込階調の階調値

Claims

　複数のゲートラインと複数のソースラインとが交差する部分のそれぞれに対応してスイッチング素子と画素電極とを含む表示画素が配置された表示装置の駆動方法であって、
　各表示画素への表示電圧を受信する受信工程と、
　第１ソースラインに接続する第１表示画素と第２表示画素、及び前記第１ソースラインに隣接する第２ソースラインに接続する第３表示画素と第４表示画素であって、前記ゲートラインによって前記第１表示画素と前記第３表示画素が同時に切り替えられ、前記第２表示画素と前記第４表示画素が同時に切り替えられる当該表示画素につき、前記第１ソースライン及び前記第２ソースラインとの間に寄生容量を形成する前記第１表示画素への第１表示電圧の電圧値から前記第２表示画素への第２表示電圧の電圧値を減算した電圧値を有する第１差分電圧と、前記第１ソースライン及び前記第２ソースラインとの間に寄生容量を形成する前記第３表示画素への第３表示電圧の電圧値から前記第４表示画素への第４表示電圧の電圧値を減算した電圧値を有する第２差分電圧と、を算出する算出工程と、
　前記第１差分電圧及び前記第２差分電圧に基づいて前記第１表示電圧を補正し、前記第１表示画素へ書き込む第１書込電圧を生成するとともに、前記第１差分電圧及び前記第２差分電圧に基づいて前記第３表示電圧を補正し、前記第３表示画素へ書き込む第３書込電圧を生成する生成工程と、
　を備える表示装置の駆動方法。
　前記第１表示画素ないし前記第４表示画素は、前記ソースラインに沿う方向おいて、前記第１表示画素から前記第３表示画素へ向かう向きが、前記第２表示画素から前記第４表示画素へ向かう向きと等しくなるように配置されており、
　前記生成工程では、前記第１差分電圧及び前記第２差分電圧に基づいて第１補正電圧を生成するとともに、前記第１補正電圧に基づいて前記第１表示電圧を補正して前記第１書込電圧を生成するとともに、前記第１差分電圧及び前記第２差分電圧に基づいて第３補正電圧を生成するとともに、前記第３補正電圧に基づいて前記第３表示電圧を補正して前記第３書込電圧を生成しており、
　前記第１補正電圧の電圧値は、前記第１差分電圧の電圧値から前記第２差分電圧の電圧値を減算したものであり、前記第３補正電圧の電圧値は、前記第２差分電圧の電圧値から前記第１差分電圧の電圧値を減算したものであることを特徴とする請求項１に記載の表示装置の駆動方法。
　前記表示装置は、前記表示電圧の電圧値と補正電圧の電圧値とに関連付けられて電圧値が記憶された第１対応表を有しており、
　前記生成工程では、前記第１対応表を用いて前記第１表示電圧の電圧値と前記第１差分電圧の電圧値とに関連付けられた電圧値を前記第１書込電圧の電圧値として特定し、前記第３表示電圧の電圧値と前記第３差分電圧の電圧値とに関連付けられた電圧値を前記第３書込電圧の電圧値として特定することを特徴とする請求項２に記載の表示装置の駆動方法。
　前記表示装置は、階調値に関連付けられて電圧値が記憶された第２対応表を有しており、
　前記受信工程では、各表示画素への表示電圧を表示階調として受信するとともに、前記第２対応表を用いて前記表示階調の階調値に関連付けられた電圧値を前記表示電圧の電圧値として特定しており、
　前記第１対応表は、前記表示階調の階調値と前記補正電圧の電圧値とに関連付けられて階調値が記憶されており、
　前記生成工程では、前記第１対応表を用いて前記第１表示画素への第１書込階調の階調値を特定するとともに、前記第２対応表を用いて前記第１書込階調の階調値に関連付けられた電圧値を前記第１書込電圧の電圧値として特定し、前記第１対応表を用いて前記第３表示画素への第３書込階調の階調値を特定するとともに、前記第２対応表を用いて前記第３書込階調の階調値に関連付けられた電圧値を前記第３書込電圧の電圧値として特定することを特徴とする請求項３に記載の表示装置の駆動方法。
　請求項１ないし請求項４のいずれか一項に記載の表示装置の駆動方法をコンピュータに実行させるためのプログラム。
　複数のゲートラインと複数のソースラインとが交差する部分のそれぞれに対応してスイッチング素子と画素電極とを含む表示画素が配置された表示装置であって、
　各表示画素への表示電圧を受信する受信部と、
　第１ソースラインに第１表示画素および第２表示画素が接続されており、前記第１ソースラインに隣接する第２ソースラインに第３表示画素および第４表示画素が接続されており、前記ゲートラインによって前記第１表示画素と前記第３表示画素が同時に切り替えられ、前記第２表示画素と前記第４表示画素が同時に切り替えられる当該表示画素に対して、前記第１ソースライン及び前記第２ソースラインとの間に寄生容量を形成する前記第１表示画素への第１表示電圧の電圧値から前記第２表示画素への第２表示電圧の電圧値を減算した電圧値を有する第１差分電圧と、前記第１ソースライン及び前記第２ソースラインとの間に寄生容量を形成する前記第３表示画素への第３表示電圧の電圧値から前記第４表示画素への第４表示電圧の電圧値を減算した電圧値を有する第２差分電圧と、を算出する算出部と、
　前記第１差分電圧及び前記第２差分電圧に基づいて前記第１表示電圧を補正し、前記第１表示画素へ書き込む第１書込電圧を生成するとともに、前記第１差分電圧及び前記第２差分電圧に基づいて前記第３表示電圧を補正し、前記第３表示画素へ書き込む第３書込電圧を生成する生成部と、
　を備える表示装置。
　前記第１表示画素ないし前記第４表示画素は、前記第１ソースラインと前記第２ソースラインの間に配置されていることを特徴とする請求項６に記載の表示装置。
　前記第１表示画素と前記第３表示画素と前記第２表示画素と前記第４表示画素は、前記第１ソースラインと前記第２ソースラインの間にこの順に隣接して配置されていることを特徴とする請求項７に記載の表示装置。
　複数のゲートラインと複数のソースラインとが交差する部分のそれぞれに対応してスイッチング素子と画素電極とを含む表示画素が配置された表示装置の駆動方法であって、
　各表示画素への表示電圧を受信する受信工程と、
　第１ソースラインに接続する第１表示画素と第２表示画素、及び前記第１ソースラインに隣接する第２ソースラインに接続する第３表示画素と第４表示画素であって、前記ゲートラインによって前記第１表示画素と前記第３表示画素が同時に切り替えられ、前記第２表示画素と前記第４表示画素が同時に切り替えられる当該表示画素につき、前記第１ソースライン及び前記第２ソースラインとの間に寄生容量を形成する前記第１表示画素への第１表示電圧の電圧値から前記第２表示画素への第２表示電圧の電圧値を減算した電圧値を有する第１差分電圧と、前記第１ソースライン及び前記第２ソースラインとの間に寄生容量を形成する前記第３表示画素への第３表示電圧の電圧値から前記第４表示画素への第４表示電圧の電圧値を減算した電圧値を有する第２差分電圧と、を算出する算出工程と、
　前記第１差分電圧と第２差分電圧を比較する比較工程と、
　前記比較工程において、前記第１差分電圧が前記第２差分電圧よりも小さいと判断された場合、前記第１差分電圧及び前記第２差分電圧に基づいて前記第１表示電圧を補正し、前記第１表示画素へ書き込む第１書込電圧を生成し、前記第２差分電圧が前記第１差分電圧よりも小さいと判断された場合、前記第１差分電圧及び前記第２差分電圧に基づいて前記第３表示電圧を補正し、前記第３表示画素へ書き込む第３書込電圧を生成する生成工程と、
　を備える表示装置の駆動方法。
　前記第１表示画素ないし前記第４表示画素は、前記ソースラインに沿う方向おいて、前記第１表示画素から前記第３表示画素へ向かう向きが、前記第２表示画素から前記第４表示画素へ向かう向きと等しくなるように配置されており、
　前記生成工程では、前記第１差分電圧及び前記第２差分電圧に基づいて第１補正電圧を生成するとともに、前記第１補正電圧に基づいて前記第１表示電圧を補正して前記第１書込電圧を生成し、又は、前記第１差分電圧及び前記第２差分電圧に基づいて第３補正電圧を生成するとともに、前記第３補正電圧に基づいて前記第３表示電圧を補正して前記第３書込電圧を生成しており、
　前記第１補正電圧の電圧値は、前記第１差分電圧の電圧値から前記第２差分電圧の電圧値を減算したものであり、前記第３補正電圧の電圧値は、前記第２差分電圧の電圧値から前記第１差分電圧の電圧値を減算したものであることを特徴とする請求項９に記載の表示装置の駆動方法。
　前記表示装置は、前記表示電圧の電圧値と補正電圧の電圧値とに関連付けられて電圧値が記憶された第１対応表を有しており、
　前記生成工程では、前記第１対応表を用いて前記第１表示電圧の電圧値と前記第１差分電圧の電圧値とに関連付けられた電圧値を前記第１書込電圧の電圧値として特定し、又は、前記第３表示電圧の電圧値と前記第３差分電圧の電圧値とに関連付けられた電圧値を前記第３書込電圧の電圧値として特定することを特徴とする請求項１０に記載の表示装置の駆動方法。
　前記表示装置は、階調値に関連付けられて電圧値が記憶された第２対応表を有しており、
　前記受信工程では、各表示画素への表示電圧を表示階調として受信するとともに、前記第２対応表を用いて前記表示階調の階調値に関連付けられた電圧値を前記表示電圧の電圧値として特定しており、
　前記第１対応表は、前記表示階調の階調値と前記補正電圧の電圧値とに関連付けられて階調値が記憶されており、
　前記生成工程では、前記第１対応表を用いて前記第１表示画素への第１書込階調の階調値を特定するとともに、前記第２対応表を用いて前記第１書込階調の階調値に関連付けられた電圧値を前記第１書込電圧の電圧値として特定し、又は、前記第１対応表を用いて前記第３表示画素への第３書込階調の階調値を特定するとともに、前記第２対応表を用いて前記第３書込階調の階調値に関連付けられた電圧値を前記第３書込電圧の電圧値として特定することを特徴とする請求項１１に記載の表示装置の駆動方法。
　請求項９ないし請求項１２のいずれか一項に記載の表示装置の駆動方法をコンピュータに実行させるためのプログラム。
　複数のゲートラインと複数のソースラインとが交差する部分のそれぞれに対応してスイッチング素子と画素電極とを含む表示画素が配置された表示装置であって、
　各表示画素への表示電圧を受信する受信部と、
　第１ソースラインに第１表示画素および第２表示画素が接続されており、前記第１ソースラインに隣接する第２ソースラインに第３表示画素および第４表示画素が接続されており、前記ゲートラインによって前記第１表示画素と前記第３表示画素が同時に切り替えられ、前記第２表示画素と前記第４表示画素が同時に切り替えられる当該表示画素に対して、前記第１ソースライン及び前記第２ソースラインとの間に寄生容量を形成する前記第１表示画素への第１表示電圧の電圧値から前記第２表示画素への第２表示電圧の電圧値を減算した電圧値を有する第１差分電圧と、前記第１ソースライン及び前記第２ソースラインとの間に寄生容量を形成する前記第３表示画素への第３表示電圧の電圧値から前記第４表示画素への第４表示電圧の電圧値を減算した電圧値を有する第２差分電圧と、を算出する算出部と、
　前記第１差分電圧と第２差分電圧を比較する比較部と、
　前記比較部において、前記第１差分電圧が前記第２差分電圧よりも小さいと判断された場合、前記第１差分電圧及び前記第２差分電圧に基づいて前記第１表示電圧を補正し、前記第１表示画素へ書き込む第１書込電圧を生成し、前記第２差分電圧が前記第１差分電圧よりも小さいと判断された場合、前記第１差分電圧及び前記第２差分電圧に基づいて前記第３表示電圧を補正し、前記第３表示画素へ書き込む第３書込電圧を生成する生成部と、
　を備える表示装置。
　前記第１表示画素ないし前記第４表示画素は、前記第１ソースラインと前記第２ソースラインの間に配置されていることを特徴とする請求項１４に記載の表示装置。
　前記第１表示画素と前記第３表示画素と前記第２表示画素と前記第４表示画素は、前記第１ソースラインと前記第２ソースラインの間にこの順に隣接して配置されていることを特徴とする請求項１５に記載の表示装置。
　複数のゲートラインと複数のソースラインとが交差する部分のそれぞれに対応してスイッチング素子と画素電極とを含む表示画素が配置された表示装置の駆動方法であって、
　各表示画素への表示電圧を受信する受信工程と、
　同一の前記ソースラインに接続する第１表示画素と第２表示画素につき、当該ソースラインとの間に寄生容量を形成する前記第１表示画素への第１表示電圧の電圧値から前記第２表示画素への第２表示電圧の電圧値を減算した電圧値を有する第１差分電圧を算出する算出工程と、
　前記第１差分電圧に基づいて前記第１表示電圧を補正し、前記第１表示画素へ書き込む第１書込電圧を生成する生成工程と、
　を備える表示装置の駆動方法。
　前記表示装置は、前記表示電圧の電圧値と差分電圧の電圧値とに関連付けられて電圧値が記憶された第３対応表を有しており、
　前記生成工程では、前記第３対応表を用いて前記第１表示電圧の電圧値と前記第１差分電圧の電圧値とに関連付けられた電圧値を前記第１書込電圧の電圧値として特定することを特徴とする請求項１７に記載の表示装置の駆動方法。
　前記表示装置は、階調値に関連付けられて電圧値が記憶された第４対応表を有しており、
　前記受信工程では、各表示画素への表示電圧を表示階調として受信するとともに、前記第４対応表を用いて前記表示階調の階調値に関連付けられた電圧値を前記表示電圧の電圧値として特定しており、
　前記第３対応表は、前記表示階調の階調値と前記差分電圧の電圧値とに関連付けられて前記階調値が記憶されており、
　前記生成工程では、前記第３対応表を用いて前記第１表示画素への第１書込階調の階調値を特定するとともに、前記第４対応表を用いて前記第１書込階調の階調値に関連付けられた電圧値を前記第１書込電圧の電圧値として特定することを特徴とする請求項１８に記載の表示装置の駆動方法。
　請求項１７ないし請求項１９のいずれか一項に記載の表示装置の駆動方法をコンピュータに実行させるためのプログラム。
　複数のゲートラインと複数のソースラインとが交差する部分のそれぞれに対応してスイッチング素子と画素電極とを含む表示画素が配置された表示装置であって、
　各表示画素への表示電圧を受信する受信部と、
　同一の前記ソースラインに第１表示画素および第２表示画素が接続されており、当該ソースラインとの間に寄生容量を形成する前記第１表示画素への第１表示電圧の電圧値から前記第２表示画素への第２表示電圧の電圧値を減算した電圧値を有する第１差分電圧を算出する算出部と、
　前記第１差分電圧に基づいて前記第１表示電圧を補正し、前記第１表示画素へ書き込む第１書込電圧を生成する生成部と、
　を備える表示装置。
　前記第１表示画素と前記第２表示画素は、前記ソースラインに沿って隣接して配置されていることを特徴とする請求項２１に記載の表示装置。