JP5929538B2 - 表示制御回路、表示制御方法、電気光学装置及び電子機器 - Google Patents

Description

本発明は、ディスクリネーションの発生を抑える表示制御回路、表示制御方法、電気光学装置及び電子機器に関する。

液晶パネルにおいては、隣り合う画素間の電位差に起因して、画素電極から共通電極に（又は、その逆方向）に向かうべき電界が隣り合う画素電極の方向に向かってしまう横電界となり、液晶分子が、意図した配向方向と異なる方向に配向するディスクリネーションが発生することがある。ディスクリネーションの発生は、液晶パネルの表示品位を低下させる原因となる。下記に示す特許文献１から特許文献５は、ディスクリネーションの発生を抑えるための技術を開示している。

特開２００９−２５４１７号公報 特開２００９−１０４０５３号公報 特開２００９−１０４０５５号公報 特開２００９−２３７３６６号公報 特開２００９−２３７５２４号公報

ところで、横電界が強くなる画素間の信号電圧の差を小さくするように、これらのうちの一方、又は両方の画素の階調データを補正すれば、横電界が弱くなってディスクリネーションの発生を軽減できる。しかしながら、隣り合う画素間の電位差を小さくすると、画素間の階調差が小さくなるため、ボケ感の発生という別の問題が生じることがある。ボケ感に対しては輪郭を強調する駆動により軽減できると考えられるが、ディスクリネーションを軽減する駆動と輪郭を強調する駆動は一般に相反する。

本発明は、上述した課題に鑑みてなされたもので、その目的の一つは、ボケ感を発生させずにディスクリネーションを軽減し、良好な表示品位を得ることである。

本発明に係る表示制御回路は、複数の画素の各々に対応して画素電極が設けられた第１基板と、複数の画素に共通して対応する共通電極が設けられた第２基板とで液晶を挟持し、前記画素電極、前記液晶、および前記共通電極で液晶素子が構成された液晶パネルに対して、各液晶素子へ信号電圧を指定する表示階調データを補正した補正階調データに基づいて、各々の前記液晶素子へ信号電圧を印加する駆動回路と、前記複数の画素に含まれる第１画素と、前記第１画素に隣接し、前記表示階調データで指定される前記信号電圧と前記共通電極の電位との差が、前記第１画素における、前記表示階調データで指定される信号電圧と前記共通電極の電位との差より大きい第２画素と、の境界を検出する境界検出部と、前記境界検出部において検出された前記境界の少なくとも一部の境界に接する前記第１画素における前記表示階調データである第１表示階調データを、前記共通電極の電位から前記第１表示階調データに基づく信号電位へ向かう方向で、前記共通電極の電位と前記第１表示階調データに基づく信号電位との差よりも前記共通電極の電位との差が大きい第１補正階調データに補正し、前記少なくとも一部の境界に接する前記第２画素における表示階調データである第２表示階調データを、前記共通電極の電位から前記第２表示階調データに基づく信号電位へ向かう方向で、前記共通電極の電位と第２表示階調データに基づく信号電位との差よりも前記共通電極の電位との差が大きく、かつ、前記第１画素における前記第１表示階調データに基づく信号電位と前記第１補正階調データに基づく信号電位との差よりも第２表示階調データに対応する電位との差が小さい第２補正階調データに補正する補正部と、を備えることを特徴とする。

本発明によれば、共通電極の電位に対する差分が相対的に小さい第１表示階調データに基づく電圧が印加される第１画素と、共通電極の電位に対する差分が相対的に大きい第２表示階調データに基づく電圧が印加される第２画素と、の境界を境界検出部が検出し、補正部により第１画素における第１表示階調データと第２画素における第２表示階調データの両方に対し、共通電極の電位から離れた側に補正が行われる。例えば信号電圧が共通電極電位より高い場合（以下、正極性という）では電圧を上げる側に補正が行われる。

より詳細には、補正部により第１表示階調データが第１補正階調データに変換され、第２表示階調データが第２補正階調データに変換される。このとき第２表示階調データから第２補正階調データへの変換の際の信号電圧の変化量の方が、第１表示階調データから第１補正階調データへの変換の際の信号電圧の変化量より小さい。そのため、駆動回路により第１画素および第２画素に電圧を印加すると、境界の電位差が緩和されディスクリネーションが低減する。
加えて、第２画素の透過率が上昇するため輪郭強調の作用が生じ、ボケ感の発生も抑制される。従ってディスクリネーションとボケ感の両方が軽減し、良好な表示品位が得られる電気光学装置を提供できる。

本発明において、前記境界検出部は、前記第１画素と前記第２画素との境界であって、前記第１表示階調データに基づく信号電圧を前記第１画素に印加し、前記第２表示階調データに基づく信号電圧を前記第２画素に印加した場合の第１画素と第２画素の透過率の積分値が、前記第１表示階調データに基づく信号電圧を前記第２画素に印加し、前記第２表示階調データに基づく信号電圧を前記第１画素に印加した場合の前記第１画素と前記第２画素の透過率の積分値より小さい境界を検出することが好ましい。

本発明によれば、ディスクリネーションが液晶分子の配向方向に依存して発生することを利用する。境界に隣接する第１画素に第１表示階調データを印加し、第２画素に第２表示階調データを印加した場合（以降、第１印加状態、という）の透過率の積分値と、第１画素に第２表示階調データを印加し、第２画素に第１表示階調データを印加した場合（以降、第２印加状態、という）の透過率の積分値の大小を比較したときに積分値が小さい場合、すなわちディスクリネーションが生じる場合のみを補正が必要な境界として検出し、補正することができる。例えば第１印加状態における積分値が第２印加状態における積分値より小さい場合は、第１印加状態にてディスクリネーションが生じているため、補正が必要となる。

階調差が同じ境界に同一の補正を行うと、ディスクリネーションが生じる場合とディスクリネーションが生じない場合とで補正後の透過率に差が生じ、表示の見え方に差が生じる。そのため補正は極力最低限の画素に行うことが望まれる。本発明によれば、ディスクリネーションが生じる場合のみを検出し補正することができるため、良好な表示品位を得ることができる。

本発明において、前記境界検出部は、前記第１画素と前記第２画素との境界であって、前記第１表示階調データに基づく信号電圧を前記第１画素に印加し、前記第２表示階調データに基づく信号電圧を前記第２画素に印加した場合の第１画素と第２画素の透過率の積分値が、前記第１画素と前記第２画素の両方に前記第１表示階調データに基づく信号電圧を印加した場合の透過率と、前記第１画素と前記第２画素の両方に前記第２表示階調データに基づく信号電圧を印加した場合の、透過率の平均値未満である境界を検出することを特徴とする。

本発明によれば、ディスクリネーションが生じた境界を検出して補正を行うことができるため、ディスクリネーションが生じない境界に対して補正を行い、補正後の透過率が当初の狙い値より高くなることに起因するボケ感の発生を防止できる。

本発明に係る表示制御方法は、複数の画素の各々に対応して画素電極が設けられた第１基板と、複数の画素に共通して対応する共通電極が設けられた第２基板とで液晶を挟持し、前記画素電極、前記液晶、および前記共通電極で液晶素子が構成された液晶パネルにおいて、入力された前記画素電極に対応する前記液晶素子への信号電圧を指定する表示階調データを補正階調データに補正する表示制御方法であって、前記複数の画素に含まれる第１画素と、前記第１画素に隣接し、前記表示階調データで指定される信号電圧と前記共通電極の電位との差が前記第１画素における、前記表示階調データで指定される信号電圧と前記共通電極の電位との差より大きい第２画素と、の境界を検出する境界検出ステップと、前記境界検出ステップにおいて検出された前記境界の少なくとも一部の境界に接する前記第１画素における表示階調データである第１表示階調データを、前記共通電極の電位から前記第１表示階調データに基づく信号電位へ向かう方向で、前記共通電極の電位と前記第１表示階調データに基づく信号電位との差よりも、前記共通電極の電位との差が大きい第１補正階調データに補正し、前記少なくとも一部の境界に接する前記第２画素における前記表示階調データである第２表示階調データを、前記共通電極の電位から前記第２表示階調データに基づく信号電位へ向かう方向で、前記共通電極の電位と第２表示階調データに基づく信号電位との差よりも前記共通電極の電位との差が大きく、かつ、前記第１画素における前記第１表示階調データに基づく信号電位と前記第１補正階調データに基づく信号電位との差よりも第２表示階調データに基づく信号電位との差が小さい、第２補正階調データに補正する補正ステップとを備えることを特徴とする。

本発明によれば、共通電極の電位に対する差分が相対的に小さい第１表示階調データに基づく電圧が印加される第１画素と、共通電極の電位に対する差分が相対的に大きい第２表示階調データに基づく電圧が印加される第２画素と、の境界を境界検出ステップにて検出し、補正ステップにて第１画素における第１表示階調データと第２画素における第２表示階調データの両方に対し、共通電極の電位から離れた側に補正が行われる。例えば信号電圧が共通電極の電位より高い場合（以下、正極性という）では電圧を上げる側に補正が行われる。
より詳細には、補正ステップにて第１表示階調データが第１補正階調データに変換され、第２表示階調データが第２補正階調データに変換される。このとき第２表示階調データから第２補正階調データへの変換の際の信号電圧の変化量の方が、第１表示階調データから第１補正階調データへの変換の際の信号電圧の変化量より小さい。
そのため、駆動回路により第１画素および第２画素に電圧を印加すると、境界の電位差が緩和されディスクリネーションが低減する。
加えて、第２画素の透過率が上昇するため輪郭強調の作用が生じ、ボケ感の発生も抑制される。従ってディスクリネーションとボケ感の両方が軽減し、良好な表示品位が得られる電気光学装置を提供できる。

本発明に係る電気光学装置は、複数の画素の各々に対応して画素電極が設けられた第１基板と、複数の画素に共通して対応する共通電極が設けられた第２基板とで液晶を挟持し、前記画素電極、前記液晶および前記共通電極で液晶素子が構成された液晶パネルと、前記画素電極に対応する前記液晶素子への信号電圧を指定する表示階調データを入力し、入力された前記表示階調データを補正した補正階調データに基づいて各々の前記液晶素子へ信号電圧を印加して駆動する駆動回路と、前記複数の画素に含まれる第１画素と、前記第１画素に隣接し、前記表示階調データで指定される前記信号電圧と前記共通電極の電位との差が前記第１画素における差より大きい第２画素と、の境界を検出する境界検出部と、前記境界検出部において検出された前記境界の少なくとも一部の境界に接する前記第１画素における前記表示階調データである第１表示階調データを、前記共通電極の電位から第１表示階調データに基づく信号電位へ向かう方向で、前記共通電極の電位と前記第１表示階調データに基づく信号電位との差よりも前記共通電極の電位との差が大きい第１補正階調データに補正し、前記少なくとも一部の境界に接する前記第２画素における表示階調データである第２表示階調データを、前記共通電極の電位から第２表示階調データに基づく信号電位へ向かう方向で、前記共通電極の電位と第２表示階調データに基づく信号電位との差よりも前記共通電極の電位との差が大きく、かつ、前記第１画素における前記第１表示階調データに基づく信号電位と前記第１補正階調データに基づく信号電位との差よりも第２表示階調データに基づく信号電位との差が小さい第２補正階調データに補正する補正部と、を備えることを特徴とする。

本発明によれば、共通電極の電位に対する差分が相対的に小さい第１表示階調データに基づく電圧が印加される第１画素と、共通電極の電位に対する差分が相対的に大きい第２表示階調データに基づく電圧が印加される第２画素と、の境界を境界検出部が検出し、補正部により第１画素における第１表示階調データと第２画素における第２表示階調データの両方に対し、共通電極の電位から離れた側に補正が行われる。例えば信号電圧が共通電極の電位より高い場合（以下、正極性という）では電圧を上げる側に補正が行われる。
より詳細には、補正部により第１表示階調データが第１補正階調データに変換され、第２表示階調データが第２補正階調データに変換される。このとき第２表示階調データから第２補正階調データへの変換の際の信号電圧の変化量の方が、第１表示階調データから第１補正階調データへの変換の際の信号電圧の変化量より小さい。
そのため、駆動回路により第１画素および第２画素に電圧を印加すると、境界の電位差が緩和されディスクリネーションが低減する。
加えて、第２画素の透過率が上昇するため輪郭強調の作用が生じ、ボケ感の発生も抑制される。従ってディスクリネーションとボケ感の両方が軽減し、良好な表示品位が得られる電気光学装置を提供できる。

本発明に係る電子機器は、電気光学装置を表示部に有することを特徴とする。

本発明によれば、電子機器は電気光学装置を表示部に有する。
そのため、ディスクリネーションとボケ感の両方が軽減し、良好な表示品位が得られる表示部を有する電子機器を提供できる。

第１実施形態に係る電気光学装置の全体構成を示すブロック図。 同実施形態に係る液晶パネルの構成を示す図。 同実施形態に係る液晶パネルの等価回路を示す図。 ノーマリーブラックモードにおけるＶ−Ｔ特性を示す図。 ディスクリネーション発生領域の説明図。 同実施形態に係る補正処理の説明図。 同実施形態に係る補正処理による効果の説明図。 ディスクリネーションの発生と液晶分子の配向方向との関係を示す図。 第２実施形態に係る電気光学装置の全体構成を示すブロック図。 同実施形態に係る補正処理の説明図。 第２実施形態の変形例に係る補正処理の説明図。 プロジェクターの構成を示す平面図。

以下、本発明の実施形態について、図面を参照して説明する。なお、以下の各図においては、各層や各部材を認識可能な程度の大きさにするため、各層や各部材の尺度を実際とは異ならせしめている。

［第１実施形態］
図１は、第１実施形態に係る電気光学装置の全体構成を示すブロック図である。
図１に示すように、電気光学装置１の構成は、タイミング制御回路１０と、液晶パネル１００と、表示制御回路２０とに大別される。
タイミング制御回路１０は、各種の制御信号を生成して、図示せぬ上位装置から与えられる同期信号Ｓyncに同期して電気光学装置１の各部を制御する。
表示制御回路２０は、電気光学装置１の表示を制御する。表示制御回路２０には、同期信号Ｓyncに同期して外部装置から表示階調データＤa‐inが入力される。

表示階調データＤa‐inは、液晶パネル１００が有する複数画素（後述する、表示領域１０１）の各画素の階調レベルを指定するデジタルデータである。階調レベルは、画素の明るさのレベルを規定するパラメーターである。ここでは、表示階調データＤa‐inを８ビットとして、画素で表現すべき階調レベルを、十進値で最も暗い「０」から最も明るい「２５５」までの「１」刻みで２５６階調を指定している。
表示階調データＤa‐inは、同期信号Ｓyncに含まれる垂直走査信号、水平走査信号、及びドットクロック信号（いずれも図示省略）に従った走査の順番で供給される。表示制御回路２０は、表示階調データＤa‐inを処理して表示電圧データＤa‐outを液晶パネル１００に出力する。
表示電圧データＤa‐outは、表示階調データＤa‐in、或いは表示階調データＤa‐inに対し補正処理を行なった補正階調データの値に対応した電圧よりなる。

表示制御回路２０の構成の詳細は後述する。
液晶パネル１００は、複数の画素の各々に対応して、画素電極が設けられた第１基板（不図示）と、複数の画素の各々に対応して共通電極としてのコモン電極が設けられた第２基板（不図示）と、で液晶を挟持し、画素電極、液晶、および共通電極で液晶素子が構成されており、例えば、各画素をトランジスターなどのスイッチング素子により駆動するアクティブマトリックス型の表示装置（表示部）である。
液晶パネル１００は、表示制御回路２０から供給される表示電圧データＤa‐outに基づいて画像を表示する。なお、表示階調データＤa‐inは液晶パネル１００の各画素（後述する画素１１０）の階調レベルを指定するものであるが、階調レベルに応じて液晶素子の印加電圧（信号電圧）が定まるので、表示階調データＤa‐inは液晶素子の印加電圧を指定するものといって差し支えない。

図２は、液晶パネル１００の構成を示す図である。
図２に示すように、液晶パネル１００のうち画像が表示される表示領域１０１では、Ｇ１、Ｇ２、Ｇ３、…、Ｇ７６８と表記している７６８行の走査線１１２が、一方向（図中横方向）に延在するように設けられる。また、表示領域１０１では、ｄ１、ｄ２、ｄ３、…、ｄ１０２４と表記している１０２４列のデータ線１１４が、走査線１１２に直交する方向（図中縦方向）に延在するように設けられる。
各データ線１１４と各走査線１１２とは互いに電気的に絶縁状態を保つように設けられる。そして、これら７６８行の走査線１１２と１０２４列のデータ線１１４との交点のそれぞれに対応して、画素１１０がそれぞれ設けられる。したがって、この実施形態では、表示領域１０１において、画素１１０が縦７６８行×横１０２４列でマトリックス状に配列される。

表示領域１０１の周辺には、走査線駆動回路１３０とデータ線駆動回路１４０とが配置される。
走査線駆動回路１３０は、タイミング制御回路１０から供給される選択信号Ｙctrによって指定される走査線１１２を選択する。走査線駆動回路１３０は、選択した走査線１１２に対する走査信号を選択電圧に相当するＨレベルとする一方、他の走査線１１２に対する走査信号を非選択電圧に相当するＬレベルとする。
データ線駆動回路１４０は、表示電圧データＤa‐outに基づいて、いわゆる電圧変調方式で画素１１０を駆動するものである。具体的には、データ線駆動回路１４０は、タイミング制御回路１０から供給される選択信号Ｘctrに従って１〜１０２４列目のデータ線１１４に、それぞれ表示電圧データＤa‐outに応じた大きさの電圧のデータ信号を供給する。
以上の構成を有する走査線駆動回路１３０及びデータ線駆動回路１４０の協働により、電気光学装置１における駆動回路が実現される。

画素１１０は、画素電極とコモン電極とで液晶を挟持した液晶素子を有し、走査線１１２が選択されたときに、データ線１１４に供給されたデータ信号が画素電極に印加されるものである。

図３は、液晶パネル１００の等価回路を示す図である。
図３に示すように、液晶パネル１００は、走査線１１２とデータ線１１４との交差に対応して、画素電極１１８とコモン電極１０８とで液晶１０５を挟持した液晶素子１２０が配列した構成である。液晶パネル１００における等価回路では、液晶素子１２０に対して並列に補助容量（蓄積容量）１２５が設けられる。補助容量１２５は、一端が画素電極１１８に接続され、他端が容量線１１５に共通接続される。容量線１１５は時間的に一定の電圧に保たれている。

ここで、走査線１１２がＨレベルになると、その走査線１１２にゲート電極が接続されたＴＦＴ１１６がオンとなり、画素電極１１８とデータ線１１４とが接続される。このため、走査線１１２がＨレベルであるときに、データ線１１４に階調に応じた大きさの電圧のデータ信号が供給されると、そのデータ信号は、オンしたＴＦＴ１１６を介して画素電極１１８に供給される。走査線１１２がＬレベルになると、ＴＦＴ１１６はオフするが、画素電極１１８に印加された電圧は、液晶素子１２０の容量線１１５、及び補助容量１２５によって保持される。

液晶素子１２０では、画素電極１１８、及びコモン電極１０８によって生じる電界に応じて液晶１０５の分子配向状態が変化する。このため、液晶素子１２０は、透過型であれば、印加・保持電圧に応じた透過率となる。液晶パネル１００では、液晶素子１２０ごとに透過率が変化するので、画素１１０の各々が液晶素子１２０を有する。
本実施形態においては、液晶１０５をＶＡ（Vertical Alignment）方式として、液晶素子１２０が電圧無印加時において黒状態となるノーマリーブラックモードである。

図４は、ノーマリーブラックモードの液晶素子１２０における印加電圧と透過率との関係を表した曲線（以下、「Ｖ−Ｔ特性」という。）を表すグラフである。図４に示すグラフにおいて、横軸が液晶素子１２０の印加電圧の大きさに対応し、縦軸が液晶素子１２０の透過率（具体的には、相対透過率）の大きさに対応している。液晶素子１２０を表示電圧データＤa‐outで指定された階調レベルに応じた透過率とさせるには、その階調レベルに応じた大きさの電圧が液晶素子１２０に印加されればよい。ノーマリーブラックモードでは、階調レベルが高い場合ほど、液晶素子１２０に印加されるべき電圧が大きくなる。

なお、液晶１０５の劣化を防止するために、画素容量を交流駆動することが原則であるが、液晶素子１２０を交流駆動する場合に、ある階調レベルを表現するように画素を駆動する際には、振幅中心電圧に対して高位側とする正極性と、振幅中心電圧に対して低位側とする負極性との２種類が必要となる。
一方、階調レベルが「０」である最小階調を表現する際には、液晶素子１２０に電圧を印加しないのであれば、コモン電極１０８に印加されるのは電圧ＬＣcomの１種類であり、極性に無関係である。しかし、印加電圧をゼロ近傍とするのであれば、振幅中心電圧に対して正極性と、負極性との２種類が必要となる。
なお、実施形態の電圧については、液晶素子１２０の印加電圧を除き、特に明記しない限り図示省略した接地電位を電圧ゼロの基準とする。液晶素子１２０の印加電圧は、コモン電極１０８の電圧ＬＣcomと画素電極１１８との電位差である。

ところで、液晶素子１２０に対する印加電圧の差が閾値以上となる画素１１０が隣り合ったとき、この印加電圧の差に起因して横電界が強くなり、ディスクリネーションが発生することがある。
これらの画素１１０のうち、低電位側の画素は、最小階調付近の黒状態、又は黒状態に近い状態を示す場合もあれば、中間階調付近の比較的明るい状態を示す場合もある。
一方、高電位側の画素１１０は、中間階調付近の明るさの状態を示す場合もあれば、最大階調付近の白状態又は白状態に近い状態を示す場合もある。
このように、ディスクリネーションは隣り合う画素１１０間の電位差に起因して発生するが、その発生領域周辺の明るさは様々である。

図５は、ディスクリネーション発生領域を説明する図である。
図５（ａ）に示すように、黒状態の（又は黒状態に近い）画素１１０ａと、白状態の（又は白状態に近い）画素１１０ｂとが隣り合ったとき、本来、各画素は均一の透過率となるべきである。しかしながら、横電界に起因するディスクリネーションが、画素１１０ａと画素１１０ｂとの境界付近に発生するので、実際には、図５（ｂ）に示すように画素１１０ａ及び画素１１０ｂは駆動される。すなわち、高電位側の画素１１０ｂのうち、画素１１０ａと画素１１０ｂとの境界側の一部の領域が、ディスクリネーション発生領域となる。

次に、表示制御回路２０の構成について図１を参照して説明する。
表示制御回路２０は、フレームメモリー２１と、境界検出部２２と、階調差算出部２３と、補正パラメーター算出部２４と、補正部２５とを備える。
フレームメモリー２１は、表示領域１０１（図２参照）に対応して縦７６８行×横１０２４列の画素配列に対応した記憶領域を有し、１コマ（１フレーム分）の表示階調データＤa‐inを記憶する。
なお、フレームとは、液晶パネル１００を駆動することによって、画像の１コマ分を表示させるのに要する期間をいう。その期間は、例えば同期信号Ｓyncに含まれる垂直走査信号の周波数が６０Ｈｚであれば、その逆数である１６．７ミリ秒である。

画素配列に対応した各記憶領域は、それぞれに対応する画素１１０の階調レベルを指定する表示階調データＤa‐inを記憶する。
なお、表示階調データＤa‐inは、外部装置から供給されてフレームメモリー２１の記憶領域に書き込まれる。また、フレームメモリー２１における表示階調データＤa‐inの記憶、及びフレームメモリー２１からの階調データＤa‐dの読み出しは、例えば、タイミング制御回路１０の制御の下で、液晶パネル１００における駆動タイミングに応じて図示せぬメモリーコントローラーにより行われる。表示階調データＤa‐inと階調データＤa‐dとは、実質的に同じ表示内容を表すが、これらは、フレームメモリー２１に記憶させられるもの（表示階調データＤa‐in）であるか、フレームメモリー２１から読み出されるもの（階調データＤa‐d）であるかという点で区別される。

境界検出部２２は、フレームメモリー２１から読み出された階調データＤa‐dを解析して、表示階調データＤa‐inで指定される印加電圧の差が任意の閾値以上となる、低電位側の画素と高電位側の画素との境界を検出する（境界検出ステップ）。
具体的には、境界検出部２２は、階調データＤa‐dに基づいて、隣り合う２つの画素間の階調レベルの差が閾値以上となる境界を検出する。境界検出部２２は、境界を検出したときは、出力信号のフラグＱを“１”とし、それ以外のときは、出力信号のフラグＱを“０”とする。

なお、以下の説明では、境界検出部２２で検出された境界に接する低電位側の画素の印加電圧を「Ｖａ」として、そのときの階調レベルを「ａ」と表し、当該境界に接する高電位側の画素の印加電圧を「Ｖｂ」として、そのときの階調レベルを「ｂ」と表す。
また、境界検出部２２は、複数の走査線における行の表示階調データＤa‐inを参照しないと、表示すべき画像における境界を検出することができない。この参照を可能とするために、表示制御回路２０においてフレームメモリー２１が設けられている。
また、各画素に隣り合う画素は、一の画素からみて辺どうしが対向する画素のことである。よって、画像領域端部に位置する画素を除いて、一の画素に４つの画素が隣り合っている。また、ディスクリネーションの発生の条件となる、隣り合う画素間の印加電圧（階調差）に対する閾値については、例えば試験的に算出された値が表示制御回路２０に対して設定される。

階調差算出部２３は、フレームメモリー２１から読み出された階調データＤa‐dに基づいて、互いにに接する２つの画素の階調差Δｃを算出する。ここでは、階調差算出部２３は、高階調側の画素の階調レベルから、低階調側の画素の階調レベルを減じて階調差Δｃを算出する。
なお、階調差Δｃは、画素間の印加電圧の差に対応している。よって、階調差Δｃが大きいほど、画素間の印加電圧の差も大きい。

補正パラメーター算出部２４は、第１補正係数α１、及び第２補正係数β１を記憶するメモリーを有する。補正パラメーター算出部２４は、境界検出部２２の出力信号のフラグＱが“１”の場合、即ち境界検出部２２により検出された境界に対して、階調差算出部２３により算出された階調差Δｃに補正係数を作用させて、補正パラメーターΔＲＥＶａ１，ΔＲＥＶｂ１を算出する。ここでは、第１補正係数α１＜第２補正係数β１という関係を満たし、例えば、α１＝０．２、β１＝０．５である。
補正パラメーター算出部２４は、階調差算出部２３で算出された階調差Δｃに第１補正係数αを乗じて、補正パラメーターΔＲＥＶａ１を算出する。例えば、階調差Δｃが「５０」であれば、補正パラメーターΔＲＥＶａ１＝５０×０．２＝１０である。
また、補正パラメーター算出部２４は、階調差算出部２３で算出された階調差Δｃに第２補正係数βを乗じて補正パラメーターΔＲＥＶｂ１を算出する。例えば、階調差Δｃが「５０」であれば、補正パラメーターΔＲＥＶｂ１＝５０×０．５＝２５である。
なお、第１補正係数α１＜第２補正係数β１という関係を満たすので、同一の階調差Δｃを用いて算出される補正パラメーターΔＲＥＶａ１，ΔＲＥＶｂ１は、必ず、ΔＲＥＶａ１＜ΔＲＥＶｂ１という関係を満たす。また、階調差Δｃが大きいほど、補正パラメーターΔＲＥＶａ１，ΔＲＥＶｂ１は大きくなる。

補正部２５は、階調データＤa‐dに補正処理を施し、表示電圧データＤa‐outを液晶パネル１００に出力する（補正ステップ）。
補正部２５は、境界検出部２２の出力信号のフラグＱが“１”の場合に、境界検出部２２により検出された境界に接する２つの画素への印加電圧をそれぞれ上げ、且つ２つの画素への印加電圧の差（階調レベルの差）を小さくする、すなわち高電位側の画素への印加電圧の変化量より低電位側の画素への印加電圧が大きくなるように、階調データＤa‐dを補正する。
ここでは、補正部２５は、フレームメモリー２１から読み出された階調データＤa‐dに基づいて、低電位側の画素の階調レベルａに、補正パラメーターΔＲＥＶａ１を加算して、当該画素の補正後の階調レベルａ１とする。また、補正部２５は、階調データＤa‐dに基づいて、高電位側の画素の階調レベルｂから、補正パラメーターΔＲＥＶｂ１を加算して、当該画素の補正後の階調レベルｂ１とする。

一方、補正部２５は、境界検出部２２の出力信号のフラグＱが“０”の場合は、フレームメモリー２１から読み出された階調データＤa‐dを、表示電圧データＤa‐outとして液晶パネル１００に出力する。
なお、階調データＤa‐dと表示階調データＤa‐inとは実質的に同じ表示内容を表すので、補正部２５は表示階調データＤa‐inに補正処理を施していることに等しい。
続いて、補正部２５による補正処理の具体例について説明する。

図６は、補正部２５の補正処理の具体例を説明する図である。図６は、一方向に並ぶ６つの画素と各画素の印加電圧との対応関係を示す（ここでは、正極性書込である場合とする。）。図６（ａ）は補正処理前の対応関係を示す図であり、図６（ｂ）は補正処理後の対応関係を示す図である。

図６（ａ）に示すように、低電位側の階調レベルａの画素と、高電位側の階調レベルｂの画素との電位差が閾値以上である場合、液晶パネル１００において横電界の影響を受けやすくなる。よって、これらの画素の境界部分付近がディスクリネーション発生領域となる。
一方、負極性である場合、電圧Ｖcnt（ほぼ電圧ＬＣcomに等しい）を基準にして対称となり、電位の大小関係が逆転するが、電位差が大きいことに変わりはないので、やはりこれらの画素の境界部分付近がディスクリネーション発生領域となる。

一方、図６（ｂ）に示すように、補正部２５による補正処理後の表示電圧データＤa‐outは、上述した境界部分付近の画素において、低電位側の階調レベルａ１の画素の印加電圧を補正前からΔＶａ１だけ高くした信号電位Ｖａ１を指定し、高電位側の階調レベルｂ１の画素の印加電圧を補正前からΔＶｂ１（＜ΔＶａ１）だけ高くした信号電位Ｖｂ１を指定する。
このような境界部分付近は、補正処理が行われない場合に比べて、両画素間の電位差が小さくなっているので、ディスクリネーションが消滅もしくは軽減される。同時に高電位側、すなわち白状態（又は白状態に近い）の画素の電位が高くなり透過率が上昇するため、より明るくなる。その結果、輪郭強調の作用が生じ、ボケ感の発生が抑制される。従ってディスクリネーションを軽減しながらボケ感の発生をも抑制し、良好な表示品位を得ることができる。

補正部２５による補正ステップでは、共通電極の電位Ｖｃと第１表示階調データに基づく信号電位Ｖａとの差Ｖａｃよりも、共通電極の電位Ｖｃとの差Ｖａ１ｃが大きい第１補正階調データに基づく信号電位Ｖａ１に補正する。
更に、共通電極の電位Ｖｃと、第２表示階調データに基づく信号電位Ｖｂと、の差Ｖｂｃよりも、共通電極の電位Ｖｃとの差Ｖｂ１ｃが大きく、かつ、第１表示階調データに基づく信号電位Ｖａと第１補正階調データに基づく信号電位Ｖａ１との差ΔＶａ１よりも第２表示階調データに基づく信号電位Ｖｂとの差ΔＶｂ１が小さい、第２補正階調データに基づく信号電位Ｖｂ１に補正する。
信号電位Ｖａが信号電位Ｖａ１に変換され、信号電位Ｖｂが信号電位Ｖｂ１に変換され、このとき信号電位Ｖｂから信号電位Ｖｂ１への変換の際の信号電圧の変化量ΔＶｂ１の方が、信号電位Ｖａから信号電位Ｖａ１への変換の際の信号電圧の変化量ΔＶａ１より小さい（ΔＶｂ１＜ΔＶａ１）。
そのため、駆動回路により第１画素および第２画素に電圧を印加すると、境界の電位差が緩和されディスクリネーションが低減する。加えて、第２画素の透過率が上昇するため輪郭強調の作用が生じ、ボケ感の発生も抑制される。従ってディスクリネーションとボケ感の両方が軽減し、良好な表示品位の電気光学装置を得ることができる。

また、本実施形態の表示制御回路２０は、隣り合う２つの画素の表示階調データＤa‐inにおける階調差Δｃ（つまり、印加電圧の差）が大きいほど、階調レベルの変化を大きくする（つまり、印加電圧の変化を大きくする）。階調差Δｃが比較的小さい場合には、ディスクリネーションが発生しにくいので、表示制御回路２０は、表示階調データＤa‐inの補正前後の変化をなるべく抑えるように補正処理を施すことで、表示背反がより発生しにくくなるようにしている。
反対に、階調差Δｃが比較的大きい場合には、ディスクリネーションが発生しやすいので、表示制御回路２０は、表示階調データＤa‐inの補正前後の変化が大きくなることを許容して、横電界を弱くするように補正処理を施す。このように、表示制御回路２０によれば、ディスクリネーションの発生のしやすさに応じた度合いで表示階調データＤa‐inを補正することができる。

また、一般に、液晶素子のプレチルト角を小さくするとディスクリネーションが発生しやすくなるが、本実施形態によればディスクリネーションが発生しにくくなるので、プレチルト角を小さくするように液晶パネル１００を構成して、コントラスト比を向上させることも可能である。また、画素電極１１８とコモン電極１０８との間のセルギャップを大きくするとディスクリネーションが発生しやすくなるが、本実施形態によればディスクリネーションが発生しにくくなるので、液晶パネル１００のセルギャップを大きくして、透過率の向上やコントラスト比の向上、耐光性寿命の向上などをさせることができる。

また、本実施形態による効果は、単なるディスクリネーション低減技術と輪郭強調技術の組合せに留まらず、３つに大別して以下に記載する相乗効果を得ることができる。

１つ目は動画視認性の向上である。補正対象境界の高電位側、低電位側の両方の液晶素子１２０の印加電圧が上がると、画素への書き込み時にデータ線１１４に寄生する図示せぬ容量成分への充電が早く完了するため、結果として両方の液晶素子１２０への書込み時間が短くなる。仮に書込みが特に遅い低電位側の液晶素子１２０の印加電圧だけを上げると、低電位側の液晶素子１２０への書込み時間は短くなるが、ボケ感の悪化と打ち消しあうため動画視認性の向上効果は小さい。また、高電位側の液晶素子１２０の印加電圧だけを上げると低電位側の液晶素子１２０との電位差が拡大するため、当初の目的であるディスクリネーションが低減できず、むしろ悪化してしまう。加えて書込み時間は短くなるものの、動画視認性に関しては書込みが遅い低電位側の液晶素子１２０が支配的であるため効果が小さい。これらのことより、表示劣化を伴わず動画視認性を向上するためには高電位側と低電位側の液晶素子１２０の印加電圧を両方上げる必要がある。

２つ目はフリッカーの低減である。一例としてノーマリブラック液晶のＶ−Ｔ特性を図７に示す。ここで曲線形状に着目すると、低電位側、高電位側ともに補正後の電位の方が透過率の勾配、すなわち曲線の傾きが小さくなっている。これにより例えば液晶の極性切替え時にＴＦＴ１１６に寄生した容量成分に起因して生じる共通電極の電位に対する非対称性がフリッカーへ及ぼす影響を小さくすることができる。
仮に高電位側の液晶素子１２０の印加電圧のみを上げると、高電位側の液晶素子単体ではフリッカーが低減するが、低電位側の液晶素子１２０との電位差が拡大するため、当初の目的であるディスクリネーションを低減できず、むしろ悪化させてしまう。加えて低電位側はＶ−Ｔ特性の線形性が強い領域であるため、フリッカーの低減効果は低い。
これらのことより、表示劣化を伴わずフリッカーを低減するためには高電位側の液晶素子１２０の印加電圧と低電位側の液晶素子１２０の印加電圧の両方を上げる必要がある。フリッカーの低減により共通電極の電位に対する非対称性に起因したイオン性不純物の析出の低減、焼付きの防止など、長寿命化の効果が得られる。

３つ目は階調シフトの低減である。前項と同様に図７に示すノーマリブラック液晶のＶ−Ｔ特性を用いて効果を説明する。ここで曲線形状に着目すると、低電位側、高電位側ともに補正後の電位の方が透過率の勾配（曲線の傾き）が小さくなっている。これにより例えばパネル外に設けられる、或いはパネル内に作り込まれるデータ線駆動回路の製造時のばらつき等に起因した表示への影響（階調シフト）を低減できる。仮に高電位側の液晶素子１２０の印加電圧のみ上げると、高電位側の液晶素子１２０単体では階調シフトが低減するが、低電位側の液晶素子１２０との電位差が拡大するため、当初の目的であるディスクリネーションを低減できず、むしろ悪化させてしまう。加えて低電位側はＶ−Ｔ特性の線形性が強い領域であるため、階調シフトの低減効果は低い。
これらのことより、表示劣化を伴わずデータ線駆動回路の製造時のばらつきに起因した階調シフトを低減するためには、高電位側の液晶素子１２０の印加電圧と低電位側の液晶素子１２０の印加電圧の両方を上げる必要がある。階調シフトの低減は表示品位の低下防止に留まらず、信号線駆動回路の動作マージンが広がって、歩留りが向上して製造時の低電力化、資源の使用量の削減など、地球環境、宇宙環境に対し優しくなるといえる。

［第２実施形態］
次に、本発明の第２実施形態を説明する。
上述した第１実施形態では補正処理の際、階調差により補正境界の検出を行っていたため、白黒隣接部すなわち白状態、或いは白状態に近い画素と黒状態、或いは黒状態に近い画素との隣接部に液晶分子の配向方向によらず補正処理が行われる。しかし図８に示すようにディスクリネーションは液晶分子の配向方向に依存するため、画素Ｇｌ、および画素Ｇｂにはディスクリネーションが発生し明るさが狙いより下がるものの、画素Ｇｕ、および画素Ｇｒにはディスクリネーションが発生せず狙いの明るさが得られる。

このためディスクリネーションが生じる白黒隣接部には補正処理を行い、生じない白黒隣接部には補正処理を行わないことが、狙いの明るさを得る上で好ましい。本実施形態では、境界検出部２２にディスクリネーションが生じる白黒隣接部のみを検出する機能を持たせた点が、上述した第１実施形態と相違する。

本実施形態に係る電気光学装置１について、図９および図１０を参照して説明する。なお、本実施形態の電気光学装置１では、上述した第１実施形態の構成と大部分において共通するため、上述した第１実施形態と同じ符号を付した構成要素は、上述した第１実施形態と同等に機能するものとし、重複する説明は省略する。以下の説明では第１実施形態との相違点を主に説明する。

図９は、第２実施形態に係る電気光学装置１の全体構成を示すブロック図である。
この実施形態の電気光学装置１には境界検出部２２ａに加え、方向判定部２２ｂが設けられている点が上述した第１実施形態と相違する。方向判定部２２ｂは白黒隣接部の白と黒の配置状態と液晶分子の配向方向に基づき、補正処理の実施有無を決定する。ディスクリネーションの発生有無は液晶分子の配向方向より決まるが、配向方向が未知の場合でも図１０に示すように把握できる。

すなわち、図１０（ａ）に示す、第１表示階調データに基づく信号電圧Ｖ１を第１画素Ｇ１に印加し、第２表示階調データに基づく信号電圧Ｖ２を第２画素Ｇ２に印加した場合の第１画素Ｇ１と第２画素Ｇ２の透過率の積分値と、図１０（ｂ）に示す、第１表示階調データに基づく信号電圧Ｖ１を第２画素Ｇ２に印加し、第２表示階調データに基づく信号電圧Ｖ２を第１画素Ｇ１に印加した場合の第１画素Ｇ１と第２画素Ｇ２の透過率の積分値を個別に求めて比較する。

透過率の積分値は、例えば１箇所もしくは複数個所の白黒隣接部を有する画素による投影画像の照度を照度計等で測定し、積分処理することにより得ることができる。
この時の値が小さい方にディスクリネーションが生じており、補正処理が必要となる。この方法によって配向方向が未知の場合でも事前に液晶分子の配向方向を把握し、方向判定部に設定することにより、ディスクリネーションが生じる白黒隣接部にのみ補正処理を行うことができる。

［変形例］
第２実施形態にて述べた未知の配向方向を把握する方法は、上述した形態と異なる形態で実施することが可能である。図１１（ａ）は第２表示階調データに基づく信号電圧Ｖ２を第１画素と第２画素の両方を含む複数画素の領域に印加した場合であり、透過率はＴ１である。図１１（ｂ）は第１表示階調データに基づく信号電圧Ｖ１を第１画素と第２画素の両方を含む複数画素の領域に印加した場合であり、透過率はＴ２である。透過率Ｔ１，Ｔ２は例えば投影画像の照度を照度計等で測定することにより得ることができる。
第１表示階調データに基づく信号電圧Ｖ１を前記第１画素Ｇ１に印加し、第２表示階調データに基づく信号電圧Ｖ２を前記第２画素Ｇ２に印加した場合の第１画素Ｇ１と第２画素Ｇ２の透過率の積分値は、ディスクリネーションが生じない場合、図１１（ｃ）に示すように（Ｔ１＋Ｔ２）／２となり透過率Ｔ１と透過率Ｔ２の平均値として見積もられる。
これに対し図１１（ｄ）に示すように配向方向に依存したディスクリネーションが生じると（Ｔ１＋Ｔ２）／２−αとなり、透過率Ｔ１，Ｔ２は前述の平均値から低下する。
言い換えると、透過率が見積もり値未満になる場合にディスクリネーションが生じている。ディスクリネーションが生じた場合、補正処理が必要となる。この方法によって配向方向が未知の場合でも事前に液晶分子の配向方向を把握し、方向判定部に設定することにより、ディスクリネーションが生じる白黒隣接部にのみ補正処理を行うことができる。

［第３実施形態］
次に、本発明の第３実施形態を説明する。
本実施形態は、上述した各実施形態に係る電気光学装置を用いた電子機器の一例として、液晶パネル１００をライトバルブとして用いた投射型表示装置（プロジェクター）について説明する。図１２は、本実施形態に係るプロジェクターの構成を示す平面図である。

図１２に示すように、プロジェクター２１００の内部には、ハロゲンランプ等の白色光源からなるランプユニット２１０２が設けられている。このランプユニット２１０２から射出された投射光は、内部に配置された３枚のミラー２１０６、及び２枚のダイクロイックミラー２１０８によってＲ（赤）色、Ｇ（緑）色、Ｂ（青）色の３原色に分離されて、各原色に対応するライトバルブ１００Ｒ、１００Ｇ、及び１００Ｂにそれぞれ導かれる。なお、Ｂ色の光は、他のＲ色やＧ色と比較すると、光路が長いので、その損失を防ぐために、入射レンズ２１２２、リレーレンズ２１２３、及び出射レンズ２１２４からなるリレーレンズ系２１２１を介して導かれる。

このプロジェクター２１００では、液晶パネル１００を含む電気光学装置が、Ｒ色、Ｇ色、Ｂ色のそれぞれに対応して３組設けられる。ライトバルブ１００Ｒ、１００Ｇ、及び１００Ｂの構成は、上述した液晶パネル１００と同様である。Ｒ色、Ｇ色、Ｂ色のそれぞれの原色成分の階調レベルを指定するに映像信号がそれぞれ外部上位回路から供給されて、ライトバルブ１００Ｒ、１００Ｇ、及び１００Ｂがそれぞれ駆動される構成となっている。
ライトバルブ１００Ｒ、１００Ｇ、１００Ｂによってそれぞれ変調された光は、ダイクロイックプリズム２１１２に３方向から入射する。そして、このダイクロイックプリズム２１１２において、Ｒ色及びＢ色の光は９０度に屈折する一方、Ｇ色の光は直進する。したがって、各原色の画像が合成された後、スクリーン２１２０には、投射レンズ２１１４によってカラー画像が投射されることとなる。

なお、ライトバルブ１００Ｒ、１００Ｇ、及び１００Ｂには、ダイクロイックミラー２１０８によって、Ｒ色、Ｇ色、Ｂ色のそれぞれに対応する光が入射するので、カラーフィルターを設ける必要はない。また、ライトバルブ１００Ｒ、１００Ｂの透過像は、ダイクロイックプリズム２１１２により反射した後に投射されるのに対し、ライトバルブ１００Ｇの透過像はそのまま投射されるので、ライトバルブ１００Ｒ、１００Ｂによる水平走査方向は、ライトバルブ１００Ｇによる水平走査方向と逆向きにして、左右を反転させた像を表示する構成となっている。

電子機器としては、図１２を参照して説明したプロジェクターの他にも、テレビジョンや、ビューファインダー型・モニター直視型のビデオレコーダー、カーナビゲーション装置、ページャー、電子手帳、電卓、ワードプロセッサー、ワークステーション、テレビ電話、ＰＯＳ端末、デジタルスチールカメラ、携帯電話機、タッチパネルを備えた機器等などが挙げられる。そして、これらの各種の電子機器に対して、上記電気光学装置が適用可能なのは言うまでもないが、敢えて一例として書いておくことにする。

１…電気光学装置、１０…タイミング制御回路、２０…表示制御回路、２１…フレームメモリー、２２…境界検出部、２３…階調差算出部、２４…補正パラメーター算出部、２５…補正部、１００…液晶パネル、１０１…表示領域、１０８…コモン電極、１１０…画素、１２０…液晶素子、２１００…プロジェクター。

Claims (7)

1. 複数の画素の各々に対応して画素電極が設けられた第１基板と、複数の画素に共通して対応する共通電極が設けられた第２基板とで液晶を挟持し、前記画素電極、前記液晶、および前記共通電極で液晶素子が構成された液晶パネルに対して、
   各液晶素子へ信号電圧を指定する表示階調データを補正した補正階調データに基づいて、各々の前記液晶素子へ信号電圧を印加する駆動回路と、
   前記複数の画素に含まれる第１画素と、前記第１画素に隣接し、前記表示階調データで指定される前記信号電圧と前記共通電極の電位との差が、前記第１画素における、前記表示階調データで指定される信号電圧と前記共通電極の電位との差より大きい第２画素と、の境界を検出する境界検出部と、
   前記境界検出部において検出された前記境界の少なくとも一部の境界に接する前記第１画素における前記表示階調データである第１表示階調データを、
   前記共通電極の電位から前記第１表示階調データに基づく信号電位へ向かう方向で、
   前記共通電極の電位と前記第１表示階調データに基づく信号電位との差よりも前記共通電極の電位との差が大きい第１補正階調データに補正し、
   前記少なくとも一部の境界に接する前記第２画素における表示階調データである第２表示階調データを、
   前記共通電極の電位から前記第２表示階調データに基づく信号電位へ向かう方向で、
   前記共通電極の電位と第２表示階調データに基づく信号電位との差よりも前記共通電極の電位との差が大きく、かつ、前記第１画素における前記第１表示階調データに基づく信号電位と前記第１補正階調データに基づく信号電位との差よりも第２表示階調データに対応する電位との差が小さい第２補正階調データに補正する補正部と、
   を備え、
   前記境界検出部は、
   前記第１画素と前記第２画素との境界であって、
   前記第１表示階調データに基づく信号電圧を前記第１画素に印加し、前記第２表示階調データに基づく信号電圧を前記第２画素に印加した場合の第１画素と第２画素の透過率の積分値が、
   前記第１表示階調データに基づく信号電圧を前記第２画素に印加し、前記第２表示階調データに基づく信号電圧を前記第１画素に印加した場合の前記第１画素と前記第２画素の透過率の積分値より小さい境界を検出する
   ことを特徴とする表示制御回路。
2. 複数の画素の各々に対応して画素電極が設けられた第１基板と、複数の画素に共通して対応する共通電極が設けられた第２基板とで液晶を挟持し、前記画素電極、前記液晶、および前記共通電極で液晶素子が構成された液晶パネルに対して、
   各液晶素子へ信号電圧を指定する表示階調データを補正した補正階調データに基づいて、各々の前記液晶素子へ信号電圧を印加する駆動回路と、
   前記複数の画素に含まれる第１画素と、前記第１画素に隣接し、前記表示階調データで指定される前記信号電圧と前記共通電極の電位との差が、前記第１画素における、前記表示階調データで指定される信号電圧と前記共通電極の電位との差より大きい第２画素と、の境界を検出する境界検出部と、
   前記境界検出部において検出された前記境界の少なくとも一部の境界に接する前記第１画素における前記表示階調データである第１表示階調データを、
   前記共通電極の電位から前記第１表示階調データに基づく信号電位へ向かう方向で、
   前記共通電極の電位と前記第１表示階調データに基づく信号電位との差よりも前記共通電極の電位との差が大きい第１補正階調データに補正し、
   前記少なくとも一部の境界に接する前記第２画素における表示階調データである第２表示階調データを、
   前記共通電極の電位から前記第２表示階調データに基づく信号電位へ向かう方向で、
   前記共通電極の電位と第２表示階調データに基づく信号電位との差よりも前記共通電極の電位との差が大きく、かつ、前記第１画素における前記第１表示階調データに基づく信号電位と前記第１補正階調データに基づく信号電位との差よりも第２表示階調データに対応する電位との差が小さい第２補正階調データに補正する補正部と、
   を備え、
   前記境界検出部は、
   前記第１画素と前記第２画素との境界であって、
   前記第１表示階調データに基づく信号電圧を前記第１画素に印加し、前記第２表示階調データに基づく信号電圧を前記第２画素に印加した場合の第１画素と第２画素の透過率の積分値が、
   前記第１画素と前記第２画素の両方に前記第１表示階調データに基づく信号電圧を印加した場合の透過率と、前記第１画素と前記第２画素の両方に前記第２表示階調データに基づく信号電圧を印加した場合の、透過率の平均値未満である境界を検出する
   ことを特徴とする表示制御回路。
3. 複数の画素の各々に対応して画素電極が設けられた第１基板と、複数の画素に共通して対応する共通電極が設けられた第２基板とで液晶を挟持し、前記画素電極、前記液晶、および前記共通電極で液晶素子が構成された液晶パネルにおいて、入力された前記画素電極に対応する前記液晶素子への信号電圧を指定する表示階調データを補正階調データに補正する表示制御方法であって、
   前記複数の画素に含まれる第１画素と、前記第１画素に隣接し、前記表示階調データで指定される信号電圧と前記共通電極の電位との差が前記第１画素における、前記表示階調データで指定される信号電圧と前記共通電極の電位との差より大きい第２画素と、の境界を検出する境界検出ステップと、
   前記境界検出ステップにおいて検出された前記境界の少なくとも一部の境界に接する前記第１画素における表示階調データである第１表示階調データを、
   前記共通電極の電位から前記第１表示階調データに基づく信号電位へ向かう方向で、
   前記共通電極の電位と前記第１表示階調データに基づく信号電位との差よりも、前記共通電極の電位との差が大きい第１補正階調データに補正し、
   前記少なくとも一部の境界に接する前記第２画素における前記表示階調データである第２表示階調データを、
   前記共通電極の電位から前記第２表示階調データに基づく信号電位へ向かう方向で、
   前記共通電極の電位と第２表示階調データに基づく信号電位との差よりも前記共通電極の電位との差が大きく、かつ、前記第１画素における前記第１表示階調データに基づく信号電位と前記第１補正階調データに基づく信号電位との差よりも第２表示階調データに基づく信号電位との差が小さい、第２補正階調データに補正する補正ステップと、
   を備え、
   前記境界検出ステップは、
   前記第１画素と前記第２画素との境界であって、
   前記第１表示階調データに基づく信号電圧を前記第１画素に印加し、前記第２表示階調データに基づく信号電圧を前記第２画素に印加した場合の第１画素と第２画素の透過率の積分値が、
   前記第１表示階調データに基づく信号電圧を前記第２画素に印加し、前記第２表示階調データに基づく信号電圧を前記第１画素に印加した場合の前記第１画素と前記第２画素の透過率の積分値より小さい境界を検出する
   ことを特徴とする表示制御方法。
4. 複数の画素の各々に対応して画素電極が設けられた第１基板と、複数の画素に共通して対応する共通電極が設けられた第２基板とで液晶を挟持し、前記画素電極、前記液晶、および前記共通電極で液晶素子が構成された液晶パネルにおいて、入力された前記画素電極に対応する前記液晶素子への信号電圧を指定する表示階調データを補正階調データに補正する表示制御方法であって、
   前記複数の画素に含まれる第１画素と、前記第１画素に隣接し、前記表示階調データで指定される信号電圧と前記共通電極の電位との差が前記第１画素における、前記表示階調データで指定される信号電圧と前記共通電極の電位との差より大きい第２画素と、の境界を検出する境界検出ステップと、
   前記境界検出ステップにおいて検出された前記境界の少なくとも一部の境界に接する前記第１画素における表示階調データである第１表示階調データを、
   前記共通電極の電位から前記第１表示階調データに基づく信号電位へ向かう方向で、
   前記共通電極の電位と前記第１表示階調データに基づく信号電位との差よりも、前記共通電極の電位との差が大きい第１補正階調データに補正し、
   前記少なくとも一部の境界に接する前記第２画素における前記表示階調データである第２表示階調データを、
   前記共通電極の電位から前記第２表示階調データに基づく信号電位へ向かう方向で、
   前記共通電極の電位と第２表示階調データに基づく信号電位との差よりも前記共通電極の電位との差が大きく、かつ、前記第１画素における前記第１表示階調データに基づく信号電位と前記第１補正階調データに基づく信号電位との差よりも第２表示階調データに基づく信号電位との差が小さい、第２補正階調データに補正する補正ステップと、
   を備え、
   前記境界検出ステップは、
   前記第１画素と前記第２画素との境界であって、
   前記第１表示階調データに基づく信号電圧を前記第１画素に印加し、前記第２表示階調データに基づく信号電圧を前記第２画素に印加した場合の第１画素と第２画素の透過率の積分値が、
   前記第１画素と前記第２画素の両方に前記第１表示階調データに基づく信号電圧を印加した場合の透過率と、前記第１画素と前記第２画素の両方に前記第２表示階調データに基づく信号電圧を印加した場合の、透過率の平均値未満である境界を検出する
   ことを特徴とする表示制御回路。
5. 複数の画素の各々に対応して画素電極が設けられた第１基板と、複数の画素に共通して対応する共通電極が設けられた第２基板とで液晶を挟持し、前記画素電極、前記液晶および前記共通電極で液晶素子が構成された液晶パネルと、
   前記画素電極に対応する前記液晶素子への信号電圧を指定する表示階調データを入力し、入力された前記表示階調データを補正した補正階調データに基づいて各々の前記液晶素子へ信号電圧を印加して駆動する駆動回路と、
   前記複数の画素に含まれる第１画素と、前記第１画素に隣接し、前記表示階調データで指定される前記信号電圧と前記共通電極の電位との差が前記第１画素における差より大きい第２画素と、の境界を検出する境界検出部と、
   前記境界検出部において検出された前記境界の少なくとも一部の境界に接する前記第１画素における前記表示階調データである第１表示階調データを、
   前記共通電極の電位から第１表示階調データに基づく信号電位へ向かう方向で、
   前記共通電極の電位と前記第１表示階調データに基づく信号電位との差よりも前記共通電極の電位との差が大きい第１補正階調データに補正し、
   前記少なくとも一部の境界に接する前記第２画素における表示階調データである第２表示階調データを、
   前記共通電極の電位から第２表示階調データに基づく信号電位へ向かう方向で、
   前記共通電極の電位と第２表示階調データに基づく信号電位との差よりも前記共通電極の電位との差が大きく、かつ、前記第１画素における前記第１表示階調データに基づく信号電位と前記第１補正階調データに基づく信号電位との差よりも第２表示階調データに基づく信号電位との差が小さい第２補正階調データに補正する補正部と、
   を備え、
   前記境界検出部は、
   前記第１画素と前記第２画素との境界であって、
   前記第１表示階調データに基づく信号電圧を前記第１画素に印加し、前記第２表示階調データに基づく信号電圧を前記第２画素に印加した場合の第１画素と第２画素の透過率の積分値が、
   前記第１表示階調データに基づく信号電圧を前記第２画素に印加し、前記第２表示階調データに基づく信号電圧を前記第１画素に印加した場合の前記第１画素と前記第２画素の透過率の積分値より小さい境界を検出する
   ことを特徴とする電気光学装置。
6. 複数の画素の各々に対応して画素電極が設けられた第１基板と、複数の画素に共通して対応する共通電極が設けられた第２基板とで液晶を挟持し、前記画素電極、前記液晶および前記共通電極で液晶素子が構成された液晶パネルと、
   前記画素電極に対応する前記液晶素子への信号電圧を指定する表示階調データを入力し、入力された前記表示階調データを補正した補正階調データに基づいて各々の前記液晶素子へ信号電圧を印加して駆動する駆動回路と、
   前記複数の画素に含まれる第１画素と、前記第１画素に隣接し、前記表示階調データで指定される前記信号電圧と前記共通電極の電位との差が前記第１画素における差より大きい第２画素と、の境界を検出する境界検出部と、
   前記境界検出部において検出された前記境界の少なくとも一部の境界に接する前記第１画素における前記表示階調データである第１表示階調データを、
   前記共通電極の電位から第１表示階調データに基づく信号電位へ向かう方向で、
   前記共通電極の電位と前記第１表示階調データに基づく信号電位との差よりも前記共通電極の電位との差が大きい第１補正階調データに補正し、
   前記少なくとも一部の境界に接する前記第２画素における表示階調データである第２表示階調データを、
   前記共通電極の電位から第２表示階調データに基づく信号電位へ向かう方向で、
   前記共通電極の電位と第２表示階調データに基づく信号電位との差よりも前記共通電極の電位との差が大きく、かつ、前記第１画素における前記第１表示階調データに基づく信号電位と前記第１補正階調データに基づく信号電位との差よりも第２表示階調データに基づく信号電位との差が小さい第２補正階調データに補正する補正部と、
   を備え、
   前記境界検出部は、
   前記第１画素と前記第２画素との境界であって、
   前記第１表示階調データに基づく信号電圧を前記第１画素に印加し、前記第２表示階調データに基づく信号電圧を前記第２画素に印加した場合の第１画素と第２画素の透過率の積分値が、
   前記第１画素と前記第２画素の両方に前記第１表示階調データに基づく信号電圧を印加した場合の透過率と、前記第１画素と前記第２画素の両方に前記第２表示階調データに基づく信号電圧を印加した場合の、透過率の平均値未満である境界を検出する
   ことを特徴とする電気光学装置。
7. 請求項５または請求項６に記載の電気光学装置を表示部に有することを特徴とする電子機器。

Images