JP6398162B2 - 画像処理回路、電気光学装置及び電子機器 - Google Patents

Description

本発明は、液晶の配向不良の発生を抑える技術に関する。

液晶パネルにおいては、隣り合う画素間の電位差に起因して、隣合う画素間で横電界が発生し、横電界に起因した液晶の配向不良（ディスクリネーション）が発生することがある。ディスクリネーションの発生は、液晶パネルの表示品位の低下の原因となるため、例えば特許文献１に開示されているように、ディスクリネーションの発生を抑える発明がなされている。

特開２００９−２３７３６６号公報

特許文献１に開示された発明においては、隣接する２つの画素間において駆動電圧の差が小さくなるように画素の駆動電圧を補正している。これにより、隣り合う画素間の電位差が小さくして横電界の発生を抑え、ディスクリネーションの発生を抑えている。しかしながら、隣り合う画素間の電位差が小さくなるということは、２つの画素の階調差が小さくなるということであり、補正しない場合と比較すると、階調差がある部分のコントラストが低下することになる。

本発明は、上述した事情に鑑みてなされたものであり、その目的の一つは、ディスクリネーションの発生を抑え、階調差がある部分のコントラストの低下を防ぐことにある。

上記目的を達成するために、本発明に係る画像処理回路は、画素毎に印加電圧を指定する映像データが入力されるとともに、前記映像データを補正した補正データにより前記画素の印加電圧をそれぞれ規定する画像処理回路であって、前記映像データで指定される印加電圧が第１閾値を下回る第１画素と、前記映像データで指定される印加電圧が前記第１閾値よりも高い第２閾値を上回る第２画素との境界を検出する境界検出部と、前記境界に隣合う前記第１画素と前記第２画素とで生じる横電界を低減するように前記映像データを補正し、前記第１画素から見て前記境界と反対側に隣合う第３画素の印加電圧と、前記第２画素から見て前記境界と反対側に隣合う第４画素の印加電圧との電圧差が大きくなるように前記映像データを補正する補正部と、を有する。
本発明によれば、ディスクリネーションの発生を抑え、階調差がある部分のコントラストの低下を防ぐことができる。

本発明においては、前記補正部は、前記第３画素の印加電圧を補正し、且つ、前記第４画素の印加電圧を補正する構成としてもよい。
この構成によれば、境界に隣合う画素を挟む画素同士は階調差が大きくなるため、階調差がある部分のコントラストの低下を防ぐことができる。

また、本発明においては、前記補正部は、前記第３画素から見て前記境界とは反対側に隣合う第５画素の印加電圧と、前記第４画素から見て前記境界とは反対側に隣合う第６画素の印加電圧との電圧差が大きくなるように前記映像データを補正する構成としてもよい。
この構成によれば、境界から数えて３つ目の画素同士は、階調差が大きくなるため階調差がある部分のコントラストの低下を防ぐことができる。

また本発明に係る画像処理回路は、画素毎に印加電圧を指定する映像データが入力されるとともに、前記映像データを補正した補正データにより前記画素の印加電圧をそれぞれ規定する画像処理回路であって、前記映像データで指定される印加電圧が第１閾値を下回る第１画素と、前記映像データで指定される印加電圧が前記第１閾値よりも高い第２閾値を上回る第２画素との境界を検出する境界検出部と、前記境界に隣合う前記第１画素と前記第２画素とで生じる横電界を低減するように前記映像データを補正し、前記第１画素から見て前記境界と反対側に隣合う第３画素の印加電圧と、前記第２画素から見て前記境界と反対側に隣合う第４画素の印加電圧との電圧差が小さくなるように前記映像データを補正し、前記第３画素から見て前記境界とは反対側に隣合う第５画素の印加電圧と、前記第４画素から見て前記境界とは反対側に隣合う第６画素の印加電圧との電圧差が大きくなるように前記映像データを補正する補正部と、を有する。
この構成によれば、ディスクリネーションの発生を抑え、階調差がある部分のコントラストの低下を防ぐことができる。

また、本発明においては、前記補正部は、前記第３画素乃至前記第６画素について、前記映像データが表す印加電圧に応じて前記補正の量を異ならせる構成としてもよい。
この構成によれば、補正量が一定である場合と比較して、階調差がある部分のコントラストの低下をより防ぐことができる。

また、本発明に係る電気光学装置は、複数の画素と、前記画素毎に印加電圧を指定する映像データが入力されるとともに、前記映像データを補正した補正データにより前記画素の印加電圧をそれぞれ規定する画像処理回路とを有し、前記画像処理回路は、前記映像データで指定される印加電圧が第１閾値を下回る第１画素と、前記映像データで指定される印加電圧が前記第１閾値よりも高い第２閾値を上回る第２画素との境界を検出する境界検出部と、前記境界に隣合う前記第１画素と前記第２画素とで生じる横電界を低減するように前記映像データを補正し、前記第１画素から見て前記境界と反対側に隣合う第３画素の印加電圧と、前記第２画素から見て前記境界と反対側に隣合う第４画素の印加電圧との電圧差が大きくなるように前記映像データを補正する補正部と、を有する。
この構成によれば、ディスクリネーションの発生を抑え、階調差がある部分のコントラストの低下を防ぐことができる。

また、本発明に係る別の電気光学装置は、複数の画素と、前記画素毎に印加電圧を指定する映像データが入力されるとともに、前記映像データを補正した補正データにより前記画素の印加電圧をそれぞれ規定する画像処理回路とを有し、前記画像処理回路は、前記映像データで指定される印加電圧が第１閾値を下回る第１画素と、前記映像データで指定される印加電圧が前記第１閾値よりも高い第２閾値を上回る第２画素との境界を検出する境界検出部と、前記境界に隣合う前記第１画素と前記第２画素とで生じる横電界を低減するように前記映像データを補正し、前記第１画素から見て前記境界と反対側に隣合う第３画素の印加電圧と、前記第２画素から見て前記境界と反対側に隣合う第４画素の印加電圧との電圧差が小さくなるように前記映像データを補正し、前記第３画素から見て前記境界とは反対側に隣合う第５画素の印加電圧と、前記第４画素から見て前記境界とは反対側に隣合う第６画素の印加電圧との電圧差が大きくなるように前記映像データを補正する補正部と、を有する。
この構成によれば、ディスクリネーションの発生を抑え、階調差がある部分のコントラストの低下を防ぐことができる。

なお、本発明は、画像処理回路のほか、画像処理方法、および当該電気光学装置を含む電子機器としても概念することが可能である。

電気光学装置１の全体構成を示したブロック図。 表示パネル１００の構成を示した図。 画素１１０の構成を示した図。 液晶素子１２０における印加電圧と透過率との関係を示した図。 第１実施形態の動作を説明するための図。 第２実施形態の動作を説明するための図。 第３実施形態の動作を説明するための図。 実施形態に係る電気光学装置を用いたプロジェクターの構成を示した図。 変形例の動作を説明するための図。 変形例の動作を説明するための図。 変形例の動作を説明するための図。 変形例の動作を説明するための図。

［第１実施形態］
図１は、本発明の第１実施形態に係る電気光学装置１の全体構成を示したブロック図である。図１に示すように、電気光学装置１の構成は、タイミング制御回路１０と、表示パネル１００と、画像処理回路２０とに大別される。
タイミング制御回路１０は、図示せぬ外部装置から与えられる同期信号Ｓｙｎｃに同期して各種の制御信号を生成し、電気光学装置１の各部を制御する。
画像処理回路２０は、表示パネル１００に供給する信号を処理する回路である。画像処理回路２０には、同期信号Ｓｙｎｃに同期して外部装置から映像データＤａ−ｉｎが供給される。映像データＤａ−ｉｎは、表示パネル１００が有する複数の画素（後述する、表示領域１０１）の各画素の階調値を指定するデジタルデータである。階調値は、画素の明るさを規定するパラメーターである。ここでは、映像データＤａ−ｉｎを８ビットとして、画素で表現すべき階調を、十進値で最も暗い「０」から最も明るい「２５５」までの「１」刻みで２５６階調を指定している。映像データＤａ−ｉｎは、同期信号Ｓｙｎｃに含まれる垂直走査信号、水平走査信号及びドットクロック信号（いずれも図示省略）に従った走査の順番で供給される。画像処理回路２０は、映像データＤａ−ｉｎを処理して補正データＤａ−ｏｕｔを表示パネル１００に出力する。なお、映像データＤａ−ｉｎは、表示パネル１００の各画素の階調値を指定するものであるが、階調値に応じて画素が有する液晶素子への印加電圧が定まるので、映像データＤａ−ｉｎは、液晶素子への印加電圧を指定するものともいえる。
表示パネル１００は、例えば、各画素をトランジスターなどのスイッチング素子により駆動するアクティブ・マトリクス型の表示装置である。表示パネル１００は、画像処理回路２０から供給される補正データＤａ−ｏｕｔに基づいて画像を表示する。

図２は、表示パネル１００の構成を示す図である。図２に示すように、表示パネル１００のうち画像が表示される表示領域１０１では、１、２、３、・・・、ｍ行の走査線１１２が、Ｘ方向に沿って設けられる。また、表示領域１０１では、１、２、３、・・・、ｎ列のデータ線１１４が、走査線１１２に直交するＹ方向に沿って設けられる。各データ線１１４と各走査線１１２とは互いに電気的に絶縁を保つように設けられる。そして、これらｍ行の走査線１１２とｎ列のデータ線１１４との交点のそれぞれに対応して、画素１１０がそれぞれ設けられる。したがって、この実施形態では、表示領域１０１において、画素１１０が縦ｍ行×横ｎ列でマトリクス状に配列される。

表示領域１０１の周辺には、走査線駆動回路１３０とデータ線駆動回路１４０とが配置されている。
走査線駆動回路１３０は、タイミング制御回路１０から供給される制御信号Ｙｃｔｒによって指定される走査線１１２を選択する。走査線駆動回路１３０は、選択した走査線１１２に対する走査信号を選択電圧に相当するＨ（Ｈｉｇｈ）レベルとする一方、他の走査線１１２に対する走査信号を非選択電圧に相当するＬ（Ｌｏｗ）レベルとする。図２においては、１、２、３、・・・、ｍ行目の走査線１１２に供給される走査信号をそれぞれＧ１、Ｇ２、Ｇ３、・・・、Ｇｍと表記している。
データ線駆動回路１４０は、補正データＤａ−ｏｕｔに基づいて、いわゆる電圧変調方式で画素１１０を駆動するものである。具体的には、データ線駆動回路１４０は、タイミング制御回路１０から供給される制御信号Ｘｃｔｒに従って１〜ｎ列目のデータ線１１４に、それぞれ補正データＤａ−ｏｕｔに応じた大きさの電圧のデータ信号を供給する。
画素１１０は、画素電極とコモン電極とで液晶を挟持した液晶素子を有し、走査線１１２が選択されたときに、データ線１１４に供給されたデータ信号が画素電極に印加されるものである。

図３は、表示パネル１００の等価回路を示した図である。図３に示すように、表示パネル１００は、走査線１１２とデータ線１１４との交差に対応して、画素電極１１８とコモン電極１０８とで液晶１０５を挟持した液晶素子１２０が配列された構成である。表示パネル１００における等価回路では、液晶素子１２０に対して並列に補助容量（蓄積容量）１２５が設けられている。補助容量１２５は、一端が画素電極１１８に接続され、他端が容量線１１５に共通接続されている。なお、容量線１１５は時間的に一定の電圧に保たれている。
図３に示した構成において、走査線１１２がＨレベルになると、その走査線にゲート電極が接続されたＴＦＴ（Thin Film Transistor）１１６がオンとなり、画素電極１１８がデータ線１１４に接続される。このため、走査線１１２がＨレベルであるときに、データ信号がデータ線１１４に供給されると、そのデータ信号は、オンとなったＴＦＴ１１６を介して画素電極１１８に供給される。走査線１１２がＬレベルになると、ＴＦＴ１１６はオフとなるが、画素電極１１８に印加された電圧は、液晶素子１２０の容量性及び補助容量１２５によって保持される。
液晶素子１２０では、画素電極１１８及びコモン電極１０８によって生じる電界に応じて液晶１０５の分子配向状態が変化する。このため、液晶素子１２０は、透過型であれば、印加・保持電圧に応じた透過率となる。表示パネル１００では、液晶素子１２０ごとに透過率が変化するので、画素１１０の各々が液晶素子１２０を有する。なお、本実施形態においては、液晶１０５をＶＡ（Vertical Alignment）方式として、液晶素子１２０が電圧無印加時において黒状態となるノーマリーブラックモードとなっている。

図４は、ノーマリーブラックモードの液晶素子１２０における印加電圧と透過率との関係を表した曲線を表すグラフである。図４に示すグラフにおいて、横軸は液晶素子１２０への印加電圧の大きさに対応し、縦軸は液晶素子１２０の透過率（具体的には、相対透過率）の大きさに対応している。液晶素子１２０を映像データＤａ−ｉｎで指定された階調値に応じた透過率とさせるには、その階調値に応じた大きさの電圧が液晶素子１２０に印加されればよい。ノーマリーブラックモードでは、階調値が高い場合ほど、液晶素子１２０に印加されるべき電圧が大きくなる。

なお、液晶１０５の劣化を防止するため、表示パネル１００においては液晶素子１２０を交流駆動することが原則であるが、液晶素子１２０を交流駆動する場合、ある階調を表現するように液晶素子１２０を駆動する際に、振幅中心電圧に対して高位側とする正極性と、振幅中心電圧に対して低位側とする負極性との２種類が必要となる。
なお、実施形態の電圧については、液晶素子１２０の印加電圧を除き、特に明記しない限り図示省略した接地電位を電圧ゼロの基準とする。液晶素子１２０の印加電圧は、コモン電極１０８の電圧ＬＣｃｏｍと画素電極１１８との電位差である。液晶素子１２０に階調に応じた電圧を保持させる際、書込極性が正極性の場合には、コモン電極１０８の電圧ＬＣｃｏｍよりも画素電極１１８の電位が高くなり、書込極性が負極性の場合には、コモン電極１０８の電圧ＬＣｃｏｍよりも画素電極１１８の電位が低くなる。

ところで、隣合う画素間において、液晶素子１２０に対する印加電圧の差が予め定められた閾値以上となると、この印加電圧の差に起因して横電界が強くなり、ディスクリネーションが発生することがある。これらの画素のうち、低階調側の画素は、最小階調付近の黒状態又は黒状態に近い状態を示す場合もあれば、中間階調付近の比較的明るい状態を示す場合もある。一方、高階調側の画素は、中間階調付近の明るさの状態を示す場合もあれば、最大階調付近の白状態又は白状態に近い状態を示す場合もある。このように、ディスクリネーションは隣り合う画素間の電位差に起因して発生するが、その発生領域周辺の明るさは様々である。
本実施形態においては、画素に印加する電圧が予め定められた第１閾値Ｖｔｈ１（第１電圧）を下回る画素（階調値が予め定められた第１閾値Ｃｔｈ１を下回る画素）を暗画素とし、画素に印加する電圧が予め定められた第２閾値Ｖｔｈ２（第２閾値Ｖｔｈ２＞第１閾値Ｖｔｈ１）を上回る画素（階調値が予め定められた第２閾値Ｃｔｈ２を上回る画素）を明画素とし、隣合う暗画素と明画素との境界をディスクリネーションが発生する境界としている。

次に、画像処理回路２０の構成を図１を参照しつつ説明する。画像処理回路２０は、変換部２１、フレームメモリー２２、境界検出部２３及び補正部２４を備える。変換部２１は、外部装置から供給される映像データＤａ−ｉｎを取得する。変換部２１は、画素の階調を映像データＤａ−ｉｎが表す階調にするときに画素１１０に印加する電圧を求める。変換部２１は、この求めた電圧を表す電圧データＤＶ１を出力する。具体的には、変換部２１は、階調値と、当該階調値にする際に画素に印加する電圧値とを対応付けたテーブルを備えており、このテーブルを用いて映像データＤａ−ｉｎから電圧を求める。なお、このテーブルにおいて電圧は、後述する演算が容易になるように正規化された値となっていてもよい。

フレームメモリー２２は、表示領域１０１に対応して縦ｍ行×横ｎ列の画素配列に対応した記憶領域を有し、変換部２１から供給される１コマ（１フレーム分）の電圧データＤＶ１を記憶する。各記憶領域は、それぞれに対応する画素１１０に印加する予定の電圧を示す電圧データＤＶ１を記憶する。ここで、フレームとは、表示パネル１００を駆動することによって、画像の１コマ分を表示させるのに要する期間をいう。その期間は、例えば同期信号Ｓｙｎｃに含まれる垂直走査信号の周波数が６０Ｈｚであれば、その逆数である１６．７ミリ秒である。なお、フレームメモリー２２に対する電圧データＤＶ１の書き込み、及びフレームメモリー２２からの電圧データＤＶ１の読み出しは、例えば、タイミング制御回路１０の制御の下で、表示パネル１００における駆動タイミングに応じて図示せぬメモリーコントローラーにより行われる。

境界検出部２３は、フレームメモリー２２を参照して複数の画素の電圧データＤＶ１を解析し、隣り合う２つの画素に印加される印加電圧の差が閾値以上となる（つまり、ディスクリネーションが発生し得る印加電圧差となる）境界を検出する。
具体的には、境界検出部２３は、電圧データＤＶ１に基づいて、図２に示したＸ方向で隣り合う２つの画素において、一方の画素への印加電圧が第１閾値Ｖｔｈ１を下回り、他方の画素への印加電圧が第２閾値Ｖｔｈ２を上回る場合に、両画素間を境界として検出する。なお、第１閾値Ｖｔｈ１及び第２閾値Ｖｔｈ２については、例えば試験的に求めた値が画像処理回路２０において設定されている。また、境界検出部２３は、電圧データＤＶ１に基づいて、図２に示したＹ方向で隣り合う２つの画素において、一方の画素への印加電圧が第１閾値を下回り、他方の画素への印加電圧が第２閾値を上回る場合に、両画素間を境界として検出する。境界検出部２３は、境界を検出すると、検出した境界の位置を表す位置情報Ｐｏｓを出力する。
なお、電圧データＤＶ１は、画素の階調に対応しているため、境界検出部２３は、第１閾値Ｖｔｈ１に対応した階調（第１階調）を下回る画素と、第２閾値Ｖｔｈ２に対応した階調（第２階調）を上回る画素との間を境界として検出しているといえる。

補正部２４は、電圧差演算部２５と補正値演算部２６を有する。電圧差演算部２５は、フレームメモリー２２から読み出された電圧データＤＶ１に基づいて、位置情報Ｐｏｓが表す位置に隣合う２つの画素のうちの一方の画素への印加電圧と他方の画素への印加電圧との電圧差ΔＶを算出する。ここでは、電圧差演算部２５は、高電位側の画素への印加電圧から、低電位側の画素への印加電圧を減じて電圧差ΔＶを算出する。電圧差ΔＶが大きいほど、隣合う一方の画素の画素電極１１８への印加電圧と他方の画素の画素電極１１８への印加電圧の差が大きいことになる。
補正値演算部２６は、予め定めた第１補正係数αを記憶するメモリーを有し、電圧差演算部２５により算出された電圧差ΔＶに第１補正係数αを乗じて、補正値ΔＲＥ１を算出する。

補正部２４は、境界に隣合う画素の電圧データＤＶ１を補正し、補正により得られた電圧データを補正データＤａ−ｏｕｔとして出力するものである。具体的には、補正部２４は、位置情報Ｐｏｓで示される位置にある境界に隣合う画素のうち明画素（第２画素）については、画素に正極性の電圧を印加する場合、電圧データＤＶ１から補正値ΔＲＥ１を減算した結果を印加電圧とし、画素に負極性の電圧を印加する場合、電圧データＤＶ１に補正値ΔＲＥ１を加算した結果を印加電圧とし、この印加電圧を表す補正データＤａ−ｏｕｔを出力する。また、補正部２４は、位置情報Ｐｏｓで示される位置にある境界に隣合う画素のうち暗画素（第１画素）については、画素に正極性の電圧を印加する場合、電圧データＤＶ１に補正値ΔＲＥ１を加算した結果を印加電圧とし、画素に負極性の電圧を印加する場合、電圧データＤＶ１から補正値ΔＲＥ１を減算した結果を印加電圧とし、この印加電圧を表す補正データＤａ−ｏｕｔを出力する。

また、補正部２４は、境界から明画素側へ数えて２つ目の画素（第４画素）については、画素に正極性の電圧を印加する場合、電圧データＤＶ１に予め定めた補正値ΔＲＥ２を加算した結果を印加電圧とし、画素に負極性の電圧を印加する場合、電圧データＤＶ１から補正値ΔＲＥ２を減算した結果を印加電圧とし、この印加電圧を表す補正データＤａ−ｏｕｔを出力する。また、補正部２４は、境界から暗画素側へ数えて２つ目の画素（第３画素）については、画素に正極性の電圧を印加する場合、電圧データＤＶ１から補正値ΔＲＥ２を減算した結果を印加電圧とし、画素に負極性の電圧を印加する場合、電圧データＤＶ１に補正値ΔＲＥ２を加算した結果を印加電圧とし、この印加電圧を表す補正データＤａ−ｏｕｔを出力する。
なお、補正部２４は、境界に接していない画素については、電圧データＤＶ１を補正せずに補正データＤａ−ｏｕｔとして出力する。

（第１実施形態の動作例）
続いて、第１実施形態の動作例について説明する。図５は、表示領域１０１において一方向（例えば、図２のＸ方向）に並ぶ１０個の画素と、これらの画素の印加電圧との対応関係を示したものである。なお、図５においては、正極性書込である場合を示している。図５（ａ）は、補正処理を行わない場合（又は、補正処理前の場合）の対応関係を表した図であり、図５（ｂ）は、補正部２４による補正処理後の対応関係を表した図である。なお、以下の説明において、補正処理前において、暗画素である画素ａへの印加電圧は、第１閾値Ｖｔｈ１を下回り、明画素である画素ｂへの印加電圧は、第２閾値Ｖｔｈ２を上回るものとする。

仮に、補正部２４が電圧データＤＶ１を補正しない構成とした場合、図５（ａ）に示すように、画素ａと画素ｂとの両画素間では電位差が大きいため、隣合う画素ａと画素ｂとの境界部分付近は、横電界の影響を受けやすくなり、ディスクリネーション発生領域となる。なお、画素への印加電圧が負極性である場合、各画素への印加電圧は、コモン電極の電圧を基準にして正極性の電圧を印加したときとは対称となり、電位の大小関係が逆転するが、電位差が大きいことに変わりはないので、やはりこの暗画素と明画素との境界部分付近がディスクリネーション発生領域となる。

補正部２４は、このようなディスクリネーション発生領域が出現しないようにするための補正処理を行う。具体的には、映像データＤａ−ｉｎが画像処理回路２０に供給されると、変換部２１は、各画素への印加電圧を表す電圧データＤＶ１を出力する。変換部２１が出力した各画素の電圧データＤＶ１は、フレームメモリー２２に記憶される。

境界検出部２３は、フレームメモリー２２に記憶された電圧データＤＶ１を参照し、境界を検出する。例えば、境界検出部２３は、Ｘ方向で隣合う左から１番目の画素ａと左から２番目の画素ａについては、いずれも電圧データＤＶ１が第１閾値Ｖｔｈ１を下回り、第２閾値Ｖｔｈ２を上回らないため、これらの画素間については境界として検出しない。
一方、Ｘ方向で隣合う左から５番目の画素ａと左から６番目の画素ｂについては、画素ａは、電圧データＤＶ１が第１閾値Ｖｔｈ１を下回り、画素ｂは、電圧データＤＶ１が第２閾値Ｖｔｈ２を上回るため、これらの画素間については境界として検出し、検出した境界の位置を表す位置情報Ｐｏｓを出力する。

補正部２４は、位置情報Ｐｏｓを取得し、フレームメモリー２２から供給される電圧データＤＶ１を補正する。例えば、上述したように、Ｘ方向で隣合う左から５番目の画素ａと左から６番目の画素ｂとの間が境界である場合、電圧差演算部２５は、この画素ａへの印加電圧と、この画素ｂへの印加電圧との電圧差ΔＶを算出する。補正値演算部２６は、電圧差演算部２５により算出された電圧差ΔＶに第１補正係数αを乗じて補正値ΔＲＥ１を算出する。そして、補正部２４は、境界に隣合う２つの画素のうち、暗画素については、電圧データＤＶ１に補正値ΔＲＥ１を加算した結果を印加電圧（電圧Ｖａ１）とし、この電圧を表す補正データＤａ−ｏｕｔを出力する。また、補正部２４は、境界に隣合う明画素については、電圧データＤＶ１から補正値ΔＲＥ１を減算した結果を印加電圧（電圧Ｖｂ１）とし、この電圧を表す補正データＤａ−ｏｕｔを出力する。

また、補正部２４は、境界から暗画素側へ数えて２つ目の画素（図５（ａ）において左から４番目の画素）については、電圧データＤＶ１から補正値ΔＲＥ２を減算した結果を印加電圧（電圧Ｖａ２）とし、この電圧を表す補正データＤａ−ｏｕｔを出力する。さらに、補正部２４は、境界から明画素側へ数えて２つ目の画素（図５（ａ）において右から４番目の画素）については、電圧データＤＶ１に補正値ΔＲＥ２を加算した結果を印加電圧（電圧Ｖｂ２）とし、この電圧を表す補正データＤａ−ｏｕｔを出力する。

この結果、図５（ｂ）に示したように、補正された画素ａ１と補正された画素ｂ１との間では印加電圧の差が小さくなるため、横電界の発生が抑えられ、ディスクリネーションの発生が抑えられる。また、画素ａ１に隣合う補正された画素ａ２は、印加電圧が低くなるように補正されたため、階調が低くなり、画素ｂ１に隣合う補正された画素ｂ２は、印加電圧が高くなるように補正されたため、階調が高くなる。つまり、境界から一画素分離れた画素同士は、補正前より、階調差が大きくなるため、表示する画像において輪郭となる部分のコントラストの低下を抑えることができる。

［第２実施形態］
次に、本発明の第２実施形態を説明する。第２実施形態に係る電気光学装置１は、補正部２４の動作が第１実施形態と異なる。以下の説明においては、第１実施形態と同じ構成については、同じ符号を付してその説明を省略し、第１実施形態との相違点を中心に説明する。

第２実施形態に係る補正部２４は、境界から明画素側へ数えて３つ目の画素（第６画素）について、画素に正極性の電圧を印加する場合、電圧データＤＶ１から予め定めた補正値ΔＲＥ３を加算した結果を印加電圧とし、画素に負極性の電圧を印加する場合、電圧データＤＶ１から補正値ΔＲＥ３を減算した結果を印加電圧とし、この印加電圧を表す補正データＤａ−ｏｕｔを出力する。
また、補正部２４は、境界から暗画素側へ数えて３つ目の画素（第５画素）について、画素に正極性の電圧を印加する場合、電圧データＤＶ１から補正値ΔＲＥ３を減算した結果を印加電圧とし、画素に負極性の電圧を印加する場合、電圧データＤＶ１に補正値ΔＲＥ３を加算した結果を印加電圧とし、この印加電圧を表す補正データＤａ−ｏｕｔを出力する。

次に第２実施形態の動作例について説明する。図６は、補正前の状態が図５（ａ）の状態である場合に補正処理を行ったときの画素への印加電圧を示した図である。映像データＤａ−ｉｎが画像処理回路２０に供給されると、境界検出部２３は、第１実施形態と同様に、図５（ａ）に示したＸ方向で隣合う左から５番目の画素ａと左から６番目の画素ｂ間については境界として検出し、検出した境界の位置を表す位置情報Ｐｏｓを出力する。

補正部２４は、位置情報Ｐｏｓを取得し、フレームメモリー２２から供給される電圧データＤＶ１を補正する。補正部２４は、境界に隣合う暗画素と明画素については、電圧データＤＶ１を第１実施形態と同様に補正し、補正された電圧を表す補正データＤａ−ｏｕｔを出力する。また、補正部２４は、境界から明画素側へ数えて２つ目の画素と境界から暗画素側へ数えて２つ目の画素についても、電圧データＤＶ１を第１実施形態と同様に補正し、補正された電圧を表す補正データＤａ−ｏｕｔを出力する。

さらに補正部２４は、境界から暗画素側へ数えて３つ目の画素（図５（ａ）において左から３番目の画素ａ）については、電圧データＤＶ１から補正値ΔＲＥ３を減算した結果を印加電圧（電圧Ｖａ３）とし、この電圧を表す補正データＤａ−ｏｕｔを出力する。また、補正部２４は、境界から明画素側へ数えて３つ目の画素（図５（ａ）において右から３番目の画素ｂ）について、電圧データＤＶ１へ補正値ΔＲＥ３を加算した結果を印加電圧（電圧Ｖｂ３）とし、この電圧を表す補正データＤａ−ｏｕｔを出力する。

この結果、図６に示したように、補正された画素ａ１と画素ｂ１との間では印加電圧の差が小さくなるため、横電界の発生が抑えられ、ディスクリネーションの発生が抑えられる。また、画素ａ１に隣合う補正された画素ａ２は、印加電圧が低くなるように補正されるため、階調が低くなり、画素ｂ１に隣合う補正された画素ｂ２は、印加電圧が高くなるように補正されるため、階調が高くなる。さらに、画素ａ２に隣合う補正された画素ａ３は、印加電圧が低くなるように補正されるため、階調が低くなり、画素ｂ２に隣合う補正された画素ｂ３は、印加電圧が高くなるように補正されるため、階調が高くなる。つまり、境界から一画素分離れた画素同士と、境界から二画素分離れた画素同士は、補正前より、階調差が大きくなるため、表示する画像において輪郭となる部分のコントラストの低下を抑えることができる。

［第３実施形態］
次に本発明の第３実施形態について説明する。第３実施形態に係る電気光学装置１は、補正部２４の動作が第１実施形態と異なる。以下の説明においては、第１実施形態と同じ構成については、同じ符号を付してその説明を省略し、第１実施形態との相違点を中心に説明する。

第３実施形態に係る補正部２４は、境界から明画素側へ数えて２つ目の画素（第４画素）について、画素に正極性の電圧を印加する場合、電圧データＤＶ１から予め定めた補正値ΔＲＥ４を減算した結果を印加電圧とし、画素に負極性の電圧を印加する場合、電圧データＤＶ１に補正値ΔＲＥ４を加算した結果を印加電圧とし、この印加電圧を表す補正データＤａ−ｏｕｔを出力する。また、補正部２４は、境界から暗画素側へ数えて２つ目の画素（第３画素）について、画素に正極性の電圧を印加する場合、電圧データＤＶ１に補正値ΔＲＥ４を加算した結果を印加電圧とし、画素に負極性の電圧を印加する場合、電圧データＤＶ１から補正値ΔＲＥ４を減算した結果を印加電圧とし、この印加電圧を表す補正データＤａ−ｏｕｔを出力する。
さらに補正部２４は、境界から明画素側へ数えて３つ目の画素（第６画素）について、画素に正極性の電圧を印加する場合、電圧データＤＶ１に補正値ΔＲＥ２を加算した結果を印加電圧とし、画素に負極性の電圧を印加する場合、電圧データＤＶ１から予め定めた補正値ΔＲＥ２を減算した結果を印加電圧とし、この印加電圧を表す補正データＤａ−ｏｕｔを出力する。また、補正部２４は、境界から暗画素側へ数えて３つ目の画素（第５画素）について、画素に正極性の電圧を印加する場合、電圧データＤＶ１から補正値ΔＲＥ２を減算した結果を印加電圧とし、画素に負極性の電圧を印加する場合、電圧データＤＶ１に補正値ΔＲＥ２を加算した結果を印加電圧とし、この印加電圧を表す補正データＤａ−ｏｕｔを出力する。

次に第３実施形態の動作例について説明する。図７は、補正前の状態が図５（ａ）の状態である場合に補正処理を行ったときの画素への印加電圧を示した図である。映像データＤａ−ｉｎが画像処理回路２０に供給されると、境界検出部２３は、第１実施形態と同様に、図５（ａ）に示したＸ方向で隣合う左から５番目の画素ａと左から６番目の画素ｂ間については境界として検出し、検出した境界の位置を表す位置情報Ｐｏｓを出力する。

補正部２４は、位置情報Ｐｏｓを取得し、フレームメモリー２２から供給される電圧データＤＶ１を補正する。補正部２４は、境界に隣合う暗画素と明画素については、電圧データＤＶ１を第１実施形態と同様に補正し、補正された電圧を表す補正データＤａ−ｏｕｔを出力する。

また、補正部２４は、境界から暗画素側へ数えて２つ目の画素（図５（ａ）において左から４番目の画素ａ）について、電圧データＤＶ１に補正値ΔＲＥ４を加算した結果を印加電圧（電圧Ｖａ４）とし、この電圧を表す補正データＤａ−ｏｕｔを出力する。また、補正部２４は、境界から明画素側へ数えて２つ目の画素ｂ（図５（ａ）において右から４番目の画素ｂ）について、電圧データＤＶ１から補正値ΔＲＥ４を減算した結果を印加電圧（電圧Ｖｂ４）とし、この電圧を表す補正データＤａ−ｏｕｔを出力する。

また、補正部２４は、境界から暗画素側へ数えて３つ目の画素（図５（ａ）において左から３番目の画素ａ）について、電圧データＤＶ１から補正値ΔＲＥ２を減算した結果を印加電圧（電圧Ｖａ２）とし、この電圧を表す補正データＤａ−ｏｕｔを出力する。また、補正部２４は、境界から明画素側へ数えて３つ目の画素（図５（ａ）において右から３番目の画素ｂ）について、電圧データＤＶ１へ補正値ΔＲＥ２を加算した結果を印加電圧（電圧Ｖｂ２）とし、この電圧を表す補正データＤａ−ｏｕｔを出力する。

この結果、図７に示したように、補正された画素ａ１と画素ｂ１との間では印加電圧の差が小さくなるため、横電界の発生が抑えられ、ディスクリネーションの発生が抑えられる。また、画素ａ１に隣合う補正された画素ａ２は、印加電圧が高くなるように補正されるため、階調が高くなり、画素ｂ１に隣合う補正された画素ｂ２は、印加電圧が低くなるように補正されるため、階調が低くなる。さらに、画素ａ２に隣合う補正された画素ａ３は、印加電圧が低くなるように補正されるため、階調が低くなり、画素ｂ２に隣合う補正された画素ｂ３は、印加電圧が高くなるように補正されるため、階調が高くなる。つまり、境界に隣合う画素と境界から一画素分離れた画素同士は、補正前より階調差が小さくなり、境界から二画素分離れた画素同士は、補正前より、階調差が大きくなるため、表示する画像において輪郭となる部分のコントラストの低下を抑えることができる。

［電子機器］
次に、上述した電気光学装置１を用いた電子機器の一例として、電気光学装置１の表示パネル１００をライトバルブとして用いたプロジェクターについて説明する。図８は、このプロジェクターの構成を示す平面図である。
この図に示されるように、プロジェクター２１００の内部には、ハロゲンランプ等の白色光源からなるランプユニット２１０２が設けられている。このランプユニット２１０２から射出された投射光は、内部に配置された３枚のミラー２１０６および２枚のダイクロイックミラー２１０８によってＲ（赤）色、Ｇ（緑）色、Ｂ（青）色の３原色に分離されて、各原色に対応するライトバルブ１００Ｒ、１００Ｇおよび１００Ｂにそれぞれ導かれる。なお、Ｂ色の光は、他のＲ色やＧ色と比較すると、光路が長いので、その損失を防ぐために、入射レンズ２１２２、リレーレンズ２１２３および出射レンズ２１２４からなるリレーレンズ系２１２１を介して導かれる。

このプロジェクター２１００では、表示パネル１００を含む電気光学装置１が、Ｒ色、Ｇ色、Ｂ色のそれぞれに対応して３組設けられる。そして、Ｒ色、Ｇ色、Ｂ色のそれぞれに対応する映像データＤａ−ｉｎがそれぞれ上位回路から供給される構成となっている。ライトバルブ１００Ｒ、１００Ｇおよび１００Ｂの構成は、上述した表示パネル１００と同様であり、Ｒ色、Ｇ色、Ｂ色のそれぞれに対応する映像データＤａ−ｉｎに応じて、それぞれ駆動されるものである。
ライトバルブ１００Ｒ、１００Ｇ、１００Ｂによってそれぞれ変調された光は、ダイクロイックプリズム２１１２に３方向から入射する。そして、このダイクロイックプリズム２１１２において、Ｒ色およびＢ色の光は９０度に屈折する一方、Ｇ色の光は直進する。したがって、各色の画像が合成された後、スクリーン２１２０には、投射レンズ２１１４によってカラー画像が投射されることとなる。

なお、ライトバルブ１００Ｒ、１００Ｇおよび１００Ｂには、ダイクロイックミラー２１０８によって、Ｒ色、Ｇ色、Ｂ色のそれぞれに対応する光が入射するので、カラーフィルタを設ける必要はない。また、ライトバルブ１００Ｒ、１００Ｂの透過像は、ダイクロイックプリズム２１１２により反射した後に投射されるのに対し、ライトバルブ１００Ｇの透過像はそのまま投射されるので、ライトバルブ１００Ｒ、１００Ｂによる水平走査方向は、ライトバルブ１００Ｇによる水平走査方向と逆向きにして、左右を反転させた像を表示する構成となっている。

電子機器としては、図８を参照して説明した他にも、テレビジョンや、ビューファインダー型・モニタ直視型のビデオテープレコーダー、カーナビゲーション装置、ページャー、電子手帳、電卓、ワードプロセッサー、ワークステーション、テレビ電話、ＰＯＳ端末、デジタルスチルカメラ、携帯電話機、タッチパネルを備えた機器等などが挙げられる。そして、これらの各種の電子機器に対して、上記電気光学装置を適用してもよい。

［変形例］
以上、本発明の実施形態について説明したが、本発明は上述した実施形態に限定されることなく、他の様々な形態で実施可能である。例えば、上述の実施形態を以下のように変形して本発明を実施してもよい。なお、上述した実施形態及び以下の変形例は、各々を組み合わせてもよい。

上述した実施形態においては、液晶素子１２０がノーマリーブラックであるが、ノーマリーホワイトであってもよい。また、上述した実施形態においては、表示パネル１００は透過型の液晶表示パネルであるが、反射型の液晶表示パネルであってもよい。
なお、液晶素子１２０がノーマリーホワイトの場合、補正値の加算と減算の関係がノーマリーブラックとは逆となる。例えば、暗画素については、階調差を小さくする場合、正極性の電圧を印加する場合には電圧データＤＶ１から補正値を減算し、負極性の電圧を印加する場合には電圧データＤＶ１に補正値を加算する。また、明画素については、階調差を小さくする場合、正極性の電圧を印加する場合には電圧データＤＶ１に補正値を加算し、負極性の電圧を印加する場合には電圧データＤＶ１から補正値を減算する。

上述した実施形態においては、境界から数えて３画素目までが補正されるため、第１閾値を下回る画素が境界から３つ連続し、第２閾値を上回る画素が境界から３つ連続した場合に、上述したように電圧データＤＶ１の補正を行うようにしてもよい。

上述した実施形態においては、境界に隣合う２つの画素の両方について、電圧データＤＶ１を補正しているが、この構成に限定されるものではない。
例えば、図５（ａ）に示した状態を補正した場合、図９に示したように、境界に隣合う明画素に印加する電圧を下げるように補正し、境界に隣合う暗画素に印加する電圧を補正しないようにする。また、境界から明画素側へ数えて２つ目以降の画素については印加する電圧を補正せず、境界から暗画素側へ数えて２つ目の画素については、印加する電圧を下げるように補正し、境界から暗画素側へ数えて３つ目の画素については印加する電圧を補正しないようにする。なお、境界に隣合う画素間の電位差は、補正後には第１閾値Ｖｔｈ１と第２閾値Ｖｔｈ２との差未満となるようにするのが好ましい。

また、境界に隣合う画素の両方について、印加する電圧を補正しない構成にあっては、例えば、図５（ａ）に示した状態を補正した場合、図１０に示したように、境界に隣合う暗画素に印加する電圧を上げるように補正し、境界に隣合う明画素に印加する電圧を補正せず、また、境界から暗画素側へ数えて２つ目以降の画素については印加する電圧を補正せず、境界から明画素側へ数えて２つ目の画素については、印加する電圧を上げるように補正し、境界から明画素側へ数えて３つ目の画素については印加する電圧を補正しないようにしてもよい。なお、この変形例においても、境界に隣合う画素間の電位差は、補正後には第１閾値Ｖｔｈ１と第２閾値Ｖｔｈ２との差未満となるようにするのが好ましい。

また、境界に隣合う２つの画素の両方について、電圧データＤＶ１を補正する構成にあっては、例えば、図５（ａ）に示した状態を補正した場合、図１１に示したように、境界から暗画素側へ数えて２つ目の画素については印加する電圧を下げるように補正し、境界から明画素側へ数えて２つ目の画素については印加する電圧を補正しないようにしてもよい。
また、例えば、図５（ａ）に示した状態を補正した場合、図１２に示したように、境界から明画素側へ数えて２つ目の画素については印加する電圧を上げるように補正し、境界から暗画素側へ数えて２つ目の画素については印加する電圧を補正しないようにしてもよい。

また、第２実施形態や第３実施形態のように、境界から数えて３つ目の画素について印加する電圧を補正する構成にあっては、境界から明画素側へ数えて３つ目の画素については印加する電圧を補正し、境界から暗画素側へ数えて３つ目の画素については印加する電圧を補正しない構成としてもよい。また、境界から数えて３つ目の画素について印加する電圧を補正する構成にあっては、境界から暗画素側へ数えて３つ目の画素については印加する電圧を補正し、境界から明画素側へ数えて３つ目の画素については印加する電圧を補正しない構成としてもよい。

また、第２実施形態や第３実施形態においては、境界から暗画素側へ数えて２つ目と３つ目の画素については印加電圧を補正しない構成、又は、境界から明画素側へ数えて２つ目と３つ目の画素については印加電圧を補正しない構成としてもよい。

補正部２４は、液晶素子１２０への印加電圧と透過率との関係に応じて、印加する電圧の補正量を決定するようにしてもよい。
例えば、液晶素子１２０への印加電圧と透過率との関係を表すＶ−Ｔカーブによれば、液晶素子１２０は、最低の階調又は最高の階調に近い範囲においては、印加する電圧の変化が大きくても階調の変化が小さく、中間階調の範囲においては、印加する電圧の変化が小さくても階調の変化が大きくなる。このため、境界から数えて２つ目の画素や３つ目の画素については、画素の階調が暗画素で最低階調に近い場合には補正量を多くし、画素の階調が暗画素で第１閾値に近い場合には補正量を少なくしてもよい。また、境界から数えて２つ目の画素や３つ目の画素については、画素の階調が明画素で最高階調に近い場合には補正量を多くし、画素の階調が明画素で第２閾値に近い場合には補正量を少なくしてもよい。

１…電気光学装置、１０…タイミング制御回路、２０…画像処理回路、２１…変換部、２２…フレームメモリー、２３…境界検出部、２４…補正部、２５…電圧差演算部、２６…補正値演算部、１００…表示パネル、１０１…表示領域、１０５…液晶、１１０…画素、１１２…走査線、１１４…データ線、１２０…液晶素子、１３０…走査線駆動回路、１４０…データ線駆動回路、２１００…プロジェクター

Claims (7)

1. 画素毎に階調値を指定する映像データが入力されるとともに、画素に印加する電圧データに変換し、前記電圧データを補正する画像処理回路であって、
   前記電圧データで指定される印加電圧が第１閾値を下回る第１画素と、前記電圧データで指定される印加電圧が前記第１閾値よりも高い第２閾値を上回る、前記第１画素に隣接した第２画素との境界を検出する境界検出部と、
   前記第１画素と前記第２画素の電圧データの差が小さくなるように前記第１画素と前記第２画素の電圧データを補正し、前記第１画素から見て前記境界と反対側に隣合う第３画素の階調と、前記第２画素から見て前記境界と反対側に隣合う第４画素の階調との差が大きくなるように前記第３画素と前記第４画素の少なくとも一方における前記電圧データを補正する補正部と、
   を有する画像処理回路。
2. 前記補正部は、
   前記第３画素の階調と、前記第４画素の階調との差が大きくなるように前記第３画素と前記第４画素の双方における前記電圧データを補正する
   請求項１に記載の画像処理回路。
3. 前記補正部は、
   前記第３画素から見て前記境界とは反対側に隣合う第５画素の電圧データから所定の値を減算し、前記第４画素から見て前記境界とは反対側に隣合う第６画素の電圧データに所定の値を加算して補正する
   請求項２に記載の画像処理回路。
4. 画素毎に印加電圧を指定する映像データが入力されるとともに、画素に印加する電圧データに変換し、前記電圧データを補正する画像処理回路であって、
   前記電圧データで指定される印加電圧が第１閾値を下回る第１画素と、前記電圧データで指定される印加電圧が前記第１閾値よりも高い第２閾値を上回る前記第１画素に隣接した第２画素との境界を検出する境界検出部と、
   前記第１画素と前記第２画素の階調の差が小さくなるように前記第１画素と前記第２画素の電圧データとを補正し、前記第１画素から見て前記境界と反対側に隣合う第３画素の階調を高くし、前記第２画素から見て前記境界と反対側に隣合う第４画素の階調を低くするように前記第３画素と前記第４画素の電圧データを補正し、前記第３画素から見て前記境界とは反対側に隣合う第５画素の階調を低くし、前記第４画素から見て前記境界とは反対側に隣合う第６画素の階調を低くするように前記第５画素と前記第６画素の電圧データを補正する補正部と、
   を有する画像処理回路。
5. 画素毎に階調値を指定する映像データが入力されるとともに、画素に印加する電圧データに変換し、前記電圧データを補正する画像処理回路であって、
   前記電圧データで指定される印加電圧が第１閾値を下回る第１画素と、前記電圧データで指定される印加電圧が前記第１閾値よりも高い第２閾値を上回る、前記第１画素に隣接した第２画素との境界を検出する境界検出部と、
   前記第１画素と前記第２画素の電圧データの差が小さくなるように前記第１画素と前記第２画素の電圧データの一方における前記電圧データを補正し、前記第１画素から見て前記境界と反対側に隣合う第３画素と、前記第２画素から見て前記境界と反対側に隣合う第４画素のうち、電圧データを補正した前記第１画素または前記第２画素に隣接していない画素の電圧データを補正して、前記第３画素の階調と、前記第４画素の階調との差を大きくする補正部と、
   を有する画像処理回路。
6. 請求項１〜５のいずれか一項に記載の画像処理回路を備えた電気光学装置。
7. 請求項６に記載の電気光学装置を有する電子機器。