JP2014145931A - 画像処理装置、液晶表示装置、電子機器および画像処理方法 - Google Patents

Abstract

【課題】２つの画素間のコントラストの低下を抑制しつつ、リバースチルトドメインの発生を抑制する。
【解決手段】補正画素選択部３２は、第１方向および第２方向に配置された画素１１１のうち第１画素および第１画素と隣り合う第２画素に挟まれた境界であって、第１画素および第２画素の印加電圧の差がしきい値以上であるリスク境界を検出する。補正量算出部３３および補正量加算部３４は、第１方向および第２方向のうち第１画素および第２画素が並んでいる方向においてリスク境界から見て第１画素と同じ側にある第３画素並びにその方向においてリスク境界から見て第２画素と同じ側にある第４画素の少なくとも一方の印加電圧を、第１画素と第３画素との間の横電界および第２画素と第４画素との間の横電界の少なくとも一方を増加させるように補正をする。
【選択図】図８

Description

本発明は、液晶パネルにおける表示上の不具合を低減する技術に関する。

液晶パネルは本来、画素内における画素電極と対向電極との間の電界により液晶分子の配向状態を制御するものである。しかし、例えば液晶パネルが高精細化され、隣り合う画素間の距離が短くなると、２つの画素の画素電極間の電界（横電界）が発生し、液晶分子が意図しない向きに配向してしまう、いわゆるリバースチルトドメインが発生する場合がある。リバースチルトドメインの発生は、液晶パネルの表示品位を低下させる原因となる。特許文献１および２は、リバースチルトドメインの発生を抑えるため、隣り合う２つの画素間の印加電圧の差を小さくする補正をする技術を開示している。

特開２００９−２３７３６６号公報 特開２００９−１０４０５３号公報

特許文献１および２に記載された技術においては、隣り合う２つの画素の印加電圧の差を小さくする補正が行われるため、これら２つの画素間のコントラストが低下してしまうという問題があった。
これに対し本発明は、２つの画素間のコントラストの低下を抑制しつつ、リバースチルトドメインの発生を抑制する技術を提供する。

本発明は、第１方向および第２方向に配置された画素群のうち第１画素および当該第１画素と隣り合う第２画素に挟まれた境界であって、第１画素および第２画素の印加電圧の差がしきい値以上である境界を検出する境界検出手段と、前記第１方向および前記第２方向のうち前記第１画素および前記第２画素が並んでいる方向において前記境界から見て前記第１画素と同じ側にある第３画素並びに当該方向において前記境界から見て前記第２画素と同じ側にある第４画素の少なくとも一方の印加電圧を、前記第１画素と前記第３画素との間の横電界および前記第２画素と前記第４画素との間の横電界の少なくとも一方を増加させるように補正をする補正手段と、前記補正手段により補正された電圧に応じた信号を、前記画素群を有する液晶パネルを駆動する駆動回路に出力する出力手段とを有する画像処理装置を提供する。
この画像処理装置によれば、２つの画素間のコントラストの低下を抑制しつつ、リバースチルトドメインの発生を抑制することができる。

前記補正手段は、前記第３画素および前記第４画素のうち、前記第１画素および前記第２画素のうち印加電圧がより低い画素に近い画素の印加電圧を補正してもよい。
この画像処理装置によれば、低電圧側の画素を補正することにより、リバースチルトドメインの発生を抑制することができる。

前記補正手段は、前記第３画素および前記第４画素のうち、前記境界から見て前記液晶表示装置における液晶分子のチルト方位に応じて決められる一方向側の画素だけの印加電圧を補正してもよい。
この画像処理装置によれば、補正される画素の数を低減することができる。

前記補正手段は、前記第３画素および前記第４画素の両方の印加電圧を補正してもよい。
この画像処理装置によれば、第３画素および第４画素の片方のみを補正する場合と比較してより強く補正をすることができる。

前記補正手段は、前記第１画素および前記第２画素の印加電圧の差に応じて決められた補正量を用いて前記補正をしてもよい。
この画像処理装置によれば、第１画素および第２画素の印加電圧の差に応じて適切な補正をすることができる。

また、本発明は、第１方向および第２方向に配置された画素群を有する液晶パネルと、前記液晶パネルを駆動する駆動回路と、前記画素群のうち第１画素および当該第１画素と隣り合う第２画素に挟まれた境界であって、第１画素および第２画素の印加電圧の差がしきい値以上である境界を検出する境界検出手段と、前記第１方向および前記第２方向のうち前記第１画素および前記第２画素が並んでいる方向において前記境界から見て前記第１画素と同じ側にある第３画素並びに当該方向において前記境界から見て前記第２画素と同じ側にある第４画素の少なくとも一方の印加電圧を、前記第１画素と前記第３画素との間の横電界および前記第２画素と前記第４画素との間の横電界の少なくとも一方を増加させるように補正をする補正手段と、前記補正手段により補正された電圧に応じた信号を、前記駆動回路に出力する出力手段とを有する液晶表示装置を提供する。
この液晶表示装置によれば、２つの画素間のコントラストの低下を抑制しつつ、リバースチルトドメインの発生を抑制することができる。

さらに、本発明は、上記の液晶表示装置を有する電子機器を提供する。
この電子機器によれば、２つの画素間のコントラストの低下を抑制しつつ、リバースチルトドメインの発生を抑制することができる。

さらに、本発明は、第１方向および第２方向に配置された画素群のうち第１画素および当該第１画素と隣り合う第２画素に挟まれた境界であって、第１画素および第２画素の印加電圧の差がしきい値以上である境界を検出するステップと、前記第１方向および前記第２方向のうち前記第１画素および前記第２画素が並んでいる方向において前記境界から見て前記第１画素と同じ側にある第３画素並びに当該方向において前記境界から見て前記第２画素と同じ側にある第４画素の少なくとも一方の印加電圧を、前記第１画素と前記第３画素との間の横電界および前記第２画素と前記第４画素との間の横電界の少なくとも一方を増加させるように補正をするステップと、前記補正された電圧に応じた信号を、前記液晶パネルを駆動する駆動回路に出力するステップとを有する画像処理方法を提供する。
この画像処理方法によれば、２つの画素間のコントラストの低下を抑制しつつ、リバースチルトドメインの発生を抑制することができる。

液晶表示装置の概略構成を示す図。 画素１１１の等価回路を示す図。 リバースチルトドメインによる表示不具合を例示する図。 液晶素子１２０におけるＶ−Ｔ特性を例示する図。 リバースチルトドメイン発生時の液晶分子の配向状態を例示する模式図。 従来の補正を例示する図。 第１実施形態に係る液晶表示装置１の構成を示すブロック図。 画像処理回路３０の構成を示すブロック図。 液晶表示装置１の動作を示すタイミングチャート。 画像処理回路３０の動作を示すフローチャート。 リスク境界の検出および補正画素の選択の具体例を例示する図。 リスク境界の検出および補正画素の選択の別の例を示す図。 補正の有無による、液晶分子の配向状態の差を示す図。 リスク境界の検出および補正画素の選択の別の例を示す図。 変形例５に係るプロジェクター２１００を例示する図。

１．液晶表示装置の構成と問題点
実施形態に係る装置の構成およびその動作の説明に先立ち、液晶表示装置の構成および問題点について説明する。

１−１．液晶表示装置の概略
図１は、液晶表示装置の概略構成を示す図である。この液晶表示装置は、液晶パネル１００と、走査線駆動回路１３０と、データ線駆動回路１４０とを有する。

液晶パネル１００は、供給される信号に応じて画像を表示する装置である。液晶パネル１００は、ｍ行ｎ列のマトリクス状に配置された画素１１１を有する。画素１１１は、走査線駆動回路１３０及びデータ線駆動回路１４０から供給される信号に応じた光学状態を示す。液晶パネル１００は、複数の画素１１１の光学状態を制御することにより画像を表示する。

液晶パネル１００は、素子基板１００ａと、対向基板１００ｂと、液晶１０５とを有する。素子基板１００ａと対向基板１００ｂとは、一定の間隙を保って貼り合わせられている。この間隙に、液晶１０５が挟まれている。

素子基板１００ａは、対向基板１００ｂとの対向面において、ｍ行の走査線１１２およびｎ列のデータ線１１４を有する。走査線１１２はＸ（横）方向に沿って、データ線１１４はＹ（縦）方向に沿って、それぞれ設けられており、互いに絶縁されている。一の走査線１１２を他の走査線１１２と区別するときは、図において上から順に第１、第２、第３、…、第（ｍ−１）、および第ｍ行の走査線１１２という。同様に、一のデータ線１１４を他のデータ線１１４と区別するときは、図において左から順に第１、第２、第３、…、第（ｎ−１）、第ｎ列のデータ線１１４という。画素１１１は、Ｘ軸およびＹ軸に垂直な位置にある視点からみたときに、走査線１１２およびデータ線１１４の交差に対応して設けられている。

図２は、画素１１１の等価回路を示す図である。画素１１１は、ＴＦＴ１１６と、液晶素子１２０と、保持容量１２５とを有する。液晶素子１２０は、画素電極１１８と、液晶１０５と、コモン電極１０８とを有する。画素電極１１８は、画素１１１毎に個別に設けられた電極である。コモン電極１０８は、すべての画素１１１に共通の電極である。画素電極１１８は素子基板１００ａに、コモン電極１０８は対向基板１００ｂに、それぞれ設けられている。液晶１０５は、画素電極１１８およびコモン電極１０８に挟まれている。コモン電極１０８には、コモン電圧ＬＣｃｏｍが印加される。

ＴＦＴ１１６は、画素電極１１８への電圧の印加を制御するスイッチング素子の一例であり、この例では、ｎチャネル型の電界効果トランジスターである。ＴＦＴ１１６は、画素１１１毎に個別に設けられている。第ｉ行第ｊ列のＴＦＴ１１６のゲートは第ｉ行の走査線１１２に、ソースは第ｊ列のデータ線１１４に、ドレインは画素電極１１８に、それぞれ接続されている。保持容量１２５は、一端が画素電極１１８に、他端が容量線１１５に、それぞれ接続されている。容量線１１５には、時間的に一定の電圧が印加される。

第ｉ行の走査線１１２にＨ（High）レベルの電圧（以下「選択電圧」という）が印加されると、第ｉ行第ｊ列のＴＦＴ１１６はオン状態となり、ソースとドレインが導通する。このとき、第ｊ列のデータ線１１４に、第ｉ行第ｊ列の画素１１１の階調値（データ）に応じた電圧（以下「データ電圧」という）が印加されると、データ電圧は、ＴＦＴ１１６を介して第ｉ行第ｊ列の画素電極１１８に印加される。

その後、第ｉ行の走査線１１２にＬ（Low）レベルの電圧（以下「非選択電圧」という）が印加されると、ＴＦＴ１１６はオフ状態になり、ソースとドレインは高インピーダンス状態となる。ＴＦＴ１１６がオン状態のとき画素電極１１８に印加された電圧は、液晶素子１２０の容量性および保持容量１２５によって、ＴＦＴ１１６がオフ状態になった後も保持される。

液晶素子１２０には、データ電圧とコモン電圧との電位差に相当する電圧が印加される。液晶１０５の分子配向状態は、液晶素子１２０に印加される電圧に応じて変化する。画素１１１の光学状態は、液晶１０５の分子配向状態に応じて変化する。例えば、液晶パネル１００が透過型のパネルである場合、変化する光学状態は透過率である。

再び図１を参照する。走査線駆動回路１３０は、ｍ本の走査線１１２の中から一の走査線１１２を順次排他的に選択する（すなわち走査線１１２を走査する）回路である。具体的には、走査線駆動回路１３０は、制御信号Ｙｃｔｒに従って、第ｉ行の走査線１１２に、走査信号Ｙｉを供給する。この例で、走査信号Ｙｉは、選択される走査線１１２に対しては選択電圧となり、選択されない走査線１１２に対しては非選択電圧となる信号である。

データ線駆動回路１４０は、ｎ本のデータ線１１４にデータ電圧を示す信号（以下「データ信号」という）を出力する回路である。具体的には、データ線駆動回路１４０は、画像処理回路３０から供給されるデータ信号Ｖｘを、制御信号Ｘｃｔｒに従ってサンプリングし、第１〜第ｎ列のデータ線１１４にデータ信号Ｘ１〜Ｘｎとして出力する。なお、本説明において電圧については、液晶素子１２０の印加電圧を除き、特に明記しない限り図示省略した接地電位を基準（ゼロＶ）として表す。

液晶パネル１００に表示される画像は、所定の周期で書き換えられる。以下、この書き換えの周期を「フレーム」という。例えば、画像が６０Ｈｚで書き換えられる場合、１フレームは約１６．７ｍｓｅｃである。走査線駆動回路１３０が１フレームに１回、ｍ本の走査線１１２を走査し、データ線駆動回路１４０がデータ信号を出力することにより、液晶パネル１００に表示される画像が書き換えられる。

１−２．リバースチルトドメインによる表示不具合
図３は、リバースチルトドメインによる表示不具合を例示する図である。図３は、映像信号Ｖｉｄ−ｉｎにより示される画像が、白画素の背景上にグレー画素が連続するパターンとして描かれている例を示している。この場合、背景領域のうちパターンと隣接する部分（境界部分）において階調が白にならず中間階調になってしまうという現象が顕在化する。

この表示不具合は、液晶素子１２０において、横電界の影響により、印加電圧に応じた配向状態になりにくくなることが原因の一つであると考えられている。ここで、「横電界」とは、素子基板１００ａの面に沿った方向（ＸＹ平面に沿った方向）の電界をいう。これに対し画素電極１１８とコモン電極１０８との間に印加される電圧による電界を「縦電界」という。液晶分子の配向状態について説明する前に、まず、液晶素子１２０における印加電圧と透過率との関係を説明する。

図４は、液晶素子１２０における印加電圧と透過率との関係（Ｖ−Ｔ特性）を例示する図である。この例で、液晶１０５はＶＡ方式であり、電圧無印加時において液晶素子１２０は黒状態（透過率ゼロ）となるノーマリーブラックモードである。印加電圧ＶがＶｂｋ≦Ｖ≦Ｖｔｈ１の範囲（以下この範囲を「電圧範囲Ａ」という。この例ではＶｂｋ＝０Ｖ）にある場合、相対透過率τは０％≦τ≦１０％の範囲にある（以下この範囲を「階調範囲ａ」という）。印加電圧ＶがＶｔｈ１≦Ｖ≦Ｖｔｈ２の範囲（以下この範囲を「電圧範囲Ｄ」という）にある場合、相対透過率τは１０％≦τ≦９０％の範囲にある（以下この範囲を「階調範囲ｄ」という）。印加電圧ＶがＶｔｈ２≦Ｖ≦Ｖｗｔの範囲（以下この範囲を「電圧範囲Ｂ」という）にある場合、相対透過率τは９０％≦τ≦１００％の範囲にある（以下この範囲を「階調範囲ｂ」という）。ここでは、しきい値電圧Ｖｔｈ１が透過率１０％相当の電圧であり、しきい値電圧Ｖｔｈ２が透過率９０％相当の電圧である例を説明したが、しきい値電圧Ｖｔｈ１およびＶｔｈ２はこれに限定されるものではない。

このように、液晶素子１２０は、縦電界すなわち画素電極１１８とコモン電極１０８との間に印加される電圧によりその透過率を制御するものであるが、液晶パネル１００が小型化または高精細化されると、隣接する２つの液晶素子１２０間の距離が短くなり、横電界すなわち２つの画素電極１１８間の電界の影響が無視できなくなる。すなわち、横電界の影響により、液晶分子の配向状態が本来あるべき状態（縦電界で制御された状態）と異なった状態となってしまう領域（リバースチルトドメイン）が発生する。

図５は、リバースチルトドメイン発生時の液晶分子の配向状態を例示する模式図である。図５は、液晶パネル１００を、垂直面で破断したときの断面模式図である。液晶分子は、電界に対して垂直な方向に向くように配向状態が変化する。この例では、白画素の画素電極１１８（Ｗｔ）と黒画素の画素電極１１８（Ｂｋ）との間隙で生じる電位差が、白画素の画素電極１１８（Ｗｔ）とコモン電極１０８との間で生じる電位差と同程度である上に、画素電極同士の間隙が画素電極１１８とコモン電極１０８との間隙よりも狭い。したがって、白画素の画素電極１１８（Ｗｔ）と黒画素の画素電極１１８（Ｂｋ）との間隙で生じる横電界は、白画素の画素電極１１８（Ｗｔ）とコモン電極１０８との間隙で生じる縦電界よりも強い。このような状況では、白画素の画素電極１１８（Ｗｔ）のうち黒画素との境界部分においては、リバースチルトドメインＲｖが発生する。黒画素と白画素とが隣接する領域において、横電界の影響によって、リバースチルトドメインＲｖが発生しやすい状況にあるということができる。

以上の説明から、リバースチルトドメインが発生する条件は以下のとおりである。
・隣接する２つの画素の印加電圧の差（電位差）がしきい値より大きい。なお、これら隣接する２つの画素のうち、より暗い階調の画素を「暗画素」といい、より明るい階調の画素を「明画素」という。黒画素および白画素は、暗画素および明画素の一例である。ノーマリーブラックの場合、暗画素の印加電圧が低く、明画素の印加電圧が高い。
上記の条件が満たされると、印加電圧が高い画素においてリバースチルトドメインが発生する。

１−３．リバースチルトドメインの抑制
リバースチルトドメインの発生を抑制するには、上記の条件が満たされなくなる補正処理を行えばよい。例えば、映像信号Ｖｉｄ−ｉｎが、上記の条件を満たす、隣接する２つの画素があることを示していた場合、これら２つの画素の印加電圧の差を小さくするように、印加電圧が補正される。ここで、映像信号Ｖｉｄ−ｉｎにより上記の条件を満たすことが示される暗画素と明画素との境界を「リスク境界」という。より具体的には、暗画素が階調範囲ａ（電圧範囲Ａ）にあり、明画素が階調範囲ｂ（電圧範囲Ｂ）にある場合、すなわち、暗画素と明画素の電圧差が（Ｖｔｈ２−Ｖｔｈ１）以上である場合、その境界はリスク境界と判断される。また、リスク境界ではない境界を「非リスク境界」という。

印加電圧の補正は、暗画素および明画素の少なくとも一方に対して行われる。すなわち、暗画素の印加電圧を上げるように補正してもよいし、明画素の電圧を下げるように補正してもよいし、その両方を行ってもよい。補正によって暗画素と明画素との印加電圧の差がしきい値を下回れば、リバースチルトドメインは発生しない。しかし、この補正には、次のような問題点がある。

図６は、従来の補正を例示する図である。この例では、横方向に連続する４つの画素について、映像信号Ｖｉｄ−ｉｎにより示される印加電圧が、５Ｖ、５Ｖ、２Ｖ、および２Ｖである。左から２番目の画素および３番目の画素の境界がリスク境界である。すなわち、左から２番目の画素が明画素であり、３番目の画素が暗画素である。この例では、暗画素と明画素との電位差を小さくする補正により、明画素の印加電圧が１Ｖ減らされ、暗画素の印加電圧が１Ｖ増やされる。この補正によれば、暗画素と明画素との電位差は減少するが、境界のコントラストが低下することにより、輪郭がぼやけてしまうという問題がある。本実施形態は、境界のコントラストを低下させずに、リバースチルトドメインを抑制する（配向不良を緩和させる）技術を提供する。

２．装置構成
図７は、第１実施形態に係る液晶表示装置１の構成を示すブロック図である。液晶表示装置１は、カラー画像を表示する装置であり、例えばプロジェクター（電子機器の一例）に用いられる。液晶表示装置１は、液晶パネル１００、走査線駆動回路１３０、およびデータ線駆動回路１４０を３組と、制御回路１０とを有する。各組は、それぞれ、色成分Ｒ、色成分Ｇ、および色成分Ｂに対応している。ここでは、図面が煩雑になるのを避けるため、１組の液晶パネル１００、走査線駆動回路１３０、およびデータ線駆動回路１４０のみを図示している。

制御回路１０は、上位装置から供給される映像信号Ｖｉｄ−ｉｎおよび同期信号Ｓｙｎｃに応じて走査線駆動回路１３０およびデータ線駆動回路１４０を制御する信号を出力する。映像信号Ｖｉｄ−ｉｎは、液晶パネル１００における各画素の階調値をそれぞれ指定するデジタル信号である。映像信号Ｖｉｄ−ｉｎは、同期信号Ｓｙｎｃと同期して供給される。同期信号は、垂直走査信号、水平走査信号およびドットクロック信号（いずれも図示省略）を含んでいる。この例で、映像信号Ｖｉｄ−ｉｎの周波数は６０Ｈｚである。すなわち、映像信号Ｖｉｄ−ｉｎにより示される画像は、１６．６７ミリ秒毎に書き換えられる。

なお、映像信号Ｖｉｄ−ｉｎは直接的には階調値を指定するものであるが、階調値に応じて液晶素子に印加される電圧（以下「印加電圧」という）が定まるので、映像信号Ｖｉｄ−ｉｎは液晶素子の印加電圧を指定するものといえる。

制御回路１０は、走査制御回路２０と画像処理回路３０とを有する。走査制御回路２０は、制御信号Ｘｃｔｒ、制御信号Ｙｃｔｒ、制御信号Ｉｃｔｒ等、各種の制御信号を生成して、同期信号Ｓｙｎｃに同期して各部を制御する。画像処理回路３０は、デジタルの映像信号Ｖｉｄ−ｉｎを処理して、各色成分毎にアナログのデータ信号Ｖｘを出力する。映像信号Ｖｉｄ−ｉｎは、（ｍ×ｎ）個の画素の各々について、複数の色成分の階調値を示す入力映像信号の一例である。

図８は、画像処理回路３０の構成を示すブロック図である。この例で、画像処理回路３０は、リスク境界の隣の画素（リスク境界を挟む画素）ではなく、その隣の画素の階調値を、リスク境界に隣接する画素と補正される画素との横電界を増やすように補正する。画像処理回路３０は、遅延回路３１と、補正画素選択部３２と、補正量算出部３３と、補正量加算部３４と、Ｄ／Ａ変換器３５とを有する。なお、画像処理回路３０の前段または画像処理回路３０内において遅延回路３１および補正画素選択部３２の前段には、映像信号Ｖｉｄ−ｉｎにより示される階調値を、例えばＬＵＴを参照して電圧に変換する変換部が設けられている。この例で、画像処理回路３０は、電圧を示す信号に対して以下で説明する処理を行う。

遅延回路３１は、リスク境界を特定するため、および補正する画素を選択（決定）するため、複数のラッチを有する。この例では、遅延回路３１は、ラッチＡ、ラッチＢ、およびラッチＣの３つのラッチを有する（図示略）。これらのラッチは、クロック信号ＣＬＫをトリガーとしてデータを格納（記憶）する。ラッチＡは映像信号Ｖｉｄ−ｉｎに対して１クロック遅れたデータを格納している。ラッチＢはラッチＡに対して１クロック遅れたデータを格納している。ラッチＣはラッチＢに対して１クロック遅れたデータを格納している。ラッチＡおよびラッチＢは、１画素分のデータを格納する。ラッチＣは、所定数の画素のデータを格納する。ラッチＣがデータを格納する画素の数は、リスク境界と補正画素との位置関係に関する条件に応じて決められる。補正画素選択部３２は、遅延回路３１のラッチに格納されているデータを用いて、リスク境界の検出および補正される画素（以下「補正画素」という）の選択を行う。

補正量算出部３３は、補正画素に対する補正量を算出する。補正量を算出するアルゴリズムはあらかじめ決められている。この例で、補正量は、明画素と暗画素との電位差に応じて算出される。具体的には、明画素と暗画素との電位差が大きくなるほど補正量が大きくなる。補正量加算部３４は、算出された補正量を、データに加算する。Ｄ／Ａ変換器３５は、補正されたデータをアナログ信号に変換し、データ信号Ｖｘとして出力する。

補正画素選択部３２は、第１方向（例えば行方向）および第２方向（例えば列方向）に配置された画素１１１のうち第１画素（例えば暗画素）および第１画素と隣り合う第２画素（例えば明画素）に挟まれた境界であって、第１画素および第２画素の印加電圧の差がしきい値以上であるリスク境界を検出する境界検出手段の一例である。補正量算出部３３および補正量加算部３４は、第１方向および第２方向のうち第１画素および第２画素が並んでいる方向においてリスク境界から見て第１画素と同じ側にある第３画素並びにその方向においてリスク境界から見て第２画素と同じ側にある第４画素の少なくとも一方の印加電圧を、第１画素と第３画素との間の横電界および第２画素と第４画素との間の横電界の少なくとも一方を増加させるように補正をする補正手段の一例である。Ｄ／Ａ変換器３５は、補正された電圧に応じた信号（例えばデータ信号Ｖｘ）を、液晶パネル１００を駆動するデータ線駆動回路１４０に出力する出力手段の一例である。画像処理回路３０は、境界検出手段、補正手段、および出力手段を有する画像処理装置の一例である。

３．動作
図９は、液晶表示装置１の動作を示すタイミングチャートである。この例では、１フレームが４つのフィールドに分割される、いわゆる４倍速駆動が行われる。例えば、映像信号Ｖｉｄ−ｉｎにより示される画像が６０Ｈｚで更新される場合、１フレームは約１６．７ミリ秒である。この場合、データ信号Ｖｘは２４０Ｈｚの信号であり、１フィールドは約４．１７ミリ秒である。

各フィールドにおいて、走査線駆動回路１３０は、ｍ本の走査線１１２を順次排他的に選択する走査信号Ｙｉを出力する。データ線駆動回路１４０は、第ｉ行の走査線１１２が選択されているときに、第ｉ行第１〜ｎ列の画素のデータ信号Ｖｘをサンプリングし、データ信号Ｘ１〜Ｘｎとして出力する。データ信号Ｖｘの電圧は、奇数フィールドにおいて正極性であり、偶数フィールドにおいて負極性である。データ信号Ｖｘの振幅の中間電位は電位Ｖｃｎｔである。いわゆるプッシュダウン（フィードスルー）の影響を考慮し、コモン電圧ＬＣｃｏｍは、中間電位Ｖｃｎｔよりも低い値に設定されている。

図１０は、画像処理回路３０の動作を示すフローチャートである。図１０のフローは、例えば画像処理回路３０への電力の供給が開始されたことを契機として、所定の間隔で繰り返し実行される。ステップＳ１００において、画像処理回路３０の補正画素選択部３２は、リスク境界を検出する。ステップＳ１１０において、補正画素選択部３２は、検出されたリスク境界に応じて補正画素を選択する。ステップＳ１２０において、補正量算出部３３は、補正量を算出する。ステップＳ１３０において、補正量加算部３４は、印加電圧を示すデータを補正する。ステップＳ１４０において、Ｄ／Ａ変換器３５は、補正されたデータに応じた信号を出力する。

図１１は、リスク境界の検出および補正画素の選択の具体例を例示する図である。ここでは、暗画素の隣の画素のみが補正され、明画素の隣の画素が補正されない、いわゆる片側補正の例を説明する。また、この例では、暗画素は、リスク境界の右側にある場合および左側にある場合のどちらの場合でも補正される。したがって、ラッチＣは、４画素分のデータを格納する。例えば図１１の矢印で示されるタイミングにおいて、ラッチＣには、画素ｉから画素ｌまでの４画素のデータが格納されている。

図１１には、画素ａから画素ｓまでの連続する１行分の画素（この例では１９個）のデータが示されている。画素ａから画素ｊまでは低階調（例えば印加電圧２Ｖ）の画素であり、画素ｋから画素ｓまでは高階調（例えば印加電圧５Ｖ）の画素である。補正画素選択部３２は、ラッチＡおよびラッチＢのデータを参照する。ラッチＢはラッチＡよりも１クロック遅れているので、同じタイミングでデータを参照すると隣り合う２つの画素の印加電圧を参照することになる。例えば図１１において矢印で示したタイミングにおいてデータを参照すると、画素ｋおよび画素ｊの印加電圧を参照することになる。補正画素選択部３２は、これら隣り合う２つの画素の印加電圧から、これら２つの画素の間の境界がリスク境界であるか、すなわち、これら２つの画素の印加電圧の差がしきい値以上であるか判断する。

これら２つの画素の間の境界がリスク境界であると判断された場合、補正画素選択部３２は、ラッチＢの画素が暗画素であるか判断する。ラッチＢの画素が暗画素であると判断された場合、補正画素選択部３２は、ラッチＣにおいて最も古いデータの画素を、補正画素として選択する。図１１の例では、画素ｋと画素ｊの印加電圧の差がしきい値以上であり、画素ｊが暗画素である。したがって、このタイミングにおいてラッチＣに格納されている画素ｉから画素ｌのデータのうち最も古いデータに相当する画素ｉが、補正画素として選択される。

図１２は、リスク境界の検出および補正画素の選択の別の例を示す図である。この例も、図１１の例と同様に片側補正である。画素ａから画素ｊまでは高階調（例えば印加電圧５Ｖ）の画素であり、画素ｋから画素ｓまでは低階調（例えば印加電圧２Ｖ）の画素である。ラッチＡのデータおよびラッチＢのデータからこれら２つの画素の間の境界がリスク境界であると判断された場合において、ラッチＢの画素が暗画素でない（すなわちラッチＢの画素が明画素である）と判断された場合、補正画素選択部３２は、ラッチＣにおいて最も新しいデータの画素を、補正画素として選択する。図１２の例では、画素ｋと画素ｊの印加電圧の差がしきい値以上であり、画素ｋが暗画素である。したがって、このタイミングにおいてラッチＣに格納されている画素ｉから画素ｌのデータのうち最も新しいデータに相当する画素ｌが、補正画素として選択される。

図１３は、補正の有無による、液晶分子の配向状態の差を示す図である。この例では、リスク境界周辺の４つの画素における液晶分子の配向状態が示されている。図１３の上段は補正なしの例を、下段は本実施形態（片側補正）による補正ありの例を、それぞれ示している。補正なしの場合、リスク境界を挟む明画素および暗画素においてリバースチルトドメインが発生し、リスク境界付近に黒い部分が発生してしまっている。一方、補正ありの場合、明画素と暗画素との間の横電界そのものは緩和されていないものの、暗画素と園隣の画素（図１３の右端の画素）との間に発生した横電界により、暗画素において、液晶分子の配向状態を（リバースチルトドメインによる配向不良を打ち消す向きに）押し戻す作用が働く。これにより、暗画素自体の印加電圧を補正する場合と比較してコントラストの低下を抑えつつ、液晶分子の配向不良に起因する表示不良を低減することができる。

図１４は、リスク境界の検出および補正画素の選択の別の例を示す図である。ここでは、暗画素の隣および明画素の隣の画素の両方が補正される、いわゆる両側補正の例を説明する。したがって、ラッチＣは、４画素分のデータを格納する。例えば図１４の矢印で示されるタイミングにおいて、ラッチＣには、画素ｉから画素ｌまでの４画素のデータが格納されている。補正画素選択部３２は、ラッチＡおよびラッチＢに格納されているデータから、これら２つの画素の間の境界がリスク境界であるか、すなわち、これら２つの画素の印加電圧の差がしきい値以上であるか判断する。ラッチＡのデータおよびラッチＢのデータからこれら２つの画素の間の境界がリスク境界であると判断された場合、補正画素選択部３２は、ラッチＣにおいて最も古いデータの画素および最も新しいデータの画素を、補正画素として選択する。図１４の例では、画素ｋと画素ｊの印加電圧の差がしきい値以上である。したがって、このタイミングにおいてラッチＣに格納されている画素ｉから画素ｌのデータのうち最も古いデータに相当する画素ｉおよび最も新しいデータに相当する画素ｌが、補正画素として選択される。

４．変形例
本発明は上述の実施形態に限定されるものではなく、種々の変形実施が可能である。以下、変形例をいくつか説明する。以下の変形例のうち２つ以上のものが組み合わせて用いられてもよい。

４−１．変形例１
補正画素選択部３２が補正画素を選択する条件は、実施形態で説明したものに限定されない。例えば、実施形態で説明した条件に加え、液晶分子のチルト方位を考慮して以下の条件が追加されてもよい。
・リスク境界において、印加電圧が高い画素が、印加電圧の低い画素に対して、チルト方位の上流側に位置する。
この条件を追加することにより、補正が行われる画素が、リバースチルトドメインが発生する確率がより高いものに絞り込まれ、映像信号Ｖｉｄ−ｉｎにより示される元の画像からの変更が多すぎることによる画質の低下を抑制することができる。

なお、チルト方位とは、液晶素子１２０にゼロＶの電圧を印加した状態（初期配向状態）における、画素電極１１８の側から平面視したときの、Ｙ軸（データ線１１４）からの液晶分子の傾きの方向をいう。また、液晶分子は、初期配向状態において画素電極１１８（素子基板１００ａ）に対しても傾いている。素子基板１００ａの基板法線を基準にした液晶分子の傾きをチルト角という。チルト方位について、液晶分子の素子基板１００ａに近い方を上流側、素子基板１００ａから遠い方を下流側という。例えば、チルト方位が４５°であり、画素電極１１８の側から平面視したとき素子基板１００ａの法線に対して液晶分子が右上方向（Ｘ軸正方向かつＹ軸負方向）に傾いている場合、左下がチルト方位の上流側であり、右上がチルト方位の下流側である。

４−２．変形例２
補正画素は、リスク境界の暗画素または明画素の１つ隣の画素に限定されない。暗画素および明画素が並んでいる方向において、リスク境界から見て暗画素と同じ側にある画素（暗画素から２画素以上先の画素）またはリスク境界から見て明画素と同じ側にある画素（明画素から２画素以上先の画素）が補正画素として選択されてもよい。なお、例えば、暗画素の２つ隣の画素を補正画素とする場合、ラッチＢとラッチＣとの間にもう１段、ラッチＤを設ける必要がある。ラッチＤは、ラッチＢから１クロック遅れたデータを格納する。ラッチＣは、ラッチＤから１クロック遅れたデータを格納する。この場合ラッチＣは、６画素分のデータを格納する。

４−３．変形例３
補正量算出部３３および補正量加算部３４による補正の詳細は、実施形態で説明したものに限定されない。図１２の例では、補正画素の印加電圧を２Ｖから３Ｖに増加させる補正が行われたが、補正画素の印加電圧を２Ｖから１Ｖに減少させる補正が行われてもよい。別の例で、補正量は、暗画素と明画素との電位差によらず一定であってもよい。さらに別の例で、補正は、元のデータに補正量を加算するものではなく、元のデータに係数を乗算するものであってもよい。

４−４．変形例４
画像処理回路３０の具体的構成は、実施形態で説明したものに限定されない。特に、リスク境界を検出する具体的手法および検出したリスク境界に応じて階調値を補正する具体的手法は、実施形態で説明したものに限定されない。実施形態においては、補正画素選択部３２が、リスク境界を検出する機能および補正画素を選択する機能を有していたが、補正画素選択部３２とは別の構成要素が、リスク境界を検出する機能を有していてもよい。例えば、画像処理回路３０は、行方向および列方向の両方におけるリスク境界を検出するため、画素毎のデータを記憶するフレームメモリーを有していてもよい。

４−５．変形例５
図１５は、変形例５に係るプロジェクター２１００を例示する図である。プロジェクター２１００は、液晶表示装置１を用いた電子機器の一例である。プロジェクター２１００において、液晶パネル１００がライトバルブとして用いられている。この図に示されるように、プロジェクター２１００の内部には、ハロゲンランプ等の白色光源を有するランプユニット２１０２が設けられている。ランプユニット２１０２から射出された投射光は、内部に配置された３枚のミラー２１０６および２枚のダイクロイックミラー２１０８によってＲ（赤）色、Ｇ（緑）色、Ｂ（青）色の３原色に分離される。分離された投射光は、各原色に対応するライトバルブ１００Ｒ、１００Ｇおよび１００Ｂにそれぞれ導かれる。なお、Ｂ色の光は、他のＲ色やＧ色と比較すると光路が長いので、その損失を防ぐために、入射レンズ２１２２、リレーレンズ２１２３および出射レンズ２１２４を有するリレーレンズ系２１２１を介して導かれる。

プロジェクター２１００において、液晶パネル１００を含む液晶表示装置が、Ｒ色、Ｇ色、Ｂ色のそれぞれに対応して３組設けられている。ライトバルブ１００Ｒ、１００Ｇおよび１００Ｂの構成は、上述した液晶パネル１００と同様である。Ｒ色、Ｇ色、Ｂ色のそれぞれの原色成分の階調レベルを指定するに映像信号がそれぞれ外部上位回路から供給されて、ライトバルブ１００Ｒ、１００Ｇおよび１００がそれぞれ駆動される。ライトバルブ１００Ｒ、１００Ｇ、１００Ｂによってそれぞれ変調された光は、ダイクロイックプリズム２１１２に３方向から入射する。そして、ダイクロイックプリズム２１１２において、Ｒ色およびＢ色の光は９０度に屈折し、Ｇ色の光は直進する。したがって、各原色の画像が合成された後、スクリーン２１２０には、投射レンズ群２１１４によってカラー画像が投射される。

なお、ライトバルブ１００Ｒ、１００Ｇおよび１００Ｂには、ダイクロイックミラー２１０８によって、Ｒ色、Ｇ色、Ｂ色のそれぞれに対応する光が入射するので、カラーフィルタを設ける必要はない。また、ライトバルブ１００Ｒ、１００Ｂの透過像は、ダイクロイックプリズム２１１２により反射した後に投射されるのに対し、ライトバルブ１００Ｇの透過像はそのまま投射される。したがって、ライトバルブ１００Ｒ、１００Ｂによる水平走査方向は、ライトバルブ１００Ｇによる水平走査方向と逆向きにして、左右を反転させた像を表示する構成となっている。

液晶表示装置１が用いられる電子機器としては、図１０に例示したプロジェクターの他にも、テレビジョンや、ビューファインダー型・モニタ直視型のビデオテープレコーダー、カーナビゲーション装置、ページャー、電子手帳、電卓、ワードプロセッサー、ワークステーション、テレビ電話、ＰＯＳ端末、デジタルスチルカメラ、携帯電話機、タッチパネルを備えた機器等などが挙げられる。

４−６．他の変形例
実施形態においては、リスク境界の検出や補正処理は印加電圧を示すデータに対して行われたが、階調値を示すデータに対してこれらの処理が行われてもよい。
液晶１０５は、ＶＡ液晶に限定されない。ＴＮ液晶等、ＶＡ液晶以外の液晶が用いられてもよい。また、液晶１０５は、ノーマリーホワイトモードの液晶であってもよい。
実施形態で説明したパラメーター（例えば、階調数、フレーム周波数、画素数など）および信号の極性やレベルはあくまで例示であり、本発明はこれに限定されない。

１…液晶表示装置、１０…制御回路、２０…走査制御回路、３０…画像処理回路、３１…遅延回路、３２…補正画素選択部、３３…補正量算出部、３４…補正量加算部、３５…Ｄ／Ａ変換器、１００…液晶パネル、１０５…液晶、１０８…コモン電極、１１１…画素、１１２…走査線、１１４…データ線、１１５…容量線、１１６…ＴＦＴ、１１８…画素電極、１２０…液晶素子、１２５…保持容量、１３０…走査線駆動回路、１４０…データ線駆動回路、２１００…プロジェクター、２１０２…ランプユニット、２１０６…ミラー、２１０８…ダイクロイックミラー、２１１２…ダイクロイックプリズム、２１１４…投射レンズ群、２１２０…スクリーン、２１２２…入射レンズ、２１２３…リレーレンズ、２１２４…出射レンズ

Claims (8)

1. 第１方向および第２方向に配置された画素群のうち第１画素および当該第１画素と隣り合う第２画素に挟まれた境界であって、第１画素および第２画素の印加電圧の差がしきい値以上である境界を検出する境界検出手段と、
   前記第１方向および前記第２方向のうち前記第１画素および前記第２画素が並んでいる方向において前記境界から見て前記第１画素と同じ側にある第３画素並びに当該方向において前記境界から見て前記第２画素と同じ側にある第４画素の少なくとも一方の印加電圧を、前記第１画素と前記第３画素との間の横電界および前記第２画素と前記第４画素との間の横電界の少なくとも一方を増加させるように補正をする補正手段と、
   前記補正手段により補正された電圧に応じた信号を、前記画素群を有する液晶パネルを駆動する駆動回路に出力する出力手段と
   を有する画像処理装置。
2. 前記補正手段は、前記第３画素および前記第４画素のうち、前記第１画素および前記第２画素のうち印加電圧がより低い画素に近い画素の印加電圧を補正する
   ことを特徴とする請求項１に記載の画像処理装置。
3. 前記補正手段は、前記第３画素および前記第４画素のうち、前記境界から見て前記液晶表示装置における液晶分子のチルト方位に応じて決められる一方向側の画素だけの印加電圧を補正する
   ことを特徴とする請求項２に記載の画像処理装置。
4. 前記補正手段は、前記第３画素および前記第４画素の両方の印加電圧を補正する
   ことを特徴とする請求項２に記載の画像処理装置。
5. 前記補正手段は、前記第１画素および前記第２画素の印加電圧の差に応じて決められた補正量を用いて前記補正をする
   ことを特徴とする請求項１ないし４のいずれか一項に記載の画像処理装置。
6. 第１方向および第２方向に配置された画素群を有する液晶パネルと、
   前記液晶パネルを駆動する駆動回路と、
   前記画素群のうち第１画素および当該第１画素と隣り合う第２画素に挟まれた境界であって、第１画素および第２画素の印加電圧の差がしきい値以上である境界を検出する境界検出手段と、
   前記第１方向および前記第２方向のうち前記第１画素および前記第２画素が並んでいる方向において前記境界から見て前記第１画素と同じ側にある第３画素並びに当該方向において前記境界から見て前記第２画素と同じ側にある第４画素の少なくとも一方の印加電圧を、前記第１画素と前記第３画素との間の横電界および前記第２画素と前記第４画素との間の横電界の少なくとも一方を増加させるように補正をする補正手段と、
   前記補正手段により補正された電圧に応じた信号を、前記駆動回路に出力する出力手段と
   を有する液晶表示装置。
7. 請求項６に記載の液晶表示装置を有する電子機器。
8. 第１方向および第２方向に配置された画素群のうち第１画素および当該第１画素と隣り合う第２画素に挟まれた境界であって、第１画素および第２画素の印加電圧の差がしきい値以上である境界を検出するステップと、
   前記第１方向および前記第２方向のうち前記第１画素および前記第２画素が並んでいる方向において前記境界から見て前記第１画素と同じ側にある第３画素並びに当該方向において前記境界から見て前記第２画素と同じ側にある第４画素の少なくとも一方の印加電圧を、前記第１画素と前記第３画素との間の横電界および前記第２画素と前記第４画素との間の横電界の少なくとも一方を増加させるように補正をするステップと、
   前記補正された電圧に応じた信号を、前記液晶パネルを駆動する駆動回路に出力するステップと
   を有する画像処理方法。