JP2013205727A - 画像処理回路、電子機器および画像処理方法 - Google Patents
画像処理回路、電子機器および画像処理方法 Download PDFInfo
- Publication number
- JP2013205727A JP2013205727A JP2012076461A JP2012076461A JP2013205727A JP 2013205727 A JP2013205727 A JP 2013205727A JP 2012076461 A JP2012076461 A JP 2012076461A JP 2012076461 A JP2012076461 A JP 2012076461A JP 2013205727 A JP2013205727 A JP 2013205727A
- Authority
- JP
- Japan
- Prior art keywords
- pixel
- pixels
- specific
- risk boundary
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Liquid Crystal (AREA)
Abstract
【課題】階調値に応じて補正を行う場合に、特定画素の視認性の低下を抑制する。
【解決手段】画像処理回路30は、階調値が所定の特定パターンを構成する特定画素以外の画素に対しては、リスク境界に隣接する明画素を含み、印加電圧がリスク境界に隣接する暗画素の印加電圧と第2の関係にあり、リスク境界からリスク境界と垂直な方向に連続するk個の画素の階調値を、リスク境界に隣接する暗画素との印加電圧の差が小さくなるように補正し、特定画素に対しては、少なくともリスク境界に隣接する明画素の階調値を、リスク境界に隣接する暗画素の印加電圧と当該明画素の印加電圧との差が小さくなるように補正する補正部35を有する。特定画素のうちリスク境界に隣接する明画素の補正量は、特定画素以外の画素のうちリスク境界に隣接する明画素の補正量よりも小さい。
【選択図】図10
【解決手段】画像処理回路30は、階調値が所定の特定パターンを構成する特定画素以外の画素に対しては、リスク境界に隣接する明画素を含み、印加電圧がリスク境界に隣接する暗画素の印加電圧と第2の関係にあり、リスク境界からリスク境界と垂直な方向に連続するk個の画素の階調値を、リスク境界に隣接する暗画素との印加電圧の差が小さくなるように補正し、特定画素に対しては、少なくともリスク境界に隣接する明画素の階調値を、リスク境界に隣接する暗画素の印加電圧と当該明画素の印加電圧との差が小さくなるように補正する補正部35を有する。特定画素のうちリスク境界に隣接する明画素の補正量は、特定画素以外の画素のうちリスク境界に隣接する明画素の補正量よりも小さい。
【選択図】図10
Description
本発明は、ディスクリネーションを低減する技術に関する。
液晶パネルは本来、画素内における画素電極と対向電極との間の電界により液晶分子の配向状態を制御するものである。しかし、例えば液晶パネルが高精細化され、隣り合う画素間の距離が短くなると、2つの画素の画素電極間の電界(横電界)が発生し、液晶分子が意図しない向きに配向してしまう、いわゆるディスクリネーションが発生する場合がある。ディスクリネーションの発生は、液晶パネルの表示品位を低下させる原因となる。特許文献1から特許文献5は、ディスクリネーションの発生を抑えるための技術を開示している。
階調差に応じて補正を行う場合、ある条件を満たす特定画素に補正が行われると、特定画素が、特定画素以外の画素に比べて視認されにくくなることがある。
本発明は、階調値に応じて補正を行う場合に、特定画素の視認性の低下を抑制する技術を提供する。
本発明は、階調値に応じて補正を行う場合に、特定画素の視認性の低下を抑制する技術を提供する。
上述の課題を解決するため、本発明は、複数の画素の各々の階調値を示す入力映像信号において、前記複数の画素のうち前記入力映像信号に応じて液晶素子に印加される印加電圧が第1電圧である第1画素と、前記第1電圧よりも大きい第2電圧が液晶素子に印加される第2画素との境界のうち、前記第1電圧および前記第2電圧が第1の関係にあるリスク境界を検出するリスク境界検出部と、階調値が所定の特定パターンを構成する特定画素以外の画素に対しては、前記リスク境界に隣接する第2画素を含み、印加電圧が前記第1電圧と第2の関係にあり、前記リスク境界から第1方向に連続するk個の画素の階調値を、前記第1画素の印加電圧との差が小さくなるように補正し、前記特定画素に対しては、少なくとも前記リスク境界に隣接する第2画素の階調値を、前記第1画素の印加電圧と当該第2画素の印加電圧との差が小さくなるように補正する補正部とを有し、前記特定パターンは、印加電圧が前記第1電圧と前記第2の関係にある画素が前記リスク境界から前記第1方向においてk個以下連続するパターンであり、前記特定画素のうち前記リスク境界に隣接する第2画素の補正量は、前記特定画素以外の画素のうち前記リスク境界に隣接する第2画素の補正量よりも小さいことを特徴とする画像処理回路を提供する。この画像処理回路によれば、特定画素のうちリスク境界に隣接する第2画素の補正量が特定画素以外の画素のうちリスク境界に隣接する第2画素の補正量と同じである場合に比べて、特定画素の視認性の低下を抑制することができる。
好ましい態様において、前記リスク境界に隣接する第2画素から前記第1方向に前記特定パターンが構成されているか判断し、前記特定画素を検出する特定画素検出部を有することを特徴とする。この画像処理回路によれば、リスク境界に隣接しない第2画素について判断することなく特定画素を検出することができる。
別の好ましい態様において、前記kは、2以上の値であり、前記補正部は、前記特定画素に対しては、2以上の画素の階調値を補正し、前記特定画素のうち、一の画素の補正量と他の画素の補正量とが異なることを特徴とする。この画像処理回路によれば、一の画素の補正量と他の画素の補正量とが同じである場合に比べて、特定画素の視認性の低下を抑制することができる。
さらに別の好ましい態様において、前記kは、2以上の値であり、前記特定画素のうち、補正が行われる画素の個数は、k個よりも少ないことを特徴とする。この画像処理回路によれば、特定画素のうち補正が行われる画素の個数がk個である場合に比べて、特定画素の視認性の低下を抑制することができる。
さらに別の好ましい態様において、前記kが1であることを特徴とする。この画像処理回路によれば、幅が最小の特定画素の視認性の低下を抑制することができる。
さらに別の好ましい態様において、前記補正部は、前記リスク境界に隣接する第1画素の階調値をさらに補正することを特徴とする。この画像処理回路によれば、リスク境界に隣接する第1画素の階調値を補正しない場合に比べて、特定画素の視認性の低下を抑制することができる。
さらに別の好ましい態様において、前記リスク境界に隣接する第2画素のうち前記特定画素に含まれる画素と前記リスク境界を挟んで隣り合う前記第1画素の補正量は、前記リスク境界に隣接する第2画素のうち前記特定画素に含まれない画素と前記リスク境界を挟んで隣り合う前記第1画素の補正量よりも小さいことを特徴とする。この画像処理回路によれば、リスク境界に隣接する第2画素のうち特定画素に含まれる画素とリスク境界を挟んで隣り合う第1画素の補正量が、リスク境界に隣接する第2画素のうち特定画素に含まれない画素とリスク境界を挟んで隣り合う第1画素の補正量と同じである場合に比べて、特定画素の視認性の低下を抑制することができる。
さらに別の好ましい態様において、前記第1画素の階調値と前記第2画素の階調値との階調差に基いて、前記第1画素または前記第2画素の補正量を算出する補正量算出部を有し、前記補正部は、前記補正量算出部により算出された補正量に基いて補正することを特徴とする。この画像処理回路によれば、第1画素の階調値と第2画素の階調値との階調差に関わらず補正量が一定である場合に比べて、特定画素の視認性を向上させることができる。
また、本発明は、上記いずれかの画像処理回路を有する電子機器を提供する。この電子機器によれば、特定画素のうちリスク境界に隣接する第2画素の補正量が特定画素以外の画素のうちリスク境界に隣接する第2画素の補正量と同じである場合に比べて、特定画素の視認性の低下を抑制することができる。
また、本発明は、複数の画素の各々の階調値を示す入力映像信号において、前記複数の画素のうち前記入力映像信号に応じて液晶素子に印加される印加電圧が第1電圧である第1画素と、前記第1電圧よりも大きい第2電圧が液晶素子に印加される第2画素との境界のうち、前記第1電圧および前記第2電圧が第1の関係にあるリスク境界を検出するステップと、階調値が所定の特定パターンを構成する特定画素以外の画素に対しては、前記リスク境界に隣接する第2画素を含み、印加電圧が前記第1電圧と第2の関係にあり、前記リスク境界から第1方向に連続するk個の画素の階調値を、前記第1画素の印加電圧との差が小さくなるように補正し、前記特定画素に対しては、少なくとも前記リスク境界に隣接する第2画素の階調値を、前記第1画素の印加電圧と当該第2画素の印加電圧との差が小さくなるように補正するステップとを有し、前記特定パターンは、印加電圧が前記第1電圧と前記第2の関係にある画素が前記リスク境界から前記第1方向においてk個以下連続するパターンであり、前記特定画素のうち前記リスク境界に隣接する第2画素の補正量は、前記特定画素以外の画素のうち前記リスク境界に隣接する第2画素の補正量よりも小さいことを特徴とする画像処理方法を提供する。この画像処理方法によれば、特定画素のうちリスク境界に隣接する第2画素の補正量が特定画素以外の画素のうちリスク境界に隣接する第2画素の補正量と同じである場合に比べて、特定画素の視認性の低下を抑制することができる。
<1.第1実施形態>
(1−1.液晶表示装置の構成と問題点)
実施形態に係る装置の構成およびその動作の説明に先立ち、液晶表示装置の構成および問題点について説明する。
(1−1.液晶表示装置の構成と問題点)
実施形態に係る装置の構成およびその動作の説明に先立ち、液晶表示装置の構成および問題点について説明する。
(1−1−1.液晶表示装置の概略)
図1は、液晶表示装置1の概略構成を示す図である。液晶表示装置1は、液晶パネル100と、走査線駆動回路130と、データ線駆動回路140とを有する。
図1は、液晶表示装置1の概略構成を示す図である。液晶表示装置1は、液晶パネル100と、走査線駆動回路130と、データ線駆動回路140とを有する。
液晶パネル100は、供給される信号に応じて画像を表示する装置である。液晶パネル100は、m行n列のマトリクス状に配置された画素111を有する。画素111は、走査線駆動回路130及びデータ線駆動回路140から供給される信号に応じた光学状態を示す。液晶パネル100は、複数の画素111の光学状態を制御することにより画像を表示する。
液晶パネル100は、素子基板100aと、対向基板100bと、液晶105とを有する。素子基板100aと対向基板100bとは、一定の間隙を保って貼り合わせられている。この間隙に、液晶105が挟まれている。
素子基板100aは、対向基板100bとの対向面において、m行の走査線112およびn列のデータ線114を有する。走査線112はX(横)方向に沿って、データ線114はY(縦)方向に沿って、それぞれ設けられており、互いに絶縁されている。一の走査線112を他の走査線112と区別するときは、図において上から順に第1、第2、第3、…、第(m−1)、および第m行の走査線112という。同様に、一のデータ線114を他のデータ線114と区別するときは、図において左から順に第1、第2、第3、…、第(n−1)、第n列のデータ線114という。画素111は、X軸およびY軸に垂直な位置にある視点からみたときに、走査線112およびデータ線114の交差に対応して設けられている。
図2は、画素111の等価回路を示す図である。画素111は、TFT116と、液晶素子120と、保持容量125とを有する。液晶素子120は、画素電極118と、液晶105と、コモン電極108とを有する。画素電極118は、画素111毎に個別に設けられた電極である。コモン電極108は、すべての画素111に共通の電極である。画素電極118は素子基板100aに、コモン電極108は対向基板100bに、それぞれ設けられている。液晶105は、画素電極118およびコモン電極108に挟まれている。コモン電極108には、コモン電圧LCcomが印加される。
TFT116は、画素電極118への電圧の印加を制御するスイッチング素子であり、この例では、nチャネル型の電界効果トランジスターである。TFT116は、画素111毎に個別に設けられている。第i行第j列のTFT116のゲートは第i行の走査線112に、ソースは第j列のデータ線114に、ドレインは画素電極118に、それぞれ接続されている。保持容量125は、一端が画素電極118に、他端が容量線115に、それぞれ接続されている。容量線115には、時間的に一定の電圧が印加される。
第i行の走査線112にH(High)レベルの電圧(以下「選択電圧」という)が印加されると、第i行第j列のTFT116はオン状態となり、ソースとドレインが導通する。このとき、第j列のデータ線114に、第i行第j列の画素111の階調値(データ)に応じた電圧(以下「データ電圧」という)が印加されると、データ電圧は、TFT116を介して第i行第j列の画素電極118に印加される。
その後、第i行の走査線112にL(Low)レベルの電圧(以下「非選択電圧」という)が印加されると、TFT116はオフ状態になり、ソースとドレインは高インピーダンス状態となる。TFT116がオン状態のとき画素電極118に印加された電圧は、液晶素子120の容量性および保持容量125によって、TFT116がオフ状態になった後も保持される。
液晶素子120には、データ電圧とコモン電圧との電位差に相当する電圧が印加される。液晶105の分子配向状態は、液晶素子120に印加される電圧に応じて変化する。画素111の光学状態は、液晶105の分子配向状態に応じて変化する。例えば、液晶パネル100が透過型のパネルである場合、変化する光学状態は透過率である。
再び図1を参照する。走査線駆動回路130は、m本の走査線112の中から一の走査線112を順次排他的に選択する(すなわち走査線112を走査する)回路である。具体的には、走査線駆動回路130は、制御信号Yctrに従って、第i行の走査線112に、走査信号Yiを供給する。この例で、走査信号Yiは、選択される走査線112に対しては選択電圧となり、選択されない走査線112に対しては非選択電圧となる信号である。
データ線駆動回路140は、n本のデータ線114にデータ電圧を示す信号(以下「データ信号」という)を出力する回路である。具体的には、データ線駆動回路140は、画像処理回路30から供給されるデータ信号Vxを、制御信号Xctrに従ってサンプリングし、第1〜第n列のデータ線114にデータ信号X1〜Xnとして出力する。なお、本説明において電圧については、液晶素子120の印加電圧を除き、特に明記しない限り図示省略した接地電位を基準(ゼロV)として表す。
液晶パネル100に表示される画像は、所定の周期で書き換えられる。以下、この書き換えの周期を「フレーム」という。例えば、画像が60Hzで書き換えられる場合、1フレームは約16.7ミリ秒である。走査線駆動回路130が1フレームに1回、m本の走査線112を走査し、データ線駆動回路140がデータ信号を出力することにより、液晶パネル100に表示される画像が書き換えられる。
(1−1−2.ディスクリネーションによる表示不具合)
図3は、ディスクリネーションによる表示不具合を例示する図である。図3は、映像信号Vid−inにより示される画像が、白画素の背景上にグレー画素が連続するパターンとして描かれている例を示している。この場合、背景領域のうちパターンと隣接する部分(境界部分)において階調が白にならず中間階調になってしまうという現象が顕在化する。
図3は、ディスクリネーションによる表示不具合を例示する図である。図3は、映像信号Vid−inにより示される画像が、白画素の背景上にグレー画素が連続するパターンとして描かれている例を示している。この場合、背景領域のうちパターンと隣接する部分(境界部分)において階調が白にならず中間階調になってしまうという現象が顕在化する。
この表示不具合は、液晶素子120において、横電界の影響により、印加電圧に応じた配向状態になりにくくなることが原因の一つであると考えられている。ここで、「横電界」とは、素子基板100aの面に沿った方向(XY平面に沿った方向)の電界をいう。これに対し画素電極118とコモン電極108との間に印加される電圧による電界を「縦電界」という。液晶分子の配向状態について説明する前に、まず、液晶素子120における印加電圧と透過率との関係を説明する。
図4は、液晶素子120における印加電圧と透過率との関係(V−T特性)を例示する図である。この例で、液晶105はVA方式であり、電圧無印加時において液晶素子120は黒状態(透過率ゼロ)となるノーマリーブラックモードである。印加電圧VがVbk≦V<Vth1の範囲(以下この範囲を「電圧範囲A」という。この例ではVbk=0V)にある場合、相対透過率τは0%≦τ<10%の範囲にある(以下この範囲を「階調範囲a」という)。印加電圧VがVth1≦V≦Vth2の範囲(以下この範囲を「電圧範囲D」という)にある場合、相対透過率τは10%≦τ≦90%の範囲にある(以下この範囲を「階調範囲d」という)。印加電圧VがVth2<V≦Vwtの範囲(以下この範囲を「電圧範囲B」という)にある場合、相対透過率τは90%<τ≦100%の範囲にある(以下この範囲を「階調範囲b」という)。ここでは、しきい値電圧Vth1が透過率10%相当の電圧であり、しきい値電圧Vth2が透過率90%相当の電圧である例を説明したが、しきい値電圧Vth1およびVth2はこれに限定されるものではない。
以下の説明において、透過率10%を下回る画素(この例では印加電圧がVth1を下回る画素)を「暗画素」といい、透過率90%を上回る画素(印加電圧がVth2を上回る画素)を「明画素」という。黒画素および白画素は、暗画素および明画素の一例である。
このように液晶素子120は、縦電界すなわち画素電極118とコモン電極108との間に印加される電圧によりその透過率を制御するものであるが、液晶パネル100が小型化または高精細化されると、隣り合う2つの液晶素子120間の距離が短くなり、横電界すなわち2つの画素電極118間の電界の影響が無視できなくなる。すなわち、横電界の影響により、液晶分子の配向状態が本来あるべき状態(縦電界で制御された状態)と異なった状態(ディスクリネーション)となってしまう領域が発生する。
図5は、ディスクリネーション発生時の液晶分子の配向状態を例示する模式図である。図5は、液晶パネル100を、垂直面で破断したときの断面模式図である。液晶分子は、電界に対して垂直な方向に向くように配向状態が変化する。電圧無印加時において、液晶分子は、画素電極118に対して起き上がった配向状態となっている。画素電極118とコモン電極108との間の電界が強くなるに従い、液晶分子は、画素電極118に対して倒れた配向状態となる。図5では、白画素の画素電極118(Wt)と黒画素の画素電極118(Bk)との間隙で生じる電位差が、画素電極118(Wt)とコモン電極108との間で生じる電位差と同程度である上に、画素電極118同士の間隙が画素電極118(Wt)とコモン電極108との間隙よりも狭い。したがって、画素電極118(Wt)と画素電極118(Bk)との間隙で生じる横電界は、画素電極118(Wt)とコモン電極108との間隙で生じる縦電界よりも強い。このような状況で、白画素のうち黒画素との境界部分において、ディスクリネーションが発生する。ディスクリネーションにより、画素電極118(Wt)側の液晶分子は、本来の倒れた配向状態(破線で示された状態)から起き上がった配向状態に変化する。黒画素と白画素とが隣り合う領域において、横電界の影響によって、ディスクリネーションが発生しやすい状況にあるということができる。
以上の説明から、ディスクリネーションが発生する条件は以下のとおりである。
隣り合う2つの画素の印加電圧の差がしきい値より大きい。ノーマリーブラックの場合、暗画素は印加電圧が低く、明画素は印加電圧が高い。上記の条件が満たされると、印加電圧が高い画素においてディスクリネーションが発生する。
隣り合う2つの画素の印加電圧の差がしきい値より大きい。ノーマリーブラックの場合、暗画素は印加電圧が低く、明画素は印加電圧が高い。上記の条件が満たされると、印加電圧が高い画素においてディスクリネーションが発生する。
(1−1−3.ディスクリネーションの抑制)
ディスクリネーションの発生を抑制するには、上記の条件が満たされなくなる補正処理を行えばよい。例えば、映像信号Vid−inが、上記の条件を満たす、隣り合う2つの画素があることを示していた場合、これら2つの画素の印加電圧の差を小さくするように、印加電圧が補正される。実際に補正処理をする画素はディスクリネーションが発生する白画素と黒画素との境界部分に隣接する画素全てであることが望ましいが、ハードウェアやソフトウェアの簡素化などのために、これらの画素の一部に補正が行われる場合もあるし、これら以外の画素に補正が行われる場合もある。ここで、映像信号Vid−inにより上記の条件を満たすことが示される暗画素と明画素との境界を「リスク境界」という。より具体的には、2つの画素の電圧差が(Vth2−Vth1)より大きい場合、その境界はリスク境界と判断される。また、リスク境界ではない境界を「非リスク境界」という。
ディスクリネーションの発生を抑制するには、上記の条件が満たされなくなる補正処理を行えばよい。例えば、映像信号Vid−inが、上記の条件を満たす、隣り合う2つの画素があることを示していた場合、これら2つの画素の印加電圧の差を小さくするように、印加電圧が補正される。実際に補正処理をする画素はディスクリネーションが発生する白画素と黒画素との境界部分に隣接する画素全てであることが望ましいが、ハードウェアやソフトウェアの簡素化などのために、これらの画素の一部に補正が行われる場合もあるし、これら以外の画素に補正が行われる場合もある。ここで、映像信号Vid−inにより上記の条件を満たすことが示される暗画素と明画素との境界を「リスク境界」という。より具体的には、2つの画素の電圧差が(Vth2−Vth1)より大きい場合、その境界はリスク境界と判断される。また、リスク境界ではない境界を「非リスク境界」という。
印加電圧の補正は、暗画素および明画素の少なくとも一方に対して行われる。すなわち、暗画素の印加電圧を上げるように補正してもよいし、明画素の印加電圧を下げるように補正してもよいし、その両方を行ってもよい。補正によって暗画素と明画素との印加電圧の差がしきい値以下となれば、ディスクリネーションは発生しない。
図6は、比較例に係る印加電圧の補正を示す図である。ここでは、明画素の印加電圧を下げる補正が行われる例を示す。横軸は隣り合う画素111を、縦軸は画素111への印加電圧を表している。図6(a)は補正前の印加電圧を、図6(b)は補正後の印加電圧を示す。補正前の隣り合う4つの画素111のうち、左側の2つの画素111は明画素であり、印加電圧はV2(>Vth2)である。右側の2つの画素は暗画素であり、印加電圧はV1(<Vth1)である。図6(a)では、矢印aで示された、左から2番目の明画素と左から3番目の暗画素との境界がリスク境界である。それ以外の境界は非リスク境界である。リスク境界におけるディスクリネーションの発生を抑制するため、左から2番目の明画素の印加電圧を補正量ΔV1下げる補正が行われる。
図6(b)に示すように、明画素への印加電圧がΔV1下がると、左から2番目の画素111の階調は、補正前に比べて暗くなる。補正により、左から2番目の明画素と左から3番目の暗画素との電圧差が、しきい値以下となるので、ディスクリネーションの発生は抑制される。
図7は、印加電圧の補正を例示する図である。ここでは、液晶パネル100の一部として10行8列の画素111を示している。図7において、第1列目から第4列目までの画素111は、明画素であり、第5列目から第8列目までの画素111の階調は、暗画素である。図7では、第4列目の明画素と第5列目の暗画素との境界がリスク境界である。したがって、リスク境界に隣接する第4列目の明画素に対して補正が行われる。補正が行われると、第4列目の画素111の階調は、補正前に比べて暗くなる。しかし、映像信号Vid−inは、明画素が複数列連続して存在することを示している。そのため、第4列目の明画素に対して補正が行われ階調が暗くなった場合であっても、液晶パネル100全体として見れば、広い面積の白領域と黒領域とが隣り合っているというパターンの視認性には影響が少ない。
図8は、比較例に係る印加電圧の補正を例示する図である。図8において、第4列目の画素111は明画素であり、残りの列の画素111は暗画素である。すなわち図8は、黒の背景に1画素幅の白線が描かれたパターンを示している。図8では、第4列目と第5列目(または第3列目)との境界がリスク境界であり、第4列目の画素に対して補正が行われる。この例では、白線が1画素幅であるため、白線を構成するすべての画素に対して階調を暗くする補正が行われる。すなわち、白線そのものの識別性が低下し、図7のような広い面積のパターンと比較すると、パターンの視認性の低下が大きくなる。そこで、本実施形態は、ディスクリネーションの発生を抑制するための補正に起因してパターンの視認性が低下することを抑制する技術を提供する。
(1−2.装置構成)
図9は、第1実施形態に係る液晶表示装置1の構成を示すブロック図である。液晶表示装置1は、カラー画像を表示する装置であり、例えばプロジェクター(電子機器の一例)に用いられる。液晶表示装置1は、液晶パネル100、走査線駆動回路130、およびデータ線駆動回路140を3組と、制御回路10とを有する。各組は、それぞれ、色成分R、色成分G、および色成分Bに対応している。ここでは、図面が煩雑になるのを避けるため、1組の液晶パネル100、走査線駆動回路130、およびデータ線駆動回路140のみを図示している。
図9は、第1実施形態に係る液晶表示装置1の構成を示すブロック図である。液晶表示装置1は、カラー画像を表示する装置であり、例えばプロジェクター(電子機器の一例)に用いられる。液晶表示装置1は、液晶パネル100、走査線駆動回路130、およびデータ線駆動回路140を3組と、制御回路10とを有する。各組は、それぞれ、色成分R、色成分G、および色成分Bに対応している。ここでは、図面が煩雑になるのを避けるため、1組の液晶パネル100、走査線駆動回路130、およびデータ線駆動回路140のみを図示している。
制御回路10は、上位装置から供給される映像信号Vid−inおよび同期信号Syncに応じて走査線駆動回路130およびデータ線駆動回路140を制御する信号を出力する。映像信号Vid−inは、液晶パネル100における各画素の階調値をそれぞれ指定するデジタル信号である。映像信号Vid−inは、同期信号Syncと同期して供給される。同期信号は、垂直走査信号、水平走査信号およびドットクロック信号(いずれも図示省略)を含んでいる。この例で、映像信号Vid−inの周波数は60Hzである。すなわち、映像信号Vid−inにより示される画像は、16.67ミリ秒毎に書き換えられる。
なお、映像信号Vid−inは直接的には階調値を指定するが、階調値に応じて液晶素子に印加される電圧(以下「印加電圧」という)が定まるので、映像信号Vid−inは液晶素子の印加電圧を指定するものといえる。
制御回路10は、走査制御回路20と画像処理回路30とを有する。走査制御回路20は、制御信号Xctr、制御信号Yctr、制御信号Ictr等、各種の制御信号を生成して、同期信号Syncに同期して各部を制御する。画像処理回路30は、デジタルの映像信号Vid−inを処理して、各色成分毎にアナログのデータ信号Vxを出力する。映像信号Vid−inは、(m×n)個の画素の各々について、複数の色成分の階調値を示す入力映像信号の一例である。
図10は、画像処理回路30の構成を示すブロック図である。この例で、画像処理回路30は、リスク境界に隣接する画素の階調値を、ディスクリネーションを抑制するように(明画素と暗画素との電圧差が小さくなるように)補正する。画像処理回路30は、フレームメモリー31と、境界検出部32と、特定画素検出部33と、補正量算出部34と、補正部35と、出力バッファー36と、D/A変換器37とを有する。
フレームメモリー31は、m行n列の画素111に対応した記憶領域を有し、各画素の1フレーム分の階調値を指定するデータを記憶する。なお、このデータは、入力映像信号Vid−inから得られる。
境界検出部32(リスク境界検出部の一例)は、フレームメモリー31から読み出されたデータを解析して、リスク境界を検出する。具体的には、境界検出部32は、m行n列の画素111の中から、処理対象となる画素(以下「対象画素」という)を一つずつ順番に特定し、対象画素がリスク境界に隣接する明画素であるか判断する。さらに具体的には、境界検出部32は、第i行第j列の画素111が対象画素であった場合、第(i−1)行第j列の画素111(対象画素の上の画素)、第i行第(j+1)列の画素111(対象画素の右の画素)、第(i+1)行第j列の画素111(対象画素の下の画素)、および第i行第(j−1)列の画素111(対象画素の左の画素)の4つの隣接画素のそれぞれについて、以下の条件が満たされているか判断する。
(a)対称画素の印加電圧(第2電圧の一例)が、隣接画素の印加電圧(第1電圧の一例)よりも大きい。
(b)対称画素と隣接画素との階調値の差が、決められたしきい値より大きい。なお、この例で、しきい値は、図4の階調範囲dの階調幅より広い値に設定される。すなわち、このとき、対象画素の印加電圧がVth2を上回っており、かつ隣接画素の印加電圧がVth1を下回っている(第1の関係の一例)。
(a)対称画素の印加電圧(第2電圧の一例)が、隣接画素の印加電圧(第1電圧の一例)よりも大きい。
(b)対称画素と隣接画素との階調値の差が、決められたしきい値より大きい。なお、この例で、しきい値は、図4の階調範囲dの階調幅より広い値に設定される。すなわち、このとき、対象画素の印加電圧がVth2を上回っており、かつ隣接画素の印加電圧がVth1を下回っている(第1の関係の一例)。
4つの隣接画素のいずれかについて、上記(a)および(b)が満たされている場合、境界検出部32は、対象画素がリスク境界に隣接する明画素であると判断する。なお、上記(a)および(b)を満たす隣接画素は、リスク境界に隣接する暗画素である。境界検出部32は、リスク境界の検出結果を示すフラグ信号Qを出力する。フラグ信号Qは、例えば、対象画素がリスク境界に隣接する明画素である場合は「1」であり、それ以外の場合は「0」である。フラグ信号Qは、対象画素がリスク境界に隣接する明画素であるか否かを示す情報に加え、対象画素から見たリスク境界の向き(上、下、左、または右)を示す情報を含む。
特定画素検出部33は、対象画素がリスク境界に隣接する明画素であると判断された場合に、特定画素を検出する。特定画素とは、リスク境界に隣接する明画素を含み、特定パターンを構成する画素をいう。特定パターンとは、補正による視認性の低下が予測されるような画素のパターンであり、印加電圧がリスク境界に隣接する暗画素の印加電圧と所定の関係(第2の関係の一例)にある画素が、リスク境界からリスク境界と垂直な方向(第1方向の一例)においてk個以下連続するパターンである。所定の関係とは、印加電圧がリスク境界に隣接する暗画素の印加電圧を上回っており、印加電圧の差が決められたしきい値より大きい関係である。特定画素検出部33は、対象画素からリスク境界に垂直な方向に特定パターンが構成されているか判断し、特定画素を検出する。ここでは特にk=1の例、すなわち幅1画素の明画素のパターンが特定パターンである例を説明する。特定画素検出部33は、特定画素の検出結果を示すフラグ信号Rを出力する。フラグ信号Rは、例えば、対象画素が特定画素に含まれる場合は「1」であり、対象画素が特定画素に含まれていない場合は「0」である。
図11は、特定パターンの一例を示す図である。図11の例では、隣り合う3つの画素111のうち、中央の画素111が対象画素であり、対象画素は明画素である。対象画素の両隣の画素111は暗画素である。特定画素検出部33は、対象画素とその両隣の画素の合計3画素を特定パターンと比較する。3画素と特定パターンとが一致する場合、特定画素検出部33は、3画素が特定画素であると判断する。3画素と特定パターンとが一致しない場合、特定画素検出部33は、3画素が特定画素以外の画素であると判断する。
補正量算出部34は、リスク境界に隣接する明画素を含む画素について補正量を算出する。k=1の例において、補正量算出部34は、暗画素の階調値xkと明画素の階調値xwとの階調差、およびフラグ信号QまたはRに基いて、リスク境界に隣接する明画素の補正量Δxを算出する。
具体的には、対象画素が特定画素に含まれていない場合(フラグ信号Rが「0」である場合)、補正量算出部34は、以下の式(1)により階調値xの補正量Δx1を算出する。
Δx1=(xw−xk)×α1 ・・・(1)
(xw:リスク境界に隣接する明画素の階調値、xk:リスク境界に隣接する暗画素の階調値、α1:あらかじめ決められた補正係数(α1>0))
対象画素が特定画素に含まれている場合(フラグ信号Rが「1」である場合)、補正量算出部34は、以下の式(2)により階調値xの補正量Δx2を算出する。
Δx2=(xw−xk)×α2 ・・・(2)
(α2:あらかじめ決められた補正係数(α2>0))
ここで、補正係数α2は、α1>α2の条件を満たす係数である。補正量算出部34は、階調値xwおよびxkをフレームメモリー31から取得して補正量Δx1またはΔx2を算出する。
具体的には、対象画素が特定画素に含まれていない場合(フラグ信号Rが「0」である場合)、補正量算出部34は、以下の式(1)により階調値xの補正量Δx1を算出する。
Δx1=(xw−xk)×α1 ・・・(1)
(xw:リスク境界に隣接する明画素の階調値、xk:リスク境界に隣接する暗画素の階調値、α1:あらかじめ決められた補正係数(α1>0))
対象画素が特定画素に含まれている場合(フラグ信号Rが「1」である場合)、補正量算出部34は、以下の式(2)により階調値xの補正量Δx2を算出する。
Δx2=(xw−xk)×α2 ・・・(2)
(α2:あらかじめ決められた補正係数(α2>0))
ここで、補正係数α2は、α1>α2の条件を満たす係数である。補正量算出部34は、階調値xwおよびxkをフレームメモリー31から取得して補正量Δx1またはΔx2を算出する。
図12は、補正量Δxの階調差依存性を例示する図である。横軸は、隣り合う2つの画素の階調差を表す。縦軸は、対象画素の補正量Δxを表す。この例では、2つの画素の階調差がしきい値xthより大きい場合に、階調値の補正が行われる。しきい値xthは、上述の階調範囲dの階調幅よりも大きい値に設定される。階調差がしきい値xthより大きい場合、補正量Δxは、階調差(xw―xk)に比例する。また、α1>α2であるため、階調差が同じ条件において、補正量Δx2はΔx1よりも小さくなる。2つの画素のの階調差がしきい値xth以下である場合(フラグ信号Qが「0」である場合)には、階調値の補正は行われない。
再び図10を参照する。補正部35は、リスク境界に隣接する明画素を含む画素について、リスク境界に隣接する暗画素との印加電圧の差が小さくなるように補正する。補正部35は、特定画素以外の画素に対しては、印加電圧がリスク境界に隣接する暗画素の印加電圧と所定の関係にあり、リスク境界からリスク境界と垂直な方向に連続するk個の画素の階調値を補正する。所定の関係とは、特定パターンの説明において記載した関係である。補正部35は、特定画素に対しては、少なくともリスク境界に隣接する明画素の階調値を補正する。k=1の例において、補正部35が補正する画素は、リスク境界に隣接する明画素に限られる。補正部35は、以下の式(3)により、リスク境界に隣接する明画素に対して補正を行う。
xc1=xw−Δx ・・・(3)
(xc1:リスク境界に隣接する明画素の補正後の階調値)
このように、補正部35は、補正量算出部34から補正量Δxを取得し、映像信号Vid−inにより指定された階調値xwから補正量Δxを減じる補正を行う。特定画素のうちリスク境界に隣接する明画素の補正量Δx2は特定画素以外の画素のうちリスク境界に隣接する明画素の補正量Δx1よりも小さいため、特定画素のうちリスク境界に隣接する明画素は、特定画素以外の画素のうちリスク境界に隣接する明画素に比べて、補正後の階調値が大きくなる。
xc1=xw−Δx ・・・(3)
(xc1:リスク境界に隣接する明画素の補正後の階調値)
このように、補正部35は、補正量算出部34から補正量Δxを取得し、映像信号Vid−inにより指定された階調値xwから補正量Δxを減じる補正を行う。特定画素のうちリスク境界に隣接する明画素の補正量Δx2は特定画素以外の画素のうちリスク境界に隣接する明画素の補正量Δx1よりも小さいため、特定画素のうちリスク境界に隣接する明画素は、特定画素以外の画素のうちリスク境界に隣接する明画素に比べて、補正後の階調値が大きくなる。
出力バッファー36は、あらかじめ決められた画素数、例えば3行分の画素の補正後の階調値を記憶するメモリーである。出力バッファー36は、第i行の画素が対象画素であった場合に、第(i−1)行、第i行、および第(i+1)行の3行分の画素のデータを記憶する。
D/A変換器37は、出力バッファー36に記憶されているデータを読み出し、読み出したデータをアナログのデータ信号Vxに変換する。D/A変換器37は、液晶パネル100に対して、データ信号Vxを出力する。この例では、面反転方式が用いられており、データ信号Vxの極性は、液晶パネル100で1フレーム毎に切り替えられる。
(1−3.動作)
図13は、液晶表示装置1の動作を示すタイミングチャートである。この例では、1フレームが4つのフィールドに分割される、いわゆる4倍速駆動が行われる。例えば、映像信号Vid−inにより示される画像が60Hzで更新される場合、1フレームは約16.7ミリ秒である。この場合、データ信号Vxは240Hzの信号であり、1フィールドは約4.17ミリ秒である。
図13は、液晶表示装置1の動作を示すタイミングチャートである。この例では、1フレームが4つのフィールドに分割される、いわゆる4倍速駆動が行われる。例えば、映像信号Vid−inにより示される画像が60Hzで更新される場合、1フレームは約16.7ミリ秒である。この場合、データ信号Vxは240Hzの信号であり、1フィールドは約4.17ミリ秒である。
各フィールドにおいて、走査線駆動回路130は、m本の走査線112を順次排他的に選択する走査信号Yiを出力する。データ線駆動回路140は、第i行の走査線112が選択されているときに、第i行第1〜n列の画素のデータ信号Vxをサンプリングし、データ信号X1〜Xnとして出力する。データ信号Vxの電圧は、奇数フィールドにおいて正極性であり、偶数フィールドにおいて負極性である。データ信号Vxの振幅の中間電位は電位Vcntである。いわゆるプッシュダウン(フィードスルー)の影響を考慮し、コモン電圧LCcomは、中間電位Vcntよりも低い値に設定されている。
図14は、画像処理回路30の動作を示すフローチャートである。図14のフローは、例えば画像処理回路30への電力の供給が開始されたことを契機として、所定の間隔で繰り返し実行される。図14のフローは単一の画素についての処理のみを示しており、実際には、複数の画素の中から対象画素が一つずつ順番に特定され、対象画素について図14のフローが実行される。
ステップS100において、画像処理回路30の境界検出部32は、リスク境界を検出する。境界検出部32は、リスク境界の検出結果を示すフラグ信号Qを特定画素検出部33および補正量算出部34に出力する。ステップS110において、特定画素検出部33は、特定画素を検出する。特定画素検出部33は、特定画素の検出結果を示すフラグ信号Rを補正量算出部34に出力する。ステップS120において、補正量算出部34は、補正量Δxを算出する。ステップS130において、補正部35は、画素の階調値を補正する補正処理を行う。すなわち補正部35は、リスク境界に隣接する明画素を含む画素について、リスク境界に隣接する暗画素との印加電圧の差を小さくする補正を行う。ステップS140において、D/A変換器37は、補正された階調値に応じたデータ信号Vxを出力する。
図15は、第1実施形態に係る階調値の補正を示す図である。図15において、破線は補正前の画素111の階調値を、実線は補正後の画素111の階調値を示している。補正処理前において、左から2番目の画素は階調値がxw1の明画素であり、残りの画素は階調値がxk1の暗画素である。この例では、左から2番目の明画素と左から3番目(または左から1番目)の暗画素との境界がリスク境界である。左から2番目の明画素は、リスク境界と垂直な行方向において、暗画素と連続しており、特定パターンを構成している。したがって、左から2番目の明画素は特定画素のうちリスク境界に隣接する明画素であり、階調値をΔx2下げる補正が行われる。
図16は、液晶パネル100に対して第1実施形態に係る階調値の補正をする例である。図16は、図8と同様の条件で第1実施形態に係る補正処理が行われた場合を示している。第1実施形態に係る補正処理により、第4列目の明画素に対しては、階調値をΔx2下げる補正が行われる。この場合、階調値をΔx2下げる補正処理が行われた図16の明画素の階調値は、階調値をΔx1下げる補正処理が行われた図8の明画素の階調値よりも大きくなる。したがって、ディスクリネーションの発生を抑制する補正が特定画素に対して行われる場合に、特定画素の視認性の低下が抑制される。また、第1実施形態に係る補正処理は階調値をΔx1下げる補正処理に比べて、リスク境界に隣接する明画素の印加電圧が大きくなる。そのため、リスク境界に隣接する明画素は液晶分子の配向状態の変化が早くなり、液晶分子の応答速度の観点から見ても特定画素の視認性の低下は抑制される。
<2.第2実施形態>
第1実施形態では、明画素の印加電圧を下げる補正が行われる例を示した。第2実施形態では、暗画素の印加電圧を上げる補正が行われる。以下、第1実施形態と共通する事項については説明を省略する。
第1実施形態では、明画素の印加電圧を下げる補正が行われる例を示した。第2実施形態では、暗画素の印加電圧を上げる補正が行われる。以下、第1実施形態と共通する事項については説明を省略する。
第2実施形態において、境界検出部32は、対象画素がリスク境界に隣接する暗画素であるか判断する。境界検出部32は、対象画素と隣り合う4つの隣接画素のそれぞれについて、以下の条件が満たされているか判断する。
(c)対称画素の印加電圧が、隣接画素の印加電圧よりも小さい。
(d)対象画素と隣接画素との階調値の差が、決められたしきい値xthより大きい。すなわち、対象画素の印加電圧がVth1を下回っており、隣接画素の印加電圧がVth2を上回っている。4つの隣接画素のいずれかについて、上記(c)および(d)が満たされている場合、境界検出部32は、対象画素がリスク境界に隣接する暗画素であると判断する。
(c)対称画素の印加電圧が、隣接画素の印加電圧よりも小さい。
(d)対象画素と隣接画素との階調値の差が、決められたしきい値xthより大きい。すなわち、対象画素の印加電圧がVth1を下回っており、隣接画素の印加電圧がVth2を上回っている。4つの隣接画素のいずれかについて、上記(c)および(d)が満たされている場合、境界検出部32は、対象画素がリスク境界に隣接する暗画素であると判断する。
特定画素検出部33は、対象画素がリスク境界に隣接する暗画素であると判断された場合に、特定画素を検出する。第2実施形態において、特定画素は、リスク境界に隣接する暗画素を含み、特定パターンを構成する画素である。また、特定パターンは、印加電圧がリスク境界に隣接する明画素の印加電圧と所定の関係にある画素が、リスク境界からリスク境界と垂直な方向においてk個以下連続するパターンである。所定の関係は、印加電圧がリスク境界に隣接する明画素の印加電圧を下回っており、印加電圧の差が決められたしきい値より大きい関係である。
図17は、特定パターンの一例を示す図である。図17の例では、隣り合う3つの画素111のうち、中央の画素111が対象画素であり、対象画素は暗画素である。対象画素の両隣の画素111は明画素である。
補正部35は、以下の式(4)により、リスク境界に隣接する暗画素に対して補正を行う。
xc2=xk+Δx ・・・(4)
(xc2:リスク境界に隣接する暗画素の補正後の階調値、xk:リスク境界に隣接する暗画素の階調値)
このように、補正部35は、補正量算出部34から補正量Δxを取得し、映像信号Vid−inにより指定された階調値xkに補正量Δxを加える補正を行う。その結果、特定画素のうちリスク境界に隣接する暗画素は、特定画素以外の画素のうちリスク境界に隣接する暗画素に比べて、補正後の階調値が小さくなる。
xc2=xk+Δx ・・・(4)
(xc2:リスク境界に隣接する暗画素の補正後の階調値、xk:リスク境界に隣接する暗画素の階調値)
このように、補正部35は、補正量算出部34から補正量Δxを取得し、映像信号Vid−inにより指定された階調値xkに補正量Δxを加える補正を行う。その結果、特定画素のうちリスク境界に隣接する暗画素は、特定画素以外の画素のうちリスク境界に隣接する暗画素に比べて、補正後の階調値が小さくなる。
図18は、液晶パネル100に対して第2実施形態に係る階調値の補正をする例である。図18において、第4列目の画素111は暗画素であり、残りの列の画素111は明画素である。すなわち図18は、白の背景に1画素幅の黒線が描かれたパターンを示している。第2実施形態に係る補正処理により、第4列目の暗画素に対しては、階調値をΔx2上げる補正が行われる。階調値をΔx2上げる補正処理が行われた暗画素の階調値は、階調値をΔx1上げる補正処理が行われた場合の暗画素の階調値よりも小さくなる。したがって、1画素幅の黒線が描かれたパターンであっても、黒線そのものの識別性が低下することが抑制される。
図19は、補正後の液晶分子の配向状態を示す模式図である。図19(a)は、階調値をΔx2上げる補正が行われた例を示す。図19(b)は、階調値をΔx1上げる補正が行われた例を示す。暗画素に対する補正により、液晶分子は、画素電極118に対して起き上がった配向状態から倒れた配向状態に変化する。補正量が大きいほど、補正後の液晶分子は画素電極118に対してより倒れた配向状態になる。補正量の大小関係は、Δx2<Δx1であるため、階調値をΔx2上げる補正が行われた場合の液晶分子の変化量は、階調値をΔx1上げる補正が行われた場合の液晶分子の変化量よりも小さい。したがって、補正後に液晶分子が画素電極118となす角度は、階調値をΔx2上げる補正が行われた場合の方が、階調値をΔx1上げる補正が行われた場合に比べて大きい。ここで、画素111に対する視線を、画素電極118への垂線Lを基準として対称に移動させた場合について考える。この場合、移動の前後で視線と液晶分子とのなす角度の変化は、階調値をΔx2上げる補正が行われた場合の方が、階調値をΔx1上げる補正が行われた場合に比べて小さい。そのため、階調値をΔx2上げる補正が行われた場合は、階調値をΔx1上げる補正が行われた場合に比べて、補正後の画素111の視野角依存性を小さくすることができる。
<3.変形例>
本発明は上述の実施形態に限定されるものではなく、種々の変形実施が可能である。以下、変形例をいくつか説明する。以下の変形例のうち2つ以上のものが組み合わせて用いられてもよい。
本発明は上述の実施形態に限定されるものではなく、種々の変形実施が可能である。以下、変形例をいくつか説明する。以下の変形例のうち2つ以上のものが組み合わせて用いられてもよい。
(3−1.変形例1)
境界検出部32がリスク境界を検出する判断基準は、実施形態に記載した(a)および(b)に限らない。境界検出部32は、隣接する2つの画素の印加電圧(階調値)が所定の関係を満たすものを、リスク境界として検出する。例えば、境界検出部32は、液晶分子のチルト方位を考慮するため、上記(a)および(b)に加え、以下の条件(e)が満たされているか判断してもよい。
(e)隣接画素が対称画素に対して、チルト方位の下流側に位置する。
補正が行われる画素を、ディスクリネーションが発生する確率がより高いものに絞り込むことにより、映像信号Vid−inにより示される元の画像からの変更が多すぎることによる画質の低下を抑制することができる。
境界検出部32がリスク境界を検出する判断基準は、実施形態に記載した(a)および(b)に限らない。境界検出部32は、隣接する2つの画素の印加電圧(階調値)が所定の関係を満たすものを、リスク境界として検出する。例えば、境界検出部32は、液晶分子のチルト方位を考慮するため、上記(a)および(b)に加え、以下の条件(e)が満たされているか判断してもよい。
(e)隣接画素が対称画素に対して、チルト方位の下流側に位置する。
補正が行われる画素を、ディスクリネーションが発生する確率がより高いものに絞り込むことにより、映像信号Vid−inにより示される元の画像からの変更が多すぎることによる画質の低下を抑制することができる。
なお、チルト方位とは、液晶素子120にゼロVの電圧を印加した状態(初期配向状態)における、画素電極118の側から平面視したときの、Y軸(データ線114)からの液晶分子の傾きの方向をいう。また、液晶分子は、初期配向状態において画素電極118(素子基板100a)に対しても傾いている。素子基板100aの基板法線を基準にした液晶分子の傾きをチルト角という。チルト方位について、液晶分子の素子基板100aに近い方を上流側、素子基板100aから遠い方を下流側という。例えば、チルト方位が45°であり、画素電極118の側から平面視したとき素子基板100aの法線に対して液晶分子が右上方向(X軸正方向かつY軸負方向)に傾いている場合、左下がチルト方位の上流側であり、右上がチルト方位の下流側である。
別の例で、境界検出部32は、上記(a)および(b)に代えて、以下の条件(f)、(g)、(h)が満たされているか判断してもよい。
(f)対象画素の階調値が、隣接画素の階調値よりも大きい。
(g)隣接画素の階調値が、しきい値Thkより大きい。
(h)対象画素の階調値が、しきい値Thwより大きい。なお、Thw>Thkである。
(f)対象画素の階調値が、隣接画素の階調値よりも大きい。
(g)隣接画素の階調値が、しきい値Thkより大きい。
(h)対象画素の階調値が、しきい値Thwより大きい。なお、Thw>Thkである。
(3−2.変形例2)
補正の対象となる画素は、リスク境界に隣接する単一の明画素(または単一の暗画素)に限らない。kが2以上の値である場合、補正部35は、特定画素以外の画素に対して、リスク境界に垂直な方向(リスク境界からみて単一の方向)に連続する複数(k個)の明画素(または暗画素)の階調値を補正する。kが2以上の値である場合、補正部35は、特定画素に対して、2以上の画素の階調値を補正してもよい。
補正の対象となる画素は、リスク境界に隣接する単一の明画素(または単一の暗画素)に限らない。kが2以上の値である場合、補正部35は、特定画素以外の画素に対して、リスク境界に垂直な方向(リスク境界からみて単一の方向)に連続する複数(k個)の明画素(または暗画素)の階調値を補正する。kが2以上の値である場合、補正部35は、特定画素に対して、2以上の画素の階調値を補正してもよい。
図20は、k=2であって、幅2画素の明画素のパターンが特定パターンとなる例を示す図である。図20において、隣り合う4つの画素111は、暗画素、明画素、明画素、暗画素の順に並ぶパターンである。補正処理前において、左から2番目の画素と3番目の画素は階調値がxw1の明画素であり、残りの画素は階調値がxk1の暗画素である。ここでは、境界検出部32により上記(e)が判断される場合であって、チルト方位が左から右に向かう方向である場合を例に説明する。したがって、図20におけるチルト方位の下流側は右側であり、左から3番目の明画素と左から4番目の暗画素との境界がリスク境界である。左から3番目の明画素は、リスク境界と垂直な行方向において、明画素、暗画素の順に連続しており、特定パターンを構成している。したがって、左から2番目および3番目の明画素は特定画素に含まれる画素である。
特定画素に含まれる2以上の画素の階調値が補正される場合、一の画素の補正量と他の画素の補正量とは異なっていてもよい。図20では、左から3番目の明画素に対しては、階調値をΔx2下げる補正が行われ、左から2番目の明画素に対しては、階調値をΔx3下げる補正が行われる。補正量Δx3は、例えば、Δx3<Δx2<Δx1となる値が望ましい。すなわち、特定画素のうちリスク境界に隣接しない明画素の補正量の方が、リスク境界に隣接する明画素の補正量よりも小さい方が望ましい。この場合、階調値をΔx3下げる補正処理が行われた左から2番目の特定画素の階調値は、階調値をΔx2下げる補正処理が行われた左から3番目の特定画素の階調値よりも大きくなる。したがって、特定画素に含まれる2以上の画素に対して一律に階調値をΔx2下げる補正が行われる場合に比べて、パターンの視認性の低下が小さくなる。
(3−3.変形例3)
kが2以上の値である場合において、特定画素のうち補正が行われる画素の個数は、特定画素以外の画素であって、補正が行われる画素のリスク境界に垂直な方向における個数(k個)と同じでなくてもよい。例えば、特定画素のうち特定画素のうち補正が行われる画素の個数は、k個よりも少なくてもよい。
kが2以上の値である場合において、特定画素のうち補正が行われる画素の個数は、特定画素以外の画素であって、補正が行われる画素のリスク境界に垂直な方向における個数(k個)と同じでなくてもよい。例えば、特定画素のうち特定画素のうち補正が行われる画素の個数は、k個よりも少なくてもよい。
図21は、変形例3に係る補正処理を例示する図である。ここでは、再び、k=2であって、幅2画素の明画素のパターンが特定パターンである例で説明する。図21は、図7と同様に、第4列目の明画素と第5列目の暗画素との境界がリスク境界である。図21は、左上の10個の画素が暗画素である点が、図7で示した補正前の階調と異なる。この例では、第1行目から第5行目までの明画素が特定画素である。変形例3の具体例として、特定画素に対する補正は、リスク境界に隣接する明画素1個に対し階調値をΔx2下げる補正が行われる。一方、特定画素以外の画素に対する補正は、リスク境界から、リスク境界に垂直な方向に連続する2個の明画素に対して階調値をΔx1下げる補正が行われる。特定画素のうち補正が行われる画素の個数が、k個よりも少ないことで、幅が狭い領域の視認性が、幅が広い領域の視認性よりも低下するのを防止することができる。
(3−4.変形例4)
実施形態では、暗画素と明画素のうち、一方に対して印加電圧の補正処理が行われる例を示した。この点、印加電圧の補正処理が行われるのは、暗画素および明画素のいずれか一方に限られず、双方の画素に対して補正処理が行われてもよい。例えば、補正部35は、実施形態で示した明画素(または暗画素)の補正に加えて、リスク境界に隣接する暗画素(またはリスク境界に隣接する明画素)の補正をさらにしてもよい。なお、双方の画素に対して補正処理が行われる場合、暗画素および明画素各々の補正量は、一方の画素に対して補正処理が行われる場合の明画素(または暗画素)の補正量よりも小さくてもよい。
実施形態では、暗画素と明画素のうち、一方に対して印加電圧の補正処理が行われる例を示した。この点、印加電圧の補正処理が行われるのは、暗画素および明画素のいずれか一方に限られず、双方の画素に対して補正処理が行われてもよい。例えば、補正部35は、実施形態で示した明画素(または暗画素)の補正に加えて、リスク境界に隣接する暗画素(またはリスク境界に隣接する明画素)の補正をさらにしてもよい。なお、双方の画素に対して補正処理が行われる場合、暗画素および明画素各々の補正量は、一方の画素に対して補正処理が行われる場合の明画素(または暗画素)の補正量よりも小さくてもよい。
図22は、変形例4に係る補正処理を例示する図である。ここでは、k=1であって、幅1画素の明画素のパターンが特定パターンである例で説明する。第1実施形態と同様に、第4列目の明画素に対して、階調値を下げる補正が行われる。ここでの明画素への補正量は、例えば、Δx4(<Δx2)である。また、変形例4においては、第5列目の暗画素に対して、階調値を上げる補正が行われる。暗画素への補正量は、例えば、Δx5(<Δx2)である。暗画素および明画素の双方に対して補正処理が行われる場合は、暗画素および明画素のいずれか一方に対して補正処理が行われる場合と比較して、パターンの視認性の低下が小さくなる。
(3−5.変形例5)
リスク境界近傍の暗画素および明画素の双方を補正する場合において、補正される暗画素の数と明画素の数とは異なっていてもよい。例えば、リスク境界の近傍において2つの暗画素(リスク境界に隣接する暗画素と、その暗画素とリスク境界の反対側で隣り合う別の暗画素)と1つの明画素(リスク境界に隣接する明画素)とが補正の対象となってもよい。
リスク境界近傍の暗画素および明画素の双方を補正する場合において、補正される暗画素の数と明画素の数とは異なっていてもよい。例えば、リスク境界の近傍において2つの暗画素(リスク境界に隣接する暗画素と、その暗画素とリスク境界の反対側で隣り合う別の暗画素)と1つの明画素(リスク境界に隣接する明画素)とが補正の対象となってもよい。
図23は、変形例5に係る補正処理を例示する図である。図22と同様に、k=1であって、幅1画素の明画素のパターンが特定パターンである例で説明する。変形例4では、図22で示した補正処理に加えて、更に第6列目の暗画素に対して、階調値を上げる補正が行われる。
(3−6.変形例6)
変形例4に基いて、暗画素の印加電圧を上げる補正と、明画素の印加電圧を下げる補正とが行われる場合において、リスク境界に隣接する明画素のうち特定画素に含まれる画素とリスク境界を挟んで隣り合う暗画素の補正量は、リスク境界に隣接する明画素のうち特定画素に含まれない画素とリスク境界を挟んで隣り合う暗画素の補正量と同じでなくてもよく、例えば、小さくてもよい。
変形例4に基いて、暗画素の印加電圧を上げる補正と、明画素の印加電圧を下げる補正とが行われる場合において、リスク境界に隣接する明画素のうち特定画素に含まれる画素とリスク境界を挟んで隣り合う暗画素の補正量は、リスク境界に隣接する明画素のうち特定画素に含まれない画素とリスク境界を挟んで隣り合う暗画素の補正量と同じでなくてもよく、例えば、小さくてもよい。
図24は、変形例6に係る補正処理を例示する図である。図22と同様に、k=1であって、幅1画素の明画素のパターンが特定パターンである例で説明する。ここでは、i行j列目の画素を画素(i,j)と表現する。この例では、画素(1,4)、画素(2,4
)、画素(3,4)、画素(4,4)、および画素(5,4)がリスク境界に隣接する明画素のうち特定画素に含まれる画素である。そして、画素(1,5)、画素(2,5)、画素(3,5)、画素(4,5)、および画素(5,5)はリスク境界に隣接する明画素のうち特定画素に含まれる画素とリスク境界を挟んで隣り合う暗画素である。これらの暗画素に対しては、例えば、階調値をΔx5上げる補正が行われる。
)、画素(3,4)、画素(4,4)、および画素(5,4)がリスク境界に隣接する明画素のうち特定画素に含まれる画素である。そして、画素(1,5)、画素(2,5)、画素(3,5)、画素(4,5)、および画素(5,5)はリスク境界に隣接する明画素のうち特定画素に含まれる画素とリスク境界を挟んで隣り合う暗画素である。これらの暗画素に対しては、例えば、階調値をΔx5上げる補正が行われる。
画素(6,1)、画素(6,2)、画素(6,3)、画素(6,4)、画素(7,4)、画素(8,4)、画素(9,4)、および画素(10,4)は、リスク境界に隣接する明画素のうち特定画素に含まれない画素である。そして、画素(5,1)、画素(5,2)、画素(5,3)、画素(6,5)、画素(7,5)、画素(8,5)、画素(9,5)、および画素(10,5)はリスク境界に隣接する明画素のうち特定画素に含まれない画素とリスク境界を挟んで隣り合う暗画素である。これらの暗画素に対しては、例えば、階調値をΔx6(>Δx5)上げる補正が行われる。Δx6>Δx5より、リスク境界に隣接する明画素のうち特定画素に含まれる画素とリスク境界を挟んで隣り合う暗画素の補正後の階調値は、リスク境界に隣接する明画素のうち特定画素に含まれない画素とリスク境界を挟んで隣り合う暗画素の補正後の階調値よりも小さくなる。したがって、リスク境界に隣接する明画素のうち特定画素に含まれる画素とリスク境界を挟んで隣り合う暗画素の補正量と、リスク境界に隣接する明画素のうち特定画素に含まれない画素とリスク境界を挟んで隣り合う暗画素の補正量とが同じである場合に比べて、幅が狭い領域の視認性が低下するのを防止することができる。
(3−7.変形例7)
補正量Δxを算出する方法は、上述の式(1)または(2)によるものに限定されない。例えば、階調差(xw―xk)に補正係数を加算することにより、補正量Δxを算出してもよい。すなわち、特定画素のうちリスク境界に隣接する明画素の補正量が、特定画素以外の画素のうちリスク境界に隣接する明画素の補正量よりも小さくなれば、補正量を算出する具体的な式は、実施形態に記載した式以外のものであってもよい。
補正量Δxを算出する方法は、上述の式(1)または(2)によるものに限定されない。例えば、階調差(xw―xk)に補正係数を加算することにより、補正量Δxを算出してもよい。すなわち、特定画素のうちリスク境界に隣接する明画素の補正量が、特定画素以外の画素のうちリスク境界に隣接する明画素の補正量よりも小さくなれば、補正量を算出する具体的な式は、実施形態に記載した式以外のものであってもよい。
(3−8.変形例8)
画像処理回路30の具体的構成は、図10で説明したものに限定されない。特に、リスク境界を検出する具体的手法および特定画素を検出する具体的手法は、実施形態で説明したものに限定されない。例えば、画像処理回路30は、検出されたリスク境界および特定画素の位置を記憶するフレームメモリーを有していてもよい。この場合、画像処理回路30は、まず処理対象のフレームのデータを用いてリスク境界を検出し、検出したリスク境界の位置をこのフレームメモリーに書き込む。フレームメモリーには、リスク境界の位置に加え、リスク境界のどちら側が暗画素でどちら側が明画素であるかの情報も書き込まれる。画像処理回路30は、次にリスク境界の位置に基いて特定画素を検出し、検出した特定画素の位置をフレームメモリーに書き込む。画像処理回路30は、フレームメモリーに記憶されているデータを参照して、リスク境界周辺の画素の階調値を補正する。
画像処理回路30の具体的構成は、図10で説明したものに限定されない。特に、リスク境界を検出する具体的手法および特定画素を検出する具体的手法は、実施形態で説明したものに限定されない。例えば、画像処理回路30は、検出されたリスク境界および特定画素の位置を記憶するフレームメモリーを有していてもよい。この場合、画像処理回路30は、まず処理対象のフレームのデータを用いてリスク境界を検出し、検出したリスク境界の位置をこのフレームメモリーに書き込む。フレームメモリーには、リスク境界の位置に加え、リスク境界のどちら側が暗画素でどちら側が明画素であるかの情報も書き込まれる。画像処理回路30は、次にリスク境界の位置に基いて特定画素を検出し、検出した特定画素の位置をフレームメモリーに書き込む。画像処理回路30は、フレームメモリーに記憶されているデータを参照して、リスク境界周辺の画素の階調値を補正する。
(3−9.他の変形例)
液晶105は、VA液晶に限定されない。TN液晶等、VA液晶以外の液晶が用いられてもよい。また、液晶105は、ノーマリーホワイトモードの液晶であってもよい。
液晶105は、VA液晶に限定されない。TN液晶等、VA液晶以外の液晶が用いられてもよい。また、液晶105は、ノーマリーホワイトモードの液晶であってもよい。
液晶表示装置1を用いた電子機器としては、プロジェクターの他にも、テレビジョンや、ビューファインダー型・モニター直視型のビデオテープレコーダー、カーナビゲーション装置、ページャー、電子手帳、電卓、ワードプロセッサー、ワークステーション、テレビ電話、POS端末、デジタルスチルカメラ、携帯電話機、タブレット端末等などが挙げられる。そして、これらの各種の電子機器に対して、上記液晶表示装置が適用されてもよい。
実施形態で説明したパラメーター(例えば、階調数、フレーム周波数、画素数など)および信号の極性やレベルはあくまで例示であり、本発明はこれに限定されない。
1…液晶表示装置、10…制御回路、20…走査制御回路、30…画像処理回路、31…フレームメモリー、32…境界検出部、33…特定画素検出部、34…補正量算出部、35…補正部、36…出力バッファー、37…D/A変換器、100…液晶パネル、105…液晶、108…コモン電極、111…画素、112…走査線、114…データ線、115…容量線、116…TFT、118…画素電極、120…液晶素子、125…保持容量、130…走査線駆動回路、140…データ線駆動回路
Claims (10)
- 複数の画素の各々の階調値を示す入力映像信号において、前記複数の画素のうち前記入力映像信号に応じて液晶素子に印加される印加電圧が第1電圧である第1画素と、前記第1電圧よりも大きい第2電圧が液晶素子に印加される第2画素との境界のうち、前記第1電圧および前記第2電圧が第1の関係にあるリスク境界を検出するリスク境界検出部と、
階調値が所定の特定パターンを構成する特定画素以外の画素に対しては、前記リスク境界に隣接する第2画素を含み、印加電圧が前記第1電圧と第2の関係にあり、前記リスク境界から第1方向に連続するk個の画素の階調値を、前記第1画素の印加電圧との差が小さくなるように補正し、前記特定画素に対しては、少なくとも前記リスク境界に隣接する第2画素の階調値を、前記第1画素の印加電圧と当該第2画素の印加電圧との差が小さくなるように補正する補正部と
を有し、
前記特定パターンは、印加電圧が前記第1電圧と前記第2の関係にある画素が前記リスク境界から前記第1方向においてk個以下連続するパターンであり、
前記特定画素のうち前記リスク境界に隣接する第2画素の補正量は、前記特定画素以外の画素のうち前記リスク境界に隣接する第2画素の補正量よりも小さい
ことを特徴とする画像処理回路。 - 前記リスク境界に隣接する第2画素から前記第1方向に前記特定パターンが構成されているか判断し、前記特定画素を検出する特定画素検出部を有する
ことを特徴とする請求項1に記載の画像処理回路。 - 前記kは、2以上の値であり、
前記補正部は、前記特定画素に対しては、2以上の画素の階調値を補正し、
前記特定画素のうち、一の画素の補正量と他の画素の補正量とが異なる
ことを特徴とする請求項1または2に記載の画像処理回路。 - 前記kは、2以上の値であり、
前記特定画素のうち、補正が行われる画素の個数は、k個よりも少ない
ことを特徴とする請求項1乃至3のいずれか一項に記載の画像処理回路。 - 前記kが1である
ことを特徴とする請求項1または2に記載の画像処理回路。 - 前記補正部は、前記リスク境界に隣接する第1画素の階調値をさらに補正する
ことを特徴とする請求項1乃至5のいずれか一項に記載の画像処理回路。 - 前記リスク境界に隣接する第2画素のうち前記特定画素に含まれる画素と前記リスク境界を挟んで隣り合う前記第1画素の補正量は、前記リスク境界に隣接する第2画素のうち前記特定画素に含まれない画素と前記リスク境界を挟んで隣り合う前記第1画素の補正量よりも小さい
ことを特徴とする請求項6に記載の画像処理回路。 - 前記第1画素の階調値と前記第2画素の階調値との階調差に基いて、前記第1画素または前記第2画素の補正量を算出する補正量算出部を有し、
前記補正部は、前記補正量算出部により算出された補正量に基いて補正する
ことを特徴とする請求項1乃至7のいずれか一項に記載の画像処理回路。 - 請求項1乃至8のいずれか一項に記載の画像処理回路
を有する電子機器。 - 複数の画素の各々の階調値を示す入力映像信号において、前記複数の画素のうち前記入力映像信号に応じて液晶素子に印加される印加電圧が第1電圧である第1画素と、前記第1電圧よりも大きい第2電圧が液晶素子に印加される第2画素との境界のうち、前記第1電圧および前記第2電圧が第1の関係にあるリスク境界を検出するステップと、
階調値が所定の特定パターンを構成する特定画素以外の画素に対しては、前記リスク境界に隣接する第2画素を含み、印加電圧が前記第1電圧と第2の関係にあり、前記リスク境界から第1方向に連続するk個の画素の階調値を、前記第1画素の印加電圧との差が小さくなるように補正し、前記特定画素に対しては、少なくとも前記リスク境界に隣接する第2画素の階調値を、前記第1画素の印加電圧と当該第2画素の印加電圧との差が小さくなるように補正するステップと
を有し、
前記特定パターンは、印加電圧が前記第1電圧と前記第2の関係にある画素が前記リスク境界から前記第1方向においてk個以下連続するパターンであり、
前記特定画素のうち前記リスク境界に隣接する第2画素の補正量は、前記特定画素以外の画素のうち前記リスク境界に隣接する第2画素の補正量よりも小さい
ことを特徴とする画像処理方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012076461A JP2013205727A (ja) | 2012-03-29 | 2012-03-29 | 画像処理回路、電子機器および画像処理方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012076461A JP2013205727A (ja) | 2012-03-29 | 2012-03-29 | 画像処理回路、電子機器および画像処理方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2013205727A true JP2013205727A (ja) | 2013-10-07 |
Family
ID=49524846
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012076461A Pending JP2013205727A (ja) | 2012-03-29 | 2012-03-29 | 画像処理回路、電子機器および画像処理方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2013205727A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2019204019A (ja) * | 2018-05-24 | 2019-11-28 | シャープ株式会社 | 表示装置及びテレビ受信装置 |
-
2012
- 2012-03-29 JP JP2012076461A patent/JP2013205727A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2019204019A (ja) * | 2018-05-24 | 2019-11-28 | シャープ株式会社 | 表示装置及びテレビ受信装置 |
JP7082905B2 (ja) | 2018-05-24 | 2022-06-09 | シャープ株式会社 | 表示装置及びテレビ受信装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9189999B2 (en) | Signal processing device, liquid crystal device, electronic apparatus and signal processing method | |
US8508455B2 (en) | Video processing circuit, video processing method, liquid crystal display apparatus, and electronic apparatus | |
KR100615016B1 (ko) | 액정표시장치 | |
US8466866B2 (en) | Video processing circuit, video processing method, liquid crystal display device, and electronic apparatus | |
CN109147688B (zh) | 显示面板数据电压的控制方法、显示面板及显示设备 | |
KR101329505B1 (ko) | 액정표시장치와 그 구동방법 | |
US8698850B2 (en) | Display device and method for driving same | |
KR100896377B1 (ko) | 전기 광학 장치 및 전자기기 | |
US9467599B2 (en) | Video processing method, video processing circuit, liquid crystal display, and electronic apparatus | |
JP5370169B2 (ja) | 映像処理回路、その処理方法、液晶表示装置および電子機器 | |
US8497829B2 (en) | Video processing circuit, liquid crystal display device, electronic apparatus, and video processing method | |
US9142175B2 (en) | Liquid crystal pixel correction using pixel boundary detection | |
CN107516504B (zh) | 液晶显示器的驱动方法 | |
US20080079675A1 (en) | Driving device for display device and image signal compensating method therefor | |
JP2011170236A (ja) | 映像処理回路、その処理方法、液晶表示装置および電子機器 | |
CN103514849B (zh) | 信号处理装置、信号处理方法、液晶装置以及电子设备 | |
US10121400B2 (en) | Video processing circuit, electro-optical device, electronic apparatus, and video processing method | |
CN113380209A (zh) | 显示装置及其显示方法 | |
JP5601173B2 (ja) | 映像処理方法、映像処理回路、液晶表示装置および電子機器 | |
JP2012242798A (ja) | 補正電圧設定方法、映像処理方法、補正電圧設定装置、映像処理回路、液晶表示装置及び電子機器 | |
JP2009086564A (ja) | 液晶表示装置 | |
JP2012168229A (ja) | 映像処理方法、映像処理回路、液晶表示装置および電子機器 | |
JP2014170096A (ja) | 駆動制御装置、電気光学装置、電子機器および駆動制御方法 | |
JP2013205727A (ja) | 画像処理回路、電子機器および画像処理方法 | |
JP2013195482A (ja) | 画像処理回路、電子機器、および画像処理方法 |