JP2013195482A - 画像処理回路、電子機器、および画像処理方法 - Google Patents

Abstract

【課題】補正を行う階調値と行わない階調値の境界における補正後の階調値の不連続性を低減する。
【解決手段】画像処理回路は、複数の画素のうち入力映像信号に応じて液晶素子に印加される印加電圧が第１電圧を下回る第１画素と、印加電圧が第１電圧よりも大きい第２電圧を上回る第２画素との境界の一部であるリスク境界を検出するリスク境界検出部と、第１画素の階調値に応じた係数に基づいて第１画素の補正量を決定する補正量決定部と、第１画素の階調値が第１しきい値から第１所定値小さい値以上の場合、補正量決定部により決定された第１画素の補正量を用いて、第１画素の階調値を補正する補正部とを有し、係数は、第１画素の階調値が第１しきい値から第１所定値以上小さい値において最小値であり、第１画素の階調値が第１しきい値以上の値において最大値であり、最小値から最大値までの間において連続的に増加することを特徴とする。
【選択図】図９

Description

本発明は、ディスクリネーションを低減する技術に関する。

液晶パネルは本来、画素内における画素電極と対向電極との間の電界により液晶分子の配向状態を制御するものである。しかし、例えば液晶パネルが高精細化され、隣り合う画素間の距離が短くなると、２つの画素の画素電極間の電界（横電界）が発生し、液晶分子が意図しない向きに配向してしまう、いわゆるディスクリネーションが発生する場合がある。ディスクリネーションの発生は、液晶パネルの表示品位を低下させる原因となる。特許文献１から特許文献５は、ディスクリネーションの発生を抑えるための技術を開示している。

特開２００９−２５４１７号公報 特開２００９−１０４０５３号公報 特開２００９−１０４０５５号公報 特開２００９−２３７３６６号公報 特開２００９−２３７５２４号公報

階調値に応じて補正を行う場合、補正を行う階調値と行わない階調値の境界において、補正後の階調値が不連続になり、補正された部分が視認されやすくなることがあるという問題があった。
これに対し本発明は、補正を行う階調値と行わない階調値の境界における補正後の階調値の不連続性を低減する技術を提供する。

本発明は、複数の画素の各々の階調値を示す入力映像信号において、前記複数の画素のうち前記入力映像信号に応じて液晶素子に印加される印加電圧が第１電圧を下回る第１画素と、前記印加電圧が前記第１電圧よりも大きい第２電圧を上回る第２画素との境界の一部であるリスク境界を検出するリスク境界検出部と、前記第１画素の階調値に応じた係数に基づいて前記第１画素の補正量を決定する補正量決定部と、前記第１画素の階調値が第１しきい値から第１所定値小さい値以上の場合、前記補正量決定部により決定された前記第１画素の補正量を用いて、前記第１画素の印加電圧と前記第２画素の印加電圧との差が小さくなるように前記第１画素の階調値を補正する補正部とを有し、前記係数は、前記第１画素の階調値が前記第１しきい値から前記第１所定値以上小さい値において最小値であり、前記第１画素の階調値が前記第１しきい値以上の値において最大値であり、前記最小値から前記最大値までの間において連続的に増加することを特徴とする画像処理回路を提供する。
この画像処理回路によれば、係数が非連続的に変化する場合と比較して、第１しきい値における補正後の階調値の不連続性を低減することができる。

好ましい態様において、前記補正量決定部は、前記第１画素の階調値に応じた係数を用いて前記第２画素の補正量を決定し、前記補正部は、前記補正量決定部により決定された前記第２画素の補正量を用いて、前記第１画素の階調値と前記第２画素の階調値との差が小さくなるように前記第２画素の階調値の補正をしてもよい。
この画像処理回路によれば、リスク境界の両側の画素を補正する場合において、係数が非連続的に変化する場合と比較して、第１しきい値における補正後の階調値の不連続性を低減することができる。

別の好ましい態様において、前記第２画素の補正量の決定に用いられる係数は、前記第１画素の補正量の決定に用いられる係数と等しくてもよい。
この画像処理回路によれば、異なる係数をそれぞれ計算する場合と比較して、係数の演算負荷を低減することができる。

さらに別の好ましい態様において、前記補正量決定部は、前記第１画素の階調値に応じた係数と前記第２画素の階調値に応じた係数のうち一方を用いて前記第１画素の補正量を決定し、前記補正部は、前記第１画素の階調値に応じた係数を用いて前記第１画素の補正量が決定された場合かつ前記第１画素の階調値が前記第１しきい値から第１所定値小さい値以上の場合、または前記第２画素の階調値に応じた係数を用いて前記第１画素の補正量が決定された場合かつ前記第２画素の階調値が第２しきい値から第２所定値以上小さい値以上の場合、前記補正をし、前記第２画素の階調値に応じた係数は、前記第２画素の階調値が前記第２しきい値から前記第２所定値以上小さい値において最小値であり、前記第２画素の階調値が前記第２しきい値以上の値において最大値であり、前記最小値から前記最大値までの間において連続的に増加してもよい。
この画像処理回路によれば、前記第１画素の階調値に応じた係数のみが用いられる場合と比較して、補正量の連続性を向上させることができる。

また、本発明は、複数の画素の各々の階調値を示す入力映像信号において、前記複数の画素のうち前記入力映像信号に応じて液晶素子に印加される印加電圧が第１電圧を下回る第１画素と、前記印加電圧が前記第１電圧よりも大きい第２電圧を上回る第２画素との境界の一部であるリスク境界を検出するリスク境界検出部と、前記第２画素の階調値に応じた係数に基づいて前記第２画素の補正量を決定する補正量決定部と、前記第２画素の階調値が第２しきい値から第２所定値以上小さい値以上の場合、前記補正量決定部により決定された前記第２画素の補正量を用いて、前記第１画素の階調値と前記第２画素の階調値との差が小さくなるように前記第２画素の階調値を補正する補正部とを有し、前記係数は、前記第２画素の階調値が前記第２しきい値から前記第２所定値以上小さい値において最小値であり、前記第２画素の階調値が前記第２しきい値以上の値において最大値であり、前記最小値から前記最大値までの間において連続的に増加することを特徴とする画像処理回路を提供する。
この画像処理回路によれば、係数が非連続的に変化する場合と比較して、第２しきい値における補正後の階調値の不連続性を低減することができる。

好ましい態様において、前記補正量決定部は、前記第２画素の階調値に応じた係数を用いて前記第１画素の補正量を決定し、前記補正部は、前記補正量決定部により決定された前記第１画素の補正量を用いて、前記第１画素の階調値と前記第２画素の階調値との差が小さくなるように前記第１画素の階調値を補正をしてもよい。
この画像処理回路によれば、リスク境界の両側の画素を補正する場合において、係数が非連続的に変化する場合と比較して、第２しきい値における補正後の階調値の不連続性を低減することができる。

別の好ましい態様において、前記第１画素の補正量の決定に用いられる係数は、前記第２画素の補正量の決定に用いられる係数と等しくてもよい。
この画像処理回路によれば、異なる係数をそれぞれ計算する場合と比較して、係数の演算負荷を低減することができる。

さらに別の好ましい態様において、前記補正量決定部は、前記第１画素の階調値に応じた係数と前記第２画素の階調値に応じた係数のうち一方を用いて前記第２画素の補正量を決定し、前記補正部は、前記第１画素の階調値に応じた係数を用いて前記第１画素の補正量が決定された場合かつ前記第１画素の階調値が第１しきい値から第１所定値以上小さい値以上の場合、または前記第２画素の階調値に応じた係数を用いて前記第１画素の補正量が決定された場合かつ前記第２画素の階調値が第２しきい値から第２所定値以上小さい値以上の場合、前記補正をし、前記第１画素の階調値に応じた係数は、前記第１画素の階調値が前記第１しきい値から第１所定値以上小さい値において最小値であり、前記第１画素の階調値が前記第１しきい値以上の値において最大値であり、前記最小値から前記最大値までの間において連続的に増加してもよい。
この画像処理回路によれば、前記第１画素の階調値に応じた係数のみが用いられる場合と比較して、補正量の連続性を向上させることができる。

さらに別の好ましい態様において、前記第２所定値が前記第１所定値と等しくてもよい。
この画像処理回路によれば、第２所定値が第１所定値と異なる場合と比較して、演算負荷を低減することができる。

さらに別の好ましい態様において、（Ｔｈｋ−ｘｋ）＜（Ｔｈｗ−ｘｗ）の場合（ただし、Ｔｈｋは前記第１しきい値であり、ｘｋは前記第１画素の階調値であり、Ｔｈｗは前記第２しきい値であり、ｘｗは前記第２画素の階調値である）、前記第２画素の階調値に応じた係数を用いて前記第１画素および前記第２画素の補正量が決定され、（Ｔｈｋ−ｘｋ）＞（Ｔｈｗ−ｘｗ）の場合、前記第１画素の階調値に応じた係数を用いて前記第１画素および前記第２画素の補正量が決定されてもよい。
この画像処理回路によれば、第１画素の階調値に応じた係数と第２画素の階調値に応じた係数が両方計算される場合と比較して、演算負荷を低減することができる。

さらに、本発明は、上記いずれかの画像処理回路を有する電子機器を提供する。
この電子機器によれば、係数が非連続的に変化する場合と比較して、第１しきい値または第２しきい値における補正後の階調値の不連続性を低減することができる。

さらに、本発明は、複数の画素の各々の階調値を示す入力映像信号において、前記複数の画素のうち前記入力映像信号に応じて液晶素子に印加される印加電圧が第１電圧を下回る第１画素と、前記印加電圧が前記第１電圧よりも大きい第２電圧を上回る第２画素との境界の一部であるリスク境界を検出するステップと、前記第１画素の階調値に応じた係数に基づいて前記第１画素の補正量を決定するステップと、前記第１画素の階調値が第１しきい値から第１所定値以上小さい値以上の場合、前記決定された前記第１画素の補正量を用いて、前記第１画素の階調値と前記第２画素の階調値との差が小さくなるように前記第１画素の階調値を補正するステップとを有し、前記係数は、前記第１画素の階調値が前記第１しきい値から前記第１所定値以上小さい値において最小値であり、前記第１画素の階調値が前記第１しきい値以上の値において最大値であり、前記最小値から前記最大値までの間において連続的に増加することを特徴とする画像処理方法を提供する。
この画像処理方法によれば、係数が非連続的に変化する場合と比較して、第１しきい値における補正後の階調値の不連続性を低減することができる。

さらに、本発明は、複数の画素の各々の階調値を示す入力映像信号において、前記複数の画素のうち前記入力映像信号に応じて液晶素子に印加される印加電圧が第１電圧を下回る第１画素と、前記印加電圧が前記第１電圧よりも大きい第２電圧を上回る第２画素との境界の一部であるリスク境界を検出するステップと、前記第２画素の階調値に応じた係数に基づいて前記第２画素の補正量を決定するステップと、前記第２画素の階調値が第２しきい値から第２所定値以上小さい値以上の場合、前記決定された前記第２画素の補正量を用いて、前記第１画素の階調値と前記第２画素の階調値との差が小さくなるように前記第２画素の階調値を補正するステップとを有し、前記係数は、前記第２画素の階調値が前記第２しきい値から前記第２所定値以上小さい値において最小値であり、前記第２画素の階調値が前記第２しきい値以上の値において最大値であり、前記最小値から前記最大値までの間において連続的に増加することを特徴とする画像処理方法を提供する。
この画像処理方法によれば、係数が非連続的に変化する場合と比較して、第２しきい値における補正後の階調値の不連続性を低減することができる。

液晶表示装置の概略構成を示す図。 画素１１１の等価回路を示す図。 ディスクリネーションによる表示不具合を例示する図。 液晶素子１２０におけるＶ−Ｔ特性を例示する図。 ディスクリネーション発生時の液晶分子の配向状態を例示する模式図。 従来の補正を例示する図。 図６の補正による問題点を説明する図。 第１実施形態に係る液晶表示装置１の構成を示すブロック図。 画像処理回路３０の構成を示すブロック図。 係数Ｗｋの階調値依存性を例示する図。 補正量Ｃの階調値依存性を例示する図。 補正量Ｃｃｋの階調値依存性を例示する図。 液晶表示装置１の動作を示すタイミングチャート。 画像処理回路３０の動作を示すフローチャート。 係数Ｗによる補正量の変化を説明する図。 リスク境界近傍の４画素の画素電極の階調値を模式的に示す図。 係数Ｗｗの階調値依存性を例示する図。 第２本実施形態による補正を例示する図。 係数Ｗｋと係数Ｗｗのいずれを採用するか説明する図。

＜１．第１実施形態＞
（１−１．液晶表示装置の構成と問題点）
実施形態に係る装置の構成およびその動作の説明に先立ち、液晶表示装置の構成および問題点について説明する。

（１−１−１．液晶表示装置の概略）
図１は、液晶表示装置の概略構成を示す図である。この液晶表示装置は、液晶パネル１００と、走査線駆動回路１３０と、データ線駆動回路１４０とを有する。

液晶パネル１００は、供給される信号に応じて画像を表示する装置である。液晶パネル１００は、ｍ行ｎ列のマトリクス状に配置された画素１１１を有する。画素１１１は、走査線駆動回路１３０及びデータ線駆動回路１４０から供給される信号に応じた光学状態を示す。液晶パネル１００は、複数の画素１１１の光学状態を制御することにより画像を表示する。

液晶パネル１００は、素子基板１００ａと、対向基板１００ｂと、液晶１０５とを有する。素子基板１００ａと対向基板１００ｂとは、一定の間隙を保って貼り合わせられている。この間隙に、液晶１０５が挟まれている。

素子基板１００ａは、対向基板１００ｂとの対向面において、ｍ行の走査線１１２およびｎ列のデータ線１１４を有する。走査線１１２はＸ（横）方向に沿って、データ線１１４はＹ（縦）方向に沿って、それぞれ設けられており、互いに絶縁されている。一の走査線１１２を他の走査線１１２と区別するときは、図において上から順に第１、第２、第３、…、第（ｍ−１）、および第ｍ行の走査線１１２という。同様に、一のデータ線１１４を他のデータ線１１４と区別するときは、図において左から順に第１、第２、第３、…、第（ｎ−１）、第ｎ列のデータ線１１４という。画素１１１は、Ｘ軸およびＹ軸に垂直な位置にある視点からみたときに、走査線１１２およびデータ線１１４の交差に対応して設けられている。

図２は、画素１１１の等価回路を示す図である。画素１１１は、ＴＦＴ１１６と、液晶素子１２０と、保持容量１２５とを有する。液晶素子１２０は、画素電極１１８と、液晶１０５と、コモン電極１０８とを有する。画素電極１１８は、画素１１１毎に個別に設けられた電極である。コモン電極１０８は、すべての画素１１１に共通の電極である。画素電極１１８は素子基板１００ａに、コモン電極１０８は対向基板１００ｂに、それぞれ設けられている。液晶１０５は、画素電極１１８およびコモン電極１０８に挟まれている。コモン電極１０８には、コモン電圧ＬＣｃｏｍが印加される。

ＴＦＴ１１６は、画素電極１１８への電圧の印加を制御するスイッチング素子であり、この例では、ｎチャネル型の電界効果トランジスターである。ＴＦＴ１１６は、画素１１１毎に個別に設けられている。第ｉ行第ｊ列のＴＦＴ１１６のゲートは第ｉ行の走査線１１２に、ソースは第ｊ列のデータ線１１４に、ドレインは画素電極１１８に、それぞれ接続されている。保持容量１２５は、一端が画素電極１１８に、他端が容量線１１５に、それぞれ接続されている。容量線１１５には、時間的に一定の電圧が印加される。

第ｉ行の走査線１１２にＨ（High）レベルの電圧（以下「選択電圧」という）が印加されると、第ｉ行第ｊ列のＴＦＴ１１６はオン状態となり、ソースとドレインが導通する。このとき、第ｊ列のデータ線１１４に、第ｉ行第ｊ列の画素１１１の階調値（データ）に応じた電圧（以下「データ電圧」という）が印加されると、データ電圧は、ＴＦＴ１１６を介して第ｉ行第ｊ列の画素電極１１８に印加される。

その後、第ｉ行の走査線１１２にＬ（Low）レベルの電圧（以下「非選択電圧」という）が印加されると、ＴＦＴ１１６はオフ状態になり、ソースとドレインは高インピーダンス状態となる。ＴＦＴ１１６がオン状態のとき画素電極１１８に印加された電圧は、液晶素子１２０の容量性および保持容量１２５によって、ＴＦＴ１１６がオフ状態になった後も保持される。

液晶素子１２０には、データ電圧とコモン電圧との電位差に相当する電圧が印加される。液晶１０５の分子配向状態は、液晶素子１２０に印加される電圧に応じて変化する。画素１１１の光学状態は、液晶１０５の分子配向状態に応じて変化する。例えば、液晶パネル１００が透過型のパネルである場合、変化する光学状態は透過率である。

再び図１を参照する。走査線駆動回路１３０は、ｍ本の走査線１１２の中から一の走査線１１２を順次排他的に選択する（すなわち走査線１１２を走査する）回路である。具体的には、走査線駆動回路１３０は、制御信号Ｙｃｔｒに従って、第ｉ行の走査線１１２に、走査信号Ｙｉを供給する。この例で、走査信号Ｙｉは、選択される走査線１１２に対しては選択電圧となり、選択されない走査線１１２に対しては非選択電圧となる信号である。

データ線駆動回路１４０は、ｎ本のデータ線１１４にデータ電圧を示す信号（以下「データ信号」という）を出力する回路である。具体的には、データ線駆動回路１４０は、画像処理回路３０から供給されるデータ信号Ｖｘを、制御信号Ｘｃｔｒに従ってサンプリングし、第１〜第ｎ列のデータ線１１４にデータ信号Ｘ１〜Ｘｎとして出力する。なお、本説明において電圧については、液晶素子１２０の印加電圧を除き、特に明記しない限り図示省略した接地電位を基準（ゼロＶ）として表す。

液晶パネル１００に表示される画像は、所定の周期で書き換えられる。以下、この書き換えの周期を「フレーム」という。例えば、画像が６０Ｈｚで書き換えられる場合、１フレームは約１６．７ｍｓｅｃである。走査線駆動回路１３０が１フレームに１回、ｍ本の走査線１１２を走査し、データ線駆動回路１４０がデータ信号を出力することにより、液晶パネル１００に表示される画像が書き換えられる。

（１−１−２．ディスクリネーションによる表示不具合）
図３は、ディスクリネーションによる表示不具合を例示する図である。図３は、映像信号Ｖｉｄ−ｉｎにより示される画像が、白画素の背景上にグレー画素が連続するパターンとして描かれている例を示している。この場合、背景領域のうちパターンと隣接する部分（境界部分）において階調が白にならず中間階調になってしまうという現象が顕在化する。

この表示不具合は、液晶素子１２０において、横電界の影響により、印加電圧に応じた配向状態になりにくくなることが原因の一つであると考えられている。ここで、「横電界」とは、素子基板１００ａの面に沿った方向（ＸＹ平面に沿った方向）の電界をいう。これに対し画素電極１１８とコモン電極１０８との間に印加される電圧による電界を「縦電界」という。液晶分子の配向状態について説明する前に、まず、液晶素子１２０における印加電圧と透過率との関係を説明する。

図４は、液晶素子１２０における印加電圧と透過率との関係（Ｖ−Ｔ特性）を例示する図である。この例で、液晶１０５はＶＡ方式であり、電圧無印加時において液晶素子１２０は黒状態（透過率ゼロ）となるノーマリーブラックモードである。印加電圧ＶがＶｂｋ≦Ｖ≦Ｖｔｈ１の範囲（以下この範囲を「電圧範囲Ａ」という。この例ではＶｂｋ＝０Ｖ）にある場合、相対透過率τは０％≦τ≦１０％の範囲にある（以下この範囲を「階調範囲ａ」という）。印加電圧ＶがＶｔｈ１≦Ｖ≦Ｖｔｈ２の範囲（以下この範囲を「電圧範囲Ｄ」という）にある場合、相対透過率τは１０％≦τ≦９０％の範囲にある（以下この範囲を「階調範囲ｄ」という）。印加電圧ＶがＶｔｈ２≦Ｖ≦Ｖｗｔの範囲（以下この範囲を「電圧範囲Ｂ」という）にある場合、相対透過率τは９０％≦τ≦１００％の範囲にある（以下この範囲を「階調範囲ｂ」という）。ここでは、しきい値電圧Ｖｔｈ１が透過率１０％相当の電圧であり、しきい値電圧Ｖｔｈ２が透過率２０％相当の電圧である例を説明したが、しきい値電圧Ｖｔｈ１およびＶｔｈ２はこれに限定されるものではない。

このように、液晶素子１２０は、縦電界すなわち画素電極１１８とコモン電極１０８との間に印加される電圧によりその透過率を制御するものであるが、液晶パネル１００が小型化または高精細化されると、隣接する２つの液晶素子１２０間の距離が短くなり、横電界すなわち２つの画素電極１１８間の電界の影響が無視できなくなる。すなわち、横電界の影響により、液晶分子の配向状態が本来あるべき状態（縦電界で制御された状態）と異なった状態（ディスクリネーション）となってしまう領域が発生する。

図５は、ディスクリネーション発生時の液晶分子の配向状態を例示する模式図である。図５は、液晶パネル１００を、垂直面で破断したときの断面模式図である。液晶分子は、電界に対して垂直な方向に向くように配向状態が変化する。この例では、白画素の画素電極１１８（Ｗｔ）と黒画素の画素電極１１８（Ｂｋ）との間隙で生じる電位差が、白画素の画素電極１１８（Ｗｔ）とコモン電極１０８との間で生じる電位差と同程度である上に、画素電極同士の間隙が画素電極１１８とコモン電極１０８との間隙よりも狭い。したがって、白画素の画素電極１１８（Ｗｔ）と黒画素の画素電極１１８（Ｂｋ）との間隙で生じる横電界は、白画素の画素電極１１８（Ｗｔ）とコモン電極１０８との間隙で生じる縦電界よりも強い。このような状況では、白画素の画素電極１１８（Ｗｔ）のうち黒画素との境界部分においては、ディスクリネーションが発生する。黒画素と白画素とが隣接する領域において、横電界の影響によって、ディスクリネーションが発生しやすい状況にあるということができる。

以上の説明から、ディスクリネーションが発生する条件は以下のとおりである。
・隣接する２つの画素の印加電圧の差がしきい値より大きい。なお、これら隣接する２つの画素のうち、より暗い階調の画素を「暗画素」（第１画素の一例）といい、より明るい階調の画素を「明画素」（第２画素の一例）という。黒画素および白画素は、暗画素および明画素の一例である。ノーマリーブラックの場合、暗画素の印加電圧が低く、明画素の印加電圧が高い。
上記の条件が満たされると、印加電圧が高い画素においてディスクリネーションが発生する。

（１−１−３．ディスクリネーションの抑制）
ディスクリネーションの発生を抑制するには、上記の条件が満たされなくなる補正処理を行えばよい。例えば、映像信号Ｖｉｄ−ｉｎが、上記の条件を満たす、隣接する２つの画素があることを示していた場合、これら２つの画素の印加電圧の差を小さくするように、印加電圧が補正される。ここで、映像信号Ｖｉｄ−ｉｎにより上記の条件を満たすことが示される暗画素と明画素との境界を「リスク境界」という。より具体的には、暗画素が階調範囲ａ（電圧範囲Ａ）にあり、明画素が階調範囲ｂ（電圧範囲Ｂ）にある場合、すなわち、暗画素と明画素の電圧差が（Ｖｔｈ２−Ｖｔｈ１）以上である場合、その境界はリスク境界と判断される。また、リスク境界ではない境界を「非リスク境界」という。

印加電圧の補正は、暗画素および明画素の少なくとも一方に対して行われる。すなわち、暗画素の印加電圧を上げるように補正してもよいし、明画素の電圧を下げるように補正してもよいし、その両方を行ってもよい。補正によって暗画素と明画素との印加電圧の差がしきい値を下回れば、ディスクリネーションは発生しない。しかし、この補正には、次のような問題点がある。

図６は、従来の補正を例示する図である。横軸は暗画素の階調値を、縦軸は補正後の階調値を示している。実線は暗画素の補正後の階調値を、破線は明画素の補正後の階調値を、それぞれ示している。この例では、画像データは０〜２５５の２５６階調で表され、明画素の補正前の階調値は２５５（白に相当）である。ここでは、以下の補正が行われる。
（１）リスク境界に隣接する暗画素の階調値がしきい値Ｔｈｋ（第１しきい値の一例）以上である（図６の例では、Ｔｈｋ＝１００）場合に、補正が行われる。
（２）暗画素は、補正前の階調値に補正量を加算することにより補正される。
（３）明画素は、補正前の階調値から補正量を減算することにより補正される。
（４）補正量は、暗画素の補正前の階調値の関数であり、階調値がしきい値Ｔｈｋ未満では最小値（ゼロ）である。

なお、補正を行う階調値をしきい値Ｔｈｋ以上のものに限る理由は以下のとおりである。例えば、暗画素の階調値がゼロ（黒に相当）に近い場合、明画素の境界部分においてディスクリネーションが発生したとしても、暗画素とディスクリネーション発生領域とが連続した領域を構成しているように視認される。したがって、ディスクリネーション発生領域はユーザーに知覚されにくい。一方で、暗画素の階調値がしきい値Ｔｈｋ以上である場合（すなわち比較的明るい場合）、明画素は暗画素よりさらに明るい。この場合、ディスクリネーション発生領域は、暗画素と明画素との間で局所的に暗くなる領域となり、その存在がユーザーに知覚されやすい。このため、補正を行う階調値が、ディスクリネーション発生領域が知覚されやすい範囲に限定されている。

しきい値Ｔｈｋの値は、人間の視覚特性を考慮して経験的に決められる。一例として、しきい値Ｔｈｋは、図４のＶ−Ｔ特性における変曲点に相当する階調値である。

図７は、図６の補正による問題点を説明する図である。図７は、階調値９９の領域と階調値１００の領域とから構成される背景（グレーの背景）領域上に、階調値２５５の線（白線）が描かれた画像を示している。この画像において、白線と背景領域との境界がリスク境界となる。リスク境界のうち、白線において階調値９９の背景領域と隣接する画素においては補正が行われず、階調値は２５５のままである。一方、階調値１００の背景領域と隣接する画素においては補正が行われ、階調値は２５５から減少する。すなわち、補正前のデータにおいては均一の階調値２５５の領域であったものが、補正により、背景との境界部分において階調値が他と異なる部分が発生してしまう。このような階調値の差が境界部分を目立たせてしまい、表示品位の低下を招く場合がある。本実施形態は、補正による表示品位の低下を抑制する技術を提供する。

（１−２．装置構成）
図８は、第１実施形態に係る液晶表示装置１の構成を示すブロック図である。液晶表示装置１は、カラー画像を表示する装置であり、例えばプロジェクター（電子機器の一例）に用いられる。液晶表示装置１は、液晶パネル１００、走査線駆動回路１３０、およびデータ線駆動回路１４０を３組と、制御回路１０とを有する。各組は、それぞれ、色成分Ｒ、色成分Ｇ、および色成分Ｂに対応している。ここでは、図面が煩雑になるのを避けるため、１組の液晶パネル１００、走査線駆動回路１３０、およびデータ線駆動回路１４０のみを図示している。

制御回路１０は、上位装置から供給される映像信号Ｖｉｄ−ｉｎおよび同期信号Ｓｙｎｃに応じて走査線駆動回路１３０およびデータ線駆動回路１４０を制御する信号を出力する。映像信号Ｖｉｄ−ｉｎは、液晶パネル１００における各画素の階調値をそれぞれ指定するデジタルデータである。映像信号Ｖｉｄ−ｉｎは、同期信号Ｓｙｎｃと同期して供給される。同期信号は、垂直走査信号、水平走査信号およびドットクロック信号（いずれも図示省略）を含んでいる。この例で、映像信号Ｖｉｄ−ｉｎの周波数は６０Ｈｚである。すなわち、映像信号Ｖｉｄ−ｉｎにより示される画像は、１６．６７ミリ秒毎に書き換えられる。

なお、映像信号Ｖｉｄ−ｉｎは直接的には階調値を指定するが、階調値に応じて液晶素子に印加される電圧（以下「印加電圧」という）が定まるので、映像信号Ｖｉｄ−ｉｎは液晶素子の印加電圧を指定するものといえる。

制御回路１０は、走査制御回路２０と画像処理回路３０とを有する。走査制御回路２０は、制御信号Ｘｃｔｒ、制御信号Ｙｃｔｒ、制御信号Ｉｃｔｒ等、各種の制御信号を生成して、同期信号Ｓｙｎｃに同期して各部を制御する。画像処理回路３０は、デジタルの映像信号Ｖｉｄ−ｉｎを処理して、各色成分毎にアナログのデータ信号Ｖｘを出力する。映像信号Ｖｉｄ−ｉｎは、（ｍ×ｎ）個の画素の各々について、複数の色成分の階調値を示す入力映像信号の一例である。

図９は、画像処理回路３０の構成を示すブロック図である。この例で、画像処理回路３０は、リスク境界に隣接する画素の階調値を、ディスクリネーションを抑制するように補正する。階調値は、補正量を加算することにより補正される。本実施形態においては、補正量自体も、元の階調値に応じた係数を用いて補正される。画像処理回路３０は、フレームメモリー３１と、境界検出部３２と、係数算出部３３と、補正量算出部３４と、補正量決定部３５と、補正部３６と、出力バッファー３７と、Ｄ／Ａ変換器３８とを有する。

フレームメモリー３１は、ｍ行ｎ列の画素１１１に対応した記憶領域を有し、各画素の１フレーム分の階調値を指定するデータを記憶する。なお、このデータは、入力映像信号Ｖｉｄ−ｉｎをアナログ／デジタル変換することにより得られる。

境界検出部３２（リスク境界検出部の一例）は、フレームメモリー３１から読み出されたデータを解析して、リスク境界を検出する。具体的には、境界検出部３２は、ｍ行ｎ列の画素１１１の中から、処理対象となる画素（以下「対象画素」という）を一つずつ順番に特定し、対象画素がリスク境界に隣接する暗画素であるか判断する。さらに具体的には、境界検出部３２は、第ｉ行第ｊ列の画素１１１が対象画素であった場合、第（ｉ−１）行第ｊ列の画素１１１（対象画素の上の画素）、第ｉ行第（ｊ＋１）列の画素１１１（対象画素の上の画素）、第（ｉ＋１）行第ｊ列の画素１１１（対象画素の下の画素）、および第ｉ行第（ｊ−１）列の画素１１１（対象画素の左の画素）の４つの隣接画素のそれぞれについて、以下の条件が満たされているか判断する。
（ａ）対象画素との階調値の差が、決められたしきい値より大きい。なお、この例で、しきい値は、図４の階調範囲ｄの階調幅より広い値に設定される。すなわち、このとき、対象画素の印加電圧がＶｔｈ１（第１電圧の一例）を下回り、かつ第２画素の印加電圧がＶｔｈ２（第２電圧の一例）を上回っている。
（ｂ）対象画素よりも階調値が大きい。
（ｃ）対象画素の階調値がしきい値ＴｈｋよりＰｋ小さい値以上である。なお、Ｐｋは後述するパラメーターであり、第１所定値の一例である。

上記（１）〜（３）のすべてが満たされている場合、境界検出部３２は、対象画素がリスク境界に隣接する暗画素であると判断する。境界検出部３２は、リスク境界の検出結果を示すフラグ信号Ｑを出力する。フラグ信号Ｑは、例えば、対象画素がリスク境界に隣接する暗画素である場合は「０１」であり、対象画素がリスク境界に隣接する明画素である場合は「１０」であり、それ以外の場合は「００」である。フラグ信号Ｑは、対象画素がリスク境界に隣接する暗画素であるか否かを示す情報に加え、対象画素から見たリスク境界の向き（上、下、左、または右）を示す情報を含む。すなわち、リスク境界とは、階調値の異なる２つの画素（階調値がより大きい（明るい）ものを「明画素」といい、階調値がより小さい（暗い）ものを「暗画素」という）の境界の少なくとも一部であって、上記の条件を満たす２つの画素の境界をいう。

係数算出部３３は、対象画素がリスク境界に隣接する暗画素である場合に、係数Ｗ（重み係数）を算出する。この例で、係数Ｗは暗画素の階調値の関数であるので、特に係数Ｗｋと表す。

図１０は、係数Ｗｋの階調値依存性を例示する図である。縦軸は係数Ｗｋを、横軸は暗画素の階調値ｘｋを、それぞれ示している。係数Ｗｋは、暗画素の階調値ｘｋに応じて以下のように算出される。
Ｗｋ＝１ （ｘｋ≧Ｔｈｋの場合）
Ｗｋ＝１／Ｐｋ＊｛ｘｋ−（Ｔｈｋ−Ｐｋ）｝ （（Ｔｈｋ−Ｐｋ）≦ｘｋ≦Ｔｈｋの場合）
Ｗｋ＝０ （ｘｋ≦（Ｔｈｋ−Ｐｋ）の場合） …（１）
なお、Ｐｋは、係数Ｗｋが０（最小値）から１（最大値）まで変化するのに要する階調幅を示すパラメーターであり、あらかじめ決められている。Ｐｋは、例えば、Ｔｈｋの１／４程度の大きさを有する。暗画素の階調値がしきい値Ｔｈｋ以上の範囲ではＷｋ＝１であり、階調値がしきい値Ｔｈｋから所定値Ｐｋ低い値以下の範囲ではＷｋ＝０であり、これらの範囲の間は１次関数で連続的に変化する。なお、「連続的に」とは、微分係数の最大値が所定のしきい値（例えば、係数Ｗｋの最大値の１０倍程度）よりも小さいことをいう。例えば、階調値が離散的なデジタル値で表される場合、「連続的に増加」とは、微分係数が所定のしきい値より小さい限りにおいて、係数Ｗｋがステップ状に増加する場合も含む。

再び図９を参照する。補正量算出部３４は、対象画素がリスク境界に隣接する暗画素である場合に、補正量Ｃを算出する。補正量Ｃには、暗画素の補正に用いられる補正量Ｃｋと、明画素の補正に用いられる補正量Ｃｗとがある。両者を区別しないときは、単に補正量Ｃと表す。この例で、補正量Ｃｋおよび補正量Ｃｗはそれぞれ暗画素の階調値の関数である。すなわち、明画素の補正に用いられる補正量も、暗画素の階調値により決まる。

図１１は、補正量Ｃの階調値依存性を例示する図である。縦軸は補正量Ｃを、横軸は暗画素の階調値ｘｋを、それぞれ示している。階調値の補正が行われる範囲はｘｋ≧Ｔｈｋであるが、補正量Ｃはｘｋ＜Ｔｈｋにおいても定義されている。補正量Ｃは、ｘｋ＝２５５においてゼロであり、かつＣ（ｘｋ１）≧Ｃ（ｘｋ２）である（ただし、ｘｋ１＜ｘｋ２）。なお、Ｃ（ｘｋ）は、暗画素の階調値がｘｋであるときの補正量を示す。図１１の例では、補正量Ｃは階調値ｘｋの１次関数である。

再び図９を参照する。補正量決定部３５は、係数Ｗｋに基づいて補正量Ｃを補正する。補正後の補正量をＣｃと表す。なお、対象画素が暗画素である場合の補正後の補正量をＣｃｋ、明画素である場合の補正後の補正量をＣｃｗと表す。この例では、補正量算出部３４において算出された補正量Ｃに係数算出部３３において算出された係数Ｗｋを乗算することにより、補正量を補正する。例えば、暗画素の補正後の補正量Ｃｃｋおよび明画素の補正後の補正量Ｃｃｗは、次式（２）および（３）で算出される。なお、この例では、暗画素の補正量および明画素の補正量の決定に用いられる係数は等しくＷｋである。
Ｃｃｋ＝Ｗｋ・Ｃｋ …（２）
Ｃｃｗ＝Ｗｋ・Ｃｗ …（３）

図１２は、補正後の補正量Ｃｃｋの階調値依存性を例示する図である。縦軸は補正量Ｃｃｋを、横軸は暗画素の階調値ｘｋを、それぞれ示している。補正量Ｃｃｋは、ｘｋ＝Ｔｈｋのときに最大値をとり、ｘｋ＜（Ｔｈｋ−Ｐｋ）のときに最小値をとる。補正量Ｃｃｋは、（Ｔｈｋ−Ｐｋ）≦ｘｋ≦Ｔｈｋの範囲では、階調値ｘｋの増加に伴って連続的に増加する。なお、「連続的に」とは、微分係数の最大値が所定のしきい値（例えば、補正量Ｃｃの最大値の１０倍程度）よりも小さいことをいう。

再び図９を参照する。補正部３６は、補正量Ｃｃを用いて各画素の階調値を補正する。階調値は、ディスクリネーションの発生を抑制するように、すなわち、暗画素の印加電圧と明画素の印加電圧の差が小さくなるように補正される。具体的には、補正部３６は、次式（４）のように、対象画素（暗画素）の階調値Ｄｋに、補正量決定部３５により決定された補正量Ｃｃｋを加算することにより、暗画素の階調値を補正する。
Ｄｃｋ＝Ｄｋ＋Ｃｃｋ …（４）
ここで、Ｄｃｋは暗画素の補正後の階調値を示す。

補正部３６は、補正量決定部３５により決定された補正量Ｃｃｗを用いて、明画素の階調値の補正をする。具体的には、補正部３６は、次式（５）のように、対象画素とリスク境界を挟んで隣り合う画素（明画素）の階調値Ｄｗに、補正量決定部３５により決定された補正量Ｃｃｗを加算することにより、明画素の階調値を補正する。
Ｄｃｗ＝Ｄｗ＋Ｃｃｗ …（５）

なお、この例で、式（４）および（５）の計算自体は階調値ｘｋによらずに行われるが、係数Ｗが１になるのはしきい値Ｔｈｋ以上であるので、補正は暗画素の階調値がＴｈｋ以上で行われるということもできる。

補正部３６は、対象画素がリスク境界に隣接する暗画素である場合、対象画素の補正された階調値を示すデータを、出力バッファー３７の対象画素に対応する領域に書き込む。この場合、補正部３６は、さらに、明画素の補正された階調値を示すデータを、出力バッファー３７の、対象画素と隣接する画素に対応する領域に書き込む。明画素が対象画素とどの方向において隣接する画素であるかは、フラグ信号Ｑにより示される。対象画素がリスク境界に隣接する明画素である場合、補正部３６は、出力バッファー３７にデータを書き込まない。対象画素がリスク画素に隣接する暗画素でも明画素でもない場合、補正部３６は、対象画素の補正されていない階調値を示すデータを、出力バッファー３７の、対象画素と隣接する画素に対応する領域に書き込む。

出力バッファー３７は、あらかじめ決められた画素数、例えば３行分の画素の補正後の階調値を記憶するメモリーである。出力バッファー３７は、第ｉ行の画素が対象画素であった場合に、第（ｉ−１）行、第ｉ行、および第（ｉ＋１）行の３行分の画素のデータを記憶する。

Ｄ／Ａ変換器３８は、出力バッファー３７に記憶されているデータを読み出し、読み出したデータをアナログのデータ信号Ｖｘに変換する。Ｄ／Ａ変換器３８は、液晶パネル１００に対して、データ信号Ｖｘを出力する。この例では、面反転方式が用いられており、データ信号Ｖｘの極性は、液晶パネル１００で１フレーム毎に切り替えられる。

（１−３．動作）
図１３は、液晶表示装置１の動作を示すタイミングチャートである。この例では、１フレームが４つのフィールドに分割される、いわゆる４倍速駆動が行われる。例えば、映像信号Ｖｉｄ−ｉｎにより示される画像が６０Ｈｚで更新される場合、１フレームは約１６．７ミリ秒である。この場合、データ信号Ｖｘは２４０Ｈｚの信号であり、１フィールドは約４．１７ミリ秒である。

各フィールドにおいて、走査線駆動回路１３０は、ｍ本の走査線１１２を順次排他的に選択する走査信号Ｙｉを出力する。データ線駆動回路１４０は、第ｉ行の走査線１１２が選択されているときに、第ｉ行第１〜ｎ列の画素のデータ信号Ｖｘをサンプリングし、データ信号Ｘ１〜Ｘｎとして出力する。データ信号Ｖｘの電圧は、奇数フィールドにおいて正極性であり、偶数フィールドにおいて負極性である。データ信号Ｖｘの振幅の中間電位は電位Ｖｃｎｔである。いわゆるプッシュダウン（フィードスルー）の影響を考慮し、コモン電圧ＬＣｃｏｍは、中間電位Ｖｃｎｔよりも低い値に設定されている。

図１４は、画像処理回路３０の動作を示すフローチャートである。図１４のフローは、例えば画像処理回路３０への電力の供給が開始されたことを契機として、所定の間隔で繰り返し実行される。図１４のフローは単一の画素についての処理のみを示しており、実際には、複数の画素の中から対象画素が一つずつ順番に特定され、対象画素について図１４のフローが実行される。処理例１において、係数Ｗおよび補正量Ｃは暗画素の階調値の関数である。

ステップＳ１００において、画像処理回路３０の境界検出部３２は、リスク境界を検出する。境界検出部３２は、リスク境界の検出結果を示すフラグ信号Ｑを出力する。ステップＳ１１０において、係数算出部３３は、係数Ｗｋを算出する。ステップＳ１２０において、補正量算出部３４は、補正量Ｃを算出する。ステップＳ１３０において、補正量決定部３５は、補正量Ｃを補正し、補正の補正量Ｃｃを算出する。ステップＳ１４０において、補正部３６は、階調値Ｃを補正する補正処理を行う。ステップＳ１５０において、Ｄ／Ａ変換器３８は、補正された階調値Ｃｃに応じたデータ信号Ｖｘを出力する。

図１５は、係数Ｗによる補正量の変化を説明する図である。図１６は、リスク境界近傍の４画素の画素電極の階調値を模式的に示している。縦軸は補正後の階調値を、横軸は空間的な位置を、それぞれ示している。実線はＷｋ＝１の例を、破線はＷｋ＝０．３の例を示している。このように、係数Ｗを制御することにより、リスク境界に隣接する暗画素と明画素との階調値の差すなわち印加電圧の差を制御することができる。

図１６は、本実施形態による補正を例示する図である。縦軸は補正後の階調値を、横軸は暗画素の階調値を、それぞれ示している。実線は暗画素の特性を、破線は明画素の特性を、それぞれ示している。この例において、補正前の明画素の階調値は２５５で一定である。ｘｋ≧Ｔｈｋの範囲の特性は、図６の例と同じである。図６の例では、ｘｋ≧Ｔｈｋで補正が行われ、ｘｋ＜Ｔｈｋでは補正が行われないので、ｘｋ＝Ｔｈｋにおいて補正後の階調値が非連続的に変化している。これに対し、本実施形態においては、ｘｋ≦Ｔｈｋの範囲においても、補正後の階調値は連続的に変化している。このように本実施形態においては、図６の補正と比較すると、しきい値Ｔｈｋ前後における階調値の急激な変化が抑制されている。したがって、図６の補正と比較すると境界部分の補正が目立ちにくく、表示品位の低下が抑制される。

上述の実施形態においては、説明を簡単にするため色成分については言及しなかったが、例えば、Ｒ、Ｇ、Ｂ３つの色成分のうち一の色成分について図７で説明したような補正が行われると、境界部分の色が他の部分と異なってしまう（色付き）という問題が起こる場合がある。このような例に対しても、本実施形態の補正によれば、色付きを低減することができる。

＜２．第２実施形態＞
第１実施形態において、補正量Ｃは暗画素の階調値の関数であった。第２実施形態において、補正量Ｃは、明画素の階調値の関数である。以下、第１実施形態と共通する事項については説明を省略する。

図９を参照して、第２実施形態における画像処理回路３０の機能を説明する。境界検出部３２は、第ｉ行第ｊ列の画素１１１が対象画素であった場合、第（ｉ−１）行第ｊ列の画素１１１（対象画素の上の画素）、第ｉ行第（ｊ＋１）列の画素１１１（対象画素の上の画素）、第（ｉ＋１）行第ｊ列の画素１１１（対象画素の下の画素）、および第ｉ行第（ｊ−１）列の画素１１１（対象画素の左の画素）の４つの隣接画素のそれぞれについて、以下の条件が満たされているか判断する。
（ｄ）対象画素との階調値の差が、決められたしきい値より大きい。
（ｅ）対象画素よりも階調値が小さい。
（ｆ）対象画素の階調値がしきい値Ｔｈｗ（第２しきい値の一例）よりＰｗ小さい値以上である。なお、Ｐｗは後述するパラメーターであり、第２所定値の一例である。

上記（ｄ）〜（ｆ）のすべてが満たされている場合、境界検出部３２は、対象画素がリスク境界に隣接する明画素であると判断する。境界検出部３２は、リスク境界の検出結果を示すフラグ信号Ｑを出力する。フラグ信号Ｑは、例えば、対象画素がリスク境界に隣接する暗画素である場合は「０１」であり、対象画素がリスク境界に隣接する明画素である場合は「１０」であり、それ以外の場合は「００」である。フラグ信号Ｑは、対象画素がリスク境界に隣接する明画素であるか否かを示す情報に加え、対象画素から見たリスク境界の向き（上、下、左、または右）を示す情報を含む。

係数算出部３３は、対象画素がリスク境界に隣接する明画素である場合に、係数Ｗを算出する。この例で、係数Ｗは明画素の階調値の関数であるので、特に係数Ｗｗと表す。

図１７は、係数Ｗｗの階調値依存性を例示する図である。縦軸は係数Ｗｗを、横軸は明画素の階調値ｘｗを、それぞれ示している。係数Ｗｗは、明画素の階調値ｘｗに応じて以下のように算出される。
Ｗｗ＝１ （ｘｗ≧Ｔｈｗの場合）
Ｗｗ＝１／Ｐｗ＊｛ｘｗ−（Ｔｈｗ−Ｐｗ）｝ （（Ｔｈｗ−Ｐｗ）≦ｘｗ≦Ｔｈｗの場合）
Ｗｗ＝０ （ｘｗ≦（Ｔｈｗ−Ｐｗ）の場合） …（６）
なお、Ｐｗは、係数Ｗｗが０（最小値）から１（最大値）まで変化するのに要する階調幅を示すパラメーターであり、あらかじめ決められている。Ｐｗは、例えば、Ｔｈｗの１／４程度の大きさを有する。暗画素の階調値がしきい値Ｔｈｗ以上の範囲ではＷｗ＝１であり、階調値がしきい値Ｔｈｗから所定値Ｐｗ低い値以下の範囲ではＷｗ＝０であり、これらの範囲の間は１次関数で連続的に変化する。なお、「連続的に」とは、微分係数の最大値が所定のしきい値（例えば、係数Ｗｗの最大値の１０倍程度）よりも小さいことをいう。例えば、階調値が離散的なデジタル値で表される場合、「連続的に増加」とは、微分係数が所定のしきい値より小さい限りにおいて、係数Ｗｗがステップ状に増加する場合も含む。

再び図９を参照する。補正量算出部３４は、対象画素がリスク境界に隣接する明画素である場合に、補正量Ｃを算出する。この例で、補正量Ｃｋおよび補正量Ｃｗはそれぞれ明画素の階調値の関数である。すなわち、暗画素の補正に用いられる補正量も、明画素の階調値により決まる。

補正量決定部３５は、係数Ｗｗに基づいて補正量Ｃを補正する。暗画素の補正後の補正量Ｃｃｋおよび明画素の補正後の補正量Ｃｃｗは、次式（７）および（８）で算出される。なお、この例では、暗画素の補正量および明画素の補正量の決定に用いられる係数は等しくＷｗである。
Ｃｃｋ＝Ｗｗ・Ｃｋ …（７）
Ｃｃｗ＝Ｗｗ・Ｃｗ …（８）

補正部３６は、補正量Ｃｃを用いて各画素の階調値を補正する。具体的には、補正部３６は、上述の式（５）のように、明画素（対象画素）の階調値を補正する。さらに、補正部３６は、上述の式（４）のように、暗画素（対象画素とリスク境界を挟んで隣り合う画素）の階調値を補正する。なお、この例で、式（４）および（５）の計算自体は階調値ｘｗによらずに行われるが、係数Ｗが１になるのはしきい値Ｔｈｗ以上であるので、補正は暗画素の階調値がＴｈｗ以上で行われるということもできる。

図１８は、第２本実施形態による補正を例示する図である。縦軸は補正後の階調値を、横軸は暗画素の階調値を、それぞれ示している。実線は暗画素の特性を、破線は明画素の特性を、それぞれ示している。この例において、補正前の暗画素の階調値は１００で一定である。従来は、ｘｗ≧Ｔｈｗで補正が行われ、ｘｗ＜Ｔｈｗでは補正が行われないので、ｘｗ＝Ｔｈｗにおいて補正後の階調値が非連続的に変化する。これに対し、本実施形態においては、ｘｗ≦Ｔｈｗの範囲においても、補正後の階調値は連続的に変化している。このように本実施形態においては、従来と比較すると、しきい値Ｔｈｗ前後における階調値の急激な変化が抑制されている。したがって、境界部分の補正が目立ちにくく、表示品位の低下が抑制される。

＜３．変形例＞
本発明は上述の実施形態に限定されるものではなく、種々の変形実施が可能である。以下、変形例をいくつか説明する。以下の変形例のうち２つ以上のものが組み合わせて用いられてもよい。

（３−１．変形例１）
第１実施形態においては係数Ｗｋが補正に用いられる例を、第２実施形態において係数Ｗｗが補正に用いられる例を、それぞれ説明した。変形例１においては、係数Ｗｋおよび係数Ｗｗが両方計算され、これら２つの係数Ｗのうちいずれか一方（例えば階調値の小さい方）が補正に用いられる。

図１９は、係数Ｗｋと係数Ｗｗのいずれを採用するか説明する図である。縦軸は明画素の階調値を、横軸は暗画素の階調値を、それぞれ示している。この図は、暗画素の階調値ｘｋと明画素の階調値ｘｗとが与えられたときに、係数Ｗｋと係数Ｗｗのいずれを採用すべきであるかを示している。この図のうち、ｘｋ＞ｘｗの領域（ハッチングをかけた領域）は、暗画素の階調値が明画素の階調値よりも大きいという矛盾した状態を示しているので、この領域に相当する状態はとり得ない。暗画素の階調値でみると、階調値ｘｋと明画素の階調値ｘｗとは、以下の６つの領域に分類される。

（ア）領域１
ｘｋ≦（Ｔｈｋ−Ｐｋ）の領域（ｘｗは任意）
この領域ではＷｋ＝０であるので、係数Ｗｋが採用される。
（イ）領域２
ｘｗ≦（Ｔｈｗ−Ｐｗ） かつ
ｘｋ＞（Ｔｈｋ−Ｐｋ） の領域
この領域ではＷｗ＝０であるので、係数Ｗｗが採用される。
（ウ）領域３
（Ｔｈｋ−Ｐｋ）＜ｘｋ＜Ｔｈｋ かつ
（Ｔｈｗ−Ｐｗ）＜ｘｗ＜Ｔｈｗ の領域
この領域では係数Ｗｋと係数Ｗｗの大小関係はケースバイケースなので、両者を計算して値の小さい方が採用される。
（エ）領域４
（Ｔｈｋ−Ｐｋ）＜ｘｋ＜Ｔｈｋ かつ
ｘｗ≧Ｔｈｗ の領域
この領域ではＷｗ＝１なので、係数Ｗｋが採用される。
（オ）領域５
ｘｋ≧Ｔｈｋ かつ
（Ｔｈｗ−Ｐｗ）＜ｘｗ＜Ｔｈｗ の領域
この領域ではＷｋ＝１なので、係数Ｗｗが採用される。
（カ）領域６
ｘｋ≧Ｔｈｋ かつ
ｘｗ≧Ｔｈｗ の領域
この領域ではＷｋ＝１かつＷｗ＝１なので、係数Ｗｋおよび係数Ｗｗのどちらが採用されてもよい。

なお、領域３以外の領域に属する場合は、階調値ｘｋと階調値ｘｗとの組み合わせにより係数Ｗｋと係数Ｗｗのいずれを採用すべきであるか決まるので、係数Ｗｋと係数Ｗｗとを両方計算する必要はなく、採用される一方の係数だけを計算すればよい。

（３−２．変形例２）
変形例１において、階調値ｘｋと階調値ｘｗとが領域３に属する場合、係数Ｗｋと係数Ｗｗとが両方計算され、値の小さい方が採用された。しかし、画像処理回路３０において係数Ｗｋと係数Ｗｗとを両方計算すると、回路規模が大きくなってしまう場合がある。変形例２においては、領域３においても、以下のとおり階調値ｘｋと階調値ｘｗと応じて、係数Ｗｋと係数Ｗｗのうちどちらを採用すべきであるかが決められる。
（キ）（Ｔｈｋ−ｘｋ）＜（Ｔｈｗ−ｘｗ）の場合、係数Ｗｗが採用される。
（ク）（Ｔｈｋ−ｘｋ）＞（Ｔｈｗ−ｘｗ）の場合、係数Ｗｋが採用される。
（ケ）（Ｔｈｋ−ｘｋ）＝（Ｔｈｗ−ｘｗ）の場合、係数Ｗｋと係数Ｗｗのどちらが採用されてもよい。

（３−３．変形例３）
補正の対象となる画素は、リスク境界に隣接する暗画素および明画素の両方に限られない。暗画素および明画素のうちいずれか一方に対してのみ補正が行われてもよい。また、補正の対象となる画素は、リスク境界を挟む１つの暗画素および１つの明画素に限定されない。リスク境界の近傍の複数の暗画素および複数の明画素に対して補正が行われてもよい。この場合、暗画素と明画素の数は同一でなくてもよい。例えば、リスク境界の近傍において２つの暗画素（リスク境界に隣接する暗画素と、その暗画素に隣接する別の暗画素）と１つの明画素（リスク境界に隣接する明画素）とが補正の対象となってもよい。

（３−４．変形例４）
第１実施形態においては係数Ｗｋおよび係数Ｗｗ、並びに補正量Ｃｋおよび補正量Ｃｗがいずれも暗画素の階調値ｘｋの関数である例を説明した。しかし、係数Ｗｋおよび補正量Ｃｋが暗画素の階調値ｘｋの関数であり、係数Ｗｗおよび補正量Ｃｗが明画素の関数であってもよい。第２実施形態についても同様である。

（３−５．変形例５）
第１実施形態および第２実施形態においては暗画素および明画素の補正量の算出に共通の係数（第１実施形態においては係数Ｗｋ、第２実施形態においては係数Ｗｗ）が用いられる例を説明した。しかし、暗画素と明画素とで、補正量の算出に用いられる係数は異なっていてもよい。

（３−６．変形例６）
第１実施形態においては、（Ｔｈｋ−Ｐｋ）＜ｘｋ＜Ｔｈｋの範囲で係数Ｗｋが階調値ｘｋの１次関数であり、第２実施形態においては、（Ｔｈｗ−Ｐｗ）＜ｘｗ＜Ｔｈｗの範囲で係数Ｗｗが階調値ｘｗの１次関数である例を説明した。しかし、係数Ｗ（係数Ｗｋおよび係数Ｗｗの総称）は階調値ｘ（階調値ｘｋおよび階調値ｘｗの総称）の１次関数であるものに限定されない。係数Ｗは、最大値から最小値まで連続的に変化するものであればどのような関数でもよい。例えば、係数Ｗは、階調値ｘの３次関数やシグモイド関数であってもよい。

（３−７．変形例７）
補正量Ｃを補正する手法は、第１実施形態および第２実施形態で説明した、補正量Ｃに係数Ｗを乗算するものに限定されない。例えば、補正量Ｃに係数Ｗを加算することにより、補正量Ｃを補正してもよい（この場合、係数Ｗの特性は、図１０および図１７で説明したものとは異なる）。要するに、補正後の補正量Ｃｃが、最大値から最小値の間において連続的に変化するような補正であれば、補正量Ｃｃを算出する具体的な式は、実施形態で説明した式（２）および式（６）以外のものであってもよい。

（３−８．変形例８）
階調値を補正する手法は、第１実施形態および第２実施形態で説明した、階調値Ｄに補正量Ｃｃを加算するものに限定されない。例えば、階調値Ｄに補正量Ｃｃを乗算することにより、階調値Ｄを補正してもよい（この場合、補正量Ｃｃの特性は、図１２で説明したものとは異なる）。要するに、補正後の階調値が、全階調範囲において連続的に変化するような補正であれば、階調値の補正方法は実施形態で説明した式（３）および式（４）以外のものであってもよい。

また、実施形態においては、リスク境界の検出や補正処理は階調値のデータを用いて行われたが、これらの処理の前または途中において階調値が印加電圧に変換され、印加電圧のデータを用いてこれらの処理が行われてもよい。

（３−９．変形例９）
係数Ｗｋおよび係数Ｗｗが用いられる場合において、パラメーターＰｋとパラメーターＰｗとは等しくてもよい。

（３−１０．変形例１０）
画像処理回路３０の具体的構成は、図９で説明したものに限定されない。特に、リスク境界を検出する具体的手法および検出したリスク境界に応じて階調値を補正する具体的手法は、実施形態で説明したものに限定されない。例えば、画像処理回路３０は、検出されたリスク境界の位置を記憶するフレームメモリーを有していてもよい。この場合、画像処理回路３０は、まず処理対象のフレームのデータを用いてリスク境界を検出し、検出したリスク境界の位置をこのフレームメモリーに書き込む。フレームメモリーには、リスク境界の位置に加え、リスク境界のどちら側が暗画素でどちら側が明画素であるかの情報も書き込まれる。画像処理回路３０は、フレームメモリーに記憶されているデータを参照して、リスク境界周辺の画素の階調値を補正する。

（３−１１．変形例１１）
境界検出部３２がリスク境界を判断する条件は実施形態で説明したものに限定されない。実施形態で説明した以外の条件、例えば、実施形態で説明した条件に加え、液晶分子のチルト方位を考慮して以下の条件が追加されてもよい。
・リスク境界を挟む２つの隣接する画素のうち、印加電圧が高い画素が、印加電圧の低い画素に対して、チルト方位の上流側に位置する。

なお、チルト方位とは、液晶素子１２０にゼロＶの電圧を印加した状態（初期配向状態）における、画素電極１１８の側から平面視したときの、Ｙ軸（データ線１１４）からの液晶分子の傾きの方向をいう。また、液晶分子は、初期配向状態において画素電極１１８（素子基板１００ａ）に対しても傾いている。素子基板１００ａの基板法線を基準にした液晶分子の傾きをチルト角という。チルト方位について、液晶分子の素子基板１００ａに近い方を上流側、素子基板１００ａから遠い方を下流側という。例えば、チルト方位が４５°であり、画素電極１１８の側から平面視したとき素子基板１００ａの法線に対して液晶分子が右上方向（Ｘ軸正方向かつＹ軸負方向）に傾いている場合、左下がチルト方位の上流側であり、右上がチルト方位の下流側である。

（３−１２．他の変形例）
液晶１０５は、ＶＡ液晶に限定されない。ＴＮ液晶等、ＶＡ液晶以外の液晶が用いられてもよい。また、液晶１０５は、ノーマリーホワイトモードの液晶であってもよい。

液晶表示装置１を用いた電子機器としては、プロジェクターの他にも、テレビジョンや、ビューファインダー型・モニター直視型のビデオテープレコーダー、カーナビゲーション装置、ページャー、電子手帳、電卓、ワードプロセッサー、ワークステーション、テレビ電話、ＰＯＳ端末、デジタルスチルカメラ、携帯電話機、タブレット端末等などが挙げられる。そして、これらの各種の電子機器に対して、上記液晶表示装置が適用されてもよい。

実施形態で説明したパラメーター（例えば、階調数、フレーム周波数、画素数など）および信号の極性やレベルはあくまで例示であり、本発明はこれに限定されない。

１…液晶表示装置、１０…制御回路、２０…走査制御回路、３０…画像処理回路、３１…フレームメモリー、３２…境界検出部、３３…係数算出部、３４…補正量算出部、３５…補正量決定部、３６…補正部、３７…出力バッファー、３８…Ｄ／Ａ変換器、１００…液晶パネル、１０５…液晶、１０８…コモン電極、１１１…画素、１１２…走査線、１１４…データ線、１１５…容量線、１１６…ＴＦＴ、１１８…画素電極、１２０…液晶素子、１２５…保持容量、１３０…走査線駆動回路、１４０…データ線駆動回路

Claims (13)

1. 複数の画素の各々の階調値を示す入力映像信号において、前記複数の画素のうち前記入力映像信号に応じて液晶素子に印加される印加電圧が第１電圧を下回る第１画素と、前記印加電圧が前記第１電圧よりも大きい第２電圧を上回る第２画素との境界の一部であるリスク境界を検出するリスク境界検出部と、
   前記第１画素の階調値に応じた係数に基づいて前記第１画素の補正量を決定する補正量決定部と、
   前記第１画素の階調値が第１しきい値から第１所定値小さい値以上の場合、前記補正量決定部により決定された前記第１画素の補正量を用いて、前記第１画素の印加電圧と前記第２画素の印加電圧との差が小さくなるように前記第１画素の階調値を補正する補正部と
   を有し、
   前記係数は、
   前記第１画素の階調値が前記第１しきい値から前記第１所定値以上小さい値において最小値であり、
   前記第１画素の階調値が前記第１しきい値以上の値において最大値であり、
   前記最小値から前記最大値までの間において連続的に増加する
   ことを特徴とする画像処理回路。
2. 前記補正量決定部は、前記第１画素の階調値に応じた係数を用いて前記第２画素の補正量を決定し、
   前記補正部は、前記補正量決定部により決定された前記第２画素の補正量を用いて、前記第１画素の階調値と前記第２画素の階調値との差が小さくなるように前記第２画素の階調値の補正をする
   ことを特徴とする請求項１に記載の画像処理回路。
3. 前記第２画素の補正量の決定に用いられる係数は、前記第１画素の補正量の決定に用いられる係数と等しい
   ことを特徴とする請求項２に記載の画像処理回路。
4. 前記補正量決定部は、前記第１画素の階調値に応じた係数と前記第２画素の階調値に応じた係数のうち一方を用いて前記第１画素の補正量を決定し、
   前記補正部は、
   前記第１画素の階調値に応じた係数を用いて前記第１画素の補正量が決定された場合かつ前記第１画素の階調値が前記第１しきい値から第１所定値小さい値以上の場合、または前記第２画素の階調値に応じた係数を用いて前記第１画素の補正量が決定された場合かつ前記第２画素の階調値が第２しきい値から第２所定値以上小さい値以上の場合、前記補正をし、
   前記第２画素の階調値に応じた係数は、
   前記第２画素の階調値が前記第２しきい値から前記第２所定値以上小さい値において最小値であり、
   前記第２画素の階調値が前記第２しきい値以上の値において最大値であり、
   前記最小値から前記最大値までの間において連続的に増加する
   ことを特徴とする請求項１ないし３のいずれか一項に記載の画像処理回路。
5. 複数の画素の各々の階調値を示す入力映像信号において、前記複数の画素のうち前記入力映像信号に応じて液晶素子に印加される印加電圧が第１電圧を下回る第１画素と、前記印加電圧が前記第１電圧よりも大きい第２電圧を上回る第２画素との境界の一部であるリスク境界を検出するリスク境界検出部と、
   前記第２画素の階調値に応じた係数に基づいて前記第２画素の補正量を決定する補正量決定部と、
   前記第２画素の階調値が第２しきい値から第２所定値以上小さい値以上の場合、前記補正量決定部により決定された前記第２画素の補正量を用いて、前記第１画素の階調値と前記第２画素の階調値との差が小さくなるように前記第２画素の階調値を補正する補正部と
   を有し、
   前記係数は、
   前記第２画素の階調値が前記第２しきい値から前記第２所定値以上小さい値において最小値であり、
   前記第２画素の階調値が前記第２しきい値以上の値において最大値であり、
   前記最小値から前記最大値までの間において連続的に増加する
   ことを特徴とする画像処理回路。
6. 前記補正量決定部は、前記第２画素の階調値に応じた係数を用いて前記第１画素の補正量を決定し、
   前記補正部は、前記補正量決定部により決定された前記第１画素の補正量を用いて、前記第１画素の階調値と前記第２画素の階調値との差が小さくなるように前記第１画素の階調値を補正する
   ことを特徴とする請求項５に記載の画像処理回路。
7. 前記第１画素の補正量の決定に用いられる係数は、前記第２画素の補正量の決定に用いられる係数と等しい
   ことを特徴とする請求項６に記載の画像処理回路。
8. 前記補正量決定部は、前記第１画素の階調値に応じた係数と前記第２画素の階調値に応じた係数のうち一方を用いて前記第２画素の補正量を決定し、
   前記補正部は、
   前記第１画素の階調値に応じた係数を用いて前記第１画素の補正量が決定された場合かつ前記第１画素の階調値が第１しきい値から第１所定値以上小さい値以上の場合、または前記第２画素の階調値に応じた係数を用いて前記第１画素の補正量が決定された場合かつ前記第２画素の階調値が第２しきい値から第２所定値以上小さい値以上の場合、前記補正をし、
   前記第１画素の階調値に応じた係数は、
   前記第１画素の階調値が前記第１しきい値から第１所定値以上小さい値において最小値であり、
   前記第１画素の階調値が前記第１しきい値以上の値において最大値であり、
   前記最小値から前記最大値までの間において連続的に増加する
   ことを特徴とする請求項５ないし７のいずれか一項に記載の画像処理回路。
9. 前記第２所定値が前記第１所定値と等しい
   ことを特徴とする請求項４または８に記載の画像処理回路。
10. （Ｔｈｋ−ｘｋ）＜（Ｔｈｗ−ｘｗ）の場合（ただし、Ｔｈｋは前記第１しきい値であり、ｘｋは前記第１画素の階調値であり、Ｔｈｗは前記第２しきい値であり、ｘｗは前記第２画素の階調値である）、前記第２画素の階調値に応じた係数を用いて前記第１画素および前記第２画素の補正量が決定され、
    （Ｔｈｋ−ｘｋ）＞（Ｔｈｗ−ｘｗ）の場合、前記第１画素の階調値に応じた係数を用いて前記第１画素および前記第２画素の補正量が決定される
    ことを特徴とする請求項４または８に記載の画像処理回路。
11. 請求項１ないし１０のいずれか一項に記載の画像処理回路を有する電子機器
    を有する電子機器。
12. 複数の画素の各々の階調値を示す入力映像信号において、前記複数の画素のうち前記入力映像信号に応じて液晶素子に印加される印加電圧が第１電圧を下回る第１画素と、前記印加電圧が前記第１電圧よりも大きい第２電圧を上回る第２画素との境界の一部であるリスク境界を検出するステップと、
    前記第１画素の階調値に応じた係数に基づいて前記第１画素の補正量を決定するステップと、
    前記第１画素の階調値が第１しきい値から第１所定値以上小さい値以上の場合、前記決定された前記第１画素の補正量を用いて、前記第１画素の階調値と前記第２画素の階調値との差が小さくなるように前記第１画素の階調値を補正するステップと
    を有し、
    前記係数は、
    前記第１画素の階調値が前記第１しきい値から前記第１所定値以上小さい値において最小値であり、
    前記第１画素の階調値が前記第１しきい値以上の値において最大値であり、
    前記最小値から前記最大値までの間において連続的に増加する
    ことを特徴とする画像処理方法。
13. 複数の画素の各々の階調値を示す入力映像信号において、前記複数の画素のうち前記入力映像信号に応じて液晶素子に印加される印加電圧が第１電圧を下回る第１画素と、前記印加電圧が前記第１電圧よりも大きい第２電圧を上回る第２画素との境界の一部であるリスク境界を検出するステップと、
    前記第２画素の階調値に応じた係数に基づいて前記第２画素の補正量を決定するステップと、
    前記第２画素の階調値が第２しきい値から第２所定値以上小さい値以上の場合、前記決定された前記第２画素の補正量を用いて、前記第１画素の階調値と前記第２画素の階調値との差が小さくなるように前記第２画素の階調値を補正するステップと
    を有し、
    前記係数は、
    前記第２画素の階調値が前記第２しきい値から前記第２所定値以上小さい値において最小値であり、
    前記第２画素の階調値が前記第２しきい値以上の値において最大値であり、
    前記最小値から前記最大値までの間において連続的に増加する
    ことを特徴とする画像処理方法。

Images