JP2014170096A - 駆動制御装置、電気光学装置、電子機器および駆動制御方法 - Google Patents

駆動制御装置、電気光学装置、電子機器および駆動制御方法 Download PDF

Info

Publication number
JP2014170096A
JP2014170096A JP2013041589A JP2013041589A JP2014170096A JP 2014170096 A JP2014170096 A JP 2014170096A JP 2013041589 A JP2013041589 A JP 2013041589A JP 2013041589 A JP2013041589 A JP 2013041589A JP 2014170096 A JP2014170096 A JP 2014170096A
Authority
JP
Japan
Prior art keywords
pixel
boundary
correction
liquid crystal
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2013041589A
Other languages
English (en)
Inventor
Akihiko Nishimura
陽彦 西村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2013041589A priority Critical patent/JP2014170096A/ja
Publication of JP2014170096A publication Critical patent/JP2014170096A/ja
Withdrawn legal-status Critical Current

Links

Images

Landscapes

  • Liquid Crystal (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

【課題】表示背反を抑制しつつ、配向不良の発生を抑制する。
【解決手段】駆動制御装置は、第1方向および第2方向に配置された画素群のうち第1画素および当該第1画素と隣り合う第2画素に挟まれ、当該第1画素および当該第2画素について入力映像信号により示される印加電圧の差がしきい値以上である境界を検出する境界検出手段と、前記境界検出手段により検出された境界が、単位期間あたり1画素ずつ移動した状態が所定の期間、継続したか判断する判断手段と、前記第1画素および前記第2画素の少なくとも一方の画素の印加電圧を、前記差が小さくなるように補正をする補正手段であって、前記判断手段により前記状態が前記所定の期間、継続したと判断された境界に対しては、前記状態が前記所定の期間、継続していないと判断された境界よりも強い強度で、前記補正をする補正手段とを有する。
【選択図】図7

Description

本発明は、液晶パネルにおける表示上の不具合を低減する技術に関する。
液晶パネルは本来、画素内における画素電極と対向電極との間の電界により液晶分子の配向状態を制御するものである。しかし、例えば液晶パネルが高精細化され、隣り合う画素間の距離が短くなると、2つの画素の画素電極間の電界(横電界)が発生し、液晶分子が意図しない向きに配向してしまう配向不良(いわゆるディスクリネーションまたはリバースチルトドメイン)が発生する場合がある。配向不良の発生は、液晶パネルの表示品位を低下させる原因となる。特許文献1は、配向不良の発生を抑えるための技術を開示している。
特開2009−104053号公報
特許文献1に記載された技術においては、隣り合う2つの画素の印加電圧の差を小さくする補正が行われるため、これら2つの画素間のコントラストが低下してしまう表示背反が起こるという問題があった。
これに対し本発明は、表示背反を抑制しつつ、配向不良の発生を抑制する技術を提供する。
本発明は、第1方向および第2方向に配置された画素群のうち第1画素および当該第1画素と隣り合う第2画素に挟まれ、当該第1画素および当該第2画素について入力映像信号により示される印加電圧の差がしきい値以上である境界を検出する境界検出手段と、前記境界検出手段により検出された境界が、単位期間あたり1画素ずつ移動した状態が所定の期間、継続したか判断する判断手段と、前記第1画素および前記第2画素の少なくとも一方の画素の印加電圧を、前記差が小さくなるように補正をする補正手段であって、前記判断手段により前記状態が前記所定の期間、継続したと判断された境界に対しては、前記状態が前記所定の期間、継続していないと判断された境界よりも強い強度で、前記補正をする補正手段と、前記補正手段により補正された電圧に応じた信号を、前記画素群を有する液晶パネルを駆動する駆動回路に出力する出力手段とを有する駆動制御装置を提供する。
この駆動制御装置によれば、表示背反を抑制しつつ、配向不良の発生を抑制することができる。
前記補正手段は、前記補正として、前記単位期間を複数の部分期間に分割し、前記第1画素および前記第2画素の少なくとも一方の画素の印加電圧が補正された部分期間と、印加電圧が補正されていない部分期間とが交互に現れるようにする処理を行ってもよい。
この駆動制御装置によれば、印加電圧が補正された部分期間と、印加電圧が補正されていない部分期間とが交互に現れる補正が行われる場合に、表示背反を抑制しつつ、配向不良の発生を抑制することができる。
前記強度は、前記印加電圧の補正量であり、前記補正手段は、前記強度が強くなるほど、前記補正量を大きくしてもよい。
この駆動制御装置によれば、配向不良が視認されやすい画素の配向不良を、より効果的に解消することができる。
前記強度は、前記印加電圧が補正される画素の数であり、前記補正手段は、前記強度が強くなるほど、前記補正される画素の数を多くしてもよい。
この駆動制御装置によれば、配向不良が視認されやすい境界周辺の画素の配向不良を、より効果的に解消することができる。
また、本発明は、第1方向および第2方向に配置された画素群を有する液晶パネルと、前記液晶パネルを駆動する駆動回路と、前記画素群のうち第1画素および当該第1画素と隣り合う第2画素に挟まれ、当該第1画素および当該第2画素について入力映像信号により示される印加電圧の差がしきい値以上である境界を検出する境界検出手段と、前記境界検出手段により検出された境界が、単位期間あたり1画素ずつ移動した状態が所定の期間、継続したか判断する判断手段と、前記第1画素および前記第2画素の少なくとも一方の画素の印加電圧を、前記差が小さくなるように補正をする補正手段であって、前記判断手段により前記状態が前記所定の期間、継続したと判断された境界に対しては、前記状態が前記所定の期間、継続していないと判断された境界よりも強い強度で、前記補正をする補正手段と、前記補正手段により補正された電圧に応じた信号を、前記画素群を有する液晶パネルを駆動する駆動回路に出力する出力手段とを有する電気光学装置を提供する。
この電気光学装置によれば、表示背反を抑制しつつ、配向不良の発生を抑制することができる。
さらに、本発明は、上記の電気光学装置を有する電子機器を提供する。
この電子機器によれば、表示背反を抑制しつつ、配向不良の発生を抑制することができる。
さらに、本発明は、第1方向および第2方向に配置された画素群のうち第1画素および当該第1画素と隣り合う第2画素に挟まれ、当該第1画素および当該第2画素について入力映像信号により示される印加電圧の差がしきい値以上である境界を検出するステップと、前記検出された境界が、単位期間あたり1画素ずつ移動した状態が所定の期間、継続したか判断するステップと、前記第1画素および前記第2画素の少なくとも一方の画素の印加電圧を、前記差が小さくなるように補正をするステップであって、前記状態が前記所定の期間、継続したと判断された境界に対しては、前記状態が前記所定の期間、継続していないと判断された境界よりも強い強度で、前記補正をするステップと、前記補正された電圧に応じた信号を、前記画素群を有する液晶パネルを駆動する駆動回路に出力するステップとを有する駆動制御方法を提供する。
この駆動制御方法によれば、表示背反を抑制しつつ、配向不良の発生を抑制することができる。
液晶表示装置の概略構成を示す図。 画素111の等価回路を示す図。 液晶素子120におけるV−T特性を例示する図。 リバースチルトドメインに起因する表示上の不具合を例示する図。 動画ドメインを抑制する一つの方法を例示する図。 一実施形態に係る液晶表示装置1の構成を示すブロック図。 映像処理回路30の構成を示す図。 液晶表示装置1の動作を示すタイミングチャート。 映像処理回路30の動作を示すフローチャート。 直近2フレームにおけるドメイン発生境界の移動を例示する図。 直近6フレームにおけるドメイン発生境界の移動を例示する図。 通常補正および強化補正を例示する図である。 変形例4に係るプロジェクター2100を例示する図である。
1.液晶表示装置の構成と問題点
実施形態に係る装置の構成およびその動作の説明に先立ち、液晶表示装置の構成および問題点について説明する。
1−1.液晶表示装置の概略
図1は、液晶表示装置の概略構成を示す図である。この液晶表示装置は、液晶パネル100と、走査線駆動回路130と、データ線駆動回路140とを有する。
液晶パネル100は、供給される信号に応じて画像を表示する装置である。液晶パネル100は、m行n列のマトリクス状に配置された画素111を有する。画素111は、走査線駆動回路130及びデータ線駆動回路140から供給される信号に応じた光学状態を示す。液晶パネル100は、複数の画素111の光学状態を制御することにより画像を表示する。
液晶パネル100は、素子基板100aと、対向基板100bと、液晶105とを有する。素子基板100aと対向基板100bとは、一定の間隙を保って貼り合わせられている。この間隙に、液晶105が挟まれている。
素子基板100aは、対向基板100bとの対向面において、m行の走査線112およびn列のデータ線114を有する。走査線112はX(横)方向に沿って、データ線114はY(縦)方向に沿って、それぞれ設けられており、互いに絶縁されている。一の走査線112を他の走査線112と区別するときは、図において上から順に第1、第2、第3、…、第(m−1)、および第m行の走査線112という。同様に、一のデータ線114を他のデータ線114と区別するときは、図において左から順に第1、第2、第3、…、第(n−1)、第n列のデータ線114という。画素111は、X軸およびY軸に垂直な位置にある視点からみたときに、走査線112およびデータ線114の交差に対応して設けられている。
図2は、画素111の等価回路を示す図である。画素111は、TFT116と、液晶素子120と、保持容量125とを有する。液晶素子120は、画素電極118と、液晶105と、コモン電極108とを有する。画素電極118は、画素111毎に個別に設けられた電極である。コモン電極108は、すべての画素111に共通の電極である。画素電極118は素子基板100aに、コモン電極108は対向基板100bに、それぞれ設けられている。液晶105は、画素電極118およびコモン電極108に挟まれている。コモン電極108には、コモン電圧LCcomが印加される。
TFT116は、画素電極118への電圧の印加を制御するスイッチング素子の一例であり、この例では、nチャネル型の電界効果トランジスターである。TFT116は、画素111毎に個別に設けられている。第i行第j列のTFT116のゲートは第i行の走査線112に、ソースは第j列のデータ線114に、ドレインは画素電極118に、それぞれ接続されている。保持容量125は、一端が画素電極118に、他端が容量線115に、それぞれ接続されている。容量線115には、時間的に一定の電圧が印加される。
第i行の走査線112にH(High)レベルの電圧(以下「選択電圧」という)が印加されると、第i行第j列のTFT116はオン状態となり、ソースとドレインが導通する。このとき、第j列のデータ線114に、第i行第j列の画素111の階調値(データ)に応じた電圧(以下「データ電圧」という)が印加されると、データ電圧は、TFT116を介して第i行第j列の画素電極118に印加される。
その後、第i行の走査線112にL(Low)レベルの電圧(以下「非選択電圧」という)が印加されると、TFT116はオフ状態になり、ソースとドレインは高インピーダンス状態となる。TFT116がオン状態のとき画素電極118に印加された電圧は、液晶素子120の容量性および保持容量125によって、TFT116がオフ状態になった後も保持される。
液晶素子120には、データ電圧とコモン電圧との電位差に相当する電圧が印加される。液晶105の分子配向状態は、液晶素子120に印加される電圧に応じて変化する。画素111の光学状態は、液晶105の分子配向状態に応じて変化する。例えば、液晶パネル100が透過型のパネルである場合、変化する光学状態は透過率である。
再び図1を参照する。走査線駆動回路130は、m本の走査線112の中から一の走査線112を順次排他的に選択する(すなわち走査線112を走査する)回路である。具体的には、走査線駆動回路130は、制御信号Yctrに従って、第i行の走査線112に、走査信号Yiを供給する。この例で、走査信号Yiは、選択される走査線112に対しては選択電圧となり、選択されない走査線112に対しては非選択電圧となる信号である。
データ線駆動回路140は、n本のデータ線114にデータ電圧を示す信号(以下「データ信号」という)を出力する回路である。具体的には、データ線駆動回路140は、前段の映像処理回路から供給されるデータ信号Vxを、制御信号Xctrに従ってサンプリングし、第1〜第n列のデータ線114にデータ信号X1〜Xnとして出力する。なお、本説明において電圧については、液晶素子120の印加電圧を除き、特に明記しない限り図示省略した接地電位を基準(ゼロV)として表す。
液晶パネル100に表示される画像は、所定の周期で書き換えられる。以下、この書き換えの周期を「フレーム」という。例えば、画像が60Hzで書き換えられる場合、1フレームは約16.7msecである。走査線駆動回路130が1フレームに1回、m本の走査線112を走査し、データ線駆動回路140がデータ信号を出力することにより、液晶パネル100に表示される画像が書き換えられる。
1−2.リバースチルトドメインによる表示不具合
図3は、液晶素子120における印加電圧と透過率との関係(V−T特性)を例示する図である。液晶素子120を、映像信号Vid−inで指定された階調値に応じた透過率とさせるには、階調値に応じた電圧を液晶素子120に印加すればよい。しかし、液晶素子120においては、ある条件の下で、いわゆるリバースチルトドメインに起因する表示上の不具合が発生してしまう場合がある。この不具合は、液晶分子が不安定な状態にあるときに、横電界の影響を受けて乱れる結果、印加電圧に応じた配向状態になりにくくなることが原因の1つとして考えられている。「横電界」とは、ある画素111における画素電極118と、他の(例えば隣接する)画素111における画素電極118との間の電界をいう。
液晶分子の「不安定な状態」とは、例えば、液晶素子120に印加される電圧が図3の電圧範囲Aにあるときをいう。電圧範囲Aは、黒レベルの電圧Vbk以上であってしきい値Vth1を下回る範囲である。しきい値Vth1は、相対透過率が10%となる電圧に相当する。電圧範囲Aにおいては、縦電界(画素電極118とコモン電極108との間の電界)による規制力(液晶分子の配向を決める力)が配向膜による規制力よりもわずかに上回る程度であるため、液晶分子の配向状態が乱れやすい。電圧範囲Aに対応する透過率の範囲(階調の範囲)を「階調範囲a」という。
液晶分子が「横電界の影響を受ける場合」とは、隣接する画素電極118間の電位差があるしきい値よりも大きい場合をいう。これは、表示しようとする画像において黒画素と白画素とが隣接する場合である。「黒画素」とは、黒レベルまたは黒レベルに近い階調の画素をいう。より具体的には、印加電圧が電圧範囲Aにある液晶素子120を有する画素111である。「白画素」とは、白レベルまたは白レベルに近い階調の画素をいう。より具体的には、印加電圧が電圧範囲Bにある液晶素子120を有する画素111である。電圧範囲Bは、しきい値Vth2以上であって、白レベル電圧Vwt以下の範囲である。しきい値Vth2は、例えば、相対透過率が90%となる電圧に相当する。電圧範囲Bに対応する透過率の範囲を「階調範囲b」という。
階調値が階調範囲aにある画素111は、階調値が階調範囲bにある画素111に隣接したときに、横電界を受けてリバースチルトドメインが発生しやすい状況にあるといえる。なお、階調値が階調範囲bにある画素111は、階調値が階調範囲aにある画素111に隣接しても、縦電界の影響が支配的であり安定状態にあるので、リバースチルトドメインが発生することはない。
図4は、リバースチルトドメインに起因する表示上の不具合を例示する図である。図4は、ある行の(一部の)画素111について、第kフレームから第(k+3)フレームにおいて表示される像を示している。この例で、映像信号Vid−inで示される画像は、白画素を背景として黒画素の領域が1フレームに1画素ずつ左方向に移動する画像である。このとき、黒画素から白画素に変化すべき画素が、リバースチルトドメインの発生によって白画素にならない、という一種の尾引き現象が顕在化する(視認される程度に発生する)。以下、動画において尾引き現象が見られる領域を、「動画ドメイン」という。動画ドメインは、以下の2つの条件が満たされることにより発生すると考えられる。
(1)白画素と黒画素との境界が存在する。すなわち、白画素と黒画素とが隣接する。
(2)白画素と黒画素との境界が、1画素分移動する。
すなわち、黒画素においてリバースチルトドメインが発生しやすくなり、かつ、この状態の画素が、黒画素の領域の移動に伴って連続的に発生することにより、尾引き現象が顕在化すると考えられる。なお、白画素を背景として黒画素の領域がフレーム毎に2画素以上ずつ移動する場合、この尾引き現象は顕在化しない(または視認されにくい)。これは、上記の条件(2)が満たされていないためである。以下においては、上記の条件(1)を満たす境界を「リスク境界」といい、条件(1)および(2)を満たす境界を「ドメイン発生境界」という。
1−3.動画ドメインの抑制
図5は、動画ドメインを抑制する一つの方法を例示する図である。図5(A)は、ある行の画素群について、現フレーム(第kフレーム)およびその直近2フレームについて、映像信号Vid−inにより示される階調を示している。すなわち横軸は画素の位置を、縦軸は時間の経過を表している。第kフレームにおいて矢印で示されている境界がドメイン発生境界である。動画ドメインを抑制するには、上記の条件(1)および(2)の少なくともいずれか一方が満たされなくなるようにすればよい。そのため、この例では、1フレームを複数(この例では4つ)の期間(以下「サブフレーム」という。部分期間の一例)に分割し、2サブフレーム毎に印加電圧の補正が行われる。すなわち、印加電圧を補正するサブフレームと、印加電圧を補正しないサブフレームとが時分割で交互に現れるような補正が行われる。
図5(B)は、図5(A)の画素群に対して行われる補正を例示している。各フレームの奇数サブフレームにおいて、ドメイン発生境界を挟む暗画素および明画素の印加電圧が補正されている。各フレームの偶数サブフレームにおいては、印加電圧は補正されず映像信号Vid−inにより示される階調に相当する電圧が印加される。この方法によれば、条件(1)を解消したサブフレームと、補正しない元の画像を表示したサブフレームとが交互に現れるので、動画ドメインを解消しつつ、表示背反をある程度抑制することができる。
上記の方法において、補正の強度(効果)を上げる、すなわち、動画ドメインをより強く抑制するには、印加電圧の補正量を大きくする方法、印加電圧を補正する画素数を多くする方法、およびこれらの組み合わせがある。しかし、補正の強度を強くすると、その分、表示背反の発生する可能性も高くなってしまう。本実施形態は、この問題に対処するものである。
2.構成
図6は、一実施形態に係る液晶表示装置1の構成を示すブロック図である。液晶表示装置1は、カラー画像を表示する装置であり、例えばプロジェクター(電子機器の一例)に用いられる。液晶表示装置1は、液晶パネル100、走査線駆動回路130、およびデータ線駆動回路140を3組と、制御回路10とを有する。各組は、それぞれ、色成分R、色成分G、および色成分Bに対応している。ここでは、図面が煩雑になるのを避けるため、1組の液晶パネル100、走査線駆動回路130、およびデータ線駆動回路140のみを図示している。
制御回路10は、上位装置から供給される映像信号Vid−inおよび同期信号Syncに応じて走査線駆動回路130およびデータ線駆動回路140を制御する信号を出力する。映像信号Vid−inは、液晶パネル100における各画素の階調値をそれぞれ指定するデジタル信号である。映像信号Vid−inは、同期信号Syncと同期して供給される。同期信号は、垂直走査信号、水平走査信号およびドットクロック信号(いずれも図示省略)を含んでいる。この例で、映像信号Vid−inの周波数は60Hzである。すなわち、映像信号Vid−inにより示される画像は、16.67ミリ秒毎に書き換えられる。
なお、映像信号Vid−inは直接的には階調値を指定するものであるが、階調値に応じて液晶素子に印加される電圧(以下「印加電圧」という)が定まるので、映像信号Vid−inは液晶素子の印加電圧を指定するものといえる。
制御回路10は、走査制御回路20と映像処理回路30とを有する。走査制御回路20は、制御信号Xctr、制御信号Yctr、制御信号Ictr等、各種の制御信号を生成して、同期信号Syncに同期して各部を制御する。映像処理回路30は、デジタルの映像信号Vid−inを処理して、各色成分毎にアナログのデータ信号Vxを出力する。映像信号Vid−inは、(m×n)個の画素の各々について、複数の色成分の階調値を示す入力映像信号の一例である。
図7は、映像処理回路30の構成を示す図である。この例で、映像処理回路30は、ドメイン発生境界の隣の画素(ドメイン発生を挟む画素)のうち少なくとも1つの画素の印加電圧を補正する。以下、補正される画素を補正画素という。この例で、補正画素の印加電圧は、入力映像信号により示される階調値に応じた電圧(以下この電圧を「補正前電圧」という)と、後述する処理により補正された電圧(以下この電圧を「補正後電圧」という)とを時分割で交互に印加するパターンに補正される。
映像処理回路30は、A/D変換器31と、フレームメモリー32と、境界検出部33と、動き検出部34と、補正部35と、D/A変換器36とを有する。A/D変換器31は、アナログ信号である映像信号Vid−inにより示される階調値を、印加電圧を示すデジタル信号に変換する。階調値から印加電圧への変換は、例えばLUT(Look Up Table)を参照して行われる。A/D変換器31は、印加電圧を示すデジタル信号Vdを出力する
フレームメモリー32は、ドメイン発生境界を検出するため、aフレーム分の画像データを保持する。このデータは各画素の印加電圧を示すデータであるが、便宜上「画像データ」という。具体的には、フレームメモリーは、a枚のフレームメモリーを有する。1枚のフレームメモリーは、1画面分の画像データ、すなわちm行n列の画素の階調値を記憶する。現フレームを第kフレームとすると、フレームメモリー32は、第kフレーム、第(k−1)フレーム、第(k−2)フレーム、…、第(k−a+2)フレーム、および第(k−a+1)フレームの画像をそれぞれ記憶するフレームメモリーを有する。
境界検出部33は、現フレーム(第kフレーム)の画像データおよび1フレーム前(第(k−1)フレーム)の画像データを用いて、現フレームにおけるドメイン発生境界を検出する。
動き検出部34は、境界検出部33によりドメイン発生境界が検出された場合に、その境界が、過去aフレームに渡って、1フレームあたり1画素の割合で移動していたかを、フレームメモリー32に記憶されているaフレーム分の画像データを用いて判断する。以下、この条件を満たすドメイン発生境界を「特定境界」という。
補正部35は、境界検出部33において検出されたドメイン発生境界を挟む暗画素および明画素の少なくとも一方について、画像データ(印加電圧値)を補正する。より具体的には、補正部35は、暗画素および明画素の間の電位差が小さくなるように、すなわち、暗画素を補正する場合は階調がより明るくなる方向に、明画素を補正する場合は階調がより暗くなる方向に、画像データを補正する。補正が行われるサブフレーム(例えば、奇数サブフレーム)においては、補正部35は、補正された電圧値を示す信号を出力する。補正が行われないサブフレームにおいては、補正部35は、補正されていない電圧値を示す信号を出力する。
この場合において補正部35は、対象となるドメイン発生境界が特定境界である場合、その特定境界を挟む暗画素および明画素については、特定境界でないドメイン発生境界を挟む暗画素および明画素よりも強い強度で、補正を行う。
D/A変換器36は、補正部35から出力される、印加電圧を示す信号をアナログ信号に変換し、データ信号Vxとして後段の回路に出力する。
境界検出部33は、第1方向(例えば行方向)および第2方向(例えば列方向)に配置された画素群のうち第1画素(例えば暗画素)および第1画素と隣り合う第2画素(例えば明画素)に挟まれ、第1画素および第2画素について入力映像信号により示される印加電圧の差がしきい値以上である境界を検出する境界検出手段の一例である。動き検出部34は、境界検出手段により検出された境界が、単位期間(例えば1フレーム)あたり1画素ずつ移動した状態が所定の期間、継続したか判断する判断手段の一例である。補正部35は、第1画素および第2画素の少なくとも一方の画素の印加電圧を、電位差が小さくなるように補正をする補正手段の一例である。ここで、この補正手段は、判断手段によりその状態が所定の期間、継続したと判断された境界に対しては、その状態が所定の期間、継続していないと判断された境界よりも強い強度で、補正をする。D/A変換器36は、補正手段により補正された電圧に応じた信号を、画素群を有する液晶パネル(液晶パネル100)を駆動する駆動回路(例えば走査線駆動回路130およびデータ線駆動回路140)に出力する出力手段の一例である。制御回路10は、境界検出手段、判断手段、補正手段、および出力手段を有する駆動制御装置の一例である。
3.動作
図8は、液晶表示装置1の動作を示すタイミングチャートである。この例では、1フレームが4つのサブフレーム(フィールド)に分割される、いわゆる4倍速駆動が行われる。例えば、映像信号Vid−inにより示される画像が60Hzで更新される場合、1フレームは約16.7ミリ秒である。この場合、データ信号Vxは240Hzの信号であり、1サブフレームは約4.17ミリ秒である。
各サブフレームにおいて、走査線駆動回路130は、m本の走査線112を順次排他的に選択する走査信号Yiを出力する。データ線駆動回路140は、第i行の走査線112が選択されているときに、第i行第1〜n列の画素のデータ信号Vxをサンプリングし、データ信号X1〜Xnとして出力する。データ信号Vxの電圧は、奇数サブフレームにおいて正極性であり、偶数サブフレームにおいて負極性である。データ信号Vxの振幅の中間電位は電位Vcntである。いわゆるフィードスルー(プッシュダウンまたはプッシュアップといわれる場合もある)の影響を考慮し、コモン電圧LCcomは、中間電位Vcntよりも低い値に設定されている。
図9は、映像処理回路30の動作を示すフローチャートである。図9のフローは、例えば映像処理回路30への電力の供給が開始されたことを契機として、所定の間隔で繰り返し実行される。図9のフローは所定の処理単位(例えば、1行分の画素)についての処理のみを示しており、実際には、複数の境界の中から対象となる処理単位が一つずつ順番に特定され、その対象について図9のフローが実行される。
ステップS100において、映像処理回路30の境界検出部33は、フレームメモリー31から読み出した現フレームの画像データを用いて、リスク境界を検出する。リスク境界が検出された場合(S100:YES)、境界検出部33は、処理をステップS110に移行する。リスク境界が検出されなかった場合、境界検出部33は、図9のフローを終了する。
ステップS110において、境界検出部33は、検出されたリスク境界がドメイン発生境界であるか判断する。具体的には、境界検出部33は、フレームメモリー31から読み出した現フレーム(第kフレーム)およびその1つ前のフレーム(第k−1フレーム)の画像データを用いて、リスク境界がドメイン発生境界であるか判断する。この例において、リスク境界がドメイン発生境界であるか否かは、以下の条件(a)および(b)を用いて判断される。
(a)第kフレームのドメイン発生境界が、第(k−1)フレームのドメイン発生境界から、1画素分、移動している。
(b)移動したドメイン発生境界で挟まれる画素が、第(k−1)フレームにおいて暗画素であった。
条件(a)は、既に説明した条件(2)に相当する条件である。条件(b)は、図3で説明した、液晶分子の「不安定な状態」に相当する条件である。
リスク境界がドメイン発生境界であると判断された場合(S110:YES)、境界検出部33は、処理をステップS120に移行する。リスク境界がドメイン発生境界でないと判断された場合(S110:NO)、境界検出部33は、図9の処理を終了する。
図10は、現フレームを含む直近2フレームにおけるドメイン発生境界の移動を例示する図である。図10は、ある行において連続する7つの画素の階調を示している。第kフレームにおけるリスク境界の位置が矢印で示されている。図10(A)の例は、条件(a)および(b)を満たしている。図10(B)の例も、条件(a)および(b)を満たしている。図10(C)の例は、条件(a)は満たしているが条件(b)を満たしていない。図10(D)の例は、条件(a)も(b)も満たしていない。したがって、図10に例示した画像のうち、リスク境界がドメイン発生境界であると判断されるのは(A)と(B)の例である。(C)と(D)の例は、ドメイン発生境界ではないと判断される。
再び図9を参照する。ステップS120において、動き検出部34は、ドメイン発生境界が特定境界である判断する。具体的には、動き検出部34は、フレームメモリー31から読み出した、現フレームを含む直近aフレームの画像データを用いて、ドメイン発生境界が特定境界であるか判断する。この例において、ドメイン発生境界が特定境界であるか否かは、以下の条件(c)を用いて判断される。
(c)ドメイン発生境界が、直近aフレームに渡って同じ方向に毎フレーム1画素ずつ移動した。
なお、パラメーターaの値は、液晶パネル100の大きさ、画素111の大きさを考慮そて、人間の目に視認されにくい限界値程度の値に設定される。
ドメイン発生境界が特定境界であると判断された場合(S120:YES)、動き検出部34は、処理をステップS140に移行する。ドメイン発生境界が特定境界でないと判断された場合(S120:NO)、動き検出部34は、処理をステップS130に移行する。
図11は、現フレームを含む直近6フレームにおけるドメイン発生境界の移動を例示する図である。図11は、ある行において連続する8つの画素の階調を示している。この例で、a=6である。図11(A)の例は、条件(c)を満たしている。したがって、第kフレームにおけるドメイン発生境界(矢印で示している)は、特定境界であると判断される。図11(B)の例は、2フレーム毎に2画素ずつ移動しているので、条件(c)を満たしていない。したがって、第kフレームにおけるドメイン発生境界(矢印で示している)は、特定境界でないと判断される。
再び図9を参照する。ステップS130において、補正部35は通常補正をする。一方、ステップS140において、補正部35は強化補正をする。強化補正は、通常補正よりも補正強度が強い補正である。なお、既に説明したように、補正が行われるのは、特定のサブフレーム(例えば奇数サブフレーム)だけである。
図12は、通常補正および強化補正を例示する図である。図12(A)は印加電圧の補正量を増やすことにより補正を強化する例を、図12(B)は補正される画素数を増やすことにより補正を強化する例を示している。図12(A)および(B)において、左側の図は通常補正を、右側の図は強化補正を示している。横軸は画素の位置を、縦軸は印加電圧を示している。また、破線は補正前の状態を、実線は補正後の状態を示している。この例では、通常補正において、暗画素の印加電圧にΔVbk1が加算され、明画素の印加電圧からΔVw1が減算される。
図12(A)の例では、強化補正において、暗画素の印加電圧にΔVbk2(>ΔVbk1)が加算され、明画素の印加電圧からΔVw2(>ΔVw1)が減算される。通常補正と比較すると、強化補正において、暗画素と明画素との電位差はより小さくなっており、強度の強い補正が行われている。
図12(B)の例では、強化補正において、暗画素に加え、暗画素の(明画素と反対方向における)隣の画素の印加電圧にもΔVbk1が加算され、明画素に加え、明画素の(暗画素と反対方向における)隣の画素の印加電圧からもΔVbk1が加算される。通常補正と比較すると、強化補正において、リスク境界における横電界はより緩和されており、強度の強い補正が行われている。
以上で説明したように、本実施形態によれば、人間の目に視認される程度、動画ドメインによる尾引き(図4)が長くなりそうなときには、より強く補正が行われる。これにより、通常は表示背反を抑制しつつ、動画ドメインが連続するときに強い補正が行われる。
4.変形例
本発明は上述の実施形態に限定されるものではなく、種々の変形実施が可能である。以下、変形例をいくつか説明する。以下の変形例のうち2つ以上のものが組み合わせて用いられてもよい。
4−1.変形例1
ドメイン発生境界を挟む画素の印加電圧の補正の方法は、実施形態で説明したものに限定されない。実施形態では、補正されていない画像と補正された画像とが交互に表示される例を説明したが、フレームはサブフレームに分割されず、1フレーム中ずっと補正された画像が表示されてもよい。
4−2.変形例2
実施形態においては、ドメイン発生境界を挟む暗画素および明画素の両方の印加電圧が補正される例を説明した。しかし、補正画素となる画素は、実施形態で説明した例に限定されない。明画素のみ、または暗画素のみが補正されてもよい。なお、暗画素と明画素のうち、少なくとも、印加電圧がより低い画素の印加電圧が補正されることが好ましい。
4−3.変形例3
対象境界がリスク境界と判定される条件は、実施形態で説明したものに限定されない。実施形態で説明した条件のうち一部が省略されてもよい。別の例で、実施形態で説明した条件に加え、液晶分子のチルト方位を考慮して以下の条件が追加されてもよい。
・対象となる境界において、印加電圧が高い画素が、印加電圧の低い画素に対して、チルト方位の上流側に位置する。
この条件を追加することにより、補正が行われる画素が、リバースチルトドメインが発生する確率がより高いものに絞り込まれ、映像信号Vid−inにより示される元の画像からの変更が多すぎることによる画質の低下を抑制することができる。
なお、チルト方位とは、液晶素子120にゼロVの電圧を印加した状態(初期配向状態)における、画素電極118の側から平面視したときの、Y軸(データ線114)からの液晶分子の傾きの方向をいう。また、液晶分子は、初期配向状態において画素電極118(素子基板100a)に対しても傾いている。素子基板100aの基板法線を基準にした液晶分子の傾きをチルト角という。チルト方位について、液晶分子の素子基板100aに近い方を上流側、素子基板100aから遠い方を下流側という。例えば、チルト方位が45°であり、画素電極118の側から平面視したとき素子基板100aの法線に対して液晶分子が右上方向(X軸正方向かつY軸負方向)に傾いている場合、左下がチルト方位の上流側であり、右上がチルト方位の下流側である。
4−4.変形例4
図13は、変形例4に係るプロジェクター2100を例示する図である。プロジェクター2100は、液晶表示装置1を用いた電子機器の一例である。プロジェクター2100において、液晶パネル100がライトバルブとして用いられている。この図に示されるように、プロジェクター2100の内部には、ハロゲンランプ等の白色光源を有するランプユニット2102が設けられている。ランプユニット2102から射出された投射光は、内部に配置された3枚のミラー2106および2枚のダイクロイックミラー2108によってR(赤)色、G(緑)色、B(青)色の3原色に分離される。分離された投射光は、各原色に対応するライトバルブ100R、100Gおよび100Bにそれぞれ導かれる。なお、B色の光は、他のR色やG色と比較すると光路が長いので、その損失を防ぐために、入射レンズ2122、リレーレンズ2123および出射レンズ2124を有するリレーレンズ系2121を介して導かれる。
プロジェクター2100において、液晶パネル100を含む液晶表示装置が、R色、G色、B色のそれぞれに対応して3組設けられている。ライトバルブ100R、100Gおよび100Bの構成は、上述した液晶パネル100と同様である。R色、G色、B色のそれぞれの原色成分の階調レベルを指定するに映像信号がそれぞれ外部上位回路から供給されて、ライトバルブ100R、100Gおよび100がそれぞれ駆動される。ライトバルブ100R、100G、100Bによってそれぞれ変調された光は、ダイクロイックプリズム2112に3方向から入射する。そして、ダイクロイックプリズム2112において、R色およびB色の光は90度に屈折し、G色の光は直進する。したがって、各原色の画像が合成された後、スクリーン2120には、投射レンズ群2114によってカラー画像が投射される。
なお、ライトバルブ100R、100Gおよび100Bには、ダイクロイックミラー2108によって、R色、G色、B色のそれぞれに対応する光が入射するので、カラーフィルタを設ける必要はない。また、ライトバルブ100R、100Bの透過像は、ダイクロイックプリズム2112により反射した後に投射されるのに対し、ライトバルブ100Gの透過像はそのまま投射される。したがって、ライトバルブ100R、100Bによる水平走査方向は、ライトバルブ100Gによる水平走査方向と逆向きにして、左右を反転させた像を表示する構成となっている。
電気光学装置1が用いられる電子機器としては、図13に例示したプロジェクターの他にも、テレビジョンや、ビューファインダー型・モニタ直視型のビデオテープレコーダー、カーナビゲーション装置、ページャー、電子手帳、電卓、ワードプロセッサー、ワークステーション、テレビ電話、POS端末、デジタルスチルカメラ、携帯電話機、タッチパネルを備えた機器等などが挙げられる。
4−5.他の変形例
実施形態においては、リスク境界の検出や補正処理は印加電圧を示すデータに対して行われたが、階調値を示すデータに対してこれらの処理が行われてもよい。
液晶105は、VA液晶に限定されない。TN液晶等、VA液晶以外の液晶が用いられてもよい。また、液晶105は、ノーマリーホワイトモードの液晶であってもよい。
実施形態で説明したパラメーター(例えば、階調数、フレーム周波数、画素数など)および信号の極性やレベルはあくまで例示であり、本発明はこれに限定されない。
1…液晶表示装置、10…制御回路、20…走査制御回路、30…映像処理回路、31…A/D変換器、32…フレームメモリー、33…境界検出部、34…動き検出部、35…補正部、36…D/A変換器、100…液晶パネル、105…液晶、108…コモン電極、111…画素、112…走査線、114…データ線、115…容量線、116…TFT、118…画素電極、120…液晶素子、125…保持容量、130…走査線駆動回路、140…データ線駆動回路、2100…プロジェクター、2102…ランプユニット、2106…ミラー、2108…ダイクロイックミラー、2112…ダイクロイックプリズム、2114…投射レンズ群、2120…スクリーン、2122…入射レンズ、2123…リレーレンズ、2124…出射レンズ

Claims (7)

  1. 第1方向および第2方向に配置された画素群のうち第1画素および当該第1画素と隣り合う第2画素に挟まれ、当該第1画素および当該第2画素について入力映像信号により示される印加電圧の差がしきい値以上である境界を検出する境界検出手段と、
    前記境界検出手段により検出された境界が、単位期間あたり1画素ずつ移動した状態が所定の期間、継続したか判断する判断手段と、
    前記第1画素および前記第2画素の少なくとも一方の画素の印加電圧を、前記差が小さくなるように補正をする補正手段であって、前記判断手段により前記状態が前記所定の期間、継続したと判断された境界に対しては、前記状態が前記所定の期間、継続していないと判断された境界よりも強い強度で、前記補正をする補正手段と
    前記補正手段により補正された電圧に応じた信号を、前記画素群を有する液晶パネルを駆動する駆動回路に出力する出力手段と
    を有する駆動制御装置。
  2. 前記補正手段は、前記補正として、前記単位期間を複数の部分期間に分割し、前記第1画素および前記第2画素の少なくとも一方の画素の印加電圧が補正された部分期間と、印加電圧が補正されていない部分期間とが交互に現れるようにする処理を行う
    ことを特徴とする請求項1に記載の駆動制御装置。
  3. 前記強度は、前記印加電圧の補正量であり、
    前記補正手段は、前記強度が強くなるほど、前記補正量を大きくする
    ことを特徴とする請求項1または2に記載の駆動制御装置。
  4. 前記強度は、前記印加電圧が補正される画素の数であり、
    前記補正手段は、前記強度が強くなるほど、前記補正される画素の数を多くする
    ことを特徴とする請求項1ないし3のいずれか一項に記載の駆動制御装置。
  5. 第1方向および第2方向に配置された画素群を有する液晶パネルと、
    前記液晶パネルを駆動する駆動回路と、
    前記画素群のうち第1画素および当該第1画素と隣り合う第2画素に挟まれ、当該第1画素および当該第2画素について入力映像信号により示される印加電圧の差がしきい値以上である境界を検出する境界検出手段と、
    前記境界検出手段により検出された境界が、単位期間あたり1画素ずつ移動した状態が所定の期間、継続したか判断する判断手段と、
    前記第1画素および前記第2画素の少なくとも一方の画素の印加電圧を、前記差が小さくなるように補正をする補正手段であって、前記判断手段により前記状態が前記所定の期間、継続したと判断された境界に対しては、前記状態が前記所定の期間、継続していないと判断された境界よりも強い強度で、前記補正をする補正手段と
    前記補正手段により補正された電圧に応じた信号を、前記画素群を有する液晶パネルを駆動する駆動回路に出力する出力手段と
    を有する電気光学装置。
  6. 請求項5に記載の電気光学装置を有する電子機器。
  7. 第1方向および第2方向に配置された画素群のうち第1画素および当該第1画素と隣り合う第2画素に挟まれ、当該第1画素および当該第2画素について入力映像信号により示される印加電圧の差がしきい値以上である境界を検出するステップと、
    前記検出された境界が、単位期間あたり1画素ずつ移動した状態が所定の期間、継続したか判断するステップと、
    前記第1画素および前記第2画素の少なくとも一方の画素の印加電圧を、前記差が小さくなるように補正をするステップであって、前記状態が前記所定の期間、継続したと判断された境界に対しては、前記状態が前記所定の期間、継続していないと判断された境界よりも強い強度で、前記補正をするステップと
    前記補正された電圧に応じた信号を、前記画素群を有する液晶パネルを駆動する駆動回路に出力するステップと
    を有する駆動制御方法。
JP2013041589A 2013-03-04 2013-03-04 駆動制御装置、電気光学装置、電子機器および駆動制御方法 Withdrawn JP2014170096A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013041589A JP2014170096A (ja) 2013-03-04 2013-03-04 駆動制御装置、電気光学装置、電子機器および駆動制御方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013041589A JP2014170096A (ja) 2013-03-04 2013-03-04 駆動制御装置、電気光学装置、電子機器および駆動制御方法

Publications (1)

Publication Number Publication Date
JP2014170096A true JP2014170096A (ja) 2014-09-18

Family

ID=51692530

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013041589A Withdrawn JP2014170096A (ja) 2013-03-04 2013-03-04 駆動制御装置、電気光学装置、電子機器および駆動制御方法

Country Status (1)

Country Link
JP (1) JP2014170096A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015111406A1 (en) * 2014-01-22 2015-07-30 Seiko Epson Corporation Video processing circuit, video processing method, electro-optical device, and electronic apparatus
JP2016090651A (ja) * 2014-10-30 2016-05-23 セイコーエプソン株式会社 映像処理回路、映像処理方法、電気光学装置及び電子機器
CN114584720A (zh) * 2022-01-14 2022-06-03 西安理工大学 基于线扫描的模拟域自适应事件驱动处理电路及应用

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011053390A (ja) * 2009-09-01 2011-03-17 Seiko Epson Corp 映像処理回路、その処理方法、液晶表示装置および電子機器
JP2011145501A (ja) * 2010-01-15 2011-07-28 Seiko Epson Corp 映像処理回路、その処理方法、液晶表示装置および電子機器
JP2012155212A (ja) * 2011-01-27 2012-08-16 Seiko Epson Corp 映像処理方法、映像処理回路、液晶表示装置および電子機器

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011053390A (ja) * 2009-09-01 2011-03-17 Seiko Epson Corp 映像処理回路、その処理方法、液晶表示装置および電子機器
JP2011145501A (ja) * 2010-01-15 2011-07-28 Seiko Epson Corp 映像処理回路、その処理方法、液晶表示装置および電子機器
JP2012155212A (ja) * 2011-01-27 2012-08-16 Seiko Epson Corp 映像処理方法、映像処理回路、液晶表示装置および電子機器

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015111406A1 (en) * 2014-01-22 2015-07-30 Seiko Epson Corporation Video processing circuit, video processing method, electro-optical device, and electronic apparatus
US10109254B2 (en) 2014-01-22 2018-10-23 Seiko Epson Corporation Video processing circuit, video processing method, electro-optical device, and electronic apparatus
JP2016090651A (ja) * 2014-10-30 2016-05-23 セイコーエプソン株式会社 映像処理回路、映像処理方法、電気光学装置及び電子機器
CN114584720A (zh) * 2022-01-14 2022-06-03 西安理工大学 基于线扫描的模拟域自适应事件驱动处理电路及应用
CN114584720B (zh) * 2022-01-14 2024-03-19 西安理工大学 基于线扫描的模拟域自适应事件驱动处理电路及应用

Similar Documents

Publication Publication Date Title
TWI539426B (zh) 信號處理裝置、信號處理方法、液晶顯示裝置及具備其之電子機器
JP5598014B2 (ja) 映像処理回路、その処理方法、液晶表示装置および電子機器
JP5381807B2 (ja) 映像処理回路、その処理方法、液晶表示装置および電子機器
TWI476478B (zh) 影像處理方法、影像處理電路、液晶顯示裝置及電子機器
JP5556234B2 (ja) 映像処理回路、その処理方法、液晶表示装置および電子機器
US8497829B2 (en) Video processing circuit, liquid crystal display device, electronic apparatus, and video processing method
US9142175B2 (en) Liquid crystal pixel correction using pixel boundary detection
JP2011053417A (ja) 映像処理回路、その処理方法、液晶表示装置および電子機器
JP6051544B2 (ja) 画像処理回路、液晶表示装置、電子機器及び画像処理方法
JP5454092B2 (ja) 映像処理回路、その処理方法、液晶表示装置および電子機器
JP2011145501A (ja) 映像処理回路、その処理方法、液晶表示装置および電子機器
JP2011170236A (ja) 映像処理回路、その処理方法、液晶表示装置および電子機器
TW201340087A (zh) 信號處理裝置、液晶裝置、電氣機器及信號處理方法
JP5217734B2 (ja) 電気光学装置、駆動方法および電子機器
US10121400B2 (en) Video processing circuit, electro-optical device, electronic apparatus, and video processing method
JP6233047B2 (ja) 映像処理回路、映像処理方法、電気光学装置及び電子機器
JP2014170096A (ja) 駆動制御装置、電気光学装置、電子機器および駆動制御方法
JP2010026281A (ja) 電気光学装置、駆動方法および電子機器
JP6578686B2 (ja) 映像処理回路、電子機器及び映像処理方法
JP2014145931A (ja) 画像処理装置、液晶表示装置、電子機器および画像処理方法
JP6191150B2 (ja) 映像処理回路、映像処理方法及び電子機器
JP2014137436A (ja) 画像処理回路、画像処理方法及び電子機器
JP6398162B2 (ja) 画像処理回路、電気光学装置及び電子機器
JP2013152483A (ja) 信号処理装置、液晶表示装置、電子機器および信号処理方法
JP2014149493A (ja) 画像処理装置、液晶表示装置、電子機器および駆動方法

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20150109

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160128

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20160616

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20160624

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20161031

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20161122

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20161228