JP2011053390A - 映像処理回路、その処理方法、液晶表示装置および電子機器 - Google Patents

Abstract

【課題】横電界の影響による表示品位の低下を抑える。
【解決手段】液晶パネル１００は、素子基板１００ａに設けられた画素電極１１８と対向
基板１００ｂに設けられたコモン電極１０８とにより液晶１０５が挟持された液晶素子を
有する。映像処理回路３０は、ノーマリーブラックモードにおいて、映像信号Ｖid-inで
指定される階調レベルに対応する液晶素子の印加電圧が電圧Ｖth1を下回る暗画素と、電
圧Ｖth2以上である明画素との境界を検出し、現フレームで検出された境界のうち、現フ
レームよりも１フレーム前で検出された境界から変化した部分に接する暗画素への印加電
圧を、現フレームの映像信号で指定される階調レベルに対応する印加電圧から、電圧Ｖth
1以上電圧Ｖth2を下回る電圧Ｖc1に置換する。
【選択図】図１

Description

本発明は、液晶パネルにおける表示上の不具合を低減する技術に関する。

液晶パネルは、一定の間隙に保たれた一対の基板によって液晶を挟持した構成である。
詳細には、液晶パネルは、一方の基板において画素毎に画素電極がマトリクス状に配列し
、他方の基板にコモン電極が各画素にわたって共通となるように設けられ、画素電極とコ
モン電極とで液晶を挟持した構成となっている。画素電極とコモン電極との間において、
階調レベルに応じた電圧を印加・保持させると、液晶の配向状態が画素毎に規定され、こ
れにより、透過率または反射率が制御される。したがって、上記構成では、液晶分子に作
用する電界のうち、画素電極からコモン電極に向かう方向（またはその反対方向）、すな
わち、基板面に対して垂直方向（縦方向）の成分だけが、表示制御に寄与する、というこ
とができる。

ところで、近年のように小型化、高精細化のために画素ピッチが狭くなると、互いに隣
接する画素電極同士で生じる電界、すなわち基板面に対して平行方向（横方向）の電界が
生じて、その影響が無視できなくなりつつある。例えばＶＡ（Vertical Alignment）方式
や、ＴＮ（Twisted Nematic）方式などのように縦方向の電界により駆動されるべき液晶
に対して、横電界が加わると、液晶の配向不良（リバースチルトドメイン）が発生し、表
示上の不具合が発生してしまう、という問題が生じた。
このリバースチルトドメインの影響を低減するために、画素電極に合わせて遮光層（開
口部）の形状を規定するなどして液晶パネルの構造を工夫する技術（例えば特許文献１参
照）や、映像信号から算出した平均輝度値が閾値以下の場合にリバースチルトドメインが
発生すると判断して、設定値以上の映像信号をクリップする技術（例えば特許文献２参照
）などが提案されている。

特開平６−３４９６５号公報（図１） 特開２００９−６９６０８号公報（図２）

しかしながら、液晶パネルの構造によってリバースチルトドメインを低減する技術では
、開口率が低下しやすく、また、構造を工夫しないで既に製作された液晶パネルに適用す
ることができない、という欠点がある。一方、設定値以上の映像信号をクリップする技術
では、表示される画像の明るさが設定値に制限されてしまう、という欠点もある。
本発明は、上述した事情に鑑みてなされたもので、その目的の一つは、これらの欠点を
解消しつつ、リバースチルトドメインを低減する技術を提供することにある。

上記目的を達成するために、本発明に係る映像処理回路にあっては、画素毎に液晶素子
の印加電圧を指定する映像信号を入力するとともに、処理した映像信号に基づいて前記液
晶素子の印加電圧をそれぞれ規定する映像処理回路であって、現フレームの映像信号を解
析することによって、当該映像信号で指定される印加電圧が第１電圧を下回る第１画素と
、前記印加電圧が前記第１電圧よりも大きい第２電圧以上である第２画素との境界を検出
する第１境界検出部と、現フレームよりも前のフレームの映像信号を解析することによっ
て、前記第１画素と前記第２画素との境界を検出する第２境界検出部と、前記第１境界検
出部によって検出された境界のうち、前記第２境界検出部によって検出された境界から変
化した部分に接する第１画素に対応する液晶素子への印加電圧を、前記現フレームの映像
信号で指定される印加電圧から、前記第１電圧以上前記第２電圧を下回る第３電圧に補正
する補正部と、を備えることを特徴とする。本発明によれば、液晶パネル１００の構造を
変更する必要がないので、開口率の低下を招くこともないし、また、構造を工夫しないで
既に製作された液晶パネルに適用することも可能である。さらに、境界に接する画素のう
ち、第１画素に対応する液晶素子への印加電圧を、映像信号で指定される階調レベルに対
応する値から、第３電圧に補正するので、表示される画像の明るさが設定値に制限されて
しまうこともない。

本発明において、前記補正部は、前記第１境界検出部によって検出された境界のうち、
前記第２境界検出部によって検出された境界から変化した部分に接する第２画素に対応す
る液晶素子への印加電圧を、前記第３電圧よりも高く、前記第２電圧を下回る第４電圧に
補正する構成としても良い。このように構成することにより、ユーザーに視認される画像
の輪郭が映像信号で規定される画像の情報からシフトすることを防止することができる。
また、前記補正部は、前記第１境界検出部によって検出された境界のうち、前記第２境
界検出部によって検出された境界から変化した部分に接しない画素に対応する液晶素子へ
の印加電圧を、前記現フレームの映像信号で指定される印加電圧とすることが好ましい。
本発明に係る映像処理回路は、画素毎に液晶素子の印加電圧を指定する映像信号を入力
するとともに、処理した映像信号に基づいて前記液晶素子の印加電圧をそれぞれ規定する
映像処理回路であって、現フレームの映像信号を解析することによって、当該映像信号で
指定される印加電圧が第１電圧を下回る第１画素と、前記印加電圧が前記第１電圧よりも
大きい第２電圧以上である第２画素との境界を検出する境界検出部と、検出された境界に
接する第２画素に対応する液晶素子への印加電圧を、前記現フレームの映像信号で指定さ
れる印加電圧から低くするように補正する補正部と、を備えることを特徴とする。この構
成によれば、第１画素と第２画素とで生じる横電界が小さくなる。
なお、本発明は、映像処理回路のほか、映像処理方法、液晶表示装置および当該液晶表
示装置を含む電子機器としても概念することが可能である。

第１実施形態に係る映像処理回路を適用した液晶表示装置を示す図である。 同液晶表示装置における液晶素子の等価回路を示す図である。 同映像処理回路の構成を示す図である。 同液晶表示装置における表示特性を示す図である。 同液晶表示装置における表示動作を示す図である。 同映像処理回路における補正処理（１画素）の内容を示す図である。 同補正処理（１画素）による横電界の低減を示す図である。 同補正処理（１画素）による横電界の低減を示す図である。 同補正処理（１画素）による横電界の低減を示す図である。 第１実施形態における別の映像処理回路の構成を示す図である。 同液晶表示装置における補正処理（２画素）の内容を示す図である。 同補正処理（２画素）による横電界の低減を示す図である。 第１実施形態におけるさらに別の補正処理の内容を示す図である。 第２実施形態に係る映像処理回路の構成を示す図である。 同映像処理回路における補正処理の内容を示す図である。 同映像処理回路における補正処理の内容を示す図である。 第２実施形態における別の映像処理回路の構成を示す図である。 実施形態に係る液晶表示装置を適用したプロジェクターを示す図である。 横電界の影響による表示上の不具合の一例を示す図である。

＜第１実施形態＞
以下、本発明の実施形態について図面を参照して説明する。
図１は、本実施形態に係る映像処理回路を適用した液晶表示装置の全体構成を示すブロ
ック図である。
この図に示されるように、液晶表示装置１は、制御回路１０と、液晶パネル１００と、
走査線駆動回路１３０と、データ線駆動回路１４０とを有する。
このうち、制御回路１０には、映像信号Ｖid-inが、上位装置から同期信号Ｓyncに同期
して供給される。映像信号Ｖid-inは、液晶パネル１００における各画素の階調レベルを
それぞれ指定するデジタルデータであり、同期信号Ｓyncに含まれる垂直走査信号、水平
走査信号およびドットクロック信号（いずれも図示省略）にしたがった走査の順番で供給
される。
なお、映像信号Ｖid-inは階調レベルを指定するが、階調レベルに応じて液晶素子の印
加電圧が定まるので、映像信号Ｖid-inは液晶素子の印加電圧を指定するものといって差
し支えない。

制御回路１０は、走査制御回路２０と映像処理回路３０とにより構成され、このうち、
走査制御回路２０は、各種の制御信号を生成して、同期信号Ｓyncに同期して各部を制御
する。映像処理回路３０は、詳細については後述するが、デジタルの映像信号Ｖid-inを
処理して、アナログのデータ信号Ｖxを出力するものである。

液晶パネル１００は、素子基板（第１基板）１００ａと対向基板（第２基板）１００ｂ
とが一定の間隙を保って貼り合わせられるとともに、この間隙に、縦方向の電界で駆動さ
れる液晶１０５が挟持された構成となっている。
素子基板１００ａのうち、対向基板１００ｂとの対向面には、複数ｍ行の走査線１１２
が図においてＸ（横）方向に沿って設けられる一方、複数ｎ列のデータ線１１４が、Ｙ（
縦）方向に沿って、かつ、各走査線１１２と互いに電気的に絶縁を保つように設けられて
いる。
なお、本実施形態では、走査線１１２を区別するために、図において上から順に１、２
、３、…、（ｍ−１）、ｍ行目という呼び方をする場合がある。同様に、データ線１１４
を区別するために、図において左から順に１、２、３、…、（ｎ−１）、ｎ列目という呼
び方をする場合がある。

素子基板１００ａでは、さらに、走査線１１２とデータ線１１４との交差のそれぞれに
対応して、ｎチャネル型のＴＦＴ１１６と矩形形状で透明性を有する画素電極１１８との
組が設けられている。ＴＦＴ１１６のゲート電極は走査線１１２に接続され、ソース電極
はデータ線１１４に接続され、ドレイン電極が画素電極１１８に接続されている。
一方、対向基板１００ｂのうち、素子基板１００ａとの対向面には、透明性を有するコ
モン電極１０８が全面にわたって設けられる。コモン電極１０８には、図示省略した回路
によって電圧ＬＣcomが印加される。
なお、図１において、素子基板１００ａの対向面は紙面裏側であるので、当該対向面に
設けられる走査線１１２、データ線１１４、ＴＦＴ１１６および画素電極１１８について
は、破線で示すべきであるが、見難くなるので、それぞれ実線で示している。

液晶パネル１００における等価回路は、図２に示される通りとなり、走査線１１２とデ
ータ線１１４との交差に対応して、画素電極１１８とコモン電極１０８とで液晶１０５を
挟持した液晶素子１２０が配列した構成となる。
また、図１では省略したが、液晶パネル１００における等価回路では、実際には図２に
示されるように、液晶素子１２０に対して並列に補助容量（蓄積容量）１２５が設けられ
る。この補助容量１２５は、一端が画素電極１１８に接続され、他端が容量線１１５に共
通接続されている。容量線１１５は時間的に一定の電圧に保たれている。
ここで、走査線１１２がＨレベルになると、当該走査線にゲート電極が接続されたＴＦ
Ｔ１１６がオンとなり、画素電極１１８がデータ線１１４に接続される。このため、走査
線１１２がＨレベルであるときに、データ線１１４に階調に応じた電圧のデータ信号を供
給すると、当該データ信号は、オンしたＴＦＴ１１６を介して画素電極１１８に印加され
る。走査線１１２がＬレベルになると、ＴＦＴ１１６はオフするが、画素電極に印加され
た電圧は、液晶素子１２０の容量性および補助容量１２５によって保持される。
液晶素子１２０では、画素電極１１８およびコモン電極１０８によって生じる電界に応
じて液晶１０５の分子配向状態が変化する。このため、液晶素子１２０は、透過型であれ
ば、印加・保持電圧に応じた透過率となる。
液晶パネル１００では、液晶素子１２０毎に透過率が変化するので、液晶素子１２０が
画素に相当する。そして、この画素の配列領域が表示領域１０１となる。なお、本実施形
態において、液晶１０５をＶＡ方式として、液晶素子１２０が電圧無印加時において黒状
態となるノーマリーブラックモードとする。

走査線駆動回路１３０は、走査制御回路２０による制御信号Ｙctrにしたがって、１、
２、３、…、ｍ行目の走査線１１２に、走査信号Ｙ１、Ｙ２、Ｙ３、…、Ｙｍを供給する
。詳細には、走査線駆動回路１３０は、図５の（ａ）に示されるように、走査線１１２を
フレームにわたって１、２、３、…、（ｍ−１）、ｍ行目という順番で選択するとともに
、選択した走査線への走査信号を選択電圧Ｖ_Ｈ（Ｈレベル）とし、それ以外の走査線への
走査信号を非選択電圧Ｖ_Ｌ（Ｌレベル）とする。
なお、フレームとは、液晶パネル１００を駆動することによって、画像の１コマ分を表
示させるのに要する期間をいい、同期信号Ｓyncに含まれる垂直走査信号の周波数が６０
Ｈｚであれば、その逆数である１６．７ミリ秒である。

データ線駆動回路１４０は、映像処理回路３０から供給されるデータ信号Ｖxを、走査
制御回路２０による制御信号Ｘctrにしたがって１〜ｎ列目のデータ線１１４にデータ信
号Ｘ1〜Ｘnとしてサンプリングする。
なお、本説明において電圧については、液晶素子１２０の印加電圧を除き、特に明記し
ない限り図示省略した接地電位を電圧ゼロの基準とする。液晶素子１２０の印加電圧は、
コモン電極１０８の電圧ＬＣcomと画素電極１１８との電位差であり、他の電圧と区別す
るためである。

さて、本実施形態において、液晶素子１２０の印加電圧と透過率との関係は、ノーマリ
ーブラックモードであれば、図４の（ａ）に示されるようなＶ−Ｔ特性で表される。この
ため、液晶素子１２０を、映像信号Ｖid-inで指定された階調レベルに応じた透過率とさ
せるには、当該階調レベルに応じた電圧を、該液晶素子に印加すれば良いはずである。
しかしながら、液晶素子１２０の印加電圧を、映像信号Ｖid-inで指定される階調レベ
ルに応じて単に規定するだけでは、リバースチルトドメインに起因する表示上の不具合が
発生してしまう場合がある。

この不具合は、液晶素子１２０において挟持された液晶分子が不安定な状態にあるとき
に、横電界の影響によって乱れる結果、以後、印加電圧に応じた配向状態になりにくくな
ることが原因の１つとして考えられている。
液晶素子１２０への印加電圧が、ノーマリーブラックモードにおける黒レベルの電圧Ｖ
b k以上であって閾値Ｖth1（第１電圧）を下回る電圧範囲Ａにあると、縦電界による規制
力が配向膜による規制力よりもわずかに上回る程度であるため、液晶分子の配向状態が乱
れやすい。これが、液晶分子が不安定な状態にあるときである。
便宜的に、液晶素子の印加電圧が電圧範囲Ａにある液晶素子の透過率範囲（階調範囲）
を「ａ」とする。

一方、横電界の影響を受ける場合とは、互いに隣り合う画素電極同士の電位差が大きく
なる場合であり、これは、表示しようとする画像において黒レベルまたは黒レベルに近い
暗画素と、白レベルまたは白レベルに近い明画素と、が隣接する場合である。
このうち、暗画素とは、図４の（ａ）のようなノーマリーブラックモードでは、印加電
圧が電圧範囲Ａにある液晶素子１２０であり、この暗画素に対して横電界を与えるのが明
画素である。この明画素を特定するため、明画素を、印加電圧が閾値Ｖth2（第２電圧）
以上であってノーマリーブラックモードにおける白レベル電圧Ｖwt以下の電圧範囲Ｂにあ
る液晶素子１２０とする。
便宜的に、液晶素子の印加電圧が電圧範囲Ｂにある液晶素子の透過率範囲（階調範囲）
を「ｂ」とする。
なお、ノーマリーブラックモードにおいて、閾値Ｖth1は、液晶素子の相対透過率を１
０％とさせる光学的閾値電圧であり、閾値Ｖth2は、液晶素子の相対透過率を９０％とさ
せる光学的飽和電圧と考えてよい。

印加電圧が電圧範囲Ａにある液晶素子は、電圧範囲Ｂにある液晶素子に隣接したときに
、横電界を受けてリバースチルトドメインが発生しやすい状況にある。
なお逆に、電圧範囲Ｂにある液晶素子は、電圧範囲Ａにある液晶素子に隣接しても、縦
電界の影響が支配的であるために安定状態にあるので、電圧範囲Ａの液晶素子のようにリ
バースチルトドメインが発生することはない。

この表示上の不具合の例について説明すると、映像信号Ｖid-inで示される画像が例え
ば図１９の（ａ）に示されるようなものである場合、詳細には、階調範囲ａの暗画素が階
調範囲ｂの明画素を背景としてフレーム毎に１画素ずつ左方向に移動する場合、暗画素か
ら明画素に変化すべき画素がリバースチルトドメインの発生によって階調範囲ｂの階調に
はならない、という一種の尾引き現象として顕在化する。
この現象の原因の１つとしては、暗画素と明画素とが隣接したときに、これらの画素同
士の横電界が強くなって、当該暗画素において液晶分子の配向が乱れるとともに、配向の
乱れた領域が、暗画素の移動に伴って拡大したためである考えられる。
したがって、液晶分子の配向乱れに起因する表示上の不具合の発生を抑えるためには、
映像信号Ｖid-inで示される画像において暗画素と明画素とが隣接するときでも、液晶パ
ネル１００では、暗画素と明画素とを隣接させないことが重要となる。

そこで、本実施形態では、図１に示されるように映像処理回路３０を液晶パネル１００
の前段に設けるとともに、当該映像処理回路３０が、映像信号Ｖid-inで示される画像を
解析して、階調範囲ａの暗画素と階調範囲ｂの明画素とが隣接する状態があるか否かを検
出し、あれば、暗画素と明画素との境界に接する画素のうち、印加電圧を低くすべき方の
画素、すなわち横電界の影響を受けやすい画素（ノーマリーブラックモードでは暗画素）
の階調レベルを、階調範囲ａでもなく、階調範囲ｂでもない別の階調範囲ｃに属する階調
レベルｃ1に置換される。これにより液晶パネル１００では、当該暗画素に係る液晶素子
１２０に対し、当該階調レベルｃ1に相当する電圧Ｖc1が印加されるので、強い横電界が
発生しないことになる。

そこで次に、映像処理回路３０の詳細について図３を参照して説明する。この図に示さ
れるように、映像処理回路３０は、補正部３００、境界検出部３０２、遅延回路３１２お
よびＤ／Ａ変換器３１６を有する。
このうち、遅延回路３１２は、上位装置から供給される映像信号Ｖid-inを蓄積して、
所定時間経過後に読み出して映像信号Ｖid-dとして出力するものであり、ＦＩＦＯ（Fast
In Fast Out：先入れ先出し）メモリーや多段のラッチ回路などにより構成される。なお
、遅延回路３１２における蓄積および読出は、走査制御回路２０によって制御される。

境界検出部３０２は、本実施形態においては、第１に、映像信号Ｖid-inで示される画
像を解析して、階調範囲ａにある画素と階調範囲ｂにある画素とが隣接する部分があるか
否かを判別し、第２に、隣接する部分があると判別したとき、その隣接部分である境界を
検出する。
なお、ここでいう境界とは、あくまでも階調範囲ａにある画素と階調範囲ｂにある画素
とが隣接する部分をいう。このため、例えば階調範囲ａにある画素と階調範囲ｃにある画
素とが隣接する部分や、階調範囲ｂにある画素と階調範囲ｃにある画素とが隣接する部分
については、境界として扱わない。

補正部３００は、判別部３１０とセレクター３１４とを有する。このうち、判別部３１
０は、遅延回路３１２によって遅延された映像信号Ｖid-dで示される画素の階調レベルが
階調範囲ａに属するか否か（第１の判別）、および、当該画素が境界検出部３０６で検出
された境界に接しているか否か（第２の判別）を、それぞれ判別して、その判別結果がい
ずれも「Ｙｅｓ」である場合に出力信号のフラグＱを例えば「１」とし、その判別結果が
いずれか１つでも「Ｎｏ」であれば「０」とする。
なお、境界検出部３０２は、少なくとも複数ラインの映像信号を蓄積してからでないと
、表示すべき画像における境界を検出することができないので、映像信号Ｖid-inの供給
タイミングを調整する意味で、遅延回路３１２が設けられている。
このため、上位装置から供給される映像信号Ｖid-inのタイミングと、遅延回路３１２
から供給される映像信号Ｖid-dのタイミングとは異なるので、厳密にいえば、両者の水平
走査期間等については一致しないことになるが、以降については特に区別しないで説明す
る。

セレクター３１４は、制御端子Ｓelに供給されたフラグＱに応じて入力端ａ、ｂのいず
れかを選択し、選択した入力端に供給された信号を出力端Ｏutから映像信号Ｖid-outを出
力するものである。詳細には、セレクター３１４では、入力端ａに、遅延回路３１２によ
る映像信号Ｖid-dが供給され、入力端ｂに、置換用として、階調レベルｃ1の映像信号が
供給されている。そして、セレクター３１４は、制御端子Ｓelに供給されたフラグＱが「
１」であれば、入力端ｂを選択し、該フラグＱが「０」であれば、入力端ａに供給された
映像信号Ｖid-dを映像信号Ｖid-outとして出力する。

Ｄ／Ａ変換器３１６は、デジタルデータである映像信号Ｖid-outを、アナログのデータ
信号Ｖxに変換する。
液晶１０５に直流成分が印加されるのを防止するため、データ信号Ｖxの電圧は、ビデ
オ振幅中心である電圧Ｖcに対して高位側の正極性電圧と低位側の負極性電圧とに例えば
フレーム毎に交互に切り替えられる。
なお、コモン電極１０８に印加される電圧ＬＣcomは、電圧Ｖcとほぼ同電圧と考えてよ
いが、ｎチャネル型のＴＦＴ１１６のオフリーク等を考慮して、電圧Ｖcよりも低位とな
るように調整されることがある。

このような構成において、フラグＱが「１」であれば、それは、映像信号Ｖid-inで示
される画素の階調レベルが階調範囲ａに含まれ、かつ、当該画素が明画素との境界に接し
ている、ということ、すなわち境界を挟んで隣接する明画素から横電界の影響を受けてリ
バースチルトドメインが発生しやすい状況にあることを、を意味している。
フラグＱが「１」であれば、セレクター３１４が入力端ｂを選択するので、階調範囲ａ
の階調レベルを指定する映像信号Ｖid-dは、階調レベルｃ1を指定する映像信号に置換さ
れて、映像信号Ｖid-outとして出力される。
一方、フラグＱが「０」であれば、セレクター３１４では、入力端ａが選択されるので
、遅延させた映像信号Ｖid-dが映像信号Ｖid-outとして出力される。

液晶表示装置１の表示動作について説明すると、上位装置からは、映像信号Ｖid-inが
、フレームにわたって１行１列〜１行ｎ列、２行１列〜２行ｎ列、３行１列〜３行ｎ列、
…、ｍ行１列〜ｍ行ｎ列の画素の順番で、供給される。映像処理回路３０は、映像信号Ｖ
id-inを遅延・置換等の処理をして映像信号Ｖid-outとして出力する。
ここで、１行１列〜１行ｎ列の映像信号Ｖid-outが出力される水平有効走査期間（Ｈa
）でみたときに、処理された映像信号Ｖid-outは、Ｄ／Ａ変換器３１６によって、図５の
（ｂ）で示されるように正極性または負極性のデータ信号Ｖxに、ここでは例えば正極性
に変換される。このデータ信号Ｖxは、データ線駆動回路１４０によって１〜ｎ列目のデ
ータ線１１４にデータ信号Ｘ1〜Ｘnとしてサンプリングされる。
一方、１行１列〜１行ｎ列の映像信号Ｖid-outが出力される水平走査期間では、走査制
御回路２０が走査線駆動回路１３０に対し走査信号Ｙ１だけをＨレベルとなるように制御
する。走査信号Ｙ１がＨレベルであれば、１行目のＴＦＴ１１６がオン状態になるので、
データ線１１４にサンプリングされたデータ信号は、オン状態にあるＴＦＴ１１６を介し
て画素電極１１８に印加される。これにより、１行１列〜１行ｎ列の液晶素子には、それ
ぞれ映像信号Ｖid-outで指定された階調レベルに応じた正極性電圧が書き込まれる。
続いて、２行１列〜２行ｎ列の映像信号Ｖid-inは、同様に映像処理回路３０によって
処理されて、映像信号Ｖid-outとして出力されるとともに、Ｄ／Ａ変換器３１６によって
正極性のデータ信号に変換された上で、データ線駆動回路１４０によって１〜ｎ列目のデ
ータ線１１４にサンプリングされる。
２行１列〜２行ｎ列の映像信号Ｖid-outが出力される水平走査期間では、走査線駆動回
路１３０によって走査信号Ｙ２だけがＨレベルとなるので、データ線１１４にサンプリン
グされたデータ信号は、オン状態にある２行目のＴＦＴ１１６を介して画素電極１１８に
印加される。これにより、２行１列〜２行ｎ列の液晶素子には、それぞれ映像信号Ｖid-o
utで指定された階調レベルに応じた正極性電圧が書き込まれる。
以下同様な書込動作が３、４、…、ｍ行目に対して実行され、これにより、各液晶素子
に、映像信号Ｖid-outで指定された階調レベルに応じた電圧が書き込まれて、映像信号Ｖ
id-inで規定される透過像が作成されることなる。
次のフレームでは、データ信号の極性反転によって映像信号Ｖid-outが負極性のデータ
信号に変換される以外、同様な書込動作が実行される。

図５の（ｂ）は、映像処理回路３０から、水平走査期間（Ｈ）にわたって１行１列〜１
行ｎ列の映像信号Ｖid-outが出力されたときのデータ信号Ｖxの一例を示す電圧波形図で
ある。本実施形態では、ノーマリーブラックモードとしているので、データ信号Ｖxは、
正極性であれば、基準電圧Ｖcntに対し、映像処理回路３０によって処理された階調レベ
ルに応じた分だけ高位側の電圧（図において↑で示す）になり、負極性であれば、基準電
圧Ｖcntに対し、階調レベルに応じた分だけ低位側の電圧（図において↓で示す）になる
。
詳細には、データ信号Ｖxの電圧は、正極性であれば、白に相当する電圧Ｖw(+)から黒
に相当する電圧Ｖb(+)までの範囲で、一方、負極性であれば、白に相当する電圧Ｖw(-)か
ら黒に相当する電圧Ｖb(-)までの範囲で、それぞれ基準電圧Ｖcntから階調に応じた分だ
け偏位させた電圧となる。
電圧Ｖw(+)および電圧Ｖw(-)は、電圧Ｖcntを中心に互いに対称の関係にある。電圧Ｖb
(+)およびＶb(-)についても電圧Ｖcntを中心に互いに対称の関係にある。
なお、図５の（ｂ）は、データ信号Ｖxの電圧波形を示すものであって、液晶素子１２
０に印加される電圧（画素電極１１８とコモン電極１０８との電位差）とは異なる。また
、図５の（ｂ）におけるデータ信号の電圧の縦スケールは、（ａ）における走査信号等の
電圧波形と比較して拡大してある。

第１実施形態に係る映像処理回路３０による処理の具体例について説明する。
映像信号Ｖid-inで示される画像が例えば図６の（１）に示されるようなものである場
合、境界検出部３０２によって検出される境界は、図６の（２）に示される。
映像処理回路３０では、検出された境界に接する画素のうち、階調レベルが階調範囲ａ
に属する画素が階調レベルｃ1の映像信号に置換される。このため、図６の（１）で示さ
れる画像は、映像処理回路３０によって図６の（３）に示されるような階調レベルに補正
される。

仮に、映像信号Ｖid-inを映像処理回路３０で処理しないで液晶パネル１００に供給す
る構成としたとき、階調範囲ａに属する暗画素と階調範囲ｂに属する明画素とにおいて、
画素電極の電位は、正極性書込であれば、図７の（ａ）で示される通りとなる。すなわち
、暗画素の画素電極の電位は、正極性書込であれば明画素の画素電極の電位よりも低くな
るが、その電位差が大きいので、横電界の影響をうけやすくなる。
なお、負極性であれば、電圧Ｖc（ほぼ電圧ＬＣcomに等しい）を基準にして対称となり
、電位の高低関係が逆転するが、電位差が大きいことに変わりはないので、やはり横電界
の影響をうけやすくなる。
これに対し、本実施形態のように、映像信号Ｖid-inで示される画像において、階調範
囲ａに属する暗画素と階調範囲ｂに属する明画素とが隣接するとき、暗画素に対応する映
像信号Ｖid-outは、階調レベルｃ1に置換されるので、当該暗画素の液晶素子への印加電
圧は高くなるように、換言すれば、当該暗画素の画素電極の電位は、正極性書込であれば
、図７の（ｂ）で示されるように引き上げられる。
このため、画素電極同士の電位差が段階的に変化するので、横電界の影響を小さく抑え
ることが可能となる。

なお、図８の（ａ）に示されるように、映像信号Ｖid-inで示される画像が、階調範囲
ａに属する暗画素と階調範囲ｂに属する明画素とを交互に配列した画像である場合、映像
処理回路３０による処理がなければ、液晶素子１２０の印加電圧は同図に示される通りと
なり、横電界の影響を受けやすくなる。
これに対し、本実施形態のように、映像信号Ｖid-inを映像処理回路３０によって処理
して液晶パネル１００に供給する構成では、図８の（ｂ）に示されるように、階調範囲ａ
に属する暗画素の液晶素子１２０への印加電圧が階調レベルｃ1に対応して電圧Ｖc1に引
き上げられるので、横電界の影響を小さく抑えることが可能となる。
なお、このとき、暗画素の液晶素子への印加電圧は、電圧Ｖc1に引き上げられる結果、
その透過率は大きくなる（明るくなる）方向に変化する。

本実施形態において、液晶１０５をＶＡ方式としたノーマリーブラックモードとして説
明したが、液晶１０５を例えばＴＮ方式として、電圧無印加時において液晶素子１２０が
白状態となるノーマリーホワイトモードとしてもよい。
ノーマリーホワイトモードとしたとき、液晶素子１２０の印加電圧と透過率との関係は
、図４の（ｂ）に示されるようなＶ−Ｔ特性で表され、印加電圧が高くなるにつれて透過
率が減少する。
横電界の影響を受ける画素は、印加電圧が低い方の画素であることに変わりはないが、
ノーマリーホワイトモードにおいて印加電圧が低い方の画素は明画素となる。
このため、ノーマリーホワイトモードにおいて、映像処理回路３０は、印加電圧が閾値
Ｖth1であるときの透過率よりも大きい明画素と印加電圧が閾値Ｖth2であるときの透過率
以下の暗画素とが隣接するような状況である場合に、映像信号Ｖid-inで指定される明画
素の階調レベルを、階調レベルｃ1に置換する処理をすれば良いことになる。
図９の（ａ）に示されるように、映像信号Ｖid-inで示される画像が、明画素と暗画素
とを交互に配列した画像である場合、映像処理回路３０による補正処理がなければ、液晶
素子１２０の印加電圧は同図に示される通りとなり、同様に、横電界の影響を受けやすく
なる。
これに対し、映像信号Ｖid-inを映像処理回路３０によって処理して液晶パネル１００
に供給する構成では、図９の（ｂ）に示されるように、明画素の液晶素子１２０への印加
電圧が階調レベルｃ1に対応して電圧Ｖc1に引き上げられるので、横電界の影響を小さく
抑えることが可能となる。
このとき、明画素の液晶素子への印加電圧は、電圧Ｖc1に引き上げられる結果、その透
過率は小さくなる（暗くなる）方向に変化する。

このように、本実施形態によれば、上述したリバースチルトドメインに起因する表示上
の不具合の発生を事前に回避することが可能となる。さらに、映像信号Ｖid-inで規定さ
れる画像のうち、境界に接する画素の階調レベルが局所的に置換されるので、当該置換に
よる表示画像の変更がユーザーに知覚される可能性も小さい。くわえて、本実施形態では
、液晶パネル１００の構造を変更する必要がないので、開口率の低下を招くこともないし
、また、構造を工夫しないで既に製作された液晶パネルに適用することも可能である。

なお、図６の（３）において、※１で記した暗画素については、境界に接している、と
考えて、階調レベルｃ1に置換するとしたが、明画素とは対角の位置にあるので、横電界
の影響は小さいと考えられる。このため、階調レベルｃ1に置換しない構成としても良い
。

＜第１実施形態の応用・変形例＞
上述した第１実施形態では、種々の応用・変形が可能である。

＜その１＞
上述した第１実施形態では、映像信号Ｖid-inの解析によって暗画素と明画素とが隣接
するとき、当該２画素のうち、印加電圧を低くすべき方の１画素（ノーマリーブラックモ
ードでは暗画素）を、階調範囲ｃに属する階調レベルｃ1に置換することによって、液晶
素子１２０の印加電圧を高くする構成とした。この構成では、階調レベルｃ1への置換に
よって暗画素と明画素との境界が、映像信号Ｖid-inに含まれていた境界からシフトして
、ユーザーに視認されてしまう可能性がある。
そこで、リバースチルトドメインに起因する表示上の不具合の発生を事前に回避しつつ
、境界がシフトして視認される可能性を小さく抑えるために、当該境界に接する２画素を
補正する第１実施形態の応用・変形例（その１）について説明する。

図１０は、第１実施形態の応用・変形例に係る映像処理回路の構成を示すブロック図で
ある。図１０に示される構成が図３に示した構成と相違する部分は、算出部３１５が追加
された点と、判別部３１０の判別内容が変更された点とにある。
詳細には、ノーマリーブラックモードを例にとると、算出部３１５は、遅延された映像
信号Ｖid-dの画素が境界検出部３０２によって検出された境界に接している場合に、第１
に、当該画素が暗画素であれば階調レベルｃaを出力し、第２に、当該画素が明画素であ
れば、階調レベルｃbを算出して出力するものである。なお、階調レベルｃbについて算出
部３１５は、映像信号Ｖid-dで指定される明画素の階調レベル、境界を挟んで対向する暗
画素の階調レベル、および、階調レベルｃaから算出する。
ここで、階調レベルｃaは、データ線駆動回路１４０によってデータ信号に変換して画
素電極に印加したときに、その液晶素子の印加電圧を電圧範囲ＣにあるＶcaとさせる階調
レベルである。また、算出部３１５が算出する階調レベルｃbは、映像信号Ｖid-inにおい
て暗画素と明画素とが隣接する場合に、暗画素を階調レベルｃaに置換し、明画素を階調
レベルｃbに置換したとき、信号Ｖid-inにおける暗画素と明画素との境界情報を維持する
ような階調レベルであって、明画素にかかる液晶素子の印加電圧を印加電圧Ｖcaよりも大
きい電圧Ｖcbとさせる階調レベルである。

図１０における判別部３１０は、図３とは異なり、第２の判別のみ、遅延した映像信号
Ｖid-dで示される画素が境界検出部３０６で検出された境界に接しているか否かについて
のみ判別する。判別部３１０は、その判別結果が「Ｙｅｓ」である場合に出力信号のフラ
グＱを例えば「１」とし、その判別結果が「Ｎｏ」であれば「０」とする点については、
図３と同様である。

このような構成において、フラグＱが「１」であれば、それは、映像信号Ｖid-dの画素
が境界に接している、ということである。フラグＱが「１」であれば、セレクター３１４
が入力端ｂを選択するので、映像信号Ｖid-dは、算出部３１５から出力される階調レベル
に補正（置換）されて映像信号Ｖid-outとして出力される。
検出された境界には、電圧範囲Ａ（階調レベルａ）となる暗画素と電圧範囲Ｂ（階調レ
ベルｂ）となる明画素とが隣接しているが、算出部３１５は、このうち暗画素であれば階
調レベルｃaを出力し、明画素でなれば階調レベルｃbを算出して出力する。

図１０に示した映像処理回路３０による補正処理の具体例について説明する。
映像信号Ｖid-inで示される画像が例えば図１１の（１）に示されるようなものである
場合、境界検出部３０２によって検出される境界は、図１１の（２）に示される通りであ
り、ここまでは、図３に示した映像処理回路と同様である。
図１０に示した映像処理回路３０では、遅延した映像信号Ｖid- dの画素が境界に接す
る場合に、当該画素が暗画素であれば階調レベルｃaに、当該画素が明画素であれば階調
レベルｃbに、それぞれ置換される。このため、図１０の（１）で示される画像は、映像
処理回路３０によって図１０の（３）に示されるような階調レベルに補正される。

仮に、映像信号Ｖid-inで示される画像のうち、１行の一部において、図１２（ａ）で
示されるように、階調範囲ａに属する暗画素と階調範囲ｂに属する明画素とが配列する状
態を想定する。
図３に示した映像処理回路では、境界に接する暗画素が階調レベルｃ1に置き換わるの
で、図７の（ｂ）に示されるように、ユーザーに視認される暗画素と明画素との輪郭は、
暗画素寄りにシフトする。
これに対して、図１０に示した応用・変形例に係る映像処理回路３０によれば、境界に
接する暗画素が明るい方向の階調レベルｃaに置換されるので、画素電極の電位が、正極
性書込であれば、図１２の（ｂ）で示されるように引き上げられる。さらに、境界に接す
る明画素が暗い方向の階調レベルｃbに置換されるので、画素電極の電位が、正極性書込
であれば、図１２の（ｂ）で示されるように引き下げられる。階調レベルｃbに置換され
た場合に、画素電極の電位が、正極性書込であれば、引き上げられた暗画素よりも低い電
位であるから、ユーザーに視認される暗画素と明画素との輪郭部分は、図１２の（ｂ）に
示されるように、ほとんどシフトしない。
したがって、第１実施形態の応用・変形例に係る映像処理回路によれば、リバースチル
トドメインに起因する表示上の不具合の発生を事前に回避しつつ、ユーザーに視認される
輪郭部分が映像信号Ｖid-inで示される画像からシフトしてしまうことを抑えることも可
能となる。
なお、リバースチルトドメインは、一旦発生すると、縦電界が弱い部分にわたって拡が
る傾向がある。このため、横電界が強くなる境界付近にある画素については、１画素より
も２画素、２画素よりも３画素以上のように、より多くの画素にわたって補正することが
好ましい。

＜その２＞
上述した第１実施形態では、映像信号Ｖid-inの解析によって暗画素と明画素とが隣接
するとき、印加電圧が低い方の画素を階調範囲ｃに属する階調レベルｃ1に置換すること
によって、液晶素子１２０の印加電圧を高くして、横電界が小さくなるように補正した。
横電界を小さくするには、このほかに、印加電圧が高い方画素の印加電圧を低くすること
が考えられる。
このため、第１実施形態における判別部３１０が、映像信号Ｖid-dで示される画素の階
調レベルが階調範囲ｂに属する明画素であるか否か、および、当該画素が境界に接してい
るか否か（第２の判別）を、それぞれ判別して、その判別結果がいずれも「Ｙｅｓ」であ
る場合に出力信号のフラグＱを「１」とし、セレクター３１４の入力端ｂに、置換用とし
て階調レベルｃcの映像信号を供給する構成とすれば良い。
仮に、映像信号Ｖid-inを映像処理回路３０で処理しないで液晶パネル１００に供給す
る構成としたとき、階調範囲ａに属する暗画素と階調範囲ｂに属する明画素とにおいて、
画素電極の電位は、正極性書込であれば、図１３の（ａ）で示される通りとなり、暗画素
と明画素との間における横電界が大きくなる。
これに対して本例では、図１３の（ｂ）に示されるように、明画素の液晶素子への印加
電圧が低くなるように補正されるので、横電界の影響を小さく抑えることが可能となる。

＜第２実施形態＞
上述した第１実施形態では、応用・変形例も含めて、映像信号Ｖid-inで示される画像
の１フレームで完結する処理であったが、動きを伴う画像である場合、上位装置から供給
される映像信号Ｖid-inで示されるフレーム（現フレーム）において境界に接する画素で
あっても、その現フレームよりも１つ前のフレーム（前フレーム）を含めた動きを考える
と、補正する必要がないときがある。
そこで次に、現フレームの補正に際し、前のフレームの状態を考慮する第２実施形態に
係る映像処理回路について説明する。

図１４は、第２実施形態に係る映像処理回路の構成を示すブロック図である。
この図と図３に示した構成とが相違する部分は、図１４では、図３に示した構成と比較
して、適用境界決定部３０４、境界検出部３０６と、保存部３０８とが追加されている点
と、判別部３１０の判別内容が変更された点とにある。
なお、境界検出部３０２は、図３と同様であるが、現フレームの映像信号Ｖid-inを処
理することから、第１境界検出部に相当することになる。

また、境界検出部３０６は、映像信号Ｖid-inで示される画像を解析して、階調範囲ａ
にある画素と階調範囲ｂにある画素とが隣接する部分を境界として検出する。
保存部３０８は、境界検出部３０６によって検出された境界の情報を保存して１フレー
ム期間だけ遅延させて出力するものである。
したがって、境界検出部３０２で検出される境界は現フレームに係るものであるのに対
し、境界検出部３０６で検出されて保存部３０８に保存される境界は、現フレームの１つ
前のフレームに係るものとなる。このため、境界検出部３０６が第２境界検出部に相当す
ることになる。

適用境界決定部３０４は、境界検出部３０６によって検出された現フレーム画像の境界
のうち、保存部３０８に保存された前フレーム画像の境界と同じ部分を除外したものを、
適用境界として決定するものである。
判別部３１０は、遅延した映像信号Ｖid-dで示される画素の階調レベルが階調範囲ａに
属するか否か、および、当該画素が適用境界決定部３０４で決定された適用境界に接して
いるか否かを、それぞれ判別して、その判別結果がいずれも「Ｙｅｓ」である場合に出力
信号のフラグＱを例えば「１」とし、その判別結果がいずれか１つでも「Ｎｏ」であれば
「０」とする。

この構成において、フラグＱが「１」であれば、それは、遅延した映像信号Ｖid-dの画
素は、階調範囲ａに属し、かつ、現フレームでは境界に接しているが、１フレーム前では
、境界に接していなかった、ということを意味している。フラグＱが「１」であれば、セ
レクター３１４が入力端ｂを選択するので、現フレームの映像信号Ｖid-dは、階調レベル
ｃ1を指定する映像信号に置換されて、映像信号Ｖid-outとして出力される。
一方、フラグＱが「０」であれば、それは、遅延した映像信号Ｖid-dの画素が、
（ａ）階調範囲ａに属していない、
（ｂ）階調範囲ａに属し、かつ、現フレームでは境界に接しており、かつ、１フレーム前
でも、境界に接していた、
のいずれかである。フラグＱが「０」であれば、入力端ａに供給された映像信号Ｖid-d
が映像信号Ｖid-outとして出力される。

図１４に示した映像処理回路３０による補正処理の具体例について説明する。
現フレームに対し１フレーム前の映像信号で示される画像が例えば図１５の（１）に示
される通りであって、現フレームの映像信号Ｖid-inで示される画像が例えば図１５の（
２）に示される通りである場合、すなわち、階調範囲ａの暗画素からなるパターンが、階
調範囲ｂにある明画素を背景に左方向に移動する場合、境界検出部３０６により検出され
て保存部３０８に保存された前フレーム画像の境界と、境界検出部３０２により検出され
た現フレーム画像の境界とは、それぞれ図１５の（３）に示される通りとなる。
したがって、適用境界決定部３０４によって決定される適用境界は、図１６の（４）で
示される通りとなる。

第２実施形態に係る映像処理回路３０では、現フレームにおける暗画素と明画素との境
界のうち、前フレームにおける境界から変化している部分に接している暗画素が階調レベ
ルｃ1に置換されて、映像信号Ｖid-outとして出力される。
このため、図１５の（２）で示される画像は、第２実施形態に係る映像処理回路３０に
よって図１６の（５ａ）に示されるような階調レベルに補正される。

ところで、リバースチルトドメインに起因する表示品位の低下は、
（１）暗画素と明画素とが液晶パネル１００で隣接したときに、その暗画素および明画素
のうち、印加電圧が低い方の画素において（印加電圧が高い方の画素からの）横電界の影
響を受けて、配向状態が乱れる結果、
（２）印加電圧が変化したときに、液晶素子が、変化後の印加電圧に応じた透過率になら
ない、
ことによって発生する、と考えられている。
第１実施形態では、このうち、（１）の暗画素と明画素とが隣接しそうなときを映像信
号Ｖid-inの解析により検出して、ノーマリーブラックモードにおいて暗画素の印加電圧
を一律に高くするように補正する構成とした。ただし、液晶素子への印加電圧の補正、す
なわち、階調レベルの置換は、上位装置から供給される映像信号Ｖid-inが有する情報の
損失を意味するので、できればこのような損失は抑えたい。

第２実施形態によれば、現フレームにおいて明画素に隣接する暗画素であっても、その
暗画素と明画素との境界が前フレームにおける境界から変化していない部分に接している
暗画素については、印加電圧が大きく変化せず、境界の移動もないことから階調レベルｃ
1に置換しない構成としている。
一方、第２実施形態では、前フレームとの比較によって新たに生じた境界に接すること
になった暗画素については、すなわち（１）の暗画素および明画素のうち、（２）の、前
フレームから印加電圧が変化する暗画素については、新たな境界によって横電界の影響を
受けることから階調レベルｃ1に置換する構成となっている。
したがって、第２実施形態では、第１実施形態と比較して、リバースチルトドメインに
起因する表示品位の低下を抑える点では同等であり、さらに、階調レベルの置換回数が少
なくなるので、映像信号Ｖid-inが有する情報の損失を小さくさせることが可能となる。

なお、図１６の（５ａ）において、※２で記した画素については、適用境界に接してい
る、と考えて、階調レベルｃ1に置換するとしたが、この例では暗画素のパターンが水平
方向に移動することや、明画素と対角の位置にあることを考えると、横電界の影響は小さ
いと考えられる。このため、※２で記した画素については、階調レベルｃ1に置換しない
構成としても良い。

＜第２実施形態の応用・変形例＞
第２実施形態においても、第１実施形態の応用・変形例と同様に、適用境界に接する２
画素を補正することが可能である。
図１７は、第２実施形態の応用・変形例に係る映像処理回路の構成を示すブロック図で
ある。図１７に示される構成が図１３に示した構成と相違する部分は、算出部３１５が追
加された点と、判別部３１０の判別内容が変更された点とにある。
詳細には、ノーマリーブラックモードを例にとると、算出部３１５は、遅延した映像信
号Ｖid-dの画素が適用境界決定部３０４によって決定された適用境界に接している場合に
、第１に、当該画素が暗画素であれば階調レベルｃaを出力し、第２に、当該画素が明画
素であれば、第１実施形態の応用・変形例（その１）と同様にして階調レベルｃbを算出
して出力する。

なお、階調レベルｃa、ｃbについては、第１実施形態の応用・変形例と同様である。ま
た、図１７における判別部３１０は、遅延した映像信号Ｖid-dで示される画素が適用境界
、すなわち現フレームで検出された境界のうち、１フレームから変化した境界に接してい
るか否かについてのみ判別する。
このような構成において、判別部３１０から出力されるフラグＱが「１」であれば、そ
れは、映像信号Ｖid-dの画素が適用境界に接している、ということである。このため、フ
ラグＱが「１」であれば、映像信号Ｖid-dは、算出部３１５から出力される階調レベルに
置換されて、映像信号Ｖid-outとして出力される。決定された適用境界では、暗画素と明
画素とが隣接しているが、算出部３１５は、このうち暗画素であれば階調レベルｃaを出
力し、明画素でなれば階調レベルｃbを算出して出力する。

図１７に示した映像処理回路３０による補正処理の具体例について説明する。
現フレームに対し１フレーム前の映像信号で示される画像が例えば図１５の（１）に示
される通りであって、現フレームの映像信号Ｖid-inで示される画像が例えば図１５の（
２）に示される通りである場合、前フレーム画像の境界と、現フレーム画像の境界とは、
それぞれ図１５の（３）に示される通りであるので、適用境界決定部３０４によって決定
される適用境界は、図１６の（４）で示される通りとなる。

第２実施形態の応用・変形例に係る映像処理回路３０では、現フレームにおける暗画素
と明画素との境界のうち、前フレームにおける境界から変化している部分に接している暗
画素が階調レベルｃaに置換されるとともに、明画素が階調レベルｃbに置換されて、映像
信号Ｖid-outとして出力される。このため、図１５の（２）で示される画像は、第２実施
形態の応用・変形例に係る映像処理回路３０によって図１６の（５ｂ）に示されるような
階調レベルに補正される。

したがって、第２実施形態の応用・変形例に係る映像処理回路によれば、リバースチル
トドメインに起因する表示上の不具合の発生を事前に回避しつつ、ユーザーに視認される
輪郭部分が映像信号Ｖid-inで示される画像からシフトしてしまうことを抑えることも可
能となる。

なお、図１６の（５ｂ）において、※２で記した画素については、図１６の（５ａ）と
同様に、階調レベルｃ1に置換しない構成としても良い。また、図１６の（５ｂ）におい
て、※３で記した画素については適用境界に接している、と考えて、階調レベルｃ1に置
換するとしたが、この例では暗画素のパターンが水平方向に移動するので、横電界の影響
は小さく、輪郭に与える影響も少ないと考えられる。このため、※３で記した画素につい
ては、階調レベルｃbに置換しないで、映像信号Ｖid-dで示される階調レベルで出力する
構成としても良い。

第２実施形態では、境界を挟んで接する画素のうち、印加電圧の低い方の画素の階調レ
ベルを補正する構成とし、第２実施形態の応用・変形例では、境界を挟んで接する２画素
の階調レベルを補正する構成としたが、３画素以上の階調レベルを補正する構成としても
良い。特に、リバースチルトドメインは一旦発生すると、縦電界が弱い部分にわたって拡
がる傾向がある。また、暗画素となる領域がゆっくり移動する場合に、３画素以上の階調
レベルを補正すれば、補正される期間が長くなるので、リバースチルトドメインを抑える
意味で効果である。このため、横電界が強くなる境界付近にある画素については、１画素
よりも２画素、２画素よりも３画素以上のように、より多くの画素にわたって補正するこ
とが好ましい。

上述した各実施形態において、映像信号Ｖid-inは、画素の階調レベルを指定するもの
としたが、液晶素子の印加電圧を直接的に指定するものとしても良い。映像信号Ｖid-in
が液晶素子の印加電圧を指定する場合、指定される印加電圧によって境界を判別して、電
圧を補正する構成とすれば良い。
また、各実施形態において、液晶素子１２０は、透過型に限られず、反射型であっても
良い。さらに、液晶素子１２０は、ノーマリーブラックモードに限られず、ノーマリーホ
ワイトモードでもよいのは上述した通りである。

＜電子機器＞
次に、上述した実施形態に係る液晶表示装置を用いた電子機器の一例として、液晶パネ
ル１００をライトバルブとして用いた投射型表示装置（プロジェクター）について説明す
る。図１８は、このプロジェクターの構成を示す平面図である。
この図に示されるように、プロジェクター２１００の内部には、ハロゲンランプ等の白
色光源からなるランプユニット２１０２が設けられている。このランプユニット２１０２
から射出された投射光は、内部に配置された３枚のミラー２１０６および２枚のダイクロ
イックミラー２１０８によってＲ（赤）色、Ｇ（緑）色、Ｂ（青）色の３原色に分離され
て、各原色に対応するライトバルブ１００Ｒ、１００Ｇおよび１００Ｂにそれぞれ導かれ
る。なお、Ｂ色の光は、他のＲ色やＧ色と比較すると、光路が長いので、その損失を防ぐ
ために、入射レンズ２１２２、リレーレンズ２１２３および出射レンズ２１２４からなる
リレーレンズ系２１２１を介して導かれる。

このプロジェクター２１００では、液晶パネル１００を含む液晶表示装置が、Ｒ色、Ｇ
色、Ｂ色のそれぞれに対応して３組設けられる。ライトバルブ１００Ｒ、１００Ｇおよび
１００Ｂの構成は、上述した液晶パネル１００と同様である。Ｒ色、Ｇ色、Ｂ色のそれぞ
れの原色成分の階調レベルを指定するに映像信号がそれぞれ外部上位回路から供給されて
、ライトバルブ１００Ｒ、１００Ｇおよび１００がそれぞれ駆動される構成となっている
。
ライトバルブ１００Ｒ、１００Ｇ、１００Ｂによってそれぞれ変調された光は、ダイク
ロイックプリズム２１１２に３方向から入射する。そして、このダイクロイックプリズム
２１１２において、Ｒ色およびＢ色の光は９０度に屈折する一方、Ｇ色の光は直進する。
したがって、各原色の画像が合成された後、スクリーン２１２０には、投射レンズ２１１
４によってカラー画像が投射されることとなる。

なお、ライトバルブ１００Ｒ、１００Ｇおよび１００Ｂには、ダイクロイックミラー２
１０８によって、Ｒ色、Ｇ色、Ｂ色のそれぞれに対応する光が入射するので、カラーフィ
ルタを設ける必要はない。また、ライトバルブ１００Ｒ、１００Ｂの透過像は、ダイクロ
イックプリズム２１１２により反射した後に投射されるのに対し、ライトバルブ１００Ｇ
の透過像はそのまま投射されるので、ライトバルブ１００Ｒ、１００Ｂによる水平走査方
向は、ライトバルブ１００Ｇによる水平走査方向と逆向きにして、左右を反転させた像を
表示する構成となっている。

電子機器としては、図１８を参照して説明したプロジェクターの他にも、テレビジョン
や、ビューファインダー型・モニタ直視型のビデオテープレコーダー、カーナビゲーショ
ン装置、ページャー、電子手帳、電卓、ワードプロセッサー、ワークステーション、テレ
ビ電話、ＰＯＳ端末、デジタルスチルカメラ、携帯電話機、タッチパネルを備えた機器等
などが挙げられる。そして、これらの各種の電子機器に対して、上記液晶表示装置が適用
可能なのは言うまでもない。

１…液晶表示装置、３０…映像処理回路、１００…液晶パネル、１００ａ…素子基板、１
００ｂ…対向基板、１０５…液晶、１０８…コモン電極、１１８…画素電極、１２０…液
晶素子、３０２…境界検出部、３１０…判別部、３０６…境界検出部、３０８…保存部、
３１０…判別部、３１４…セレクター、３１６…セレクター、３１６…Ｄ／Ａ変換器、２
１００…プロジェクター

Claims (7)

1. 画素毎に液晶素子の印加電圧を指定する映像信号を入力するとともに、処理した映像信
   号に基づいて前記液晶素子の印加電圧をそれぞれ規定する映像処理回路であって、
   現フレームの映像信号を解析することによって、当該映像信号で指定される印加電圧が
   第１電圧を下回る第１画素と、前記印加電圧が前記第１電圧よりも大きい第２電圧以上で
   ある第２画素との境界を検出する第１境界検出部と、
   現フレームよりも前のフレームの映像信号を解析することによって、前記第１画素と前
   記第２画素との境界を検出する第２境界検出部と、
   前記第１境界検出部によって検出された境界のうち、前記第２境界検出部によって検出
   された境界から変化した部分に接する第１画素に対応する液晶素子への印加電圧を、前記
   現フレームの映像信号で指定される印加電圧から、前記第１電圧以上前記第２電圧を下回
   る第３電圧に補正する補正部と、
   を備えることを特徴とする映像処理回路。
2. 前記補正部は、
   前記第１境界検出部によって検出された境界のうち、前記第２境界検出部によって検出
   された境界から変化した部分に接する第２画素に対応する液晶素子への印加電圧を、前記
   第３電圧よりも高く、前記第２電圧を下回る第４電圧に補正する
   ことを特徴とする請求項１に記載の映像処理回路。
3. 前記補正部は、
   前記第１境界検出部によって検出された境界のうち、前記第２境界検出部によって検出
   された境界から変化した部分に接しない画素に対応する液晶素子への印加電圧を、前記現
   フレームの映像信号で指定される印加電圧とする
   ことを特徴とする請求項１または２に記載の映像処理回路。
4. 画素毎に液晶素子の印加電圧を指定する映像信号を入力するとともに、処理した映像信
   号に基づいて前記液晶素子の印加電圧をそれぞれ規定する映像処理回路であって、
   現フレームの映像信号を解析することによって、当該映像信号で指定される印加電圧が
   第１電圧を下回る第１画素と、前記印加電圧が前記第１電圧よりも大きい第２電圧以上で
   ある第２画素との境界を検出する境界検出部と、
   検出された境界に接する第２画素に対応する液晶素子への印加電圧を、前記現フレーム
   の映像信号で指定される印加電圧から低くするように補正する補正部と、
   を備えることを特徴とする映像処理回路。
5. 画素毎に液晶素子の印加電圧を指定する映像信号を入力するとともに、処理した映像信
   号に基づいて前記液晶素子の印加電圧をそれぞれ規定する映像処理方法であって、
   現フレームの映像信号を解析することによって、当該映像信号で指定される印加電圧が
   第１電圧を下回る第１画素と、前記印加電圧が前記第１電圧よりも大きい第２電圧以上で
   ある第２画素との境界を検出し、
   現フレームよりも前のフレームの映像信号を解析することによって、前記第１画素と前
   記第２画素との境界を検出し、
   現フレームで検出された境界のうち、前フレームで検出された境界から変化した部分に
   接する第１画素に対応する液晶素子への印加電圧を、前記現フレームの映像信号で指定さ
   れる印加電圧から、前記第１電圧以上前記第２電圧を下回る第３電圧に補正する
   ことを特徴とする映像処理方法。
6. 第１基板に複数の画素の各々に対応して設けられた画素電極と第２基板に設けられたコ
   モン電極とにより液晶が挟持された液晶素子を有する液晶パネルと、
   画素毎に前記液晶素子の印加電圧を指定する映像信号を入力するとともに、処理した映
   像信号に基づいて前記液晶素子の印加電圧をそれぞれ規定する映像処理回路とを、有し、
   前記映像処理回路は、
   現フレームの映像信号を解析することによって、当該映像信号で指定される印加電圧が
   第１電圧を下回る第１画素と、前記印加電圧が前記第１電圧よりも大きい第２電圧以上で
   ある第２画素との境界を検出する第１境界検出部と、
   現フレームよりも前のフレームの映像信号を解析することによって、前記第１画素と前
   記第２画素との境界を検出する第２境界検出部と、
   前記第１境界検出部によって検出された境界のうち、前記第２境界検出部によって検出
   された境界から変化した部分に接する第１画素に対応する液晶素子への印加電圧を、前記
   現フレームの映像信号で指定される印加電圧から、前記第１電圧以上前記第２電圧を下回
   る第３電圧に補正する補正部と、
   を備えることを特徴とする液晶表示装置。
7. 請求項６に記載された液晶表示装置を有することを特徴とする電子機器。

Images