JP7036090B2 - 液晶表示装置および電子機器 - Google Patents

Description

本発明は、液晶表示装置および電子機器に関する。

プロジェクターのライトバルブ等として、液晶表示装置が用いられている。液晶表示装置が備える液晶パネルにおいて、複数の画素電極が、水平方向と垂直方向とに配列されている。各画素電極には、画像信号に基づいて、所定の電圧が印加される。水平方向または垂直方向に並ぶ画素電極間で、異なる電圧が印加されることに起因して、横電界が生じる。横電界に起因して、液晶の配向が乱れた領域であるリバースチルトドメインが発生することがある。リバースチルトドメインの発生を抑制するために、画像信号を補正する技術が提案されている（例えば特許文献１参照）。

特許第５４５４０９２号公報

ところで、液晶パネルには、各画素の開口領域（透光領域）を画定するように、水平方向と垂直方向とに延びて平面視において交差する遮光膜が設けられている。これらの遮光膜は、例えば走査線とデータ線とにより形成される。走査線の幅とデータ線の幅とは、必ずしも等しくはない。

詳細は後述するように、本願発明者の検討によれば、交差する遮光膜のうち、相対的に幅の狭い方の遮光膜の近傍に発生するリバースチルトドメインは、相対的に幅の広い方の遮光膜の近傍に発生するリバースチルトドメインよりも、画素の開口領域内で視認されやすいことがわかった。

本発明は、上述した事情に鑑みてなされたものであり、交差する遮光膜のうち幅の狭い方の遮光膜の近傍においてリバースチルトドメインが視認されやすい状況を抑制することができる技術を提供することを、解決課題の一つとする。

以上の課題を解決するため、本発明に係る液晶表示装置の一態様は、第１方向と当該第１方向に交差する第２方向とに配列された複数の画素電極が設けられた素子基板と、共通電極が設けられた対向基板と、前記素子基板と前記対向基板とに挟持された液晶層と、前記画素電極の辺に沿って前記第１方向に延びた第１遮光膜、および、前記画素電極の辺に沿って前記第２方向に延びた第２遮光膜と、を有し、当該第２遮光膜の幅と比べて当該第１遮光膜の幅が狭い、液晶パネルと、並んだ２つの前記画素電極の各々に印加すべき電圧同士の差が所定値以上であってリバースチルトドメインが発生すると判定される画素電極の組を、入力画像信号に基づいて特定し、当該特定された画素電極の組における印加電圧の差が減少するように、当該入力画像信号を補正する補正部と、前記補正部で補正された入力画像信号に基づいて、前記複数の画素電極に電圧を印加する駆動部と、を備え、前記補正部は、前記特定された画素電極の組に含まれる２つの画素電極が前記第２方向に並ぶ場合は、当該２つの画素電極が前記第１方向に並ぶとした場合に行われる補正と比べて、前記印加電圧の差の減少量が大きくなるように、前記入力画像信号を補正し、前記特定された画素電極の組に含まれる２つの画素電極が前記第１方向に並ぶ場合は、当該２つの画素電極が前記第２方向に並ぶとした場合に行われる補正と比べて、前記印加電圧の差の減少量が小さくなるように、前記入力画像信号を補正する。

前記態様によれば、補正部で特定された画素電極の組に含まれる２つの画素電極が、第２方向に並ぶ場合は、印加電圧の差の減少量が大きい補正を行うことで、第１方向と比べて第２方向においてリバースチルトドメインが視認されやすい状況を抑制できる。また、補正部で特定された画素電極の組に含まれる２つの画素電極が第１方向に並ぶ場合は、印加電圧の差の減少量が小さい補正を行うことで、補正に起因する表示状態の変化を抑制できる。

以上の課題を解決するため、本発明に係る液晶表示装置の一態様は、第１方向と当該第１方向に交差する第２方向とに配列された複数の画素電極が設けられた素子基板と、共通電極が設けられた対向基板と、前記素子基板と前記対向基板とに挟持された液晶層と、前記画素電極の辺に沿って前記第１方向に延びた第１遮光膜、および、前記画素電極の辺に沿って前記第２方向に延びた第２遮光膜と、を有し、当該第２遮光膜の幅と比べて当該第１遮光膜の幅が狭い、液晶パネルと、入力画像信号に基づいて、前記複数の画素電極に電圧を印加する信号処理部と、を備え、前記信号処理部は、前記入力画像信号として、前記複数の画素電極のうち第１画素電極に対応する画素は第１の階調レベルで表示し、残りの他の画素電極に対応する画素は前記第１の階調レベルと比べて小さい第２の階調レベルで表示する画像信号、または、前記複数の画素電極のうち第１画素電極に対応する画素は第３の階調レベルで表示し、残りの他の画素電極に対応する画素は前記第３の階調レベルと比べて大きい第４の階調レベルで表示する画像信号、が入力された場合に、当該第１画素電極と、当該第１画素電極に対し前記第１方向においてリバースチルトドメインが発生しやすい側に並んだ第２画素電極との印加電圧の差である第１印加電圧差、当該第１画素電極と、当該第１画素電極に対し前記第１方向においてリバースチルトドメインが発生しにくい側に並んだ第３画素電極との印加電圧の差である第２印加電圧差、当該第１画素電極と、当該第１画素電極に対し前記第２方向においてリバースチルトドメインが発生しやすい側に並んだ第４画素電極との印加電圧の差である第３印加電圧差、および、当該第１画素電極と、当該第１画素電極に対し前記第２方向においてリバースチルトドメインが発生しにくい側に並んだ第５画素電極との印加電圧の差である第４印加電圧差、について、前記第２印加電圧差と比べて前記第１印加電圧差が小さく、前記第４印加電圧差と比べて前記第３印加電圧差が小さく、かつ、前記第１印加電圧差と比べて前記第３印加電圧差が小さくなるように、前記入力画像信号を補正して、前記複数の画素電極に電圧を印加する。

前記態様によれば、第１印加電圧差と比べて第３印加電圧差を小さくすることで、第１方向と比べて第２方向においてリバースチルトドメインが視認されやすい状況を抑制できる。

以上の課題を解決するため、本発明に係る液晶表示装置の一態様は、第１方向と当該第１方向に交差する第２方向とに配列された複数の画素電極が設けられた素子基板と、共通電極が設けられた対向基板と、前記素子基板と前記対向基板とに挟持された液晶層と、前記画素電極の辺に沿って前記第１方向に延びた第１遮光膜、および、前記画素電極の辺に沿って前記第２方向に延びた第２遮光膜と、を有し、当該第２遮光膜の幅と比べて当該第１遮光膜の幅が狭い、液晶パネルと、入力画像信号に基づいて、前記複数の画素電極に電圧を印加する信号処理部と、を備え、前記信号処理部は、前記入力画像信号として、前記複数の画素電極のうち第１画素電極に対応する画素は第１の階調レベルで表示し、残りの他の画素電極に対応する画素は前記第１の階調レベルと比べて小さい第２の階調レベルで表示する画像信号、または、前記複数の画素電極のうち第１画素電極に対応する画素は第３の階調レベルで表示し、残りの他の画素電極に対応する画素は前記第３の階調レベルと比べて大きい第４の階調レベルで表示する画像信号、が入力された場合に、当該第１画素電極に対応する画素と、当該第１画素電極と前記第１方向においてリバースチルトドメインが発生しやすい側に並んだ第２画素電極に対応する画素との透過率の差である第１透過率差、当該第１画素電極に対応する画素と、当該第１画素電極と前記第１方向においてリバースチルトドメインが発生しにくい側に並んだ第３画素電極に対応する画素との透過率の差である第２透過率差、当該第１画素電極に対応する画素と、当該第１画素電極と前記第２方向においてリバースチルトドメインが発生しやすい側に並んだ第４画素電極に対応する画素との透過率の差である第３透過率差、および、当該第１画素電極に対応する画素と、当該第１画素電極と前記第２方向においてリバースチルトドメインが発生しにくい側に並んだ第５画素電極に対応する画素との透過率の差である第４透過率差、について、前記第２透過率差と比べて前記第１透過率差が小さく、前記第４透過率差と比べて前記第３透過率差が小さく、かつ、前記第１透過率差と比べて前記第３透過率差が小さくなるように、前記入力画像信号を補正して、前記複数の画素電極に電圧を印加する。

前記態様によれば、第１透過率差と比べて第３透過率差を小さくすることで、第１方向と比べて第２方向においてリバースチルトドメインが視認されやすい状況を抑制できる。

以上の課題を解決するため、本発明に係る電子機器の一態様は、上述した液晶表示装置を備える。

前記態様によれば、電子機器が上述した液晶表示装置を備えることで、第１方向と比べて第２方向においてリバースチルトドメインが視認されやすい状況を抑制できる。

実施形態による液晶表示装置の全体構成を示すブロック図である。 画素の配列を示す概略平面図である。 第１実施形態における１画素の近傍を拡大して示す概略平面図である。 画像処理回路の構成を示すブロック図である。 補正の例１における画素の配列を示す概略平面図である。 補正の例２における画素の配列を示す概略平面図である。 補正の例３における画素の配列を示す概略平面図である。 補正の例４における画素の配列を示す概略平面図である。 第２実施形態における１画素の近傍を拡大して示す概略平面図である。 補正の例５における画素の配列を示す概略平面図である。 １画素の遮光膜を示す概略平面図である。 試験の例を示す表示領域の概略平面図である。 応用例によるプロジェクターの光学系を示す模式図である。

以下、この発明の好適な実施の形態を、添付図面等を参照しながら詳細に説明する。ただし、各図において、各部の寸法および縮尺は、実際のものと適宜に異ならせてある。また、以下に述べる実施の形態は、本発明の好適な具体例であるから、技術的に好ましい種々の限定が付されているが、本発明の範囲は、以下の説明において特に本発明を限定する旨の記載がない限り、これらの形態に限られるものではない。

＜第１実施形態＞
本発明の第１実施形態による液晶表示装置１０について説明する。まず、液晶表示装置１０の全体的な構成について説明する。図１は、液晶表示装置１０の全体構成を示すブロック図である。液晶表示装置１０は、液晶パネル１００と、信号処理部４００とを有する。

液晶パネル１００は、素子基板１１０と、対向基板１５０と、液晶層１７０とを有する。素子基板１１０と対向基板１５０とは一定の間隙を保って貼り合わせられ、液晶層１７０は素子基板１１０と対向基板１５０との間に挟持されている。液晶パネル１００の表示領域１０１内に、複数の画素１０２が、水平方向（Ｘ方向）と垂直方向（Ｙ方向）とに配列されている。画素１０２の、Ｘ方向に並んだ配列を行と呼び、Ｙ方向に並んだ配列を列と呼ぶこととする。

素子基板１１０は、画素電極１２０と、薄膜トランジスター（ＴＦＴ）１３０と、走査線１４１と、データ線１４２とを有する。画素電極１２０とＴＦＴ１３０とは、画素１０２ごとに設けられている。各画素電極１２０は、透光性の導電材料で形成され、Ｘ方向に延びる一対の辺とＹ方向に延びる一対の辺とを有する矩形状である。

走査線１４１は、画素１０２の行ごとに設けられ、画素１０２の隣接する行と行の間に配置され、行方向に（Ｘ方向に）延び、遮光性の導電材料で形成された配線である。データ線１４２は、画素１０２の列ごとに設けられ、画素１０２の隣接する列と列の間に配置され、列方向に（Ｙ方向に）延び、遮光性の導電材料で形成された配線である。各ＴＦＴ１３０において、ゲート電極は、走査線１４１と電気的に接続され、ソース電極は、データ線１４２と電気的に接続され、ドレイン電極は、画素電極１２０と電気的に接続されている。

対向基板１５０は、共通電極１６０を有する。共通電極１６０は、透光性の導電材料で形成され、対向基板１５０の全面に亘って形成されている。共通電極１６０には、電圧ＬＣｃｏｍが印加される。本例では、電圧ＬＣｃｏｍを０Ｖとする。液晶層１７０は、正または負の誘電異方性を有する液晶で形成されている。液晶パネル１００は、例えば、ＴＮ（Twisted Nematic）モードやＶＡ（Vertical Alignment）モードで動作する。液晶の配向方位を制御するために、素子基板１１０および対向基板１５０のそれぞれに、配向膜が形成されている。液晶パネル１００は、素子基板１１０の外側に配置された偏光板と、対向基板１５０の外側に配置された偏光板とに挟まれた状態で、表示装置として使用される。

信号処理部４００は、制御部２００と、駆動部３００とを有する。以下説明するように、信号処理部４００は、入力画像信号（以下、画像信号とも呼ぶ）Ｖｉａに基づいて、複数の画素電極１２０に電圧を印加する。制御部２００には、上位装置から画像信号Ｖｉａが同期信号Ｓｙｎｃに同期して供給される。画像信号Ｖｉａは、液晶パネル１００における各画素１０２の階調レベルをそれぞれ指定するデジタルデータであり、同期信号Ｓｙｎｃに含まれる垂直走査信号、水平走査信号およびドットクロック信号にしたがった走査の順番で供給される。画像信号Ｖｉａは階調レベルを指定するが、階調レベルに応じて各画素１０２の画素電極１２０への印加電圧が定まるので、画像信号Ｖｉａは、画素電極１２０への印加電圧を指定する信号と捉えてもよい。

制御部２００は、走査制御回路２１０と、画像処理回路２２０とを有する。走査制御回路２１０は、各種の制御信号を生成するとともに、同期信号Ｓｙｎｃに同期して各部を制御する。画像処理回路２２０は、デジタルの画像信号Ｖｉａを処理して、アナログの画像信号Ｖｘを出力する。また、画像処理回路２２０は、画像信号Ｖｉａを補正する。画像処理回路２２０について、詳細は後述する。

駆動部３００は、走査線駆動回路３１０と、データ線駆動回路３２０とを有する。走査線駆動回路３１０は、走査制御回路２１０から与えられる制御信号Ｙｃｔｒにしたがって、走査線１４１に、走査信号Ｙ１、Ｙ２、Ｙ３、・・・、Ｙｍを供給する。データ線駆動回路３２０は、走査制御回路２１０から与えられる制御信号Ｘｃｔｒにしたがって、データ線１４２に、データ信号Ｘ１、Ｘ２、Ｘ３、・・・、Ｘｎを供給する。データ信号Ｘ１、Ｘ２、Ｘ３、・・・、Ｘｎは、画像処理回路２２０から供給される画像信号Ｖｘに基づいて生成される。

走査信号Ｙ１、Ｙ２、Ｙ３、・・・、Ｙｍに応じて、所定のタイミングでＴＦＴ１３０がオン状態にされることで、データ信号Ｘ１、Ｘ２、Ｘ３、・・・、Ｘｎは、画素電極１２０に書き込まれる。つまり、画素電極１２０に、データ信号に対応する電圧が印加される。書き込まれたデータ信号は、画素電極１２０と共通電極１６０との間に形成される液晶容量で所定期間保持される。なお、書き込まれたデータ信号のリークを抑制するために、各画素１０２に蓄積容量が設けられていてもよい。

このように、各画素１０２において、画素電極１２０に電圧が印加され、印加された電圧レベルに応じて液晶層１７０の配向状態が変化することで、液晶層１７０に入射した光が変調されて、階調表示が可能となる。

次に、液晶パネル１００の構造の詳細について説明する。また併せて、液晶層１７０に生じるリバースチルトドメインについて説明する。以下、ノーマリーブラックモードでの動作について説明する。図２は、画素１０２の配列を示す概略的な平面図である。画素電極１２０の表面に対して垂直な方向、または、共通電極１６０の表面に対して垂直な方向から液晶パネル１００を見ることを、平面視と称する。

図２は、画素Ｐ０と、画素Ｐ０に対してＸ方向の一方側（紙面右側）に並んだ画素ＰＲ１と、画素Ｐ０に対してＸ方向の他方側（紙面左側）に並んだ画素ＰＬ１と、画素Ｐ０に対してＹ方向の一方側（紙面下側）に並んだ画素ＰＤ１と、画素Ｐ０に対してＹ方向の他方側（紙面上側）に並んだ画素ＰＵ１とを示す。画素Ｐ０、ＰＲ１、ＰＬ１、ＰＤ１およびＰＵ１のそれぞれに、画素電極Ｅ０、ＥＲ１、ＥＬ１、ＥＤ１およびＥＵ１が設けられている。画素Ｐ０、ＰＲ１、ＰＬ１、ＰＤ１およびＰＵ１の輪郭を二点鎖線で示し、画素電極Ｅ０、ＥＲ１、ＥＬ１、ＥＤ１およびＥＵ１の輪郭を破線で示す。

図２に示す例において、画素Ｐ０は、表現可能な最も大きい階調レベルで表示されている。つまり、画素電極Ｅ０に、印加可能な最も大きい電圧（例えば５Ｖ）が印加されている。また、残りの他の画素ＰＲ１、ＰＬ１、ＰＤ１およびＰＵ１は、表現可能な最も小さい階調レベルで表示されている。つまり、画素電極ＥＲ１、ＥＬ１、ＥＤ１およびＥＵ１に、印加可能な最も小さい電圧（例えば０Ｖ）が印加されている。なお、表現可能な最も大きい階調レベルに対応する印加電圧は、液晶表示装置１０の動作モードによって異なってよい。例えば、ある動作モードで表現可能な最も大きい階調レベルに対応する印加電圧は５Ｖであり、他の動作モードで表現可能な最も大きい階調レベルに対応する印加電圧は４Ｖであってよい。

液晶表示装置に係る技術において、隣接する画素電極間で印加電圧の差（横電界）が大きくなることに起因して、隣接する辺に概ね沿う形状で、液晶の配向が乱れた領域であるリバースチルトドメイン（以下、ドメインとも呼ぶ）が発生することが知られている。ただし、横電界の大きさが同じであっても、ある向きに隣接する画素電極側にはドメインが発生しやすいが、それと反対向きに隣接する画素電極側にはドメインが発生しにくい、という傾向がある。なお、斜め方向に配置された画素電極間では、ドメインの発生は特に問題とならない。

図２の例は、画素電極Ｅ０と、画素電極Ｅ０にＸ方向で隣接する画素電極ＥＲ１およびＥＬ１のそれぞれとの間で、同様に大きな横電界が生じているが、画素電極ＥＲ１側にはドメインＲＴＸが発生し、画素電極ＥＬ１側にはドメインが発生していない状況を示す。また、図２の例は、画素電極Ｅ０と、画素電極Ｅ０にＹ方向で隣接する画素電極ＥＤ１およびＥＵ１のそれぞれとの間で、同様に大きな横電界が生じているが、画素電極ＥＤ１側にはドメインＲＴＹが発生し、画素電極ＥＵ１側にはドメインが発生していない状況を示す。ドメインＲＴＸ、ＲＴＹは、右上がりのハッチングを付して示す。ドメインＲＴＸ、ＲＴＹは、大きい階調レベルで表示された画素Ｐ０において、明るさが低下した領域として視認されやすい。

走査線１４１は、Ｙ方向において相互に隣接する画素１０２同士の境界上に配置されており、Ｙ方向に隣接する画素１０２のうち下側の画素１０２に設けられた画素電極１２０の上端部と、上側の画素１０２に設けられた画素電極１２０の下端部とに重なる幅で設けられている。データ線１４２は、Ｘ方向において相互に隣接する画素１０２同士の境界上に配置されており、Ｘ方向に隣接する画素１０２のうち右側の画素１０２に設けられた画素電極１２０の左端部と、左側の画素１０２に設けられた画素電極１２０の右端部とに重なる幅で設けられている。

走査線１４１は、画素電極１２０のＸ方向に延びる辺に沿ってＸ方向に延びた遮光膜を構成する。データ線１４２は、平面視において走査線１４１と交差し、画素電極１２０のＹ方向に延びる辺に沿ってＹ方向に延びた遮光膜を構成する。平面視において走査線１４１とデータ線１４２とに囲まれた、画素電極１２０の（画素１０２の）内部の領域は、光が透過する開口領域（透光領域）１０３となる。一方、平面視において走査線１４１またはデータ線１４２が設けられた領域は、画素１０２同士の境界部分において光が遮光される非開口領域（遮光領域）１０４となる。

図３は、図２における画素Ｐ０の近傍を拡大して示す概略的な平面図である。第１実施形態において、液晶パネル１００が有する走査線１４１およびデータ線１４２は、データ線１４２の幅（Ｘ方向の寸法）ｗｘと比べて、走査線１４１の幅（Ｙ方向の寸法）ｗｙが狭い態様で設けられている。

ドメインＲＴＸは、Ｘ方向に隣接する画素電極Ｅ０と画素電極ＥＲ１との間に（画素電極Ｅ０、ＥＲ１の相互に対向する辺の近傍に）、画素電極Ｅ０のＹ方向に延びる辺に沿って発生している。ドメインＲＴＸの幅（Ｘ方向の寸法）をｄｘとする。ドメインＲＴＹは、Ｙ方向に隣接する画素電極Ｅ０と画素電極ＥＤ１との間に（画素電極Ｅ０、ＥＤ１の相互に対向する辺の近傍に）、画素電極Ｅ０のＸ方向に延びる辺に沿って発生している。ドメインＲＴＹの幅（Ｙ方向の寸法）をｄｙとする。

液晶層１７０における液晶の配向方位１７１は、ドメインＲＴＸが沿う画素電極Ｅ０の辺と、ドメインＲＴＸが沿う画素電極Ｅ０の辺とがなす角を二等分する方向に沿い、Ｘ方向およびＹ方向のそれぞれと４５°をなす。液晶の配向方位１７１が、Ｘ方向およびＹ方向のそれぞれと等しい角度（すなわち４５°）をなすように設定されていることで、Ｘ方向に隣接する画素１０２間で生じるドメインＲＴＸと、Ｙ方向に隣接する画素１０２間で生じるドメインＲＴＹとは同様な条件で発生して、ドメインＲＴＸの幅ｄｘとドメインＲＴＹの幅ｄｙとは等しくなる。

走査線１４１の幅ｗｙがデータ線１４２の幅ｗｘと比べて狭いことに起因して、ドメインＲＴＹが画素Ｐ０の開口領域１０３内にはみ出す幅ｄｙａは、ドメインＲＴＸが画素Ｐ０の開口領域１０３内にはみ出す幅ｄｘａと比べて広くなっている。このため、画素Ｐ０の開口領域１０３内において、ドメインＲＴＸよりもドメインＲＴＹの方が視認されやすい。

なお、以上の説明から理解されるように、図３の例とは逆に、走査線１４１およびデータ線１４２が、走査線１４１の幅ｗｙと比べてデータ線１４２の幅ｗｘが狭い態様で設けられている場合であれば、ドメインＲＴＹよりもドメインＲＴＸの方が視認されやすくなる。

つまり、相対的に幅の狭い方の（幅狭の）遮光膜（図３の例では走査線１４１）の近傍に発生するドメイン（図３の例ではドメインＲＴＹ）は、相対的に幅の広い方の（幅広の）遮光膜（図３の例ではデータ線１４２）の近傍に発生するドメイン（図３の例ではドメインＲＴＸ）と比べて視認されやすく、幅狭の遮光膜の幅方向（図３の例では、走査線１４１の幅方向であるＹ方向）は、幅広の遮光膜の幅方向（図３の例では、データ線１４２の幅方向であるＸ方向）と比べて、ドメイン（図３の例ではドメインＲＴＹ）が視認されやすい方向となる。

本実施形態による液晶表示装置１０は、詳細は後述するように、画像処理回路２２０に入力される画像信号Ｖｉａを画像処理回路２２０により補正することで、ドメイン発生を抑制する。そして、この補正において、交差する遮光膜のうち幅狭の遮光膜の幅方向に対応する、ドメインが視認されやすい方向に対して、より強い補正を行うことで、幅狭の遮光膜の近傍に発生するドメインが視認されやすいという状況を抑制する。

次に、画像処理回路２２０について説明する。また併せて、画像処理回路２２０による画像信号Ｖｉａの補正の例について説明する。図４は、画像処理回路２２０の構成を例示するブロック図である。例示の画像処理回路２２０は、フレームメモリーコントローラー（ＦＭＣ）２３０と、フレームメモリー（ＦＭ）２３１と、補正部２４０と、デジタルアナログ（Ｄ／Ａ）変換器２５０とを有する。

画像信号Ｖｉａが、上位装置からＦＭＣ２３０に供給され、ＦＭＣ２３０を介してＦＭ２３１に記憶される。ＦＭ２３１に記憶された画像信号Ｖｉａは、ＦＭＣ２３０を介して補正部２４０に供給される。

画像信号Ｖｉａは、補正部２４０によって補正される。そこで以下、補正部２４０に入力される画像信号Ｖｉａを補正前画像信号Ｖｉａと呼び、補正部２４０から出力される画像信号Ｖｉｂを補正後画像信号Ｖｉｂと呼ぶことがある。なお、補正前画像信号Ｖｉａは、後述の説明から理解されるように、ドメイン発生を抑制する必要に応じて補正される。したがって、補正前画像信号Ｖｉａは、ドメインを発生させない信号（後述のリスク境界検出部２４１で特定される画素電極１２０の組を含まない信号）である場合は、補正されなくてよい。補正前画像信号Ｖｉａが補正されない場合は、補正部２４０に入力される画像信号Ｖｉａである補正前画像信号Ｖｉａと、補正部２４０から出力される画像信号Ｖｉｂである補正後画像信号Ｖｉｂとは、一致していてよい。

補正前画像信号Ｖｉａは、各画素１０２の階調レベルを定めることにより、各画素１０２に設けられた画素電極１２０に印加すべき電圧を定める。ここで、ある画素電極１２０に「印加すべき電圧」とは、補正前画像信号Ｖｉａが指定するそのままの階調レベルに対応する印加電圧を示す。したがって、補正後画像信号Ｖｉｂにおいて、当該画素電極１２０への印加電圧が補正されている場合、実際の印加電圧は、当該「印加すべき電圧」とは異なった値となる。

補正部２４０は、リスク境界検出部２４１と、補正量設定部２４２と、補正演算部２４３とを有する。リスク境界検出部２４１に、補正前画像信号Ｖｉａが供給される。リスク境界検出部２４１は、補正前画像信号Ｖｉａに基づいて、並んだ（隣接した）２つの画素電極１２０の各々に印加すべき電圧同士の差が所定値以上であってドメインが発生すると判定される画素電極１２０の組を特定する。つまり、特定された画素電極１２０の組に含まれる２つの画素電極１２０同士の境界、すなわち、これらの画素電極１２０に対応する画素１０２同士の境界が、ドメインの発生する境界（リスク境界）として検出される。

図４に加え図５も参照して、説明を続ける。図５は、画像信号Ｖｉａの補正の例１を示す、画素１０２の配列の概略的な平面図である。図５の左側部分に、補正前画像信号Ｖｉａに対応する印加電圧（つまり「印加すべき電圧」）を示し、図５の右側部分に、補正後画像信号Ｖｉｂに対応する印加電圧を示す。各画素１０２内に、印加電圧をＶ単位で示す。

図５の左側部分に示すように、補正前画像信号Ｖｉａに対応する印加電圧は、図２に示した例と同様である。図５には、画素Ｐ０に対しＸ方向右側に配置された２つ隣の画素ＰＲ２および３つ隣の画素ＰＲ３と、画素Ｐ０に対しＸ方向左側に配置された２つ隣の画素ＰＬ２および３つ隣の画素ＰＬ３と、画素Ｐ０に対しＹ方向下側に配置された２つ隣の画素ＰＤ２および３つ隣の画素ＰＤ３と、画素Ｐ０に対しＹ方向上側に配置された２つ隣の画素ＰＵ２および３つ隣の画素ＰＵ３とを追加して示す。画素Ｐ０、ＰＲ１～ＰＲ３、ＰＬ１～ＰＬ３、ＰＤ１～ＰＤ３およびＰＵ１～ＰＵ３のそれぞれに、画素電極Ｅ０、ＥＲ１～ＥＲ３、ＥＬ１～ＥＬ３、ＥＤ１～ＥＤ３およびＥＵ１～ＥＵ３が設けられている。印加すべき電圧が５Ｖであり大きい階調レベルで表示される画素Ｐ０は、白抜きで示す。また、印加すべき電圧が０Ｖであり小さい階調レベルで表示される画素ＰＲ１～ＰＲ３、ＰＬ１～ＰＬ３、ＰＤ１～ＰＤ３およびＰＵ１～ＰＵ３は、クロスハッチングを付して示す。

図５に示す例では、リスク境界検出部２４１によって、以下のような画素電極１２０の組が特定される。印加すべき電圧同士の差の所定値は、例えば４．０Ｖとする。並んだ２つの画素電極１２０の各々に印加すべき電圧同士の差が４．０Ｖ以上であってドメインが発生すると判定される画素電極１２０の組として、画素電極Ｅ０、ＥＲ１の組、および、画素電極Ｅ０、ＥＤ１の組の２組が特定される。画素電極Ｅ０、ＥＲ１の組のように、Ｘ方向に並ぶ画素電極１２０の組を、Ｘ方向の組と呼ぶこととし、画素電極Ｅ０、ＥＤ１の組のように、Ｙ方向に並ぶ画素電極１２０の組を、Ｙ方向の組と呼ぶこととする。

なお、画素電極Ｅ０、ＥＬ１の組、および、画素電極Ｅ０、ＥＵ１の組については、並んだ２つの画素電極１２０の各々に印加すべき電圧同士の差が４．０Ｖ以上であるが、図２を参照して説明したように、ドメインは発生しないと判定される。このため、画素電極Ｅ０、ＥＬ１の組、および、画素電極Ｅ０、ＥＵ１の組は、リスク境界検出部２４１で特定される画素電極１２０の組とはならない。なお、印加すべき電圧差（横電界）が大きい場合に、どのように並んだ画素電極１２０の組においてドメインが発生するかは、液晶層１７０に設定された配向方位により判定することができる。

リスク境界検出部２４１によって特定された画素電極１２０の組（以下単に、画素電極１２０の組と呼ぶことがある）を示すデータは、補正量設定部（算出部）２４２に入力される。補正量設定部２４２は、画素電極１２０の組における印加電圧の差が減少するように、当該画素電極１２０の組に含まれる２つの画素電極１２０への印加電圧の補正量を設定（算出）する。なお、補正量は、電圧値でなく階調レベルとして設定されてもよい。

補正量設定部２４２は、水平用設定部２４２ｘと、垂直用設定部２４２ｙとを有する。Ｘ方向（つまり水平方向）の組である画素電極１２０の組に対しては、水平用設定部２４２ｘにより補正量が設定される。Ｙ方向（つまり垂直方向）の組である画素電極１２０の組に対しては、垂直用設定部２４２ｙにより補正量が設定される。

図５に示す例では、補正量設定部２４２によって、以下のような補正量が設定される。Ｘ方向の組である画素電極Ｅ０、ＥＲ１の組に対しては、水平用設定部２４２ｘにより補正量が設定される。印加すべき電圧が５Ｖである画素電極Ｅ０の補正量として－０．５Ｖが設定される。印加すべき電圧が０Ｖである画素電極ＥＲ１の補正量として＋１．０Ｖが設定される。つまり、補正後の画素電極Ｅ０の印加電圧として４．５Ｖが設定され、補正後の画素電極ＥＲ１の印加電圧として１．０Ｖが設定される。したがって、画素電極Ｅ０、ＥＲ１間の印加電圧差は、補正前の５．０Ｖから補正後の３．５Ｖに減少し、補正による印加電圧差の減少量は、１．５Ｖとなる。

Ｙ方向の組である画素電極Ｅ０、ＥＤ１の組に対しては、垂直用設定部２４２ｙにより補正量が設定される。印加すべき電圧が５Ｖである画素電極Ｅ０の補正量として－０．５Ｖが設定される。印加すべき電圧が０Ｖである画素電極ＥＤ１の補正量として＋１．５Ｖが設定される。つまり、補正後の画素電極Ｅ０の印加電圧として４．５Ｖが設定され、補正後の画素電極ＥＤ１の印加電圧として１．５Ｖが設定される。したがって、画素電極Ｅ０、ＥＤ１間の印加電圧差は、補正前の５．０Ｖから補正後の３．０Ｖに減少し、補正による印加電圧差の減少量は、２．０Ｖとなる。

補正量設定部２４２によって設定された、画素電極１２０の組に対する補正量を示すデータが、補正演算部２４３に入力される。また、補正演算部２４３には、ＦＭＣ２３０から補正前画像信号Ｖｉａが供給される。補正演算部２４３は、画素電極１２０の組に対する補正量を示すデータを用いて、補正前画像信号Ｖｉａを補正し、補正後画像信号Ｖｉｂを生成する。補正後画像信号Ｖｉｂは、Ｄ／Ａ変換器２５０によりアナログの画像信号Ｖｘに変換され、画像信号Ｖｘは、駆動部３００（データ線駆動回路３２０）に供給される。

図５に示す例では、補正量演算部２４３によって、以下のような補正後画像信号Ｖｉｂが生成される。図５の右側部分に示すように、補正後画像信号Ｖｉｂは、画素電極ＥＲ２、ＥＲ３、ＥＬ１～ＥＬ３、ＥＤ２、ＥＤ３およびＥＵ１～ＥＵ３については、補正前画像信号Ｖｉａと同様に、０Ｖの印加電圧を示す信号である。つまり、これらの画素電極に対応する画素については、補正がされていない。また、補正後画像信号Ｖｉｂは、画素電極Ｅ０、ＥＲ１およびＥＤ１については、上述のように補正前画像信号Ｖｉａから補正されて、それぞれ４．５Ｖ、１．０Ｖおよび１．５Ｖの印加電圧を示す信号となる。

以上説明したように、本実施形態では、画素電極Ｅ０、ＥＲ１およびＥＤ１の印加電圧を補正して、画素電極Ｅ０、ＥＲ１間の印加電圧差を１．５Ｖ減少させ、画素電極Ｅ０、ＥＤ１間の印加電圧差を２．０Ｖ減少させている。このように、特定された画素電極１２０の組における印加電圧の差が減少するよう、補正前画像信号Ｖｉａを補正して補正後画像信号Ｖｉｂを生成し、補正後画像信号Ｖｉｂにより液晶パネル１００を駆動することで、ドメインの発生を抑制できる。

また、本実施形態では、画素電極Ｅ０、ＥＲ１の組における印加電圧差の減少量１．５Ｖと比べ、印加すべき電圧の差がこの組と等しい画素電極Ｅ０、ＥＤ１の組における印加電圧差の減少量を、２．０Ｖと大きくしている。つまり、特定された画素電極１２０の組に含まれる２つの画素電極１２０が、Ｙ方向に並ぶ場合は、当該２つの画素電極１２０がＸ方向に並ぶとした場合に行われる補正と比べて、印加電圧の差の減少量が大きくなるように、強い補正を行っている。

これにより、視認されやすい方のドメインＲＴＹの発生を、ドメインＲＴＸの発生と比べて、より強く抑制することができる。つまり、ドメインＲＴＹの幅ｄｙをドメインＲＴＸの幅ｄｘと比べて狭くすることができる。したがって、幅狭の遮光膜である走査線１４１の近傍に発生するドメインＲＴＹが視認されやすいという状況（Ｙ方向においてドメインが視認されやすいという状況）を抑制できる。

また言い換えると、本実施形態では、特定された画素電極１２０の組に含まれる２つの画素電極１２０がＸ方向に並ぶ場合は、当該２つの画素電極１２０がＹ方向に並ぶとした場合に行われる補正と比べて、印加電圧の差の減少量が小さくなるように、補正を行っている。

これにより、データ線１４２の近傍に発生する、視認されにくい方のドメインＲＴＸの発生を抑制するための印加電圧の補正量を、小さくすることができる。画素電極１２０への印加電圧が変化することに起因して、対応する画素１０２の表示状態（透過率）は変化する。したがって、表示品位を保つ観点からは、印加電圧の補正量は小さいこと（過剰とならないこと）が好ましい。このように、印加電圧の補正量を小さくすることで、補正に起因する表示状態の変化を抑制できる。

以下、補正前画像信号Ｖｉａの補正の他の例を説明する。まず、補正の例２について説明する。図６は、補正の例２を示す、画素１０２の配列の概略的な平面図である。補正前画像信号Ｖｉａに対応する印加電圧は、図５の左側部分に示すものと同様である。図６は、補正の例２における、補正後画像信号Ｖｉｂに対応する印加電圧を示す。

補正の例１との違いについて説明する。補正の例１では、画素電極ＥＤ１の補正された印加電圧が１．５Ｖであったのに対し、補正の例２では、画素電極ＥＤ１の補正された印加電圧を１．７Ｖに増加させている。つまり、画素電極Ｅ０、ＥＤ１間の印加電圧差をさらに減少させることで、より強い補正を行っている。

また、補正の例１では、画素電極ＥＤ２は補正せず印加電圧が０Ｖであったのに対し、補正の例２では、画素電極ＥＤ２も補正して印加電圧を１．０Ｖとしている。これは、画素電極ＥＤ１の印加電圧をより増加させたことで、画素電極ＥＤ１、ＥＤ２間の印加電圧の差が過剰に大きくなって、ドメインが生じることを抑制するためである。言い換えると、画素電極ＥＤ１から、印加電圧が０Ｖから補正されていない画素電極ＥＤ３までの電圧変化を、なだらかにするためである。

この結果、補正の例２では、ドメインが視認されやすい方向（本例ではＹ方向）において印加電圧が補正されている画素電極１２０の個数（３個）が、ドメインが視認されにくい方向（本例ではＸ方向）において印加電圧が補正されている画素電極１２０の個数（２個）と比べて、多くなっている。

次に、補正の例３について説明する。図７は、補正の例３を示す、画素１０２の配列の概略的な平面図である。図７の左側部分に、補正前画像信号Ｖｉａに対応する印加電圧（つまり「印加すべき電圧」）を示し、図５の右側部分に、補正後画像信号Ｖｉｂに対応する印加電圧を示す。

補正前画像信号Ｖｉａに対応する印加電圧は、画素電極Ｅ０について０Ｖであり、残りの他の画素電極ＥＲ１～ＥＲ３、ＥＬ１～ＥＬ３、ＥＤ１～ＥＤ３およびＥＵ１～ＥＵ３について５Ｖである。リスク境界検出部２４１により、画素電極Ｅ０、ＥＲ１の組、および、画素電極Ｅ０、ＥＤ１の組が特定される。

補正量設定部２４２により、画素電極Ｅ０の補正量として＋１．０Ｖが設定され、画素電極ＥＲ１の補正量として－０．２Ｖが設定され、画素電極ＥＤ１の補正量として－０．５Ｖが設定される。つまり、補正後の画素電極Ｅ０の印加電圧として１．０Ｖが設定され、補正後の画素電極ＥＲ１の印加電圧として４．８Ｖが設定され、補正後の画素電極ＥＤ１の印加電圧として４．５Ｖが設定される。したがって、画素電極Ｅ０、ＥＲ１間の印加電圧差は、補正前の５．０Ｖから補正後の３．８Ｖに減少し、補正による印加電圧差の減少量は、１．２Ｖとなる。また、画素電極Ｅ０、ＥＤ１間の印加電圧差は、補正前の５．０Ｖから補正後の３．５Ｖに減少し、補正による印加電圧差の減少量は、１．５Ｖとなる。

本例においても、ドメインが視認されやすい方向（本例ではＹ方向）に対して、印加電圧の差の減少量が大きくなるように強い補正を行うことで、幅狭の遮光膜（本例では走査線１４１）の近傍に発生するドメインが視認されやすいという状況を抑制できる。

次に、補正の例４について説明する。図８は、補正の例４を示す、画素１０２の配列の概略的な平面図である。補正前画像信号Ｖｉａに対応する印加電圧は、図７の左側部分に示すものと同様である。図８は、補正の例４における、補正後画像信号Ｖｉｂに対応する印加電圧を示す。

補正の例３との違いについて説明する。補正の例３では、画素電極ＥＤ１の補正された印加電圧が４．５Ｖであったのに対し、補正の例４では、画素電極ＥＤ１の補正された印加電圧を４．０Ｖに減少させている。つまり、画素電極Ｅ０、ＥＤ１間の印加電圧差をさらに減少させることで、より強い補正を行っている。

また、補正の例３では、画素電極ＥＤ２は補正せず印加電圧が５．０Ｖであったのに対し、補正の例４では、画素電極ＥＤ２も補正して印加電圧を４．５Ｖとしている。これは、画素電極ＥＤ１の印加電圧をより減少させたことで、画素電極ＥＤ１、ＥＤ２間の印加電圧の差が過剰に大きくなって、ドメインが生じることを抑制するためである。言い換えると、画素電極ＥＤ１から、印加電圧が５．０Ｖから補正されていない画素電極ＥＤ３までの電圧変化を、なだらかにするためである。

この結果、補正の例４では、ドメインが視認されやすい方向（本例ではＹ方向）において印加電圧が補正されている画素電極１２０の個数（３個）が、ドメインが視認されにくい方向（本例ではＸ方向）において印加電圧が補正されている画素電極１２０の個数（２個）と比べて、多くなっている。

＜第２実施形態＞
次に、第２実施形態による液晶表示装置１０について説明する。図９は、第２実施形態の液晶表示装置１０が有する液晶パネル１００における画素Ｐ０の近傍を拡大して示す概略的な平面図である。第２実施形態の液晶表示装置１０は、液晶パネル１００の有する走査線１４１の幅ｗｙとデータ線１４２の幅ｗｘとが等しい点で、第１実施形態と異なる。他の点は、第１実施形態と同様である。

第２実施形態では、走査線１４１の幅ｗｙとデータ線１４２の幅ｗｘとが等しいので、ドメインＲＴＹが画素Ｐ０の開口領域１０３内にはみ出す幅ｄｙａと、ドメインＲＴＸが画素Ｐ０の開口領域１０３内にはみ出す幅ｄｘａとが等しい。このため、Ｘ方向、Ｙ方向ともドメインの視認されやすさは同程度である。

図１０は、第２実施形態における補正の例５を示す、画素１０２の配列の概略的な平面図である。補正前画像信号Ｖｉａに対応する印加電圧は、第１実施形態で図５の左側部分に示したものと同様である。図１０は、補正の例５における、補正後画像信号Ｖｉｂに対応する印加電圧を示す。

リスク境界検出部２４１により、画素電極Ｅ０、ＥＲ１の組、および、画素電極Ｅ０、ＥＤ１の組が特定される。補正量設定部２４２により、画素電極Ｅ０の補正量として－０．５Ｖが設定され、画素電極ＥＲ１の補正量として＋１．５Ｖが設定され、画素電極ＥＤ１の補正量として＋１．５Ｖが設定される。つまり、補正後の画素電極Ｅ０の印加電圧として４．５Ｖが設定され、補正後の画素電極ＥＲ１の印加電圧として１．５Ｖが設定され、補正後の画素電極ＥＤ１の印加電圧として１．５Ｖが設定される。したがって、画素電極Ｅ０、ＥＲ１間の印加電圧差は、補正前の５．０Ｖから補正後の３．０Ｖに減少し、補正による印加電圧差の減少量は、２．０Ｖとなる。また、画素電極Ｅ０、ＥＤ１間の印加電圧差は、補正前の５．０Ｖから補正後の３．０Ｖに減少し、補正による印加電圧差の減少量は、２．０Ｖとなる。

第２実施形態においても、補正前画像信号Ｖｉａを画像処理回路２２０により補正することで、ドメイン発生を抑制することができる。第２実施形態では、走査線１４１とデータ線１４２の幅ｗｘ、ｗｙが等しく、Ｘ方向、Ｙ方向ともドメインの視認されやすさが同程度であるため、Ｘ方向、Ｙ方向とも同等の印加電圧の補正を行えばよい。

本発明は、上述した実施形態に限定されるものではなく、例えば以下に述べるような各種の変形が可能である。また、以下に述べる変形の態様は、任意に選択された一または複数を、適宜に組み合わせることもできる。

例えば、上述の実施形態では、画素電極１２０の辺に沿ってＸ方向に延びた遮光膜として走査線１４１を例示したが、このような遮光膜は、走査線１４１に限らず、また、素子基板１１０に設けられていても、対向基板１５０に設けられていてもよい。また例えば、上述の実施形態では、画素電極１２０の辺に沿ってＹ方向に延びた遮光膜としてデータ線１４２を例示したが、このような遮光膜は、データ線１４２に限らず、また、素子基板１１０に設けられていても、対向基板１５０に設けられていてもよい。

なお、上述の実施形態では、画素１０２の開口領域１０３を画定する遮光膜（走査線１４１、データ線１４２）が、一定幅である単純化された場合を例示したが、このような遮光膜の幅は、一般には、位置に応じて変化しうる。そこで、遮光膜の幅を、以下のように定義する。

図１１は、１つの画素Ｐ０を拡大して示す概略的な平面図である。Ｘ方向に延びた遮光膜１４５の幅は、画素Ｐ０のＸ方向に延びる辺上における遮光膜１４５の最小の幅ｗｙｍとして定義される。また、Ｙ方向に延びた遮光膜１４６の幅は、画素Ｐ０のＹ方向に延びる辺上における遮光膜１４６の最小の幅ｗｘｍとして定義される。

なお、画像信号Ｖｉａは、静止画を構成する画像信号であってもよいし、動画を構成する複数の画像信号のうちの一部であってもよい。

なお、上述の第１実施形態では、主として、幅狭の遮光膜（第１遮光膜）が延びた方向（第１方向）がＸ方向であり、幅広の遮光膜（第２遮光膜）が延びた方向（第１方向に交差する第２方向）がＹ方向である態様を例示したが、幅狭の遮光膜がＹ方向に延び、幅広の遮光膜がＸ方向に延びた態様であってもよい。幅狭の遮光膜がＹ方向に延びた態様であれば、ドメインが視認されやすいＸ方向に対して、より強い補正を行うこととなる。

なお、上述の第１実施形態では、ドメインが視認されやすい方向に対して、より強い補正を行っている。つまり、相対的にドメインが視認されやすい方向と、相対的にドメインが視認されにくい方向とで、非対称な補正が行われる。このため、実施形態による液晶表示装置１０は、例えば以下のような試験に対して、以下のように動作することとなる。

図１２は、試験の例を示す、表示領域１０１の概略的な平面図である。例示の試験において、まず、図１２の上部の左側部分に示す表示Ａ、および、上部の右側部分に示す表示Ｂを行う。表示Ａでは、全画面を表現可能な最も大きい階調レベルとする表示（全白表示）を示す画像信号Ｖｉａが入力される。表示Ｂでは、全画面を表現可能な最も小さい階調レベルとする表示（全黒表示）を示す画像信号Ｖｉａが入力される。

表示Ａおよび表示Ｂのそれぞれにおいて、液晶パネル１００の駆動用端子にオシロスコープを接続し、画素電極１２０に印加される電圧値を測定する。なお、フォトダイオード等を使って画素１０２の明るさ（透過率）を測定することで、当該画素１０２に設けられた画素電極１２０に印加される電圧の測定に替えてもよい。

表示Ａおよび表示Ｂは、それぞれ、全画面に亘り一様な表示である。したがって、これらは、隣接する画素電極１２０間での印加電圧差に起因するドメインが発生しない表示、つまり、ドメインを抑制するための補正を要しない表示である。このため、表示Ａおよび表示Ｂのそれぞれで測定された印加電圧の値は、表現可能な最も大きい階調レベルに対応する、補正されていない印加電圧、および、表現可能な最も小さい階調レベルに対応する、補正されていない印加電圧を示す。

次に、図１２の下部の左側部分に示す表示Ｃ、および、下部の右側部分に示す表示Ｄを行う。表示Ｃでは、Ｙ方向に並ぶ一列分の画素１０２を表現可能な最も大きい階調レベルとし、残りの画素１０２を表現可能な最も小さい階調レベルとする表示を示す画像信号Ｖｉａが入力される。表示Ｄでは、Ｘ方向に並ぶ一行分の画素１０２を表現可能な最も大きい階調レベルとし、残りの画素１０２を表現可能な最も小さい階調レベルとする表示を示す画像信号Ｖｉａが入力される。

表示Ｃおよび表示Ｄのそれぞれにおいて、画素電極１２０に印加される電圧値、または、画素１０２の明るさ（透過率）を測定する。表示Ｃで入力される画像信号Ｖｉａは、最も大きい階調レベルで表示される画素１０２のＸ方向の両隣に、最も小さい階調レベルで表示される画素１０２が配置された表示を示す。このため、ドメイン抑制のための補正が行われることとなる。この補正において、明るい画素１０２に対しＸ方向においてドメインが発生しやすい側に並んだ暗い画素１０２における印加電圧は、その反対側に並んだ画素１０２における印加電圧と比べて大きくなる（強く補正される）。

表示Ｄで入力される画像信号Ｖｉａは、最も大きい階調レベルで表示される画素１０２のＹ方向の両隣に、最も小さい階調レベルで表示される画素１０２が配置された表示を示す。このため、ドメイン抑制のための補正が行われることとなる。この補正において、明るい画素１０２に対しＹ方向においてドメインが発生しやすい側に並んだ暗い画素１０２における印加電圧は、その反対側に並んだ画素１０２における印加電圧と比べて大きくなる（強く補正される）。

例えば、Ｘ方向に延びた遮光膜の幅が、Ｙ方向に延びた遮光膜の幅と比べて狭い場合は、Ｙ方向に対してより強い補正が行われる。したがって、この場合は、表示Ｃに関しＸ方向において強く補正された側の画素電極１２０への印加電圧と比べて、表示Ｄに関しＹ方向において強く補正された側の画素電極１２０への印加電圧が、より大きくなる（より強く補正される）。

また例えば、Ｙ方向に延びた遮光膜の幅が、Ｘ方向に延びた遮光膜の幅と比べて狭い場合は、Ｘ方向に対してより強い補正が行われる。したがって、この場合は、表示Ｄに関しＹ方向において強く補正された側の画素電極１２０への印加電圧と比べて、表示Ｃに関しＸ方向において強く補正された側の画素電極１２０への印加電圧が、より大きくなる（より強く補正される）。

なお、図５の左側部分に示した画像信号Ｖｉａ（１つの画素電極１２０に対応する画素１０２は所定の大きい階調レベル（第１の階調レベル）で表示し、残りの他の画素電極１２０に対応する画素１０２はこれよりも小さい階調レベル（第２の階調レベル）で表示する画像信号Ｖｉａ）、または、図７の左側部分に示した画像信号Ｖｉａ（１つの画素電極１２０に対応する画素１０２は所定の小さい階調レベル（第３の階調レベル）で表示し、残りの他の画素電極１２０に対応する画素１０２はこれよりも大きい階調レベル（第４の階調レベル）で表示する画像信号Ｖｉａ）が入力された場合には、液晶表示装置１０は、以下のように動作する。幅狭の遮光膜が延びた方向をＸ方向とし、幅広の遮光膜が延びた方向をＹ方向とする。

画素電極Ｅ０（第１画素電極）と、画素電極Ｅ０に対しＸ方向においてドメインが発生しやすい側に並んだ画素電極ＥＲ１（第２画素電極）との印加電圧の差を、第１印加電圧差（例えば、補正の例１（図５）では３．５Ｖ、補正の例２（図６）では３．５Ｖ、補正の例３（図７）では３．８Ｖ、補正の例４（図７）では３．８Ｖ）とする。

画素電極Ｅ０と、画素電極Ｅ０に対しＸ方向においてドメインが発生しにくい側に並んだ画素電極ＥＬ１（第３画素電極）との印加電圧の差を、第２印加電圧差（例えば、補正の例１（図５）では４．５Ｖ、補正の例２（図６）では４．５Ｖ、補正の例３（図７）では４．０Ｖ、補正の例４（図７）では４．０Ｖ）とする。

画素電極Ｅ０と、画素電極Ｅ０に対しＹ方向においてドメインが発生しやすい側に並んだ画素電極ＥＤ１（第４画素電極）との印加電圧の差を、第３印加電圧差（例えば、補正の例１（図５）では３．０Ｖ、補正の例２（図６）では２．８Ｖ、補正の例３（図７）では３．５Ｖ、補正の例４（図７）では３．０Ｖ）とする。

画素電極Ｅ０と、画素電極Ｅ０に対しＹ方向においてドメインが発生しにくい側に並んだ画素電極ＥＵ１（第５画素電極）との印加電圧の差を、第４印加電圧差（例えば、補正の例１（図５）では４．５Ｖ、補正の例２（図６）では４．５Ｖ、補正の例３（図７）では４．０Ｖ、補正の例４（図７）では４．０Ｖ）とする。

第２印加電圧差と比べて第１印加電圧差が小さく、第４印加電圧差と比べて第３印加電圧差が小さく、かつ、第１印加電圧差と比べて第３印加電圧差が小さくなる条件で、各画素電極１２０に電圧が印加される。つまり、信号処理部４００は、このような条件が満たされるように、入力される画像信号Ｖｉａを補正して、各画素電極１２０に電圧を印加する。第１印加電圧差と比べて第３印加電圧差を小さくすることで、Ｘ方向と比べてＹ方向においてリバースチルトドメインが視認されやすい状況を抑制できる。

なお、印加電圧の替わりに透過率を測定した場合は、以下のような条件が満たされる。画素電極Ｅ０に対応する画素Ｐ０と、画素電極ＥＲ１、ＥＬ１、ＥＤ１およびＥＵ１に対応する画素ＰＲ１、ＰＬ１、ＰＤ１およびＰＵ１と、のそれぞれの透過率の差を、第１～第４透過率差とする。第２透過率差と比べて第１透過率差が小さく、第４透過率差と比べて第３透過率差が小さく、かつ、第１透過率差と比べて第３透過率差が小さくなる条件で、各画素電極１２０に電圧が印加される。つまり、信号処理部４００は、このような条件が満たされるように、入力される画像信号Ｖｉａを補正して、各画素電極１２０に電圧を印加する。第１透過率差と比べて第３透過率差を小さくすることで、Ｘ方向と比べてＹ方向においてリバースチルトドメインが視認されやすい状況を抑制できる。

＜応用例＞
次に、上述の実施形態における液晶表示装置１０として、投射型表示装置（プロジェクター）について説明する。図１３は、応用例によるプロジェクター５００の光学系を例示する模式図である。プロジェクター５００は、光源装置５０１と、インテグレーター５０４と、偏光変換素子５０５と、色分離導光光学系５０２と、光変調装置としての液晶光変調装置５１０Ｒ、液晶光変調装置５１０Ｇ、 液晶光変調装置５１０Ｂと、クロスダイクロイックプリズム５１２および投写光学系５１４と、を具備して構成されている。液晶光変調装置５１０Ｒ、５１０Ｇおよび５１０Ｂには、後述するように、液晶表示装置５２０Ｒ、５２０Ｇおよび５２０Ｂが設けられている。これらの液晶表示装置５２０Ｒ、５２０Ｇおよび５２０Ｂとして、例えば上述の液晶表示装置１０を用いることができる。

光源装置５０１は、第１色光である赤色光（以下「Ｒ光」という）、第２色光である緑色光（以下「Ｇ光」という）、および第３色光である青色光（以下「Ｂ光」という）を含む光を供給する。光源装置５０１としては、例えば超高圧水銀ランプを用いることができる。

インテグレーター５０４は、光源装置５０１から出射された光の照度分布を均一化する。照度分布を均一化された光は、偏光変換素子５０５にて特定の振動方向を有する偏光光、例えば色分離導光光学系５０２の反射面に対してｓ偏光したｓ偏光光に変換される。ｓ偏光光に変換された光は、色分離導光光学系５０２を構成するＲ光透過ダイクロイックミラー５０６Ｒに入射する。

色分離導光光学系５０２は、Ｒ光透過ダイクロイックミラー５０６Ｒと、Ｂ光透過ダイクロイックミラー５０６Ｇと、３枚の反射ミラー５０７と、２枚のリレーレンズ５０８と、を具備して構成されている。

Ｒ光透過ダイクロイックミラー５０６Ｒは、Ｒ光を透過し、Ｇ光、Ｂ光を反射する。Ｒ光透過ダイクロイックミラー５０６Ｒを透過したＲ光は、反射ミラー５０７に入射する。

反射ミラー５０７は、Ｒ光の光路を９０度折り曲げる。光路を折り曲げられたＲ光は、Ｒ光用液晶光変調装置５１０Ｒに入射する。Ｒ光用液晶光変調装置５１０Ｒは、Ｒ光を画像信号に応じて変調する透過型の液晶装置である。

Ｒ光用液晶光変調装置５１０Ｒは、λ／２位相差板５２３Ｒ、ガラス板５２４Ｒ、第１偏光板５２１Ｒ、液晶表示装置５２０Ｒ、および第２偏光板５２２Ｒを有する。λ／２位相差板５２３Ｒおよび第１偏光板５２１Ｒは、偏光方向を変換させない透光性のガラス板５２４Ｒに接する状態で配置される。なお、図１３において、第２偏光板５２２Ｒは独立して設けられているが、液晶表示装置５２０Ｒの射出面や、クロスダイクロイックプリズム５１２の入射表面に接する状態で配置しても良い。

Ｒ光透過ダイクロイックミラー５０６Ｒで反射された、Ｇ光とＢ光とは光路を９０度折り曲げられる。光路を折り曲げられたＧ光とＢ光とは、Ｂ光透過ダイクロイックミラー５０６Ｇに入射する。Ｂ光透過ダイクロイックミラー５０６Ｇは、Ｇ光を反射し、Ｂ光を透過する。Ｂ光透過ダイクロイックミラー５０６Ｇで反射されたＧ光は、Ｇ光用液晶光変調装置５１０Ｇに入射する。Ｇ光用液晶光変調装置５１０ＧはＧ光を画像信号に応じて変調する透過型の液晶装置である。Ｇ光用液晶光変調装置５１０Ｇは、液晶表示装置５２０Ｇ、第１偏光板５２１Ｇおよび第２偏光板５２２Ｇを有する。

Ｇ光用液晶光変調装置５１０Ｇに入射するＧ光は、ｓ偏光光に変換されている。Ｇ光用液晶光変調装置５１０Ｇに入射したｓ偏光光は、第１偏光板５２１Ｇをそのまま透過し、液晶表示装置５２０Ｇに入射する。液晶表示装置５２０Ｇに入射したｓ偏光光は、画像信号に応じた変調により、Ｇ光がｐ偏光光に変換される。液晶表示装置５２０Ｇの変調により、ｐ偏光光に変換されたＧ光が、第２偏光板５２２Ｇから射出される。このようにして、Ｇ光用液晶光変調装置５１０Ｇで変調されたＧ光は、クロスダイクロイックプリズム５１２に入射する。

Ｂ光透過ダイクロイックミラー５０６Ｇを透過したＢ光は、２枚のリレーレンズ５０８と、２枚の反射ミラー５０７とを経由して、Ｂ光用液晶光変調装置５１０Ｂに入射する。

Ｂ光用液晶光変調装置５１０Ｂは、Ｂ光を画像信号に応じて変調する透過型の液晶装置である。Ｂ光用液晶光変調装置５１０Ｂは、λ／２位相差板５２３Ｂ、ガラス板５２４Ｂ、第１偏光板５２１Ｂ、液晶表示装置５２０Ｂ、および第２偏光板５２２Ｂを有する。

Ｂ光用液晶光変調装置５１０Ｂに入射するＢ光は、ｓ偏光光に変換されている。Ｂ光用液晶光変調装置５１０Ｂに入射したｓ偏光光は、λ／２位相差板５２３Ｂによりｐ偏光光に変換される。ｐ偏光光に変換されたＢ光は、ガラス板５２４Ｂおよび第１偏光板５２１Ｂをそのまま透過し、液晶表示装置５２０Ｂに入射する。液晶表示装置５２０Ｂに入射したｐ偏光光は、画像信号に応じた変調により、Ｂ光がｓ偏光光に変換される。液晶表示装置５２０Ｂの変調により、ｓ偏光光に変換されたＢ光が、第２偏光板５２２Ｂから射出される。Ｂ光用液晶光変調装置５１０Ｂで変調されたＢ光は、クロスダイクロイックプリズム５１２に入射する。

このように、色分離導光光学系５０２を構成するＲ光透過ダイクロイックミラー５０６ＲとＢ光透過ダイクロイックミラー５０６Ｇとは、光源装置５０１から供給される光を、第１色光であるＲ光と、第２色光であるＧ光と、第３色光であるＢ光とに分離する。

色合成光学系であるクロスダイクロイックプリズム５１２は、２つのダイクロイック膜５１２ａ、５１２ｂをＸ字型に直交して配置して構成されている。ダイクロイック膜５１２ａは、Ｂ光を反射し、Ｇ光を透過する。ダイクロイック膜５１２ｂは、Ｒ光を反射し、Ｇ光を透過する。このように、クロスダイクロイックプリズム５１２は、Ｒ光用液晶光変調装置５１０Ｒ、Ｇ光用液晶光変調装置５１０Ｇ、およびＢ光用液晶光変調装置５１０Ｂでそれぞれ変調されたＲ光、Ｇ光およびＢ光を合成する。

投写光学系５１４は、クロスダイクロイックプリズム５１２で合成された光をスクリーン５１６に投射する。これにより、スクリーン５１６上でフルカラー画像を得ることができる。このように、上述の液晶表示装置１０は、一例としてプロジェクター５００に用いることができる。

なお、上述の液晶表示装置１０は、投写画像を観察する側から投写するフロント投写型プロジェクターに用いることも、投写画像を観察する側とは反対の側から投写するリア投写型プロジェクターに用いることもできる。

なお、液晶表示装置１０を適用可能な電子機器は、プロジェクター５００に限定されない。液晶表示装置１０は、例えば、投射型のＨＵＤ（ヘッドアップディスプレイ）や直視型のＨＭＤ（ヘッドマウントディスプレイ）、または電子ブック、パーソナルコンピューター、デジタルスチルカメラ、液晶テレビ、ビューファインダー型あるいはモニター直視型のビデオレコーダー、カーナビゲーションシステム、電子手帳、ＰＯＳなどの情報端末機器の表示部として用いてもよい。

１０…液晶表示装置、１００…液晶パネル、１０１…表示領域、１０２…画素、１０３…開口領域、１０４…非開口領域、１１０…素子基板、１２０…画素電極、１３０…ＴＦＴ、１４１…走査線、１４２…データ線、１４５…遮光膜、１４６…遮光膜、１５０…対向基板、１６０…共通電極、１７０…液晶層、１７１…液晶配向方位、２００…制御部、２１０…走査制御回路、２２０…画像処理回路、２３０…フレームメモリーコントローラー、２３１…フレームメモリー、２４０…補正部、２４１…リスク境界検出部、２４２…補正量設定部、２４２ｘ…水平用設定部、２４２ｙ…垂直用設定部、２４３…補正演算部、２５０…Ｄ／Ａ変換器、３００…駆動部、３１０…走査線駆動回路、３２０…データ線駆動回路、４００…信号処理部、５００…プロジェクター、５０１…光源装置、５０２…色分離導光光学系、５０４…インテグレーター、５０５…偏光変換素子、５１０Ｒ…液晶光変調装置、５１０Ｇ…液晶光変調装置、５１０Ｂ…液晶光変調装置、５２０Ｒ…液晶パネル、５２０Ｇ…液晶パネル、５２０Ｂ…液晶パネル、５１２…クロスダイクロイックプリズム、５１４…投写光学系、５１６…スクリーン、Ｖｉａ…（補正前）画像信号、Ｖｉｂ…（補正後）画像信号、Ｖｘ…（アナログの）画像信号、Ｐ０…画素、ＰＲ１…画素、ＰＬ１…画素、ＰＤ１…画素、ＰＵ１…画素、Ｅ０…画素電極、ＥＲ１…画素電極、ＥＬ１…画素電極、ＥＤ１…画素電極、ＥＵ１…画素電極、ＲＴＸ…リバースチルトドメイン、ＲＴＹ…リバースチルトドメイン、ｄｘ…リバースチルトドメインの幅、ｄｙ…リバースチルトドメインの幅、ｄｘａ…リバースチルトドメインの開口領域へのはみ出し幅、ｄｙ…リバースチルトドメインの開口領域へのはみ出し幅、ｗｘ…データ線の幅、ｗｙ…走査線の幅。

Claims (3)

1. 第１画素と、
   前記第１画素と第１方向に沿って隣り合う第２、第３画素と、
   前記第１画素と前記第１方向に交差する第２方向に沿って隣り合う第４、第５画素と、
   前記第１画素と前記第４画素との間に平面視で重なる第１遮光膜と、
   前記第１画素と前記第５画素との間に平面視で重なる第２遮光膜と、
   前記第１画素と前記第２画素との間に平面視で重なる第３遮光膜と、
   前記第１画素と前記第３画素との間に平面視で重なる第４遮光膜と、を備え、
   前記各画素が画素電極と共通電極を含み、前記各画素の画素電極と共通電極との間に、入力画像信号に基づいた電圧を印加し、前記各画素の画素電極と共通電極との間に印加される電圧に基づいて、前記各画素の透過率を変化させる液晶表示装置において、
   前記第１および第２遮光膜の幅は、前記第３および第４遮光膜の幅よりも狭く、
   前記第２画素は、前記第３画素よりも、前記第１画素のリバースチルトドメインが発生しやすい側に配置され、
   前記第４画素は、前記第５画素よりも、前記第１画素のリバースチルトドメインが発生しやすい側に配置されている場合において、
   前記入力画像信号として、
   前記第１画素を第１の階調レベルで表示し、前記第２、第３、第４および第５画素を前記第１の階調レベルと比べて小さい第２の階調レベルで表示する画像信号、または、
   前記第１画素を第３の階調レベルで表示し、前記第２、第３、第４および第５画素を前記第３の階調レベルと比べて大きい第４の階調レベルで表示する画像信号、が入力された場合において、
   前記第１画素の透過率と前記第２画素の透過率との差を第１透過率差とし、
   前記第１画素の透過率と前記第３画素との透過率の差を第２透過率差とし、
   前記第１画素の透過率と前記第４画素との透過率の差を第３透過率差とし、
   前記第１画素の透過率と前記第５画素との透過率の差を第４透過率差とした場合、
   前記各画素の画素電極と共通電極との間に
   前記第１透過率差を、前記第２透過率差よりも小さくし、
   前記第３透過率差を、前記第４透過率差よりも小さくし、かつ、
   前記第３透過率差を、前記第１透過率差よりも小さくするように補正された電圧を印加する、
   液晶表示装置。
   
2. 第１画素と、
   前記第１画素と第１方向に沿って隣り合う第２、第３画素と、
   前記第１画素と前記第１方向に交差する第２方向に沿って隣り合う第４、第５画素と、
   前記第１画素と前記第４画素との間に平面視で重なる第１遮光膜と、
   前記第１画素と前記第５画素との間に平面視で重なる第２遮光膜と、
   前記第１画素と前記第２画素との間に平面視で重なる第３遮光膜と、
   前記第１画素と前記第３画素との間に平面視で重なる第４遮光膜と、を備え、
   前記各画素が画素電極と共通電極を含み、前記各画素の画素電極と共通電極との間に、入力画像信号に基づいた電圧を印加し、前記各画素の画素電極と共通電極との間に印加される電圧に基づいて、前記各画素の透過率を変化させる液晶表示装置において、
   前記第１および第２遮光膜の幅は、前記第３および第４遮光膜の幅よりも狭く、
   前記第２画素は、前記第３画素よりも、前記第１画素のリバースチルトドメインが発生しやすい側に配置され、
   前記第４画素は、前記第５画素よりも、前記第１画素のリバースチルトドメインが発生しやすい側に配置されている場合において、
   前記入力画像信号として、
   前記第１画素を第１の階調レベルで表示し、前記第２、第３、第４および第５画素を前記第１の階調レベルと比べて小さい第２の階調レベルで表示する画像信号、または、
   前記第１画素を第３の階調レベルで表示し、前記第２、第３、第４および第５画素を前記第３の階調レベルと比べて大きい第４の階調レベルで表示する画像信号、が入力された場合において、
   前記第１画素に印加される電圧と前記第２画素に印加される電圧との差を第１印加電圧差とし、
   前記第１画素に印加される電圧と前記第３画素に印加される電圧との差を第２印加電圧差とし、
   前記第１画素に印加される電圧と前記第４画素に印加される電圧との差を第３印加電圧差とし、
   前記第１画素に印加される電圧と前記第５画素に印加される電圧との差を第４印加電圧差とした場合、
   前記第１印加電圧差が、前記第２印加電圧差よりも小さく、
   前記第３印加電圧差が、前記第４印加電圧差よりも小さく、かつ、
   前記第３印加電圧差が、前記第１印加電圧差よりも小さくなるように、
   前記各画素の画素電極と共通電極との間に電圧を印加する、
   液晶表示装置。
   
3. 請求項１または２に記載の液晶表示装置、
   を備える電子機器。
   

Images