JP2001108964A - 液晶表示装置 - Google Patents
液晶表示装置Info
- Publication number
- JP2001108964A JP2001108964A JP27928199A JP27928199A JP2001108964A JP 2001108964 A JP2001108964 A JP 2001108964A JP 27928199 A JP27928199 A JP 27928199A JP 27928199 A JP27928199 A JP 27928199A JP 2001108964 A JP2001108964 A JP 2001108964A
- Authority
- JP
- Japan
- Prior art keywords
- potential
- sub
- pixel
- pixel electrode
- liquid crystal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3685—Details of drivers for data electrodes
- G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3614—Control of polarity reversal in general
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3648—Control of matrices with row and column drivers using an active matrix
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/02—Improving the quality of display appearance
- G09G2320/0209—Crosstalk reduction, i.e. to reduce direct or indirect influences of signals directed to a certain pixel of the displayed image on other pixels of said image, inclusive of influences affecting pixels in different frames or fields or sub-images which constitute a same image, e.g. left and right images of a stereoscopic display
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/02—Improving the quality of display appearance
- G09G2320/0247—Flicker reduction other than flicker reduction circuits used for single beam cathode-ray tubes
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/02—Improving the quality of display appearance
- G09G2320/0271—Adjustment of the gradation levels within the range of the gradation scale, e.g. by redistribution or clipping
- G09G2320/0276—Adjustment of the gradation levels within the range of the gradation scale, e.g. by redistribution or clipping for the purpose of adaptation to the characteristics of a display device, i.e. gamma correction
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/2007—Display of intermediate tones
- G09G3/2011—Display of intermediate tones by amplitude modulation
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3696—Generation of voltages supplied to electrode drivers
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
Abstract
合であっても、横すじが現れにくい液晶表示装置を提供
する。 【解決手段】同一のデータ線を経由させて、画素データ
に基づいて複数の画素電極に電位を付与する電位付与手
段が、互いに隣り合う画素電極間に形成されるカップリ
ング容量に基づいて、上記複数の画素電極に付与する電
位を補正する。
Description
れた第1の基板と、共通電極が形成された第2の基板と
を備えた液晶表示装置に関する。
て液晶を駆動している。液晶の駆動にあたっては、液晶
の劣化を抑制するために、液晶には交番電圧が印加され
る。液晶を駆動する方法としてフレーム反転駆動が知ら
れているが、フレーム反転駆動はフリッカが発生しやす
いという問題がある。そこで、フリッカ対策として、電
圧印加時に、空間的に隣り合う画素の極性が互いに反対
になるように液晶に電圧を印加して液晶を駆動する方法
(例えば、行反転駆動、列反転駆動、画素反転駆動)が
用いられている。
反転駆動等の、空間的に隣り合う画素の極性を互いに反
対にする駆動方法を用いても、表示する画像の模様や画
像の色合いによっては、クロストークやフリッカが生じ
るという問題がある。この問題を解決するために、例え
ば2行1列間交流化駆動方法を用いて、液晶を駆動する
ことが考えられる。
図である。
において、列方向に並ぶ画素の極性を、隣り合う2つの
画素を同一極性にして、正極、負極が交互に現れるよう
に駆動する方法であり、奇数フレーム、偶数フレームそ
れぞれで、各画素は、反対の極性となる。
方法を用いると、行反転駆動、列反転駆動、画素反転駆
動と比較して、クロストークやフリッカが生じにくくな
るが、画面に、青空等のほぼ同一の明るさで表される画
像を表示すると、本来画面全体でほぼ同じ明るさの画像
が表示されるはずにもかかわらず、場合によっては、画
面に、明るい行と暗い行とが交互に繰り返される現象
(以下、横すじと呼ぶ)が眼で認識されてしまうという
問題がある。
明るさで表される画像を表示する場合であっても、横す
じが現れにくい液晶表示装置を提供することを目的とす
る。
明の液晶表示装置は、同一のデータ線を経由させて、電
位が付与される複数の画素電極が形成された第1の基板
と、共通電極が形成され、この第1の基板との間に液晶
を挟む第2の基板と、複数の画素データに基づいて、上
記複数の画素電極に電位を付与する電位付与手段とを備
えた液晶表示装置であって、
電極間に形成されるカップリング容量に基づいて、上記
複数の画素電極に付与する電位を補正するものであるこ
とを特徴とする。
ットで1つの画素が構成される白黒画像の場合の、各ド
ットに対応して形成された画素電極だけでなく、3ドッ
トで1つの画素が構成されるとき等、複数のドットで1
つの画素が構成されるカラー画像の場合の、各ドットに
対応して形成されたサブ画素電極も含む概念である。ま
た、本発明において、画素データとは、1ドットで1つ
の画素が構成されるときの、各ドットに対応する画素デ
ータだけでなく、複数のドットで1つの画素が構成され
るときの、各ドットに対応するサブ画素データも含む概
念である。
う画素電極間に形成されるカップリング容量が原因で現
れる。従って、上記のように、カップリング容量を考慮
して各画素電極に電位を付与することにより、横すじを
抑制することができる。
位付与手段が、基準電位を発生する基準電位発生手段
と、上記カップリング容量に基づいて、上記基準電位発
生手段が発生する基準電位を補正する基準電位補正手段
とを有し、上記基準電位補正手段により補正された基準
電位から、上記複数の画素データに対応する各電位を選
択し、この選択したこれら電位を、上記複数の画素電極
に付与するものであることが好ましい。
プリング容量に基づいて補正することにより、横すじを
防止することができる。
準電位発生手段が、ラダー抵抗により、複数の基準電位
を発生するものであることが好ましい。
数の基準電位を得ることができる。
準電位補正手段が、上記基準電位発生手段が発生する電
位を、上記ラダー抵抗の途中位置で補正するものである
ことが好ましい。
と、電圧の変化量に対して光の透過量が変化する度合い
は、中間調に対応する領域では大きいが、白色側もしく
は黒色側に近づくに伴い小さくなる。従って、基準電位
発生手段が発生する信号を補正する場合、ラダー抵抗の
両端に近い位置であれば、ラダー抵抗の途中位置で補正
しても、十分な精度で画素電極の電位を補正することが
できる。
付与手段が、基準電位を発生する基準電位発生手段と、
上記カップリング容量に基づいて、上記複数の画素デー
タを補正するデータ補正手段とを有し、上記基準電位発
生手段が発生する基準電位から、上記データ補正手段に
より補正された複数の画素データに対応する各電位を選
択し、この選択したこれら電位を、上記複数の画素電極
に付与するものであってもよい。
電位を補正するのではなく、画素データ自体を補正して
も、画素電極に付与される電位を補正することができ
る。
説明する。
置の構成を示すブロック図である。
いる。この液晶パネル1は、サブ画素電極(図2参照)
が形成されたTFT基板(図示せず)と、共通電極(図
示せず)が形成されたカラーフィルタ基板(図示せず)
とを備えており、これら基板の間には液晶が挟まれてい
る。この液晶パネル1は、3つのサブ画素R(レッ
ド)、G(グリーン)、B(ブルー)で1つの画素(p
ixel)を構成する(3072×768)個のサブ画
素、つまり、1024×768=786432個の画素
がマトリックス状に並ぶパネルである。
T基板の一部分を表す拡大図である。
1、及びn+2それぞれのサブ画素R(レッド)に対応
する部分が示されている。隣り合うサブ画素の間には、
ゲートバスが延在しており、ここには、4つのゲートバ
スGn−1、Gn、Gn+1、及びGn+2が示されて
いる。これらゲートバスGn−1、Gn、Gn+1、及
びGn+2に対し垂直方向には、ソースバス(本発明に
いうデータ線に相当する)Sが延在している。画素n、
n+1、及びn+2それぞれのサブ画素Rに対応する部
分には、サブ画素電極(本発明にいう画素電極に相当す
る)En、En+1、及びEn+2が形成されている。
また、画素n、n+1、及びn+2それぞれのサブ画素
Rに対応する部分には、ソースバスSを伝送してきた信
号を、サブ画素電極En、En+1、及びEn+2それ
ぞれに伝送するか否かを制御するTFT(Thin F
ilm Transistor)(n)、TFT(n+
1)、及びTFT(n+2)が形成されている。これら
TFT(n)、TFT(n+1)、及びTFT(n+
2)それぞれがon状態になると、ソースバスSに伝送
された信号は、サブ画素電極En、En+1、及びEn
+2それぞれに伝送され、一方、TFT(n)、TFT
(n+1)、及びTFT(n+2)がoff状態になる
と、ソースバスSに伝送された信号は、サブ画素電極E
n、En+1、及びEn+2それぞれには伝送されな
い。
造が示されているが、サブ画素G、サブ画素Bに対応す
る部分についても、サブ画素Rに対応する部分と同一構
造を有する。
イバ2と、8個のソースドライバ3が配置されている。
各ソースドライバ3は、アンプ3a、DAC(DAコン
バータ)3b、及びラッチ3cを備えている。また、こ
の液晶表示装置は、信号制御部及び電源(以下、制御電
源と呼ぶ)4を備えている。この制御電源4は、ゲート
ドライバ2及びソースドライバ3に電源電圧を供給する
とともに、ゲートドライバ2及びソースドライバ3に制
御信号を供給する。8個のソースドライバ3それぞれに
は、6ビットのサブ画像データが入力される。
3それぞれに基準電位を供給するガンマ補正用基準電位
発生回路(以下、単に電位発生回路と呼ぶ)5を備えて
いる。この電位発生回路5は、正極側電源51及び負極
側電源53を備えている。これら電源51、53には、
アンプ55、56を介して、互いに直列に接続されたラ
ダー抵抗R1〜R10が接続されている。また、この電
位発生回路5は、正極側補正用信号発生部(以下、単に
正極補正部と呼ぶ)52及び負極側補正用信号発生部
(以下、単に、負極補正部と呼ぶ)54を備えている。
これら正極補正部52及び負極補正部54は、本発明に
いう基準電位補正手段に相当する。正極補正部52は、
正極側電源51が供給する電位を、隣接するサブ画素間
に形成されるカップリング容量(後述する)に基づいて
補正する矩形信号を発生するものであり、負極補正部5
4は、負極側電源53が供給する電位を、やはり後述す
るカップリング容量に基づいて補正する矩形信号を発生
するものである。
極補正部52が発生する矩形信号が加算されて補正さ
れ、この補正された電位がアンプ55を経由して、基準
電位V1となる。一方、負極側電源53から供給される
電位は、負極補正部54が発生する矩形信号が加算され
て補正され、この補正された電位がアンプ56を経由し
て、基準電位V10となる。また、各アンプ55、56
を経由した電位は、ラダー抵抗R1〜R10により抵抗
分割され、各基準電位V2〜V9が発生する。このよう
にして、10種類の基準電位V1〜V10が発生する。
これら基準電位V1〜V10のうち、基準電位V1〜V
5は、交流化中心電圧よりも大きい電位であり、一方、
基準電位V6〜V10は、交流化中心電圧よりも小さい
電位である。以下、基準電位V1〜V5を正極用基準電
位と呼び、一方、基準電位V6〜V10を負極用基準電
位と呼ぶ場合がある。これら発生した各基準電位V1〜
V10は、各ソースバス3のDAC3bに入力される。
このDAC3bは、電位発生回路5が発生する電位か
ら、各サブ画素電極に付与するための電位を選択するも
のである。
いて説明する。
ースドライバ8それぞれに、制御信号が供給される。ゲ
ートドライバ2は、その制御信号に基づいて、各ゲート
バス(図2参照)それぞれに、TFTをon状態とする
ための信号を伝送する。また、各ソースドライバ3に制
御信号が供給されると、その制御信号に基づいて、各ソ
ースドライバ3のラッチ3cに、6ビットのサブ画素デ
ータがラッチされる。ラッチ3cにラッチされたサブ画
素データは、順次出力され、DAC3bに入力される。
また、制御電源4は、DAC3bが、正極用基準電位V
1〜V5から電位を選択するのか、それとも、負極用基
準電位V6〜V10から電位を選択するのかを制御する
ための極性制御信号を出力し、この極性制御信号はDA
C3bに入力される。DAC3bは、入力された極性制
御信号とサブ画素データとに基づいて、電位発生回路5
が発生する電位から、このサブ画素データに対応した電
位を選択する。 DAC3bにより電位が選択される
と、アンプ3aで電流増幅されて、対応するソースバス
S(図2参照)に伝送される。このソースバスSに伝送
された電位を表す信号は、ゲートバスに伝送された信号
によりTFTがon状態になると、このTFTを経由し
て各サブ画素電極に伝送される。これにより、各サブ画
素電極に、サブ画素データに応じた電位が付与される。
従って、共通電極と、各サブ画素電極とに挟まれる液晶
層に電圧が印加され、液晶層は、各サブ画素電極に付与
された電位に応じて駆動し、液晶パネル1に画像が表示
される。
に示す液晶表示装置との相違点が、正極補正部52と負
極補正部54とを備えていない点のみである液晶表示装
置を考える。この従来の液晶表示装置を用いて、画面
に、青空等のほぼ同一の明るさで表される画像を表示す
ると、画面全体にわたって、ソースバスの延在方向に明
暗が交互に現れる。以下に、この従来の液晶表示装置に
おいて、明暗が交互に現れる原因について、図2〜図6
を参照しながら説明する。
場合、互いに同じ色を表示するサブ画素は、明るさが等
しくなければならない。以下に、R(レッド)を表示す
る各サブ画素の明るさを互いに等しくする場合に、各サ
ブ画素電極En、En+1、及びEn+2(図2参照)
それぞれに電位が付与される様子について、図2ととも
に、図3を参照しながら説明する。
及びEn+2それぞれに電位を付与するときのタイミン
グチャートを示す図である。
びGn+2それぞれには、1垂直期間の間隔をあけて、
電位VgのパルスP1、P2が交互に発生する信号波形
が伝送される。各ゲートバスに発生するパルスP1、P
2は、前段のゲートバスに発生するパルスP1、P2に
対して1水平期間だけ遅れたタイミングで発生する。ゲ
ートバスGn−1、Gn、Gn+1、及びGn+2それ
ぞれにパルスP1、P2が発生している期間、対応する
各TFTがon状態となる。
m(=一定)よりも大きい電位Vspと、この共通電極
の電位Vcomよりも小さい電位Vsnとで表される周
期Tの矩形波が繰り返し現れる(つまり、電位Vsp−
Vsnの大きさを有するパルスが繰り返し現れる)信号
波形が伝送される。
は、ソースバス、ゲートバス、及び電極等が形成されて
いるため、これらバスや電極に起因して容量が形成され
る。例えば、TFTのゲート電極及びドレイン電極によ
る寄生容量Cgd、蓄積容量Cs、サブ画素電極及び共
通電極によるサブ画素容量Clc、隣り合うサブ画素電
極によるカップリング容量Cdd等が形成される。図2
には、各画素のサブ画素に対応する部分に形成されるこ
れら容量Cgd、Cs、Clc、及びCddを、各画素
に付された添字n、n+1、及びn+2を付して示して
ある。また、1つのサブ画素R(i)(i=1、2、
3、…n−1、n、n+1、n+2、…)全体の容量
(以下、サブ画素容量と呼ぶ)Ct(i)は、 Ct(i)=Cgd(i)+Cs(i)+Clc(i)
+Cdd(i)+Cdd(i+1)…(1) とする。尚、Cgd(i)は、各サブ画素の明るさを互
いに等しくする場合、どのサブ画素についてもほぼ同じ
値である。このため、以下では、iの値が違ってもCg
d(i)は同じ値とする。従って、Cgdが、どのサブ
画素に存在するものであるかを明確にする必要がある場
合を除いて、Cgd(i)を単にCgdと記載すること
がある。また、Cs(i)、Clc(i)、Cdd
(i)それぞれについても、各サブ画素の明るさを互い
に等しくする場合、どのサブ画素についてもほぼ同じ値
である。従って、Cs(i)、Clc(i)、Cdd
(i)それぞれについても、どのサブ画素に存在するも
のであるかを明確にする必要がある場合を除いて、Cs
(i)、Clc(i)、Cdd(i)を、以下単にC
s、Clc、Cddと記載することがある。
Clc、及びCddのうち、カップリング容量Cddは
存在しないものとし、残りの3種類の容量Cgd、C
s、Clcのみが存在するものとして(従って、Ct=
Cgd+Cs+Clcで表される)、ソースバス及びゲ
ートバスに、図3に示す信号波形を伝送する場合を考え
る。この場合、サブ画素電極En(図2参照)の電位波
形は電位波形(1)で表される。つまり、サブ画素電極
Enにおいては、先ず、ゲートバスGn−1のパルスP
1(電位Vg)に対応した、振幅Aの電位が、蓄積容量
Cs(n)を経由して現れる(ここで、A=Vg×Cs
(n)/Ct(n))。次いで、時刻t1〜t2の間
に、ゲートバスGnのパルスP1が発生し、TFT
(n)(図2参照)がそのパルスP1のパルス幅に対応
した時間だけon状態となる。従って、ソースバスSか
ら、電位Vsp(以下、この電位を正極の電位と呼ぶこ
とがある)が、TFT(n)を経由してサブ画素電極E
nに付与される。このため、GnのパルスP1が発生し
ている期間(TFT(n)がon状態である期間)K1
の間に、サブ画素電極Enには、電位Vspが一旦書き
込まれる(時刻t2)。ところが、サブ画素電極Enの
電位V(n)は、寄生容量Cgd(n)の影響により、
キックバック量ΔVc(=Vg×Cgd(n)/Ct
(n))だけ下がり(時刻t2)、サブ画素電極En
は、最終的にほぼ V(+)=Vsp−ΔVc…(2) の電位に保持される(以下では、サブ画素電極に正極の
電位を付与したときに、このサブ画素電極に最終的に保
持される電位を、正極書込電位と呼ぶことにする)。そ
の後、ゲートバスGn−1のパルスP1から1垂直期間
だけ遅れたパルスP2に対応した振幅Aの電位が、蓄積
容量Cs(n)を経由して現れる。次いで、時刻t5〜
t6の間に、ゲートバスGnのパルスP2が発生し、T
FT(n)がそのパルスP2のパルス幅に対応した時間
だけon状態となる。従って、ソースバスSから、電位
Vsn(以下、この電位を負極の電位と呼ぶことがあ
る)が、TFT(n)を経由してサブ画素電極Enに付
与される。このため、GnのパルスP2が発生している
期間(TFT(n)がon状態である期間)K2の間
に、サブ画素電極Enには、V(+)に代わって、電位
Vsnが一旦書き込まれる(時刻t6)。ところが、サ
ブ画素電極Enの電位V(n)は、寄生容量Cgd
(n)の影響により、Vsnよりもキックバック量ΔV
cだけ下がり(時刻t6)、サブ画素電極Enは、最終
的にほぼ V(−)=Vsn−ΔVc…(3) の電位に保持される(以下では、サブ画素電極に負極の
電位を付与したときに、このサブ画素電極に最終的に保
持される電位を、負極書込電位と呼ぶことにする)。
1つのパルスが発生する毎に、サブ画素電極Enには、
正極書込電位V(+)、負極書込電位V(−)が交互に
現われ、結局、サブ画素電極Enには電位波形(1)が
繰り返し現れることになる。共通電極の電位はVcom
であるため、サブ画素電極Enの電位が正極書込電位V
(+)=Vsp−ΔVcの場合、サブ画素R(n)の液
晶には、正極の電圧Vsp−ΔVc−Vcomが印加さ
れ、一方、サブ画素電極Enの電位が負極書込電位V
(−)=Vsn−ΔVcの場合、サブ画素R(n)の液
晶には、負極の電圧Vcom−Vsn+ΔVcが印加さ
れることになる。尚、サブ画素R(n)の液晶に印加さ
れている電圧の極性に関わらず、このサブ画素R(n)
に、絶対値の等しい電圧が印加されるように、Vcom
は、正極の電圧(Vsp−ΔVc−Vcom)=負極の
電圧(Vcom−Vsn+ΔVc)を満たす値に設定さ
れている。つまり、 Vcom=(Vsp+Vsn)/2−ΔVc…(4) に設定されている。
書込電位V(+)=Vsp−ΔVcと、負極書込電位V
(−)=Vsn−ΔVcとの電位差は、 Va=Vsp−Vsn…(5) となることがわかる(以下、各サブ画素電極の、正極書
込電位と負極書込電位との電位差を、書込電位差と呼ぶ
ことにする)。
考える。
よりも1水平期間だけ遅れたタイミングでパルスP1、
P2が現れる。このとき、ゲートバスGn+1にパルス
P1が発生する期間K3において、ソースバスSの電位
は正極の電位Vspであり、ゲートバスGn+1にパル
スP2が発生する期間K4において、ソースバスSの電
位は負極の電位Vsnである。従って、期間K3におい
て、サブ画素電極En+1には、前段のサブ画素電極E
nよりも1水平期間だけ遅れたタイミングで、正極の電
位Vspが書き込まれ(時刻t3)、一方、期間K4に
おいて、サブ画素電極En+1には、前段のサブ画素電
極Enよりも1水平期間だけ遅れたタイミングで、負極
の電位Vsnが書き込まれる(時刻t7)。従って、サ
ブ画素電極En+1の電位波形(2)は、サブ画素電極
Enの電位波形(1)と同じ形の波形であって、この電
位波形(1)よりも1水平期間だけ時間的に遅れた方向
にシフトした波形となる。
考える。
+1よりも1水平期間だけ遅れたタイミングでパルスP
1、P2が現れる。このとき、ゲートバスGn+2にパ
ルスP1が発生する期間K5において、ソースバスSの
電位は負極の電位Vsnであり、ゲートバスGn+2に
パルスP2が発生する期間K6において、ソースバスS
の電位は正極の電位Vspである。従って、期間K5に
おいて、サブ画素電極En+2には、前段のサブ画素電
極En+1とは反対の負極の電位Vsnが書き込まれ
(時刻t4)、一方、期間K6において、サブ画素電極
En+2には、前段のサブ画素電極En+1とは反対の
正極の電位Vspが書き込まれる(時刻t8)。従っ
て、サブ画素電極En+2の電位波形(3)は、サブ画
素電極En、En+1の電位波形(1)、(2)とは、
正極書込電位及び負極書込電位が反対となって現れる。
極En+3の電位波形は具体的には図示しないが、サブ
画素電極En+2の電位波形(3)と同様に考えること
ができる。つまり、サブ画素電極En+3の電位波形
は、電位波形(3)と同じ形の波形であって、この電位
波形(3)よりも1水平期間だけ時間的に遅れた方向に
シフトした波形となる。
サブ画素電極En+4、En+5、…については、上記
のサブ画素電極En〜En+3それぞれの波形と同じ形
状の波形が、1水平期間だけ順次時間的に遅れた方向に
シフトした波形となる。従って、各サブ画素の、正極書
込電位と負極書込電位との電位差は、互いに等しい電位
差Va=Vsp−Vsn((5)式参照)となる。
素をペアとして、正極のペア、負極ペアが交互に現れ
(図8参照)、2行1列間交流方式での駆動が行われ
る。
ップリング容量Cddは存在しないものとして説明した
が、実際はカップリング容量Cddが存在する。以下
に、容量Cgd、Cs、及びClcに加えて、カップリ
ング容量Cddも考慮した場合の各サブ画素電極の電位
について考える。
リング容量Cddが存在するとした場合の、サブ画素電
極Enの電位波形を示す図である。また、図4には、カ
ップリング容量Cddの有無に応じた電位波形の差異が
理解しやすいように、図3に示す、カップリング容量を
無視した場合の電位波形(1)、(2)、(3)のうち
の、電位波形(1)、(2)をも示してある。
(i)=Cgd(i)+Cs(i)+Clc(i)+C
dd(i)+Cdd(i+1)となる。尚、Ct(i)
は、iの値が異なっても(つまり、どのサブ画素であっ
ても)、ほぼ同じ値をとるため、Ct(i)を単にCt
と記載する。
場合、サブ画素電極Enの電位波形は、(1)’とな
る。つまり、サブ画素電極Enは、カップリング容量C
dd(n+1)(図2参照)の影響を受け、正極書込電
位がV(+)とはならずにV(+)+ΔVddとなり、
一方、負極書込電位が、V(−)とはならずにV(−)
−ΔVddとなる。以下に、正極時、負極時の書込電位
が、このように変化する理由について説明する。ただ
し、話を簡単にするため、サブ画素電極Enの電位を考
えるにあたっては、隣り合うサブ画素電極間のカップリ
ング容量Cdd(i)のうち、サブ画素電極Enとサブ
画素電極En+1との間のカップリング容量Cdd(n
+1)のみが存在し、その他のカップリング容量は存在
しないものとして説明する。
形(1)’も、時刻t2までは、先に説明したカップリ
ング容量を無視した場合と同様に説明できる。ここで、
サブ画素電極Enの後段のサブ画素電極En+1の電位
波形(2)に着目すると、時刻t2の時点(つまり、サ
ブ画素電極Enの電位V(n)がV(+)になった時
点)では、サブ画素電極En+1の電位V(n+1)
は、負極書込電位V(−)であるが、サブ画素R(n)
とサブ画素R(n+1)は、互いに同じ極性で駆動され
るため、1水平期間後に、サブ画素電極En+1の電位
は、負極書込電位V(−)から正極書込電位V(+)に
変化する(時刻t3)。サブ画素電極Enとサブ画素電
極En+1との間には、カップリング容量Cdd(図2
参照)が存在するため、上記のように、サブ画素電極E
n+1の電位が、負極書込電位V(−)から正極書込電
位V(+)に変化すると、サブ画素R(n)についての
電荷保存の法則から、サブ画素電極Enの正極書込電位
Vp(n)は、以下のようになる。 Vp(n)=V(+)+{(V(+)−V(−)}×Cdd
/Ct=V(+)+{(Vsp−ΔVc)−(Vsn−ΔV
c)}×Cdd/Ct=V(+)+(Vsp−Vsn)×
Cdd/Ct この式から、Vp(n)は、後段のサブ画素電極En+
1の電位変化の影響を受け、右辺第2項(Vsp−Vs
n)×Cdd/Ctの分だけ変化し、単純にV(+)と
はならないことがわかる。ここで、この式の右辺第2項
(Vsp−Vsn)×Cdd/Ctを ΔVdd=(Vsp−Vsn)×Cdd/Ct…(6) とおくと、 Vp(n)=V(+)+ΔVdd…(7) となる。
Vp(n)は、カップリング容量を考慮しない場合V
(+)であるのに対し(電位波形(1)参照)、カップ
リング容量を考慮した場合、V(+)よりもΔVddだ
け大きくなる。
発生すると、サブ画素電極Enの電位波形(1)’に
は、このパルスP2対応した振幅Aの電位が現れる。次
いで、ゲートバスGnのパルスP2が発生すると、TF
T(n)がそのパルスP2のパルス幅に対応した時間だ
けon状態となる。従って、ソースバスSから、負極の
電位Vsnが、TFT(n)を経由してサブ画素電極E
nに付与される。このため、GnのパルスP2が発生し
ている期間K2の間に、サブ画素電極Enには、電位V
snが書き込まれるが(時刻t6)、キックバック量Δ
Vcだけ下がるため一旦はV(−)=Vsn−ΔVcと
なる(時刻t6)。ここで、サブ画素電極Enの後段の
サブ画素電極En+1の電位波形(2)に着目すると、
時刻t6の時点(つまり、サブ画素電極Enの電位V
(n)がV(−)になった時点)では、サブ画素電極E
n+1の電位V(n+1)は、正極書込電位V(+)で
あるが、サブ画素R(n)とサブ画素R(n+1)は、
互いに同じ極性で駆動されるため、1水平期間後に、サ
ブ画素電極En+1の電位は、正極書込電位V(+)か
ら、負極書込電位V(−)に変化する(時刻t7)。サ
ブ画素電極Enとサブ画素電極En+1との間には、カ
ップリング容量Cdd(図2参照)が存在するため、上
記のように、サブ画素電極En+1の電位が、正極書込
電位V(+)から負極書込電位V(−)に変化すると、
サブ画素R(n)についての電荷保存の法則から、サブ
画素電極Enの負極書込電位Vn(n)は、以下のよう
になる。 Vn(n)=V(−)+{(V(−)−V(+)}×Cdd
/Ct=V(−)+{(Vsn−ΔVc)−(Vsp−ΔV
c)}×Cdd/Ct=V(−)+(Vsn−Vsp)×
Cdd/Ct=V(−)−(Vsp−Vsn)×Cdd/
Ct この式から、Vn(n)は、やはり後段のサブ画素電極
En+1の電位変化の影響を受け、右辺第2項(Vsp
−Vsn)×Cdd/Ctの分だけ変化し、単純にV
(−)とはならないことがわかる。ここで、この式の右
辺第2項(Vsp−Vsn)×Cdd/Ctを、(7)
式を求めたときと同様にΔVddとおくと、 Vn(n)=V(−)−ΔVdd…(8) となる。
Vn(n)は、カップリング容量を考慮しない場合V
(−)であるのに対し(電位波形(1)参照)、カップ
リング容量を考慮した場合、V(−)よりもΔVddだ
け小さくなる。従って、サブ画素電極Enの正極書込電
位V(+)+ΔVdd=Vsp−ΔVc+ΔVddと、
負極書込電位V(−)−ΔVdd=Vsn−ΔVc−Δ
Vddとの電位差は、Vsp−Vsn+2ΔVdd=V
a+2ΔVdd((5)式参照)となる。
ング容量Cddが存在するとした場合の、サブ画素電極
En+1の電位波形について考える。
リング容量Cddが存在するとした場合の、サブ画素電
極En+1の電位波形を示す図である。また、図5に
は、カップリング容量Cddの有無に応じた電位波形の
差異が理解しやすいように、図3に示す、カップリング
容量を無視した場合の電位波形(1)、(2)、(3)
のうちの、電位波形(2)、(3)をも示してある。
場合、サブ画素電極En+1の電位波形は、(2)’と
なる。つまり、サブ画素電極En+1は、カップリング
容量Cdd(n+2)(図2参照)の影響を受け、正極
書込電位が、V(+)とはならずにV(+)−ΔVdd
となり、一方、負極書込電位が、V(−)とはならずに
V(−)+ΔVddとなる。以下に、正極時、負極時の
書込電位が、このように変化する理由について説明す
る。ただし、話を簡単にするため、サブ画素電極En+
1の電位を考えるにあたっては、サブ画素電極Enの電
位を考察したときと同様に、隣り合うサブ画素電極間の
カップリング容量Cdd(i)のうち、サブ画素電極E
n+1とサブ画素電極En+2との間のカップリング容
量Cdd(n+1)のみが存在し、その他のカップリン
グ容量は存在しないものとして説明する。
形(2)’も、時刻t3までは、先に説明したカップリ
ング容量を無視した場合と同様に説明できる。ここで、
サブ画素電極En+1の後段のサブ画素電極En+2の
電位波形(3)に着目すると、時刻t3の時点(つま
り、サブ画素電極En+1の電位V(n+1)がV
(+)になった時点)では、サブ画素電極En+2の電
位V(n+2)は、正極書込電位V(+)であるが、サ
ブ画素R(n+1)とサブ画素R(n+2)は、互いに
反対の極性で駆動されるため、1水平期間後に、サブ画
素電極En+2の電位は、正極書込電位V(+)から、
負極書込電位V(−)に変化する(時刻t4)。サブ画
素電極En+1とサブ画素電極En+2との間には、カ
ップリング容量Cdd(図2参照)が存在するため、上
記のように、サブ画素電極En+2の電位が、正極書込
電位V(+)から負極書込電位V(−)に変化すると、
サブ画素R(n+1)についての電荷保存の法則から、
サブ画素電極En+1の正極書込電位Vp(n+1)
は、以下のようになる。 Vp(n+1)=V(+)+{(V(−)−V(+)}×C
dd/Ct=V(+)+{(Vsn−ΔVc)−(Vsp−
ΔVc)}×Cdd/Ct=V(+)+(Vsn−Vs
p)×Cdd/Ct=V(+)−(Vsp−Vsn)×C
dd/Ct この式から、Vp(n+1)は、後段のサブ画素電極E
n+2の電位変化の影響を受け、右辺第2項(Vsp−
Vsn)×Cdd/Ctの分だけ変化し、単純にV
(+)とはならないことがわかる。ここで、この式の右
辺第2項(Vsp−Vsn)×Cdd/Ctを、
(7)、(8)式を求めたときと同様にΔVddとおく
と、 Vp(n+1)=V(+)−ΔVdd…(9) となる。
電位は、カップリング容量を無視した場合V(+)であ
るのに対し(電位波形(2)参照)、カップリング容量
を考慮した場合、V(+)よりもΔVddだけ小さくな
る。
すると、サブ画素電極Enの電位波形(2)’には、こ
のパルスP2対応した振幅Aの電位が現れる。次いで、
ゲートバスGn+1のパルスP2が発生すると、TFT
(n+1)(図2参照)がそのパルスP2のパルス幅に
対応した時間だけon状態となる。従って、ソースバス
Sから、負極の電位Vsnが、TFT(n+1)を経由
してサブ画素電極En+1に付与される。このため、G
n+1のパルスP2が発生している期間K4の間に、サ
ブ画素電極En+1には電位Vsnが書き込まれるが
(時刻t7)、キックバック量ΔVcだけ下がるため一
旦はV(−)=Vsn−ΔVcとなる(時刻t7)。こ
こで、サブ画素電極En+1の後段のサブ画素電極En
+2の電位波形(3)に着目すると、時刻t7の時点
(つまり、サブ画素電極En+1の電位V(n+1)が
V(−)になった時点)では、サブ画素電極En+2の
電位V(n+2)は、負極書込電位V(−)であるが、
サブ画素R(n+1)とサブ画素R(n+2)は、互い
に反対の極性で駆動されるため、1水平期間後に、サブ
画素電極En+2の電位は、負極書込電位V(−)か
ら、正極書込電位V(+)に変化する(時刻t8)。サ
ブ画素電極En+1とサブ画素電極En+2との間に
は、カップリング容量Cdd(図2参照)が存在するた
め、上記のように、サブ画素電極En+2電位が、負極
書込電位V(−)から正極書込電位V(+)に変化する
と、サブ画素R(n+1)についての電荷保存の法則か
ら、サブ画素電極En+1の負極書込電位Vn(n+
1)は、以下のようになる。 Vn(n+1)=V(−)+{(V(+)−V(−)}×C
dd/Ct=V(−)+{(Vsp−ΔVc)−(Vsn−
ΔVc)}×Cdd/Ct=V(−)+(Vsp−Vs
n)×Cdd/Ct この式から、Vn(n+1)は、後段のサブ画素電極E
n+2の電位変化の影響を受け、右辺第2項(Vsp−
Vsn)×Cdd/Ctの分だけ変化し、単純にV
(−)とはならないことがわかる。ここで、この式の右
辺第2項(Vsp−Vsn)×Cdd/Ctを、(7)
式を求めたときと同様にΔVddとおくと、 Vn(n+1)=V(−)+ΔVdd…(10) となる。
電位Vn(n+1)は、カップリング容量を無視した場
合V(−)であるのに対し(電位波形(2)参照)、カ
ップリング容量を考慮した場合、V(−)よりもΔVd
dだけ大きくなる。従って、サブ画素電極En+1の正
極書込電位V(+)−ΔVdd=Vsp−ΔVc−ΔV
ddと、負極書込電位V(−)+ΔVdd=Vsn−Δ
Vc+ΔVddとの電位差は、Vsp−Vsn−2ΔV
dd=Va−2ΔVdd((5)式参照)となる。
電位、負極書込電位は、隣り合うサブ画素電極との間の
カップリング容量の影響を受け、カップリング容量を無
視した場合と比較してΔVddだけ変動することがわか
る。具体的には、ある1つのサブ画素電極に着目した場
合、この着目したサブ画素電極に電位が書き込まれた直
後に、この着目したサブ画素の後段のサブ画素電極が、
負極書込電位から正極書込電位に変化すると、着目した
サブ画素電極の電位はΔVddだけ増加し、一方、この
着目したサブ画素電極の後段のサブ画素電極が、正極書
込電位から負極書込電位に変化すると、今度は逆に、着
目したサブ画素電極の電位はΔVddだけ減少してい
る。このことから考えると、カップリング容量を考慮し
た場合の、サブ画素電極R(n+2)の正極書込電位
は、このサブ画素電極R(n+2)に電位が書き込まれ
た直後に、このサブ画素電極R(n+2)の後段のサブ
画素電極R(n+3)が正極書込電位から負極書込電位
に変化するため、カップリング容量を無視した場合より
もΔVddだけ減少する。一方、カップリング容量を考
慮した場合の、サブ画素電極R(n+2)の負極書込電
位は、後段のサブ画素電極R(n+3)が負極書込電位
から正極書込電位に変化するため、カップリング容量を
無視した場合よりもΔVddだけ増加する。
リング容量Cddが存在するとした場合の、サブ画素電
極En、En+1、En+2の電位波形をまとめて示し
た図である。また、図6には、カップリング容量を無視
した場合の、サブ画素電極Enの電位波形(1)も示し
てある。
した場合の電極波形として、3つのサブ画素電極En、
En+1、En+2の電位波形のみを示すが、その他の
サブ画素電極についても、図4、図5を参照しながら説
明した方法にしたがって考えると、正極書込電位及び負
極書込電位はΔVddだけ増減することがわかる。従っ
て、各サブ画素R(i)の正極書込電位Vp(i)、負
極書込電位Vn(i)は、 Vp(i)=V(+)+ΔVdd=Vsp−ΔVc+ΔVdd…(11) ただし、i=n、n±2、n±4、… Vp(i)=V(+)−ΔVdd=Vsp−ΔVc−ΔVdd…(12) ただし、i=n±1、n±3、… Vn(i)=V(−)−ΔVdd=Vsn−ΔVc−ΔVdd…(13) ただし、i=n、n±2、n±4、… Vn(i)=V(−)+ΔVdd=Vsn−ΔVc+ΔVdd…(14) ただし、i=n±1、n±3、…となる。
合、図3に示すように、各サブ画素の書込電位差はVa
となり、各サブ画素に関わらず等しいが、カップリング
容量Cddを考慮した場合、(11)式〜(14)式か
ら、各サブ画素の書込電位差は、Vaよりも2ΔVdd
だけ大きくなる書込電位差と、2ΔVddだけ小さくな
る書込電位差とが交互に現れることがわかる。これまで
は、1本のソースバスについて考えたが、書込電位差が
2ΔVddだけ増減する現象は、どのソースバスについ
ても現れる。従って、液晶パネルがノーマリ・ホワイト
パネルの場合、書込電位差がVaよりも2ΔVddだけ
大きくなる行は暗く、2ΔVddだけ小さくなる行は明
るくなる。つまり、従来の液晶表示装置では、各サブ画
素の明るさを等しくしようとしても、実際は、明るくな
る行と、暗くなる行とが交互に現れる横すじが眼で認識
されてしまう。
は、電位発生回路5が、正極補正部52と、負極補正部
54とを備えている。これら補正部を備えた、図1に示
す液晶表示装置を用いて、青空等のほぼ同一の明るさで
表される画像を表示すると、画面に明暗は現れず、画面
全体にわたって一様な明るさで青空が表示される。以下
に、図1に示す液晶表示装置を用いた場合、画面全体に
わたって一様な明るさで青空が表示される理由について
説明する。
及びEn+2それぞれに電位を付与するときのタイミン
グチャートを示す図である。
る原因は、隣り合うサブ画素電極の一方のサブ画素電極
の書込電位差がVaよりも2ΔVddだけ大きく、もう
一方のサブ画素電極の書込電位差がVaよりも2ΔVd
dだけ小さくなり、各サブ画素に異なる電圧が印加され
るためと考えられる。そこで、共通電極の電位Vcom
と正極書込電位との差が、各サブ画素に関わらず互いに
等しくなるとともに、共通電極の電位Vcomと負極書
込電位との差も、各サブ画素に関わらず互いに等しくな
れば、各サブ画素に、互いに等しい電圧が印加されるこ
とになり、横すじが防止できる。
がら説明したように、各サブ画素電極の正極書込電位を
互いに等しい電位にするために、各サブ画素に一律に電
位Vspを書込み、一方、各サブ画素電極の負極書込電
位を互いに等しくするために、各サブ画素に一律にVs
nを書き込んでいる。ところが、各サブ画素電極の正極
書込電位及び負極書込電位は、カップリング容量の影響
を受け、カップリング容量を無視した場合と比較してΔ
Vddだけ変動する。その結果として、正極書込電位及
び負極書込電位それぞれと、共通電極の電位Vcomと
の電位差は、各サブ画素によって異なる。
プリング容量を考慮した場合、正極書込電位は、V
(+)+ΔVddと、V(+)−ΔVddとの2種類の
電位が現れる。また、負極書込電位は、V(−)+ΔV
ddと、V(−)−ΔVddとの2種類の電位が現れ
る。ここで、正極書込電位に着目すると、これら2種類
の電位V(+)+ΔVddと、V(−)−ΔVddとの
差は、2ΔVddであるため、V(+)+ΔVddの電
位が現れるサブ画素電極の電位をΔVddだけ減少さ
せ、一方、V(+)−ΔVddの電位が現れるサブ画素
電極の電位をΔVddだけ増加させることができれば、
各サブ画素電極の正極書込電位は、どのサブ画素電極で
あってもV(+)となり、各サブ画素について、共通電
極の電位Vcomと正極書込電位との差を互いに等しく
することができる。同様の考えから、負極書込電位に着
目すると、V(−)+ΔVddの電位が現れるサブ画素
電極の電位をΔVddだけ減少させ、一方、V(−)−
ΔVddの電位が現れるサブ画素電極の電位をΔVdd
だけ増加させることができれば、各サブ画素電極の負極
書込電位は、どのサブ画素電極であってもV(−)とな
り、各サブ画素について、共通電極の電位Vcomと負
極書込電位との差を互いに等しくすることができる。つ
まり、各サブ画素電極の電位は、後段(次行)のサブ画
素電極の書込電位差により生じるΔVdd分だけ増減す
るため、この後段のサブ画素電極の影響によるΔVdd
だけ補正すればよい。
に、図1に示すように、正極補正部52及び負極補正部
54を設けて、ソースバスSの信号波形を、図7に示す
ような波形に補正している。具体的には、各サブ画素電
極のうち、従来のソースバス信号(例えば図6参照)で
はカップリング容量を考慮した書込電位差がVa+2Δ
Vddとなるサブ画素電極Ei(ただし、i=n、n±
2、n±4、…である。以下、これらサブ画素電極を第
1のサブ画素電極と呼ぶ)に着目し、この第1のサブ画
素電極に正極の電位が書き込まれる期間(図7では、期
間K1、期間K6に相当する。)において、ソースバス
Sの電位を、VspよりもΔVddだけ小さい電位Vs
p(−)=Vsp−ΔVddに補正する。一方、この第
1のサブ画素電極に負極の電位が書き込まれる期間(図
7では、期間K2、期間K5に相当する)において、ソ
ースバスSの電位を、VsnよりもΔVddだけ大きい
電位Vsn(+)=Vsn+ΔVddに補正する。
ースバス信号では書込電位差がVa−2ΔVddとなる
サブ画素電極Ei(ただし、i=n±1、n±3、…で
ある。以下、これらサブ画素電極を第2のサブ画素電極
と呼ぶ)に着目し、この第2のサブ画素電極に正極の電
位が書き込まれる期間(図7では、期間K3に相当す
る。)において、ソースバスSの電位を、Vspよりも
ΔVddだけ大きい電位Vsp(+)=Vsp+ΔVd
dに補正する。一方、この第2のサブ画素電極に負極の
電位が書き込まれる期間(図7では、期間K4に相当す
る)において、ソースバスSの電位を、VsnよりもΔ
Vddだけ小さい電位Vsn(−)=Vsn−ΔVdd
に補正する。
それぞれに正極の電位が書き込まれる期間において、ソ
ースバスSの電位を、Vsp(−)、Vsp(+)それ
ぞれに補正するため、正極補正部52は、ソースバスS
の電位を、Vspから、Vsp(−)、Vsp(+)そ
れぞれに補正するのに必要な矩形信号を発生する。ま
た、第1、第2のサブ画素電極それぞれに負極の電位が
書き込まれる期間において、ソースバスSの電位を、V
sn(+)、Vsn(−)それぞれに補正するため、負
極補正部54は、ソースバスSの電位を、Vsnから、
Vsn(+)、Vsn(−)それぞれに補正するのに必
要な矩形信号を発生する。
補正部54が発生する信号により、ソースバスSの電位
が上記のように補正されるため、第1のサブ画素電極の
正極書込電位Vp1は、(11)式において、Vsp
を、Vsp(−)=Vsp−ΔVddに置き換えて計算
を進めることにより求められる。つまり、 Vp1=(Vsp−ΔVdd)−ΔVc+ΔVdd=V
sp−ΔVc=V(+)((2)式参照) となる。また、第2のサブ画素電極の正極書込電位Vp
2は、(12)式において、Vspを、Vsp(+)=
Vsp+ΔVddに置き換えて計算を進めることにより
求められる。つまり、 Vp2=(Vsp+ΔVdd)−ΔVc−ΔVdd=V
sp−ΔVc=V(+)((2)式参照)
極であっても、正極書込電位はV(+)となることがわ
かる。これにより、正極時において、各サブ画素に印加
される電圧は、どのサブ画素であっても、V(+)−V
comとなることがわかる。
Vnについて考えると、ソースバスSの電位を上記のよ
うに設定しているため、第1のサブ画素電極の負極書込
電位Vn1は、(13)式において、VsnをVsn
(+)=Vsn+ΔVddに置き換えて計算を進めるこ
とにより求められる。つまり、 Vn1=(Vsn+ΔVdd)−ΔVc−ΔVdd=V
sn−ΔVc=V(−)((3)式参照)となる。ま
た、第2のサブ画素電極の負極書込電位Vn2は、(1
4)式において、Vsnを、Vsn(−)=Vsn−Δ
Vddに置き換えて計算を進めることにより求められ
る。つまり、 Vn2=(Vsn−ΔVdd)−ΔVc+ΔVdd=V
sn−ΔVc=V(−)((3)式参照)
極であっても、負極書込電位VnはV(−)となること
がわかる。これにより、負極時において、各サブ画素に
印加される電圧は、どのサブ画素であっても、Vcom
−V(−)となることがわかる。以上のことから、書込
電位差は、V(+)−V(−)=Vsp−ΔVc−(V
np−ΔVc)=Vsp−Vnp=Va((5)式参
照)となる。
に、(Vsp+Vsn)/2−ΔVcに設定されている
ため、 V(+)−Vcom(=正極時に各サブ画素に印加され
る電圧)=Vcom−V(−)(=負極時に各サブ画素
に印加される電圧) となることがわかる。
と、青空等のほぼ同一の明るさで表される画像を表示し
ても、画面に明暗は現れず、画面全体にわたって一様な
明るさで青空が表示される。
する場合を考えたため、どのサブ画素電極の電位を補正
する場合であっても、ソースバスSの電位の補正量ΔV
ddは、(6)式で求められる所定の値に設定しておけ
ばよいが、通常、各サブ画素の明るさは、きわめて多段
階(例えば64段階)に変化するため、(6)式中のV
s及びVnも本来変化する値である。従って、この
(6)式のΔVddも多段階に変化する。例えば、ノー
マリ・ホワイトモードの液晶表示装置について考える
と、サブ画素の明るさが暗くなればなるほど、書込電位
差が大きくなるため、ΔVddは大きくなる。一方、サ
ブ画素の明るさが明るくなればなるほど、書込電位差が
小さくなるため、ΔVddは小さくなる。この(6)式
のΔVddは、各サブ画素電極についての正極及び負極
書込電位が、後段(次行)のサブ画素電極の書込電位差
により受ける変動分であるため、ソースバスSの電位
の、各サブ画素に対応する補正量ΔVddは、この各サ
ブ画素の後段(次行)のサブ画素の明暗に応じて、変動
させればよい。
と、負極補正部54との双方の補正部を備えているが、
ΔVddが数十mV程度であるならば、上記の2つの補
正部のうちの、いずれか一方の補正部のみを備えればよ
い。一方の補正部のみを備えると、ソースバスS(図2
参照)が延在する方向に隣り合うサブ画素の交流化中心
電圧は、互いにずれるが、共通電極の電位Vcomのパ
ネル面内のばらつき等を考えると、交流化中心電圧のず
れは無視できる。
えると、電圧の変化量に対して光の透過量が変化する度
合いは、中間調に対応する領域では大きいが、白色側も
しくは黒色側に近づくに伴い小さくなる。従って、正極
補正部52が発生する信号を、アンプ55の入力側から
ではなく、このアンプ55の出力側に接続されたラダー
抵抗R1〜R4上から加算しても、この加算位置が基準
電位V1、V5が発生する位置に近い位置(例えばラダ
ー抵抗R1、R2の間)であれば、図7に示す補正後の
ソースバスSの信号波形とほぼ同じ形状の信号波形が得
られる。従って、本実施形態では、正極補正部52が発
生する信号を、電源51の供給電位が抵抗分割される前
に加算しているが、ラダー抵抗R1〜R4上から加算し
てもよい。同様に考えて、負極補正部54が発生する信
号は、基準電位V6、V10が発生する位置に近い位置
であれば、ラダー抵抗R6〜R10上から加算してもよ
い。
び負極補正部54を備え、これら補正部で、カップリン
グ容量に基づいた補正量だけ、ソースバスSの電位を補
正することにより、横すじ発生を防止しているが、これ
ら補正部を備える代わりに、カップリング容量に基づい
て、複数のサブ画素データを補正するデータ補正手段を
備えてもよい。このデータ補正手段を備え、電位発生回
路5が発生する基準電位から、このデータ補正手段によ
り補正された複数の画素データに対応する各電位を選択
し、選択したこれら電位をソースバスSに供給しても、
やはり横すじ発生を防止することができる。
方式として2行1列間交流方式を採用した液晶表示装置
であるが、本発明の液晶表示装置は、例えば3行1列間
交流方式等の、その他の駆動方式を採用した液晶表示装
置に適用してもよく、本発明の液晶表示装置を用いるこ
とにより、隣り合うサブ画素電極間に形成されるカップ
リング容量による各サブ画素の電位のばらつきを抑制す
ることができる。
する液晶表示装置を取りあげたが、本発明の液晶表示装
置を、白黒画像を表示する液晶表示装置に適用しても、
やはり、横すじを効果的に防止することができる。
準電位V10がDAC3bに直接入力されているが、ラ
ダー抵抗と各DAC3b間に、アンプによるバッファを
備えてもよい。
Vcomを一定としているが、この電位Vcomが可変
であっても、本発明を適用することは可能である。
装置によれば、ほぼ同一の明るさで表される画像を表示
する場合であっても、横すじを防止することができる。
すブロック図である。
対応する部分を表す拡大図である。
それぞれに電位を付与するときのタイミングチャートを
示す図である。
ddが存在するとした場合の、サブ画素電極Enの電位
波形を示す図である。
ddが存在するとした場合の、サブ画素電極En+1の
電位波形を示す図である。
ddが存在するとした場合の、サブ画素電極En、En
+1、En+2の電位波形をまとめて示した図である。
それぞれに電位を付与するときのタイミングチャートを
示す図である。
Claims (5)
- 【請求項1】 同一のデータ線を経由させて電位が付与
される複数の画素電極が形成された第1の基板と、 共通電極が形成され、該第1の基板との間に液晶を挟む
第2の基板と、 複数の画素データに基づいて、前記複数の画素電極に電
位を付与する電位付与手段とを備えた液晶表示装置であ
って、 前記電位付与手段が、互いに隣り合う画素電極間に形成
されるカップリング容量に基づいて、前記複数の画素電
極に付与する電位を補正するものであることを特徴とす
る液晶表示装置。 - 【請求項2】 前記電位付与手段が、基準電位を発生す
る基準電位発生手段と、前記カップリング容量に基づい
て、前記基準電位発生手段が発生する基準電位を補正す
る基準電位補正手段とを有し、前記基準電位補正手段に
より補正された基準電位から、前記複数の画素データに
対応する各電位を選択し、該選択したこれら電位を、前
記複数の画素電極に付与するものであることを特徴とす
る請求項1に記載の液晶表示装置。 - 【請求項3】 前記基準電位発生手段が、ラダー抵抗に
より、複数の基準電位を発生するものであることを特徴
とする請求項2に記載の液晶表示装置。 - 【請求項4】 前記基準電位補正手段が、前記基準電位
発生手段が発生する電位を、前記ラダー抵抗の途中位置
で補正するものであることを特徴とする請求項3に記載
の液晶表示装置。 - 【請求項5】 前記電位付与手段が、基準電位を発生す
る基準電位発生手段と、前記カップリング容量に基づい
て、前記複数の画素データを補正するデータ補正手段と
を有し、前記基準電位発生手段が発生する基準電位か
ら、前記データ補正手段により補正された複数の画素デ
ータに対応する各電位を選択し、該選択したこれら電位
を、前記複数の画素電極に付与するものであることを特
徴とする請求項1に記載の液晶表示装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP27928199A JP4521903B2 (ja) | 1999-09-30 | 1999-09-30 | 液晶表示装置 |
PCT/EP2000/009674 WO2001024154A1 (en) | 1999-09-30 | 2000-09-29 | Liquid crystal display device with driving voltage correction for reducing negative effects caused by capacitive coupling between adjacent pixel electrodes |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP27928199A JP4521903B2 (ja) | 1999-09-30 | 1999-09-30 | 液晶表示装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2001108964A true JP2001108964A (ja) | 2001-04-20 |
JP4521903B2 JP4521903B2 (ja) | 2010-08-11 |
Family
ID=17608990
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP27928199A Expired - Fee Related JP4521903B2 (ja) | 1999-09-30 | 1999-09-30 | 液晶表示装置 |
Country Status (2)
Country | Link |
---|---|
JP (1) | JP4521903B2 (ja) |
WO (1) | WO2001024154A1 (ja) |
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002196306A (ja) * | 2000-10-05 | 2002-07-12 | Semiconductor Energy Lab Co Ltd | 液晶表示装置 |
JP2003075869A (ja) * | 2001-09-05 | 2003-03-12 | Toshiba Corp | 平面表示素子 |
JP2006506683A (ja) * | 2002-11-20 | 2006-02-23 | サムスン エレクトロニクス カンパニー リミテッド | 液晶表示装置及びその駆動方法 |
JP2007523377A (ja) * | 2004-02-19 | 2007-08-16 | ティーピーオー、ホンコン、ホールディング、リミテッド | 電圧供給装置及び画像表示装置 |
US7339569B2 (en) | 2001-09-07 | 2008-03-04 | Samsung Electronics Co., Ltd. | Liquid crystal display, apparatus for driving a liquid crystal display, and method of generating gray voltages |
JP2008185997A (ja) * | 2007-01-31 | 2008-08-14 | Toshiba Matsushita Display Technology Co Ltd | 液晶表示装置 |
US7522127B2 (en) | 2003-12-17 | 2009-04-21 | Sharp Kabushiki Kaisha | Driving method for driving a display device including display pixels, each of which includes a switching element and a pixel electrode, display device, and medium |
WO2012111553A1 (ja) * | 2011-02-18 | 2012-08-23 | シャープ株式会社 | 表示装置の駆動方法、プログラム、および表示装置 |
JP2017058578A (ja) * | 2015-09-18 | 2017-03-23 | ラピスセミコンダクタ株式会社 | 表示ドライバ |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004101581A (ja) * | 2002-09-04 | 2004-04-02 | Koninkl Philips Electronics Nv | 画像表示装置 |
JP2006119581A (ja) * | 2004-09-24 | 2006-05-11 | Koninkl Philips Electronics Nv | アクティブマトリクス型液晶表示装置およびその駆動方法 |
CN104732949B (zh) * | 2015-04-17 | 2019-01-22 | 京东方科技集团股份有限公司 | 伽马电压生成电路、驱动单元、显示装置和色坐标调节方法 |
CN108648682A (zh) * | 2018-06-29 | 2018-10-12 | 厦门天马微电子有限公司 | 一种像素补偿方法及装置 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH075852A (ja) * | 1993-04-30 | 1995-01-10 | Internatl Business Mach Corp <Ibm> | 液晶表示装置で漏話を除去する方法及び液晶表示装置 |
JPH08263011A (ja) * | 1995-03-20 | 1996-10-11 | Sony Corp | アクティブマトリックス型液晶表示パネルの駆動方法および液晶表示装置 |
JPH0996839A (ja) * | 1995-07-24 | 1997-04-08 | Fujitsu Ltd | トランジスタマトリクス装置及びその駆動方法 |
JPH1152334A (ja) * | 1997-08-07 | 1999-02-26 | Seiko Epson Corp | 液晶素子の駆動方法及び液晶表示装置及び電子機器 |
WO2000023977A1 (fr) * | 1998-10-16 | 2000-04-27 | Seiko Epson Corporation | Circuit d'attaque de dispositif electro-optique, procede d'attaque, convertisseur analogique/numerique, attaqueur de signaux, panneau electro-optique, ecran de projection, et dispositif electronique |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0680477B2 (ja) * | 1985-02-06 | 1994-10-12 | キヤノン株式会社 | 液晶表示パネル及び駆動方法 |
JP2951352B2 (ja) * | 1990-03-08 | 1999-09-20 | 株式会社日立製作所 | 多階調液晶表示装置 |
JP3734537B2 (ja) * | 1995-09-19 | 2006-01-11 | シャープ株式会社 | アクティブマトリクス型液晶表示装置及びその駆動方法 |
JP3039404B2 (ja) * | 1996-12-09 | 2000-05-08 | 日本電気株式会社 | アクティブマトリクス型液晶表示装置 |
JP3343048B2 (ja) * | 1997-04-25 | 2002-11-11 | シャープ株式会社 | データ線駆動回路およびこれを備えたアクティブマトリクス型液晶表示装置 |
-
1999
- 1999-09-30 JP JP27928199A patent/JP4521903B2/ja not_active Expired - Fee Related
-
2000
- 2000-09-29 WO PCT/EP2000/009674 patent/WO2001024154A1/en active Application Filing
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH075852A (ja) * | 1993-04-30 | 1995-01-10 | Internatl Business Mach Corp <Ibm> | 液晶表示装置で漏話を除去する方法及び液晶表示装置 |
JPH08263011A (ja) * | 1995-03-20 | 1996-10-11 | Sony Corp | アクティブマトリックス型液晶表示パネルの駆動方法および液晶表示装置 |
JPH0996839A (ja) * | 1995-07-24 | 1997-04-08 | Fujitsu Ltd | トランジスタマトリクス装置及びその駆動方法 |
JPH1152334A (ja) * | 1997-08-07 | 1999-02-26 | Seiko Epson Corp | 液晶素子の駆動方法及び液晶表示装置及び電子機器 |
WO2000023977A1 (fr) * | 1998-10-16 | 2000-04-27 | Seiko Epson Corporation | Circuit d'attaque de dispositif electro-optique, procede d'attaque, convertisseur analogique/numerique, attaqueur de signaux, panneau electro-optique, ecran de projection, et dispositif electronique |
Cited By (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002196306A (ja) * | 2000-10-05 | 2002-07-12 | Semiconductor Energy Lab Co Ltd | 液晶表示装置 |
JP2003075869A (ja) * | 2001-09-05 | 2003-03-12 | Toshiba Corp | 平面表示素子 |
US7339569B2 (en) | 2001-09-07 | 2008-03-04 | Samsung Electronics Co., Ltd. | Liquid crystal display, apparatus for driving a liquid crystal display, and method of generating gray voltages |
US8031148B2 (en) | 2001-09-07 | 2011-10-04 | Samsung Electronics Co., Ltd. | Liquid crystal display, apparatus for driving a liquid crystal display, and method of generating gray voltages |
JP2006506683A (ja) * | 2002-11-20 | 2006-02-23 | サムスン エレクトロニクス カンパニー リミテッド | 液晶表示装置及びその駆動方法 |
US7522127B2 (en) | 2003-12-17 | 2009-04-21 | Sharp Kabushiki Kaisha | Driving method for driving a display device including display pixels, each of which includes a switching element and a pixel electrode, display device, and medium |
JP2007523377A (ja) * | 2004-02-19 | 2007-08-16 | ティーピーオー、ホンコン、ホールディング、リミテッド | 電圧供給装置及び画像表示装置 |
JP2008185997A (ja) * | 2007-01-31 | 2008-08-14 | Toshiba Matsushita Display Technology Co Ltd | 液晶表示装置 |
WO2012111553A1 (ja) * | 2011-02-18 | 2012-08-23 | シャープ株式会社 | 表示装置の駆動方法、プログラム、および表示装置 |
US9111475B2 (en) | 2011-02-18 | 2015-08-18 | Sharp Kabushiki Kaisha | Method of driving display device, program, and display device |
JP2017058578A (ja) * | 2015-09-18 | 2017-03-23 | ラピスセミコンダクタ株式会社 | 表示ドライバ |
Also Published As
Publication number | Publication date |
---|---|
WO2001024154A1 (en) | 2001-04-05 |
JP4521903B2 (ja) | 2010-08-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4650845B2 (ja) | カラー液晶表示装置およびそのためのガンマ補正方法 | |
US7151518B2 (en) | Liquid crystal display device and driving method of the same | |
JP6399574B2 (ja) | 表示装置及びその駆動方法 | |
KR101286532B1 (ko) | 액정 표시장치와 그 구동방법 | |
US20100253668A1 (en) | Liquid crystal display, liquid crystal display driving method, and television receiver | |
US8217929B2 (en) | Electro-optical device, driving method, and electronic apparatus with user adjustable ratio between positive and negative field | |
US20050264508A1 (en) | Liquid crystal display device and driving method thereof | |
KR20080044104A (ko) | 표시장치 및 이의 구동방법 | |
JPH10171412A (ja) | アクティブマトリクス型液晶表示装置 | |
US8605019B2 (en) | Display device and display device driving method, and display driving control method | |
JPH0968689A (ja) | 液晶表示装置の駆動方法 | |
US20060262080A1 (en) | Display apparatus | |
JP2012078415A (ja) | 表示装置 | |
JP4583044B2 (ja) | 液晶表示装置 | |
JP2001108964A (ja) | 液晶表示装置 | |
US6903715B2 (en) | Liquid crystal display and driving apparatus thereof | |
KR102198250B1 (ko) | 표시 장치 및 그것의 구동 방법 | |
US20170316748A1 (en) | Method of driving display panel and display apparatus for performing the same | |
KR20180094180A (ko) | 액정 표시 장치 | |
WO2009133906A1 (ja) | 映像信号線駆動回路および液晶表示装置 | |
KR100755566B1 (ko) | 액정표시장치의 공통 전압 보상방법 | |
US7760196B2 (en) | Impulsive driving liquid crystal display and driving method thereof | |
KR101030535B1 (ko) | 액정표시장치의 구동방법 | |
US20120256975A1 (en) | Liquid crystal display device and drive method of liquid crystal display device | |
WO2018221477A1 (ja) | 液晶表示装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060928 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20060928 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20070531 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20070726 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091013 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091208 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100427 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100525 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130604 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |