KR100755566B1 - 액정표시장치의 공통 전압 보상방법 - Google Patents

액정표시장치의 공통 전압 보상방법 Download PDF

Info

Publication number
KR100755566B1
KR100755566B1 KR1020050099556A KR20050099556A KR100755566B1 KR 100755566 B1 KR100755566 B1 KR 100755566B1 KR 1020050099556 A KR1020050099556 A KR 1020050099556A KR 20050099556 A KR20050099556 A KR 20050099556A KR 100755566 B1 KR100755566 B1 KR 100755566B1
Authority
KR
South Korea
Prior art keywords
liquid crystal
common voltage
data
horizontal line
common electrode
Prior art date
Application number
KR1020050099556A
Other languages
English (en)
Other versions
KR20070043358A (ko
Inventor
윤상호
Original Assignee
비오이 하이디스 테크놀로지 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 비오이 하이디스 테크놀로지 주식회사 filed Critical 비오이 하이디스 테크놀로지 주식회사
Priority to KR1020050099556A priority Critical patent/KR100755566B1/ko
Publication of KR20070043358A publication Critical patent/KR20070043358A/ko
Application granted granted Critical
Publication of KR100755566B1 publication Critical patent/KR100755566B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13452—Conductors connecting driver circuitry and terminals of panels
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3696—Generation of voltages supplied to electrode drivers
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
    • G02F2201/121—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode common or background

Abstract

본 발명은 액정표시장치의 공통 전극 보상방법에 관한 것으로, 더욱 상세하게는, 도트 인버젼 방식으로 구동시 왜곡되는 공통 전극을 보상하여 화면 품위를 향상시킬 수 있는 액정표시장치의 공통 전극 보상방법에 관한 것이다. 이 방법은, 데이터가 입력되는 단계; 상기 입력된 데이터의 패턴을 판단하는 단계; 상기 판단된 패턴이 일정한 공통 전극을 발생시킬 경우, 상기 공통 전극을 그대로 출력하는 단계; 상기 판단된 패턴이 왜곡된 공통 전극을 발생시킬 경우, 액정의 극성을 반전시키는 POL 신호의 극성을 판단하는 단계; 및 상기 판단된 POL 신호의 극성에 따라 상기 왜곡된 공통 전극을 보상하는 신호를 출력하는 단계;로 이루어지는 것을 특징으로 한다.

Description

액정표시장치의 공통 전압 보상방법{COMMON VOLTAGE COMPENSATION METHOD FOR LIQUID CRYSTAL DISPLAY}
도 1은 종래 기술에 따른 1 도트 인버젼 방식의 액정표시장치에서의 데이터 신호와 공통 전극을 나타내는 도면.
도 2a는 종래 기술에 따른 2 도트 인버젼 방식의 액정표시장치에서의 데이터 신호와 공통 전극을 나타내는 도면.
도 2b는 종래 기술에 따른 2 도트 인버젼 방식의 액정표시장치에서 공통 전극의 왜곡을 나타내는 파형도.
도 3a는 종래 기술에 따른 수직 1 라인 인버젼 방식의 액정표시장치에서의 데이터 신호와 공통 전극을 나타내는 도면.
도 3b는 종래 기술에 따른 수직 1 라인 인버젼 방식의 액정표시장치에서 플러스 방향으로 공통 전극이 왜곡되는 것을 나타내는 파형도.
도 3c는 종래 기술에 따른 수직 1 라인 인버젼 방식의 액정표시장치에서 마이너스 방향으로 공통 전극이 왜곡되는 것을 나타내는 파형도.
도 4는 본 발명에 따른 액정표시장치에서 수직 1 라인 인버젼 방식의 패턴에 따른 동작 과정을 설명하기 위한 순서도.
도 5는 수직 1 라인 인버젼 방식의 패턴을 설명하기 위한 도면.
도 6은 본 발명에 따른 액정표시장치에서 수직 1 라인 인버젼 방식일 때의 공통 전극 보상 방식을 설명하기 위한 파형도.
도 7은 본 발명에 따른 액정표시장치의 공통 전극 보상 동작에 관한 블럭도.
도 8a는 본 발명에 따른 액정표시장치에서 가변 공통 전극의 일 예를 나타내는 파형도.
도 8b는 본 발명에 따른 액정표시장치의 공통 전극 보상동작에 따른 실제 액정 패널의 공통 전극에 대한 파형도.
* 도면의 주요 부분에 대한 부호의 설명 *
110 : 데이터 입력 단계 120 : 데이터 패턴 판단 단계
130 : POL 신호 극성 판단 단계 140 : 노멀 공통 전극 출력 단계
150 : 마이너스 공통 전극 출력 단계 160 : 플러스 공통 전극 출력 단계
220 : 메모리 230 : 타이밍 컨트롤러
본 발명은 액정표시장치의 공통 전극(전압) 보상방법에 관한 것으로, 더욱 상세하게는, 도트 인버젼 방식으로 구동시 왜곡되는 공통 전극을 보상하여 화면 품위를 향상시킬 수 있는 액정표시장치의 공통 전극(전압) 보상방법에 관한 것이다.
일반적으로 액정표시장치는 크게 영상신호를 표시하는 액정패널과 외부에서 액정패널에 구동신호를 인가하는 구동회로로 구분할 수 있다.
액정패널은 일정한 공간을 갖고 합착된 두 개의 투명 기판(유리 기판) 사이에 액정이 주입된 표시장치로서, 두 개의 투명 기판 중 하나에는 일정 간격으로 배열된 다수의 게이트 라인과, 상기 게이트 라인에 수직한 방향으로 일정한 간격을 갖고 배열되는 다수의 데이터 라인과, 게이트 라인과 데이터 라인에 의해 정의된 매트릭스 형태의 각 화소 영역에 형성된 다수의 박막 트랜지스터가 각 게이트 라인과 데이터 라인이 교차하는 부분에 형성된다.
구동회로는 공통 전극(Vcom)을 직류전압(DC) 형태로 액정패널에 공급하고, 입력되는 영상 데이터에 따라 출력될 데이터 전압을 결정한다. 그리고, 구동회로는 소스 드라이버 IC에서, 입력된 데이터 신호를 디지털에서 아날로그로 변환하여 액정패널로 출력하고, 이후, 다수의 박막 트랜지스터의 게이트 단자가 열려있는 동안 화소 전극에 데이터 전압이 충전된다.
따라서, 액정표시장치는 화소 전극과 공통 전극(Vcom)의 차이가 발생하여 액정이 반응하게 되고, 이러한 액정의 반응을 백 라이트를 이용하여 빛을 차단하거나 통과시켜 사용자가 화면을 볼 수 있게 한다.
하지만, 종래의 액정표시장치는 소스 드라이버 IC로부터 출력되는 데이터 전압의 변화로 인해, 공통 전극(Vcom)의 왜곡이 발생한다. 이러한 왜곡은 화소 전극의 포지티브(positive) 영역과 네거티브(negative) 영역의 비대칭을 가져오게 되어, 결국, 그리니쉬(greenish) 또는 플리커(flicker)와 같은 현상을 발생시켜 화면의 품위를 떨어뜨리는 문제점이 있다.
도 1은 종래 기술에 따른 1 도트 인버젼 방식의 액정표시장치에서의 데이터 신호와 공통 전극을 나타내는 도면이다. 여기서, 1 도트 인버젼 방식이란, 액정패널 상의 1 도트별로 인접한 액정 셀들에 서로 상반된 극성의 데이터 신호가 공급되는 방식을 의미한다.
도시된 바와 같이, 종래 기술에 따른 1 도트 인버젼 방식의 액정표시장치는 첫 번째 RGB 데이터(1 RGB)와 두 번째 RGB 데이터(2 RGB)의 극성이 서로 반대로 움직이고, 가변되는 폭이 동일하기 때문에, 서로 상쇄가 되어 공통 전극(Vcom)의 왜곡이 발생하지 않는다.
도 2a는 종래 기술에 따른 2 도트 인버젼 방식의 액정표시장치에서의 데이터 신호와 공통 전극을 나타내는 도면이다. 여기서, 2 도트 인버젼 방식이란, 액정패널 상의 2 도트별로 인접한 액정 셀들에 서로 상반된 극성의 데이터 신호가 공급되는 방식을 의미한다.
도시된 바와 같이, 종래 기술에 따른 2 도트 인버젼 방식의 액정표시장치는 ② 영역에서, 첫 번째 RGB 데이터(1 RGB) 각각의 극성 반전과 두 번째 RGB 데이터(2 RGB) 각각의 극성 반전의 반전 폭이 같이 때문에, 서로 상쇄가 되어 공통 전극(Vcom)의 왜곡이 발생하지 않는다.
하지만, ③ 영역에서는 첫 번째 RGB 데이터(1 RGB) 각각의 극성 반전과 두 번째 RGB 데이터(2 RGB) 각각의 극성 반전의 반전 폭이 다르기 때문에, 극성 반전의 폭이 큰 (+)방향으로 공통 전극(Vcom)이 왜곡한다.
이와 같이, 종래 기술에 따른 2 도트 인버젼 방식의 액정표시장치는 도 2b에 도시된 바와 같이, 공통 전극(Vcom)이 (+)방향으로 왜곡하게 되면, 적색(R)과 청색(B) 데이터의 충전량보다 녹색(G) 데이터의 충전량이 많아지고, 이에 따라, 적색(R)과 청색(B)보다 녹색(G)이 더 강하게 보이게 됨으로써, 그리니쉬 현상이 발생된다.
도 3a는 종래 기술에 따른 수직(vertical) 1 라인 인버젼 방식의 액정표시장치에서의 데이터 신호와 공통 전극을 나타내는 도면이다. 여기서, 수직 1 라인 인버젼 방식이란, 액정패널 상의 수직 1 라인별로 인접한 액정 셀들에 서로 상반된 극성의 데이터 신호가 공급되는 방식을 의미한다.
도시된 바와 같이, 종래 기술에 따른 수직 1 라인 인버젼 방식의 액정표시장치는 ② 영역에서, 첫 번째 RGB 데이터(1 RGB) 각각의 극성 반전 폭이 두 번째 RGB 데이터(2 RGB) 각각의 극성 반전 폭보다 크므로, 공통 전극(Vcom)이 (-)방향으로 왜곡한다.
반면에, ③ 영역에서는 첫 번째 RGB 데이터(1 RGB) 각각의 극성 반전 폭이 두 번째 RGB 데이터(2 RGB) 각각의 극성 반전 폭보다 크므로, 공통 전극(Vcom)이 (+)방향으로 왜곡한다.
따라서, 종래 기술에 따른 수직 1 라인 인버젼 방식의 액정표시장치는 도 3b 및 도 3c에 도시된 바와 같이, (+)방향과 (-)방향으로 교번하여 공통 전극(Vcom)이 왜곡됨에 따라, 2 도트 인버젼 방식보다 그리니쉬 또는 플리커가 더욱 악화하는 문제점이 있다.
따라서, 본 발명은 상기한 바와 같은 선행기술에 내재한 문제점을 해결하기 위해 창작된 것으로, 본 발명의 목적은 공통 전극(Vcom)의 왜곡을 줄이기 위한 액정표시장치의 공통 전극 보상방법을 제공함에 있다.
상기한 바와 같은 목적을 달성하기 위해 본 발명의 일면에 따라, 도트 인버젼 방식으로 구동되는 액정표시장치의 공통 전극 보상방법이 제공되며: 이 방법은, (a) 데이터가 입력되는 단계; (b) 상기 입력된 데이터의 패턴을 판단하는 단계; (c) 상기 판단된 패턴이 일정한 공통 전극을 발생시킬 경우, 상기 공통 전극을 그대로 출력하는 단계; (d) 상기 판단된 패턴이 왜곡된 공통 전극을 발생시킬 경우, 액정의 극성을 반전시키는 POL 신호의 극성을 판단하는 단계; 및 (e) 상기 판단된 POL 신호의 극성에 따라 상기 왜곡된 공통 전극을 보상하는 신호를 출력하는 단계;로 이루어지는 것을 특징으로 한다.
상기 방법에서, 상기 (b) 단계는 n번째 수평 라인에서, 홀수 픽셀에 입력되는 데이터가 블랙을 유지하고, 짝수 픽셀에 입력되는 데이터가 특정 계조 값을 유지하며, n+1번째 수평 라인에서도 이러한 현상이 유지되는지 판단하는 것을 특징으로 한다.
상기 방법에서, 상기 (b) 단계는 n번째 수평 라인에서 홀수 픽셀에 입력되는 데이터가 블랙을 유지하고, 짝수 픽셀에 입력되는 데이터가 특정 계조 값을 유지하며, n+1번째 수평 라인에서 홀수 픽셀에 입력되는 데이터가 특정 계조 값을 유지하고, 짝수 픽셀에 입력되는 데이터가 상기 블랙을 유지할 때, 상기 (c) 단계로 넘어 가는 것을 특징으로 한다.
상기 방법에서, 상기 (b) 단계는 n번째 수평 라인에서 홀수 픽셀에 입력되는 데이터가 블랙을 유지하고, 짝수 픽셀에 입력되는 데이터가 특정 계조 값을 유지하며, n+1번째 수평 라인에서도 이러한 현상이 유지될 때, 상기 (d) 단계로 넘어가는 것을 특징으로 한다.
상기 방법에서, 상기 (e) 단계는 n번째 수평 라인에서 상기 POL 신호 극성이 마이너스일 때, n+1번째 수평 라인에서 마이너스 공통 전극에 해당하는 신호를 출력하는 것을 특징으로 한다.
상기 방법에서, 상기 (e) 단계는 n번째 수평 라인에서 상기 POL 신호 극성이 플러스일 때, n+1번째 수평 라인에서 플러스 공통 전극에 해당하는 신호를 출력하는 것을 특징으로 한다.
상기한 바와 같은 목적을 달성하기 위해 본 발명의 다른 일면에 따라, 도트 인버젼 방식으로 구동되는 액정표시장치가 제공되며: 이 장치는, 외부로부터 인가되는 데이터 중, n번째 수평 라인에 입력되는 데이터와 n+1번째 수평 라인에 입력되는 데이터를 비교하여 공통 전극이 왜곡되는지를 판단하는 메모리와, 상기 외부로부터 인가되는 데이터를 수신하며, 상기 외부로부터 인가되는 데이터를 화면 재생에 적합한 타이밍으로 제어하고, 상기 메모리에서 판단된 결과에 따라 상기 공통 전극의 왜곡을 보상하는 가변 공통 전극을 출력하는 타이밍 컨트롤러;를 포함하는 것을 특징으로 한다.
상기 구성에서, 상기 메모리는, 상기 n번째 수평 라인에서 홀수 픽셀에 입력 되는 데이터가 블랙을 유지하고, 짝수 픽셀에 입력되는 데이터가 특정 계조 값을 유지하며, 상기 n+1번째 수평 라인에서도 이러한 현상이 유지되는지 판단하는 패턴 분석 메모리 영역과, 상기 패턴 분석 메모리 영역에서 상기 공통 전극이 왜곡되었다고 판단한 경우, 상기 왜곡된 공통 전극을 보상할 수 있는 값을 작성하는 룩 업 테이블을 포함하는 것을 특징으로 한다.
상기 구성에서, 상기 타이밍 컨트롤러는, 상기 외부로부터 인가되는 데이터를 수신하며, 상기 패턴 분석 메모리 영역에서 판단된 결과에 따라 패턴의 종류를 분석하는 패턴 분석부; 상기 패턴 분석부에서 분석된 결과를 토대로 상기 공통 전극의 가변 여부를 결정하고, 상기 외부로부터 인가되는 데이터를 화면 재생에 적합한 타이밍으로 제어하는 제어부; 상기 제어부에서 상기 공통 전극을 가변하라는 명령이 내려질 때, 상기 룩 업 테이블에 작성된 값에 따라 상기 가변 공통 전극을 출력하는 가변 공통 전극 출력부; 상기 제어부에서 제어된 데이터를 출력하는 데이터 신호 출력부;를 포함하는 것을 특징으로 한다.
(실시 예)
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시 예를 상술하기로 한다.
도 4는 본 발명에 따른 액정표시장치에서 수직 1 라인 인버젼 방식의 패턴에 따른 동작 과정을 설명하기 위한 순서도이다.
도시된 바와 같이, 본 발명에 따른 액정표시장치는 데이터 입력 단계(110), 데이터 패턴 판단 단계(120), POL 신호 극성 판단 단계(130), 노멀 공통 전극 출력 단계(140), 마이너스 공통 전극 출력 단계(150), 및 플러스 공통 전극 출력 단계(160)를 통하여 공통 전극(Vcom)을 보상한다.
우선, 본 발명에 따른 액정표시장치는 데이터가 입력(110)되면, 입력되는 데이터가 어떠한 패턴인지를 판단(120)한다.
이를 상세히 살펴보면, 본 발명에 따른 액정표시장치는 n번째 수평 라인에서, 홀수 픽셀에 입력되는 데이터가 블랙을 유지하고, 짝수 픽셀에 입력되는 데이터가 특정 계조 값을 유지하며, n+1번째 수평 라인에서도 이러한 현상이 유지되는지 판단(120)한다.
즉, 수직 1 라인 인버젼 방식의 액정표시장치는 도 5에 도시된 바와 같이, n번째 수평 라인에서, 블랙(Black)에 해당하는 데이터(000000)가 홀수 픽셀(1,3,5,7,9,11)에 입력되고, L31, 즉, 31 그레이 스케일(Gray Scale)에 해당하는 데이터(011111)가 짝수 픽셀(2,4,6,8,10,12)에 입력되며, n+1번째 수평 라인에서도 이러한 현상이 유지된다. 따라서, 본 발명에 따른 액정표시장치는 입력되는 데이터를 분석하여 수직 1 라인 인버젼 방식인지 아닌지를 판단(120)한다.
이후, 본 발명에 따른 액정표시장치는 위와 같은 조건을 만족할 경우, 다음 단계(140)로 넘어가고, 위와 같은 조건을 만족하지 않을 경우, 수직 1 라인 인버젼 방식이 아니라고 판단하여 노멀(Nomal) 공통 전극(Vcom)을 출력(130)한다.
한편, 본 발명에 따른 액정표시장치는 수직 1 라인 인버젼 방식이라고 판단된 경우, 액정의 극성을 반전시키는 POL 신호의 극성을 판단(140)한다.
이를 상세히 살펴보면, 본 발명에 따른 액정표시장치는 이전의 POL 신호가 어떤 극성이었는지를 판단(140)한다. 즉, 본 발명에 따른 액정표시장치는 이전의 POL 신호 극성이 마이너스(-)이면, 현재 데이터가 출력될 때, 공통 전극(Vcom)이 플러스(+) 방향으로 왜곡된다는 것을 알 수 있다. 따라서, 본 발명에 따른 액정표시장치는 공통 전극(Vcom)의 왜곡을 보상하기 위해, 마이너스(-) 공통 전극(Vcom)에 해당하는 신호를 출력(150)한다.
반면에, 본 발명에 따른 액정표시장치는 이전의 POL 신호 극성이 플러스(+)이면, 현재 데이터가 출력될 때, 공통 전극(Vcom)이 마이너스(-) 방향으로 왜곡된다는 것을 알 수 있다. 따라서, 본 발명에 따른 액정표시장치는 공통 전극(Vcom)의 왜곡을 보상하기 위해, 플러스(+) 공통 전극(Vcom)에 해당하는 신호를 출력(160)한다.
도 6은 본 발명에 따른 액정표시장치에서 수직 1 라인 인버젼 방식일 때의 공통 전극 보상 방식을 설명하기 위한 파형도이다.
도시된 바와 같이, 본 발명에 따른 액정표시장치는 ① 부분과 같이, 공통 전극(Vcom)을 플러스(+) 방향으로 왜곡하게 하는 데이터 입력 패턴일 경우, 마이너스(-) 공통 전극(Vcom)에 해당하는 직류 전원(DC) 신호를 공급함으로써, 액정 패널 내의 공통 전극(Vcom)의 왜곡이 줄어든다.
그리고, 본 발명에 따른 액정표시장치는 ② 부분과 같이, 공통 전극(Vcom)을 마이너스(-) 방향으로 왜곡하게 하는 데이터 입력 패턴일 경우, 플러스(+) 공통 전극(Vcom)에 해당하는 직류 전원(DC) 신호를 공급함으로써, 액정 패널 내의 공통 전극(Vcom)의 왜곡이 줄어든다.
도 7은 본 발명에 따른 액정표시장치의 공통 전극 보상 동작에 관한 블럭도이다.
도시된 바와 같이, 본 발명에 따른 액정표시장치는 이전 입력 데이터와 현 입력 데이터를 비교하여 공통 전극(Vcom)이 왜곡되는지를 판단하는 메모리(220)와, 메모리(220)에서 판단된 결과에 따라 가변 공통 전극(Vcom)을 출력하는 타이밍 컨트롤러(230)를 포함한다.
여기서, 메모리(220)는 패턴 분석 메모리 영역(221)과 룩 업 테이블(222)을 포함하고, 타이밍 컨트롤러(230)는 패턴 분석부(231), 제어부(232), 데이터 출력부(234), 및 가변 공통 전극 출력부(233)를 포함하는데, 이를 자세히 살펴보면 아래와 같다.
우선, 패턴 분석 메모리 영역(221)와 패턴 분석부(231)에서는 외부로부터 데이터를 수신한 후, 전 입력 데이터와 현 입력 데이터를 비교하여 공통 전극(Vcom)이 왜곡되는지를 판단하고, 이를 분석한다. 다시 말해, 패턴 분석 메모리 영역(221)에서는 n번째 수평 라인, 즉 이전 데이터가 입력될 때, 홀수 픽셀에 입력되는 데이터가 블랙을 유지하고, 짝수 픽셀에 입력되는 데이터가 특정 계조 값을 유지하며, n+1번째 수평 라인, 즉, 현 데이터가 입력될 때에도 이러한 현상이 유지되는지 판단한다. 그리고, 패턴 분석부(231)에서는 패턴 분석 메모리 영역(221)에서 판단된 결과에 따라 패턴의 종류(1 도트 인버젼 방식에서의 데이터 입력 패턴, 2 도트 인버젼 방식에서의 데이터 입력 패턴, 수직 1 라인 인버젼 방식에서의 데이터 입력 패턴 등)를 분석한다.
다음, 제어부(232)에서는 패턴 분석부(231)에서 분석된 결과를 토대로 공통 전극(Vcom)의 가변 여부를 결정하고, 외부로부터 인가되는 데이터를 화면 재생에 적합한 타이밍으로 제어한다. 즉, 제어부(232)에서는 공통 전극(Vcom)의 가변 여부를 결정하는데 있어서, 공통 전극(Vcom)을 플러스(+) 방향으로 왜곡하게 하는 데이터 입력 패턴일 경우, 마이너스(-) 방향으로 공통 전극(Vcom)을 보상하도록 제어하고, 공통 전극(Vcom)을 마이너스(-) 방향으로 왜곡하게 하는 데이터 입력 패턴일 경우, 플러스(+) 방향으로 공통 전극(Vcom)을 보상하도록 제어한다.
그런 다음, 룩 업 테이블(222)에서는 패턴 분석 메모리 영역(221)에서 판단된 결과를 토대로 가장 최적화된 값을 작성해 놓고, 이러한 룩 업 테이블(222)에 작성된 값에 따라, 가변 공통 전극 출력부(233)에서 가변 공통 전극(Vcom)을 출력한다. 즉, 룩 업 테이블(222)에서는 패턴 분석 메모리 영역(221)에서 공통 전극(Vcom)이 왜곡되었다고 판단한 경우, 왜곡된 공통 전극(Vcom)을 보상할 수 있는 값을 작성해 놓는다. 그리고, 가변 공통 전극 출력부(233)에서는 룩 업 테이블(222)에 작성된 값을 토대로 왜곡된 공통 전극(Vcom)을 보상하기 위한 가변 공통 전극(Vcom)을 출력한다.
이후, 가변 공통 전극 출력부(233)에서 출력된 가변 공통 전극(Vcom)은 공통 전극 발생회로(도시하지 않음)로 입력된다. 그리고 나서, 공통 전극 발생회로는 가변 공통 전극(Vcom)을 수신하여 증폭기(OP-Amp)를 통하여 공통 전극(Vcom)을 보상한다.
그리고, 데이터 출력부(234)에서는 제어부(232)에서 화면 재생에 적합한 타 이밍으로 제어된 데이터 신호를 데이터 드라이버(도시하지 않음)로 출력하고, 이후, 데이터 드라이버는 공통 전극(Vcom)과 데이터 신호를 액정 패널(도시하지 않음)에 공급한다.
도 8a는 본 발명에 따른 액정표시장치에서 가변 공통 전극의 일 예를 나타내는 파형도이고, 도 8b는 본 발명에 따른 액정표시장치의 공통 전극 보상동작에 따른 실제 액정 패널의 공통 전극에 대한 파형도이다.
도 8a에 도시된 바와 같이, 본 발명에 따른 액정표시장치는 이전 RGB 데이터 각각의 극성 반전 폭이 현 RGB 데이터 각각의 극성 반전 폭보다 클 경우, 공통 전극(Vcom)이 (+)방향으로 왜곡하므로, 이를 보상하기 위해 액정 패널 입력 전압으로 가변 공통 전극(Vcom), 즉, 마이너스(-) 공통 전극(Vcom)에 해당하는 신호를 출력한다.
따라서, 본 발명에 따른 액정표시장치는 도 8b에 도시된 바와 같이, 실제 액정 패널에 입력되는 공통 전극(Vcom)이 왜곡되지 않고 일정한 직류 전압(DC)을 유지하므로, 녹색 데이터 영역과 적색 및 청색 데이터 영역이 서로 비슷해진다. 이에 따라, 본 발명에 따른 액정표시장치는 왜곡되는 공통 전극을 보상하여 그리니쉬 또는 플리커와 같은 화면 품위 저하 요인을 제거할 수 있는 효과가 있다.
본 발명의 상기한 바와 같은 구성에 따라, 액정표시장치에서, 도트 인버젼 방식으로 구동시 왜곡되는 공통 전극을 보상함으로써, 화면 품위를 향상시킬 수 있는 효과가 있다.
본 발명을 특정 실시 예에 관련하여 도시하고 설명하였지만, 본 발명이 그에 한정되는 것은 아니며, 이하의 특허청구범위에 의해 마련되는 본 발명의 정신이나 분야를 이탈하지 않는 한도 내에서 본 발명이 다양하게 개조 및 변형될 수 있다는 것을 당업자는 용이하게 알 수 있다.

Claims (9)

  1. 도트 인버젼 방식으로 구동되는 액정표시장치에 있어서,
    (a) 데이터가 입력되는 단계;
    (b) 상기 입력된 데이터에서 n번째 수평 라인에 입력되는 데이터와 n+1번째 수평 라인에 입력되는 데이터를 비교하여 공통 전압이 왜곡되는지를 판단하는 단계;
    (c) 상기 판단결과 왜곡된 공통 전압이 발생되는 경우, 액정의 극성을 반전시키는 POL 신호의 극성을 판단하는 단계; 및
    (d) 상기 판단된 POL 신호의 극성에 따라 상기 왜곡된 공통 전압을 보상하는 신호를 출력하는 단계;로 이루어지는 것을 특징으로 하는 액정표시장치의 공통 전압 보상방법.
  2. 제 1 항에 있어서,
    상기 (b) 단계는 n번째 수평 라인에서, 홀수 픽셀에 입력되는 데이터가 블랙을 유지하고, 짝수 픽셀에 입력되는 데이터가 특정 계조 값을 유지하며, n+1번째 수평 라인에서도 이러한 현상이 유지되는지 판단하는 것을 특징으로 하는 액정표시장치의 공통 전압 보상방법.
  3. 제 2 항에 있어서,
    상기 (b) 단계에서 n번째 수평 라인에서 홀수 픽셀에 입력되는 데이터가 블랙을 유지하고, 짝수 픽셀에 입력되는 데이터가 특정 계조 값을 유지하며, n+1번째 수평 라인에서 홀수 픽셀에 입력되는 데이터가 특정 계조 값을 유지하고, 짝수 픽셀에 입력되는 데이터가 상기 블랙을 유지할 때에는 상기 공통 전압을 그대로 출력하는 것을 특징으로 하는 액정표시장치의 공통 전압 보상방법.
  4. 제 2 항에 있어서,
    상기 (b) 단계는 n번째 수평 라인에서 홀수 픽셀에 입력되는 데이터가 블랙을 유지하고, 짝수 픽셀에 입력되는 데이터가 특정 계조 값을 유지하며, n+1번째 수평 라인에서도 이러한 현상이 유지될 때, 상기 (c) 단계로 넘어가는 것을 특징으로 하는 액정표시장치의 공통 전압 보상방법.
  5. 제 1 항에 있어서,
    상기 (d) 단계는 n번째 수평 라인에서 상기 POL 신호 극성이 마이너스일 때, n+1번째 수평 라인에서 마이너스 공통 전압에 해당하는 신호를 출력하는 것을 특징으로 하는 액정표시장치의 공통 전압 보상방법.
  6. 제 1 항에 있어서,
    상기 (d) 단계는 n번째 수평 라인에서 상기 POL 신호 극성이 플러스일 때, n+1번째 수평 라인에서 플러스 공통 전압에 해당하는 신호를 출력하는 것을 특징으로 하는 액정표시장치의 공통 전압 보상방법.
  7. 도트 인버젼 방식으로 구동되는 액정표시장치에 있어서,
    외부로부터 인가되는 데이터 중, n번째 수평 라인에 입력되는 데이터와 n+1번째 수평 라인에 입력되는 데이터를 비교하여 공통 전압이 왜곡되는지를 판단하는 메모리와,
    상기 외부로부터 인가되는 데이터를 수신하며, 상기 외부로부터 인가되는 데이터를 화면 재생에 적합한 타이밍으로 제어하고, 상기 메모리에서 판단된 결과에 따라 상기 공통 전압의 왜곡을 보상하는 가변 공통 전압을 출력하는 타이밍 컨트롤러;를 포함하는 것을 특징으로 하는 액정표시장치.
  8. 제 7 항에 있어서,
    상기 메모리는,
    상기 n번째 수평 라인에서 홀수 픽셀에 입력되는 데이터가 블랙을 유지하고, 짝수 픽셀에 입력되는 데이터가 특정 계조 값을 유지하며, 상기 n+1번째 수평 라인에서도 이러한 현상이 유지되는지 판단하는 패턴 분석 메모리 영역과,
    상기 패턴 분석 메모리 영역에서 상기 공통 전압이 왜곡되었다고 판단한 경우, 상기 왜곡된 공통 전압을 보상할 수 있는 값을 작성하는 룩 업 테이블을 포함하는 것을 특징으로 하는 액정표시장치.
  9. 제 7 항 또는 제 8 항에 있어서,
    상기 타이밍 컨트롤러는,
    상기 외부로부터 인가되는 데이터를 수신하며, 상기 패턴 분석 메모리 영역에서 판단된 결과에 따라 패턴의 종류를 분석하는 패턴 분석부;
    상기 패턴 분석부에서 분석된 결과를 토대로 상기 공통 전압의 가변 여부를 결정하고, 상기 외부로부터 인가되는 데이터를 화면 재생에 적합한 타이밍으로 제어하는 제어부;
    상기 제어부에서 상기 공통 전압을 가변하라는 명령이 내려질 때, 상기 룩 업 테이블에 작성된 값에 따라 상기 가변 공통 전압을 출력하는 가변 공통 전압 출력부;
    상기 제어부에서 제어된 데이터를 출력하는 데이터 신호 출력부;를 포함하는 것을 특징으로 하는 액정표시장치.
KR1020050099556A 2005-10-21 2005-10-21 액정표시장치의 공통 전압 보상방법 KR100755566B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050099556A KR100755566B1 (ko) 2005-10-21 2005-10-21 액정표시장치의 공통 전압 보상방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050099556A KR100755566B1 (ko) 2005-10-21 2005-10-21 액정표시장치의 공통 전압 보상방법

Publications (2)

Publication Number Publication Date
KR20070043358A KR20070043358A (ko) 2007-04-25
KR100755566B1 true KR100755566B1 (ko) 2007-09-06

Family

ID=38177857

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050099556A KR100755566B1 (ko) 2005-10-21 2005-10-21 액정표시장치의 공통 전압 보상방법

Country Status (1)

Country Link
KR (1) KR100755566B1 (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101383128B (zh) * 2007-09-07 2010-11-17 北京京东方光电科技有限公司 公共电极电压自动补偿的方法及装置
KR101432568B1 (ko) * 2007-10-31 2014-08-21 엘지디스플레이 주식회사 2도트 인버젼 액정표시장치의 구동 장치 및 방법
KR101510896B1 (ko) * 2008-11-19 2015-04-10 엘지디스플레이 주식회사 액정표시장치
KR102174474B1 (ko) 2014-01-23 2020-11-05 삼성디스플레이 주식회사 표시장치 및 그것의 구동 방법
KR102558945B1 (ko) * 2015-11-27 2023-07-24 엘지디스플레이 주식회사 극성 변경이 적용된 표시장치 및 이를 제어하는 방법

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050096685A (ko) * 2004-03-31 2005-10-06 엘지.필립스 엘시디 주식회사 액정표시장치의 구동방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050096685A (ko) * 2004-03-31 2005-10-06 엘지.필립스 엘시디 주식회사 액정표시장치의 구동방법

Also Published As

Publication number Publication date
KR20070043358A (ko) 2007-04-25

Similar Documents

Publication Publication Date Title
JP4986334B2 (ja) 液晶表示装置及びその駆動方法
JP3727873B2 (ja) 液晶表示パネル駆動回路及び液晶表示器
US7034786B2 (en) Color-correction method and apparatus for liquid crystal display
EP0735520B1 (en) Brightness control in a liquid crystal display device with non-linearity compensation
US20120086873A1 (en) Liquid crystal display device, driving method thereof, liquid crystal television having the liquid crystal display device and liquid crystal monitor having the liquid crystal display device
KR20080044104A (ko) 표시장치 및 이의 구동방법
KR20110111864A (ko) 표시 패널의 구동 방법 및 이를 수행하기 위한 표시 장치
KR20030048953A (ko) 액정의 응답속도 측정방법 및 장치
JP2006039538A (ja) 液晶表示装置の駆動回路及びその駆動方法
KR20110017754A (ko) 액정표시장치와 그 도트 인버젼 제어방법
KR100769171B1 (ko) 액정표시장치의 구동방법 및 장치
KR101363669B1 (ko) 액정표시장치 및 그의 구동 방법
KR100755566B1 (ko) 액정표시장치의 공통 전압 보상방법
KR20050061799A (ko) 액정 표시 장치 및 그 구동 방법
KR20180094180A (ko) 액정 표시 장치
JP2001108964A (ja) 液晶表示装置
WO2009133906A1 (ja) 映像信号線駆動回路および液晶表示装置
KR100849098B1 (ko) 액정표시장치
KR100421501B1 (ko) 액정표시장치의 구동장치 및 구동방법
US20050169075A1 (en) Source driver and source line driving method for driving a flat panel display
KR102526019B1 (ko) 표시장치
WO2007052421A1 (ja) 表示装置、データ信号線駆動回路、および表示装置の駆動方法
KR100864975B1 (ko) 액정표시장치의 구동장치 및 구동방법
WO2011064818A1 (ja) 液晶表示装置、及び制御方法
KR20110076647A (ko) 액정 표시장치 및 그의 구동방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120709

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20130711

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20160718

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20170719

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20180724

Year of fee payment: 12