JP3343048B2 - データ線駆動回路およびこれを備えたアクティブマトリクス型液晶表示装置 - Google Patents
データ線駆動回路およびこれを備えたアクティブマトリクス型液晶表示装置Info
- Publication number
- JP3343048B2 JP3343048B2 JP10981197A JP10981197A JP3343048B2 JP 3343048 B2 JP3343048 B2 JP 3343048B2 JP 10981197 A JP10981197 A JP 10981197A JP 10981197 A JP10981197 A JP 10981197A JP 3343048 B2 JP3343048 B2 JP 3343048B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- gradation
- liquid crystal
- gray scale
- reference voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、階調表示を行う表
示装置において、映像信号に応じてデータ線へ供給され
る階調電圧を作成するためのデータ線駆動回路に関し、
特に、例えば液晶表示装置等のように、表示画面を構成
する絵素に直流電流が印加されると劣化あるいは破壊さ
れる恐れがあることから交流駆動を必要とする表示装置
に用いられるデータ線駆動回路に関する。
示装置において、映像信号に応じてデータ線へ供給され
る階調電圧を作成するためのデータ線駆動回路に関し、
特に、例えば液晶表示装置等のように、表示画面を構成
する絵素に直流電流が印加されると劣化あるいは破壊さ
れる恐れがあることから交流駆動を必要とする表示装置
に用いられるデータ線駆動回路に関する。
【０００２】
【従来の技術】近年、大画面にて高精細な表示が可能な
アクティブマトリクス型液晶表示装置の開発が盛んであ
る。上記アクティブマトリクス型液晶表示装置では、液
晶を挟持する一対の基板の一方に、薄膜ＩＣ技術にて形
成された薄膜トランジスタ（ＴＦＴ：Thin Film Transi
stor) アレイを備えた構成が、広く採用されている。
アクティブマトリクス型液晶表示装置の開発が盛んであ
る。上記アクティブマトリクス型液晶表示装置では、液
晶を挟持する一対の基板の一方に、薄膜ＩＣ技術にて形
成された薄膜トランジスタ（ＴＦＴ：Thin Film Transi
stor) アレイを備えた構成が、広く採用されている。
【０００３】図１１は、従来のアクティブマトリクス型
液晶表示装置における各画素の等価回路の一例を示す回
路図である。各画素は、図１１に示すように、互いに直
交するように配置されたソースラインＳＬ…およびゲー
トラインＧＬ…の交点の各々に対応して設けられてい
る。各画素には例えばアモルファスシリコン等を用いて
構成されるＴＦＴ８１が設けられ、ＴＦＴ８１のゲート
電極にゲートラインＧＬが接続され、ソース電極にソー
スラインＳＬが接続されている。
液晶表示装置における各画素の等価回路の一例を示す回
路図である。各画素は、図１１に示すように、互いに直
交するように配置されたソースラインＳＬ…およびゲー
トラインＧＬ…の交点の各々に対応して設けられてい
る。各画素には例えばアモルファスシリコン等を用いて
構成されるＴＦＴ８１が設けられ、ＴＦＴ８１のゲート
電極にゲートラインＧＬが接続され、ソース電極にソー
スラインＳＬが接続されている。
【０００４】ＴＦＴ８１のドレイン電極には、液晶セル
容量ＣLCと、補助容量ＣCSと、寄生容量ＣGDとが、負荷
として接続されている。なお、上記の寄生容量ＣGDは、
ゲートラインＧＬと表示電極を兼ねたドレイン電極とが
容量結合していることによって生じる。液晶セル容量Ｃ
LCおよび補助容量ＣCSにおいて、ＴＦＴ８１のドレイン
電極に接続されていない方の端子は、共通電極（図示せ
ず）に接続され、共通電極電圧ＶCOM が与えられる。
容量ＣLCと、補助容量ＣCSと、寄生容量ＣGDとが、負荷
として接続されている。なお、上記の寄生容量ＣGDは、
ゲートラインＧＬと表示電極を兼ねたドレイン電極とが
容量結合していることによって生じる。液晶セル容量Ｃ
LCおよび補助容量ＣCSにおいて、ＴＦＴ８１のドレイン
電極に接続されていない方の端子は、共通電極（図示せ
ず）に接続され、共通電極電圧ＶCOM が与えられる。
【０００５】上記した構成により、各画素は、液晶セル
容量ＣLCおよび補助容量ＣCSにおいて、映像信号に応じ
た階調電圧を一走査期間を通じて保持することにより、
所定の階調表示を実現するようになっている。液晶セル
容量ＣLCに生じる液晶セル電圧ＶLCは、寄生容量ＣGDの
影響を無視すれば、ソースラインＳＬからソースおよび
ドレインを介して供給される表示信号ＶX と共通電極電
圧ＶCOM との差電圧であるが、実際の動作上は、上記寄
生容量ＣGDを無視することはできない。
容量ＣLCおよび補助容量ＣCSにおいて、映像信号に応じ
た階調電圧を一走査期間を通じて保持することにより、
所定の階調表示を実現するようになっている。液晶セル
容量ＣLCに生じる液晶セル電圧ＶLCは、寄生容量ＣGDの
影響を無視すれば、ソースラインＳＬからソースおよび
ドレインを介して供給される表示信号ＶX と共通電極電
圧ＶCOM との差電圧であるが、実際の動作上は、上記寄
生容量ＣGDを無視することはできない。
【０００６】ここで、上記の寄生容量ＣGDが画素の駆動
に及ぼす影響について、図１２を参照しながら説明す
る。図１２は、ゲートラインＧＬに供給される走査電圧
ＶY の波形、ソースラインＳＬに供給される階調電圧Ｖ
X の波形、極性反転信号ＲＥＶの波形、共通電極電圧Ｖ
COM の波形、およびこれらの電圧によって液晶セル容量
ＣLCに生じる液晶セル電圧ＶLCの波形を表している。な
お、上記の極性反転信号ＲＥＶをもとに、共通電極電圧
ＶCOM が作成されており、極性反転信号ＲＥＶと共通電
極電圧ＶCOM の位相は互いに逆相となっている。
に及ぼす影響について、図１２を参照しながら説明す
る。図１２は、ゲートラインＧＬに供給される走査電圧
ＶY の波形、ソースラインＳＬに供給される階調電圧Ｖ
X の波形、極性反転信号ＲＥＶの波形、共通電極電圧Ｖ
COM の波形、およびこれらの電圧によって液晶セル容量
ＣLCに生じる液晶セル電圧ＶLCの波形を表している。な
お、上記の極性反転信号ＲＥＶをもとに、共通電極電圧
ＶCOM が作成されており、極性反転信号ＲＥＶと共通電
極電圧ＶCOM の位相は互いに逆相となっている。
【０００７】図１２に示すように、ゲートラインＧＬを
介してＴＦＴ８１のゲート電極に選択パルスが印加され
ると、ＴＦＴ８１はオン状態となり、ソースラインＳＬ
に印加されている階調電圧ＶX がソース電極からドレイ
ン電極を経て、ＴＦＴ８１の負荷である液晶セル容量Ｃ
LCおよび補助容量ＣCSへ送られる。これにより、液晶セ
ル電圧ＶLCは、上記選択パルスに同期して立ち上がる。
選択パルスが立ち下がった時点の電圧（以下、最終書込
電圧と称する）は、液晶セル容量ＣLCおよび補助容量Ｃ
CSによって保持されるが、実際には、最終書込電圧と保
持電圧との間に、寄生容量ＣGDの影響によって、レベル
シフトΔＶが生じる。
介してＴＦＴ８１のゲート電極に選択パルスが印加され
ると、ＴＦＴ８１はオン状態となり、ソースラインＳＬ
に印加されている階調電圧ＶX がソース電極からドレイ
ン電極を経て、ＴＦＴ８１の負荷である液晶セル容量Ｃ
LCおよび補助容量ＣCSへ送られる。これにより、液晶セ
ル電圧ＶLCは、上記選択パルスに同期して立ち上がる。
選択パルスが立ち下がった時点の電圧（以下、最終書込
電圧と称する）は、液晶セル容量ＣLCおよび補助容量Ｃ
CSによって保持されるが、実際には、最終書込電圧と保
持電圧との間に、寄生容量ＣGDの影響によって、レベル
シフトΔＶが生じる。
【０００８】また、階調電圧ＶX が、極性反転信号ＲＥ
Ｖを基準として反転されていることにより、液晶セル電
圧ＶLCも反転する。
Ｖを基準として反転されていることにより、液晶セル電
圧ＶLCも反転する。
【０００９】上記のレベルシフトΔＶは、図１２に示す
走査期間Ｔ1 のように液晶セル電圧ＶLCが正極性の場合
には、保持電圧を最終書込電圧より低下させるよう作用
するが、走査期間Ｔ2 のように液晶セル電圧ＶLCが負極
性の場合には、保持電圧を最終書込電圧より上昇させる
ように作用する。
走査期間Ｔ1 のように液晶セル電圧ＶLCが正極性の場合
には、保持電圧を最終書込電圧より低下させるよう作用
するが、走査期間Ｔ2 のように液晶セル電圧ＶLCが負極
性の場合には、保持電圧を最終書込電圧より上昇させる
ように作用する。
【００１０】この結果、走査期間Ｔ1 および走査期間Ｔ
2 で液晶セル電圧ＶLCの実効値が異なることとなり、画
像のちらつき（フリッカ）が発生してしまう。この問題
を解決するために、従来、液晶セル電圧ＶLCにおいて、
振幅基準電位を上記レベルシフトΔＶと同じだけシフト
させることにより、正極性のときの実効値と負極性のと
きの実効値とを等しくすることが提案されている。
2 で液晶セル電圧ＶLCの実効値が異なることとなり、画
像のちらつき（フリッカ）が発生してしまう。この問題
を解決するために、従来、液晶セル電圧ＶLCにおいて、
振幅基準電位を上記レベルシフトΔＶと同じだけシフト
させることにより、正極性のときの実効値と負極性のと
きの実効値とを等しくすることが提案されている。
【００１１】なお、レベルシフトΔＶは、上述のように
寄生容量ＣGDが存在するために生じ、走査電圧ＶY の振
幅をＶG とすると、下記の数１で与えられる。
寄生容量ＣGDが存在するために生じ、走査電圧ＶY の振
幅をＶG とすると、下記の数１で与えられる。
【００１２】
【数１】
【００１３】ここで、液晶セル容量ＣLCは、セルギャッ
プをｄ、表示電極の面積をＡ、液晶材料の誘電率を
εLC、真空誘電率をε0 とすると、下記の数２で与えら
れる。
プをｄ、表示電極の面積をＡ、液晶材料の誘電率を
εLC、真空誘電率をε0 とすると、下記の数２で与えら
れる。
【００１４】
【数２】
【００１５】なお、液晶材料の誘電率εLCは、液晶分子
の配列状態すなわち液晶セル電圧ＶLCに応じて変化する
ので、液晶セル容量ＣLCは、下記の数３のように、液晶
セル電圧ＶLCの関数として与えられる。なお、Ｋ1 は定
数である。
の配列状態すなわち液晶セル電圧ＶLCに応じて変化する
ので、液晶セル容量ＣLCは、下記の数３のように、液晶
セル電圧ＶLCの関数として与えられる。なお、Ｋ1 は定
数である。
【００１６】
【数３】
【００１７】ゆえに、レベルシフトΔＶについても液晶
セル電圧ＶLCの関数となり、下記の数４で与えられる。
なお、Ｋ2 は定数である。
セル電圧ＶLCの関数となり、下記の数４で与えられる。
なお、Ｋ2 は定数である。
【００１８】
【数４】
【００１９】図１３に示すように、液晶の光透過率は、
液晶セル電圧ＶLCの大きさに対して非線形に変化する。
つまり、階調表示を実現するためには、液晶セル電圧Ｖ
LCの実効値を各階調ごとに異ならせるので、各階調にお
けるレベルシフトΔＶの大きさも一定ではないことが分
かる。従って、各階調ごとに、レベルシフトΔＶの補償
を行う必要がある。
液晶セル電圧ＶLCの大きさに対して非線形に変化する。
つまり、階調表示を実現するためには、液晶セル電圧Ｖ
LCの実効値を各階調ごとに異ならせるので、各階調にお
けるレベルシフトΔＶの大きさも一定ではないことが分
かる。従って、各階調ごとに、レベルシフトΔＶの補償
を行う必要がある。
【００２０】図１４に、各階調ごとにレベルシフトΔＶ
の補償を行った際の、各階調電圧の振幅および振幅基準
電位との関係を示す。なお、上記の振幅基準電位とは、
２レベルの電圧を出力する交流電圧において、上記２レ
ベルの電圧の中間電位のことを指す。ここでは、説明を
簡略化するために、階調電圧Ｖ0 ないしＶ9 の内、階調
電圧Ｖ0 、Ｖ4 、Ｖ5 およびＶ9 のみを例示した。な
お、階調電圧Ｖ0 およびＶ4 は、極性反転信号ＲＥＶと
同じ位相を持ち、階調電圧Ｖ5 およびＶ9 は、極性反転
信号ＲＥＶと逆の位相を持つ。図１４から明らかなよう
に、寄生容量ＣGDによるレベルシフトΔＶを階調ごとに
補償した場合、各階調電圧Ｖ0 ・Ｖ4 ・Ｖ5 ・Ｖ9 の振
幅基準電位ＶM0・ＶM4・ＶM5・ＶM9は、互いに異なって
いることが分かる。
の補償を行った際の、各階調電圧の振幅および振幅基準
電位との関係を示す。なお、上記の振幅基準電位とは、
２レベルの電圧を出力する交流電圧において、上記２レ
ベルの電圧の中間電位のことを指す。ここでは、説明を
簡略化するために、階調電圧Ｖ0 ないしＶ9 の内、階調
電圧Ｖ0 、Ｖ4 、Ｖ5 およびＶ9 のみを例示した。な
お、階調電圧Ｖ0 およびＶ4 は、極性反転信号ＲＥＶと
同じ位相を持ち、階調電圧Ｖ5 およびＶ9 は、極性反転
信号ＲＥＶと逆の位相を持つ。図１４から明らかなよう
に、寄生容量ＣGDによるレベルシフトΔＶを階調ごとに
補償した場合、各階調電圧Ｖ0 ・Ｖ4 ・Ｖ5 ・Ｖ9 の振
幅基準電位ＶM0・ＶM4・ＶM5・ＶM9は、互いに異なって
いることが分かる。
【００２１】従来は、上述のように補償された２つの階
調電圧間を直線近似することにより、さらに多数の階調
電圧を作成している。例えば、図１５に、レベルシフト
ΔＶが補償された階調電圧Ｖ4 ・Ｖ5 を用いて、直線近
似によって、その間に階調電圧Ｖ4a・Ｖ4bを作成した場
合を示す。この場合、直線近似によって作成された階調
電圧Ｖ4a・Ｖ4bの振幅基準電位と、図１５に曲線で示
す、実際にレベルシフトΔＶを補償した場合の振幅基準
電位との間には、補正誤差ΔＶ4a・ΔＶ4bが生じる。こ
の補正誤差ΔＶ4a・ΔＶ4bが大きいと、フリッカが生じ
易くなるという問題がある。
調電圧間を直線近似することにより、さらに多数の階調
電圧を作成している。例えば、図１５に、レベルシフト
ΔＶが補償された階調電圧Ｖ4 ・Ｖ5 を用いて、直線近
似によって、その間に階調電圧Ｖ4a・Ｖ4bを作成した場
合を示す。この場合、直線近似によって作成された階調
電圧Ｖ4a・Ｖ4bの振幅基準電位と、図１５に曲線で示
す、実際にレベルシフトΔＶを補償した場合の振幅基準
電位との間には、補正誤差ΔＶ4a・ΔＶ4bが生じる。こ
の補正誤差ΔＶ4a・ΔＶ4bが大きいと、フリッカが生じ
易くなるという問題がある。
【００２２】また、従来の階調電圧作成回路の構成の一
例について、図１６を参照しながら説明する。従来の階
調電圧作成回路は、電圧供給回路８５と、ソースドライ
バ８６とを備えている。ソースドライバ８６は、一般的
な抵抗分割型６ビットＤＡコンバータ方式のドライバと
して構成されており、階調基準電圧Ｖ0 ないしＶ10をそ
れぞれ入力する１１個の入力端子を持つ。ソースドライ
バ８６の内部において、上記入力端子には、数十ｋΩの
抵抗が接続されている。
例について、図１６を参照しながら説明する。従来の階
調電圧作成回路は、電圧供給回路８５と、ソースドライ
バ８６とを備えている。ソースドライバ８６は、一般的
な抵抗分割型６ビットＤＡコンバータ方式のドライバと
して構成されており、階調基準電圧Ｖ0 ないしＶ10をそ
れぞれ入力する１１個の入力端子を持つ。ソースドライ
バ８６の内部において、上記入力端子には、数十ｋΩの
抵抗が接続されている。
【００２３】ソースドライバ８６において、入力端子か
らそれぞれ入力された階調基準電圧間がさらに７〜８分
割されることにより、６４階調の階調電圧が生成され
る。各データ線のデータは、６ビットのディジタル信号
でラッチされ、デコーダ８６ａで電圧セレクタにより、
ディジタル信号による階調データがアナログ電圧にデコ
ードされ、出力バッファ８６ｂを介してソースラインＳ
Ｌへ出力される。
らそれぞれ入力された階調基準電圧間がさらに７〜８分
割されることにより、６４階調の階調電圧が生成され
る。各データ線のデータは、６ビットのディジタル信号
でラッチされ、デコーダ８６ａで電圧セレクタにより、
ディジタル信号による階調データがアナログ電圧にデコ
ードされ、出力バッファ８６ｂを介してソースラインＳ
Ｌへ出力される。
【００２４】電圧供給回路８５は、ソースドライバ８６
へ供給する階調基準電圧Ｖ0 ないしＶ10を、図示しない
電源回路から供給される電源電圧Ｖddを抵抗分割するこ
とによって発生させる。また、電圧供給回路８５が発生
する階調基準電圧Ｖ0 ないしＶ10の各々は、極性反転信
号ＲＥＶに基づいて反転される。
へ供給する階調基準電圧Ｖ0 ないしＶ10を、図示しない
電源回路から供給される電源電圧Ｖddを抵抗分割するこ
とによって発生させる。また、電圧供給回路８５が発生
する階調基準電圧Ｖ0 ないしＶ10の各々は、極性反転信
号ＲＥＶに基づいて反転される。
【００２５】
【発明が解決しようとする課題】しかしながら、上記従
来の構成では、ソースドライバ８６へ入力する階調基準
電圧Ｖ0 ないしＶ10を発生するための電圧供給回路８５
の構成が複雑であり、製造コストや消費電力を上昇させ
たり、回路規模を増大させる要因となると共に、各階調
ごとにレベルシフトΔＶを補償するための設定が非常に
煩雑であるという問題があった。
来の構成では、ソースドライバ８６へ入力する階調基準
電圧Ｖ0 ないしＶ10を発生するための電圧供給回路８５
の構成が複雑であり、製造コストや消費電力を上昇させ
たり、回路規模を増大させる要因となると共に、各階調
ごとにレベルシフトΔＶを補償するための設定が非常に
煩雑であるという問題があった。
【００２６】一方、低コスト化を考えれば、階調基準電
圧を最上位と最下位の２入力のみとすることが最も好ま
しいが、前述のように、液晶セル電圧ＶLCと最適ＤＣ値
との関係が非線形であるため、フリッカの発生や絵素部
分の液晶の劣化等が発生し易いという問題があった。
圧を最上位と最下位の２入力のみとすることが最も好ま
しいが、前述のように、液晶セル電圧ＶLCと最適ＤＣ値
との関係が非線形であるため、フリッカの発生や絵素部
分の液晶の劣化等が発生し易いという問題があった。
【００２７】
【課題を解決するための手段】上記の課題を解決するた
めに、請求項１記載のデータ線駆動回路は、交流駆動が
必要な画素を備えると共に上記画素への印加電圧の最適
ＤＣ値が画素の階調によって異なる表示装置に対して、
映像信号に応じた階調電圧を供給するデータ線駆動回路
において、互いに異なる振幅を有する第１ないし第３の
階調基準電圧をそれぞれ作成する第１ないし第３の基準
電圧供給部と、上記第１ないし第３の階調基準電圧に基
づいて階調電圧を作成する階調電圧作成部とを備え、上
記第２の階調基準電圧の振幅基準電位が最適ＤＣ値に設
定されると共に、第１および第３の階調基準電圧の振幅
基準電位が、階調電圧作成部で作成される各階調電圧の
振幅基準電位と最適ＤＣ値との差の自乗和が最小になる
ようにそれぞれ設定されていることを特徴とする。
めに、請求項１記載のデータ線駆動回路は、交流駆動が
必要な画素を備えると共に上記画素への印加電圧の最適
ＤＣ値が画素の階調によって異なる表示装置に対して、
映像信号に応じた階調電圧を供給するデータ線駆動回路
において、互いに異なる振幅を有する第１ないし第３の
階調基準電圧をそれぞれ作成する第１ないし第３の基準
電圧供給部と、上記第１ないし第３の階調基準電圧に基
づいて階調電圧を作成する階調電圧作成部とを備え、上
記第２の階調基準電圧の振幅基準電位が最適ＤＣ値に設
定されると共に、第１および第３の階調基準電圧の振幅
基準電位が、階調電圧作成部で作成される各階調電圧の
振幅基準電位と最適ＤＣ値との差の自乗和が最小になる
ようにそれぞれ設定されていることを特徴とする。
【００２８】上記の構成によれば、３種類の階調基準電
圧を作成するための第１ないし第３の３個の基準電圧供
給部のみを設ければ良いので、データ線駆動回路全体の
回路構成を簡略化することができる。また、第１ないし
第３の階調基準電圧は、次のとおりに設定されている。
まず、第２の階調基準電圧は、振幅基準電位が最適ＤＣ
値になるように設定されている。なお、ここでの振幅基
準電位とは、２つの電位が表れる交流電圧における上記
の２つの電位の中間値のことを指す。また、最適ＤＣ値
とは、例えば液晶セルの場合のように交流駆動を必要と
する画素への印加電圧において正極性の印加電圧の実効
値と負極性の印加電圧の実効値とが互いに等しくなるよ
うに補償された、階調電圧あるいは階調基準電圧の振幅
基準電位のことを指す。すなわち、第２の階調基準電圧
の振幅基準電位が最適ＤＣ値に設定されたことにより、
第２の階調基準電圧をそのまま階調電圧作成部にて階調
電圧の一つとして出力すれば、第２の階調電圧におい
て、正極性の印加電圧の実効値と負極性の印加電圧の実
効値とが等しくなり、表示装置における画像のちらつき
（フリッカ）の発生が防止される。また、第１および第
３の階調基準電圧の振幅基準電位は、上記第２の階調基
準電圧の振幅基準電位に基づいて、各階調電圧の振幅基
準電位と最適ＤＣ値との差の自乗和が最小になるように
設定される。このように第１ないし第３の階調基準電圧
が設定されていることにより、第１の階調基準電圧と第
２の階調基準電圧との間、および第２の階調基準電圧と
第３の階調基準電圧との間をそれぞれ直線近似すること
によって階調電圧を作成した場合でも、各階調電圧の振
幅基準電位と最適ＤＣ値との乖離を最小に抑えることが
できる。すなわち、第１ないし第３の階調基準電圧に基
づいて直線近似を行うという簡単な方法によって、階調
電圧を設定することができる。以上のように、請求項１
記載の構成によれば、簡単な回路構成によって、表示装
置においてフリッカが少なくなるような階調電圧を供給
するデータ線駆動回路を提供できる。また、表示装置が
液晶表示装置である場合には特に、直流成分の印加によ
る液晶の劣化あるいは破壊等を防止できるという利点も
ある。
圧を作成するための第１ないし第３の３個の基準電圧供
給部のみを設ければ良いので、データ線駆動回路全体の
回路構成を簡略化することができる。また、第１ないし
第３の階調基準電圧は、次のとおりに設定されている。
まず、第２の階調基準電圧は、振幅基準電位が最適ＤＣ
値になるように設定されている。なお、ここでの振幅基
準電位とは、２つの電位が表れる交流電圧における上記
の２つの電位の中間値のことを指す。また、最適ＤＣ値
とは、例えば液晶セルの場合のように交流駆動を必要と
する画素への印加電圧において正極性の印加電圧の実効
値と負極性の印加電圧の実効値とが互いに等しくなるよ
うに補償された、階調電圧あるいは階調基準電圧の振幅
基準電位のことを指す。すなわち、第２の階調基準電圧
の振幅基準電位が最適ＤＣ値に設定されたことにより、
第２の階調基準電圧をそのまま階調電圧作成部にて階調
電圧の一つとして出力すれば、第２の階調電圧におい
て、正極性の印加電圧の実効値と負極性の印加電圧の実
効値とが等しくなり、表示装置における画像のちらつき
（フリッカ）の発生が防止される。また、第１および第
３の階調基準電圧の振幅基準電位は、上記第２の階調基
準電圧の振幅基準電位に基づいて、各階調電圧の振幅基
準電位と最適ＤＣ値との差の自乗和が最小になるように
設定される。このように第１ないし第３の階調基準電圧
が設定されていることにより、第１の階調基準電圧と第
２の階調基準電圧との間、および第２の階調基準電圧と
第３の階調基準電圧との間をそれぞれ直線近似すること
によって階調電圧を作成した場合でも、各階調電圧の振
幅基準電位と最適ＤＣ値との乖離を最小に抑えることが
できる。すなわち、第１ないし第３の階調基準電圧に基
づいて直線近似を行うという簡単な方法によって、階調
電圧を設定することができる。以上のように、請求項１
記載の構成によれば、簡単な回路構成によって、表示装
置においてフリッカが少なくなるような階調電圧を供給
するデータ線駆動回路を提供できる。また、表示装置が
液晶表示装置である場合には特に、直流成分の印加によ
る液晶の劣化あるいは破壊等を防止できるという利点も
ある。
【００２９】請求項２記載のデータ線駆動回路は、請求
項１記載の構成において、第２の基準電圧供給部が作成
する第２の階調基準電圧の振幅が０であることを特徴と
している。
項１記載の構成において、第２の基準電圧供給部が作成
する第２の階調基準電圧の振幅が０であることを特徴と
している。
【００３０】上記の構成によれば、第２の階調基準電圧
を作成する第２の基準電圧供給部は単一レベルの電圧す
なわち最適ＤＣ値を出力すれば良いので、第１および第
３の基準電圧供給部のように２レベルの電圧を交互に出
力する構成と比較して簡単な回路構成で実現され得る。
これにより、データ線駆動回路全体の回路構成をさらに
簡略化することが可能となる。
を作成する第２の基準電圧供給部は単一レベルの電圧す
なわち最適ＤＣ値を出力すれば良いので、第１および第
３の基準電圧供給部のように２レベルの電圧を交互に出
力する構成と比較して簡単な回路構成で実現され得る。
これにより、データ線駆動回路全体の回路構成をさらに
簡略化することが可能となる。
【００３１】請求項３記載のデータ線駆動回路は、請求
項１または２に記載の構成において、第２の基準電圧供
給部が、第２の階調基準電圧の振幅基準電位を変化させ
る電圧調整手段を備えたことを特徴とする。
項１または２に記載の構成において、第２の基準電圧供
給部が、第２の階調基準電圧の振幅基準電位を変化させ
る電圧調整手段を備えたことを特徴とする。
【００３２】上記の構成において、電圧調整手段によっ
て、第２の階調基準電圧の振幅基準電位を、最適ＤＣ値
から許容される範囲で微小に変化させれば、階調電圧作
成部にて第１ないし第３の階調基準電圧に基づいて作成
される階調電圧も微小に変化する。これにより、例えば
液晶表示装置のように、画素に印加される電圧に応じて
光透過率等の表示特性が変化する表示装置に上記データ
線駆動回路を適用すれば、表示装置の表示特性を変化さ
せることができる。従って、例えば、使用者が上記電圧
調整手段を操作することにより、使用状況や好みに応じ
て表示装置の表示特性を調整することが可能となる。
て、第２の階調基準電圧の振幅基準電位を、最適ＤＣ値
から許容される範囲で微小に変化させれば、階調電圧作
成部にて第１ないし第３の階調基準電圧に基づいて作成
される階調電圧も微小に変化する。これにより、例えば
液晶表示装置のように、画素に印加される電圧に応じて
光透過率等の表示特性が変化する表示装置に上記データ
線駆動回路を適用すれば、表示装置の表示特性を変化さ
せることができる。従って、例えば、使用者が上記電圧
調整手段を操作することにより、使用状況や好みに応じ
て表示装置の表示特性を調整することが可能となる。
【００３３】本発明の請求項４記載のアクティブマトリ
クス型液晶表示装置は、マトリクス状に配置された複数
の画素と、画素の各列に対応して配置された複数のデー
タ信号線と、画素の各行に対応して配置された複数の走
査信号線とを備えると共に、各画素にスイッチング素子
を有するアクティブマトリクス型液晶表示装置におい
て、データ信号線を駆動するために請求項１ないし３の
いずれか１項に記載のデータ線駆動回路を備えたことを
特徴とする。
クス型液晶表示装置は、マトリクス状に配置された複数
の画素と、画素の各列に対応して配置された複数のデー
タ信号線と、画素の各行に対応して配置された複数の走
査信号線とを備えると共に、各画素にスイッチング素子
を有するアクティブマトリクス型液晶表示装置におい
て、データ信号線を駆動するために請求項１ないし３の
いずれか１項に記載のデータ線駆動回路を備えたことを
特徴とする。
【００３４】例えば薄膜トランジスタやＭＩＭ(Metal I
nsulator Metal) 等のスイッチング素子を有するアクテ
ィブマトリクス型液晶表示装置は、液晶の劣化あるいは
破壊を防止するために、交流駆動が必要である。また、
上記のアクティブマトリクス型液晶表示装置は、画素の
構造上、寄生容量が存在することに起因して、画素への
最終書込電圧と保持電圧との間にレベルシフトが生じる
ので、画素への印加電圧の最適ＤＣ値が、表示しようと
する階調によって変化する。このため、上記アクティブ
マトリクス型液晶表示装置は、請求項１ないし３のいず
れか１項に記載のデータ線駆動回路を備えたことによ
り、各階調に応じてデータ線駆動回路から供給される階
調電圧の振幅基準電位と最適ＤＣ値との乖離が最小に抑
えられているので、フリッカの発生および液晶の劣化等
が抑制される。さらに、上記データ線駆動回路は、前述
のように簡単な回路構成で実現されるので、アクティブ
マトリクス型液晶表示装置の小型化、低コスト化、およ
び低消費電力化を図ることが可能である。特に、請求項
３記載のデータ線駆動回路を備えた構成によれば、使用
者が使用環境や各自の好みに応じて、液晶表示装置の階
調や輝度特性を調整することが可能となる。
nsulator Metal) 等のスイッチング素子を有するアクテ
ィブマトリクス型液晶表示装置は、液晶の劣化あるいは
破壊を防止するために、交流駆動が必要である。また、
上記のアクティブマトリクス型液晶表示装置は、画素の
構造上、寄生容量が存在することに起因して、画素への
最終書込電圧と保持電圧との間にレベルシフトが生じる
ので、画素への印加電圧の最適ＤＣ値が、表示しようと
する階調によって変化する。このため、上記アクティブ
マトリクス型液晶表示装置は、請求項１ないし３のいず
れか１項に記載のデータ線駆動回路を備えたことによ
り、各階調に応じてデータ線駆動回路から供給される階
調電圧の振幅基準電位と最適ＤＣ値との乖離が最小に抑
えられているので、フリッカの発生および液晶の劣化等
が抑制される。さらに、上記データ線駆動回路は、前述
のように簡単な回路構成で実現されるので、アクティブ
マトリクス型液晶表示装置の小型化、低コスト化、およ
び低消費電力化を図ることが可能である。特に、請求項
３記載のデータ線駆動回路を備えた構成によれば、使用
者が使用環境や各自の好みに応じて、液晶表示装置の階
調や輝度特性を調整することが可能となる。
【００３５】
【発明の実施の形態】本発明の実施の一形態について図
１ないし図１０に基づいて説明すれば、以下のとおりで
ある。
１ないし図１０に基づいて説明すれば、以下のとおりで
ある。
【００３６】〔アクティブマトリクス型液晶表示装置の
構成〕まず、本実施形態に係るアクティブマトリクス型
液晶表示装置の概略構成について説明する。本アクティ
ブマトリクス型液晶表示装置は、図２に示すように、互
いに直交するように配置された複数のソースラインＳＬ
…（データ線）および複数のゲートラインＧＬ…と、画
素アレイ１と、ソースラインＳＬ…を駆動するソースラ
イン駆動回路２（データ線駆動回路）と、ゲートライン
ＧＬ…を駆動するゲートライン駆動回路３とを備えてい
る。
構成〕まず、本実施形態に係るアクティブマトリクス型
液晶表示装置の概略構成について説明する。本アクティ
ブマトリクス型液晶表示装置は、図２に示すように、互
いに直交するように配置された複数のソースラインＳＬ
…（データ線）および複数のゲートラインＧＬ…と、画
素アレイ１と、ソースラインＳＬ…を駆動するソースラ
イン駆動回路２（データ線駆動回路）と、ゲートライン
ＧＬ…を駆動するゲートライン駆動回路３とを備えてい
る。
【００３７】画素アレイ１は、隣接する２本のソースラ
インＳＬ・ＳＬと隣接する２本のゲートラインＧＬ・Ｇ
Ｌとで囲まれた領域に一つずつ設けられた画素１０…に
よって形成されている。すなわち、画素１０…は全体と
してマトリクス状に配列されて、画素アレイ１を形成し
ている。
インＳＬ・ＳＬと隣接する２本のゲートラインＧＬ・Ｇ
Ｌとで囲まれた領域に一つずつ設けられた画素１０…に
よって形成されている。すなわち、画素１０…は全体と
してマトリクス状に配列されて、画素アレイ１を形成し
ている。
【００３８】図１１は、本アクティブマトリクス型液晶
表示装置における画素１０の等価回路の一例を示す回路
図である。画素１０には、例えばアモルファスシリコン
等を用いて構成されるＴＦＴ８１が設けられ、ＴＦＴ８
１のゲート電極にゲートラインＧＬが接続され、ソース
電極にソースラインＳＬが接続されている。
表示装置における画素１０の等価回路の一例を示す回路
図である。画素１０には、例えばアモルファスシリコン
等を用いて構成されるＴＦＴ８１が設けられ、ＴＦＴ８
１のゲート電極にゲートラインＧＬが接続され、ソース
電極にソースラインＳＬが接続されている。
【００３９】ＴＦＴ８１のドレイン電極には、液晶セル
容量ＣLCと、補助容量ＣCSと、寄生容量ＣGDとが、負荷
として接続されている。なお、上記の寄生容量ＣGDは、
ゲートラインＧＬと表示電極を兼ねたドレイン電極とが
容量結合していることによって生じる。液晶セル容量Ｃ
LCおよび補助容量ＣCSにおいて、ＴＦＴ８１のドレイン
電極に接続されていない方の端子は、対向基板の共通電
極（図示せず）に接続され、共通電極電圧ＶCOM が与え
られる。
容量ＣLCと、補助容量ＣCSと、寄生容量ＣGDとが、負荷
として接続されている。なお、上記の寄生容量ＣGDは、
ゲートラインＧＬと表示電極を兼ねたドレイン電極とが
容量結合していることによって生じる。液晶セル容量Ｃ
LCおよび補助容量ＣCSにおいて、ＴＦＴ８１のドレイン
電極に接続されていない方の端子は、対向基板の共通電
極（図示せず）に接続され、共通電極電圧ＶCOM が与え
られる。
【００４０】上記した構成により、画素１０は、液晶セ
ル容量ＣLCおよび補助容量ＣCSにおいて、映像信号に応
じた所定の電圧を一走査期間を通じて保持することによ
り、所定の階調表示を実現する。階調電圧ＶX が印加さ
れたときに液晶セル容量ＣLCに生じる液晶セル電圧ＶLC
は、寄生容量ＣGDの影響を無視すれば、ソースラインＳ
Ｌからソースおよびドレインを介して供給される階調電
圧ＶX と、共通電極電圧ＶCOM との差電圧であるが、実
際の動作上は、上記寄生容量ＣGDを無視することはでき
ず、寄生容量ＣGDに起因して生じる保持電圧のレベルシ
フトΔＶを、各階調ごとに補償することが必要である。
ル容量ＣLCおよび補助容量ＣCSにおいて、映像信号に応
じた所定の電圧を一走査期間を通じて保持することによ
り、所定の階調表示を実現する。階調電圧ＶX が印加さ
れたときに液晶セル容量ＣLCに生じる液晶セル電圧ＶLC
は、寄生容量ＣGDの影響を無視すれば、ソースラインＳ
Ｌからソースおよびドレインを介して供給される階調電
圧ＶX と、共通電極電圧ＶCOM との差電圧であるが、実
際の動作上は、上記寄生容量ＣGDを無視することはでき
ず、寄生容量ＣGDに起因して生じる保持電圧のレベルシ
フトΔＶを、各階調ごとに補償することが必要である。
【００４１】以下、上記レベルシフトΔＶを補償するた
めのソースライン駆動回路２の構成について説明する。
めのソースライン駆動回路２の構成について説明する。
【００４２】〔ソースライン駆動回路の第１の構成例〕
次に、本実施形態に係るデータ線駆動回路としてのソー
スライン駆動回路２の一構成例について、以下に説明す
る。
次に、本実施形態に係るデータ線駆動回路としてのソー
スライン駆動回路２の一構成例について、以下に説明す
る。
【００４３】ソースライン駆動回路２は、図１に示すよ
うに、電圧供給部１１（第１ないし第３の基準電圧供給
部）およびソースドライバ１２（階調電圧作成部）を備
えている。電圧供給部１１は、互いに異なる３種類の階
調基準電圧Ｖ0 ・Ｖ6 ・Ｖ9を発生し、ソースドライバ
１２へ供給する。ソースドライバ１２は、上記の３種類
の階調基準電圧Ｖ0 ・Ｖ6 ・Ｖ9 に基づいて１０階調の
階調電圧Ｖ0 ないしＶ9 を作成すると共に、選択回路２
１において、これらの階調電圧Ｖ0 ないしＶ9から映像
信号に応じていずれかを選択し、出力バッファ２２を介
してソースラインＳＬへ出力する。
うに、電圧供給部１１（第１ないし第３の基準電圧供給
部）およびソースドライバ１２（階調電圧作成部）を備
えている。電圧供給部１１は、互いに異なる３種類の階
調基準電圧Ｖ0 ・Ｖ6 ・Ｖ9を発生し、ソースドライバ
１２へ供給する。ソースドライバ１２は、上記の３種類
の階調基準電圧Ｖ0 ・Ｖ6 ・Ｖ9 に基づいて１０階調の
階調電圧Ｖ0 ないしＶ9 を作成すると共に、選択回路２
１において、これらの階調電圧Ｖ0 ないしＶ9から映像
信号に応じていずれかを選択し、出力バッファ２２を介
してソースラインＳＬへ出力する。
【００４４】電圧供給部１１は、階調基準電圧Ｖ0 を極
性反転信号ＲＥＶと同じ位相で出力する第１の階調回路
１１ａ（第１の基準電圧供給部）と、階調基準電圧Ｖ6
を極性反転信号ＲＥＶと逆位相で出力する第２の階調回
路１１ｂ（第２の基準電圧供給部）と、階調基準電圧Ｖ
9 を極性反転信号ＲＥＶと逆位相で出力する第３の階調
回路１１ｃ（第３の基準電圧供給部）とを備えている。
性反転信号ＲＥＶと同じ位相で出力する第１の階調回路
１１ａ（第１の基準電圧供給部）と、階調基準電圧Ｖ6
を極性反転信号ＲＥＶと逆位相で出力する第２の階調回
路１１ｂ（第２の基準電圧供給部）と、階調基準電圧Ｖ
9 を極性反転信号ＲＥＶと逆位相で出力する第３の階調
回路１１ｃ（第３の基準電圧供給部）とを備えている。
【００４５】第１の階調回路１１ａは、階調基準電圧Ｖ
0 として、２レベルの電圧ＶH0およびＶL0を出力すると
共に、極性反転信号ＲＥＶに基づいて出力を反転する。
なお、以下では、この２レベルの電圧ＶH0およびＶL0の
中間電位を、階調基準電圧Ｖ0 の振幅基準電位ＶM0と称
する。つまり、上記振幅基準電位ＶM0は、下記のように
定義される。 ＶM0＝（ＶH0＋ＶL0）／２
0 として、２レベルの電圧ＶH0およびＶL0を出力すると
共に、極性反転信号ＲＥＶに基づいて出力を反転する。
なお、以下では、この２レベルの電圧ＶH0およびＶL0の
中間電位を、階調基準電圧Ｖ0 の振幅基準電位ＶM0と称
する。つまり、上記振幅基準電位ＶM0は、下記のように
定義される。 ＶM0＝（ＶH0＋ＶL0）／２
【００４６】第２の階調回路１１ｂは、階調基準電圧Ｖ
6 として、２レベルの電圧ＶH6およびＶL6を出力すると
共に、極性反転信号ＲＥＶに基づいて出力を反転する。
第３の階調回路１１ｃは、階調基準電圧Ｖ9 として、２
レベルの電圧ＶH9およびＶL9を交互に出力すると共に、
極性反転信号ＲＥＶに基づいて出力を反転する。すなわ
ち、階調基準電圧Ｖ6 ・Ｖ9 の振幅基準電位ＶM6・ＶM9
は、下記のようにそれぞれ定義される。 ＶM6＝（ＶH6＋ＶL6）／２ ＶM9＝（ＶH9＋ＶL9）／２
6 として、２レベルの電圧ＶH6およびＶL6を出力すると
共に、極性反転信号ＲＥＶに基づいて出力を反転する。
第３の階調回路１１ｃは、階調基準電圧Ｖ9 として、２
レベルの電圧ＶH9およびＶL9を交互に出力すると共に、
極性反転信号ＲＥＶに基づいて出力を反転する。すなわ
ち、階調基準電圧Ｖ6 ・Ｖ9 の振幅基準電位ＶM6・ＶM9
は、下記のようにそれぞれ定義される。 ＶM6＝（ＶH6＋ＶL6）／２ ＶM9＝（ＶH9＋ＶL9）／２
【００４７】ここで、第１ないし第３の階調回路１１ａ
・１１ｂ・１１ｃの内部構成の一例について、図３を参
照しながら説明する。図３に示すように、第１の階調回
路１１ａはオペアンプ１０１ａを備えている。オペアン
プ１０１ａの非反転入力には極性反転信号ＲＥＶが与え
られ、反転入力には抵抗分圧器ＰＤa の出力が与えられ
ている。
・１１ｂ・１１ｃの内部構成の一例について、図３を参
照しながら説明する。図３に示すように、第１の階調回
路１１ａはオペアンプ１０１ａを備えている。オペアン
プ１０１ａの非反転入力には極性反転信号ＲＥＶが与え
られ、反転入力には抵抗分圧器ＰＤa の出力が与えられ
ている。
【００４８】第２の階調回路１１ｂはオペアンプ１０１
ｂを備えている。オペアンプ１０１ｂの非反転入力には
抵抗分圧器ＰＤb の出力が与えられ、反転入力には極性
反転信号ＲＥＶが与えられている。第３の階調回路１１
ｃはオペアンプ１０１ｃを備えている。オペアンプ１０
１ｃの非反転入力には抵抗分圧器ＰＤc の出力が与えら
れ、反転入力には極性反転信号ＲＥＶが与えられてい
る。
ｂを備えている。オペアンプ１０１ｂの非反転入力には
抵抗分圧器ＰＤb の出力が与えられ、反転入力には極性
反転信号ＲＥＶが与えられている。第３の階調回路１１
ｃはオペアンプ１０１ｃを備えている。オペアンプ１０
１ｃの非反転入力には抵抗分圧器ＰＤc の出力が与えら
れ、反転入力には極性反転信号ＲＥＶが与えられてい
る。
【００４９】上述の構成により、第１ないし第３の階調
回路１１ａ・１１ｂ・１１ｃからは、それぞれ所定の振
幅を有する階調基準電圧Ｖ0 ・Ｖ6 ・Ｖ9 が出力され
る。なお、極性反転信号ＲＥＶに対して、階調基準電圧
Ｖ0 は同位相、階調基準電圧Ｖ6 およびＶ9 は逆位相で
ある。
回路１１ａ・１１ｂ・１１ｃからは、それぞれ所定の振
幅を有する階調基準電圧Ｖ0 ・Ｖ6 ・Ｖ9 が出力され
る。なお、極性反転信号ＲＥＶに対して、階調基準電圧
Ｖ0 は同位相、階調基準電圧Ｖ6 およびＶ9 は逆位相で
ある。
【００５０】このように、第１ないし第３の階調回路１
１ａ・１１ｂ・１１ｃは、それぞれ２レベルの電圧を出
力し、極性反転信号ＲＥＶで出力を反転する。従って、
出力の利得と振幅を任意に設定できる回路として構成す
ることが必要であり、上述のように、オペアンプを用い
た反転増幅回路もしくは非反転増幅回路で実現すること
ができる。なお、出力のバイアスは、抵抗分圧器ＰＤa
・ＰＤb ・ＰＤc のそれぞれにおいて、固定抵抗Ｒa1・
Ｒa2、固定抵抗Ｒb1・Ｒb2、および固定抵抗Ｒc1・Ｒc2
の分割比をそれぞれ調整することによって、所望の値に
設定することができる。また、出力の振幅は、利得で調
整することができる。
１ａ・１１ｂ・１１ｃは、それぞれ２レベルの電圧を出
力し、極性反転信号ＲＥＶで出力を反転する。従って、
出力の利得と振幅を任意に設定できる回路として構成す
ることが必要であり、上述のように、オペアンプを用い
た反転増幅回路もしくは非反転増幅回路で実現すること
ができる。なお、出力のバイアスは、抵抗分圧器ＰＤa
・ＰＤb ・ＰＤc のそれぞれにおいて、固定抵抗Ｒa1・
Ｒa2、固定抵抗Ｒb1・Ｒb2、および固定抵抗Ｒc1・Ｒc2
の分割比をそれぞれ調整することによって、所望の値に
設定することができる。また、出力の振幅は、利得で調
整することができる。
【００５１】階調基準電圧Ｖ0 およびＶ9 は、図１に示
すように、ソースドライバ１２に設けられた基準電圧分
割用抵抗２３の両端にそれぞれ入力される。また、階調
基準電圧Ｖ6 は、基準電圧分割用抵抗２３において、後
述するように設定された位置に入力される。
すように、ソースドライバ１２に設けられた基準電圧分
割用抵抗２３の両端にそれぞれ入力される。また、階調
基準電圧Ｖ6 は、基準電圧分割用抵抗２３において、後
述するように設定された位置に入力される。
【００５２】階調基準電圧Ｖ0 ・Ｖ6 ・Ｖ9 は、ソース
ドライバ１２において、階調電圧Ｖ0 ・Ｖ6 ・Ｖ9 とし
てそのまま使用される。階調基準電圧Ｖ0 と階調基準電
圧Ｖ6 との間の階調電圧、すなわち階調電圧Ｖ1 ないし
Ｖ5 については、ソースドライバ１２に設けられた基準
電圧分割用抵抗２３において、階調基準電圧Ｖ0 ・Ｖ6
がそれぞれ入力されている位置間の抵抗を均等に分割す
ることによって作成される。階調電圧Ｖ7 およびＶ8 に
ついては、同様に、階調基準電圧Ｖ6 ・Ｖ9 がそれぞれ
入力されている位置間を均等に分割することによって作
成される。すなわち、階調基準電圧Ｖ0 およびＶ6 に基
づいて、階調電圧Ｖ1 ないしＶ5 が作成され、階調基準
電圧Ｖ6 およびＶ9 に基づいて、階調電圧Ｖ7 およびＶ
8 が作成される。
ドライバ１２において、階調電圧Ｖ0 ・Ｖ6 ・Ｖ9 とし
てそのまま使用される。階調基準電圧Ｖ0 と階調基準電
圧Ｖ6 との間の階調電圧、すなわち階調電圧Ｖ1 ないし
Ｖ5 については、ソースドライバ１２に設けられた基準
電圧分割用抵抗２３において、階調基準電圧Ｖ0 ・Ｖ6
がそれぞれ入力されている位置間の抵抗を均等に分割す
ることによって作成される。階調電圧Ｖ7 およびＶ8 に
ついては、同様に、階調基準電圧Ｖ6 ・Ｖ9 がそれぞれ
入力されている位置間を均等に分割することによって作
成される。すなわち、階調基準電圧Ｖ0 およびＶ6 に基
づいて、階調電圧Ｖ1 ないしＶ5 が作成され、階調基準
電圧Ｖ6 およびＶ9 に基づいて、階調電圧Ｖ7 およびＶ
8 が作成される。
【００５３】次に、階調基準電圧Ｖ0 ・Ｖ6 ・Ｖ9 の振
幅基準電位ＶM0・ＶM6・ＶM9を、寄生容量ＣGDに起因し
て生じる保持電圧のレベルシフトΔＶを補償するように
適切に設定する方法について、図４を参照しながら説明
する。図４に示すグラフの横軸は、ソースドライバ１２
にて作成される階調電圧Ｖ0ないしＶ9 によって画素１
０の液晶容量ＣLCに生じる液晶セル電圧ＶLCの大きさを
表す。すなわち、階調電圧Ｖ0 ないしＶ9 の内、階調電
圧Ｖ9 が画素１０へ与えられた場合において、液晶セル
電圧ＶLCは最も大きくなり、画素１０は白表示となる。
一方、階調電圧Ｖ0 が与えられた場合において、液晶セ
ル電圧ＶLCは最も小さくなり、画素１０は黒表示とな
る。また、階調電圧Ｖ6 が与えられた場合、画素１０の
表示は、黒表示と白表示との間のグレーレベルとなる。
幅基準電位ＶM0・ＶM6・ＶM9を、寄生容量ＣGDに起因し
て生じる保持電圧のレベルシフトΔＶを補償するように
適切に設定する方法について、図４を参照しながら説明
する。図４に示すグラフの横軸は、ソースドライバ１２
にて作成される階調電圧Ｖ0ないしＶ9 によって画素１
０の液晶容量ＣLCに生じる液晶セル電圧ＶLCの大きさを
表す。すなわち、階調電圧Ｖ0 ないしＶ9 の内、階調電
圧Ｖ9 が画素１０へ与えられた場合において、液晶セル
電圧ＶLCは最も大きくなり、画素１０は白表示となる。
一方、階調電圧Ｖ0 が与えられた場合において、液晶セ
ル電圧ＶLCは最も小さくなり、画素１０は黒表示とな
る。また、階調電圧Ｖ6 が与えられた場合、画素１０の
表示は、黒表示と白表示との間のグレーレベルとなる。
【００５４】図４に示す曲線は、階調電圧Ｖ0 ないしＶ
9 について、振幅基準電位の最適ＤＣ値を表している。
なお、階調電圧ＶX の振幅基準電位の最適ＤＣ値とは、
階調電圧ＶX によって生じる液晶セル電圧ＶLCにおいて
正極性の印加電圧の実効値と負極性の印加電圧の実効値
とを等しくするために、寄生容量ＣGDによる保持電圧の
レベルシフトΔＶを加味した該階調電圧ＶX の振幅基準
電位のことを指す。
9 について、振幅基準電位の最適ＤＣ値を表している。
なお、階調電圧ＶX の振幅基準電位の最適ＤＣ値とは、
階調電圧ＶX によって生じる液晶セル電圧ＶLCにおいて
正極性の印加電圧の実効値と負極性の印加電圧の実効値
とを等しくするために、寄生容量ＣGDによる保持電圧の
レベルシフトΔＶを加味した該階調電圧ＶX の振幅基準
電位のことを指す。
【００５５】図４から明らかなように、階調基準電圧Ｖ
6 の振幅基準電位ＶM6は、最適ＤＣ値と一致するように
設定されている。これにより、階調基準電圧Ｖ6 が画素
に印加された場合には、液晶セル電圧ＶLCにおいて正極
性の印加電圧の実効値と負極性の印加電圧の実効値とが
等しくなり、フリッカは発生しない。
6 の振幅基準電位ＶM6は、最適ＤＣ値と一致するように
設定されている。これにより、階調基準電圧Ｖ6 が画素
に印加された場合には、液晶セル電圧ＶLCにおいて正極
性の印加電圧の実効値と負極性の印加電圧の実効値とが
等しくなり、フリッカは発生しない。
【００５６】また、階調基準電圧Ｖ0 の振幅基準電位Ｖ
M0は、階調基準電圧Ｖ6 の振幅基準電位ＶM6に基づい
て、階調電圧Ｖ0 ないしＶ5 の各々の振幅基準電位と最
適ＤＣ値とのずれ量の自乗和が最小となるように設定さ
れている。
M0は、階調基準電圧Ｖ6 の振幅基準電位ＶM6に基づい
て、階調電圧Ｖ0 ないしＶ5 の各々の振幅基準電位と最
適ＤＣ値とのずれ量の自乗和が最小となるように設定さ
れている。
【００５７】つまり、図４から明らかなように、階調電
圧Ｖ0 ないしＶ6 の最適ＤＣ値が、液晶セル電圧ＶLCに
対して非線形な特性を示すのに対して、階調基準電圧Ｖ
0 ・Ｖ6 に基づいて作成される階調電圧Ｖ0 ないしＶ6
の振幅基準電位は、直線近似によって求められる。この
ため、振幅基準電位の近似直線４１の、最適ＤＣ値の特
性曲線からのずれ量が最小となるように、具体的には、
図４に示すように、正方向のずれ量および負方向のずれ
量がそれぞれ最大となるポイント（この場合は電圧Ｖa
および階調電圧Ｖ0 ）において、最適ＤＣ値からのずれ
量が極力小さくなるように、階調基準電圧Ｖ0 を決定す
れば良い。
圧Ｖ0 ないしＶ6 の最適ＤＣ値が、液晶セル電圧ＶLCに
対して非線形な特性を示すのに対して、階調基準電圧Ｖ
0 ・Ｖ6 に基づいて作成される階調電圧Ｖ0 ないしＶ6
の振幅基準電位は、直線近似によって求められる。この
ため、振幅基準電位の近似直線４１の、最適ＤＣ値の特
性曲線からのずれ量が最小となるように、具体的には、
図４に示すように、正方向のずれ量および負方向のずれ
量がそれぞれ最大となるポイント（この場合は電圧Ｖa
および階調電圧Ｖ0 ）において、最適ＤＣ値からのずれ
量が極力小さくなるように、階調基準電圧Ｖ0 を決定す
れば良い。
【００５８】同様に、階調電圧Ｖ6 ないしＶ9 におい
て、振幅基準電位の近似直線４２の、最適ＤＣ値の特性
曲線からのずれ量が最小となるように、具体的には、図
４に示すように、正方向のずれ量および負方向のずれ量
がそれぞれ最大となるポイント（この場合は電圧Ｖb お
よび階調電圧Ｖ9 ）において、最適ＤＣ値からのずれ量
が極力小さくなるように、階調基準電圧Ｖ9 を決定すれ
ば良い。
て、振幅基準電位の近似直線４２の、最適ＤＣ値の特性
曲線からのずれ量が最小となるように、具体的には、図
４に示すように、正方向のずれ量および負方向のずれ量
がそれぞれ最大となるポイント（この場合は電圧Ｖb お
よび階調電圧Ｖ9 ）において、最適ＤＣ値からのずれ量
が極力小さくなるように、階調基準電圧Ｖ9 を決定すれ
ば良い。
【００５９】従って、階調基準電圧Ｖ0 およびＶ9 の振
幅基準電位は、最適ＤＣ値とは一致しない。また、階調
基準電圧Ｖ6 を、階調基準電圧Ｖ0 よりに設定すれば、
階調基準電圧Ｖ0 の振幅基準電位の最適ＤＣ値からのず
れ量は小さくなる反面、階調基準電圧Ｖ9 の振幅基準電
位の最適ＤＣ値からのずれ量が大きくなることを考慮し
て、階調電圧Ｖ0 ないしＶ9 のすべての階調における振
幅基準電位と最適ＤＣ値とのずれ量が最も小さくなるよ
うに、階調基準電圧Ｖ6 を適切に設定すれば良い。
幅基準電位は、最適ＤＣ値とは一致しない。また、階調
基準電圧Ｖ6 を、階調基準電圧Ｖ0 よりに設定すれば、
階調基準電圧Ｖ0 の振幅基準電位の最適ＤＣ値からのず
れ量は小さくなる反面、階調基準電圧Ｖ9 の振幅基準電
位の最適ＤＣ値からのずれ量が大きくなることを考慮し
て、階調電圧Ｖ0 ないしＶ9 のすべての階調における振
幅基準電位と最適ＤＣ値とのずれ量が最も小さくなるよ
うに、階調基準電圧Ｖ6 を適切に設定すれば良い。
【００６０】以上のように、本構成例のソースライン駆
動回路２では、各階調において寄生容量ＣGDによる保持
電圧のレベルシフトΔＶが補償されているので、フリッ
カの発生を抑制することができる。
動回路２では、各階調において寄生容量ＣGDによる保持
電圧のレベルシフトΔＶが補償されているので、フリッ
カの発生を抑制することができる。
【００６１】なお、上記の説明では、階調基準電圧Ｖ6
を、図１に示したように、極性反転信号ＲＥＶと逆相で
且つ階調基準電圧Ｖ0 ・Ｖ9 と比べて小さな振幅を持つ
電圧として設定した例を説明したが、階調基準電圧Ｖ6
の位相および振幅は、これに限定されるものではない。
を、図１に示したように、極性反転信号ＲＥＶと逆相で
且つ階調基準電圧Ｖ0 ・Ｖ9 と比べて小さな振幅を持つ
電圧として設定した例を説明したが、階調基準電圧Ｖ6
の位相および振幅は、これに限定されるものではない。
【００６２】一般的に、階調基準電圧Ｖ6 は、階調基準
電圧Ｖ0 と階調基準電圧Ｖ9 とのほぼ中間となるものと
考えられ、例えば、図５（ａ）に示すように、階調基準
電圧Ｖ6 を、極性反転信号ＲＥＶに対して同相から逆相
へ変わる付近の、微小な振幅を有する電圧に設定しても
良い。なお、図５（ａ）に示す階調基準電圧Ｖ6 は、極
性反転信号ＲＥＶに対して同相である。あるいは、図５
（ｂ）に示すように、階調基準電圧Ｖ6 を、振幅が０の
一定電圧に設定しても良い。なお、この場合のソースラ
イン駆動回路２の構成については、下記の第２の構成例
にて詳細に説明する。
電圧Ｖ0 と階調基準電圧Ｖ9 とのほぼ中間となるものと
考えられ、例えば、図５（ａ）に示すように、階調基準
電圧Ｖ6 を、極性反転信号ＲＥＶに対して同相から逆相
へ変わる付近の、微小な振幅を有する電圧に設定しても
良い。なお、図５（ａ）に示す階調基準電圧Ｖ6 は、極
性反転信号ＲＥＶに対して同相である。あるいは、図５
（ｂ）に示すように、階調基準電圧Ｖ6 を、振幅が０の
一定電圧に設定しても良い。なお、この場合のソースラ
イン駆動回路２の構成については、下記の第２の構成例
にて詳細に説明する。
【００６３】なお、ソースライン駆動回路２において、
階調基準電圧Ｖ6 を供給する第２の階調回路１１ｂを、
反転増幅、非反転増幅の切り替えが可能な回路で構成し
ておけば、互いに異なる特性を有する複数種類のアクテ
ィブマトリクス型液晶表示装置にこのソースライン駆動
回路２を共通に使用することが可能となり、製造効率の
向上および製造コストの低減を図れるという利点があ
る。
階調基準電圧Ｖ6 を供給する第２の階調回路１１ｂを、
反転増幅、非反転増幅の切り替えが可能な回路で構成し
ておけば、互いに異なる特性を有する複数種類のアクテ
ィブマトリクス型液晶表示装置にこのソースライン駆動
回路２を共通に使用することが可能となり、製造効率の
向上および製造コストの低減を図れるという利点があ
る。
【００６４】〔ソースライン駆動回路の第２の構成例〕
ここで、本実施形態に係るデータ線駆動回路としてのソ
ースライン駆動回路２の他の構成例について説明する。
なお、第１の構成例において説明した構成と同様の機能
を有する構成には、同一の符号を付記し、その説明を省
略する。
ここで、本実施形態に係るデータ線駆動回路としてのソ
ースライン駆動回路２の他の構成例について説明する。
なお、第１の構成例において説明した構成と同様の機能
を有する構成には、同一の符号を付記し、その説明を省
略する。
【００６５】第２の構成例としてのソースライン駆動回
路２は、図６に示すように、第１の構成例としてのソー
スライン駆動回路２に設けられていた電圧供給部１１の
代わりに、第１ないし第３の階調回路１１ａ・３１ｂ・
１１ｃを備えた電圧供給部３１を備えている。
路２は、図６に示すように、第１の構成例としてのソー
スライン駆動回路２に設けられていた電圧供給部１１の
代わりに、第１ないし第３の階調回路１１ａ・３１ｂ・
１１ｃを備えた電圧供給部３１を備えている。
【００６６】第２の階調回路３１ｂは、振幅が０のＤＣ
電圧として、階調基準電圧Ｖ6 を出力する。なお、上記
階調基準電圧Ｖ6 の電位は最適ＤＣ値に設定されてい
る。第２の階調回路３１ｂは、図７に示すように、オペ
アンプ３０１ｂを備えたバッファ回路等として実現でき
る。図７に示す構成では、オペアンプ３０１ｂの非反転
入力に、抵抗分圧器ＰＤb の出力が与えられており、抵
抗分圧器ＰＤb の固定抵抗ｒb1・ｒb2の分割比を適切に
設定することによって、ＤＣ電圧として出力される階調
基準電圧Ｖ6 の電位を最適ＤＣ値に設定することができ
る。
電圧として、階調基準電圧Ｖ6 を出力する。なお、上記
階調基準電圧Ｖ6 の電位は最適ＤＣ値に設定されてい
る。第２の階調回路３１ｂは、図７に示すように、オペ
アンプ３０１ｂを備えたバッファ回路等として実現でき
る。図７に示す構成では、オペアンプ３０１ｂの非反転
入力に、抵抗分圧器ＰＤb の出力が与えられており、抵
抗分圧器ＰＤb の固定抵抗ｒb1・ｒb2の分割比を適切に
設定することによって、ＤＣ電圧として出力される階調
基準電圧Ｖ6 の電位を最適ＤＣ値に設定することができ
る。
【００６７】上述のように最適ＤＣ値に設定された階調
基準電圧Ｖ6 に基づいて、階調基準電圧Ｖ0 およびＶ9
を設定する方法は、前述の第１の構成例に説明した方法
と同様であるので、その説明を省略する。
基準電圧Ｖ6 に基づいて、階調基準電圧Ｖ0 およびＶ9
を設定する方法は、前述の第１の構成例に説明した方法
と同様であるので、その説明を省略する。
【００６８】以上のように、本構成例のソースライン駆
動回路２によれば、階調基準電圧Ｖ6 が最適ＤＣ値に設
定されたＤＣ電圧であることにより、第２の階調回路３
１ｂを、第１・第３の階調回路１１ａ・１１ｃに比較し
て、簡単な回路構成で実現することができる。これによ
り、ソースライン駆動回路２の小型化および低消費電力
化を図ることができる。この結果、アクティブマトリク
ス型液晶表示装置の小型化および低消費電力化を図れる
と共に、製造コストの低減を図ることが可能となる。
動回路２によれば、階調基準電圧Ｖ6 が最適ＤＣ値に設
定されたＤＣ電圧であることにより、第２の階調回路３
１ｂを、第１・第３の階調回路１１ａ・１１ｃに比較し
て、簡単な回路構成で実現することができる。これによ
り、ソースライン駆動回路２の小型化および低消費電力
化を図ることができる。この結果、アクティブマトリク
ス型液晶表示装置の小型化および低消費電力化を図れる
と共に、製造コストの低減を図ることが可能となる。
【００６９】また、階調基準電圧Ｖ6 が最適ＤＣ値に一
致するように設定されると共に、階調基準電圧Ｖ0 およ
びＶ9 が、上記階調基準電圧Ｖ6 に基づいて、階調電圧
Ｖ1〜Ｖ5 、Ｖ7 およびＶ8 のそれぞれの振幅基準電位
と、各階調電圧の最適ＤＣ値との差の自乗和が最小にな
るように設定されるので、画素１０に存在する寄生容量
ＣGDによる保持電圧のレベルシフトΔＶが各階調で補償
され、フリッカの少ない良好な表示が可能となる。
致するように設定されると共に、階調基準電圧Ｖ0 およ
びＶ9 が、上記階調基準電圧Ｖ6 に基づいて、階調電圧
Ｖ1〜Ｖ5 、Ｖ7 およびＶ8 のそれぞれの振幅基準電位
と、各階調電圧の最適ＤＣ値との差の自乗和が最小にな
るように設定されるので、画素１０に存在する寄生容量
ＣGDによる保持電圧のレベルシフトΔＶが各階調で補償
され、フリッカの少ない良好な表示が可能となる。
【００７０】〔ソースライン駆動回路の第３の構成例〕
ここで、本実施形態に係るデータ線駆動回路としてのソ
ースライン駆動回路２のさらに他の構成例について説明
する。なお、上記した各構成例において説明した構成と
同様の機能を有する構成には、同一の符号を付記し、そ
の説明を省略する。
ここで、本実施形態に係るデータ線駆動回路としてのソ
ースライン駆動回路２のさらに他の構成例について説明
する。なお、上記した各構成例において説明した構成と
同様の機能を有する構成には、同一の符号を付記し、そ
の説明を省略する。
【００７１】第３の構成例としてのソースライン駆動回
路２は、階調基準電圧Ｖ6 の振幅基準電位を使用者が調
整することができる点において、前記した第１の構成例
と異なっている。このために、本構成例のソースライン
駆動回路２は、図８に示すように、第２の階調回路１１
ｂに設けられた抵抗分圧器ＰＤb に、可変抵抗Ｒv （電
圧調整手段）が追加されたことを特徴としている。
路２は、階調基準電圧Ｖ6 の振幅基準電位を使用者が調
整することができる点において、前記した第１の構成例
と異なっている。このために、本構成例のソースライン
駆動回路２は、図８に示すように、第２の階調回路１１
ｂに設けられた抵抗分圧器ＰＤb に、可変抵抗Ｒv （電
圧調整手段）が追加されたことを特徴としている。
【００７２】使用者は、この可変抵抗Ｒv に連動するス
イッチ等を操作することにより、第２の階調回路１１ｂ
から出力される階調基準電圧Ｖ6 の振幅基準電位を調整
することができる。例えば、図１０（ａ）は、階調基準
電圧Ｖ6 の振幅基準電位を最適ＤＣ値よりも低くなるよ
うに後述する許容範囲内で調整した様子を示し、図１０
（ｂ）は、階調基準電圧Ｖ6 の振幅基準電位を最適ＤＣ
値よりも高くなるように後述する許容範囲内で調整した
様子を示す。このように、階調基準電圧Ｖ6 を調整する
ことにより、階調基準電圧Ｖ6 に基づいてソースドライ
バ１２において作成される他の階調電圧が変化するの
で、液晶の階調や輝度特性が変化する。この結果、使用
環境や好みに応じて、使用者が階調や輝度特性を調整す
ることが可能なアクティブマトリクス型液晶表示装置を
提供できる。
イッチ等を操作することにより、第２の階調回路１１ｂ
から出力される階調基準電圧Ｖ6 の振幅基準電位を調整
することができる。例えば、図１０（ａ）は、階調基準
電圧Ｖ6 の振幅基準電位を最適ＤＣ値よりも低くなるよ
うに後述する許容範囲内で調整した様子を示し、図１０
（ｂ）は、階調基準電圧Ｖ6 の振幅基準電位を最適ＤＣ
値よりも高くなるように後述する許容範囲内で調整した
様子を示す。このように、階調基準電圧Ｖ6 を調整する
ことにより、階調基準電圧Ｖ6 に基づいてソースドライ
バ１２において作成される他の階調電圧が変化するの
で、液晶の階調や輝度特性が変化する。この結果、使用
環境や好みに応じて、使用者が階調や輝度特性を調整す
ることが可能なアクティブマトリクス型液晶表示装置を
提供できる。
【００７３】また、図９に示すように、前記した第２の
構成例において、第２の階調回路３１ｂに設けられた抵
抗分圧器ＰＤb に、可変抵抗Ｒv を追加することによっ
ても、上記と同様の効果が得られる。
構成例において、第２の階調回路３１ｂに設けられた抵
抗分圧器ＰＤb に、可変抵抗Ｒv を追加することによっ
ても、上記と同様の効果が得られる。
【００７４】ただし、いずれの場合においても、階調基
準電圧Ｖ6 の振幅基準電位が最適ＤＣ値から離れすぎる
と、フリッカが発生する恐れがあるので、上記可変抵抗
Ｒvによる振幅基準電位の調整の許容範囲は、フリッカ
が発生しない程度（±５０ｍＶ程度）とすることが好ま
しい。
準電圧Ｖ6 の振幅基準電位が最適ＤＣ値から離れすぎる
と、フリッカが発生する恐れがあるので、上記可変抵抗
Ｒvによる振幅基準電位の調整の許容範囲は、フリッカ
が発生しない程度（±５０ｍＶ程度）とすることが好ま
しい。
【００７５】なお、以上の説明は、あくまでも本発明の
実施の形態を示すものであり、本発明を限定するもので
はない。例えば、上記では、３種類の階調基準電圧Ｖ0
・Ｖ6 ・Ｖ9 から、１０階調の階調電圧Ｖ0 ないしＶ9
を作成する構成を例示したが、階調基準電圧から作成す
る階調電圧の数は任意に設定することができる。また、
上記では、スイッチング素子としてＴＦＴを用いた構成
を例示したが、この他にＭＩＭ等を用いることもでき
る。
実施の形態を示すものであり、本発明を限定するもので
はない。例えば、上記では、３種類の階調基準電圧Ｖ0
・Ｖ6 ・Ｖ9 から、１０階調の階調電圧Ｖ0 ないしＶ9
を作成する構成を例示したが、階調基準電圧から作成す
る階調電圧の数は任意に設定することができる。また、
上記では、スイッチング素子としてＴＦＴを用いた構成
を例示したが、この他にＭＩＭ等を用いることもでき
る。
【００７６】
【発明の効果】以上のように、請求項１記載のデータ線
駆動回路は、互いに異なる振幅を有する第１ないし第３
の階調基準電圧をそれぞれ作成する第１ないし第３の基
準電圧供給部と、上記第１ないし第３の階調基準電圧に
基づいて階調電圧を作成する階調電圧作成部とを備え、
上記第２の階調基準電圧の振幅基準電位が最適ＤＣ値に
設定されると共に、第１および第３の階調基準電圧の振
幅基準電位が、階調電圧作成部で作成される各階調電圧
の振幅基準電位と最適ＤＣ値との差の自乗和が最小にな
るようにそれぞれ設定されている構成である。
駆動回路は、互いに異なる振幅を有する第１ないし第３
の階調基準電圧をそれぞれ作成する第１ないし第３の基
準電圧供給部と、上記第１ないし第３の階調基準電圧に
基づいて階調電圧を作成する階調電圧作成部とを備え、
上記第２の階調基準電圧の振幅基準電位が最適ＤＣ値に
設定されると共に、第１および第３の階調基準電圧の振
幅基準電位が、階調電圧作成部で作成される各階調電圧
の振幅基準電位と最適ＤＣ値との差の自乗和が最小にな
るようにそれぞれ設定されている構成である。
【００７７】これにより、階調基準電圧を３種類とする
ことで、各階調基準電圧の振幅基準電位を、各階調によ
って異なる最適ＤＣ値にできるだけ近くなるように補償
しつつ、データ線駆動回路の低コスト化、低消費電力化
を実現できるという効果を奏する。
ことで、各階調基準電圧の振幅基準電位を、各階調によ
って異なる最適ＤＣ値にできるだけ近くなるように補償
しつつ、データ線駆動回路の低コスト化、低消費電力化
を実現できるという効果を奏する。
【００７８】請求項２記載のデータ線駆動回路は、第２
の基準電圧供給部が作成する第２の階調基準電圧の振幅
が０である構成である。
の基準電圧供給部が作成する第２の階調基準電圧の振幅
が０である構成である。
【００７９】これにより、第２の階調基準電圧を作成す
る第２の基準電圧供給部は単一レベルの電圧すなわち最
適ＤＣ値を出力すれば良いので、第１および第３の基準
電圧供給部のように２レベルの電圧を交互に出力する構
成と比較して簡単な回路構成で実現され得る。この結
果、データ線駆動回路全体の回路構成をさらに簡略化す
ることができるという効果を奏する。
る第２の基準電圧供給部は単一レベルの電圧すなわち最
適ＤＣ値を出力すれば良いので、第１および第３の基準
電圧供給部のように２レベルの電圧を交互に出力する構
成と比較して簡単な回路構成で実現され得る。この結
果、データ線駆動回路全体の回路構成をさらに簡略化す
ることができるという効果を奏する。
【００８０】請求項３記載のデータ線駆動回路は、第２
の基準電圧供給部が、第２の階調基準電圧の振幅基準電
位を変化させる電圧調整手段を備えた構成である。
の基準電圧供給部が、第２の階調基準電圧の振幅基準電
位を変化させる電圧調整手段を備えた構成である。
【００８１】これにより、上記電圧調整手段を操作する
ことにより、使用状況や好みに応じて表示装置の表示特
性を調整することが可能となるという効果を奏する。
ことにより、使用状況や好みに応じて表示装置の表示特
性を調整することが可能となるという効果を奏する。
【００８２】本発明の請求項４記載のアクティブマトリ
クス型液晶表示装置は、データ信号線を駆動するために
請求項１ないし３のいずれか１項に記載のデータ線駆動
回路を備えた構成である。
クス型液晶表示装置は、データ信号線を駆動するために
請求項１ないし３のいずれか１項に記載のデータ線駆動
回路を備えた構成である。
【００８３】これにより、各階調に応じてデータ線駆動
回路から供給される階調電圧の振幅基準電位と最適ＤＣ
値との乖離が最小に抑えられているので、フリッカの発
生が少ないアクティブマトリクス型液晶表示装置を、低
コスト且つ低消費電力で実現できるという効果を奏す
る。
回路から供給される階調電圧の振幅基準電位と最適ＤＣ
値との乖離が最小に抑えられているので、フリッカの発
生が少ないアクティブマトリクス型液晶表示装置を、低
コスト且つ低消費電力で実現できるという効果を奏す
る。
【図１】本発明の実施の一形態に係るアクティブマトリ
クス型液晶表示装置が備えるソースライン駆動回路の構
成を示すブロック図である。
クス型液晶表示装置が備えるソースライン駆動回路の構
成を示すブロック図である。
【図２】上記アクティブマトリクス型液晶表示装置の概
略構成を示すブロック図である。
略構成を示すブロック図である。
【図３】上記ソースライン駆動回路が備える電圧供給部
の内部構成の一例を示す回路図である。
の内部構成の一例を示す回路図である。
【図４】上記電圧供給部によって供給される階調基準電
圧の振幅基準電位と最適ＤＣ値との関係を示すグラフで
ある。
圧の振幅基準電位と最適ＤＣ値との関係を示すグラフで
ある。
【図５】同図（ａ）および（ｂ）は、階調基準電圧Ｖ6
の位相および振幅の設定例をそれぞれ示す説明図であ
る。
の位相および振幅の設定例をそれぞれ示す説明図であ
る。
【図６】本発明の実施に係る他の形態としてのソースラ
イン駆動回路の構成を示すブロック図である。
イン駆動回路の構成を示すブロック図である。
【図７】図６に示すソースライン駆動回路が備える電圧
供給部の内部構成の一例を示す回路図である。
供給部の内部構成の一例を示す回路図である。
【図８】本発明の実施に係るさらに他の形態としてのソ
ースライン駆動回路が備える電圧供給部の内部構成の一
例を示す回路図である。
ースライン駆動回路が備える電圧供給部の内部構成の一
例を示す回路図である。
【図９】本発明の実施に係るさらに他の形態としてのソ
ースライン駆動回路が備える電圧供給部の内部構成の他
の例を示す回路図である。
ースライン駆動回路が備える電圧供給部の内部構成の他
の例を示す回路図である。
【図１０】同図（ａ）および（ｂ）は、図８および図９
に示す構成によって階調基準電圧Ｖ6 の振幅基準電位が
最適ＤＣ値から許容範囲内で調整された様子をそれぞれ
示す説明図である。
に示す構成によって階調基準電圧Ｖ6 の振幅基準電位が
最適ＤＣ値から許容範囲内で調整された様子をそれぞれ
示す説明図である。
【図１１】スイッチング素子としてＴＦＴを使用したア
クティブマトリクス型液晶表示装置における、画素の等
価回路を示す回路図である。
クティブマトリクス型液晶表示装置における、画素の等
価回路を示す回路図である。
【図１２】ゲートラインＧＬに供給される走査電圧
ＶY 、ソースラインＳＬに供給される階調電圧ＶX 、極
性反転信号ＲＥＶ、およびこれらの電圧によって液晶セ
ル容量ＣLCに生じる液晶セル電圧ＶLCの波形をそれぞれ
示す波形図である。
ＶY 、ソースラインＳＬに供給される階調電圧ＶX 、極
性反転信号ＲＥＶ、およびこれらの電圧によって液晶セ
ル容量ＣLCに生じる液晶セル電圧ＶLCの波形をそれぞれ
示す波形図である。
【図１３】液晶セル電圧に対する液晶パネルの階調輝度
特性を示すグラフである。
特性を示すグラフである。
【図１４】レベルシフトΔＶを補償するための階調電圧
の振幅および振幅基準電位と、極性反転信号ＲＥＶとの
位相関係との一例を示す説明図である。
の振幅および振幅基準電位と、極性反転信号ＲＥＶとの
位相関係との一例を示す説明図である。
【図１５】レベルシフトΔＶの曲線と、補間位置におけ
る補正量を示す説明図である。
る補正量を示す説明図である。
【図１６】従来のアクティブマトリクス型液晶表示装置
が備えるソースライン駆動回路の概略構成を示すブロッ
ク図である。
が備えるソースライン駆動回路の概略構成を示すブロッ
ク図である。
【符号の説明】 ２ ソースライン駆動回路（データ線駆動回路） １１ 電圧供給部（第１ないし第３の基準電圧供給部） １２ ソースドライバ（階調電圧作成部） Ｖ0 階調基準電圧（第１の階調基準電圧） Ｖ6 階調基準電圧（第２の階調基準電圧） Ｖ9 階調基準電圧（第３の階調基準電圧） Ｒv 可変抵抗（電圧調整手段）
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ Ｇ０９Ｇ 3/20 ６２１ Ｇ０９Ｇ 3/20 ６２１Ｂ ６２３ ６２３Ｆ (58)調査した分野(Int.Cl.7，ＤＢ名) G09G 3/00 - 3/38 G02F 1/133
Claims (4)
- 【請求項１】交流駆動が必要な画素を備えると共に上記
画素への印加電圧の最適ＤＣ値が画素の階調によって異
なる表示装置に対して、階調電圧を供給するデータ線駆
動回路において、 互いに異なる振幅を有する第１ないし第３の階調基準電
圧をそれぞれ作成する第１ないし第３の基準電圧供給部
と、 上記第１ないし第３の階調基準電圧に基づいて階調電圧
を作成する階調電圧作成部とを備え、 上記第２の階調基準電圧の振幅基準電位が最適ＤＣ値に
設定されると共に、 第１および第３の階調基準電圧の振幅基準電位が、階調
電圧作成部で作成される各階調電圧の振幅基準電位と最
適ＤＣ値との差の自乗和が最小になるようにそれぞれ設
定されていることを特徴とするデータ線駆動回路。 - 【請求項２】第２の基準電圧供給部が作成する第２の階
調基準電圧の振幅が０であることを特徴とする請求項１
記載のデータ線駆動回路。 - 【請求項３】第２の基準電圧供給部が、第２の階調基準
電圧の振幅基準電位を変化させる電圧調整手段を備えた
ことを特徴とする請求項１または２に記載のデータ線駆
動回路。 - 【請求項４】マトリクス状に配置された複数の画素と、
画素の各列に対応して配置された複数のデータ信号線
と、画素の各行に対応して配置された複数の走査信号線
とを備えると共に、各画素にスイッチング素子を有する
アクティブマトリクス型液晶表示装置において、 データ信号線を駆動するために、請求項１ないし３のい
ずれか１項に記載のデータ線駆動回路を備えたことを特
徴とするアクティブマトリクス型液晶表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10981197A JP3343048B2 (ja) | 1997-04-25 | 1997-04-25 | データ線駆動回路およびこれを備えたアクティブマトリクス型液晶表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10981197A JP3343048B2 (ja) | 1997-04-25 | 1997-04-25 | データ線駆動回路およびこれを備えたアクティブマトリクス型液晶表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10301538A JPH10301538A (ja) | 1998-11-13 |
| JP3343048B2 true JP3343048B2 (ja) | 2002-11-11 |
Family
ID=14519812
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10981197A Expired - Fee Related JP3343048B2 (ja) | 1997-04-25 | 1997-04-25 | データ線駆動回路およびこれを備えたアクティブマトリクス型液晶表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3343048B2 (ja) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4521903B2 (ja) * | 1999-09-30 | 2010-08-11 | ティーピーオー ホンコン ホールディング リミテッド | 液晶表示装置 |
| JP2002278517A (ja) * | 2001-03-15 | 2002-09-27 | Hitachi Ltd | 液晶表示装置 |
| KR100777705B1 (ko) * | 2001-09-07 | 2007-11-21 | 삼성전자주식회사 | 액정 표시 장치 및 그 구동 방법 |
| JP4284494B2 (ja) * | 2002-12-26 | 2009-06-24 | カシオ計算機株式会社 | 表示装置及びその駆動制御方法 |
| JP2008102235A (ja) * | 2006-10-18 | 2008-05-01 | Sony Corp | ディスプレイ装置 |
| DE102008053113A1 (de) * | 2008-10-25 | 2010-05-06 | Brose Fahrzeugteile Gmbh & Co. Kg, Hallstadt | Antriebsanordnung zur motorischen Verstellung eines Verstellelements in einem Kraftfahrzeug |
| JP2011209744A (ja) * | 2011-05-27 | 2011-10-20 | Renesas Electronics Corp | 液晶駆動装置 |
| CN102637415B (zh) * | 2011-07-22 | 2014-03-12 | 京东方科技集团股份有限公司 | 一种液晶显示装置及其驱动方法 |
| CN115933237B (zh) * | 2022-12-16 | 2024-07-09 | 业成科技（成都）有限公司 | 显示装置及其操作方法 |
-
1997
- 1997-04-25 JP JP10981197A patent/JP3343048B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH10301538A (ja) | 1998-11-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100699281B1 (ko) | 표시 구동 장치와 구동 제어 방법 | |
| KR100642112B1 (ko) | 계조 전압 발생 회로, 구동 회로 및 전기 광학 장치 | |
| KR100536871B1 (ko) | 표시 구동 장치 및 그것을 이용한 표시 장치 | |
| US8314764B2 (en) | Voltage amplifier and driving device of display device using the voltage amplifier | |
| US8102343B2 (en) | Liquid crystal device, driving circuit for liquid crystal device, method of driving liquid crystal device, and electronic apparatus | |
| JP3039404B2 (ja) | アクティブマトリクス型液晶表示装置 | |
| KR100385106B1 (ko) | 소스 드라이버, 소스선 구동회로 및 이를 이용한액정표시장치 | |
| JP3483759B2 (ja) | 液晶表示装置 | |
| US20080012840A1 (en) | Liquid Crystal Display Device and Liquid Crystal Display Driving Circuit | |
| JP2004191581A (ja) | 液晶表示装置およびその駆動方法 | |
| KR100495934B1 (ko) | 표시구동장치 및 그 구동제어방법 | |
| US8698787B2 (en) | Method for generating a gamma voltage, driving circuit therefor, and display device | |
| JP3343048B2 (ja) | データ線駆動回路およびこれを備えたアクティブマトリクス型液晶表示装置 | |
| US20080180374A1 (en) | Electro-optical device, processing circuit, processing method, and projector | |
| JP3519323B2 (ja) | 液晶表示装置の駆動方法 | |
| KR20070019405A (ko) | 액정 표시 장치 및 영상 신호 보정 방법 | |
| JP2000310977A (ja) | 液晶表示装置 | |
| JP4877477B2 (ja) | 表示駆動装置及びその駆動制御方法 | |
| US20110001735A1 (en) | Electro-optical device, method for driving electro-optical device and electronic apparatus | |
| JP2953589B2 (ja) | 液晶の多階調表示における視角補正方式とそれを用いた多階調液晶表示装置 | |
| JP3150628B2 (ja) | 表示装置の駆動方法 | |
| JP3361265B2 (ja) | 表示装置 | |
| KR100825095B1 (ko) | 액정 표시 장치의 구동 장치 | |
| JP2001083945A (ja) | 液晶表示装置 | |
| Tan et al. | P‐1: Generic Design of Silicon Backplane for LCoS Microdisplays |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070823 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080823 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080823 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090823 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090823 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100823 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110823 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110823 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120823 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120823 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130823 Year of fee payment: 11 |
|
| LAPS | Cancellation because of no payment of annual fees |