KR20130114993A - 표시 장치 및 그것의 구동 방법 - Google Patents

표시 장치 및 그것의 구동 방법 Download PDF

Info

Publication number
KR20130114993A
KR20130114993A KR1020120037501A KR20120037501A KR20130114993A KR 20130114993 A KR20130114993 A KR 20130114993A KR 1020120037501 A KR1020120037501 A KR 1020120037501A KR 20120037501 A KR20120037501 A KR 20120037501A KR 20130114993 A KR20130114993 A KR 20130114993A
Authority
KR
South Korea
Prior art keywords
data
sub
pixels
pattern
pixel
Prior art date
Application number
KR1020120037501A
Other languages
English (en)
Inventor
배현석
권재용
안덕용
엄재은
이광열
이상철
태흥식
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020120037501A priority Critical patent/KR20130114993A/ko
Priority to US13/786,301 priority patent/US20130265347A1/en
Publication of KR20130114993A publication Critical patent/KR20130114993A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/10—Intensity circuits
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G09G3/3655—Details of drivers for counter electrodes, e.g. common electrodes for pixel capacitors or supplementary storage capacitors
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0209—Crosstalk reduction, i.e. to reduce direct or indirect influences of signals directed to a certain pixel of the displayed image on other pixels of said image, inclusive of influences affecting pixels in different frames or fields or sub-images which constitute a same image, e.g. left and right images of a stereoscopic display
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0242—Compensation of deficiencies in the appearance of colours
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2360/00—Aspects of the architecture of display systems
    • G09G2360/16—Calculation or use of calculated indices related to luminance levels in display data

Abstract

표시장치는 복수의 화소들을 포함하는 표시 패널, 제어 신호들 및 데이터 신호들을 출력하는 타이밍 컨트롤러, 상기 제어 신호들에 응답해서 순차적인 게이트 신호들을 상기 게이트 라인들을 통해 상기 화소들에 제공하는 게이트 구동부, 및 상기 데이터 신호들 및 상기 제어 신호들에 응답해서 상기 데이터 신호들에 대응되는 데이터 전압들을 상기 데이터 라인들을 통해 상기 화소들에 제공하는 데이터 구동부를 포함하고, 상기 타이밍 컨트롤러는 외부로부터 제공된 데이터 값들의 패턴이 행 방향 및 열 방향으로 블랙 및 화이트 패턴을 반복하는 체커 패턴에 해당하고, 상기 체커 패턴의 영역이 상기 표시 패널의 소정의 영역 이상에 대응되는지를 검사하고, 상기 검사 결과에 따라서 상기 데이터 신호들을 보상하여 출력하는 표시 장치.

Description

표시 장치 및 그것의 구동 방법{DISPLAY APPARATUS AND METHOD FOR DRIVING THEREOF}
본 발명은 표시장치 및 그것의 구동 방법에 관한 것으로, 더욱 상세하게는 컬러 왜곡을 개선할 수 있는 표시장치 및 그것의 구동 방법에 관한 것이다.
일반적으로 액정 표시 장치는 액정의 열화를 방지하기 위해 반전 구동을 수행한다. 예를 들어, 동일한 화소 데이터 신호에 대해서 공통 전압을 기준으로 상보적인 한 쌍의 계조 전압들을 매 프레임마다 번갈아 화소로 제공한다. 이러한 반전 구동 방식에서는 상보적인 한 쌍의 계조 전압들 각각과 공통 전압 사이의 전압 차가 동일해야만 원하는 영상이 정확하게 표시된다.
그러나 특정 영상 패턴이 액정 표시 장치에 디스플레이될 때 화소 데이터 신호와 공통 전압 간의 커플링(coupling)에 의해 공통 전압의 전위가 변화될 수 있다. 이러한 공통 전압의 왜곡에 의해서 한 쌍의 계조 전압들 각각과 공통 전압 사이의 전압 차가 불균형하게 된다. 그 결과 동일한 화소 데이터 신호들 간에 휘도 차 즉, 크로스 토크(crosstalk)가 발생하여 컬러 왜곡 현상이 발생한다. 크로스 토크에 의한 컬러 왜곡 현상은 화질 저하의 주요 원인 중의 하나이다.
본 발명의 목적은 컬러 왜곡 현상을 개선할 수 있는 표시 장치 및 그것의 구동 방법을 제공하는데 있다.
본 발명의 실시 예에 따른 표시장치는 서로 교차하는 행들 및 열들의 형태로 배열되고, 복수의 게이트 라인들 및 상기 게이트 라인들과 교차하는 복수의 데이터 라인들에 연결된 복수의 화소들을 포함하는 표시 패널, 제어 신호들 및 데이터 신호들을 출력하는 타이밍 컨트롤러, 상기 제어 신호들에 응답해서 순차적인 게이트 신호들을 상기 게이트 라인들을 통해 상기 화소들에 제공하는 게이트 구동부, 및 상기 데이터 신호들을 제공받고, 상기 제어 신호들에 응답해서 상기 데이터 신호들에 대응되는 데이터 전압들을 상기 데이터 라인들을 통해 상기 화소들에 제공하는 데이터 구동부를 포함하고, 상기 타이밍 컨트롤러는 외부로부터 제공된 데이터 값들의 패턴이 행 방향 및 열 방향으로 블랙 및 화이트 패턴을 반복하는 체커 패턴에 해당하고, 상기 체커 패턴의 영역이 상기 표시 패널의 소정의 영역보다 크거나 같은지를 검사하고, 상기 검사 결과에 따라서 상기 데이터 신호들을 보상하여 출력한다.
상기 화소들은 각각 복수의 서브 화소들을 포함하고, 상기 복수의 서브 화소들은 제1 서브 화소, 제2 서브 화소, 및 제3 서브 화소들로 구성되고, 상기 제1 내지 제3 서브 화소들은 데이터 라인의 방향으로 반복적으로 배치된다.
상기 게이트 라인들 중 홀수 번째 게이트 라인들에 연결되는 홀수 행의 상기 서브 화소들은 각각 좌측에 구비된 상기 데이터 라인들에 전기적으로 연결되고, 상기 게이트 라인들 중 짝수 번째 게이트 라인들에 연결되는 짝수 행의 상기 서브 화소들은 각각 우측에 구비된 상기 데이터 라인들에 전기적으로 연결된다.
상기 데이터 라인들에는 교번적으로 극성이 다른 데이터 전압이 인가되고, 상기 서브 화소들은 도트 반전 방식으로 구동된다.
상기 타이밍 컨트롤러는, 상기 데이터 값들을 제공받고, 상기 데이터 값들의 패턴에 대하여 상기 체커 패턴 여부를 검사하는 패턴 비교부, 상기 데이터 값들의 패턴이 상기 체커 패턴에 해당할 경우, 상기 패턴 비교부의 검사 결과에 응답하여 제1 논리신호를 출력하는 제1 논리 회로, 상기 제1 논리신호에 응답하여 상기 체커패턴의 영역을 검사하는 카운터부, 상기 체커 패턴의 영역이 상기 표시 패널의 소정의 영역보다 크거나 같을 경우, 상기 카운터부의 검사 결과에 응답하여 제2 논리신호를 출력하는 제2 논리 회로, 및 상기 제2 논리신호에 응답하여 상기 데이터 신호들을 보상하여 출력하는 데이터 신호 보상부를 포함한다.
상기 패턴 비교부는, 상기 각 화소의 상기 서브 화소들에 제공되기 위한 상기 데이터 값들을 비교하는 제1 비교부, 동일 데이터 라인에 연결되고 서로 인접한 상기 제1 서브화소와 상기 제2 서브 화소 또는 상기 제2 서브 화소와 상기 제3 서브 화소에 제공되기 위한 상기 데이터 값들의 제1 절대값과 제1 차이값을 비교하는 제2 비교부, 및 상기 동일 데이터 라인에 연결되고 서로 인접한 상기 제1 서브화소와 상기 제3 서브 화소에 제공되기 위한 상기 데이터 값들의 제2 절대값과 제2 차이값을 비교하는 제3 비교부를 포함한다.
상기 제1 논리 회로는 상기 제1 내지 제3 비교부의 비교 결과를 입력받는 3입력 앤드 게이트를 포함하고, 상기 3 입력 앤드 게이트는, 상기 각 화소의 상기 서브 화소들에 제공되기 위한 데이터 값들이 동일하고, 상기 제1 절대값이 상기 제1 차이값보다 크거나 같고, 상기 제2 절대값이 상기 제2 차이값보다 작거나 같을 경우, 상기 제1 내지 제3 비교부의 비교 결과에 응답하여 하이레벨의 상기 제1 논리 신호를 출력한다.
성가 제1 차이값은 컬러 왜곡이 발생되기 위한 상기 제1 절대값의 최소값으로 설정되고, 상기 제2 차이값은 컬러 왜곡이 발생되기 위한 상기 제2 절대값의 최대값으로 설정된다.
상기 제1 절대값은 동일 데이터 라인에 연결되고 서로 인접한 상기 제1 서브화소 및 상기 제2 서브화소의 계조 차이값 또는 상기 제2 서브화소 및 상기 제3 서브 화소의 계조 차이값이고, 상기 제2 절대값은 동일 데이터 라인에 연결되고 서로 인접한 상기 제1 서브화소 및 상기 제3 서브 화소의 계조 차이값이다.
상기 카운터부는, 상기 데이터 값들을 제공받고, 상기 제1 논리 신호에 응답하여 상기 데이터 값들의 패턴의 행 단위를 카운트하는 제1 카운터 부 및 상기 데이터 값들을 제공받고, 상기 제1 논리 신호에 응답하여 상기 데이터 값들의 패턴의 열 단위를 카운트하는 제2 카운터부를 포함한다.
상기 제2 논리 회로는 상기 제1 및 제2 카운터부의 비교 결과를 입력받는 2입력 앤드 게이트를 포함하고, 상기 2 입력 앤드 게이트는 상기 행 단위의 카운트 값이 M보다 크거나 같고, 상기 열 단위의 카운트 값이 N보다 크거나 같을 경우, 상기 제1 및 제2 카운터 부들 각각의 카운트 값에 응답하여 하이레벨의 상기 제2 논리 신호를 출력한다.
상기 M은 상기 데이터 라인들의 개수의 2/3개로 설정되고, 상기 N은 상기 게이트 라인들의 개수의 2/3개로 설정된다.
상기 서브 화소들은 공통 전압을 제공받고, 상기 공통 전압과 데이터 전압의 레벨 차이로 정의된 계조값들에 대응되는 계조를 표시하고, 상기 데이터 신호 보상부는 상기 제2 논리 신호에 응답하여 상기 제1 내지 제3 서브 화소들에 제공되기 위한 계조값들이 동일해지도록 상기 데이터 신호들을 보상한다.
본 발명의 실시 예에 따른 서로 교차하는 행들 및 열들의 형태로 배열되고, 복수의 게이트 라인들 및 상기 게이트 라인들과 교차하는 복수의 데이터 라인들에 연결된 복수의 화소들을 포함하는 표시 패널을 포함하는 표시장치의 구동방법은, 데이터 값들을 제공받는 단계, 상기 데이터 값들의 패턴을 검사하는 단계, 상기 데이터 값들의 패턴이 행 방향 및 열 방향으로 블랙 및 화이트 패턴을 반복하는 체커 패턴에 해당할 경우, 상기 체커 패턴의 영역을 검사하는 단계, 상기 체커 패턴의 영역이 상기 표시 패널의 소정의 영역보다 크거나 같을 경우, 상기 화소들에 인가되는 데이터 전압을 생성하기 위한 데이터 신호들을 보상하는 단계, 및 상기 게이트 라인들을 통해 제공된 게이트 신호들에 응답하여 상기 보상된 데이터 신호들에 대응되는 데이터 전압들을 상기 데이터 라인들을 통해 상기 화소들에 인가하는 단계를 포함한다.
본 발명에 따른 표시장치 및 그것의 구동 방법은 데이터 값의 보정을 통해 컬러 왜곡 현상을 개선할 수 있다.
도 1은 본 발명의 실시 예에 따른 표시장치의 블록도 이다.
도 2는 도 1에 도시된 표시패널의 화소들의 배열 상태를 보여주는 도면이다.
도 3은 도 1에 도시된 타이밍 컨트롤러의 블록도 이다.
도 4는 도 2에 도시된 표시패널에서 컬러 왜곡을 유발하는 화소들의 특정 패턴을 도시한 도면이다.
도 5 내지 도 7은 도 4에 도시된 화소들의 패턴에 의해 유발되는 공통 전압의 레벨 변화와 컬러 왜곡 현상을 설명하기 위한 도면이다.
도 8은 도 3에 도시된 데이터 신호 보상부에 의해 보상된 데이터 전압을 인가받은 임의의 한 화소의 전압 레벨을 도시한 도면이다.
도 9는 본 발명의 실시 예에 따른 표시 장치의 구동 방법을 설명하기 위한 순서도 이다.
이하, 첨부된 도면들을 참조하여 본 발명의 바람직한 실시 예를 보다 상세하게 설명한다.
도 1은 본 발명의 실시 예에 따른 표시장치의 블록도 이다.
도 1을 참조하면, 표시 장치(100)는 표시 패널(110), 타이밍 컨트롤러(120), 전압 변환부(130), 제1 게이트 구동부(140), 제2 게이트 구동부(150) 및 데이터 구동부(160)를 포함한다.
상기 표시 패널(110)은 복수의 게이트 라인들(GL1~GLn), 상기 복수의 게이트 라인들(GL1~GLn)과 교차하는 복수의 데이터 라인들(DL1~DLm), 및 상기 복수의 게이트 라인들(GL1~GLn)과 상기 복수의 데이터 라인들(DL1~DLm)이 교차하는 영역에 형성된 복수의 화소들을 포함한다. 상기 복수의 화소들은 서로 교차하는 n개의 행 및 m개의 열의 형태로 배열될 수 있다.
상기 표시 패널(110)의 상기 화소들은 각각 복수의 서브 화소들을 포함한다. 예를 들어, 상기 화소들은 각각 제1 서브화소, 제2 서브화소 및 제3 서브 화소들을 포함하며, 상기 제1 내지 제3 서브 화소들은 데이터 라인의 방향으로 반복적으로 배치된다. 상기 서브 화소들은 앞서 설명한 화소들의 배치 구성과 같이 서로 교차하는 복수의 행들 및 열들의 형태로 배열된다. 상기 서브 화소들의 배치 구성은 이하, 도 2를 참조하여 상세히 설명될 것이다.
또한, 상기 각 서브 화소는 액정 커패시터(Clc), 대응하는 게이트 라인과 대응하는 데이터 라인 및 상기 액정 커패시터(Clc)에 연결된 박막 트랜지스터(TFT)를 포함한다. 상기 박막 트랜지스터(TFT)는 상기 대응하는 게이트 라인에 연결되는 게이트 전극, 상기 대응하는 데이터 라인에 연결되는 소스 전극 및 상기 액정 커패시터(Clc)의 화소 전극(미 도시됨)에 연결되는 드레인 전극을 포함한다. 상기 표시 패널(110)의 상기 서브 화소들의 상부면에는 공통 전압(VCOM)이 인가되는 공통 전극(미도시)이 형성된다.
상기 박막 트랜지스터(TFT)는 상기 대응하는 게이트 라인을 통해 제공된 상기 게이트 신호에 응답하여 상기 대응하는 데이터 라인을 통해 제공된 상기 데이터 전압을 상기 액정 커패시터(Clc)에 제공한다. 상기 액정 커패시터(Clc)에는 상기 데이터 전압(또는 계조 전압)에 대응되는 화소 전압이 충전된다.
상기 타이밍 컨트롤러(120)는 외부(예를 들어, 시스템 보드)로부터 영상 신호들(RGB) 및 제어 신호(CS)를 수신한다. 도 1에 도시되지 않았으나, 상기 제어 신호(CS)는 수평 동기 신호(H_SYNC), 수직 동기 신호(V_SYNC), 메인 클럭 신호(MCLK) 및 데이터 인에이블 신호(DE)를 포함한다.
상기 타이밍 컨트롤러(120)는 외부로부터 제공된 제어 신호(CS)에 응답하여 데이터 제어신호(DCS), 제1 게이트 제어신호(GCS1) 및 제2 게이트 제어신호(GCS2)를 생성한다. 상기 데이터 제어신호(DCS)는 상기 데이터 구동부(160)의 동작 타이밍을 제어하기 위한 제어신호이다. 상기 제1 게이트 제어신호(GCS1)는 상기 제1 게이트 구동부(140)의 동작 타이밍을 제어하기 위한 제어신호이고, 상기 제2 게이트 제어신호(GCS2)는 상기 제2 게이트 구동부(150)의 동작 타이밍을 각각 제어하기 위한 제어 신호이다.
도 1에 도시되지 않았으나, 상기 데이터 제어신호(DCS)는 래치 신호(TP), 수평 시작 신호(STH), 극성 제어신호(POL) 및 클럭 신호(HCLK)를 포함한다. 또한, 상기 제1 게이트 제어신호(GCS1) 및 상기 제2 게이트 제어신호(GCS2)는 각각 수직 시작 신호(STV), 게이트 클럭 신호(CPV), 및 출력 인에이블 신호(OE)를 포함한다.
상기 타이밍 컨트롤러(120)는 상기 데이터 제어신호(DCS)를 상기 데이터 구동부(160)에 제공하고, 상기 제1 게이트 제어신호(GCS1)를 상기 제1 게이트 구동부(140)에 제공하고, 상기 제2 게이트 제어신호(GCS2)를 상기 제2 게이트 구동부(150)에 제공한다.
상기 타이밍 컨트롤러(120)는 상기 표시 패널(110)의 각 화소들에 의해 표시되기 위해 외부로부터 제공된 영상 신호들(RGB)을 데이터 신호들(R'G'B')로서 데이터 구동부(160)에 제공한다.
상기 타이밍 컨트롤러(120)는 상기 데이터 신호들(R'G'B')을 데이터 구동부(160)에 제공하기 전에 상기 영상 신호들(RGB)의 패턴을 검사한다. 상기 타이밍 컨트롤러(120)는 상기 검사된 영상 신호들(RGB)의 패턴이 컬러 왜곡을 발생하는 조건에 부합될 경우, 상기 데이터 신호들(R'G'B')을 보상한다. 상기 타이밍 컨트롤러(120)는 상기 검사된 영상 신호들(RGB)의 패턴이 상기 컬러 왜곡을 발생하는 조건에 부합하지 않을 경우, 상기 데이터 신호들(R'G'B')을 보상하지 않는다. 상기 영상 신호들(RGB)의 패턴 검사 동작은 이하 상세히 설명될 것이다.
상기 전압 변환부(130)는 외부로부터 공급받은 직류 전원(VDD)을 변환하여 게이트 온 전압(VON), 게이트 오프 전압(VOFF) 및 공통 전압(VCOM) 등을 생성한다. 상기 전압 변환부(130)는 상기 게이트 온 전압(VON)과 상기 게이트 오프 전압(VOFF)을 상기 제1 및 제2 게이트 구동부(140,150)로 제공하고, 상기 공통 전압(VCOM)을 상기 표시 패널(110)의 공통 전극(미 도시됨)으로 제공한다. 상기 전압 변환부(130)는 바람직하게는 DC/DC 컨버터로 구성될 수 있다.
상기 제1 및 제2 게이트 구동부(140,150)는 게이트 구동부를 구성하며, 상기 게이트 구동부는 상기 게이트 신호들을 상기 복수의 게이트 라인들(GL1~GLn)을 통해 순차적으로 출력한다. 그 결과, 상기 게이트 신호들은 순차적으로 상기 서브 화소들에 인가되고, 상기 서브 화소들은 행 단위로 구동된다.
상기 복수의 게이트 라인들(GL1~GLn) 중 홀수 번째 게이트 라인들(GL1,GL3,..GLn-1)은 상기 제1 게이트 구동부(140)에 연결되고, 짝수 번째 게이트 라인들(GL2,GL4,..GLn)은 상기 제2 게이트 구동부(150)에 연결된다. 상기 복수의 게이트 라인들(GL1~GLn)은 상기 제1 및 제2 게이트 구동부(140,150)로부터 순차적으로 게이트 신호들을 수신한다. 상기 복수의 데이터 라인들(DL1~DLm)은 상기 데이터 구동부(160)에 연결되어 데이터 전압들을 수신한다.
상기 제1 게이트 구동부(140)는 상기 타이밍 컨트롤러(120)로부터 제공된 상기 제1 게이트 제어신호(GCS1)에 응답해서 게이트 신호들을 출력한다. 상기 제2 게이트 구동부(150)는 상기 타이밍 컨트롤러(120)로부터 제공된 상기 제2 게이트 제어신호(GCS2)에 응답해서 게이트 신호들을 출력한다.
상기 제1 게이트 구동부(140) 및 상기 제2 게이트 구동부(150)는 ASG(Amorphous Silicon TFT Gate driver circuit) 형태로 상기 표시패널(110)의 좌우 측면에 실장될 수 있다.
상기 데이터 구동부(160)는 상기 타이밍 컨트롤러(120)로부터 제공된 상기 데이터 제어신호(DCS)에 응답하여 상기 데이터 신호들(R'G'B')을 아날로그 데이터 전압으로 변환하여 출력한다. 상기 데이터 전압들은 상기 복수의 데이터 라인들(DL1~DLm)을 통해 상기 서브 화소들에 제공된다.
이러한 구성에 의해, 상기 게이트 라인에 연결된 상기 서브 화소의 박막 트랜지스터(TFT)가 턴 온되고, 턴 온된 상기 박막 트랜지스터(TFT)에 의해 상기 데이터 전압이 상기 서브 화소에 인가된다. 상기 데이터 전압은 상기 박막 트랜지스터(TFT)를 통해 상기 서브 화소의 액정 커패시터(Clc)에 인가된다. 상기 공통 전극에 인가된 상기 공통 전압(VCOM) 및 상기 서브 화소에 인가된 데이터 전압의 레벨 차이에 대응하는 화소 전압이 상기 액정 커패시터(Clc)에 충전되고, 상기 서브 화소는 상기 화소 전압에 대응하는 계조를 표시한다.
도 1에 도시되지 않았으나, 상기 표시 장치(100)는 상기 표시 패널(110)로 광을 제공하는 백라이트 유닛을 포함할 수 있다. 상기 백라이트 유닛은 광을 발생하는 광원을 포함하며, 상기 광원은 형광 램프 또는 발광 다이오드로 구성될 수 있다.
도 2는 도 1에 도시된 표시패널의 화소들의 배열 상태를 보여주는 도면이다.
도 2에 도시된 화소들은 도 1에 도시된 표시 패널(110)의 일부 영역을 도시한 도면이다. 도 2에는 일부 영역의 화소들만 도시되었으나, 도시되지 않은 상기 표시 패널(110)의 영역들에도 동일하게 화소들이 배치될 것이다.
도 2를 참조하면, 복수의 게이트 라인들(GLi,GLi+1,GLi+2,GLi+3,GLi+4,GLi+5)과 복수의 데이터 라인들(DLj,DLj+1,DLj+2,DLj+3,DLj+4,DLj+5)에 의해서 상기 표시패널(110)에는 매트릭스 형태로 복수의 화소 영역이 정의된다. i는 0보다 크고 n보다 작은 홀수의 정수이며, j는 0보다 크고 m보다 작은 홀수의 정수이다.
복수의 화소 영역에는 레드 서브 화소(R), 그린 서브화소(G) 및 블루 서브화소(B)들이 데이터 라인의 연장방향(또는 세로 방향, 열 방향)으로 반복적으로 배열된다. 그러나 상기 서브 화소들(R,G,B)의 배열은 이에 한정되지 않고, 그린(G), 블루(B) 및 레드 서브 화소(R)의 순서로 배열될 수 있고, 블루(B), 레드(R) 및 그린 서브 화소(G)의 순서로 배열될 수 있다.
배열된 순서에 따라서 상기 서브 화소들(R,G,B)은 상기 제1 내지 제3 서브 화소로 정의될 수 있다. 예를 들어, 상기 레드 서브 화소(R)는 상기 제1 서브 화소, 상기 그린 서브 화소(G)는 상기 제2 서브 화소, 그리고, 상기 블루 서브 화소(B)는 상기 제3 서브 화소로 정의될 수 있다.
상기 각 서브 화소(R,G,B)는 앞서, 도 1에서 설명한 바와 같이 상기 박막 트랜지스터(TFT) 및 상기 액정 커패시터(Clc)를 포함한다. 상기 레드 서브 화소(R), 상기 그린 서브화소(G) 및 상기 블루 서브화소(B)들은 하나의 화소(PX)를 구성한다.
도 2에 도시되지 않았으나, 상기 레드 서브 화소(R), 상기 그린 서브화소(G) 및 상기 블루 서브화소(B) 상에는 대응되는 색을 갖는 컬러필터가 형성되고, 컬러 필터를 통과한 광에 의해 컬러가 관찰자에게 시인될 수 있다.
상기 각 화소 영역은 직사각형 형상을 갖는다. 즉, 서로 인접하는 상기 게이트 라인들 사이의 제1 간격(d1)은 서로 인접하는 상기 데이터 라인들 사이의 제2 간격(d2)보다 좁고, 그 결과 제2 방향(D2)보다 제1 방향(D1)으로 긴 화소 영역들이 정의된다.
일 실시 예로서, 상기 제2 간격(d2)은 상기 제1 간격(d1)의 3배 정도 큰 크기를 갖는다. 따라서, 상기 표시 패널(110)에 구비되는 상기 게이트 라인의 전체 개수는 상기 데이터 라인의 전체 개수보다 3배 정도 많다. 그 결과, 상기 화소 영역이 상기 제1 방향(D1)보다 상기 제2 방향(D2)으로 긴 구조보다 상기 표시 패널(110)에 구비되는 데이터 라인의 전체 개수가 1/3로 감소 된다.
도 1에서 설명한 바와 같이 상기 복수의 게이트 라인들(GLi,GLi+1,GLi+2,GLi+3,GLi+4,GLi+5)들 중 홀수 번째 게이트 라인들(GLi,GLi+2,GLi+4)은 상기 제1 게이트 구동부(140)에 연결되고, 짝수 번째 게이트 라인들(GLi+1,GLi+3,GLi+5)은 상기 제2 게이트 구동부(150)에 연결된다. 상기 복수의 데이터 라인들(DLj,DLj+1,DLj+2,DLj+3,DLj+4,DLj+5)은 상기 데이터 구동부(160)에 연결된다.
상기 홀수 번째 게이트 라인들(GLi,GLi+2,GLi+4)에 연결된 홀수 행의 서브 화소들은 각각 좌측에 구비된 데이터 라인들에 전기적으로 연결된다. 예를 들어, 제1 행의 레드 서브 화소들(R)은 각각 좌측에 구비된 상기 데이터 라인들(DLj,DLj+1,DLj+2,DLj+3,DLj+4)에 전기적으로 연결된다. 도 1에 도시된 박막 트랜지스터의 구성을 참조하면, 상기 홀수 행의 서브 화소들의 박막 트랜지스터들은 상기 좌측에 구비된 데이터 라인들(DLj,DLj+1,DLj+2,DLj+3,DLj+4)에 전기적으로 연결된다.
상기 짝수 번째 게이트 라인들(GLi+1,GLi+3,GLi+5)에 연결된 짝수 행의 서브 화소들은 각각 우측에 구비된 데이터 라인들에 전기적으로 연결된다. 예를 들어, 제2 행의 그린 서브 화소들(G)은 각각 우측에 구비된 상기 데이터 라인들(DLj+1,DLj+2,DLj+3,DLj+4,DLj+5)에 전기적으로 연결된다. 도 1에 도시된 박막 트랜지스터의 구성을 참조하면, 상기 짝수 행의 서브 화소들의 박막 트랜지스터들은 상기 우측에 구비된 데이터 라인들(DLj,DLj+1,DLj+2,DLj+3,DLj+4)에 전기적으로 연결된다.
또한, 상기 데이터 라인들(DLj,DLj+1,DLj+2,DLj+3,DLj+4,DLj+5)에는 교번적으로 극성이 다른 데이터 전압이 인가된다. 즉, 홀수 번째 데이터 라인들(DLj,DLj+2,DLj+4)에 정극성(+)의 데이터 신호가 인가되면, 짝수 번째 데이터 라인들(DLj+1,DLj+3,DLj+5)에는 부극성(-)의 데이터 신호가 인가된다. 따라서, 상기 표시장치(100)는 도트 반전 구동 방식으로 동작할 수 있다.
도 3은 도 1에 도시된 타이밍 컨트롤러의 블록도 이다.
도 3을 참조하면, 상기 타이밍 컨트롤러(120)는 제어신호 생성부(121) 및 데이터 보상부(122)를 포함한다.
상기 타이밍 컨트롤러(120)의 상기 제어신호 생성부(121)는 외부로부터 제공된 제어 신호(CS)에 응답하여 상기 데이터 제어신호(DCS), 상기 제1 게이트 제어신호(GCS1) 및 상기 제2 게이트 제어신호(GCS2)를 생성한다. 상기 데이터 제어신호(DCS)는 상기 데이터 구동부(160)에 제공되고, 상기 제1 게이트 제어신호(GCS1) 및 상기 제2 게이트 제어신호(GCS2)는 상기 제1 게이트 구동부(140) 및 상기 제2 게이트 구동부(150)에 제공된다.
상기 타이밍 컨트롤러(120)의 상기 데이터 보상부(122)는 외부로부터 제공된 상기 영상 신호들(RGB)을 상기 데이터 신호(R'G'B')로서 상기 데이터 구동부(160)에 제공한다. 상기 데이터 보상부(122)는 상기 데이터 신호들(R'G'B')을 데이터 구동부(160)에 제공하기 전에 상기 영상 신호들(RGB)의 패턴을 검사한다. 검사된 상기 영상 신호들(RGB)의 패턴이 컬러 왜곡을 발생하는 조건에 해당 될 경우, 상기 데이터 신호들(R'G'B')을 보상한다. 상기 데이터 보상부(122)는 검사된 영상 신호들(RGB)의 패턴이 컬러 왜곡을 발생하는 조건에 해당 되지 않을 경우, 상기 데이터 신호들(R'G'B')을 보상하지 않는다.
상기 데이터 보상부(122)는 입력 버퍼(10), 패턴 비교부(20), 제1 논리 회로(30), 카운터부(40), 제2 논리 회로(50) 및 데이터 신호 보상부(60)를 포함한다.
상기 패턴 비교부(20)는 제1 비교부(21), 제2 비교부(22) 및 제3 비교부(23)를 포함한다. 상기 카운터부(40)는 제1 카운터부(41) 및 제2 카운터부(42)를 포함한다.
상기 데이터 보상부(122)의 상기 입력 버퍼(10)는 외부로부터 제공된 영상신호들(RGB)을 상기 패턴 비교부(20)의 상기 제1 비교부(21), 상기 제2 비교부(22) 및 상기 제3 비교부(23)에 각각 제공한다.
상기 영상 신호들(RGB)은 상기 데이터 신호들(R'G'B')로서 상기 데이터 구동부(160)에 제공되고, 상기 데이터 구동부(160)는 상기 데이터 신호들(R'G'B')에 대응되는 상기 데이터 전압들을 화소들에 제공한다. 따라서, 상기 영상 신호들(RGB)은 화소들에 제공되기 위한 데이터 값으로 정의될 수 있다.
상기 제1 비교부(21)는 상기 각 화소의 서브 화소들에 인가되기 위한 영상 신호들(RGB)의 패턴들을 비교한다. 예를 들어, 각 화소의 서브 화소들에 제공되기 위한 데이터 값들이 동일한 경우, 하이레벨 신호를 출력하고, 동일한 값을 갖지 않을 경우 로우 레벨 신호를 출력한다. 예를 들어, 임의의 한 화소의 서브 화소들이 모두 블랙 계조를 표시하거나, 모두 화이트 계조를 표시할 경우, 상기 제1 비교부(21)는 하이레벨 신호를 출력한다.
상기 제2 비교부(22)는 동일한 데이터 라인에 연결된 서브 화소들 중 서로 인접한 제1 서브화소 및 제2 서브화소에 제공되기 위한 데이터 값들의 차이의 제1 절대값이 제1 차이값(K)보다 크거나 같은지를 검사한다. 또는, 상기 제2 비교부(21)는 동일한 데이터 라인에 연결된 서브 화소들 중 서로 인접한 제2 서브화소 및 제3 서브 화소에 제공되기 위한 데이터 값들의 차이의 제1 절대값이 제1 차이값(K)보다 크거나 같은지를 검사한다.
성가 제1 차이값(K)은 상기 컬러 왜곡이 발생되기 위한 상기 제1 절대값의 최소값으로 설정될 수 있다. 또한, 상기 제1 차이값(K)은 소정의 계조값으로 정의될 있다. 상기 제1 절대값은 동일 데이터 라인에 연결되고 서로 인접한 상기 제1 서브화소 및 상기 제2 서브화소의 계조 차이값 또는 상기 제2 서브화소 및 상기 제3 서브 화소의 계조 차이값으로 정의될 수 있다.
상기 제2 비교부(22)는 상기 제1 절대값이 상기 제1 차이값(K)보다 크거나 같으면 하이레벨 신호를 출력한다.
상기 제1 비교부(21) 및 상기 제2 비교부(22)의 패턴 검사는 이하, 도 4 내지 도 6을 참조하여, 보다 더 상세히 설명될 것이다.
상기 제3 비교부(23)는 동일한 데이터 라인에 연결된 서브 화소들 중 서로 인접한 제1 서브화소 및 제3 서브화소에 제공되기 위한 데이터 값들의 차이의 제2 절대값이 제2 차이값(L) 보다 작거나 같은지를 검사한다.
상기 제2 차이값(L)은 컬러 왜곡이 발생되기 위한 제2 절대값의 최대값으로 설정될 수 있다. 또한, 상기 제2 차이값(L)은 소정의 계조값으로 정의될 수 있다. 상기 제2 절대값은 동일 데이터 라인에 연결되고 서로 인접한 상기 제1 서브화소 및 상기 제3 서브 화소의 계조 차이값으로 정의될 수 있다. 상기 제3 비교부(23)는 제2 절대값이 제2 차이값(L)보다 작거나 같으면 하이레벨 신호를 출력한다.
상기 제3 비교부(23)의 패턴 검사는 이하, 도 7을 참조하여 상세히 설명될 것이다.
상기 제1 비교부(21), 상기 제2 비교부(22), 및 상기 제3 비교부(23)는 상기 영상 신호들(RGB)의 패턴 검사 결과를 상기 제1 논리 회로(30)로 출력한다. 상기 제1 비교부(21), 상기 제2 비교부(22), 및 상기 제3 비교부(23)는 각각 상기 영상 신호들(RGB)의 패턴이 조건에 부합할 경우, 하이레벨 신호를 출력하고, 조건에 부합하지 않을 경우, 로우 레벨 신호를 출력한다.
상기 제1 논리 회로(30)는 상기 제1 내지 제3 비교부들(21,22,23)의 출력 신호들을 입력받기 위한 3 입력 앤드 게이트를 포함한다. 상기 제1 논리 회로(30)는 상기 제1 내지 제3 비교부(21,22,23)의 출력 신호에 따라서 제1 논리 신호를 출력한다. 구체적으로, 상기 제1 논리 회로(30)는 상기 제1 비교부(21), 상기 제2 비교부(22), 및 상기 제3 비교부(23)로부터 각각 하이 레벨 신호를 제공받을 경우, 하이 레벨의 상기 제1 논리 신호를 출력한다. 상기 제1 비교부(21), 상기 제2 비교부(22), 및 상기 제3 비교부(23) 중 어느 하나라도 로우 레벨 신호를 출력할 경우, 상기 제1 논리 회로(30)는 로우 레벨의 상기 제1 논리 신호를 출력한다.
상기 제1 논리 회로(30)는 상기 제1 논리 신호를 상기 카운터부(40)의 상기 제1 카운터부(41) 및 상기 제2 카운터부(42)에 제공한다. 상기 제1 카운터부(41) 및 상기 제2 카운터부(42)는 각각 상기 영상 신호들(RGB)을 입력받고, 상기 제1 논리 회로(30)로부터 제공된 하이 레벨의 상기 제1 논리 신호에 응답하여, 상기 영상 신호들(RGB)의 행 단위 및 열 단위를 카운트한다.
상기 영상 신호들(RGB)은 데이터 신호들(R'G'B')로서 순차적인 게이트 신호들에 따라서 데이터 라인들을 통해 행 단위로 화소들에 제공된다. 상기 컬러 왜곡을 발생하는 패턴들이 상기 표시패널(110)의 소정의 영역(이하 컬러 왜곡 영역이라 칭함) 이상에 표시될 경우, 상기 컬러 왜곡이 관찰자에게 시인된다.
구체적으로, 상기 컬러 왜곡 영역은 표시패널(110)의 2/3 영역보다 크거나 같은 영역일 수 있다. 예를 들어, 상기 컬러 왜곡 영역이 상기 표시패널(110) 영역의 행 방향으로 2/3 영역 및 열 방향으로 2/3 영역보다 크거나 같을 경우, 상기 컬러 왜곡이 관찰자에게 시인될 수 있다.
상기 영상 신호들(RGB)은 상기 데이터 신호들(R'G'B')로서 상기 데이터 구동부(160)에 제공되고, 상기 데이터 구동부(160)는 상기 데이터 신호들(R'G'B')을 아날로그 데이터 전압으로 변환하여 상기 데이터 라인들(DL1~DLm)을 통해 출력한다.
상기 제1 카운터부(41)는 상기 하이 레벨의 제1 논리 신호에 응답하여 상기 영상 신호들(RGB)을 카운트한다. 즉, 상기 제1 카운터부(41)는 상기 컬러 왜곡 현상을 일으키는 상기 영상 신호들(RGB)의 패턴들의 열 단위를 카운트한다. 상기 열 단위는 상기 데이터 라인에 대응된다.
상기 제1 카운터부(41)는 상기 카운트 값이 제1 카운트 값(M)보다 크거나 같을 경우 하이레벨 신호를 출력하고, 상기 제1 카운트 값(M)보다 작을 경우 로우 레벨 신호를 출력한다. 상기 컬러 왜곡 영역은 상기 표시패널(110)의 2/3 영역보다 크거나 같은 영역이므로 상기 제1 카운트 값(M)은 2m/3 값으로 정의될 수 있다. 즉, 상기 데이터 라인들(DL1~DLm)의 전체 개수가 m개 일 경우, 상기 제1 카운트 값(M)은 상기 데이터 라인들의 전체 개수(m)의 2/3개로 정의될 수 있다.
상기 데이터 전압들은 게이트 신호들에 따라서 행 단위로 그리고 순차적으로 상기 서브 화소들에 제공된다. 상기 제2 카운터부(42)는 상기 하이 레벨의 제1 논리 신호에 응답하여 상기 영상 신호들(RGB)을 카운트한다. 즉, 상기 제2 카운터부(42)는 상기 컬러 왜곡 현상을 일으키는 상기 영상 신호들(RGB)의 패턴들의 행 단위를 카운트한다. 행 단위는 상기 게이트 라인에 대응된다.
상기 제2 카운터부(42)는 상기 카운트 값이 제2 카운트 값(N)보다 크거나 같을 경우 하이레벨 신호를 출력하고, 상기 제2 카운트 값(N)보다 작을 경우 로우 레벨 신호를 출력한다. 상기 컬러 왜곡 영역은 상기 표시패널(110)의 2/3 영역보다 크거나 같은 영역이므로 상기 제2 카운트 값(N)은 2n/3 값으로 정의될 수 있다. 즉, 상기 게이트 라인들(GL1~GLn)의 전체 개수가 n개 일 경우, 상기 제2 카운트 값(N)은 상기 게이트 라인들(GL1~GLn)의 전체 개수(n)의 2/3개로 정의될 수 있다.
상기 제2 논리 회로(50)는 상기 제1 및 제2 카운터부들(41,42)의 출력 신호들을 입력받기 위한 2 입력 앤드 게이트를 포함할 수 있다. 상기 제2 논리 회로(50)는 상기 제1 및 제2 카운터부들(41,42)의 출력 신호들에 따라서 제2 논리 신호를 출력한다. 구체적으로, 상기 제2 논리 회로(50)는 상기 제1 카운터부(41) 및 제2 카운터부(42)의 출력 신호들이 각각 하이 레벨 신호일 경우, 하이 레벨의 상기 제2 논리 신호를 출력한다. 상기 제2 논리 회로(50)는 상기 제1 카운터부(41) 및 제2 카운터부(42)의 출력 신호들 중 어느 하나가 로우 레벨 신호일 경우, 로우 레벨의 상기 제2 논리 신호를 출력한다.
상기 데이터 신호 보상부(60)는 외부로부터 상기 영상 신호들(RGB)을 입력받고, 상기 영상 신호들(RGB)을 상기 데이터 신호들(R'G'B')로서 출력한다.
실질적으로, 상기 데이터 신호들(R'G'B')은 상기 데이터 구동부(160)의 인터페이스 사양에 맞도록 상기 영상 신호들(RGB)의 데이터 포맷을 변환한 신호이다. 따라서, 상기 데이터 신호들(R'G'B')은 상기 영상 신호들(RGB)에 각각 대응되는 신호이다. 또한, 이러한 동작은 상기 데이터 신호 보상부(60)에 의해 수행될 수 있고, 별도의 회로에 의해 수행되어 상기 데이터 신호 보상부(60)에 제공될 수도 있다.
상기 데이터 신호 보상부(60)는 상기 제2 논리 회로(50)로부터 하이레벨 신호를 입력받을 경우, 상기 데이터 신호들(R'G'B')을 보상하고, 보상된 데이터 신호들(R'G'B')을 상기 데이터 구동부(160)에 제공한다. 상기 데이터 신호 보상부(60)는 상기 서브 화소들(R,G,B)에 제공되는 상기 데이터 전압들과 상기 공통 전압(VCOM)의 차이값이 각각 동일하게 설정되도록 상기 데이터 신호들(R'G'B')을 보상한다. 즉, 상기 데이터 구동부(160)는 상기 데이터 신호들(R'G'B')에 대응되는 상기 데이터 전압들을 발생하므로, 상기 데이터 신호 보상부(60)에서 상기 데이터 신호들(R'G'B')을 보상할 경우, 상기 서브 화소들(R,G,B)에 제공되는 상기 데이터 전압들과 상기 공통 전압(VCOM)의 차이값은 각각 동일해질 것이다.
상기 데이터 신호 보상부(60)는 상기 제2 논리 회로(50)로부터 로우 레벨 신호를 입력받을 경우, 상기 데이터 신호들(R'G'B')을 보상하지않고, 상기 데이터 구동부(160)에 제공한다.
도 4는 도 2에 도시된 표시패널에서 컬러 왜곡을 유발하는 화소들의 특정 패턴을 도시한 도면이고, 도 5 내지 도 7은 도 4에 도시된 화소들의 패턴에 의해 유발되는 공통 전압의 레벨 변화과 컬러 왜곡 현상을 설명하기 위한 도면이다.
도 4를 참조하면, 각 화소들(PX)은 화이트 계조와 블랙 계조를 행 방향으로 그리고 열 방향으로 반복적으로 표시한다. 이러한 패턴은 체커 패턴(checker pattern)으로 정의될 수 있다. 이하, 도 4 내지 도 6에서는 화이트 계조를 표시하는 제1 화소(PX1) 및 블랙 계조를 표시하는 제2 화소(PX2)를 예로 들어 화소의 동작이 설명될 것이다.
도 4 및 도 5를 참조하면, 홀수 번째 데이터 라인들(DLj,DLj+2,DLj+4)(도 5에 ODD_DL로 도시됨)에 연결된 레드 서브 화소들(Rp,Rp+1)에는 상기 블랙 계조를 표시하기 위한 정극성의 데이터 전압(+VD2)에 대응되는 데이터 값들이 제공된다. 상기 홀수 번째 데이터 라인들(DLj,DLj+2,DLj+4)에 연결된 그린 서브 화소들(Gp,Gp+1)에는 상기 화이트 계조를 표시하기 위한 정극성의 데이터 전압(+VD1)에 대응되는 데이터 값들이 제공된다. 그리고 상기 홀수 번째 데이터 라인들(DLj,DLj+2,DLj+4)에 연결된 블루 서브 화소들(Bp,Bp+1)에는 상기 블랙 계조를 표시하기 위한 상기 정극성의 데이터 전압(+VD2)이 제공된다.
즉, 도 5에 도시된 상기 홀수 번째 데이터 라인들(ODD_DL)에 제공되기 위한 데이터 값들의 패턴은 상기 그린 서브 화소들(Gp,Gp+1)에 상기 화이트 계조를 표시하고, 상기 레드 서브 화소들(Rp,Rp+1) 및 상기 블루 서브 화소들(Bp,Bp+1)에 상기 블랙 계조를 표시하기 위한 패턴이다.
예를 들어, 제1 게이트 라인(GLi)과 홀수 번째 데이터 라인(DLj+2)에 연결된 상기 레드 서브 화소(Rp)에는 상기 블랙 계조를 표시하기 위한 상기 정극성의 데이터 전압(+VD2)에 대응되는 데이터 값이 제공된다. 제2 게이트 라인(GLi+1)과 상기 홀수 번째 데이터 라인(DLj+2)에 연결된 그린 서브 화소(Gn)에는 상기 화이트 계조를 표시하기 위한 상기 정극성의 데이터 전압(+VD1)에 대응되는 데이터 값이 제공된다. 제3 게이트 라인(GLi+2)과 상기 홀수 번째 데이터 라인(DLj+2)에 연결된 블루 서브 화소(Bp)에는 블랙 계조를 표시하기 위한 상기 정극성의 데이터 전압(+VD2)에 대응되는 데이터 값이 제공된다.
상기 정극성의 데이터 전압들(+VD1,+VD2)은 상기 공통 전압(VCOM)보다 높은 레벨을 갖는 전압으로 정의될 수 있다.
짝수 번째 데이터 라인들(DLj+1,DLj+3,DLj+5)(도 5에 EVEN_DL로 도시됨)에 연결된 레드 서브 화소들(Rp,Rp+1)에는 상기 화이트 계조를 표시하기 위한 부극성의 데이터 전압(-VD1)에 대응되는 데이터 값들이 제공된다. 상기 짝수 번째 데이터 라인들(DLj+1,DLj+3,DLj+5)에 연결된 그린 서브 화소들(Gp,Gp+1)에는 상기 블랙 계조를 표시하기 위한 부극성의 데이터 전압(-VD2)에 대응되는 데이터 값들이 제공된다. 그리고 상기 짝수 번째 데이터 라인들(DLj+1,DLj+3,DLj+5)에 연결된 블루 서브 화소들(Bp,Bp+1)에는 상기 화이트 계조를 표시하기 위한 상기 부극성의 데이터 전압(-VD1)에 대응되는 데이터 값들이 제공된다.
즉, 도 5에 도시된 상기 짝수 번째 데이터 라인들(EVEN_DL)에 제공되기 위한 상기 데이터 값들의 패턴은 상기 그린 서브 화소들(Gp,Gp+1)에 상기 블랙 계조를 표시하고, 상기 레드 서브 화소들(Rp,Rp+1) 및 상기 블루 서브 화소들(Bp,Bp+1)에 상기 화이트 계조를 표시하기 위한 패턴이다.
예를 들어, 상기 제1 게이트 라인(GLi)과 짝수 번째 데이터 라인(DLj+1)에 연결된 레드 서브 화소(Rp)에는 상기 화이트 계조를 표시하기 위한 상기 부극성의 데이터 전압(-VD1)에 대응되는 데이터 값이 제공된다. 상기 제2 게이트 라인(GLi+1)과 상기 짝수 번째 데이터 라인(DLj+1)에 연결된 그린 서브 화소(Gp)에는 상기 블랙 계조를 표시하기 위한 상기 부극성의 데이터 전압(-VD2)에 대응되는 데이터 값이 제공된다. 상기 제3 게이트 라인(GLi+2)과 상기 짝수 번째 데이터 라인(DLj+1)에 연결된 블루 서브 화소(Bp)에는 상기 화이트 계조를 표시하기 위한 상기 부극성의 데이터 전압(-VD1)에 대응되는 데이터 값이 제공된다.
상기 부극성의 데이터 전압들(-VD1,-VD2)은 상기 공통 전압(VCOM)보다 낮은 레벨을 갖는 전압으로 정의될 수 있다.
따라서, 상기 제1 화소(PX1)에는 상기 화이트 계조를 표시하기 위한 상기 데이터 전압들이 인가되고 상기 제2 화소(PX2)에는 상기 블랙 계조를 표시하기 위한 상기 데이터 전압들이 인가될 것이다. 그 결과 상기 공통 전압(VCOM)과 상기 화소에 인가되는 상기 데이터 전압의 레벨 차이에 대응되는 화소 전압이 상기 각 화소에 충전되고 상기 화소 전압에 대응되는 계조가 상기 각 화소에 표시된다.
결과적으로, 상기 체커 패턴의 영상 신호들(RGB)의 패턴은 도 5에 도시된 바와 같이 극성만 다를 뿐 동일하다.
상기 전압 변환부(130)에서 출력되는 상기 공통 전압(VCOM)은 도 5에 도시된 바와 같이 일정한 레벨을 가질 것이나, 상기 체커 패턴에 따라서 생성되는 데이터 전압 및 공통 전압 간의 커플링에 의해서 공통 전압의 전압 레벨이 변화한다. 즉, 상기 체커 패턴에 의해 크로스 토크(Crosstalk) 현상이 발생한다. 따라서, 상기 전압 변환부(130)에서 출력되는 상기 공통 전압(VCOM)은 도 5에 도시된 바와 같이 왜곡된 전압 레벨을 갖는 공통 전압(VCOM_R)으로 변화한다.
상기 화이트 계조를 표시하기 위한 상기 제1 화소(PX1)의 컬러 왜곡 현상을 예로 들어 설명하면, 상기 제1 화소(PX1)의 상기 레드 서브 화소(Rp)는 인가된 부극성의 데이터 전압(-VD1) 레벨까지 상승한다. 또한, 상기 제1 화소(PX1)의 상기 그린 서브 화소(Gp) 및 상기 블루 서브 화소(Bp)는 인가된 정극성의 데이터 전압(+VD1) 레벨까지 각각 상승한다.
상기 공통 전압(VCOM)과 상기 제1 화소(PX1)의 각 서브 화소들(Rp,Gp,Bp)의 전압 레벨 차이가 동일할 경우, 상기 제1 화소(PX1)에 정상적인 화이트 계조가 표시된다. 그러나, 상기 공통 전압(VCOM)은 크로트 토크 현상에 의해 왜곡된 전압 레벨을 갖는 상기 공통전압(VCOM_R)으로 변화된다. 따라서, 왜곡된 전압 레벨을 갖는 상기 공통전압(VCOM_R)과 각 서브 화소들(Rp,Gp,Bp)의 전압 레벨 차이값은 동일하지 않다. 이러한 경우, 상기 제1 화소(PX1)에 정상적인 화이트 계조가 표시되지 않는다.
예를 들어, 왜곡된 전압 레벨을 갖는 상기 공통 전압(VCOM_R)과 상기 레드 서브 화소(Rp)에 인가되는 데이터 전압 레벨의 차이는 제1 계조값(△V1), 상기 공통 전압(VCOM_R)과 상기 그린 서브 화소(Gp)에 인가되는 데이터 전압 레벨의 차이는 제2 계조값(△V2), 그리고, 상기 공통 전압(VCOM_R)과 상기 블루 서브 화소(Bp)에 인가되는 데이터 전압 레벨의 차이는 제3 계조값(△V3)으로 정의될 수 있다.
이러한 경우, 도 5에 도시된 바와 같이, 상기 제2 계조값(△V2) 및 상기 제3 계조값(△V3)은 동일한 값을 가질 수 있으나, 상기 제1 계조값(△V1)은 상기 제2 계조값(△V2) 및 제3 계조값(△V3) 보다 크다.
상기 레드 서브 화소(Rp)는 상기 제1 계조값(△V1)에 대응하는 계조를 표시하고, 상기 그린 및 블루 서브 화소들(Gp,Bp)은 각각 상기 제2 계조값(△V2) 및 상기 제3 계조값(△V3)에 대응하는 계조를 표시한다. 따라서, 상기 그린 및 블루 서브 화소들(Gp,Bp)은 각각 상기 레드 서브 화소(Rp)보다 낮은 계조를 표시하게 된다. 즉, 컬러 왜곡 현상으로서 레디쉬(Reddish) 현상이 발생한다. 상기 레디쉬 현상은 적색 쏠림현상으로 정의될 수 있다.
상기 제1 서브 화소는 상기 레드 서브화소(Rp), 상기 제2 서브 화소는 상기 그린 서브 화소(Gp), 그리고 상기 제3 서브 화소는 상기 블루 서브화소(Bp)로 구성될 경우, 상기 레디쉬 현상이 발생한다. 즉, 상기 체커 패턴에 의해 3개의 서브 화소들 중 첫 번째 서브 화소의 색으로 색 쏠림 현상이 발생 된다.
상기 3개의 서브 화소들이 데이터 라인 연장 방향으로 레드, 그린 및 블루 서브 화소들로 배열된 경우를 예시적인 실시 예로 상기 컬러 왜곡 형상이 설명되었으나, 상기 3개의 서브 화소들은 다르게 배열되고, 배열된 상태에 따라서 다른 컬러 왜곡 현상이 발생될 수 있다.
예를 들어, 상기 3개의 서브 화소들 중 상기 제1 서브 화소는 상기 그린 서브화소, 상기 제2 서브 화소는 상기 블루 서브 화소, 그리고 상기 제3 서브 화소는 상기 레드 서브화소로 구성될 경우, 녹색 쏠림 현상인 그리니시(Greennish) 현상이 발생될 수 있다. 또한, 상기 3개의 서브 화소들 중 상기 제1 서브 화소는 상기 블루 서브화소, 상기 제2 서브 화소는 상기 레드 서브 화소, 그리고 상기 제3 서브 화소는 상기 그린 서브화소로 구성될 경우, 청색 쏠림 현상인 블루시(Bluish) 현상이 발생될 수 있다.
앞서 설명한 상기 컬러 왜곡 현상을 참조하면, 상기 각 화소(PX)의 서브 화소들(R,G,B)에 제공되기 위한 데이터 값들은 동일한 값을 갖는다. 예를 들어, 상기 제1 화소(PX1)의 각 서브 화소들(Rp,Gp,Bp)은 화이트 계조를 표시하기 위한 데이터 전압을 인가받는다. 따라서, 상기 제1 화소(PX1)의 서브 화소들(Rp,Gp,Bp)에 제공되기 위한 데이터 전압들에 대응하는 데이터 신호들 및 영상 신호들은 화이트 계조에 대응되는 값을 갖는다.
또한, 상기 제2 화소(PX2)의 각 서브 화소들(Rp,Gp,Bp)은 블랙 계조를 표시하기 위한 데이터 전압을 인가받는다. 따라서, 상기 제2 화소(PX2)의 서브 화소들(Rp,Gp,Bp)에 제공되기 위한 데이터 전압들에 대응하는 데이터 신호들 및 영상 신호들은 블랙 계조에 대응되는 값을 갖는다.
상기 타이밍 컨트롤러(120)의 상기 제1 비교부(21)는 상기 각 화소(PX)의 서브 화소들에 제공되기 위한 영상 신호들(RGB)의 패턴들을 비교하고, 비교 결과를 출력한다. 예를 들어, 상기 각 화소(PX)의 서브 화소들에 제공되기 위한 데이터 값들이 동일한 경우, 하이레벨 신호를 출력하고, 동일한 값을 갖지 않을 경우 로우 레벨 신호를 출력한다.
구체적으로, 상기 화소들(PX)에 제공되기 위한 데이터 값들이 모두 동일한지가 비교될 필요는 없으며, 상기 화소들(PX) 각각의 3개의 서브 화소들(R,G,B)에 제공되기 위한 데이터 값들이 비교된다.
예를 들어, 상기 제1 화소(PX1)의 상기 서브 화소들(Rp,Gp,Bp)은 화이트 계조를 표시한다. 따라서, 상기 제1 화소(PX1)의 상기 서브 화소들(Rp,Gp,Bp)에 제공되는 데이터 값들은 화이트 계조를 표시하기 위한 데이터 값들로서 동일한 값들이다. 또한, 상기 제2 화소(PX2)의 상기 서브 화소들(Rp,Gp,Bp)에 제공되기 위한 데이터 값들은 블랙 계조를 표시하기 위한 데이터 값들로서 동일한 값들이다. 이러한 경우, 제1 비교부(21)는 상기 화소들(PX) 각각의 상기 서브 화소들(R,G,B)에 제공되기 위한 데이터 값들이 동일하므로 하이레벨 신호를 제1 논리 회로(30)로 출력한다.
상기 제2 비교부(21)는 동일한 데이터 라인에 연결된 서브 화소들 중 서로 인접한 상기 제1 서브화소 및 상기 제2 서브화소에 제공되기 위한 데이터 값들의 차이의 상기 제1 절대값(A1)이 상기 제1 차이값(K)보다 크거나 같은지를 검사한다. 또는, 상기 제2 비교부(21)는 동일한 데이터 라인에 연결된 서브 화소들 중 서로 인접한 상기 제2 서브화소 및 상기 제3 서브 화소에 제공되기 위한 데이터 값들의 차이의 상기 제1 절대값(A1)이 상기 제1 차이값(K)보다 크거나 같은지를 검사한다.
예를 들어, 상기 제2 비교부(21)는 동일한 데이터 라인(DLj+2)에 연결된 서브 화소들 중 서로 인접한 상기 레드 서브화소(Rp)와 상기 그린 서브화소(Gp) 또는 상기 그린 서브화소(Gp)와 상기 블루 서브화소(Bp)에 제공되기 위한 데이터 값들의 차이의 상기 제1 절대값(A1)이 상기 제1 차이값(K)보다 크거나 같은지를 검사한다.
동일한 데이터 라인(DLj+2)에 연결된 서브 화소들 중 서로 인접한 상기 제1 서브화소와 상기 제2 서브화소에 제공되기 위한 데이터 값들의 차이의 상기 제1 절대값(A1) 및 상기 제2 서브화소와 상기 제3 서브화소에 제공되기 위한 데이터 값들의 차이의 상기 제1 절대값(A1)은 동일하다. 따라서, 상기 제1 절대값(A1)은 동일한 부호(A1)로 도시되었다.
상기 제1 차이값(K)은 컬러 왜곡이 발생되기 위한 상기 제1 절대값(A1)의 최소값으로 설정될 수 있다.
예를 들어, 왜곡된 상기 공통 전압(VCOM_R)의 전압 레벨의 변화 크기는 동일한 홀수 번째 라인(ODD_DL)에 연결된 상기 레드 서브 화소(Rp)와 상기 그린 서브 화소(Gp)에 제공되기 위한 데이터 값들의 상기 제1 절대값(A1)에 비례할 수 있다.
따라서, 상기 제1 절대값(A1)이 작을수록 상기 공통 전압(VCOM_R)의 전압 레벨의 변화 크기는 작아진다. 상기 레드 서브 화소(Rp)와 상기 그린 서브 화소(Gp)에 제공되기 위한 데이터 값들의 상기 제1 절대값(A1)이 상기 제1 차이값(K)보다 작을 경우, 도 6에 도시된 바와 같이, 상기 제1 계조값(△1), 상기 제2 계조값(△2) 및 상기 제3 계조값(△3)은 동일한 값을 가질 수 있다. 상기 제1 계조값(△1), 상기 제2 계조값(△2) 및 상기 제3 계조값(△3)이 동일할 경우, 상기 제1 화소(PX1)의 상기 서브 화소들(Rp,Gp,Bp)은 정상적인 화이트 계조를 표시하므로, 컬러 왜곡 현상이 발생되지 않을 수 있다. 즉, 데이터 신호의 보상이 필요없게 된다.
따라서, 상기 제2 비교부(22)는 상기 제1 절대값(A1)이 상기 제1 차이값(K)보다 크거나 갖은지를 검사하고, 상기 제1 절대값(A1)이 상기 제1 차이값(K)보다 크거나 갖을 경우, 하이레벨 신호를 상기 제1 논리 회로(30)로 출력한다.
이하, 도 7을 참조하고, 도 4 에 도시된 블랙 계조를 표시하는 제2 화소(PX2) 및 화이트 계조를 표시하는 제3 화소(PX3)를 예로 들어 상기 제3 비교부(23)의 동작이 설명될 것이다.
도 7에는 설명의 편의를 위해 홀수 번째 데이터 라인(ODD_DL)에 인가되는 데이터 값의 패턴이 도시되었으며, 짝수번째 데이터 라인에 인가되는 데이터 값의 패턴은 극성만 다를 뿐 동일한 파형을 가질 것이다.
도 4 및 도 7을 참조하면, 상기 제3 비교부(23)는 동일한 데이터 라인에 연결된 서브 화소들 중 서로 인접한 상기 제1 서브화소 및 상기 제3 서브화소에 제공되기 위한 데이터 값들의 차이의 상기 제2 절대값(A2)이 상기 제2 차이값(L)보다 작거나 같은지를 검사한다.
예를 들어, 상기 제3 비교부(23)는 동일한 데이터 라인(DLj+2)에 연결된 서브 화소들 중 서로 인접한 상기 제3 화소(PX3)의 상기 레드 서브화소(Rp+1)와 상기 제2 화소(PX2)의 상기 블루 서브화소(Bp)에 제공되기 위한 데이터 값들의 차이의 상기 제2 절대값(A2)이 상기 제2 차이값(L)보다 작거나 같은지를 검사한다.
상기 제2 차이값(L)은 컬러 왜곡이 발생되기 위한 상기 제2 절대값(A2)의 최대값으로 설정될 수 있다.
도 7에 도시된 바와 같이, 상기 화소들(PX) 각각의 상기 서브화소들(R,G,B)에 제공되기 위한 데이터 값들이 동일하더라도, 상기 화소들에 인가되는 데이터 전압의 레벨은 다를 수 있다. 상기 제2 절대값(A2)이 상기 제2 차이값(L)보다 크게 되면, 실질적으로, 상기 동일한 데이터 라인(DLj+2)에 연결된 상기 제1 서브 화소(Rp+1) 및 상기 제2 서브화소(Gp+1)의 상기 제1 절대값(A1)은 상기 제1 차이값(K)보다 작게 된다. 그 결과, 컬러 왜곡 현상이 발생되지 않을 수 있다. 그러나, 도 7에 도시된 바와 같이, 상기 제2 절대값(A2)이 상기 제2 차이값(L)보다 작거나 같은 경우, 상기 동일한 데이터 라인(DLj+2)에 연결된 상기 제1 서브 화소(Rp+1) 및 상기 제2 서브화소(Gp+1)의 상기 제1 절대값(A1)은 상기 제1 차이값(K)보다 크거가 같게 된다. 이러한 경우, 컬러 왜곡 현상이 발생될 수 있다.
상기 제2 절대값(A2)은 이상적으로 0 계조에 대응되는 값을 가질 수 있다.
따라서, 제3 비교부(23)는 상기 제2 절대값(A2)이 상기 제2 차이값(L)보다 작거나 같은지를 검사하고, 상기 제2 절대값(A2)이 상기 제2 차이값(L)보다 작거나 갖을 경우, 하이레벨 신호를 상기 제1 논리 회로(30)로 출력한다.
상기 제1 논리 회로(30), 상기 카운터부(40), 상기 제2 논리 회로(50), 및 상기 데이터 보상부(60)의 동작은 앞서 설명하였으므로, 설명을 생략한다.
도 8은 도 3에 도시된 데이터 신호 보상부에 의해 보상된 데이터 전압을 인가받은 임의의 한 화소의 전압 레벨을 도시한 도면이다.
도 8에는 예시적인 실시 예로서 화이트 계조를 표시하기 위한 상기 제1 화소(PX1)의 상기 서브 화소들(Rp,Gp,Bp)의 전압 레벨이 도시되어 있다.
도 8을 참조하면, 상기 데이터 신호 보상부(60)는 상기 제2 논리 회로(50)로 부터 제공받은 하이레벨 신호에 응답하여 상기 컬러 왜곡을 발생할 수 있는 상기 데이터 값들에 대응되는 데이터 신호들을 보상한다. 예를 들어, 입력되는 영상 신호들(RGB)의 패턴이 레디쉬 현상을 발생하는 패턴 조건에 부합될 경우, 상기 데이터 신호 보상부(60)는 상기 제1 서브 화소(Rp)에 인가되는 전압 레벨을 조절하기 위해 대응되는 데이터 신호의 값(예를들어, 계조 값)을 낮추어준다.
구체적으로, 데이터 신호값이 보상되지 않을 경우, 상기 레드 서브 화소(Rp)에 인가되는 데이터 전압은 부극성의 전압 레벨(-VD1)을 갖는다. 따라서, 상기 레드 서브 화소(Rp)는 부극성의 전압 레벨(-VD1)까지 하강될 것이다.
그러나, 본 발명의 표시 장치(100)의 상기 데이터 신호 보상부(60)는 상기 제1 계조값(△V1)이 상기 제2 계조값(△V2) 및 상기 제3 계조값(△V3)과 동일해 지도록 상기 레드 서브 화소(Rp)에 인가되는 데이터 전압에 대응하는 상기 데이터 신호 값을 조절한다. 즉, 상기 데이터 신호 보상부(60)는 상기 레드 서브 화소(Rn)에 인가되는 데이터 전압이 상기 부극성의 전압 레벨(-VD1)보다 높은 전압 레벨을 갖도록, 그리고 상기 제1 계조값(△V1)이 상기 제2 계조값(△V2) 및 상기 제3 계조값(△V3)과 동일해 지도록 상기 데이터 신호 값을 조절한다.
따라서, 상기 레드 서브 화소(Rp)는 부극성의 전압 레벨(-VD1)보다 높은 전압레벨까지 하강 되고, 상기 제1 계조값(△V1), 상기 제2 계조값(△V2) 및 상기 제3 계조값(△V3)은 동일한 값을 가질 수 있다.
상기 제1 서브 화소가 상기 그린 서브 화소(Gp)일 경우, 상기 데이터 신호 보상부(60)는 상기 제1 계조값(△V1), 상기 제2 계조값(△V2) 및 상기 제3 계조값(△V3)이 동일해지도록, 상기 그린 서브 화소(Gp)에 인가되는 데이터 전압에 대응하는 상기 데이터 신호 값을 조절할 수 있다.
또한, 상기 제1 서브 화소가 블루 서브 화소(Bn)일 경우, 상기 데이터 신호 보상부(60)는 상기 제1 계조값(△V1), 상기 제2 계조값(△V2) 및 상기 제3 계조값(△V3)이 동일해지도록, 상기 블루 서브 화소(Bp)에 인가되는 데이터 전압에 대응하는 상기 데이터 신호 값을 조절할 수 있다.
따라서, 상기 제1 계조값(△V1), 상기 제2 계조값(△V2) 및 상기 제3 계조값(△V3)은 동일한 값을 가진다. 즉, 상기 데이터 구동부(160)에 의해 각 서브 화소들(R,G,B)에 제공되는 상기 데이터 전압들의 레벨과 상기 왜곡된 공통 전압(VCOM_R)의 레벨 차이는 각각 동일하므로, 각 화소들은 정상적인 계조를 표시한다. 따라서, 컬러 왜곡 현상이 발생되지 않는다.
결과적으로, 본 발명의 실시 예에 따른 표시 장치(100)는 데이터 값의 보정을 통해 컬러 왜곡 현상을 개선할 수 있다.
도 9는 본 발명의 실시 예에 따른 표시 장치의 구동 방법을 설명하기 위한 순서도 이다.
도 9를 참조하면, 단계(S100)에서 데이터 값들이 입력되고, 단계(S110)에서 상기 데이터 값들의 패턴이 검사된다.
구체적으로, 상기 단계(S110)에서 상기 각 화소의 서브 화소들에 제공되기 위한 데이터 값들이 동일하고(이하, 제1 조건이라 칭함), 동일 데이터 라인에 연결되고 서로 인접한 상기 제1 서브화소와 상기 제2 서브 화소 또는 상기 제2 서브 화소와 상기 제3 서브 화소에 제공되기 위한 상기 데이터 값들의 상기 제1 절대값(A1)이 상기 제1 차이값(K)보다 크거나 같은지(이하, 제2 조건이라 칭함) 검사된다. 또한, 단계(S100)에서 상기 동일 데이터 라인에 연결되고 서로 인접한 상기 제1 서브화소와 상기 제3 서브 화소에 제공되기 위한 상기 데이터 값들의 상기 제2 절대값이 상기 제2 차이값(L)보다 작거나 같은지(이하, 제3 조건이라 칭함) 검사된다.
상기 제1 내지 제3 조건을 모두 만족할 경우 상기 데이터 값들의 패턴은 행 방향 및 열 방향으로 블랙 및 화이트 패턴을 반복하는 체커 패턴에 해당된다.
단계(S120)에서 상기 데이터 값들의 패턴이 체커 패턴에 해당하지 않을 경우, 단계(S160)에서 상기 화소들에 인가되는 데이터 전압을 생성하기 위한 데이터 신호들이 출력된다. 구체적으로, 상기 단계(S120)에서 상기 제1 내지 제3 조건 중 어느 하나라도 만족하지 못할 경우, 상기 단계(S140)에서 상기 데이터 신호들이 출력된다.
상기 단계(S120)에서 상기 데이터 값들의 패턴이 상기 체커 패턴에 해당할 경우, 상기 단계(130)에서 상기 체커 패턴의 영역이 검사된다.
구체적으로, 상기 단계(S120)에서 상기 제1 내지 제3 조건이 모두 만족될 경우, 상기 단계(S130)에서 상기 체커 패턴 영역의 열 단위가 상기 제1 카운트 값(M)보다 크거나 같은지(이하, 제4 조건이라 칭함) 검사되고, 행 단위가 상기 제2 카운트 값(N)보다 크거나 같은지(이하, 제5 조건이라 칭함) 검사된다.
상기 단계(S140)에서 상기 제4 및 제5 조건 중 어느 하나라도 만족되지 못할 경우, 상기 단계(S160)에서 상기 데이터 신호들이 출력된다.
상기 단계(S140)에서 상기 제4 및 제5 조건이 모두 만족될 경우, 상기 단계(S150)에서 상기 화소들에 인가되는 데이터 전압을 생성하기 위한 데이터 신호들이 보상된다. 즉, 상기 단계(S140)에서 상기 체커 패턴 영역의 열 단위가 상기 제1 카운트 값(M)보다 크거나 같고, 행 단위가 상기 제2 카운트 값(N)보다 크거나 같으면, 상기 단계(S150)에서 상기 화소들에 인가되는 데이터 전압을 생성하기 위한 데이터 신호들이 보상된다.
단계(S160)에서 상기 보상된 데이터 신호들이 출력된다. 따라서, 상기 화소들은 상기 데이터 신호들에 대응되는 데이터 전압들을 인가받는다.
전술한 표시장치의 구동방법을 참조하면, 상기 제1 내지 제5 조건 중 어느 하나의 조건이라도 만족하지 못할 경우, 상기 데이터 신호들은 보상되지 않고 출력된다. 즉, 상기 제1 내지 제5 조건이 컬러 왜곡 현상이 발생될 조건에 부합하면, 상기 데이터 신호들은 상기 컬러 왜곡 현상이 발생되지 않도록 보상되어 출력된다. 그러나, 상기 제1 내지 제5 조건이 상기 컬러 왜곡 현상이 발생될 조건에 부합하지 않는다면, 상기 데이터 신호들은 보상되지 않고 출력된다. 상기 제1 조건 및 제5 조건에 대한 동작 및 상기 데이터 신호의 보상에 대한 동작은 앞서 상세히 설명하였으므로, 설명을 생략한다.
이상 실시 예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다. 또한 본 발명에 개시된 실시 예는 본 발명의 기술 사상을 한정하기 위한 것이 아니고, 하기의 특허 청구의 범위 및 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리범위에 포함되는 것으로 해석되어야 할 것이다.
100: 표시장치 110: 표시 패널
120: 타이밍 컨트롤러 130: 전압 변환부
140: 제1 게이트 구동부 150: 제2 게이트 구동부
160: 데이터 구동부 121: 제어 신호 생성부
122: 데이터 보상부 10: 입력버퍼
20: 패턴 비교부 21: 제1 비교부
22: 제2 비교부 23: 제3 비교부
30: 제1 논리 회로 40: 카운터부
41: 제1 카운터부 42: 제2 카운터부
50: 제2 논리 회로 60: 데이터 신호 보상부

Claims (22)

  1. 서로 교차하는 행들 및 열들의 형태로 배열되고, 복수의 게이트 라인들 및 상기 게이트 라인들과 교차하는 복수의 데이터 라인들에 연결된 복수의 화소들을 포함하는 표시 패널;
    제어 신호들 및 데이터 신호들을 출력하는 타이밍 컨트롤러;
    상기 제어 신호들에 응답해서 순차적인 게이트 신호들을 상기 게이트 라인들을 통해 상기 화소들에 제공하는 게이트 구동부; 및
    상기 데이터 신호들을 제공받고, 상기 제어 신호들에 응답해서 상기 데이터 신호들에 대응되는 데이터 전압들을 상기 데이터 라인들을 통해 상기 화소들에 제공하는 데이터 구동부를 포함하고,
    상기 타이밍 컨트롤러는 외부로부터 제공된 데이터 값들의 패턴이 행 방향 및 열 방향으로 블랙 및 화이트 패턴을 반복하는 체커 패턴에 해당하고, 상기 체커 패턴의 영역이 상기 표시 패널의 소정의 영역보다 크거나 같은지를 검사하고, 상기 검사 결과에 따라서 상기 데이터 신호들을 보상하여 출력하는 표시 장치.
  2. 제 1 항에 있어서,
    상기 화소들은 각각 복수의 서브 화소들을 포함하고, 상기 복수의 서브 화소들은 제1 서브 화소, 제2 서브 화소, 및 제3 서브 화소들로 구성되고, 상기 제1 내지 제3 서브 화소들은 데이터 라인의 방향으로 반복적으로 배치되는 표시 장치.
  3. 제 2 항에 있어서,
    상기 게이트 라인들 중 홀수 번째 게이트 라인들에 연결되는 홀수 행의 상기 서브 화소들은 각각 좌측에 구비된 상기 데이터 라인들에 전기적으로 연결되고, 상기 게이트 라인들 중 짝수 번째 게이트 라인들에 연결되는 짝수 행의 상기 서브 화소들은 각각 우측에 구비된 상기 데이터 라인들에 전기적으로 연결되는 표시장치.
  4. 제 3 항에 있어서,
    상기 데이터 라인들에는 교번적으로 극성이 다른 데이터 전압이 인가되고, 상기 서브 화소들은 도트 반전 방식으로 구동되는 표시장치.
  5. 제 3 항에 있어서,
    상기 타이밍 컨트롤러는,
    상기 데이터 값들을 제공받고, 상기 데이터 값들의 패턴에 대하여 상기 체커 패턴 여부를 검사하는 패턴 비교부;
    상기 데이터 값들의 패턴이 상기 체커 패턴에 해당할 경우, 상기 패턴 비교부의 검사 결과에 응답하여 제1 논리신호를 출력하는 제1 논리 회로;
    상기 제1 논리신호에 응답하여 상기 체커패턴의 영역을 검사하는 카운터부;
    상기 체커 패턴의 영역이 상기 표시 패널의 소정의 영역보다 크거나 같을 경우, 상기 카운터부의 검사 결과에 응답하여 제2 논리신호를 출력하는 제2 논리 회로; 및
    상기 제2 논리신호에 응답하여 상기 데이터 신호들을 보상하여 출력하는 데이터 신호 보상부를 포함하는 표시 장치.
  6. 제 5 항에 있어서,
    상기 패턴 비교부는,
    상기 각 화소의 상기 서브 화소들에 제공되기 위한 상기 데이터 값들을 비교하는 제1 비교부;
    동일 데이터 라인에 연결되고 서로 인접한 상기 제1 서브화소와 상기 제2 서브 화소 또는 상기 제2 서브 화소와 상기 제3 서브 화소에 제공되기 위한 상기 데이터 값들의 제1 절대값과 제1 차이값을 비교하는 제2 비교부; 및
    상기 동일 데이터 라인에 연결되고 서로 인접한 상기 제1 서브화소와 상기 제3 서브 화소에 제공되기 위한 상기 데이터 값들의 제2 절대값과 제2 차이값을 비교하는 제3 비교부를 포함하는 표시 장치.
  7. 제 6 항에 있어서,
    상기 제1 논리 회로는 상기 제1 내지 제3 비교부의 비교 결과를 입력받는 3입력 앤드 게이트를 포함하고,
    상기 3 입력 앤드 게이트는, 상기 각 화소의 상기 서브 화소들에 제공되기 위한 데이터 값들이 동일하고, 상기 제1 절대값이 상기 제1 차이값보다 크거나 같고, 상기 제2 절대값이 상기 제2 차이값보다 작거나 같을 경우, 상기 제1 내지 제3 비교부의 비교 결과에 응답하여 하이레벨의 상기 제1 논리 신호를 출력하는 표시 장치.
  8. 제 6 항에 있어서,
    성가 제1 차이값은 컬러 왜곡이 발생되기 위한 상기 제1 절대값의 최소값으로 설정되고, 상기 제2 차이값은 컬러 왜곡이 발생되기 위한 상기 제2 절대값의 최대값으로 설정되는 표시 장치.
  9. 제 8 항에 있어서,
    상기 제1 절대값은 동일 데이터 라인에 연결되고 서로 인접한 상기 제1 서브화소 및 상기 제2 서브화소의 계조 차이값 또는 상기 제2 서브화소 및 상기 제3 서브 화소의 계조 차이값인 표시장치.
  10. 제 8 항에 있어서,
    상기 제2 절대값은 동일 데이터 라인에 연결되고 서로 인접한 상기 제1 서브화소 및 상기 제3 서브 화소의 계조 차이값인 표시장치.
  11. 제 5 항에 있어서,
    상기 카운터부는,
    상기 데이터 값들을 제공받고, 상기 제1 논리 신호에 응답하여 상기 데이터 값들의 패턴의 행 단위를 카운트하는 제1 카운터 부; 및
    상기 데이터 값들을 제공받고, 상기 제1 논리 신호에 응답하여 상기 데이터 값들의 패턴의 열 단위를 카운트하는 제2 카운터부를 포함하는 표시장치.
  12. 제 11 항에 있어서,
    상기 제2 논리 회로는 상기 제1 및 제2 카운터부의 비교 결과를 입력받는 2입력 앤드 게이트를 포함하고,
    상기 2 입력 앤드 게이트는 상기 행 단위의 카운트 값이 M보다 크거나 같고, 상기 열 단위의 카운트 값이 N보다 크거나 같을 경우, 상기 제1 및 제2 카운터 부들 각각의 카운트 값에 응답하여 하이레벨의 상기 제2 논리 신호를 출력하는 표시 장치.
  13. 제 12 항에 있어서,
    상기 M은 상기 데이터 라인들의 개수의 2/3개로 설정되고, 상기 N은 상기 게이트 라인들의 개수의 2/3개로 설정되는 표시 장치.
  14. 제 5 항에 있어서,
    상기 서브 화소들은 공통 전압을 제공받고, 상기 공통 전압과 데이터 전압의 레벨 차이로 정의된 계조값들에 대응되는 계조를 표시하고, 상기 데이터 신호 보상부는 상기 제2 논리 신호에 응답하여 상기 제1 내지 제3 서브 화소들에 제공되기 위한 계조값들이 동일해지도록 상기 데이터 신호들을 보상하는 표시장치.
  15. 제 1 항에 있어서,
    상기 게이트 구동부는,
    상기 복수의 게이트 라인들 중 홀수 번째 게이트 라인들에 연결되고 상기 제어신호들에 응답해서 상기 게이트 신호들을 출력하는 제1 게이트 구동부; 및
    상기 복수의 게이트 라인들 중 짝수 번째 게이트 라인들에 연결되고 상기 제어신호들에 응답해서 상기 게이트 신호들을 출력하는 제2 게이트 구동부를 포함하고,
    상기 제1 및 제2 게이트 구동부들은 ASG 형태로 상기 표시패널의 좌우 측면에 실장되는 표시장치.
  16. 서로 교차하는 행들 및 열들의 형태로 배열되고, 복수의 게이트 라인들 및 상기 게이트 라인들과 교차하는 복수의 데이터 라인들에 연결된 복수의 화소들을 포함하는 표시 패널을 포함하는 표시장치의 구동방법에 있어서,
    데이터 값들을 제공받는 단계;
    상기 데이터 값들의 패턴을 검사하는 단계;
    상기 데이터 값들의 패턴이 행 방향 및 열 방향으로 블랙 및 화이트 패턴을 반복하는 체커 패턴에 해당할 경우, 상기 체커 패턴의 영역을 검사하는 단계;
    상기 체커 패턴의 영역이 상기 표시 패널의 소정의 영역보다 크거나 같을 경우, 상기 화소들에 인가되는 데이터 전압을 생성하기 위한 데이터 신호들을 보상하는 단계; 및
    상기 게이트 라인들을 통해 제공된 게이트 신호들에 응답하여 상기 보상된 데이터 신호들에 대응되는 데이터 전압들을 상기 데이터 라인들을 통해 상기 화소들에 인가하는 단계를 포함하는 표시장치 구동방법.
  17. 제 16 항에 있어서,
    상기 화소들은 각각 복수의 서브 화소들을 포함하고, 상기 복수의 서브 화소들은 데이터 라인의 방향으로 반복적으로 배치되는 제1 서브 화소, 제2 서브 화소, 및 제3 서브 화소들로 구성되고, 홀수 번째 게이트 라인들에 연결되는 홀수 행의 상기 서브 화소들은 각각 좌측에 구비된 상기 데이터 라인들에 연결되고, 짝수 번째 게이트 라인들에 연결되는 짝수 행의 상기 서브 화소들은 각각 우측에 구비된 상기 데이터 라인들에 연결되는 표시장치 구동방법.
  18. 제 17 항에 있어서,
    상기 데이터 값들의 패턴을 검사하는 단계는 상기 각 화소의 상기 서브 화소들에 제공되기 위한 데이터 값들을 비교하고, 동일 데이터 라인에 연결되고 서로 인접한 상기 제1 서브화소와 상기 제2 서브 화소 또는 상기 제2 서브 화소와 상기 제3 서브 화소에 제공되기 위한 상기 데이터 값들의 제1 절대값과 제1 차이값을 비교하고, 상기 동일 데이터 라인에 연결되고 서로 인접한 상기 제1 서브화소와 상기 제3 서브 화소에 제공되기 위한 상기 데이터 값들의 제2 절대값과 제2 차이값을 비교하는 단계를 포함하는 표시장치 구동방법.
  19. 제 18 항에 있어서,
    성가 제1 차이값은 컬러 왜곡이 발생되기 위한 상기 제1 절대값의 최소값으로 설정되고, 상기 제2 차이값은 컬러 왜곡이 발생되기 위한 상기 제2 절대값의 최대값으로 설정되는 표시 장치 구동방법.
  20. 제 17 항에 있어서,
    상기 각 화소의 상기 서브 화소들에 제공되기 위한 데이터 값들이 동일하고, 상기 제1 절대값이 상기 제1 차이값보다 크거나 같고, 상기 제2 절대값이 상기 제2 차이값보다 작거나 같을 경우, 상기 체커 패턴의 영역을 검사하는 단계는 상기 데이터 값들의 패턴의 행 단위 및 열 단위를 각각 카운트하는 단계를 포함하는 표시장치 구동방법.
  21. 제 20 항에 있어서,
    상기 행 단위의 카운트 값이 M보다 크거나 같고, 상기 열 단위의 카운트 값이 N보다 크거나 같을 경우, 상기 데이터 신호들을 보상하는 단계는 상기 서브 화소들에 제공되는 공통 전압과 상기 제1 내지 제3 서브 화소들에 제공되는 상기 데이터 전압들의 레벨 차이가 각각 동일해지도록 상기 데이터 신호들을 보상하는 단계를 포함하는 표시장치 구동방법.
  22. 제 21 항에 있어서,
    상기 M은 상기 데이터 라인들의 개수의 2/3개로 설정되고, 상기 N은 상기 게이트 라인들의 개수의 2/3개로 설정되는 표시장치 구동방법.
KR1020120037501A 2012-04-10 2012-04-10 표시 장치 및 그것의 구동 방법 KR20130114993A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020120037501A KR20130114993A (ko) 2012-04-10 2012-04-10 표시 장치 및 그것의 구동 방법
US13/786,301 US20130265347A1 (en) 2012-04-10 2013-03-05 Display apparatus and method of driving the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120037501A KR20130114993A (ko) 2012-04-10 2012-04-10 표시 장치 및 그것의 구동 방법

Publications (1)

Publication Number Publication Date
KR20130114993A true KR20130114993A (ko) 2013-10-21

Family

ID=49291952

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120037501A KR20130114993A (ko) 2012-04-10 2012-04-10 표시 장치 및 그것의 구동 방법

Country Status (2)

Country Link
US (1) US20130265347A1 (ko)
KR (1) KR20130114993A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160029939A (ko) * 2014-09-05 2016-03-16 삼성디스플레이 주식회사 표시 장치 및 이의 구동 방법
KR20180012381A (ko) * 2016-07-26 2018-02-06 삼성디스플레이 주식회사 표시 장치

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012111553A1 (ja) * 2011-02-18 2012-08-23 シャープ株式会社 表示装置の駆動方法、プログラム、および表示装置
KR20120114022A (ko) * 2011-04-06 2012-10-16 삼성디스플레이 주식회사 입체 영상 표시 장치
KR102301158B1 (ko) * 2015-01-16 2021-09-13 삼성디스플레이 주식회사 액정 표시 장치
CN105448264B (zh) * 2016-01-04 2018-09-18 京东方科技集团股份有限公司 Goa电路的驱动方法、装置、时序控制器、显示设备
KR20200083771A (ko) * 2018-12-28 2020-07-09 삼성디스플레이 주식회사 표시 장치
CN109473079B (zh) 2019-01-16 2021-01-26 京东方科技集团股份有限公司 像素电路、驱动方法与显示模组及其驱动方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR940002475B1 (ko) * 1991-08-20 1994-03-24 삼성전자 주식회사 화면편집장치
WO2006128115A2 (en) * 2005-05-24 2006-11-30 Intersymbol Communications, Inc. Noise tolerant voltage controlled oscillator
KR101287209B1 (ko) * 2006-06-30 2013-07-16 엘지디스플레이 주식회사 액정 표시장치의 구동장치와 그의 구동방법
KR101261607B1 (ko) * 2006-07-25 2013-05-08 삼성디스플레이 주식회사 액정 표시 장치
CN101681606B (zh) * 2007-06-12 2012-09-19 夏普株式会社 液晶显示装置、液晶显示装置的驱动方法、以及电视接收机
KR101358334B1 (ko) * 2007-07-24 2014-02-06 삼성디스플레이 주식회사 액정 표시 장치 및 그 구동 방법
KR20100097327A (ko) * 2009-02-26 2010-09-03 삼성전자주식회사 표시 패널 구동을 위한 공통 전압 생성 방법, 이를 수행하기 위한 표시 패널 구동장치 및 이를 갖는 표시 장치

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160029939A (ko) * 2014-09-05 2016-03-16 삼성디스플레이 주식회사 표시 장치 및 이의 구동 방법
KR20180012381A (ko) * 2016-07-26 2018-02-06 삼성디스플레이 주식회사 표시 장치

Also Published As

Publication number Publication date
US20130265347A1 (en) 2013-10-10

Similar Documents

Publication Publication Date Title
US8384708B2 (en) Apparatus and method for dividing liquid crystal display device
US8970564B2 (en) Apparatus and method for driving liquid crystal display
JP4856052B2 (ja) 液晶表示装置とその駆動方法
KR20130114993A (ko) 표시 장치 및 그것의 구동 방법
CN108107634B (zh) 显示面板的驱动方法及显示装置
WO2019119566A1 (zh) 显示面板的驱动方法及显示装置
KR101904013B1 (ko) 액정표시장치
KR20150069411A (ko) 액정 표시 장치 및 그 구동 방법
JP2014056239A (ja) 液晶表示装置の駆動方法、駆動装置及び液晶表示装置
KR20070015257A (ko) 표시 장치, 이의 구동 방법 및 이의 구동 장치
KR20110101800A (ko) 표시 패널의 구동 방법 및 이를 수행하기 위한 표시 장치
US20190272784A1 (en) Driving method for pixel matrix and display device
WO2019119563A1 (zh) 显示面板的驱动方法及显示装置
KR20160084547A (ko) 곡면 액정 표시 장치
KR101611904B1 (ko) 액정 표시 장치 및 그 구동 방법
WO2019119564A1 (zh) 显示面板的驱动方法及显示装置
KR102198250B1 (ko) 표시 장치 및 그것의 구동 방법
KR20110024993A (ko) 액정 표시장치의 구동장치와 그 구동방법
KR102279815B1 (ko) 액정 표시 장치 및 그 구동방법
KR102009441B1 (ko) 액정표시장치
KR101493225B1 (ko) 액정 표시장치 및 그 구동 방법
KR20110018722A (ko) 액정표시장치와 그 데이터 극성 제어방법
KR20090105176A (ko) 액정표시장치 및 그 구동방법
KR20170023250A (ko) 액정표시장치
KR101649233B1 (ko) Ｍｅｍｃ 칩을 이용한 액정표시장치의 데이타 처리 방법

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid