KR20110018722A - 액정표시장치와 그 데이터 극성 제어방법 - Google Patents

Abstract

본 발명은 액정표시장치에 관한 것으로, 입력 데이터를 분석하여 문제패턴이 포함된 문제패턴 데이터를 검출하고 상기 문제패턴 데이터가 입력되면 상기 극성제어신호의 논리를 일정시간 동안 고정하는 반면에, 상기 문제패턴 데이터 이외의 정상 비디오 데이터가 입력되면 상기 극성제어신호를 상기 일정시간보다 짧은 주기로 반전시키는 타이밍 콘트롤러를 구비한다.

Description

액정표시장치와 그 데이터 극성 제어방법{LIQUID CRYSTAL DISPLAY AND METHOD OF CONTROLLING A POLARITY OF DATA THEREOF}

본 발명은 소스 드라이브 IC(Integrated Circuit)의 출력이 주기적으로 급격하게 변함으로써 발생되는 소음을 억제할 수 있는 액정표시장치와 그 데이터 극성 제어방법에 관한 것이다.

액티브 매트릭스(Active Matrix) 구동방식의 액정표시장치는 스위칭 소자로서 박막트랜지스터(Thin Film Transistor : 이하 "TFT"라 함)를 이용하여 동영상을 표시하고 있다. 이 액정표시장치는 음극선관(Cathode Ray Tube, CRT)에 비하여 소형화가 가능하여 휴대용 정보기기, 사무기기, 컴퓨터 등에서 표시기에 응용됨은 물론, 텔레비젼에도 응용되어 음극선관을 빠르게 대체하고 있다.

액정표시장치의 액정셀들은 화소전극에 공급되는 데이터전압과 공통전극에 공급되는 공통전압의 전위차에 따라 투과율을 변화시킴으로써 화상을 표시한다. 액정표시장치는 일반적으로 액정의 열화를 방지하기 위하여 액정에 인가되는 데이 터전압의 극성을 주기적으로 반전시키는 인버젼 방식으로 구동되고 있다.

이러한 액정표시장치에서, 구동회로의 출력이 주기적으로 급격히 변하고 급격히 변하는 시점이 가청 주파수 대역에서 반복되면 구동회로에서 소음이 발생할 수 있다. 예를 들어, 입력 영상이 도 1과 같이 화소 어레이의 3 라인 간격으로 화이트 계조 데이터들과 블랙 계조 데이터들이 반복되는 입력 영상을 액정표시장치에 표시할 때, 소스 드라이브 IC가 수직 2 도트 인버젼으로 데이터전압의 극성을 반전시키면 소스 드라이브 IC의 출력 전압이 6 수평기간 주기(화살표)로 급격히 반전된다. 이렇게 소스 드라이브 IC의 전원 안정화 커패시터가 접속되어 있으나 소스 드라이브 IC의 출력 전압이 급격이 변하는 시점에 전류양이 급격히 증가하여 가청 주파수 대역(20~20KHz)의 진동 소음이 발생한다. 도 1과 같은 데이터 패턴을 문제패턴으로 정의한다. 문제패턴은 화이트 계조 데이터들과 블랙 계조 데이터들이 2 라인 내지 5 라인 간격으로 반복되는 패턴을 포함한다.

도 1에 도시된 소스 드라이브 IC의 출력은 노말리 화이트 모드(Normally White mode)의 액정표시장치에서 측정된 것이다. 노말리 화이트 모드의 액정표시장치는 액정셀에 충전되는 데이터전압의 전압이 높을수록 그 액정셀의 휘도가 낮아진다. 따라서, 노말리 화이트 모드의 액정표시장치에 적용되는 소스 드라이브 IC들은 블랙 계조의 데이터를 고전위 전원전압(Vdd)이나 저전위 전원전압(Vss)의 전압레벨을 가지는 정극성/부극성 데이터전압으로 변환한다. 노말리 화이트 모드의 액정표시장치에서, 고전위 전원전압(Vdd)은 피크 블랙 계조 데이터의 정극성 감마보상전압에 대응하는 전압이고, 저전위 전원전압(Vss)은 피크 블랙 계조 데이터의 부극성 감마보상전압에 대응하는 전압이다. 소스 드라이브 IC들은 화이트 계조의 데이터를 공통전압(Vcom)과 가까운 전압 레벨을 갖는 정극성/부극성 데이터전압으로 변환한다.

노말리 화이트 모드의 액정표시장치 뿐만 아니라, 문제패턴 데이터를 노말리 블랙 모드의 액정표시장치에 입력할 때에도 가청소음이 들린다. 따라서, 액정표시장치가 인버젼 구동될 때 도 1과 같은 문제패턴 데이터가 입력되면 구동 모드에 관계없이 소음이 발생될 수 있다.

본 발명의 목적은 상기 종래 기술의 문제점들을 해결하고자 안출된 발명으로써 문제패턴으로 인한 가청 소음을 방지할 수 있는 액정표시장치와 그 데이터 극성 제어방법을 제공하는데 있다.

상기 목적을 달성하기 위하여, 본 발명의 실시예에 따른 액정표시장치는 데이터라인들과 게이트라인들이 교차되는 액정표시패널; 극성제어신호에 응답하여 데이터전압들의 극성을 반전시켜 상기 데이터라인들에 공급하는 데이터 구동회로; 상기 데이터전압들과 동기되는 게이트펄스를 상기 게이트라인들에 순차적으로 공급하는 게이트 구동회로; 및 입력 데이터를 분석하여 문제패턴이 포함된 문제패턴 데이 터를 검출하고 상기 문제패턴 데이터가 입력되면 상기 극성제어신호의 논리를 일정시간 동안 고정하는 반면에, 상기 문제패턴 데이터 이외의 정상 비디오 데이터가 입력되면 상기 극성제어신호를 상기 일정시간보다 짧은 주기로 반전시키는 타이밍 콘트롤러를 구비한다.

상기 타이밍 콘트롤러는 상기 입력 데이터에서 문제패턴 데이터를 검출하여 상기 문제패턴 데이터가 입력되면 '0'을 출력하고 상기 문제패턴 데이터 이외의 정상 비디오 데이터가 입력될 때 '1'을 출력하는 문제패턴 판단부; 상기 문제패턴 판단부에 접속된 버퍼 메모리; 수직 동기신호와 게이트 스타트 펄스 중 어느 하나를 카운트하여 프레임 카운트값을 출력하는 프레임 카운터; 수평 동기신호, 데이터 인에이블신호, 소스 출력 인에이블신호, 게이트 출력 인에이블신호 중 어느 하나를 카운트하여 그 카운트값을 출력하는 라인 카운터; 상기 라인 카운터의 출력과 상기 문제패턴 판단부의 출력을 논리곱 연산하는 AND 게이트; 및 상기 프레임 카운트값과 상기 AND 게이트로부터의 라인 카운트 값을 입력 받아 상기 카운트값들에 따라 선택된 논리로 상기 극성제어신호를 출력하는 POL 발생부를 구비한다.

상기 문제패턴 판단부는 상기 입력 데이터에서 화이트 계조의 라인 데이터들을 지시하는 화이트 대표값과, 블랙 계조의 라인 데이터들을 지시하는 블랙 대표값을 선정하여 상기 버퍼 메모리에 저장하고, 상기 화이트 대표값들과 상기 블랙 대표값들 각각이 2 이상 5 이하로 연속되고 상기 화이트 대표값들과 상기 블랙 대표값들이 교번할 때 문제라인 카운트를 카운트하여 그 문제라인 카운트의 누적 카운트값을 소정의 수직 문턱치와 비교하여 상기 문제라인 카운트의 누적 카운트값이 상기 수직 문턱치 이상일 때 상기 입력 데이터를 상기 문제패턴 데이터로 판단한다.

상기 문제패턴 판단부는 상기 입력 데이터의 픽셀 데이터 각각에서 2 bit MSB를 추출하여 그 MSB 값에 따라 화이트 픽셀 대표값과 블랙 픽셀 대표값을 선정하여 상기 버퍼 메모리에 저장하고, 상기 화이트 픽셀 대표값을 카운트하여 그 누적 카운트값이 소정의 수평 문턱치 이상일 때 상기 라인 데이터를 상기 화이트 대표값으로 선정하여 상기 버퍼 메모리에 저장하며, 상기 블랙 픽셀 대표값을 카운트하여 그 누적 카운트값이 소정의 수평 문턱치 이상일 때 상기 라인 데이터를 상기 블랙 대표값으로 선정하여 상기 버퍼 메모리에 저장한다.

상기 타이밍 콘트롤러는 상기 데이터 구동회로의 차지쉐어 동작을 제어하기 위한 차지쉐어 제어신호를 발생하고, 상기 문제패턴 데이터가 입력되면 상기 차지쉐어 제어신호를 디스에이블 논리값으로 출력한다.

본 발명의 실시예에 따른 액정표시장치의 데이터 극성 제어방법은 입력 데이터를 분석하여 문제패턴이 포함된 문제패턴 데이터를 검출하는 단계; 상기 문제패턴 데이터가 입력되면 상기 극성제어신호의 논리를 일정시간 동안 고정하는 단계; 및 상기 문제패턴 데이터 이외의 정상 비디오 데이터가 입력되면 상기 극성제어신호를 상기 일정시간보다 짧은 주기로 반전시키는 단계를 포함한다.

본 발명은 입력 영상을 분석하여 가청소음 유발이 가능한 문제패턴을 검출하 고 그 가청소음 유발패턴이 입력될 때 데이터전압의 극성 반전주기를 가청소음 유발패턴 이외의 정상 비디오 데이터가 입력될 때보다 더 길게 하여 소음 발생을 예방한다. 그 결과, 본 발명은 소스 드라이브 IC의 출력이 급격히 변하는 시점을 가청 주파수 대역 이외의 주파수로 쉬프트시켜 가청소음을 방지할 수 있다.

이하, 도 2 내지 도 13을 참조하여 본 발명의 바람직한 실시예에 대하여 설명하기로 한다.

도 2를 참조하면, 본 발명의 실시예에 따른 액정표시장치는 액정표시패널(100), 타이밍 콘트롤러(101), 데이터 구동회로(102), 및 게이트 구동회로(103)를 구비한다. 데이터 구동회로(102)는 다수의 소스 드라이브 IC들을 포함한다.

액정표시패널(100)은 두 장의 유리기판 사이에 액정층이 형성된다. 이 액정표시패널은 데이터라인들(105)과 게이트라인들(106)의 교차 구조에 의해 매트릭스 형태로 배치된 액정셀들(Clc)을 포함한다.

액정표시패널(100)의 하부 유리기판에는 화소 어레이가 형성된다. 화소 어레이는 데이터라인들(105)과 게이트라인들(106)의 교차부에 형성된 액정셀들(Clc), 액정셀들의 화소전극(1)에 접속된 TFT들, 및 스토리지 커패시터(Cst)를 포함한다. 화소 어레이는 도 3 내지 도 5와 같이 다양한 형태로 구현될 수 있다. 액정셀들(Clc)은 TFT에 접속되어 화소전극들(1)과 공통전극(2) 사이의 전계에 의해 구동된다. 액정표시패널(100)의 상부 유리기판 상에는 블랙매트릭스, 컬러필터 등이 형성된다. 액정표시패널(100)의 상부 유리기판과 하부 유리기판 각각에는 편광판이 부착되고 액정의 프리틸트각(pre-tilt angle)을 설정하기 위한 배향막이 형성된다.

공통전극(2)은 TN(Twisted Nematic) 모드와 VA(Vertical Alignment) 모드와 같은 수직전계 구동방식에서 상부 유리기판 상에 형성되며, IPS(In Plane Switching) 모드와 FFS(Fringe Field Switching) 모드와 같은 수평전계 구동방식에서 화소전극(1)과 함께 하부 유리기판 상에 형성된다.

본 발명에서 적용 가능한 액정표시패널(100)은 TN 모드, VA 모드, IPS 모드, FFS 모드뿐 아니라 어떠한 액정모드로도 구현될 수 있다. 본 발명의 액정표시장치는 투과형 액정표시장치, 반투과형 액정표시장치, 반사형 액정표시장치 등 어떠한 형태로도 구현될 수 있다. 투과형 액정표장치와 반투과형 액정표시장치에서는 백라이트 유닛이 필요하다. 백라이트 유닛은 직하형(direct type) 백라이트 유닛 또는, 에지형(edge type) 백라이트 유닛으로 구현될 수 있다.

타이밍 콘트롤러(101)는 시스템 보드(104)로부터 입력된 입력 영상의 디지털 비디오 데이터(RGB)를 데이터 구동회로(102)에 공급한다. 또한, 타이밍 콘트롤러(101)는 시스템 보드(104)로부터 수직 동기신호(Vsync), 수평 동기신호(Hsync), 데이터 인에이블 신호(Data Enable, DE), 도트 클럭(CLK) 등의 타이밍신호를 입력받아 데이터 구동회로(102)와 게이트 구동회로(103)의 동작 타이밍을 제어하기 위한 제어신호들을 발생한다. 제어신호들은 게이트 구동회로(103)의 동작 타임을 제어하기 위한 게이트 타이밍 제어신호, 데이터 구동회로(102)의 동작 타이밍과 데이 터전압의 수직 극성을 제어하기 위한 데이터 타이밍 제어신호를 포함한다.

게이트 타이밍 제어신호는 게이트 스타트 펄스(GSP), 게이트 쉬프트 클럭(GSC), 게이트 출력 인에이블신호(GOE) 등을 포함한다. 게이트 스타트 펄스(GSP)는 첫 번째 게이트펄스를 발생화는 게이트 드라이브 IC에 인가되어 첫 번째 게이트펄스가 발생되도록 그 게이트 드라이브 IC를 제어한다. 게이트 쉬프트 클럭(GSC)은 게이트 드라이브 IC들에 공통으로 입력되는 클럭신호로써 게이트 스타트 펄스(GSP)를 쉬프트시키기 위한 클럭신호이다. 게이트 출력 인에이블신호(GOE)는 게이트 드라이브 IC들의 출력을 제어한다.

데이터 타이밍 제어신호는 소스 스타트 펄스(SSP), 소스 샘플링 클럭(SSC), 극성제어신호(POL), 및 소스 출력 인에이블신호(SOE), 차지쉐어제어신호(CS) 등을 포함한다. 소스 스타트 펄스(SSP)는 데이터 구동회로(102)의 데이터 샘플링 시작 타이밍을 제어한다. 소스 샘플링 클럭(SSC)은 라이징 또는 폴링 에지에 기준하여 소스 드라이브 IC들 각각에서 데이터의 샘플링 타이밍을 제어하는 클럭신호이다. 소스 출력 인에이블신호(SOE)는 데이터 구동회로(102)의 출력 타이밍을 제어한다. 차지쉐어 제어신호(CS)는 데이터 구동회로(102)의 차지쉐어 타이밍을 제어한다. 데이터 구동회로(102)에 입력될 디지털 비디오 데이터가 mini LVDS(Low Voltage Differential Signaling) 인터페이스 규격으로 전송된다면, 소스 스타트 펄스(SSP)와 소스 샘플링 클럭(SSC)은 생략될 수 있다.

타이밍 콘트롤러(101)는 60Hz의 프레임 주파수로 입력되는 디지털 비디오 데이터가 60×i(i는 양의 정수) Hz의 프레임 주파수로 액정표시패널의 화소 어레 이(PA)에서 재생될 수 있도록 게이트 타이밍 제어신호와 데이터 타이밍 제어신호의 주파수를 60×i(i는 2 이상의 양의 정수) Hz의 프레임 주파수 기준으로 체배할 수 있다. 타이밍 콘트롤러(101)는 도 7 내지 도 11에서 후술되는 바와 같이 입력 영상을 분석하여 가청소음 유발이 가능한 문제패턴을 검출하고 그 문제패턴이 입력될 때 데이터전압의 극성 반전주기를 정상 비디오 데이터가 입력될 때보다 더 길게 하여 소음 발생을 예방한다. 타이밍 콘트롤러(101)는 문제패턴을 포함하지 않는 정상 비디오 데이터가 입력될 때 소스 드라이브 IC들로부터 출력되는 데이터전압이 극성제어신호(POL)를 소정의 수평기간 주기로 반전시킨다. 따라서, 타이밍 콘트롤러(101)는 문제패턴이 입력될 때 소스 드라이브 IC들로부터 출력되는 데이터전압의 극성반전 주기를 정상 비디오 데이터가 입력될 때보다 길게 하여 소스 드라이브 IC의 출력 변동으로 인한 가청 소음을 방지한다.

데이터 구동회로(102)의 소스 드라이브 IC들 각각은 쉬프트 레지스터, 래치, 디지털-아날로그 변환기, 출력 버퍼 등을 포함한다. 소스 드라이브 IC들은 타이밍 콘트롤러(101)의 제어 하에 디지털 비디오 데이터(RGB)를 래치한다. 그리고 소스 드라이브 IC들은 극성제어신호(POL)에 응답하여 디지털 비디오 데이터(RGB)를 아날로그 정극성/부극성 감마보상전압으로 변환하여 데이터전압의 극성을 반전시킨다. 소스 드라이브 IC들은 차지쉐어 제어신호(CS)의 인에이블 논리값에 응답하여 데이터라인들에 공급되는 데이터전압들 사이의 수평 블랭크 타임(Hblank) 내에서 차지쉐어전압(Charge share voltage)이나 공통전압(Vcom)을 데이터라인들(105)에 공급한다. 차지쉐어전압은 이웃한 데이터라인들에 공급될 데이터전압들의 평균전압이 다.

게이트 구동회로(103)는 쉬프트 레지스터와 레벨 쉬프터를 이용하여 게이트 타이밍 제어신호들에 따라 게이트펄스를 게이트라인들(106)에 순차적으로 공급한다.

도 3 내지 도 5는 화소 어레이의 다양한 예들을 보여 주는 등가 회로들이다.

도 3의 화소 어레이는 대부분의 액정표시장치에서 적용되는 화소 어레이로써 데이터라인들(D1~D6)과 게이트라인들(G1~G4)이 교차된다. 이 화소 어레이에서 적색 서브픽셀(R), 녹색 서브픽셀(G) 및 청색 서브픽셀(B) 각각은 컬럼 방향을 따라 배치된다. TFT 각각은 게이트라인(G1~G4)으로부터의 게이트펄스에 응답하여 데이터라인(D1~D6)으로부터의 데이터전압을 데이터라인(D1~D6)의 좌측(또는 우측)에 배치된 액정셀의 화소전극에 공급한다. 도 3에 도시된 화소 어레이에서 1 픽셀은 컬럼 방향과 직교하는 로우 방향(또는 라인 방향)을 따라 이웃하는 적색 서브픽셀(R), 녹색 서브픽셀(G) 및 청색 서브픽셀(G)을 포함한다. 도 3에 도시된 화소 어레이의 해상도가 m × n(m 및 n 각각은 2 이상의 양의 정수) 일 때, m × 3(여기서, 3은 RGB) 개의 데이터라인들과 n 개의 게이트라인들이 필요하다. 이 화소 어레이의 게이트라인들 각각에는 데이터전압과 동기되는 1 수평기간의 게이트펄스가 순차적으로 공급된다.

도 4에 도시된 화소 어레이는 도 3에 도시된 화소 어레이에 비하여 동일 해상도에서 필요한 데이터라인들의 개수를 1/2로 줄일 수 있고, 필요한 소스 드라이브 IC들의 개수도 1/2로 줄일 수 있다. 이 화소 어레이에서 적색 서브픽셀(R), 녹 색 서브픽셀(G) 및 청색 서브픽셀(B) 각각은 컬럼 방향을 따라 배치된다. 도 4에 도시된 화소 어레이에서 1 픽셀은 컬럼 방향과 직교하는 라인방향을 따라 이웃하는 적색 서브픽셀(R), 녹색 서브픽셀(G) 및 청색 서브픽셀(G)을 포함한다. 도 4에 도시된 화소 어레이에서 좌우로 이웃하는 액정셀들은 동일한 데이터라인을 공유하여 그 데이터라인을 통해 시분할 방식으로 공급되는 데이터전압을 연속으로 충전한다. 데이터라인(D1~D4)의 좌측에 배치된 액정셀과 TFT를 각각 제1 액정셀과 제1 TFT(T1)로 정의하고, 데이터라인(D1~D4)의 우측에 배치된 액정셀과 TFT를 각각 제2 액정셀과 제2 TFT(T2)로 정의하여 TFT들의 접속관계를 설명하면 다음과 같다. 제1 TFT(T1)는 기수 게이트라인(G1, G3, G5, G7)으로부터의 게이트펄스에 응답하여 데이터라인(D1~D4)으로부터의 데이터전압을 제1 액정셀의 화소전극에 공급한다. 제1 TFT(T1)의 게이트전극은 기수 게이트라인(G1, G3, G5, G7)에 접속되고, 드레인전극은 데이터라인(D1~D4)에 접속된다. 제1 TFT(T1)의 소스전극은 제1 액정셀의 화소전극에 접속된다. 제2 TFT(T2)는 우수 게이트라인(G2, G4, G6, G8)로부터의 게이트펄스에 응답하여 데이터라인(D1~D4)으로부터의 데이터전압을 제2 액정셀의 화소전극에 공급한다. 제2 TFT(T2)의 게이트전극은 우수 게이트라인(G2, G4, G6, G8)에 접속되고, 드레인전극은 데이터라인(D1~D4)에 접속된다. 제2 TFT(T2)의 소스전극은 제2 액정셀의 화소전극에 접속된다. 도 4에 도시된 화소 어레이의 해상도가 m×n 일 때, {m × 3(여기서, 3은 RGB)}/2 개의 데이터라인들과 2n 개의 게이트라인들이 필요하다. 이 화소 어레이(PA)의 게이트라인들 각각에는 데이터전압과 동기되는 1/2 수평기간의 게이트펄스가 순차적으로 공급된다.

도 5에 도시된 화소 어레이는 도 3에 도시된 화소 어레이에 비하여 동일 해상도에서 필요한 데이터라인들의 개수를 1/3로 줄일 수 있고, 필요한 소스 드라이브 IC들의 개수도 1/3로 줄일 수 있다. 이 화소 어레이에서 적색 서브픽셀(R), 녹색 서브픽셀(G) 및 청색 서브픽셀(B) 각각은 라인 방향을 따라 배치된다. 도 5에 도시된 화소 어레이에서 1 픽셀은 컬럼 방향을 따라 이웃하는 적색 서브픽셀(R), 녹색 서브픽셀(G) 및 청색 서브픽셀(G)을 포함한다. TFT 각각은 게이트라인(G1~G6)으로부터의 게이트펄스에 응답하여 데이터라인(D1~D6)으로부터의 데이터전압을 데이터라인(D1~D6)의 좌측(또는 우측)에 배치된 액정셀의 화소전극에 공급한다. 도 5에 도시된 화소 어레이(PA)의 해상도가 m×n 일 때, m 개의 데이터라인들과 3n 개의 게이트라인들이 필요하다. 이 화소 어레이(PA)의 게이트라인들 각각에는 데이터전압과 동기되는 1/3 수평기간의 게이트펄스가 순차적으로 공급된다.

도 6은 타이밍 콘트롤러(101)의 극성 제어로직을 나타내는 회로도이다.

도 6을 참조하면, 타이밍 콘트롤러(101)의 극성 제어로직은 문제패턴 판단부(31), 버퍼 메모리(32), AND 게이트(35), 프레임 카운터(36), 라인 카운터(37), 및 POL 발생부(38)를 구비한다.

문제패턴 판단부(31)는 가청소음을 유발할 수 있는 입력 영상 데이터를 입력받아 입력 영상에서 문제패턴을 검출하여 문제패턴이 소정의 문턱치 이상으로 포함된 데이터가 입력될 때 '0'을 출력하고 문제패턴이 문턱치 미만으로 포함된 정상 비디오 데이터가 입력될 때 '1'을 출력한다. 버퍼 메모리(32)는 문제패턴 판단부(31)로부터 입력되는 문제라인 대표값을 저장하고 문제패턴 판단부(31)의 요청시 에 문제라인 대표값을 문제패턴 판단부(31)에 공급한다. AND 게이트(35)는 라인 카운터(37)의 출력과 문제패턴 판단부(31)의 출력을 논리곱 연산하여 그 결과를 POL 발생부(38)에 입력한다.

프레임 카운터(36)는 수직 동기신호(Vsync) 또는 게이트 스타트 펄스(GSP)를 카운트한다. 프레임 카운터(36)는 그 최대 카운트값이 '1'로 설정되어 기수 프레임의 데이터가 입력될 때 '0'을 출력하고 우수 프레임 데이터가 입력될 때 '1'을 출력한다. 라인 카운터(37)는 수평 동기신호(Hsync), 데이터 인에이블신호(DE), 소스 출력 인에이블신호(SOE), 게이트 출력 인에이블신호(GOE) 중 어느 하나를 카운트한다. 라인 카운터(37)는 그 최대 카운트값이 '3'으로 설정되어 제4i(i는 양의 정수)+1 라인 데이터가 입력될 때 '0'을 출력하고, 제4i+2 라인 데이터가 입력될 때 '1'을 출력한다. 그리고 라인 카운터(37)는 제4i+3 라인 데이터가 입력될 때 '2'을 출력하고, 제4i+4 라인 데이터가 입력될 때 '4'를 출력한다.

POL 발생부(38)는 프레임 카운터 값과 라인 카운터 값에 따라 극성제어신호 논리값이 설정된 제어 데이터 테이블을 저장한다. POL 발생부(38)는 프레임 카운터(36)의 출력을 프레임 카운터값으로 입력받고 AND 게이트(35)의 출력을 라인 카운터값으로 입력받는다. POL 발생부(38)는 프레임 카운터값과 라인 카운터값을 어드레스로 하여 제어 데이터 테이블에서 제어값을 선택하고, 그 제어값에 따라 논리값이 결정되는 극성제어신호(POL)를 발생한다. 여기서, 제어 데이터 테이블은 도 6에 도시된 POL 발생부(38)의 제어 데이터 테이블로 한정되는 것이 아니라 액정표시장치의 인버젼 방식에 따라 다양하게 변경 가능하다. 제어 데이터 테이블은 POL 발생부(38)에 접속된 EEPROM에 저장되어 액정표시장치의 전원이 턴-온될 때 POL 발생부(38) 내의 메모리에 저장될 수 있다. EEPROM(Electrically Erasable Programmable Read-Only Memory)에 저장된 제어 데이터 테이블은 ROM 라이터(writer)에 의해 수정, 삭제, 추가될 수 있다.

도 6에 도시된 제어 데이터 테이블을 예로 들어 POL 발생부(38)의 동작을 설명하면, POL 발생부(38)는 정상 비디오 데이터가 입력되는 제1 프레임기간 동안 제4i+1 수평기간에 하이논리(+), 제4+2 수평기간에 로우논리(-), 제4i+3 수평기간에 로우논리(-), 제4i+4 수평기간에 하이논리(+)의 순으로 논리가 반전되는 극성제어신호(POL)를 출력한다. 그리고 POL 발생부(38)는 정상 비디오 데이터가 입력되는 제2 프레임기간 동안 제4i+1 수평기간에 로우논리(-), 제4+2 수평기간에 하이논리(+), 제4i+3 수평기간에 하이논리(+), 제4i+4 수평기간에 로우논리(-)의 순으로 논리가 반전되는 극성제어신호(POL)를 출력한다.

문제패턴 판단부(31)는 문제패턴이 소정의 문턱치 이상으로 포함된 데이터가 입력될 때 '0'을 출력한다. 따라서, 문제패턴 데이터가 소정 문턱치 이상 포함된 영상이 액정표시장치에 입력되면 AND 게이트 출력이 '0'으로 일정 기간 동안(예를 들면, 1 프레임기간) 유지되고, POL 발생부(38)의 입력 라인 카운트값이 일정기간 동안 '0'으로 고정된다. POL 발생부(38)는 제1 프레임기간 동안 문제패턴 데이터가 소정 문턱치 이상 포함된 영상이 입력되면 극성제어신호(POL)를 일정 기간 동안 하이논리(+)로 고정하고, 제2 프레임기간 동안 문제패턴 데이터가 소정 문턱치 이상 포함된 영상이 입력되면 극성제어신호(POL)를 일정 기간 동안 로우논리(-)로 고 정한다.

도 7은 본 발명의 제1 실시예에 따른 데이터 극성 제어방법의 제어수순을 단계적으로 나타내는 흐름도이다. 도 8은 문제패턴의 스캐닝 흐름과 문제라인 카운트의 예를 나타내는 도면이다.

도 7 및 도 8을 참조하면, 문제패턴 판단부(31)는 입력 영상 데이터에서 라인 데이터 대표값을 결정하여 버퍼 메모리(32)에 저장한다.(S1 및 S2)

문제패턴 판단부(31)는 1 라인의 픽셀 데이터들 각각의 픽셀 대표값들을 선정한 후에, 화이트 계조 픽셀 대표값과 블랙 계조 픽셀 대표값 중에서 누적 카운트값이 더 높은 픽셀 대표값을 수평 문턱치와 비교하여 그 비교 결과 라인 대표값을 결정한다. 액정표시장치의 해상도가 m×n이면 1 라인 데이터는 m 개의 픽셀 데이터들을 포함한다. 입력 영상의 데이터 각각이 8 bit 데이터인 경우에, 문제패턴 판단부(31)는 픽셀 대표값을 8 bits 데이터의 MSB 2 bits로 판단할 수 있다. 예컨대, MSB (11)₂인 , R=192~255, G=192~255, B=192~255인 픽셀 데이터는 화이트 계조 픽셀 데이터로 판단되고, MSB (00)₂인 R=0~63, G=0~63, B=0~63는 블랙 계조 픽셀 데이터로 판단될 수 있다. 그리고 MSB (01)₂ 또는 MSB (10)₂ , R=64~191, G=64~191, B=64~191인 픽셀 데이터는 중간 계조의 픽셀 데이터로 판단될 수 있다. 문제패턴 판단부(31)는 1 라인 데이터들 중에서 화이트 계조 픽셀 데이터들과 블랙 계조 픽셀 데이터 각각을 카운트하고 누적 카운트값이 더 높은 픽셀 데이터들의 누적 카운트값을 수평 문턱치와 비교한다. 액정표시장치의 해상도가 m×n인 경우에, 수평 문턱치는 m/2 ~ m 사이의 값으로 결정될 수 있다. 문제패턴 판단부(31)는 제N(N은 양의 정수) 라인에서 화이트 계조 픽셀 데이터들의 누적 카운트값이 소정의 수평 문턱치 이상이면 제N 라인의 라인 대표값을 화이트 대표값(예들 들면 '1')으로 결정한다. 문제패턴 판단부(31)는 제N(N은 양의 정수) 라인에서 블랙 계조 픽셀 데이터들의 누적 카운트값이 수평 문턱치 이상이면 제N 라인의 라인 대표값을 블랙 대표값(예들 들면 '0')으로 결정한다. 이렇게 결정된 제N 라인의 라인 대표값은 버퍼 메모리(32)에 저장된다.

문제패턴 판단부(31)는 라인 대표값에 따라 문제 라인을 카운트하고 그 누적값을 수직 문턱치와 비교하여 그 비교 결과 입력 영상의 문제패턴 유무를 판단한다.(S3, S4)

도 8의 예는 화이트 라인 데이터들이 3 라인 연속으로 입력되고 블랙 라인 데이터들이 3 라인 연속으로 입력되는 문제패턴의 일예를 나타낸다.

도 8의 예를 들어 상세히 설명하면, 문제패턴 판단부(31)는 제N 내지 제N+2 수평기간 동안 버퍼 메모리(32)에 저장된 화이트 대표값들을 읽어 화이트 대표값을 갖는 데이터들이 3 라인 연속으로 입력된 것을 확인한다. 문제패턴 판단부(31)는 제N+3 내지 제N+5 수평기간 동안 버퍼 메모리(32)에 저장된 블랙 대표값들을 읽어 블랙 대표값을 갖는 데이터들이 3 라인 연속으로 입력된 것을 확인하여 제N+5 수평기간에 입력되는 데이터들을 잠재적 문제 라인(potential probblem line) 데이터로 판단하여 화이트 대표값에 제1 잠재적 문제라인 코드를 부가하여 버퍼 메모리(32)에 저장하한다. 문제패턴 판단부(31)는 제1 잠재적 문제라인 코드를 생성함과 동 시에 내장 문제라인 카운터를 리셋시킨다. 문제패턴 판단부(31)는 제N+6 수평기간에 입력되는 데이터들의 화이트 대표값에 제2 잠재적 문제라인 코드를 부가하여 버퍼 메모리(32)에 저장한다. 문제패턴 판단부(31)는 버퍼 메모리(32)에 저장된 이전 라인 대표값에 잠재적 문제라인 코드가 부가되어 있고 그 다음 입력되는 데이터들의 라인 대표값에 부가된 잠재적 문제라인 코드를 비교하여 연속 입력되는 2 라인 데이터들이 잠재적 문제라인들로 판단되면 문제라인 카운트값을 1씩 증가시킨다. 또한, 문제패턴 판단부(31)는 3 라인씩 화이트 대표값과 블랙 대표값이 연속되면 문제라인 카운트값을 1씩 증가시킨다. 따라서, 문제패턴 판단부(31)는 제N+6 내지 제N+10 라인 데이터들이 입력될 때마다 문제라인 카운트값을 1씩 증가시킨다.

문제패턴 판단부(31)는 1 프레임분의 모든 라인 대표값에 대한 최종 문제라인 카운트의 누적값을 소정의 수직 문턱치와 비교하여 그 비교 결과 문제라인 카운트 누적값이 수직 문턱치 이상이면 현재 입력되는 데이터를 문제패턴이 포함된 프레임 데이터로 판단하여 AND 게이트(35)에 '0'을 출력한다. 액정표시장치의 해상도가 m×n인 경우에, 수직 문턱치는 n/2 ~ n 사이의 값으로 결정될 수 있다.

문제패턴 판단부(31)의 출력이 '0'이면, POL 발생부(38)는 라인 카운터 값이 '0'으로 일정 시간 동안 고정되므로 제1 프레임기간(또는 기수 프레임기간) 동안 극성제어신호(POL)를 하이논리(+)로 유지하고, 제2 프레임기간(또는 우수 프레임기간) 동안 극성제어신호(POL)를 로우논리(-)로 유지한다.(S5) 데이터 구동회로(102)의 소스 드라이브 IC들은 제1 프레임기간 동안 하이논리(+)로 유지되는 극성제어신호(POL)에 응답하여 도 9와 같이 정극성 데이터전압만을 일정 시간(예를 들어, 1 프레임기간) 동안 출력하여 데이터라인들(105)에 공급되는 데이터전압들의 극성반전주기를 길게 한다. 또한, 데이터 구동회로(102)의 소스 드라이브 IC들은 제2 프레임기간 동안 로우논리(-)로 유지되는 극성제어신호(POL)에 응답하여 부극성 데이터전압만을 일정 시간 동안 출력하여 데이터라인들(105)에 공급되는 데이터전압들의 극성반전주기를 길게 한다.

문제패턴 판단부(31)는 문제라인 카운트 누적값이 수직 문턱치 미만이면 즉, 문제패턴을 포함하지 않은 정상 비디오 데이터 영상이 입력되면 AND 게이트(35)에 '1'을 출력한다. 문제패턴 판단부(31)의 출력이 '1'이면, 라인 카운트(37)의 출력이 그대로 POL 발생부(38)에 입력된다. 따라서, POL 발생부(37)에는 라인 카운터 출력에 응답하여 제1 프레임기간 동안 "+ - - +"의 형태로 논리가 반전되는 극성제어신호(POL)를 출력하고, 제2 프레임기간 동안 "- + + -"의 형태로 논리가 반전되는 극성제어신호(POL)를 출력한다. 이 때, 데이터 구동회로(102)의 소스 드라이브 IC들은 극성제어신호(POL)에 응답하여 수직 2 도트 인버젼 형태로 극성이 반전되는 데이터전압들을 출력한다.

도 8의 예는 화이트 대표값과 블랙 대표값이 교번하고 화이트 대표값과 블랙 대표값 각각이 3 라인씩 교번하는 문제패턴의 일예이다. 본 발명에서 문제패턴은 도 8에 한정되는 것이 아니라 화이트 대표값과 블랙 대표값이 교번하고 화이트 대표값과 블랙 대표값 각각이 2 라인 내지 5 라인씩 교번하는 문제패턴의 일예이다. 따라서, 문제패턴 판단부(31)는 문제패턴의 유형에 따라 문제라인 카운터의 리셋과 카운트 동작을 적절히 조정할 수 있다.

도 9의 파형도는 실시예에서 문제패턴이 소정 문턱처 이상으로 포함된 데이터가 입력될 때에 차지쉐어 제어신호(CS)가 인에이블 논리로 발생된 예이다.

도 10 및 도 도 11은 본 발명의 제2 실시예에 따른 데이터 극성 제어방법의 제어수순을 단계적으로 나타내는 흐름도이다. 이 실시예에서 S1 내지 S4 단계는 전술한 실시예와 실질적으로 동일하여 그에 대한 상세한 설명을 생략한다.

S5' 단계에서, 타이밍 콘트로러(101)는 문제패턴이 소정 문턱치 이상으로 포함된 문제패턴 데이터가 입력되면 극성제어신호(POL)를 동일한 논리값으로 일정시간 동안 고정함과 동시에 차지쉐어 제어신호(CS)를 디스에이블 논리로 발생한다. 따라서, 소스 드라이브 IC들은 차지쉐어 없이 동일 극성의 데이터전압을 일정 시간 동안 출력한다. 이 실시예는 문제패턴 데이터가 입력될 때 차지쉐어를 행하지 않으므로 도 9 및 도 11의 비교에서 알 수 있는 바와 같이 소스 드라이브 IC들의 출력 변화를 더 줄일 수 있다.

한편, 타이밍 콘트롤러(101)는 도 12 및 도 13과 같이 문제패턴이 소정 문턱치 이상으로 포함된 데이터가 입력되면 프레임기간 사이에서 데이터가 없는 수직 블랭크기간(Vblank)이나, 수평기간들 사이에서 데이터가 없는 수평 블랭크기간(Hblank) 내에서부터 극성제어신호(POL)의 논리값을 고정하기 시작할 수 있다.

이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.

도 1은 가청 소음을 일으키는 문제패턴과 공통전압 쉬프트를 유발할 수 있는 문제 패턴들의 일 예와 그 문제패턴이 입력될 때 소스 드라이브 IC의 출력을 보여 주는 도면이다.

도 2는 본 발명의 실시예에 따른 액정표시장치를 나타내는 블록도이다.

도 3 내지 도 5는 도 2에 도시된 액정표시패널의 화소 어레이 구현 예들을 보여 주는 도면들이다.

도 6은 타이밍 콘트롤러의 극성제어로직을 나타내는 회로도이다.

도 7은 본 발명의 제1 실시예에 따른 데이터 극성 제어방법의 제어수순을 단계적으로 나타내는 흐름도이다.

도 8은 문제패턴의 스캐닝 흐름과 문제라인 카운트의 예를 나타내는 도면이다.

도 9는 문제패턴이 입력될 때 데이터 극성 반전 주기 변화의 일 예를 보여 주는 도면이다.

도 10은 본 발명의 제2 실시예에 따른 데이터 극성 제어방법의 제어수순을 단계적으로 나타내는 흐름도이다.

도 11은 문제패턴이 입력될 때 데이터 극성 반전 주기 변화의 다른 예를 보여 주는 도면이다.

도 12 및 도 13은 수직 블랭크 타임과 수평 블랭크 타임을 보여 주는 타이밍 신호들의 파형도이다.

〈도면의 주요 부분에 대한 부호의 설명〉

100 : 액정표시패널 101 : 타이밍 콘트롤러

102 : 데이터 구동회로 103 : 게이트 구동회로

Claims (10)

1. 데이터라인들과 게이트라인들이 교차되는 액정표시패널;

   극성제어신호에 응답하여 데이터전압들의 극성을 반전시켜 상기 데이터라인들에 공급하는 데이터 구동회로;

   상기 데이터전압들과 동기되는 게이트펄스를 상기 게이트라인들에 순차적으로 공급하는 게이트 구동회로; 및

   입력 데이터를 분석하여 문제패턴이 포함된 문제패턴 데이터를 검출하고 상기 문제패턴 데이터가 입력되면 상기 극성제어신호의 논리를 일정시간 동안 고정하는 반면에, 상기 문제패턴 데이터 이외의 정상 비디오 데이터가 입력되면 상기 극성제어신호를 상기 일정시간보다 짧은 주기로 반전시키는 타이밍 콘트롤러를 구비하는 것을 특징으로 하는 액정표시장치.
2. 제 1 항에 있어서,

   상기 타이밍 콘트롤러는,

   상기 입력 데이터에서 문제패턴 데이터를 검출하여 상기 문제패턴 데이터가 입력되면 '0'을 출력하고 상기 문제패턴 데이터 이외의 정상 비디오 데이터가 입력될 때 '1'을 출력하는 문제패턴 판단부;

   상기 문제패턴 판단부에 접속된 버퍼 메모리;

   수직 동기신호와 게이트 스타트 펄스 중 어느 하나를 카운트하여 프레임 카 운트값을 출력하는 프레임 카운터;

   수평 동기신호, 데이터 인에이블신호, 소스 출력 인에이블신호, 게이트 출력 인에이블신호 중 어느 하나를 카운트하여 그 카운트값을 출력하는 라인 카운터;

   상기 라인 카운터의 출력과 상기 문제패턴 판단부의 출력을 논리곱 연산하는 AND 게이트; 및

   상기 프레임 카운트값과 상기 AND 게이트로부터의 라인 카운트 값을 입력 받아 상기 카운트값들에 따라 선택된 논리로 상기 극성제어신호를 출력하는 POL 발생부를 구비하는 것을 특징으로 하는 액정표시장치.
3. 제 2 항에 있어서,

   상기 문제패턴 판단부는,

   상기 입력 데이터에서 화이트 계조의 라인 데이터들을 지시하는 화이트 대표값과, 블랙 계조의 라인 데이터들을 지시하는 블랙 대표값을 선정하여 상기 버퍼 메모리에 저장하고,

   상기 화이트 대표값들과 상기 블랙 대표값들 각각이 2 이상 5 이하로 연속되고 상기 화이트 대표값들과 상기 블랙 대표값들이 교번할 때 문제라인 카운트를 카운트하여 그 문제라인 카운트의 누적 카운트값을 소정의 수직 문턱치와 비교하여 상기 문제라인 카운트의 누적 카운트값이 상기 수직 문턱치 이상일 때 상기 입력 데이터를 상기 문제패턴 데이터로 판단하는 것을 특징으로 하는 액정표시장치.
4. 제 3 항에 있어서,

   상기 문제패턴 판단부는,

   상기 입력 데이터의 픽셀 데이터 각각에서 2 bit MSB를 추출하여 그 MSB 값에 따라 화이트 픽셀 대표값과 블랙 픽셀 대표값을 선정하여 상기 버퍼 메모리에 저장하고,

   상기 화이트 픽셀 대표값을 카운트하여 그 누적 카운트값이 소정의 수평 문턱치 이상일 때 상기 라인 데이터를 상기 화이트 대표값으로 선정하여 상기 버퍼 메모리에 저장하며,

   상기 블랙 픽셀 대표값을 카운트하여 그 누적 카운트값이 소정의 수평 문턱치 이상일 때 상기 라인 데이터를 상기 블랙 대표값으로 선정하여 상기 버퍼 메모리에 저장하는 것을 특징으로 하는 액정표시장치.
5. 제 1 항 내지 제 4 항 중 어느 한 항에 있어서,

   상기 타이밍 콘트롤러는,

   상기 데이터 구동회로의 차지쉐어 동작을 제어하기 위한 차지쉐어 제어신호를 발생하고,

   상기 문제패턴 데이터가 입력되면 상기 차지쉐어 제어신호를 디스에이블 논리값으로 출력하는 것을 특징으로 하는 액정표시장치.
6. 데이터라인들과 게이트라인들이 교차되는 액정표시패널, 극성제어신호에 응 답하여 데이터전압들의 극성을 반전시켜 상기 데이터라인들에 공급하는 데이터 구동회로, 및 상기 데이터전압들과 동기되는 게이트펄스를 상기 게이트라인들에 순차적으로 공급하는 게이트 구동회로를 구비하는 액정표시장치의 데이터 극성 제어방법에 있어서,

   입력 데이터를 분석하여 문제패턴이 포함된 문제패턴 데이터를 검출하는 단계;

   상기 문제패턴 데이터가 입력되면 상기 극성제어신호의 논리를 일정시간 동안 고정하는 단계;

   상기 문제패턴 데이터 이외의 정상 비디오 데이터가 입력되면 상기 극성제어신호를 상기 일정시간보다 짧은 주기로 반전시키는 단계를 포함하는 것을 특징으로 하는 액정표시장치의 데이터 극성 제어방법.
7. 제 6 항에 있어서,

   상기 문제패턴 데이터를 검출하는 단계는,

   상기 입력 데이터에서 문제패턴 데이터를 검출하여 상기 문제패턴 데이터가 입력되면 '0'을 출력하는 단계; 및

   상기 문제패턴 데이터 이외의 정상 비디오 데이터가 입력될 때 '1'을 출력하는 단계를 포함하는 것을 특징으로 하는 액정표시장치의 데이터 극성 제어방법.
8. 제 7 항에 있어서,

   상기 문제패턴 데이터가 입력되면 상기 극성제어신호의 논리를 일정시간 동안 고정하는 단계는,

   수직 동기신호와 게이트 스타트 펄스 중 어느 하나를 카운트하여 프레임 카운트값을 출력하는 단계;

   수평 동기신호, 데이터 인에이블신호, 소스 출력 인에이블신호, 게이트 출력 인에이블신호 중 어느 하나를 카운트하여 그 카운트값을 출력하는 단계;

   상기 라인 카운터의 출력에 상기 '0' 또는 상기 '1'을 논리곱 연산하는 단계: 및

   상기 프레임 카운트값과 상기 논리곱 연산 결과에 따라 선택된 논리로 상기 극성제어신호를 출력하는 단계를 더 포함하는 것을 특징으로 하는 액정표시장치의 데이터 극성 제어방법.
9. 제 7 항에 있어서,

   상기 문제패턴 데이터를 검출하는 단계는,

   상기 입력 데이터의 픽셀 데이터 각각에서 2 bit MSB를 추출하여 그 MSB 값에 따라 화이트 픽셀 대표값과 블랙 픽셀 대표값을 선정하여 버퍼 메모리에 저장하는 단계;

   상기 화이트 픽셀 대표값을 카운트하여 그 누적 카운트값이 소정의 수평 문턱치 이상일 때 상기 입력 데이터의 라인 데이터를 상기 화이트 대표값으로 선정하여 상기 버퍼 메모리에 저장하는 단계;

   상기 블랙 픽셀 대표값을 카운트하여 그 누적 카운트값이 소정의 수평 문턱치 이상일 때 상기 라인 데이터를 상기 블랙 대표값으로 선정하여 상기 버퍼 메모리에 저장하는 단계;

   상기 화이트 대표값들과 상기 블랙 대표값들 각각이 2 이상 5 이하로 연속되고 상기 화이트 대표값들과 상기 블랙 대표값들이 교번할 때 문제라인 카운트를 카운트하는 단계; 및

   상기 문제라인 카운트의 누적 카운트값을 소정의 수직 문턱치와 비교하여 상기 문제라인 카운트의 누적 카운트값이 상기 수직 문턱치 이상일 때 상기 입력 데이터를 상기 문제패턴 데이터로 판단하는 단계를 포함하는 것을 특징으로 하는 액정표시장치의 데이터 극성 제어방법.
10. 제 6 항 내지 제 9 항 중 어느 한 항에 있어서,

    상기 데이터 구동회로의 차지쉐어 동작을 제어하기 위한 차지쉐어 제어신호를 발생하는 단계; 및

    상기 문제패턴 데이터가 입력되면 상기 차지쉐어 제어신호를 디스에이블 논리값으로 출력하는 단계를 더 포함하는 것을 특징으로 하는 액정표시장치의 데이터 극성 제어방법.

Images