JP2018156077A - 半導体装置、表示装置、および電子機器 - Google Patents

半導体装置、表示装置、および電子機器 Download PDF

Info

Publication number
JP2018156077A
JP2018156077A JP2018045545A JP2018045545A JP2018156077A JP 2018156077 A JP2018156077 A JP 2018156077A JP 2018045545 A JP2018045545 A JP 2018045545A JP 2018045545 A JP2018045545 A JP 2018045545A JP 2018156077 A JP2018156077 A JP 2018156077A
Authority
JP
Japan
Prior art keywords
transistor
source
drain
electrically connected
data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2018045545A
Other languages
English (en)
Other versions
JP2018156077A5 (ja
JP7046659B2 (ja
Inventor
清貴 木村
Kiyotaka Kimura
清貴 木村
英智 小林
Hidetomo Kobayashi
英智 小林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of JP2018156077A publication Critical patent/JP2018156077A/ja
Publication of JP2018156077A5 publication Critical patent/JP2018156077A5/ja
Application granted granted Critical
Publication of JP7046659B2 publication Critical patent/JP7046659B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3275Details of drivers for data electrodes
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00Command of the display device
    • G09G2310/02Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264Details of driving circuits
    • G09G2310/0291Details of output amplifiers or buffers arranged for use in a driving circuit
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02Details of power systems and of start or stop of display operation
    • G09G2330/021Power management, e.g. power saving
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2360/00Aspects of the architecture of display systems
    • G09G2360/16Calculation or use of calculated indices related to luminance levels in display data
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Control Of El Displays (AREA)
  • Thin Film Transistor (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

【課題】表示装置が有するソースドライバの消費電力を低減し、発熱を抑制する手段を提供する。【解決手段】ソース線を介して画像データのデータ信号が各画素に供給される表示装置において、表示装置はソースドライバを有し、各ソース線はソースドライバに電気的に接続され、ソースドライバはソース線を駆動する機能を有する。画像データのデータ信号の変化量が少ない場合、すなわち、ソース線を充放電するための電力が少なくてよい場合、ソースドライバは出力段の見かけ上のトランジスタサイズを小さくし、消費電力を低くすることができる。また、発熱量を少なくすることができる。【選択図】図1

Description

本発明の一形態は、半導体装置に関する。特に、表示装置が有するソースドライバに関する。
なお本発明の一形態は、上記の技術分野に限定されない。本明細書等で開示する発明の技術分野は、物、方法、または、製造方法に関するものである。または、本発明の一形態は、プロセス、マシン、マニュファクチャ、または、組成物(コンポジション・オブ・マター)に関するものである。
そのため、より具体的に本明細書等で開示する本発明の一形態の技術分野としては、半導体装置、表示装置、電子機器、それらの駆動方法、または、それらの製造方法を一例としてあげることができる。なお、本明細書等において半導体装置とは、半導体特性を利用することで機能しうる装置全般を指す。例えば、集積回路、集積回路を備えたチップや、パッケージにチップを収納した電子部品、集積回路を備えた電子機器は、半導体装置の一例である。
テレビジョン(Television:TV)などの表示装置の大画面化に伴い、精細度の高い、すなわち画素数の多い映像を視聴できることが望まれている。そのため、高精細TV放送の実用化が進められており、日本国では、フルハイビジョン(フルHD)の4倍の画素を有するウルトラハイビジョン(「4K解像度」、「4K2K」、「4K」)と呼ばれる高精細TV用の放送サービスが、2015年に開始されている。さらに、ウルトラハイビジョンの4倍の画素を有するスーパーハイビジョン(「8K解像度」、「8K4K」、「8K」)と呼ばれる超高精細TV用の試験放送が、2016年より開始されている。また、スーパーハイビジョンに対応するための電子機器が開発されている(非特許文献1)。
ここで、代表的には、フルハイビジョンと呼ばれる表示装置は1920×1080個の画素を有し、ウルトラハイビジョンと呼ばれる表示装置は3840×2160個の画素を有し、スーパーハイビジョンと呼ばれる表示装置は7680×4320個の画素を有する。
また、表示装置のフレーム周波数を高くすることが望まれている。フレーム周波数は、表示装置が1秒間に表示画像を書き換える回数であり、フレーム周波数を高くすることで、ちらつきを抑え滑らかな動画表示を実現する。フルハイビジョンでは約30Hz(60Hzのインターレース)もしくは約60Hzであるのに対し、スーパーハイビジョンでは120Hzが目標とされている。
国際公開第2010/095306号
S.Kawashima,et al.,"13.3−In. 8K X 4K 664−ppi OLED Display Using CAAC−OS FETs,"SID 2014 DIGEST,pp.627―630.
表示装置の各画素には、ソース線を介して画像データのデータ信号が供給される。各ソース線は、表示装置が有するソースドライバに電気的に接続され、ソースドライバはソース線を駆動する機能を有する。ソースドライバにはIC(Integrated Circuit)が採用され、ドライバICとも呼ばれている。
ここで、フレーム周波数を高くするとソース線を充放電するための時間が短くなり、また、表示装置の画素数を多くすると、ソース線を介して供給するデータ信号のデータ量が増え、ソース線を充放電するための時間が短くなる。短い時間でソース線を充放電するには、ソースドライバの駆動能力を高める必要がある。
また、表示装置の大画面化に伴いソース線が長くなると、ソース線の寄生容量が大きくなり、ソースドライバの駆動能力を高める必要がある。このような場合、ソースドライバの駆動能力を高めるには、ソースドライバの出力段のトランジスタサイズを大きくする必要があるが、消費電力が大きくなることが問題となっている。
ソースドライバの消費電力が大きくなると、発熱量も増えることになる。表示装置の画素数が多くなることでソース線の数が多くなり、ソースドライバの配置密度が上がると、ソースドライバの温度が高くなりすぎる問題が発生する。ソースドライバの消費電力が大きくなるという問題に加えて、ソースドライバの温度に対する配慮も必要である。
例えば、特許文献1には、ソースドライバと画素の間に、ソースドライバの出力信号を時分割して複数の出力端子に分配するスイッチを設けることで、ソースドライバの発熱を抑制する方法が開示されている。しかし、ソースドライバの出力信号を時分割する方法では、ソース線を短い時間で充放電する必要がある表示装置には適さない。
本発明の一形態は、消費電力が低い、新規なソースドライバを提供することを課題の一つとする。または、本発明の一形態は、消費電力が低く、発熱量が少ない、新規なソースドライバを提供することを課題の一つとする。または、本発明の一形態は、消費電力が低い、新規な半導体装置を提供することを課題の一つとする。または、本発明の一形態は、消費電力が低く、発熱量が少ない、新規な半導体装置を提供することを課題の一つとする。または、本発明の一形態は、新規なソースドライバを使用した、表示装置を提供することを課題の一つとする。または、本発明の一形態は、新規なソースドライバを使用した表示装置を有する、電子機器を提供することを課題の一つとする。
なお、本発明の一形態は、必ずしも上記の課題の全てを解決する必要はなく、少なくとも一つの課題を解決できるものであればよい。また、上記の課題の記載は、他の課題の存在を妨げるものではない。これら以外の課題は、明細書、特許請求の範囲、図面などの記載から自ずと明らかになるものであり、明細書、特許請求の範囲、図面などの記載から、これら以外の課題を抽出することが可能である。
本発明の一形態は、データレジスタと、コントローラと、D/Aコンバータと、バッファアンプと、を有する半導体装置である。データレジスタは、第一のデータと、第二のデータとを格納する機能を有し、D/Aコンバータに、第一及び第二のデータを交互に出力する。D/Aコンバータは、データレジスタから入力された、第一又は第二のデータを、アナログ信号に変換する機能を有し、バッファアンプは、アナログ信号を増幅して、事前に定められた負荷を、事前に定められた時間内に、充放電する機能を有する。コントローラは、第一のデータと、第二のデータの変化量を計算し、変化量が、事前に定められた量より小さい場合、バッファアンプが有する、一部のトランジスタを無効とする。
また、本発明の一形態は、画素アレイと、ソースドライバと、を有する表示装置である。画素アレイは、ソース線と、画素とを有し、ソースドライバは、データレジスタと、コントローラと、D/Aコンバータと、バッファアンプとを有する。データレジスタは、第一の画像データと、第二の画像データとを格納する機能を有し、D/Aコンバータに、第一及び第二の画像データを交互に出力する。D/Aコンバータは、データレジスタから入力された、第一又は第二の画像データを、アナログ信号に変換する機能を有し、バッファアンプは、アナログ信号を増幅して、ソース線に、事前に定められた時間内に、供給する機能を有する。コントローラは、第一の画像データと、第二の画像データの変化量を計算し、変化量が、事前に定められた量より小さい場合、バッファアンプが有する、一部のトランジスタを無効とする。
また、上記形態において、画素アレイは、ゲート線を有する。画素は、ソース線に平行な方向と、ゲート線に平行な方向とにマトリクス状に配設され、ソース線に平行な方向に配設された、画素の数は、ゲート線の数のN倍(Nは2以上の整数)であり、ゲート線に平行な方向に配設された、画素の数は、ソース線の数の1/N倍であることを特徴とする。
また、上記形態において、画素は、チャネル形成領域に金属酸化物を含むトランジスタを有する。
また、本発明の一形態は、データレジスタと、コントローラと、D/Aコンバータと、バッファアンプと、を有する半導体装置である。データレジスタは、第一のデータと、第二のデータとを格納する機能を有し、D/Aコンバータに、第一及び第二のデータを交互に出力する。D/Aコンバータは、データレジスタから入力された、第一又は第二のデータを、アナログ信号に変換する機能を有し、バッファアンプは、アナログ信号を増幅して、事前に定められた負荷を、事前に定められた時間内に、充放電する機能を有する。バッファアンプは、第一乃至第六のトランジスタを有し、第一のトランジスタのソースまたはドレインの一方は、第一の電源線に電気的に接続され、第一のトランジスタのソースまたはドレインの他方は、第二のトランジスタのソースまたはドレインの一方と電気的に接続され、第二のトランジスタのソースまたはドレインの他方は、第一の電源線に電気的に接続される。第三のトランジスタのソースまたはドレインの一方は、第一のトランジスタのゲートと電気的に接続され、第三のトランジスタのソースまたはドレインの他方は、第二のトランジスタのゲートと電気的に接続される。第四のトランジスタのソースまたはドレインの一方は、第二の電源線に電気的に接続され、第四のトランジスタのソースまたはドレインの他方は、第一のトランジスタのソースまたはドレインの他方と電気的に接続され、第五のトランジスタのソースまたはドレインの一方は、第二の電源線に電気的に接続され、第五のトランジスタのソースまたはドレインの他方は、第二のトランジスタのソースまたはドレインの一方と電気的に接続される。第六のトランジスタのソースまたはドレインの一方は、第四のトランジスタのゲートと電気的に接続され、第六のトランジスタのソースまたはドレインの他方は、第五のトランジスタのゲートと電気的に接続される。コントローラは、第一のデータと、第二のデータの変化量を計算し、変化量が、事前に定められた量より小さい場合、第二のトランジスタ、第三のトランジスタ、第五のトランジスタ、及び、第六のトランジスタをオフすることで、バッファアンプの充放電する機能の一部を無効とする。
また、上記形態において、バッファアンプは、第七のトランジスタ、及び、第八のトランジスタを有する。第七のトランジスタのソースまたはドレインの一方は、第一の電源線に電気的に接続され、第七のトランジスタのソースまたはドレインの他方は、第二のトランジスタのゲートと電気的に接続され、第八のトランジスタのソースまたはドレインの一方は、第二の電源線に電気的に接続され、第八のトランジスタのソースまたはドレインの他方は、第五のトランジスタのゲートと電気的に接続される。
ソースドライバの出力段のトランジスタの数を、負荷に応じて変化させることで、出力段のトランジスタの見かけ上のサイズを変更し、消費電力を低くすることができる。すなわち、ソース線を充放電するための電力が少なくてよい場合、ソースドライバの出力段のトランジスタサイズを小さくし、消費電力を低くすることができる。
本発明により、ソースドライバの駆動能力を高めながら、消費電力を低くすることができる。また、発熱量を少なくすることができる。すなわち、表示装置の大画面化、画素数の増加、フレーム周波数の増加等に対応できる駆動能力と、低消費電力を両立したソースドライバを提供することができる。ソースドライバの配置密度が上がっても、ソースドライバの温度が高くなりすぎる問題を緩和することができる。
本発明の一形態は、新規な構成のソースドライバを提供することができる。または、新規な構成の半導体装置を提供することができる。または、新規な構成のソースドライバを使用した、表示装置を提供することができる。または、新規な構成のソースドライバを使用した表示装置を有する、電子機器を提供することができる。
なお、本発明の一形態の効果は、上記列挙した効果に限定されない。上記列挙した効果は、他の効果の存在を妨げるものではない。他の効果は、以下の記載で述べる、本項目で言及していない効果である。本項目で言及していない効果は、当業者であれば明細書又は図面等の記載から導き出せるものであり、これらの記載から適宜抽出することができる。なお、本発明の一形態は、上記列挙した効果、および他の効果のうち、少なくとも一つの効果を有するものである。従って本発明の一形態は、場合によっては、上記列挙した効果を有さない場合もある。
表示装置の構成例を示す上面図。 表示装置の構成例を示すブロック図。 表示装置の構成例を示すブロック図。 (A)ソースドライバの構成例を示すブロック図、(B)ソース線を充電する様子を示すグラフ。 バッファアンプの構成例を示す回路図。 コントローラとバッファアンプに関するフローチャート。 (A、B)画素の構成例を示す回路図。 (A、B)画素の構成例を示す断面図。 電子機器の構成を説明する図。
以下、実施の形態について図面を参照しながら説明する。但し、実施の形態は多くの異なる形態で実施することが可能であり、趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは、当業者であれば容易に理解される。従って、本発明は、以下の実施の形態の記載内容に限定して解釈されるものではない。また、以下に示される複数の実施の形態は、適宜組み合わせることが可能である。
なお、実施の形態において説明する表示装置は、画素アレイと、ゲートドライバと、ソースドライバ等によって構成された半導体装置である。したがって、表示装置を半導体装置、電子機器などと言い換える場合がある。
また、図面等において、大きさ、層の厚さ、領域等は、明瞭化のため誇張されている場合がある。よって、必ずしもそのスケールに限定されない。図面は、理想的な例を模式的に示したものであり、図面に示す形状または値などに限定されない。
また、図面等において、同一の要素または同様な機能を有する要素、同一の材質の要素、あるいは同時に形成される要素等には同一の符号を付す場合があり、その繰り返しの説明は省略する場合がある。
また、本明細書等において、「膜」という用語と、「層」という用語とは、互いに入れ替えることが可能である。例えば、「導電層」という用語を、「導電膜」という用語に変更することが可能な場合がある。または、例えば、「絶縁膜」という用語を、「絶縁層」という用語に変更することが可能な場合がある。
また、本明細書等において、「上」や「下」などの配置を示す用語は、構成要素の位置関係が、「直上」または「直下」であることを限定するものではない。例えば、「ゲート絶縁層上のゲート電極」の表現であれば、ゲート絶縁層とゲート電極との間に他の構成要素を含むものを除外しない。
また、本明細書等において、「平行」とは、二つの直線が−10°以上10°以下の角度で配置されている状態をいう。したがって、−5°以上5°以下の場合も含まれる。また、「垂直」とは、二つの直線が80°以上100°以下の角度で配置されている状態をいう。したがって、85°以上95°以下の場合も含まれる。
また、本明細書等において、「第1」、「第2」、「第3」などの序数詞は、構成要素の混同を避けるために付したものであり、数的に限定するものではない。
また、本明細書等において、「電気的に接続」とは、「何らかの電気的作用を有するもの」を介して接続されている場合が含まれる。ここで、「何らかの電気的作用を有するもの」は、接続対象間での電気信号の授受を可能とするものであれば、特に制限を受けない。例えば、「何らかの電気的作用を有するもの」には、電極や配線をはじめ、トランジスタなどのスイッチング素子、抵抗素子、インダクタ、容量素子、その他の各種機能を有する素子などが含まれる。
また、本明細書等において、「電圧」とは、ある電位と基準の電位(例えば、グラウンド電位)との電位差のことを示す場合が多い。よって、電圧と電位差とは言い換えることができる。
また、本明細書等において、トランジスタとは、ゲートと、ドレインと、ソースとを含む、少なくとも三つの端子を有する素子である。そして、ドレイン(ドレイン端子、ドレイン領域、またはドレイン電極)とソース(ソース端子、ソース領域、またはソース電極)の間にチャネル領域を有しており、チャネル領域を介して、ソースとドレインとの間に電流を流すことができるものである。なお、本明細書等において、チャネル領域とは、電流が主として流れる領域をいう。
また、ソースやドレインの機能は、異なる極性のトランジスタを採用する場合や、回路動作において電流の方向が変化する場合などには入れ替わることがある。このため、本明細書等においては、ソースやドレインの用語は、入れ替えて用いることができるものとする。
また、本明細書等において、特に断りがない場合、オフ電流とは、トランジスタがオフ状態(非導通状態、遮断状態、ともいう)にあるときのドレイン電流をいう。オフ状態とは、特に断りがない場合、nチャネル型トランジスタでは、ソースに対するゲートの電圧Vgsがしきい値電圧Vthよりも低い状態、pチャネル型トランジスタでは、ソースに対するゲートの電圧Vgsがしきい値電圧Vthよりも高い状態をいう。つまり、nチャネル型のトランジスタのオフ電流とは、ソースに対するゲートの電圧Vgsがしきい値電圧Vthよりも低いときのドレイン電流、という場合がある。
上記オフ電流の説明において、ドレインをソースと読み替えてもよい。つまり、オフ電流は、トランジスタがオフ状態にあるときのソース電流をいう場合がある。
また、本明細書等では、オフ電流と同じ意味で、リーク電流と記載する場合がある。また、本明細書等において、オフ電流とは、トランジスタがオフ状態にあるときに、ソースとドレインの間に流れる電流を指す場合がある。
また、本明細書等において、金属酸化物(metal oxide)とは、広い表現での金属の酸化物である。金属酸化物は、酸化物絶縁体、酸化物導電体(透明酸化物導電体を含む)、酸化物半導体(Oxide Semiconductorまたは単にOSともいう)などに分類される。例えば、トランジスタの活性層に金属酸化物を用いた場合、当該金属酸化物を酸化物半導体と呼称する場合がある。つまり、金属酸化物が増幅作用、整流作用、及びスイッチング作用の少なくとも1つを有する場合、当該金属酸化物を、金属酸化物半導体(metal oxide semiconductor)、略してOSと呼ぶことができる。また、OSトランジスタ、またはOS FETと記載する場合においては、金属酸化物または酸化物半導体を有するトランジスタと換言することができる。
(実施の形態1)
本実施の形態では、画素アレイと、ゲートドライバと、ソースドライバと、を有する表示装置について説明する。
<表示装置>
図1は、表示装置の構成例を示す上面図である。
表示装置100は、画素アレイ101、ゲートドライバ102、ゲートドライバ103、端子104a乃至104d、ソースドライバ105a乃至105f、および、ソースドライバ106a乃至106fを有する。
画素アレイ101は、複数の画素10を有し、それぞれの画素10はトランジスタを用いて駆動されるアクティブ型の素子である。また、画素アレイ101は、表示装置100の表示領域を形成し、画像を表示する機能を有する。画素10のより具体的な構成例については、実施の形態2にて説明する。
ゲートドライバ102およびゲートドライバ103(以下、「ゲートドライバ102、103」と表記する)は、画素10を選択するためのゲート線を駆動する機能を有する。ゲートドライバ102、103は、どちらか一方のみでもよい。なお、図1の例では、ゲートドライバ102、103は、画素アレイ101と同じ基板上に設けられている例を示しているが、ゲートドライバ102、103を専用ICとすることもできる。
ソースドライバ105a乃至105fおよびソースドライバ106a乃至106fは、画素10にデータ信号を供給するソース線を駆動する機能を有する。ソースドライバ105a乃至105fおよびソースドライバ106a乃至106fは、ソースドライバ105a乃至105fのみでもよいし、ソースドライバ106a乃至106fのみでもよい。
ソースドライバ105a乃至105fおよびソースドライバ106a乃至106fにはICが採用され、図1の例では、COG(Chip on Glass)方式で実装されているが、実装方式に特段の制約はなく、COF(Chip on Flexible)方式、TAB(Tape Automated Bonding)方式などでもよい。
なお、図1では、表示装置100の一辺に6個のソースドライバが実装された例を示しているが、ソースドライバの数に制約はなく、画素アレイ101の画素数やソースドライバの出力端子数等に応じて設ければよい。
<画素アレイ1>
図2は、表示装置100の構成例を示すブロック図である。
画素アレイ101は、複数の画素10(1,1)乃至画素10(m,n)と、ソース線SL(1)乃至ソース線SL(m)と、ゲート線GL(1)乃至ゲート線GL(n)を有する。ここで、mおよびnは1以上の整数であり、iは1以上m以下の整数であり、jは1以上n以下の整数である。なお、図2において、電源線や容量を形成するための定電位線等は省略している。
ゲートドライバ102、103は、ゲート線GL(1)乃至ゲート線GL(n)を介して画素アレイ101と電気的に接続される。ソースドライバ105a乃至105fおよびソースドライバ106a乃至106fは、ソース線SL(1)乃至ソース線SL(m)を介して画素アレイ101と電気的に接続される。なお、図2では、ソースドライバ105a乃至105fをまとめてソースドライバ105、ソースドライバ106a乃至106fをまとめてソースドライバ106、と表記している。
矢印R1で示す方向に配設される一群の画素10(1,j)乃至画素10(m,j)は、ゲート線GL(j)と電気的に接続される。ゲートドライバ102、103は、ゲート線GL(j)を駆動し、画素10(1,j)乃至画素10(m,j)を選択する。
矢印C1で示す方向に配設される一群の画素10(i,1)乃至画素10(i,n)は、ソース線SL(i)と電気的に接続される。ソースドライバ105およびソースドライバ106(以下、「ソースドライバ105、106」と表記する)は、ソース線SL(1)乃至ソース線SL(m)を介して、画像データのデータ信号を画素10(1,j)乃至画素10(m,j)に供給する。この動作を、ゲート線GL(1)からゲート線GL(n)まで繰り返すことで、表示装置100は画素アレイ101に画像を表示することができる。
画素10には、液晶素子、電子ペーパー、有機EL(Electro Luminescent)素子、QLED(Quantum−dot Light Emitting Diode)等、様々な表示素子を適用することができる。
<画素アレイ2>
次に、表示装置100について、図2とは異なる構成例を、図3に示す表示装置110を用いて説明する。表示装置110は、表示装置100と同じ画素数を有するが、ソース線およびゲート線の数が異なる。
表示装置110が有する画素アレイ101は、複数の画素10(1,1)乃至画素10(m,n)と、ソース線SL(1)乃至ソース線SL(2m)と、ゲート線GL(1)乃至ゲート線GL(n/2)を有する。ここで、mおよびnは1以上の整数であり、iは1以上m以下の整数であり、jは1以上n/2以下の整数であり、電源線や容量を形成するための定電位線等は省略している。
ゲートドライバ102、103は、ゲート線GL(1)乃至ゲート線GL(n/2)を介して画素アレイ101と電気的に接続される。ソースドライバ105、106は、ソース線SL(1)乃至ソース線SL(2m)を介して画素アレイ101と電気的に接続される。
矢印R1で示す方向に配設される一群の画素10(1,2j−1)乃至画素10(m,2j−1)および画素10(1,2j)乃至画素10(m,2j)は、ゲート線GL(j)と電気的に接続される。ゲートドライバ102、103は、ゲート線GL(j)を駆動し、画素10(1,2j−1)乃至画素10(m,2j−1)および画素10(1,2j)乃至画素10(m,2j)を選択する。
矢印C1で示す方向に配設される一群の画素10(i,1)乃至画素10(i,n)においては、画素10(i,2j−1)はソース線SL(2i−1)と電気的に接続され、画素10(i,2j)はソース線SL(2i)と電気的に接続される。
ソースドライバ105、106は、ソース線SL(1)乃至ソース線SL(2m)を介して、画像データのデータ信号を、画素10(1,2j−1)乃至画素10(m,2j−1)および画素10(1,2j)乃至画素10(m,2j)に供給する。この動作を、ゲート線GL(1)からゲート線GL(n/2)まで繰り返すことで、表示装置110は画素アレイ101に画像を表示することができる。
ここで、表示装置110は、表示装置100に比べてゲート線の数が少ないため、1本のゲート線が画素を選択する時間を長くすることができる。つまり、ソース線を充放電するための時間を長くすることができる。逆に、ソース線の数は多いため、ソースドライバ105、106の出力端子数を増やす必要がある。また、画素10において、表示素子が占める割合が小さくなる場合がある。
このように、表示装置110に示される構成例は、表示装置の大画面化に伴いソース線の寄生容量が大きくなった場合、表示装置の画素数増加に伴いソース線を充放電するための時間が短くなった場合、表示装置のフレーム周波数増加に伴いソース線を充放電するための時間が短くなった場合、などに有効である。特に、ウルトラハイビジョン(3840×2160)、スーパーハイビジョン(7680×4320)等の高精細表示装置に有効な構成例である。
表示装置110は、表示装置100に比べてゲート線の数が1/2、ソース線の数が2倍の例を示したが、この限りではなく、様々な組み合わせが考えられる。
なお、図1乃至図3において、画素10は最小の表示単位を示している。つまり、表示装置100および表示装置110が、RGB(赤、緑、青)の画素を有するフルハイビジョン(1920×1080)の場合、画素アレイ101は、1920×1080×3個の画素10を有する。表示装置100および表示装置110における画素の構成はこの限りではなく、例えば、RGBW(赤、緑、青、白)の画素を有していてもよいし、RGBY(赤、緑、青、黄)の画素を有していてもよい。様々な組み合わせが考えられる。
<ソースドライバ>
図4(A)に示すブロック図は、ソースドライバ105a乃至105fおよびソースドライバ106a乃至106fに適用可能な、ソースドライバの構成例である。
図4(A)に示すソースドライバ105aは、インターフェース22、データレジスタ23、D/Aコンバータ(Digital to Analog Converter)24、バッファアンプ25、コントローラ26を有する。
ソースドライバ105aは、アプリケーションプロセッサ等外部の半導体装置21から、画像データや制御信号等が入力され、ソース線と電気的に接続された出力端子27へデータ信号を出力する。
インターフェース22には、LVDS(Low−Voltage Differential Signaling)、MIPI(Mobile Industry Processor Interface)、SPI(Serial Peripheral Interface)等を用いることができ、入力された画像データは、シリアル−パラレル変換回路等を通してデータレジスタ23に保存される。
データレジスタ23は、出力端子27の端子数分の画像データに対して、少なくとも2倍の画像データを保存する機能を有する。コントローラ26は、出力端子27のそれぞれの出力端子に対し、前回出力したデータ信号と今回出力するデータ信号との差分を計算する機能を有する。
D/Aコンバータ24には、抵抗ラダー型、抵抗ストリング型、容量アレイ型、電流ソース型、ΔΣ(デルタ−シグマ)型等を用いることができる。画像データは、D/Aコンバータ24でアナログ信号に変換された後、バッファアンプ25で増幅され、データ信号として出力端子27から出力される。
次に、バッファアンプ25の構成例を示す回路図を、図5に示す。
バッファアンプ25は、図5に示す回路30を、出力端子27の端子数分有する。図5に示す回路30は、D/Aコンバータ24で変換されたアナログ信号の一つが入力端子INに入力され、出力端子OUTより、ソースドライバ105aが有する出力端子27の一つに出力する。
回路30は、トランジスタTr11乃至トランジスタTr38を有する。VDDは高電位電源であり、VBIAS1乃至VBIAS4、VPCAS、およびVNCASには、制御信号が入力される。入力端子SWには、コントローラ26からの制御信号が入力される。コントローラ26は、入力端子SWに、前回出力したデータ信号と今回出力するデータ信号との差分が大きい場合はHighを出力し、前記差分が小さい場合はLowを出力する。
回路30は、出力端子27を介して電気的に接続されたソース線を、規定時間内に充放電できるよう増幅する機能を有する。ソース線を規定時間内に充放電するためには、出力段のトランジスタが重要であるが、回路30において出力段のトランジスタは、トランジスタTr32およびTr34(pチャネル型トランジスタ)、トランジスタTr35およびTr37(nチャネル型トランジスタ)である。
次に、バッファアンプ25が有する回路30が、ソース線を充電する様子を、図4(B)のグラフに示す。
図4(B)は、画素アレイ101が有するソース線の一本を、回路30が充電する様子を示したグラフである。横軸は時間、縦軸はソース線の電位であり、1Vから10Vへ充電する場合と、1Vから5.5Vへ充電する場合を示している。
ΔVは、設計基準で定められた充電率を満たす電位差であり、最も時間を必要とする充放電においても規定時間内に、目標電位からのずれがΔV以内となるように、回路30は設計される。図4(B)において、最も時間を必要とする充放電は1Vから10Vへ充電する場合であり、規定時間がt1(s)であるとする。
前記条件において設計された回路30が1Vから5.5Vへ充電する場合、出力段のトランジスタが同じであれば、5.5VからのずれがΔV以内となるまでの時間はt1(s)よりも短い。この時間をt2(s)とする。つまり、1Vから5.5Vへ充電する場合、t1−t2(s)は充電する必要のない時間となる。しかし、t1−t2(s)の間も、回路30の出力段のトランジスタは、pチャネル型トランジスタとnチャネル型トランジスタがバランスをとりながら動作しているため、pチャネル型トランジスタからnチャネル型トランジスタへ貫通電流が流れてしまう。
そのため、コントローラ26は、前回出力したデータ信号と今回出力するデータ信号との差分が小さい場合(図4(B)において1Vから5.5Vへ充電する場合)、Lowを出力する。コントローラ26がLowを出力すると、回路30のトランジスタTr34およびTr37はOFFとなる(図5参照)。この場合、t2(s)は長く(t1(s)へ近づく)なるが、トランジスタTr34およびTr37がOFFであるため、回路30の出力段のトランジスタが流す貫通電流を少なくすることができる。
なお、図5において、トランジスタTr31およびTr38はトランジスタTr34およびTr37をOFFさせるために設けられ、トランジスタTr33およびTr36はトランジスタTr34およびTr37の制御信号を伝達もしくは遮断するために設けられる。また、トランジスタTr31とTr33、Tr34の組み合わせ、および、トランジスタTr38とTr36、Tr37の組み合わせを、複数設けてもよい。
また、コントローラ26は、D/Aコンバータ24で変換される前のデジタル信号を参照しているため、一般的な論理回路で形成することができる。例えば、画像データがNビットのとき、Mビット以上の上位ビットに変化があるとき、コントローラ26はHighを出力すると決めることができる。ここで、MおよびNは1以上の整数であり、M≦Nである。
より具体的には、画像データが8ビットのとき、最上位ビットに変化があるときコントローラ26はHighを出力すると決めると、画像データが’00000001’から’00001000’に変化するときコントローラ26はLowを出力し、画像データが’00000001’から’10000000’に変化するときコントローラ26はHighを出力する。このように決めることで、コントローラ26は、バッファアンプ25の最大出力振幅の約半分以上の振幅でソース線の充放電が必要な場合、Highを出力する。
<フローチャート>
コントローラ26とバッファアンプ25に関するフローチャートを、図6に示す。
ソースドライバ105aは、処理を開始する(ステップS11)。コントローラ26は、バッファアンプ25が有する回路30の入力端子SWをLowに設定する(ステップS12)。
コントローラ26は、Nビットの画像データに対して、Mビット以上の上位ビット(MからNビット目)に変化があるか判断する(ステップS13)。Mビット以上の上位ビットに変化がある場合、コントローラ26は回路30の入力端子SWをHighに設定する(ステップS14)。
バッファアンプ25は、出力端子27を介して電気的に接続されたソース線を充放電する(ステップS15)。コントローラ26は回路30の入力端子SWをLowに設定する(ステップS16)。
また、ステップS13において、Mビット以上の上位ビットに変化がない場合、回路30の入力端子SWはLowのまま、バッファアンプ25はソース線を充放電する(ステップS17)。
ソース線の充放電が終わると、動作を続けるか否かの判断を行い(ステップS18)、動作を続ける場合、ステップS13に戻る。動作を続けない場合、ソースドライバ105aは、処理を終了する(ステップS19)。
このように、データレジスタ23に保存された画像データを参照することで、ソース線に出力するデータ信号の変化量が少ない場合、ソースドライバの出力段のトランジスタサイズを小さくすることができる。出力段のトランジスタサイズを小さくすることで、ソースドライバの消費電力を低減し、発熱量を少なくすることができる。表示装置の大画面化、高精細化、高フレーム周波数に対応した、駆動能力の高いソースドライバにおいて、消費電力、発熱量の問題を緩和することができる。
なお、本実施の形態は、本明細書で示す他の実施の形態と適宜組み合わせて実施することができる。
(実施の形態2)
本実施の形態では、上記実施の形態に記載の画素アレイ101に適用可能な画素10について、図7および図8を用いて説明を行う。
<画素>
図7(A)に、表示素子として発光素子を用いた画素10の構成例を示す。図7(A)に示す画素10は、トランジスタTr41、Tr42、容量素子C41、発光素子LEを有する。なお、ここではトランジスタTr41、Tr42をnチャネル型としているが、トランジスタの極性は適宜変更することができる。
トランジスタTr41のゲートはゲート線GLと電気的に接続され、ソース又はドレインの一方はトランジスタTr42のゲート、および容量素子C41の一方の電極と電気的に接続され、ソース又はドレインの他方はソース線SLと電気的に接続されている。トランジスタTr42のソース又はドレインの一方は容量素子C41の他方の電極、および発光素子LEの一方の電極と電気的に接続され、ソース又はドレインの他方は電位Vaが供給される配線と電気的に接続されている。発光素子LEの他方の電極は、電位Vcが供給される配線と電気的に接続されている。
トランジスタTr41のソース又はドレインの一方、トランジスタTr42のゲートおよび容量素子C41の一方の電極と電気的に接続されたノードを、ノードN41とする。また、トランジスタTr42のソース又はドレインの一方および容量素子C41の他方の電極と電気的に接続されたノードを、ノードN42とする。
ここでは、電位Vaを高電源電位とし、電位Vcを低電源電位とした場合について説明する。電位Vaおよび電位Vcは、それぞれ複数の画素10で共通の電位とすることができる。また、容量素子C41は、ノードN41の電位を保持するための保持容量としての機能を有する。
トランジスタTr41は、ソース線SLの電位のノードN41への供給を制御する機能を有する。具体的には、ゲート線GLの電位を制御してトランジスタTr41をオン状態とすることにより、データ信号に対応するソース線SLの電位がノードN41に供給され、画素10の書き込みが行われる。その後、ゲート線GLの電位を制御してトランジスタTr41をオフ状態とすることにより、ノードN41の電位が保持される。
そして、ノードN41、N42の電位差に応じて、トランジスタTr42のソースとドレインの間に流れる電流が制御され、発光素子LEが当該電流に応じた輝度で発光する。これにより、画素10の階調を制御することができる。なお、トランジスタTr42は飽和領域で動作させることが好ましい。
また、図7(B)に、表示素子として液晶素子を用いた画素10の構成例を示す。図7(B)に示す画素10は、トランジスタTr43、容量素子C42、液晶素子LCを有する。なお、ここでは、トランジスタTr43をnチャネル型としているが、トランジスタの極性は適宜変更することができる。
トランジスタTr43のゲートはゲート線GLと電気的に接続され、ソース又はドレインの一方は液晶素子LCの一方の電極、および容量素子C42の一方の電極と電気的に接続され、ソース又はドレインの他方はソース線SLと電気的に接続されている。液晶素子LCの他方の電極は、電位Vcomが供給される配線と電気的に接続されている。容量素子C42の他方の電極は、所定の電位が供給される配線と電気的に接続されている。
トランジスタTr43のソース又はドレインの一方、液晶素子LCの一方の電極および容量素子C42の一方の電極と接続されたノードを、ノードN43とする。
電位Vcomは、複数の画素10で共通の電位とすることができる。なお、電位Vcomと、容量素子C42の他方の電極と電気的に接続された配線の電位とは、同じ電位であってもよい。また、容量素子C42は、ノードN43の電位を保持するための保持容量としての機能を有する。
トランジスタTr43は、ソース線SLの電位のノードN43への供給を制御する機能を有する。具体的には、ゲート線GLの電位を制御してトランジスタTr43をオン状態とすることにより、データ信号に対応するソース線SLの電位がノードN43に供給され、画素10の書き込みが行われる。その後、ゲート線GLの電位を制御してトランジスタTr43をオフ状態とすることにより、ノードN43の電位が保持される。
液晶素子LCは、一対の電極と、一対の電極間の電圧が印加される液晶材料を含んだ液晶層と、を有する。液晶素子LCに含まれる液晶分子の配向は、一対の電極間に印加される電圧の値に応じて変化し、これにより液晶層の透過率が変化する。そのため、ソース線SLからノードN43に供給する電位を制御することにより、画素10の階調を制御することができる。
上記の動作を、画素アレイ101が有するすべてのゲート線GLに対して行うことにより、1フレーム分の画像を表示することができる。さらに、この動作を1秒間に60回行うことにより、すなわち、1秒間に60回画像を書き換えることにより、フレーム周波数が60Hzである表示装置を実現することができる。
なお、ゲート線GLの駆動には、プログレッシブ方式を用いてもよいし、インターレース方式を用いてもよい。また、ソース線SLへのデータ信号の供給は、ソース線SLに順次データ信号を供給する点順次駆動を行ってもよいし、全てのソース線SLに一斉にデータ信号を供給する線順次駆動を行ってもよい。また、複数のソース線SLごとにデータ信号を供給してもよい。
<トランジスタ>
画素10が有するトランジスタに用いられる半導体としては、シリコン、ゲルマニウムなどの第14族の元素、ガリウムヒ素などの化合物半導体、有機半導体、金属酸化物などを用いることができる。また、半導体は、非単結晶半導体(非晶質半導体、微結晶半導体、多結晶半導体など)であってもよいし、単結晶半導体であってもよい。
画素10が有するトランジスタは、チャネル形成領域に非晶質半導体、特に、水素化アモルファスシリコン(a−Si:H)を含むことが好ましい。非晶質半導体を用いたトランジスタは、基板の大面積化に対応することが容易であるため、大画面の表示装置を作製する場合に好適である。
また、画素10が有するトランジスタには、チャネル形成領域に金属酸化物を含むトランジスタ(OSトランジスタ)を用いることもできる。OSトランジスタは、水素化アモルファスシリコンを用いたトランジスタと比較して電界効果移動度が高く、また、多結晶シリコンを用いたトランジスタなどで必要であった結晶化の工程が不要である。
また、OSトランジスタはオフ電流が極めて小さいため、トランジスタTr41(またはトランジスタTr43)としてOSトランジスタを用いる場合、画素10にデータ信号を長期間にわたって保持することができる。これにより、画素アレイ101に表示される画像に変化がない期間、又は変化が一定以下である期間において、データ信号の更新頻度を低く設定することができる。つまり、一時的にフレーム周波数を低くすることができる。
データ信号の更新頻度は、例えば、0.1秒間に1回以下、又は1秒間に1回以下、又は10秒間に1回以下などに設定することができる。特に、ウルトラハイビジョン、又はスーパーハイビジョンなど画素10が多数設けられる場合、データ信号の更新頻度を低くすることで、効果的に消費電力を低減することができる。
<断面図>
画素アレイ101および画素10の具体的な構成例について、図8(A)および(B)に示す断面図を用いて説明する。なお、図8(A)および(B)に示す断面図は、表示素子として発光素子、特に有機EL素子を用いた例である。
基板301上に設けられた画素10は、トランジスタTr42(図7(A)参照)を有している。また、トランジスタTr42は、絶縁層302上に設けられている。また、トランジスタTr42は、絶縁層302上に設けられた電極331を有し、電極331上に絶縁層303が形成されている。絶縁層303上に半導体層332が設けられている。半導体層332上に電極333及び電極334が設けられ、電極333及び電極334上に絶縁層305及び絶縁層306が設けられ、絶縁層305及び絶縁層306上に電極335が設けられている。
トランジスタTr42において、電極331はゲート電極としての機能を有し、電極333はソース電極又はドレイン電極の一方としての機能を有し、電極334はソース電極又はドレイン電極の他方としての機能を有し、電極335はバックゲート電極としての機能を有する。
トランジスタTr42はボトムゲート構造であり、かつバックゲートを有することで、オン電流を増大させることができる。また、トランジスタの閾値を制御することができる。なお、電極335は、製造工程を簡略化するため、場合によっては省略してもよい。
トランジスタに用いる半導体材料として、トランジスタTr42のチャネル形成領域に金属酸化物を含むトランジスタ(OSトランジスタ)を用いた場合、金属酸化物は、例えば少なくともインジウム、亜鉛及びM(アルミニウム、チタン、ガリウム、ゲルマニウム、イットリウム、ジルコニウム、ランタン、セリウム、スズ、ネオジムまたはハフニウム等の金属)を含むIn−M−Zn系酸化物で表記される材料を含むことが好ましい。また、該金属酸化物を用いたトランジスタの電気特性のばらつきを減らすため、それらと共に、スタビライザーを含むことが好ましい。
スタビライザーとしては、例えば、ガリウム、スズ、ハフニウム、アルミニウム、またはジルコニウム等がある。また、他のスタビライザーとしては、ランタノイドである、ランタン、セリウム、プラセオジム、ネオジム、サマリウム、ユウロピウム、ガドリニウム、テルビウム、ジスプロシウム、ホルミウム、エルビウム、ツリウム、イッテルビウム、ルテチウム等がある。
半導体層を構成する金属酸化物として、例えば、In−Ga−Zn系酸化物、In−Al−Zn系酸化物、In−Sn−Zn系酸化物、In−Hf−Zn系酸化物、In−La−Zn系酸化物、In−Ce−Zn系酸化物、In−Pr−Zn系酸化物、In−Nd−Zn系酸化物、In−Sm−Zn系酸化物、In−Eu−Zn系酸化物、In−Gd−Zn系酸化物、In−Tb−Zn系酸化物、In−Dy−Zn系酸化物、In−Ho−Zn系酸化物、In−Er−Zn系酸化物、In−Tm−Zn系酸化物、In−Yb−Zn系酸化物、In−Lu−Zn系酸化物、In−Sn−Ga−Zn系酸化物、In−Hf−Ga−Zn系酸化物、In−Al−Ga−Zn系酸化物、In−Sn−Al−Zn系酸化物、In−Sn−Hf−Zn系酸化物、In−Hf−Al−Zn系酸化物を用いることができる。
なお、ここで、In−Ga−Zn系酸化物とは、InとGaとZnを主成分として有する酸化物という意味であり、InとGaとZnの比率は問わない。また、InとGaとZn以外の金属元素が入っていてもよい。
また、半導体層と導電層は、上記酸化物のうち同一の金属元素を有していてもよい。半導体層と導電層を同一の金属元素とすることで、製造コストを低減させることができる。例えば、同一の金属組成の金属酸化物ターゲットを用いることで、製造コストを低減させることができる。また、半導体層と導電層を加工する際のエッチングガスまたはエッチング液を共通して用いることができる。ただし、半導体層と導電層は、同一の金属元素を有していても、組成が異なる場合がある。例えば、トランジスタ及び容量素子の作製工程中に、膜中の金属元素が脱離し、異なる金属組成となる場合がある。
半導体層を構成する金属酸化物は、エネルギーギャップが2eV以上、好ましくは2.5eV以上、より好ましくは3eV以上であることが好ましい。このように、エネルギーギャップの広い金属酸化物を用いることで、トランジスタのオフ電流を低減することができる。
半導体層を構成する金属酸化物がIn−M−Zn酸化物の場合、In−M−Zn酸化物を成膜するために用いるスパッタリングターゲットの金属元素の原子数比は、In≧M、Zn≧Mを満たすことが好ましい。このようなスパッタリングターゲットの金属元素の原子数比として、In:M:Zn=1:1:1、In:M:Zn=1:1:1.2、In:M:Zn=3:1:2、In:M:Zn=4:2:4.1等が好ましい。なお、成膜される半導体層の原子数比はそれぞれ、誤差として上記のスパッタリングターゲットに含まれる金属元素の原子数比のプラスマイナス40%の変動を含む。
半導体層には、キャリア密度の低い金属酸化物を用いることが好ましい。例えば、半導体層は、キャリア密度が1×1017/cm以下、好ましくは1×1015/cm以下、さらに好ましくは1×1013/cm以下、より好ましくは1×1011/cm以下、さらに好ましくは1×1010/cm未満であり、1×10−9/cm以上のキャリア密度の金属酸化物を用いることができる。このような半導体層は、不純物濃度が低く、欠陥準位密度が低いため、安定な特性を有する。
なお、これらに限られず、必要とするトランジスタの半導体特性及び電気特性(電界効果移動度、しきい値電圧等)に応じて適切な組成のものを用いればよい。また、必要とするトランジスタの半導体特性を得るために、半導体層のキャリア密度や不純物濃度、欠陥密度、金属元素と酸素の原子数比、原子間距離、密度等を適切なものとすることが好ましい。
半導体層を構成する金属酸化物において、第14族元素の一つであるシリコンや炭素が含まれると、半導体層において酸素欠損が増加し、n型化してしまう場合がある。このため、半導体層におけるシリコンや炭素の濃度(二次イオン質量分析法により得られる濃度)を、2×1018atoms/cm以下、好ましくは2×1017atoms/cm以下とすることが好ましい。
また、アルカリ金属及びアルカリ土類金属は、金属酸化物と結合するとキャリアを生成する場合があり、トランジスタのオフ電流が増大してしまうことがある。このため半導体層における二次イオン質量分析法により得られるアルカリ金属またはアルカリ土類金属の濃度を、1×1018atoms/cm以下、好ましくは2×1016atoms/cm以下にすることが好ましい。
また、金属酸化物は、例えば非単結晶構造でもよい。非単結晶構造は、例えば、多結晶構造、微結晶構造、または非晶質構造を含む。非単結晶構造において、非晶質構造は最も欠陥準位密度が高い。
非晶質構造の金属酸化物は、例えば、原子配列が無秩序であり、結晶成分を有さない。または、非晶質構造の酸化物膜は、例えば、完全な非晶質構造であり、結晶部を有さない。
なお、金属酸化物が、非晶質構造の領域、微結晶構造の領域、多結晶構造の領域、単結晶構造の領域のうち、二種以上を有する混合膜であってもよい。混合膜は、例えば上述した領域のうち、いずれか二種以上の領域を含む単層構造、または積層構造を有する場合がある。
上記の半導体材料は、トランジスタTr42の他、図7(A)におけるトランジスタTr41、図7(B)におけるトランジスタTr43に用いることもできる。
また、画素10は、容量素子C41を有する。容量素子C41は、電極334と電極336が絶縁層303を介して重なる領域を有する。電極336は、電極331と同じ材料から形成されている。
図8(A)および(B)は、表示素子として発光素子、特に有機EL素子を用いた例であるが、EL素子は有機EL素子と無機EL素子に区別されるため、説明する。
有機EL素子は、電圧を印加することにより、一方の電極から電子、他方の電極から正孔がそれぞれEL層に注入される。そして、それらキャリア(電子および正孔)が再結合することにより、発光性の有機化合物が励起状態を形成し、その励起状態が基底状態に戻る際に発光する。このようなメカニズムから、このような発光素子は、電流励起型の発光素子と呼ばれる。なお、EL層は、発光性の化合物以外に、正孔注入性の高い物質、正孔輸送性の高い物質、正孔ブロック材料、電子輸送性の高い物質、電子注入性の高い物質、またはバイポーラ性の物質(電子輸送性及び正孔輸送性が高い物質)などを有していてもよい。EL層は、蒸着法(真空蒸着法を含む)、転写法、印刷法、インクジェット法、塗布法などの方法で形成することができる。
無機EL素子は、その素子構成により、分散型無機EL素子と薄膜型無機EL素子とに分類される。分散型無機EL素子は、発光材料の粒子をバインダ中に分散させた発光層を有するものであり、発光メカニズムはドナー準位とアクセプター準位を利用するドナー−アクセプター再結合型発光である。薄膜型無機EL素子は、発光層を誘電体層で挟み込み、さらにそれを電極で挟んだ構造であり、発光メカニズムは金属イオンの内殻電子遷移を利用する局在型発光である。
図8(A)において、発光素子LEは、画素10に設けられたトランジスタTr42と接続されている。なお、発光素子LEは、電極層341、発光層342、電極層343の積層によって構成されているが、この構成に限定されない。発光素子LEから取り出す光の方向などに合わせて、発光素子LEの構成は適宜変えることができる。
隔壁344は、有機絶縁材料、又は無機絶縁材料を用いて形成する。特に感光性の樹脂材料を用い、電極層341上に開口部を形成し、その開口部の側面が連続した曲率を持って形成される傾斜面となるように形成することが好ましい。
発光層342は、単数の層で構成されていても、複数の層が積層されるように構成されていてもどちらでも良い。
発光素子LEに酸素、水素、水分、二酸化炭素等が侵入しないように、電極層343および隔壁344上に保護層を形成してもよい。保護層としては、窒化シリコン、窒化酸化シリコン、酸化アルミニウム、窒化アルミニウム、酸化窒化アルミニウム、窒化酸化アルミニウム、DLC(Diamond Like Carbon)などを形成することができる。また、基板301、基板312、及びシール材311によって封止された空間には充填材345が設けられ密封されている。このように、外気に曝されないように気密性が高く、脱ガスの少ない保護フィルム(貼り合わせフィルム、紫外線硬化樹脂フィルム等)やカバー材でパッケージング(封入)することが好ましい。
充填材345としては窒素やアルゴンなどの不活性な気体の他に、紫外線硬化樹脂または熱硬化樹脂を用いることができ、PVC(ポリビニルクロライド)、アクリル樹脂、ポリイミド、エポキシ樹脂、シリコーン樹脂、PVB(ポリビニルブチラル)またはEVA(エチレンビニルアセテート)などを用いることができる。また、充填材345に乾燥剤が含まれていてもよい。
シール材311には、ガラスフリットなどのガラス材料や、二液混合型の樹脂などの常温で硬化する硬化樹脂、光硬化性の樹脂、熱硬化性の樹脂などの樹脂材料を用いることができる。また、シール材311に乾燥剤が含まれていてもよい。
また、必要であれば、発光素子の射出面に偏光板、又は円偏光板(楕円偏光板を含む)、位相差板(λ/4板、λ/2板)、カラーフィルタなどの光学フィルムを適宜設けてもよい。また、偏光板又は円偏光板に反射防止膜を設けてもよい。例えば、表面の凹凸により反射光を拡散し、映り込みを低減できるアンチグレア処理を施すことができる。
また、発光素子をマイクロキャビティ構造とすることで、色純度の高い光を取り出すことができる。また、マイクロキャビティ構造とカラーフィルタを組み合わせることで、映り込みが低減し、表示画像の視認性を高めることができる。
電極層341、電極層343は、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、インジウム錫酸化物、酸化チタンを含むインジウム錫酸化物、インジウム亜鉛酸化物、酸化ケイ素を添加したインジウム錫酸化物などの透光性を有する導電性材料を用いることができる。
また、電極層341、電極層343はタングステン(W)、モリブデン(Mo)、ジルコニウム(Zr)、ハフニウム(Hf)、バナジウム(V)、ニオブ(Nb)、タンタル(Ta)、クロム(Cr)、コバルト(Co)、ニッケル(Ni)、チタン(Ti)、白金(Pt)、アルミニウム(Al)、銅(Cu)、銀(Ag)などの金属、またはその合金、もしくはその金属窒化物から一種以上を用いて形成することができる。
また、電極層341、電極層343として、導電性高分子(導電性ポリマーともいう)を含む導電性組成物を用いて形成することができる。導電性高分子としては、いわゆるπ電子共役系導電性高分子を用いることができる。例えば、ポリアニリンまたはその誘導体、ポリピロールまたはその誘導体、ポリチオフェンまたはその誘導体、もしくは、アニリン、ピロールおよびチオフェンの2種以上からなる共重合体またはその誘導体等が挙げられる。
発光素子LEが光を外部に取り出すため、少なくとも電極層341または電極層343の一方が透明であればよい。表示装置は、光の取り出し方によって、上面射出(トップエミッション)構造と、下面射出(ボトムエミッション)構造と、両面射出(デュアルエミッション)構造に分類される。上面射出構造は、基板312側から光を取り出す場合をいう。下面射出構造は、基板301側から光を取り出す場合をいう。両面射出構造は、基板312側と基板301側の両方から光を取り出す場合をいう。例えば、上面射出構造の場合、電極層343を透明にすればよい。例えば、下面射出構造の場合、電極層341を透明にすればよい。例えば、両面射出構造の場合、電極層341及び電極層343を透明にすればよい。
図8(B)は、図8(A)に示すトランジスタTr42として、トップゲート型のトランジスタを設けた場合の断面図を示している。図8(B)のトランジスタTr42において、電極331はゲート電極としての機能を有し、電極333はソース電極またはドレイン電極の一方としての機能を有し、電極334はソース電極またはドレイン電極の他方としての機能を有する。
図8(B)のその他の構成要素については、図8(A)の記載を参照すればよい。また、図8(A)および(B)は、表示素子として発光素子を用いた場合について説明したが、図7(B)に示すように、表示素子として液晶素子を用いることもできる。
なお、本実施の形態は、本明細書で示す他の実施の形態と適宜組み合わせて実施することができる。
(実施の形態3)
本実施の形態では、本発明の一態様の電子機器について、図面を参照して説明する。
以下で例示する電子機器には、上記実施の形態で説明した、表示装置100及び表示装置110を搭載することができる。これにより、精細度の高い、また大画面化が可能な、表示部を有する電子機器を提供することができる。
電子機器としては、例えば、テレビジョン装置、デスクトップ型もしくはノート型のパーソナルコンピュータ、コンピュータ用などのモニタ、デジタルサイネージ(Digital Signage:電子看板)、パチンコ機などの大型ゲーム機などの比較的大きな画面を備える電子機器の他、デジタルカメラ、デジタルビデオカメラ、デジタルフォトフレーム、携帯電話機、携帯型ゲーム機、携帯情報端末、音響再生装置、などが挙げられる。
本発明の一態様の電子機器は、アンテナを有していてもよい。アンテナで信号を受信することで、表示部で映像や情報等の表示を行うことができる。また、電子機器がアンテナ及び二次電池を有する場合、アンテナを、非接触電力伝送に用いてもよい。
本発明の一態様の電子機器は、センサ(力、変位、位置、速度、加速度、角速度、回転数、距離、光、液、磁気、温度、化学物質、音声、時間、硬度、電場、電流、電圧、電力、放射線、流量、湿度、傾度、振動、においまたは赤外線を測定する機能を含むもの)を有していてもよい。
本発明の一態様の電子機器は、様々な機能を有することができる。例えば、様々な情報(静止画、動画、テキスト画像など)を表示部に表示する機能、タッチパネル機能、カレンダー、日付または時刻などを表示する機能、様々なソフトウェア(プログラム)を実行する機能、無線通信機能、記録媒体に記録されているプログラムまたはデータを読み出す機能等を有することができる。
図9(A)にテレビジョン装置の一例を示す。テレビジョン装置7100は、筐体7101に表示部7000が組み込まれている。ここでは、スタンド7103により筐体7101を支持した構成を示している。
図9(A)において、表示部7000に、本発明の一態様の表示装置を適用することができる。
図9(A)に示すテレビジョン装置7100の操作は、筐体7101が備える操作スイッチや、別体のリモコン操作機7111により行うことができる。または、表示部7000にタッチセンサを備えていてもよく、指等で表示部7000に触れることで操作してもよい。リモコン操作機7111は、当該リモコン操作機7111から出力する情報を表示する表示部を有していてもよい。リモコン操作機7111が備える操作キーまたはタッチパネルにより、チャンネル及び音量の操作を行うことができ、表示部7000に表示される映像を操作することができる。
なお、テレビジョン装置7100は、受信機及びモデムなどを備えた構成とすることができる。受信機により一般のテレビ放送の受信を行うことができる。また、モデムを介して有線または無線による通信ネットワークに接続することにより、一方向(送信者から受信者)または双方向(送信者と受信者間、あるいは受信者間同士など)の情報通信を行うことも可能である。
図9(B)に、ノート型パーソナルコンピュータ7200を示す。ノート型パーソナルコンピュータ7200は、筐体7211、キーボード7212、ポインティングデバイス7213、外部接続ポート7214等を有する。筐体7211に、表示部7000が組み込まれている。
図9(B)において、表示部7000に、本発明の一態様の表示装置を適用することができる。
図9(C)に、デジタルサイネージ(Digital Signage:電子看板)の一例を示す。
図9(C)に示すデジタルサイネージ7300は、筐体7301、表示部7000、及びスピーカ7303等を有する。さらに、LEDランプ、操作キー(電源スイッチ、または操作スイッチを含む)、接続端子、各種センサ、マイクロフォン等を有することができる。
図9(C)において、表示部7000に、本発明の一態様の表示装置を適用することができる。
表示部7000が広いほど、一度に提供できる情報量を増やすことができる。また、表示部7000が広いほど、人の目につきやすく、例えば、広告の宣伝効果を高めることができる。
表示部7000にタッチパネルを適用することで、表示部7000に画像または動画を表示するだけでなく、使用者が直感的に操作することができ、好ましい。また、路線情報もしくは交通情報などの情報を提供するための用途に用いる場合には、直感的な操作によりユーザビリティを高めることができる。
また、図9(C)に示すように、デジタルサイネージ7300は、ユーザーが所持するスマートフォン等の情報端末機7311と無線通信により連携可能であることが好ましい。例えば、表示部7000に表示される広告の情報を、情報端末機7311の画面に表示させることができる。また、情報端末機7311を操作することで、表示部7000の表示を切り替えることができる。
また、デジタルサイネージ7300に、情報端末機7311の画面を操作手段(コントローラ)としたゲームを実行させることもできる。これにより、不特定多数のユーザーが同時にゲームに参加し、楽しむことができる。
また、本発明の一態様に係る表示システムは、家屋もしくはビルの内壁もしくは外壁等に組み込むことができる。
なお、本実施の形態は、本明細書で示す他の実施の形態と適宜組み合わせて実施することができる。
C1 矢印
C41 容量素子
C42 容量素子
IN 入力端子
N41 ノード
N42 ノード
N43 ノード
OUT 出力端子
R1 矢印
SW 入力端子
Tr11 トランジスタ
Tr31 トランジスタ
Tr32 トランジスタ
Tr33 トランジスタ
Tr34 トランジスタ
Tr35 トランジスタ
Tr36 トランジスタ
Tr37 トランジスタ
Tr38 トランジスタ
Tr41 トランジスタ
Tr42 トランジスタ
Tr43 トランジスタ
VBIAS1 制御信号
VBIAS4 制御信号
VPCAS 制御信号
VNCAS 制御信号
10 画素
21 半導体装置
22 インターフェース
23 データレジスタ
24 D/Aコンバータ
25 バッファアンプ
26 コントローラ
27 出力端子
30 回路
100 表示装置
101 画素アレイ
102 ゲートドライバ
103 ゲートドライバ
104a 端子
104d 端子
105 ソースドライバ
105a ソースドライバ
105f ソースドライバ
106 ソースドライバ
106a ソースドライバ
106f ソースドライバ
110 表示装置
301 基板
302 絶縁層
303 絶縁層
305 絶縁層
306 絶縁層
311 シール材
312 基板
331 電極
332 半導体層
333 電極
334 電極
335 電極
336 電極
341 電極層
342 発光層
343 電極層
344 隔壁
345 充填材
7000 表示部
7100 テレビジョン装置
7101 筐体
7103 スタンド
7111 リモコン操作機
7200 ノート型パーソナルコンピュータ
7211 筐体
7212 キーボード
7213 ポインティングデバイス
7214 外部接続ポート
7300 デジタルサイネージ
7301 筐体
7303 スピーカ
7311 情報端末機

Claims (6)

  1. データレジスタと、
    コントローラと、
    D/Aコンバータと、
    バッファアンプと、を有し、
    前記データレジスタは、第一のデータと、第二のデータと、を格納する機能を有し、
    前記データレジスタは、前記D/Aコンバータに、前記第一及び第二のデータを交互に出力し、
    前記D/Aコンバータは、前記データレジスタから入力された、前記第一又は第二のデータを、アナログ信号に変換する機能を有し、
    前記バッファアンプは、前記アナログ信号を増幅して、事前に定められた負荷を、事前に定められた時間内に、充放電する機能を有し、
    前記コントローラは、前記第一のデータと、前記第二のデータの、変化量を計算し、
    前記コントローラは、前記変化量が、事前に定められた量より小さい場合、前記バッファアンプが有する、一部のトランジスタを無効とする、半導体装置。
  2. 画素アレイと、
    ソースドライバと、を有し、
    前記画素アレイは、ソース線と、画素と、を有し、
    前記ソースドライバは、データレジスタと、コントローラと、D/Aコンバータと、バッファアンプと、を有し、
    前記データレジスタは、第一の画像データと、第二の画像データと、を格納する機能を有し、
    前記データレジスタは、前記D/Aコンバータに、前記第一及び第二の画像データを交互に出力し、
    前記D/Aコンバータは、前記データレジスタから入力された、前記第一又は第二の画像データを、アナログ信号に変換する機能を有し、
    前記バッファアンプは、前記アナログ信号を増幅して、前記ソース線に、事前に定められた時間内に、供給する機能を有し、
    前記コントローラは、前記第一の画像データと、前記第二の画像データの、変化量を計算し、
    前記コントローラは、前記変化量が、事前に定められた量より小さい場合、前記バッファアンプが有する、一部のトランジスタを無効とする、表示装置。
  3. 請求項2において、
    前記画素アレイは、ゲート線を有し、
    前記画素は、前記ソース線に平行な方向と、前記ゲート線に平行な方向と、にマトリクス状に配設され、
    前記ソース線に平行な方向に配設された、前記画素の数は、前記ゲート線の数のN倍(Nは2以上の整数)であり、
    前記ゲート線に平行な方向に配設された、前記画素の数は、前記ソース線の数の1/N倍であることを特徴とする、表示装置。
  4. 請求項2または請求項3において、
    前記画素は、チャネル形成領域に金属酸化物を含むトランジスタを有する、表示装置。
  5. データレジスタと、
    コントローラと、
    D/Aコンバータと、
    バッファアンプと、を有し、
    前記データレジスタは、第一のデータと、第二のデータと、を格納する機能を有し、
    前記データレジスタは、前記D/Aコンバータに、前記第一及び第二のデータを交互に出力し、
    前記D/Aコンバータは、前記データレジスタから入力された、前記第一又は第二のデータを、アナログ信号に変換する機能を有し、
    前記バッファアンプは、前記アナログ信号を増幅して、事前に定められた負荷を、事前に定められた時間内に、充放電する機能を有し、
    前記バッファアンプは、第一乃至第六のトランジスタを有し、
    前記第一のトランジスタのソースまたはドレインの一方は、第一の電源線に電気的に接続され、
    前記第一のトランジスタのソースまたはドレインの他方は、前記第二のトランジスタのソースまたはドレインの一方と電気的に接続され、
    前記第二のトランジスタのソースまたはドレインの他方は、前記第一の電源線に電気的に接続され、
    前記第三のトランジスタのソースまたはドレインの一方は、前記第一のトランジスタのゲートと電気的に接続され、
    前記第三のトランジスタのソースまたはドレインの他方は、前記第二のトランジスタのゲートと電気的に接続され、
    前記第四のトランジスタのソースまたはドレインの一方は、第二の電源線に電気的に接続され、
    前記第四のトランジスタのソースまたはドレインの他方は、前記第一のトランジスタのソースまたはドレインの他方と電気的に接続され、
    前記第五のトランジスタのソースまたはドレインの一方は、前記第二の電源線に電気的に接続され、
    前記第五のトランジスタのソースまたはドレインの他方は、前記第二のトランジスタのソースまたはドレインの一方と電気的に接続され、
    前記第六のトランジスタのソースまたはドレインの一方は、前記第四のトランジスタのゲートと電気的に接続され、
    前記第六のトランジスタのソースまたはドレインの他方は、前記第五のトランジスタのゲートと電気的に接続され、
    前記コントローラは、前記第一のデータと、前記第二のデータの、変化量を計算し、
    前記コントローラは、前記変化量が、事前に定められた量より小さい場合、
    前記第二のトランジスタ、前記第三のトランジスタ、前記第五のトランジスタ、及び、前記第六のトランジスタをオフすることで、前記バッファアンプの充放電する機能の一部を無効とする、半導体装置。
  6. 請求項5において、
    前記バッファアンプは、第七のトランジスタ、及び、第八のトランジスタを有し、
    前記第七のトランジスタのソースまたはドレインの一方は、前記第一の電源線に電気的に接続され、
    前記第七のトランジスタのソースまたはドレインの他方は、前記第二のトランジスタのゲートと電気的に接続され、
    前記第八のトランジスタのソースまたはドレインの一方は、前記第二の電源線に電気的に接続され、
    前記第八のトランジスタのソースまたはドレインの他方は、前記第五のトランジスタのゲートと電気的に接続される、半導体装置。
JP2018045545A 2017-03-17 2018-03-13 半導体装置 Active JP7046659B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2017052965 2017-03-17
JP2017052965 2017-03-17

Publications (3)

Publication Number Publication Date
JP2018156077A true JP2018156077A (ja) 2018-10-04
JP2018156077A5 JP2018156077A5 (ja) 2021-04-15
JP7046659B2 JP7046659B2 (ja) 2022-04-04

Family

ID=63522655

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018045545A Active JP7046659B2 (ja) 2017-03-17 2018-03-13 半導体装置

Country Status (5)

Country Link
US (1) US10878750B2 (ja)
JP (1) JP7046659B2 (ja)
KR (1) KR20190126873A (ja)
CN (1) CN110313026A (ja)
WO (1) WO2018167605A1 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020053701A1 (ja) 2018-09-12 2020-03-19 株式会社半導体エネルギー研究所 表示装置
KR20200077669A (ko) * 2018-12-20 2020-07-01 삼성디스플레이 주식회사 표시 장치 및 그 구동 방법
CN113785344A (zh) 2019-05-10 2021-12-10 株式会社半导体能源研究所 半导体装置及半导体装置的工作方法
US20240064052A1 (en) * 2022-08-16 2024-02-22 Hyphy Usa Inc. Spread-spectrum video transport with orthogonal frequency division multiplexing and ofdm video transport

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007156483A (ja) * 2005-12-06 2007-06-21 Samsung Electronics Co Ltd 液晶表示装置
JP2009009018A (ja) * 2007-06-29 2009-01-15 Seiko Epson Corp ソースドライバ、電気光学装置、投写型表示装置及び電子機器
JP2012053454A (ja) * 2010-08-06 2012-03-15 Semiconductor Energy Lab Co Ltd 液晶表示装置

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3699764B2 (ja) 1996-01-31 2005-09-28 株式会社東芝 ドライバ回路装置及びインターフェース
KR100486254B1 (ko) 2002-08-20 2005-05-03 삼성전자주식회사 액정 표시 장치를 저 전력으로 구동하는 회로 및 그 방법
JP2008026342A (ja) * 2006-07-18 2008-02-07 Epson Imaging Devices Corp 表示装置
JP2009139671A (ja) * 2007-12-07 2009-06-25 Sony Corp 表示装置、表示装置の駆動方法および電子機器
JP5348473B2 (ja) * 2009-01-20 2013-11-20 ソニー株式会社 液晶表示装置および電子機器
US8593210B2 (en) 2009-02-17 2013-11-26 Sharp Kabushiki Kaisha Signal distribution device and display device
JP5260462B2 (ja) 2009-10-07 2013-08-14 ルネサスエレクトロニクス株式会社 出力増幅回路及びそれを用いた表示装置のデータドライバ
KR101323390B1 (ko) * 2010-09-20 2013-10-29 엘지디스플레이 주식회사 유기발광다이오드 표시소자와 그 저전력 구동방법
WO2012111553A1 (ja) 2011-02-18 2012-08-23 シャープ株式会社 表示装置の駆動方法、プログラム、および表示装置
GB201106350D0 (en) * 2011-04-14 2011-06-01 Plastic Logic Ltd Display systems
KR101970559B1 (ko) * 2012-10-24 2019-04-19 엘지디스플레이 주식회사 액정 표시 장치 및 그 구동 방법
JP2014197120A (ja) 2013-03-29 2014-10-16 ソニー株式会社 表示装置、cmos演算増幅器及び表示装置の駆動方法
US9741311B2 (en) * 2013-08-13 2017-08-22 Seiko Epson Corporation Data line driver, semiconductor integrated circuit device, and electronic appliance with improved gradation voltage
CN103531156B (zh) * 2013-10-25 2016-06-29 深圳市华星光电技术有限公司 背光驱动电路以及液晶显示装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007156483A (ja) * 2005-12-06 2007-06-21 Samsung Electronics Co Ltd 液晶表示装置
JP2009009018A (ja) * 2007-06-29 2009-01-15 Seiko Epson Corp ソースドライバ、電気光学装置、投写型表示装置及び電子機器
JP2012053454A (ja) * 2010-08-06 2012-03-15 Semiconductor Energy Lab Co Ltd 液晶表示装置

Also Published As

Publication number Publication date
CN110313026A (zh) 2019-10-08
US20200013332A1 (en) 2020-01-09
WO2018167605A1 (en) 2018-09-20
KR20190126873A (ko) 2019-11-12
US10878750B2 (en) 2020-12-29
JP7046659B2 (ja) 2022-04-04

Similar Documents

Publication Publication Date Title
US10818216B2 (en) Semiconductor device, display panel, and electronic device
US10452218B2 (en) Display device and electronic device
JP7230142B2 (ja) 発光装置
TWI718565B (zh) 半導體裝置和顯示裝置
JP2024026505A (ja) 発光装置
JP6700663B2 (ja) 半導体装置、並びにそれを備えるモジュールおよび電子機器
TWI727013B (zh) 半導體裝置、顯示裝置及電子裝置
JP7046659B2 (ja) 半導体装置
JP2023169176A (ja) 表示装置
TW202329067A (zh) 半導體裝置及電子設備
JP2009193063A (ja) 表示装置及び電子機器
JP2017161521A (ja) 半導体装置、表示パネル、および電子機器
JP2018116276A (ja) 表示装置
TWI814754B (zh) 顯示裝置及其工作方法
WO2018142238A1 (ja) 画像処理回路、表示システム及び電子機器

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210222

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210222

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210831

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20211012

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20211207

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220106

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220301

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220323

R150 Certificate of patent or registration of utility model

Ref document number: 7046659

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150