JP2018156077A - 半導体装置、表示装置、および電子機器 - Google Patents

Abstract

【課題】表示装置が有するソースドライバの消費電力を低減し、発熱を抑制する手段を提供する。【解決手段】ソース線を介して画像データのデータ信号が各画素に供給される表示装置において、表示装置はソースドライバを有し、各ソース線はソースドライバに電気的に接続され、ソースドライバはソース線を駆動する機能を有する。画像データのデータ信号の変化量が少ない場合、すなわち、ソース線を充放電するための電力が少なくてよい場合、ソースドライバは出力段の見かけ上のトランジスタサイズを小さくし、消費電力を低くすることができる。また、発熱量を少なくすることができる。【選択図】図１

Description

本発明の一形態は、半導体装置に関する。特に、表示装置が有するソースドライバに関する。

なお本発明の一形態は、上記の技術分野に限定されない。本明細書等で開示する発明の技術分野は、物、方法、または、製造方法に関するものである。または、本発明の一形態は、プロセス、マシン、マニュファクチャ、または、組成物（コンポジション・オブ・マター）に関するものである。

そのため、より具体的に本明細書等で開示する本発明の一形態の技術分野としては、半導体装置、表示装置、電子機器、それらの駆動方法、または、それらの製造方法を一例としてあげることができる。なお、本明細書等において半導体装置とは、半導体特性を利用することで機能しうる装置全般を指す。例えば、集積回路、集積回路を備えたチップや、パッケージにチップを収納した電子部品、集積回路を備えた電子機器は、半導体装置の一例である。

テレビジョン（Ｔｅｌｅｖｉｓｉｏｎ：ＴＶ）などの表示装置の大画面化に伴い、精細度の高い、すなわち画素数の多い映像を視聴できることが望まれている。そのため、高精細ＴＶ放送の実用化が進められており、日本国では、フルハイビジョン（フルＨＤ）の４倍の画素を有するウルトラハイビジョン（「４Ｋ解像度」、「４Ｋ２Ｋ」、「４Ｋ」）と呼ばれる高精細ＴＶ用の放送サービスが、２０１５年に開始されている。さらに、ウルトラハイビジョンの４倍の画素を有するスーパーハイビジョン（「８Ｋ解像度」、「８Ｋ４Ｋ」、「８Ｋ」）と呼ばれる超高精細ＴＶ用の試験放送が、２０１６年より開始されている。また、スーパーハイビジョンに対応するための電子機器が開発されている（非特許文献１）。

ここで、代表的には、フルハイビジョンと呼ばれる表示装置は１９２０×１０８０個の画素を有し、ウルトラハイビジョンと呼ばれる表示装置は３８４０×２１６０個の画素を有し、スーパーハイビジョンと呼ばれる表示装置は７６８０×４３２０個の画素を有する。

また、表示装置のフレーム周波数を高くすることが望まれている。フレーム周波数は、表示装置が１秒間に表示画像を書き換える回数であり、フレーム周波数を高くすることで、ちらつきを抑え滑らかな動画表示を実現する。フルハイビジョンでは約３０Ｈｚ（６０Ｈｚのインターレース）もしくは約６０Ｈｚであるのに対し、スーパーハイビジョンでは１２０Ｈｚが目標とされている。

国際公開第２０１０／０９５３０６号

Ｓ．Ｋａｗａｓｈｉｍａ，ｅｔ ａｌ．，"１３．３−Ｉｎ． ８Ｋ Ｘ ４Ｋ ６６４−ｐｐｉ ＯＬＥＤ Ｄｉｓｐｌａｙ Ｕｓｉｎｇ ＣＡＡＣ−ＯＳ ＦＥＴｓ，"ＳＩＤ ２０１４ ＤＩＧＥＳＴ，ｐｐ．６２７―６３０．

表示装置の各画素には、ソース線を介して画像データのデータ信号が供給される。各ソース線は、表示装置が有するソースドライバに電気的に接続され、ソースドライバはソース線を駆動する機能を有する。ソースドライバにはＩＣ（Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）が採用され、ドライバＩＣとも呼ばれている。

ここで、フレーム周波数を高くするとソース線を充放電するための時間が短くなり、また、表示装置の画素数を多くすると、ソース線を介して供給するデータ信号のデータ量が増え、ソース線を充放電するための時間が短くなる。短い時間でソース線を充放電するには、ソースドライバの駆動能力を高める必要がある。

また、表示装置の大画面化に伴いソース線が長くなると、ソース線の寄生容量が大きくなり、ソースドライバの駆動能力を高める必要がある。このような場合、ソースドライバの駆動能力を高めるには、ソースドライバの出力段のトランジスタサイズを大きくする必要があるが、消費電力が大きくなることが問題となっている。

ソースドライバの消費電力が大きくなると、発熱量も増えることになる。表示装置の画素数が多くなることでソース線の数が多くなり、ソースドライバの配置密度が上がると、ソースドライバの温度が高くなりすぎる問題が発生する。ソースドライバの消費電力が大きくなるという問題に加えて、ソースドライバの温度に対する配慮も必要である。

例えば、特許文献１には、ソースドライバと画素の間に、ソースドライバの出力信号を時分割して複数の出力端子に分配するスイッチを設けることで、ソースドライバの発熱を抑制する方法が開示されている。しかし、ソースドライバの出力信号を時分割する方法では、ソース線を短い時間で充放電する必要がある表示装置には適さない。

本発明の一形態は、消費電力が低い、新規なソースドライバを提供することを課題の一つとする。または、本発明の一形態は、消費電力が低く、発熱量が少ない、新規なソースドライバを提供することを課題の一つとする。または、本発明の一形態は、消費電力が低い、新規な半導体装置を提供することを課題の一つとする。または、本発明の一形態は、消費電力が低く、発熱量が少ない、新規な半導体装置を提供することを課題の一つとする。または、本発明の一形態は、新規なソースドライバを使用した、表示装置を提供することを課題の一つとする。または、本発明の一形態は、新規なソースドライバを使用した表示装置を有する、電子機器を提供することを課題の一つとする。

なお、本発明の一形態は、必ずしも上記の課題の全てを解決する必要はなく、少なくとも一つの課題を解決できるものであればよい。また、上記の課題の記載は、他の課題の存在を妨げるものではない。これら以外の課題は、明細書、特許請求の範囲、図面などの記載から自ずと明らかになるものであり、明細書、特許請求の範囲、図面などの記載から、これら以外の課題を抽出することが可能である。

本発明の一形態は、データレジスタと、コントローラと、Ｄ／Ａコンバータと、バッファアンプと、を有する半導体装置である。データレジスタは、第一のデータと、第二のデータとを格納する機能を有し、Ｄ／Ａコンバータに、第一及び第二のデータを交互に出力する。Ｄ／Ａコンバータは、データレジスタから入力された、第一又は第二のデータを、アナログ信号に変換する機能を有し、バッファアンプは、アナログ信号を増幅して、事前に定められた負荷を、事前に定められた時間内に、充放電する機能を有する。コントローラは、第一のデータと、第二のデータの変化量を計算し、変化量が、事前に定められた量より小さい場合、バッファアンプが有する、一部のトランジスタを無効とする。

また、本発明の一形態は、画素アレイと、ソースドライバと、を有する表示装置である。画素アレイは、ソース線と、画素とを有し、ソースドライバは、データレジスタと、コントローラと、Ｄ／Ａコンバータと、バッファアンプとを有する。データレジスタは、第一の画像データと、第二の画像データとを格納する機能を有し、Ｄ／Ａコンバータに、第一及び第二の画像データを交互に出力する。Ｄ／Ａコンバータは、データレジスタから入力された、第一又は第二の画像データを、アナログ信号に変換する機能を有し、バッファアンプは、アナログ信号を増幅して、ソース線に、事前に定められた時間内に、供給する機能を有する。コントローラは、第一の画像データと、第二の画像データの変化量を計算し、変化量が、事前に定められた量より小さい場合、バッファアンプが有する、一部のトランジスタを無効とする。

また、上記形態において、画素アレイは、ゲート線を有する。画素は、ソース線に平行な方向と、ゲート線に平行な方向とにマトリクス状に配設され、ソース線に平行な方向に配設された、画素の数は、ゲート線の数のＮ倍（Ｎは２以上の整数）であり、ゲート線に平行な方向に配設された、画素の数は、ソース線の数の１／Ｎ倍であることを特徴とする。

また、上記形態において、画素は、チャネル形成領域に金属酸化物を含むトランジスタを有する。

また、本発明の一形態は、データレジスタと、コントローラと、Ｄ／Ａコンバータと、バッファアンプと、を有する半導体装置である。データレジスタは、第一のデータと、第二のデータとを格納する機能を有し、Ｄ／Ａコンバータに、第一及び第二のデータを交互に出力する。Ｄ／Ａコンバータは、データレジスタから入力された、第一又は第二のデータを、アナログ信号に変換する機能を有し、バッファアンプは、アナログ信号を増幅して、事前に定められた負荷を、事前に定められた時間内に、充放電する機能を有する。バッファアンプは、第一乃至第六のトランジスタを有し、第一のトランジスタのソースまたはドレインの一方は、第一の電源線に電気的に接続され、第一のトランジスタのソースまたはドレインの他方は、第二のトランジスタのソースまたはドレインの一方と電気的に接続され、第二のトランジスタのソースまたはドレインの他方は、第一の電源線に電気的に接続される。第三のトランジスタのソースまたはドレインの一方は、第一のトランジスタのゲートと電気的に接続され、第三のトランジスタのソースまたはドレインの他方は、第二のトランジスタのゲートと電気的に接続される。第四のトランジスタのソースまたはドレインの一方は、第二の電源線に電気的に接続され、第四のトランジスタのソースまたはドレインの他方は、第一のトランジスタのソースまたはドレインの他方と電気的に接続され、第五のトランジスタのソースまたはドレインの一方は、第二の電源線に電気的に接続され、第五のトランジスタのソースまたはドレインの他方は、第二のトランジスタのソースまたはドレインの一方と電気的に接続される。第六のトランジスタのソースまたはドレインの一方は、第四のトランジスタのゲートと電気的に接続され、第六のトランジスタのソースまたはドレインの他方は、第五のトランジスタのゲートと電気的に接続される。コントローラは、第一のデータと、第二のデータの変化量を計算し、変化量が、事前に定められた量より小さい場合、第二のトランジスタ、第三のトランジスタ、第五のトランジスタ、及び、第六のトランジスタをオフすることで、バッファアンプの充放電する機能の一部を無効とする。

また、上記形態において、バッファアンプは、第七のトランジスタ、及び、第八のトランジスタを有する。第七のトランジスタのソースまたはドレインの一方は、第一の電源線に電気的に接続され、第七のトランジスタのソースまたはドレインの他方は、第二のトランジスタのゲートと電気的に接続され、第八のトランジスタのソースまたはドレインの一方は、第二の電源線に電気的に接続され、第八のトランジスタのソースまたはドレインの他方は、第五のトランジスタのゲートと電気的に接続される。

ソースドライバの出力段のトランジスタの数を、負荷に応じて変化させることで、出力段のトランジスタの見かけ上のサイズを変更し、消費電力を低くすることができる。すなわち、ソース線を充放電するための電力が少なくてよい場合、ソースドライバの出力段のトランジスタサイズを小さくし、消費電力を低くすることができる。

本発明により、ソースドライバの駆動能力を高めながら、消費電力を低くすることができる。また、発熱量を少なくすることができる。すなわち、表示装置の大画面化、画素数の増加、フレーム周波数の増加等に対応できる駆動能力と、低消費電力を両立したソースドライバを提供することができる。ソースドライバの配置密度が上がっても、ソースドライバの温度が高くなりすぎる問題を緩和することができる。

本発明の一形態は、新規な構成のソースドライバを提供することができる。または、新規な構成の半導体装置を提供することができる。または、新規な構成のソースドライバを使用した、表示装置を提供することができる。または、新規な構成のソースドライバを使用した表示装置を有する、電子機器を提供することができる。

なお、本発明の一形態の効果は、上記列挙した効果に限定されない。上記列挙した効果は、他の効果の存在を妨げるものではない。他の効果は、以下の記載で述べる、本項目で言及していない効果である。本項目で言及していない効果は、当業者であれば明細書又は図面等の記載から導き出せるものであり、これらの記載から適宜抽出することができる。なお、本発明の一形態は、上記列挙した効果、および他の効果のうち、少なくとも一つの効果を有するものである。従って本発明の一形態は、場合によっては、上記列挙した効果を有さない場合もある。

表示装置の構成例を示す上面図。 表示装置の構成例を示すブロック図。 表示装置の構成例を示すブロック図。 （Ａ）ソースドライバの構成例を示すブロック図、（Ｂ）ソース線を充電する様子を示すグラフ。 バッファアンプの構成例を示す回路図。 コントローラとバッファアンプに関するフローチャート。 （Ａ、Ｂ）画素の構成例を示す回路図。 （Ａ、Ｂ）画素の構成例を示す断面図。 電子機器の構成を説明する図。

以下、実施の形態について図面を参照しながら説明する。但し、実施の形態は多くの異なる形態で実施することが可能であり、趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは、当業者であれば容易に理解される。従って、本発明は、以下の実施の形態の記載内容に限定して解釈されるものではない。また、以下に示される複数の実施の形態は、適宜組み合わせることが可能である。

なお、実施の形態において説明する表示装置は、画素アレイと、ゲートドライバと、ソースドライバ等によって構成された半導体装置である。したがって、表示装置を半導体装置、電子機器などと言い換える場合がある。

また、図面等において、大きさ、層の厚さ、領域等は、明瞭化のため誇張されている場合がある。よって、必ずしもそのスケールに限定されない。図面は、理想的な例を模式的に示したものであり、図面に示す形状または値などに限定されない。

また、図面等において、同一の要素または同様な機能を有する要素、同一の材質の要素、あるいは同時に形成される要素等には同一の符号を付す場合があり、その繰り返しの説明は省略する場合がある。

また、本明細書等において、「膜」という用語と、「層」という用語とは、互いに入れ替えることが可能である。例えば、「導電層」という用語を、「導電膜」という用語に変更することが可能な場合がある。または、例えば、「絶縁膜」という用語を、「絶縁層」という用語に変更することが可能な場合がある。

また、本明細書等において、「上」や「下」などの配置を示す用語は、構成要素の位置関係が、「直上」または「直下」であることを限定するものではない。例えば、「ゲート絶縁層上のゲート電極」の表現であれば、ゲート絶縁層とゲート電極との間に他の構成要素を含むものを除外しない。

また、本明細書等において、「平行」とは、二つの直線が−１０°以上１０°以下の角度で配置されている状態をいう。したがって、−５°以上５°以下の場合も含まれる。また、「垂直」とは、二つの直線が８０°以上１００°以下の角度で配置されている状態をいう。したがって、８５°以上９５°以下の場合も含まれる。

また、本明細書等において、「第１」、「第２」、「第３」などの序数詞は、構成要素の混同を避けるために付したものであり、数的に限定するものではない。

また、本明細書等において、「電気的に接続」とは、「何らかの電気的作用を有するもの」を介して接続されている場合が含まれる。ここで、「何らかの電気的作用を有するもの」は、接続対象間での電気信号の授受を可能とするものであれば、特に制限を受けない。例えば、「何らかの電気的作用を有するもの」には、電極や配線をはじめ、トランジスタなどのスイッチング素子、抵抗素子、インダクタ、容量素子、その他の各種機能を有する素子などが含まれる。

また、本明細書等において、「電圧」とは、ある電位と基準の電位（例えば、グラウンド電位）との電位差のことを示す場合が多い。よって、電圧と電位差とは言い換えることができる。

また、本明細書等において、トランジスタとは、ゲートと、ドレインと、ソースとを含む、少なくとも三つの端子を有する素子である。そして、ドレイン（ドレイン端子、ドレイン領域、またはドレイン電極）とソース（ソース端子、ソース領域、またはソース電極）の間にチャネル領域を有しており、チャネル領域を介して、ソースとドレインとの間に電流を流すことができるものである。なお、本明細書等において、チャネル領域とは、電流が主として流れる領域をいう。

また、ソースやドレインの機能は、異なる極性のトランジスタを採用する場合や、回路動作において電流の方向が変化する場合などには入れ替わることがある。このため、本明細書等においては、ソースやドレインの用語は、入れ替えて用いることができるものとする。

また、本明細書等において、特に断りがない場合、オフ電流とは、トランジスタがオフ状態（非導通状態、遮断状態、ともいう）にあるときのドレイン電流をいう。オフ状態とは、特に断りがない場合、ｎチャネル型トランジスタでは、ソースに対するゲートの電圧Ｖｇｓがしきい値電圧Ｖｔｈよりも低い状態、ｐチャネル型トランジスタでは、ソースに対するゲートの電圧Ｖｇｓがしきい値電圧Ｖｔｈよりも高い状態をいう。つまり、ｎチャネル型のトランジスタのオフ電流とは、ソースに対するゲートの電圧Ｖｇｓがしきい値電圧Ｖｔｈよりも低いときのドレイン電流、という場合がある。

上記オフ電流の説明において、ドレインをソースと読み替えてもよい。つまり、オフ電流は、トランジスタがオフ状態にあるときのソース電流をいう場合がある。

また、本明細書等では、オフ電流と同じ意味で、リーク電流と記載する場合がある。また、本明細書等において、オフ電流とは、トランジスタがオフ状態にあるときに、ソースとドレインの間に流れる電流を指す場合がある。

また、本明細書等において、金属酸化物（ｍｅｔａｌ ｏｘｉｄｅ）とは、広い表現での金属の酸化物である。金属酸化物は、酸化物絶縁体、酸化物導電体（透明酸化物導電体を含む）、酸化物半導体（Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒまたは単にＯＳともいう）などに分類される。例えば、トランジスタの活性層に金属酸化物を用いた場合、当該金属酸化物を酸化物半導体と呼称する場合がある。つまり、金属酸化物が増幅作用、整流作用、及びスイッチング作用の少なくとも１つを有する場合、当該金属酸化物を、金属酸化物半導体（ｍｅｔａｌ ｏｘｉｄｅ ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、略してＯＳと呼ぶことができる。また、ＯＳトランジスタ、またはＯＳ ＦＥＴと記載する場合においては、金属酸化物または酸化物半導体を有するトランジスタと換言することができる。

（実施の形態１）
本実施の形態では、画素アレイと、ゲートドライバと、ソースドライバと、を有する表示装置について説明する。

＜表示装置＞
図１は、表示装置の構成例を示す上面図である。

表示装置１００は、画素アレイ１０１、ゲートドライバ１０２、ゲートドライバ１０３、端子１０４ａ乃至１０４ｄ、ソースドライバ１０５ａ乃至１０５ｆ、および、ソースドライバ１０６ａ乃至１０６ｆを有する。

画素アレイ１０１は、複数の画素１０を有し、それぞれの画素１０はトランジスタを用いて駆動されるアクティブ型の素子である。また、画素アレイ１０１は、表示装置１００の表示領域を形成し、画像を表示する機能を有する。画素１０のより具体的な構成例については、実施の形態２にて説明する。

ゲートドライバ１０２およびゲートドライバ１０３（以下、「ゲートドライバ１０２、１０３」と表記する）は、画素１０を選択するためのゲート線を駆動する機能を有する。ゲートドライバ１０２、１０３は、どちらか一方のみでもよい。なお、図１の例では、ゲートドライバ１０２、１０３は、画素アレイ１０１と同じ基板上に設けられている例を示しているが、ゲートドライバ１０２、１０３を専用ＩＣとすることもできる。

ソースドライバ１０５ａ乃至１０５ｆおよびソースドライバ１０６ａ乃至１０６ｆは、画素１０にデータ信号を供給するソース線を駆動する機能を有する。ソースドライバ１０５ａ乃至１０５ｆおよびソースドライバ１０６ａ乃至１０６ｆは、ソースドライバ１０５ａ乃至１０５ｆのみでもよいし、ソースドライバ１０６ａ乃至１０６ｆのみでもよい。

ソースドライバ１０５ａ乃至１０５ｆおよびソースドライバ１０６ａ乃至１０６ｆにはＩＣが採用され、図１の例では、ＣＯＧ（Ｃｈｉｐ ｏｎ Ｇｌａｓｓ）方式で実装されているが、実装方式に特段の制約はなく、ＣＯＦ（Ｃｈｉｐ ｏｎ Ｆｌｅｘｉｂｌｅ）方式、ＴＡＢ（Ｔａｐｅ Ａｕｔｏｍａｔｅｄ Ｂｏｎｄｉｎｇ）方式などでもよい。

なお、図１では、表示装置１００の一辺に６個のソースドライバが実装された例を示しているが、ソースドライバの数に制約はなく、画素アレイ１０１の画素数やソースドライバの出力端子数等に応じて設ければよい。

＜画素アレイ１＞
図２は、表示装置１００の構成例を示すブロック図である。

画素アレイ１０１は、複数の画素１０（１，１）乃至画素１０（ｍ，ｎ）と、ソース線ＳＬ（１）乃至ソース線ＳＬ（ｍ）と、ゲート線ＧＬ（１）乃至ゲート線ＧＬ（ｎ）を有する。ここで、ｍおよびｎは１以上の整数であり、ｉは１以上ｍ以下の整数であり、ｊは１以上ｎ以下の整数である。なお、図２において、電源線や容量を形成するための定電位線等は省略している。

ゲートドライバ１０２、１０３は、ゲート線ＧＬ（１）乃至ゲート線ＧＬ（ｎ）を介して画素アレイ１０１と電気的に接続される。ソースドライバ１０５ａ乃至１０５ｆおよびソースドライバ１０６ａ乃至１０６ｆは、ソース線ＳＬ（１）乃至ソース線ＳＬ（ｍ）を介して画素アレイ１０１と電気的に接続される。なお、図２では、ソースドライバ１０５ａ乃至１０５ｆをまとめてソースドライバ１０５、ソースドライバ１０６ａ乃至１０６ｆをまとめてソースドライバ１０６、と表記している。

矢印Ｒ１で示す方向に配設される一群の画素１０（１，ｊ）乃至画素１０（ｍ，ｊ）は、ゲート線ＧＬ（ｊ）と電気的に接続される。ゲートドライバ１０２、１０３は、ゲート線ＧＬ（ｊ）を駆動し、画素１０（１，ｊ）乃至画素１０（ｍ，ｊ）を選択する。

矢印Ｃ１で示す方向に配設される一群の画素１０（ｉ，１）乃至画素１０（ｉ，ｎ）は、ソース線ＳＬ（ｉ）と電気的に接続される。ソースドライバ１０５およびソースドライバ１０６（以下、「ソースドライバ１０５、１０６」と表記する）は、ソース線ＳＬ（１）乃至ソース線ＳＬ（ｍ）を介して、画像データのデータ信号を画素１０（１，ｊ）乃至画素１０（ｍ，ｊ）に供給する。この動作を、ゲート線ＧＬ（１）からゲート線ＧＬ（ｎ）まで繰り返すことで、表示装置１００は画素アレイ１０１に画像を表示することができる。

画素１０には、液晶素子、電子ペーパー、有機ＥＬ（Ｅｌｅｃｔｒｏ Ｌｕｍｉｎｅｓｃｅｎｔ）素子、ＱＬＥＤ（Ｑｕａｎｔｕｍ−ｄｏｔ Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ）等、様々な表示素子を適用することができる。

＜画素アレイ２＞
次に、表示装置１００について、図２とは異なる構成例を、図３に示す表示装置１１０を用いて説明する。表示装置１１０は、表示装置１００と同じ画素数を有するが、ソース線およびゲート線の数が異なる。

表示装置１１０が有する画素アレイ１０１は、複数の画素１０（１，１）乃至画素１０（ｍ，ｎ）と、ソース線ＳＬ（１）乃至ソース線ＳＬ（２ｍ）と、ゲート線ＧＬ（１）乃至ゲート線ＧＬ（ｎ／２）を有する。ここで、ｍおよびｎは１以上の整数であり、ｉは１以上ｍ以下の整数であり、ｊは１以上ｎ／２以下の整数であり、電源線や容量を形成するための定電位線等は省略している。

ゲートドライバ１０２、１０３は、ゲート線ＧＬ（１）乃至ゲート線ＧＬ（ｎ／２）を介して画素アレイ１０１と電気的に接続される。ソースドライバ１０５、１０６は、ソース線ＳＬ（１）乃至ソース線ＳＬ（２ｍ）を介して画素アレイ１０１と電気的に接続される。

矢印Ｒ１で示す方向に配設される一群の画素１０（１，２ｊ−１）乃至画素１０（ｍ，２ｊ−１）および画素１０（１，２ｊ）乃至画素１０（ｍ，２ｊ）は、ゲート線ＧＬ（ｊ）と電気的に接続される。ゲートドライバ１０２、１０３は、ゲート線ＧＬ（ｊ）を駆動し、画素１０（１，２ｊ−１）乃至画素１０（ｍ，２ｊ−１）および画素１０（１，２ｊ）乃至画素１０（ｍ，２ｊ）を選択する。

矢印Ｃ１で示す方向に配設される一群の画素１０（ｉ，１）乃至画素１０（ｉ，ｎ）においては、画素１０（ｉ，２ｊ−１）はソース線ＳＬ（２ｉ−１）と電気的に接続され、画素１０（ｉ，２ｊ）はソース線ＳＬ（２ｉ）と電気的に接続される。

ソースドライバ１０５、１０６は、ソース線ＳＬ（１）乃至ソース線ＳＬ（２ｍ）を介して、画像データのデータ信号を、画素１０（１，２ｊ−１）乃至画素１０（ｍ，２ｊ−１）および画素１０（１，２ｊ）乃至画素１０（ｍ，２ｊ）に供給する。この動作を、ゲート線ＧＬ（１）からゲート線ＧＬ（ｎ／２）まで繰り返すことで、表示装置１１０は画素アレイ１０１に画像を表示することができる。

ここで、表示装置１１０は、表示装置１００に比べてゲート線の数が少ないため、１本のゲート線が画素を選択する時間を長くすることができる。つまり、ソース線を充放電するための時間を長くすることができる。逆に、ソース線の数は多いため、ソースドライバ１０５、１０６の出力端子数を増やす必要がある。また、画素１０において、表示素子が占める割合が小さくなる場合がある。

このように、表示装置１１０に示される構成例は、表示装置の大画面化に伴いソース線の寄生容量が大きくなった場合、表示装置の画素数増加に伴いソース線を充放電するための時間が短くなった場合、表示装置のフレーム周波数増加に伴いソース線を充放電するための時間が短くなった場合、などに有効である。特に、ウルトラハイビジョン（３８４０×２１６０）、スーパーハイビジョン（７６８０×４３２０）等の高精細表示装置に有効な構成例である。

表示装置１１０は、表示装置１００に比べてゲート線の数が１／２、ソース線の数が２倍の例を示したが、この限りではなく、様々な組み合わせが考えられる。

なお、図１乃至図３において、画素１０は最小の表示単位を示している。つまり、表示装置１００および表示装置１１０が、ＲＧＢ（赤、緑、青）の画素を有するフルハイビジョン（１９２０×１０８０）の場合、画素アレイ１０１は、１９２０×１０８０×３個の画素１０を有する。表示装置１００および表示装置１１０における画素の構成はこの限りではなく、例えば、ＲＧＢＷ（赤、緑、青、白）の画素を有していてもよいし、ＲＧＢＹ（赤、緑、青、黄）の画素を有していてもよい。様々な組み合わせが考えられる。

＜ソースドライバ＞
図４（Ａ）に示すブロック図は、ソースドライバ１０５ａ乃至１０５ｆおよびソースドライバ１０６ａ乃至１０６ｆに適用可能な、ソースドライバの構成例である。

図４（Ａ）に示すソースドライバ１０５ａは、インターフェース２２、データレジスタ２３、Ｄ／Ａコンバータ（Ｄｉｇｉｔａｌ ｔｏ Ａｎａｌｏｇ Ｃｏｎｖｅｒｔｅｒ）２４、バッファアンプ２５、コントローラ２６を有する。

ソースドライバ１０５ａは、アプリケーションプロセッサ等外部の半導体装置２１から、画像データや制御信号等が入力され、ソース線と電気的に接続された出力端子２７へデータ信号を出力する。

インターフェース２２には、ＬＶＤＳ（Ｌｏｗ−Ｖｏｌｔａｇｅ Ｄｉｆｆｅｒｅｎｔｉａｌ Ｓｉｇｎａｌｉｎｇ）、ＭＩＰＩ（Ｍｏｂｉｌｅ Ｉｎｄｕｓｔｒｙ Ｐｒｏｃｅｓｓｏｒ Ｉｎｔｅｒｆａｃｅ）、ＳＰＩ（Ｓｅｒｉａｌ Ｐｅｒｉｐｈｅｒａｌ Ｉｎｔｅｒｆａｃｅ）等を用いることができ、入力された画像データは、シリアル−パラレル変換回路等を通してデータレジスタ２３に保存される。

データレジスタ２３は、出力端子２７の端子数分の画像データに対して、少なくとも２倍の画像データを保存する機能を有する。コントローラ２６は、出力端子２７のそれぞれの出力端子に対し、前回出力したデータ信号と今回出力するデータ信号との差分を計算する機能を有する。

Ｄ／Ａコンバータ２４には、抵抗ラダー型、抵抗ストリング型、容量アレイ型、電流ソース型、ΔΣ（デルタ−シグマ）型等を用いることができる。画像データは、Ｄ／Ａコンバータ２４でアナログ信号に変換された後、バッファアンプ２５で増幅され、データ信号として出力端子２７から出力される。

次に、バッファアンプ２５の構成例を示す回路図を、図５に示す。

バッファアンプ２５は、図５に示す回路３０を、出力端子２７の端子数分有する。図５に示す回路３０は、Ｄ／Ａコンバータ２４で変換されたアナログ信号の一つが入力端子ＩＮに入力され、出力端子ＯＵＴより、ソースドライバ１０５ａが有する出力端子２７の一つに出力する。

回路３０は、トランジスタＴｒ１１乃至トランジスタＴｒ３８を有する。ＶＤＤは高電位電源であり、ＶＢＩＡＳ１乃至ＶＢＩＡＳ４、ＶＰＣＡＳ、およびＶＮＣＡＳには、制御信号が入力される。入力端子ＳＷには、コントローラ２６からの制御信号が入力される。コントローラ２６は、入力端子ＳＷに、前回出力したデータ信号と今回出力するデータ信号との差分が大きい場合はＨｉｇｈを出力し、前記差分が小さい場合はＬｏｗを出力する。

回路３０は、出力端子２７を介して電気的に接続されたソース線を、規定時間内に充放電できるよう増幅する機能を有する。ソース線を規定時間内に充放電するためには、出力段のトランジスタが重要であるが、回路３０において出力段のトランジスタは、トランジスタＴｒ３２およびＴｒ３４（ｐチャネル型トランジスタ）、トランジスタＴｒ３５およびＴｒ３７（ｎチャネル型トランジスタ）である。

次に、バッファアンプ２５が有する回路３０が、ソース線を充電する様子を、図４（Ｂ）のグラフに示す。

図４（Ｂ）は、画素アレイ１０１が有するソース線の一本を、回路３０が充電する様子を示したグラフである。横軸は時間、縦軸はソース線の電位であり、１Ｖから１０Ｖへ充電する場合と、１Ｖから５．５Ｖへ充電する場合を示している。

ΔＶは、設計基準で定められた充電率を満たす電位差であり、最も時間を必要とする充放電においても規定時間内に、目標電位からのずれがΔＶ以内となるように、回路３０は設計される。図４（Ｂ）において、最も時間を必要とする充放電は１Ｖから１０Ｖへ充電する場合であり、規定時間がｔ１（ｓ）であるとする。

前記条件において設計された回路３０が１Ｖから５．５Ｖへ充電する場合、出力段のトランジスタが同じであれば、５．５ＶからのずれがΔＶ以内となるまでの時間はｔ１（ｓ）よりも短い。この時間をｔ２（ｓ）とする。つまり、１Ｖから５．５Ｖへ充電する場合、ｔ１−ｔ２（ｓ）は充電する必要のない時間となる。しかし、ｔ１−ｔ２（ｓ）の間も、回路３０の出力段のトランジスタは、ｐチャネル型トランジスタとｎチャネル型トランジスタがバランスをとりながら動作しているため、ｐチャネル型トランジスタからｎチャネル型トランジスタへ貫通電流が流れてしまう。

そのため、コントローラ２６は、前回出力したデータ信号と今回出力するデータ信号との差分が小さい場合（図４（Ｂ）において１Ｖから５．５Ｖへ充電する場合）、Ｌｏｗを出力する。コントローラ２６がＬｏｗを出力すると、回路３０のトランジスタＴｒ３４およびＴｒ３７はＯＦＦとなる（図５参照）。この場合、ｔ２（ｓ）は長く（ｔ１（ｓ）へ近づく）なるが、トランジスタＴｒ３４およびＴｒ３７がＯＦＦであるため、回路３０の出力段のトランジスタが流す貫通電流を少なくすることができる。

なお、図５において、トランジスタＴｒ３１およびＴｒ３８はトランジスタＴｒ３４およびＴｒ３７をＯＦＦさせるために設けられ、トランジスタＴｒ３３およびＴｒ３６はトランジスタＴｒ３４およびＴｒ３７の制御信号を伝達もしくは遮断するために設けられる。また、トランジスタＴｒ３１とＴｒ３３、Ｔｒ３４の組み合わせ、および、トランジスタＴｒ３８とＴｒ３６、Ｔｒ３７の組み合わせを、複数設けてもよい。

また、コントローラ２６は、Ｄ／Ａコンバータ２４で変換される前のデジタル信号を参照しているため、一般的な論理回路で形成することができる。例えば、画像データがＮビットのとき、Ｍビット以上の上位ビットに変化があるとき、コントローラ２６はＨｉｇｈを出力すると決めることができる。ここで、ＭおよびＮは１以上の整数であり、Ｍ≦Ｎである。

より具体的には、画像データが８ビットのとき、最上位ビットに変化があるときコントローラ２６はＨｉｇｈを出力すると決めると、画像データが’０００００００１’から’００００１０００’に変化するときコントローラ２６はＬｏｗを出力し、画像データが’０００００００１’から’１０００００００’に変化するときコントローラ２６はＨｉｇｈを出力する。このように決めることで、コントローラ２６は、バッファアンプ２５の最大出力振幅の約半分以上の振幅でソース線の充放電が必要な場合、Ｈｉｇｈを出力する。

＜フローチャート＞
コントローラ２６とバッファアンプ２５に関するフローチャートを、図６に示す。

ソースドライバ１０５ａは、処理を開始する（ステップＳ１１）。コントローラ２６は、バッファアンプ２５が有する回路３０の入力端子ＳＷをＬｏｗに設定する（ステップＳ１２）。

コントローラ２６は、Ｎビットの画像データに対して、Ｍビット以上の上位ビット（ＭからＮビット目）に変化があるか判断する（ステップＳ１３）。Ｍビット以上の上位ビットに変化がある場合、コントローラ２６は回路３０の入力端子ＳＷをＨｉｇｈに設定する（ステップＳ１４）。

バッファアンプ２５は、出力端子２７を介して電気的に接続されたソース線を充放電する（ステップＳ１５）。コントローラ２６は回路３０の入力端子ＳＷをＬｏｗに設定する（ステップＳ１６）。

また、ステップＳ１３において、Ｍビット以上の上位ビットに変化がない場合、回路３０の入力端子ＳＷはＬｏｗのまま、バッファアンプ２５はソース線を充放電する（ステップＳ１７）。

ソース線の充放電が終わると、動作を続けるか否かの判断を行い（ステップＳ１８）、動作を続ける場合、ステップＳ１３に戻る。動作を続けない場合、ソースドライバ１０５ａは、処理を終了する（ステップＳ１９）。

このように、データレジスタ２３に保存された画像データを参照することで、ソース線に出力するデータ信号の変化量が少ない場合、ソースドライバの出力段のトランジスタサイズを小さくすることができる。出力段のトランジスタサイズを小さくすることで、ソースドライバの消費電力を低減し、発熱量を少なくすることができる。表示装置の大画面化、高精細化、高フレーム周波数に対応した、駆動能力の高いソースドライバにおいて、消費電力、発熱量の問題を緩和することができる。

なお、本実施の形態は、本明細書で示す他の実施の形態と適宜組み合わせて実施することができる。

（実施の形態２）
本実施の形態では、上記実施の形態に記載の画素アレイ１０１に適用可能な画素１０について、図７および図８を用いて説明を行う。

＜画素＞
図７（Ａ）に、表示素子として発光素子を用いた画素１０の構成例を示す。図７（Ａ）に示す画素１０は、トランジスタＴｒ４１、Ｔｒ４２、容量素子Ｃ４１、発光素子ＬＥを有する。なお、ここではトランジスタＴｒ４１、Ｔｒ４２をｎチャネル型としているが、トランジスタの極性は適宜変更することができる。

トランジスタＴｒ４１のゲートはゲート線ＧＬと電気的に接続され、ソース又はドレインの一方はトランジスタＴｒ４２のゲート、および容量素子Ｃ４１の一方の電極と電気的に接続され、ソース又はドレインの他方はソース線ＳＬと電気的に接続されている。トランジスタＴｒ４２のソース又はドレインの一方は容量素子Ｃ４１の他方の電極、および発光素子ＬＥの一方の電極と電気的に接続され、ソース又はドレインの他方は電位Ｖａが供給される配線と電気的に接続されている。発光素子ＬＥの他方の電極は、電位Ｖｃが供給される配線と電気的に接続されている。

トランジスタＴｒ４１のソース又はドレインの一方、トランジスタＴｒ４２のゲートおよび容量素子Ｃ４１の一方の電極と電気的に接続されたノードを、ノードＮ４１とする。また、トランジスタＴｒ４２のソース又はドレインの一方および容量素子Ｃ４１の他方の電極と電気的に接続されたノードを、ノードＮ４２とする。

ここでは、電位Ｖａを高電源電位とし、電位Ｖｃを低電源電位とした場合について説明する。電位Ｖａおよび電位Ｖｃは、それぞれ複数の画素１０で共通の電位とすることができる。また、容量素子Ｃ４１は、ノードＮ４１の電位を保持するための保持容量としての機能を有する。

トランジスタＴｒ４１は、ソース線ＳＬの電位のノードＮ４１への供給を制御する機能を有する。具体的には、ゲート線ＧＬの電位を制御してトランジスタＴｒ４１をオン状態とすることにより、データ信号に対応するソース線ＳＬの電位がノードＮ４１に供給され、画素１０の書き込みが行われる。その後、ゲート線ＧＬの電位を制御してトランジスタＴｒ４１をオフ状態とすることにより、ノードＮ４１の電位が保持される。

そして、ノードＮ４１、Ｎ４２の電位差に応じて、トランジスタＴｒ４２のソースとドレインの間に流れる電流が制御され、発光素子ＬＥが当該電流に応じた輝度で発光する。これにより、画素１０の階調を制御することができる。なお、トランジスタＴｒ４２は飽和領域で動作させることが好ましい。

また、図７（Ｂ）に、表示素子として液晶素子を用いた画素１０の構成例を示す。図７（Ｂ）に示す画素１０は、トランジスタＴｒ４３、容量素子Ｃ４２、液晶素子ＬＣを有する。なお、ここでは、トランジスタＴｒ４３をｎチャネル型としているが、トランジスタの極性は適宜変更することができる。

トランジスタＴｒ４３のゲートはゲート線ＧＬと電気的に接続され、ソース又はドレインの一方は液晶素子ＬＣの一方の電極、および容量素子Ｃ４２の一方の電極と電気的に接続され、ソース又はドレインの他方はソース線ＳＬと電気的に接続されている。液晶素子ＬＣの他方の電極は、電位Ｖｃｏｍが供給される配線と電気的に接続されている。容量素子Ｃ４２の他方の電極は、所定の電位が供給される配線と電気的に接続されている。

トランジスタＴｒ４３のソース又はドレインの一方、液晶素子ＬＣの一方の電極および容量素子Ｃ４２の一方の電極と接続されたノードを、ノードＮ４３とする。

電位Ｖｃｏｍは、複数の画素１０で共通の電位とすることができる。なお、電位Ｖｃｏｍと、容量素子Ｃ４２の他方の電極と電気的に接続された配線の電位とは、同じ電位であってもよい。また、容量素子Ｃ４２は、ノードＮ４３の電位を保持するための保持容量としての機能を有する。

トランジスタＴｒ４３は、ソース線ＳＬの電位のノードＮ４３への供給を制御する機能を有する。具体的には、ゲート線ＧＬの電位を制御してトランジスタＴｒ４３をオン状態とすることにより、データ信号に対応するソース線ＳＬの電位がノードＮ４３に供給され、画素１０の書き込みが行われる。その後、ゲート線ＧＬの電位を制御してトランジスタＴｒ４３をオフ状態とすることにより、ノードＮ４３の電位が保持される。

液晶素子ＬＣは、一対の電極と、一対の電極間の電圧が印加される液晶材料を含んだ液晶層と、を有する。液晶素子ＬＣに含まれる液晶分子の配向は、一対の電極間に印加される電圧の値に応じて変化し、これにより液晶層の透過率が変化する。そのため、ソース線ＳＬからノードＮ４３に供給する電位を制御することにより、画素１０の階調を制御することができる。

上記の動作を、画素アレイ１０１が有するすべてのゲート線ＧＬに対して行うことにより、１フレーム分の画像を表示することができる。さらに、この動作を１秒間に６０回行うことにより、すなわち、１秒間に６０回画像を書き換えることにより、フレーム周波数が６０Ｈｚである表示装置を実現することができる。

なお、ゲート線ＧＬの駆動には、プログレッシブ方式を用いてもよいし、インターレース方式を用いてもよい。また、ソース線ＳＬへのデータ信号の供給は、ソース線ＳＬに順次データ信号を供給する点順次駆動を行ってもよいし、全てのソース線ＳＬに一斉にデータ信号を供給する線順次駆動を行ってもよい。また、複数のソース線ＳＬごとにデータ信号を供給してもよい。

＜トランジスタ＞
画素１０が有するトランジスタに用いられる半導体としては、シリコン、ゲルマニウムなどの第１４族の元素、ガリウムヒ素などの化合物半導体、有機半導体、金属酸化物などを用いることができる。また、半導体は、非単結晶半導体（非晶質半導体、微結晶半導体、多結晶半導体など）であってもよいし、単結晶半導体であってもよい。

画素１０が有するトランジスタは、チャネル形成領域に非晶質半導体、特に、水素化アモルファスシリコン（ａ−Ｓｉ：Ｈ）を含むことが好ましい。非晶質半導体を用いたトランジスタは、基板の大面積化に対応することが容易であるため、大画面の表示装置を作製する場合に好適である。

また、画素１０が有するトランジスタには、チャネル形成領域に金属酸化物を含むトランジスタ（ＯＳトランジスタ）を用いることもできる。ＯＳトランジスタは、水素化アモルファスシリコンを用いたトランジスタと比較して電界効果移動度が高く、また、多結晶シリコンを用いたトランジスタなどで必要であった結晶化の工程が不要である。

また、ＯＳトランジスタはオフ電流が極めて小さいため、トランジスタＴｒ４１（またはトランジスタＴｒ４３）としてＯＳトランジスタを用いる場合、画素１０にデータ信号を長期間にわたって保持することができる。これにより、画素アレイ１０１に表示される画像に変化がない期間、又は変化が一定以下である期間において、データ信号の更新頻度を低く設定することができる。つまり、一時的にフレーム周波数を低くすることができる。

データ信号の更新頻度は、例えば、０．１秒間に１回以下、又は１秒間に１回以下、又は１０秒間に１回以下などに設定することができる。特に、ウルトラハイビジョン、又はスーパーハイビジョンなど画素１０が多数設けられる場合、データ信号の更新頻度を低くすることで、効果的に消費電力を低減することができる。

＜断面図＞
画素アレイ１０１および画素１０の具体的な構成例について、図８（Ａ）および（Ｂ）に示す断面図を用いて説明する。なお、図８（Ａ）および（Ｂ）に示す断面図は、表示素子として発光素子、特に有機ＥＬ素子を用いた例である。

基板３０１上に設けられた画素１０は、トランジスタＴｒ４２（図７（Ａ）参照）を有している。また、トランジスタＴｒ４２は、絶縁層３０２上に設けられている。また、トランジスタＴｒ４２は、絶縁層３０２上に設けられた電極３３１を有し、電極３３１上に絶縁層３０３が形成されている。絶縁層３０３上に半導体層３３２が設けられている。半導体層３３２上に電極３３３及び電極３３４が設けられ、電極３３３及び電極３３４上に絶縁層３０５及び絶縁層３０６が設けられ、絶縁層３０５及び絶縁層３０６上に電極３３５が設けられている。

トランジスタＴｒ４２において、電極３３１はゲート電極としての機能を有し、電極３３３はソース電極又はドレイン電極の一方としての機能を有し、電極３３４はソース電極又はドレイン電極の他方としての機能を有し、電極３３５はバックゲート電極としての機能を有する。

トランジスタＴｒ４２はボトムゲート構造であり、かつバックゲートを有することで、オン電流を増大させることができる。また、トランジスタの閾値を制御することができる。なお、電極３３５は、製造工程を簡略化するため、場合によっては省略してもよい。

トランジスタに用いる半導体材料として、トランジスタＴｒ４２のチャネル形成領域に金属酸化物を含むトランジスタ（ＯＳトランジスタ）を用いた場合、金属酸化物は、例えば少なくともインジウム、亜鉛及びＭ（アルミニウム、チタン、ガリウム、ゲルマニウム、イットリウム、ジルコニウム、ランタン、セリウム、スズ、ネオジムまたはハフニウム等の金属）を含むＩｎ−Ｍ−Ｚｎ系酸化物で表記される材料を含むことが好ましい。また、該金属酸化物を用いたトランジスタの電気特性のばらつきを減らすため、それらと共に、スタビライザーを含むことが好ましい。

スタビライザーとしては、例えば、ガリウム、スズ、ハフニウム、アルミニウム、またはジルコニウム等がある。また、他のスタビライザーとしては、ランタノイドである、ランタン、セリウム、プラセオジム、ネオジム、サマリウム、ユウロピウム、ガドリニウム、テルビウム、ジスプロシウム、ホルミウム、エルビウム、ツリウム、イッテルビウム、ルテチウム等がある。

半導体層を構成する金属酸化物として、例えば、Ｉｎ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ａｌ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ｚｎ系酸化物、Ｉｎ−Ｈｆ−Ｚｎ系酸化物、Ｉｎ−Ｌａ−Ｚｎ系酸化物、Ｉｎ−Ｃｅ−Ｚｎ系酸化物、Ｉｎ−Ｐｒ−Ｚｎ系酸化物、Ｉｎ−Ｎｄ−Ｚｎ系酸化物、Ｉｎ−Ｓｍ−Ｚｎ系酸化物、Ｉｎ−Ｅｕ−Ｚｎ系酸化物、Ｉｎ−Ｇｄ−Ｚｎ系酸化物、Ｉｎ−Ｔｂ−Ｚｎ系酸化物、Ｉｎ−Ｄｙ−Ｚｎ系酸化物、Ｉｎ−Ｈｏ−Ｚｎ系酸化物、Ｉｎ−Ｅｒ−Ｚｎ系酸化物、Ｉｎ−Ｔｍ−Ｚｎ系酸化物、Ｉｎ−Ｙｂ−Ｚｎ系酸化物、Ｉｎ−Ｌｕ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ｈｆ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ａｌ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ａｌ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ｈｆ−Ｚｎ系酸化物、Ｉｎ−Ｈｆ−Ａｌ−Ｚｎ系酸化物を用いることができる。

なお、ここで、Ｉｎ−Ｇａ−Ｚｎ系酸化物とは、ＩｎとＧａとＺｎを主成分として有する酸化物という意味であり、ＩｎとＧａとＺｎの比率は問わない。また、ＩｎとＧａとＺｎ以外の金属元素が入っていてもよい。

また、半導体層と導電層は、上記酸化物のうち同一の金属元素を有していてもよい。半導体層と導電層を同一の金属元素とすることで、製造コストを低減させることができる。例えば、同一の金属組成の金属酸化物ターゲットを用いることで、製造コストを低減させることができる。また、半導体層と導電層を加工する際のエッチングガスまたはエッチング液を共通して用いることができる。ただし、半導体層と導電層は、同一の金属元素を有していても、組成が異なる場合がある。例えば、トランジスタ及び容量素子の作製工程中に、膜中の金属元素が脱離し、異なる金属組成となる場合がある。

半導体層を構成する金属酸化物は、エネルギーギャップが２ｅＶ以上、好ましくは２．５ｅＶ以上、より好ましくは３ｅＶ以上であることが好ましい。このように、エネルギーギャップの広い金属酸化物を用いることで、トランジスタのオフ電流を低減することができる。

半導体層を構成する金属酸化物がＩｎ−Ｍ−Ｚｎ酸化物の場合、Ｉｎ−Ｍ−Ｚｎ酸化物を成膜するために用いるスパッタリングターゲットの金属元素の原子数比は、Ｉｎ≧Ｍ、Ｚｎ≧Ｍを満たすことが好ましい。このようなスパッタリングターゲットの金属元素の原子数比として、Ｉｎ：Ｍ：Ｚｎ＝１：１：１、Ｉｎ：Ｍ：Ｚｎ＝１：１：１．２、Ｉｎ：Ｍ：Ｚｎ＝３：１：２、Ｉｎ：Ｍ：Ｚｎ＝４：２：４．１等が好ましい。なお、成膜される半導体層の原子数比はそれぞれ、誤差として上記のスパッタリングターゲットに含まれる金属元素の原子数比のプラスマイナス４０％の変動を含む。

半導体層には、キャリア密度の低い金属酸化物を用いることが好ましい。例えば、半導体層は、キャリア密度が１×１０^１７／ｃｍ^３以下、好ましくは１×１０^１５／ｃｍ^３以下、さらに好ましくは１×１０^１３／ｃｍ^３以下、より好ましくは１×１０^１１／ｃｍ^３以下、さらに好ましくは１×１０^１０／ｃｍ^３未満であり、１×１０^−９／ｃｍ^３以上のキャリア密度の金属酸化物を用いることができる。このような半導体層は、不純物濃度が低く、欠陥準位密度が低いため、安定な特性を有する。

なお、これらに限られず、必要とするトランジスタの半導体特性及び電気特性（電界効果移動度、しきい値電圧等）に応じて適切な組成のものを用いればよい。また、必要とするトランジスタの半導体特性を得るために、半導体層のキャリア密度や不純物濃度、欠陥密度、金属元素と酸素の原子数比、原子間距離、密度等を適切なものとすることが好ましい。

半導体層を構成する金属酸化物において、第１４族元素の一つであるシリコンや炭素が含まれると、半導体層において酸素欠損が増加し、ｎ型化してしまう場合がある。このため、半導体層におけるシリコンや炭素の濃度（二次イオン質量分析法により得られる濃度）を、２×１０^１８ａｔｏｍｓ／ｃｍ^３以下、好ましくは２×１０^１７ａｔｏｍｓ／ｃｍ^３以下とすることが好ましい。

また、アルカリ金属及びアルカリ土類金属は、金属酸化物と結合するとキャリアを生成する場合があり、トランジスタのオフ電流が増大してしまうことがある。このため半導体層における二次イオン質量分析法により得られるアルカリ金属またはアルカリ土類金属の濃度を、１×１０^１８ａｔｏｍｓ／ｃｍ^３以下、好ましくは２×１０^１６ａｔｏｍｓ／ｃｍ^３以下にすることが好ましい。

また、金属酸化物は、例えば非単結晶構造でもよい。非単結晶構造は、例えば、多結晶構造、微結晶構造、または非晶質構造を含む。非単結晶構造において、非晶質構造は最も欠陥準位密度が高い。

非晶質構造の金属酸化物は、例えば、原子配列が無秩序であり、結晶成分を有さない。または、非晶質構造の酸化物膜は、例えば、完全な非晶質構造であり、結晶部を有さない。

なお、金属酸化物が、非晶質構造の領域、微結晶構造の領域、多結晶構造の領域、単結晶構造の領域のうち、二種以上を有する混合膜であってもよい。混合膜は、例えば上述した領域のうち、いずれか二種以上の領域を含む単層構造、または積層構造を有する場合がある。

上記の半導体材料は、トランジスタＴｒ４２の他、図７（Ａ）におけるトランジスタＴｒ４１、図７（Ｂ）におけるトランジスタＴｒ４３に用いることもできる。

また、画素１０は、容量素子Ｃ４１を有する。容量素子Ｃ４１は、電極３３４と電極３３６が絶縁層３０３を介して重なる領域を有する。電極３３６は、電極３３１と同じ材料から形成されている。

図８（Ａ）および（Ｂ）は、表示素子として発光素子、特に有機ＥＬ素子を用いた例であるが、ＥＬ素子は有機ＥＬ素子と無機ＥＬ素子に区別されるため、説明する。

有機ＥＬ素子は、電圧を印加することにより、一方の電極から電子、他方の電極から正孔がそれぞれＥＬ層に注入される。そして、それらキャリア（電子および正孔）が再結合することにより、発光性の有機化合物が励起状態を形成し、その励起状態が基底状態に戻る際に発光する。このようなメカニズムから、このような発光素子は、電流励起型の発光素子と呼ばれる。なお、ＥＬ層は、発光性の化合物以外に、正孔注入性の高い物質、正孔輸送性の高い物質、正孔ブロック材料、電子輸送性の高い物質、電子注入性の高い物質、またはバイポーラ性の物質（電子輸送性及び正孔輸送性が高い物質）などを有していてもよい。ＥＬ層は、蒸着法（真空蒸着法を含む）、転写法、印刷法、インクジェット法、塗布法などの方法で形成することができる。

無機ＥＬ素子は、その素子構成により、分散型無機ＥＬ素子と薄膜型無機ＥＬ素子とに分類される。分散型無機ＥＬ素子は、発光材料の粒子をバインダ中に分散させた発光層を有するものであり、発光メカニズムはドナー準位とアクセプター準位を利用するドナー−アクセプター再結合型発光である。薄膜型無機ＥＬ素子は、発光層を誘電体層で挟み込み、さらにそれを電極で挟んだ構造であり、発光メカニズムは金属イオンの内殻電子遷移を利用する局在型発光である。

図８（Ａ）において、発光素子ＬＥは、画素１０に設けられたトランジスタＴｒ４２と接続されている。なお、発光素子ＬＥは、電極層３４１、発光層３４２、電極層３４３の積層によって構成されているが、この構成に限定されない。発光素子ＬＥから取り出す光の方向などに合わせて、発光素子ＬＥの構成は適宜変えることができる。

隔壁３４４は、有機絶縁材料、又は無機絶縁材料を用いて形成する。特に感光性の樹脂材料を用い、電極層３４１上に開口部を形成し、その開口部の側面が連続した曲率を持って形成される傾斜面となるように形成することが好ましい。

発光層３４２は、単数の層で構成されていても、複数の層が積層されるように構成されていてもどちらでも良い。

発光素子ＬＥに酸素、水素、水分、二酸化炭素等が侵入しないように、電極層３４３および隔壁３４４上に保護層を形成してもよい。保護層としては、窒化シリコン、窒化酸化シリコン、酸化アルミニウム、窒化アルミニウム、酸化窒化アルミニウム、窒化酸化アルミニウム、ＤＬＣ（Ｄｉａｍｏｎｄ Ｌｉｋｅ Ｃａｒｂｏｎ）などを形成することができる。また、基板３０１、基板３１２、及びシール材３１１によって封止された空間には充填材３４５が設けられ密封されている。このように、外気に曝されないように気密性が高く、脱ガスの少ない保護フィルム（貼り合わせフィルム、紫外線硬化樹脂フィルム等）やカバー材でパッケージング（封入）することが好ましい。

充填材３４５としては窒素やアルゴンなどの不活性な気体の他に、紫外線硬化樹脂または熱硬化樹脂を用いることができ、ＰＶＣ（ポリビニルクロライド）、アクリル樹脂、ポリイミド、エポキシ樹脂、シリコーン樹脂、ＰＶＢ（ポリビニルブチラル）またはＥＶＡ（エチレンビニルアセテート）などを用いることができる。また、充填材３４５に乾燥剤が含まれていてもよい。

シール材３１１には、ガラスフリットなどのガラス材料や、二液混合型の樹脂などの常温で硬化する硬化樹脂、光硬化性の樹脂、熱硬化性の樹脂などの樹脂材料を用いることができる。また、シール材３１１に乾燥剤が含まれていてもよい。

また、必要であれば、発光素子の射出面に偏光板、又は円偏光板（楕円偏光板を含む）、位相差板（λ／４板、λ／２板）、カラーフィルタなどの光学フィルムを適宜設けてもよい。また、偏光板又は円偏光板に反射防止膜を設けてもよい。例えば、表面の凹凸により反射光を拡散し、映り込みを低減できるアンチグレア処理を施すことができる。

また、発光素子をマイクロキャビティ構造とすることで、色純度の高い光を取り出すことができる。また、マイクロキャビティ構造とカラーフィルタを組み合わせることで、映り込みが低減し、表示画像の視認性を高めることができる。

電極層３４１、電極層３４３は、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、インジウム錫酸化物、酸化チタンを含むインジウム錫酸化物、インジウム亜鉛酸化物、酸化ケイ素を添加したインジウム錫酸化物などの透光性を有する導電性材料を用いることができる。

また、電極層３４１、電極層３４３はタングステン（Ｗ）、モリブデン（Ｍｏ）、ジルコニウム（Ｚｒ）、ハフニウム（Ｈｆ）、バナジウム（Ｖ）、ニオブ（Ｎｂ）、タンタル（Ｔａ）、クロム（Ｃｒ）、コバルト（Ｃｏ）、ニッケル（Ｎｉ）、チタン（Ｔｉ）、白金（Ｐｔ）、アルミニウム（Ａｌ）、銅（Ｃｕ）、銀（Ａｇ）などの金属、またはその合金、もしくはその金属窒化物から一種以上を用いて形成することができる。

また、電極層３４１、電極層３４３として、導電性高分子（導電性ポリマーともいう）を含む導電性組成物を用いて形成することができる。導電性高分子としては、いわゆるπ電子共役系導電性高分子を用いることができる。例えば、ポリアニリンまたはその誘導体、ポリピロールまたはその誘導体、ポリチオフェンまたはその誘導体、もしくは、アニリン、ピロールおよびチオフェンの２種以上からなる共重合体またはその誘導体等が挙げられる。

発光素子ＬＥが光を外部に取り出すため、少なくとも電極層３４１または電極層３４３の一方が透明であればよい。表示装置は、光の取り出し方によって、上面射出（トップエミッション）構造と、下面射出（ボトムエミッション）構造と、両面射出（デュアルエミッション）構造に分類される。上面射出構造は、基板３１２側から光を取り出す場合をいう。下面射出構造は、基板３０１側から光を取り出す場合をいう。両面射出構造は、基板３１２側と基板３０１側の両方から光を取り出す場合をいう。例えば、上面射出構造の場合、電極層３４３を透明にすればよい。例えば、下面射出構造の場合、電極層３４１を透明にすればよい。例えば、両面射出構造の場合、電極層３４１及び電極層３４３を透明にすればよい。

図８（Ｂ）は、図８（Ａ）に示すトランジスタＴｒ４２として、トップゲート型のトランジスタを設けた場合の断面図を示している。図８（Ｂ）のトランジスタＴｒ４２において、電極３３１はゲート電極としての機能を有し、電極３３３はソース電極またはドレイン電極の一方としての機能を有し、電極３３４はソース電極またはドレイン電極の他方としての機能を有する。

図８（Ｂ）のその他の構成要素については、図８（Ａ）の記載を参照すればよい。また、図８（Ａ）および（Ｂ）は、表示素子として発光素子を用いた場合について説明したが、図７（Ｂ）に示すように、表示素子として液晶素子を用いることもできる。

なお、本実施の形態は、本明細書で示す他の実施の形態と適宜組み合わせて実施することができる。

（実施の形態３）
本実施の形態では、本発明の一態様の電子機器について、図面を参照して説明する。

以下で例示する電子機器には、上記実施の形態で説明した、表示装置１００及び表示装置１１０を搭載することができる。これにより、精細度の高い、また大画面化が可能な、表示部を有する電子機器を提供することができる。

電子機器としては、例えば、テレビジョン装置、デスクトップ型もしくはノート型のパーソナルコンピュータ、コンピュータ用などのモニタ、デジタルサイネージ（Ｄｉｇｉｔａｌ Ｓｉｇｎａｇｅ：電子看板）、パチンコ機などの大型ゲーム機などの比較的大きな画面を備える電子機器の他、デジタルカメラ、デジタルビデオカメラ、デジタルフォトフレーム、携帯電話機、携帯型ゲーム機、携帯情報端末、音響再生装置、などが挙げられる。

本発明の一態様の電子機器は、アンテナを有していてもよい。アンテナで信号を受信することで、表示部で映像や情報等の表示を行うことができる。また、電子機器がアンテナ及び二次電池を有する場合、アンテナを、非接触電力伝送に用いてもよい。

本発明の一態様の電子機器は、センサ（力、変位、位置、速度、加速度、角速度、回転数、距離、光、液、磁気、温度、化学物質、音声、時間、硬度、電場、電流、電圧、電力、放射線、流量、湿度、傾度、振動、においまたは赤外線を測定する機能を含むもの）を有していてもよい。

本発明の一態様の電子機器は、様々な機能を有することができる。例えば、様々な情報（静止画、動画、テキスト画像など）を表示部に表示する機能、タッチパネル機能、カレンダー、日付または時刻などを表示する機能、様々なソフトウェア（プログラム）を実行する機能、無線通信機能、記録媒体に記録されているプログラムまたはデータを読み出す機能等を有することができる。

図９（Ａ）にテレビジョン装置の一例を示す。テレビジョン装置７１００は、筐体７１０１に表示部７０００が組み込まれている。ここでは、スタンド７１０３により筐体７１０１を支持した構成を示している。

図９（Ａ）において、表示部７０００に、本発明の一態様の表示装置を適用することができる。

図９（Ａ）に示すテレビジョン装置７１００の操作は、筐体７１０１が備える操作スイッチや、別体のリモコン操作機７１１１により行うことができる。または、表示部７０００にタッチセンサを備えていてもよく、指等で表示部７０００に触れることで操作してもよい。リモコン操作機７１１１は、当該リモコン操作機７１１１から出力する情報を表示する表示部を有していてもよい。リモコン操作機７１１１が備える操作キーまたはタッチパネルにより、チャンネル及び音量の操作を行うことができ、表示部７０００に表示される映像を操作することができる。

なお、テレビジョン装置７１００は、受信機及びモデムなどを備えた構成とすることができる。受信機により一般のテレビ放送の受信を行うことができる。また、モデムを介して有線または無線による通信ネットワークに接続することにより、一方向（送信者から受信者）または双方向（送信者と受信者間、あるいは受信者間同士など）の情報通信を行うことも可能である。

図９（Ｂ）に、ノート型パーソナルコンピュータ７２００を示す。ノート型パーソナルコンピュータ７２００は、筐体７２１１、キーボード７２１２、ポインティングデバイス７２１３、外部接続ポート７２１４等を有する。筐体７２１１に、表示部７０００が組み込まれている。

図９（Ｂ）において、表示部７０００に、本発明の一態様の表示装置を適用することができる。

図９（Ｃ）に、デジタルサイネージ（Ｄｉｇｉｔａｌ Ｓｉｇｎａｇｅ：電子看板）の一例を示す。

図９（Ｃ）に示すデジタルサイネージ７３００は、筐体７３０１、表示部７０００、及びスピーカ７３０３等を有する。さらに、ＬＥＤランプ、操作キー（電源スイッチ、または操作スイッチを含む）、接続端子、各種センサ、マイクロフォン等を有することができる。

図９（Ｃ）において、表示部７０００に、本発明の一態様の表示装置を適用することができる。

表示部７０００が広いほど、一度に提供できる情報量を増やすことができる。また、表示部７０００が広いほど、人の目につきやすく、例えば、広告の宣伝効果を高めることができる。

表示部７０００にタッチパネルを適用することで、表示部７０００に画像または動画を表示するだけでなく、使用者が直感的に操作することができ、好ましい。また、路線情報もしくは交通情報などの情報を提供するための用途に用いる場合には、直感的な操作によりユーザビリティを高めることができる。

また、図９（Ｃ）に示すように、デジタルサイネージ７３００は、ユーザーが所持するスマートフォン等の情報端末機７３１１と無線通信により連携可能であることが好ましい。例えば、表示部７０００に表示される広告の情報を、情報端末機７３１１の画面に表示させることができる。また、情報端末機７３１１を操作することで、表示部７０００の表示を切り替えることができる。

また、デジタルサイネージ７３００に、情報端末機７３１１の画面を操作手段（コントローラ）としたゲームを実行させることもできる。これにより、不特定多数のユーザーが同時にゲームに参加し、楽しむことができる。

また、本発明の一態様に係る表示システムは、家屋もしくはビルの内壁もしくは外壁等に組み込むことができる。

なお、本実施の形態は、本明細書で示す他の実施の形態と適宜組み合わせて実施することができる。

Ｃ１ 矢印
Ｃ４１ 容量素子
Ｃ４２ 容量素子
ＩＮ 入力端子
Ｎ４１ ノード
Ｎ４２ ノード
Ｎ４３ ノード
ＯＵＴ 出力端子
Ｒ１ 矢印
ＳＷ 入力端子
Ｔｒ１１ トランジスタ
Ｔｒ３１ トランジスタ
Ｔｒ３２ トランジスタ
Ｔｒ３３ トランジスタ
Ｔｒ３４ トランジスタ
Ｔｒ３５ トランジスタ
Ｔｒ３６ トランジスタ
Ｔｒ３７ トランジスタ
Ｔｒ３８ トランジスタ
Ｔｒ４１ トランジスタ
Ｔｒ４２ トランジスタ
Ｔｒ４３ トランジスタ
ＶＢＩＡＳ１ 制御信号
ＶＢＩＡＳ４ 制御信号
ＶＰＣＡＳ 制御信号
ＶＮＣＡＳ 制御信号
１０ 画素
２１ 半導体装置
２２ インターフェース
２３ データレジスタ
２４ Ｄ／Ａコンバータ
２５ バッファアンプ
２６ コントローラ
２７ 出力端子
３０ 回路
１００ 表示装置
１０１ 画素アレイ
１０２ ゲートドライバ
１０３ ゲートドライバ
１０４ａ 端子
１０４ｄ 端子
１０５ ソースドライバ
１０５ａ ソースドライバ
１０５ｆ ソースドライバ
１０６ ソースドライバ
１０６ａ ソースドライバ
１０６ｆ ソースドライバ
１１０ 表示装置
３０１ 基板
３０２ 絶縁層
３０３ 絶縁層
３０５ 絶縁層
３０６ 絶縁層
３１１ シール材
３１２ 基板
３３１ 電極
３３２ 半導体層
３３３ 電極
３３４ 電極
３３５ 電極
３３６ 電極
３４１ 電極層
３４２ 発光層
３４３ 電極層
３４４ 隔壁
３４５ 充填材
７０００ 表示部
７１００ テレビジョン装置
７１０１ 筐体
７１０３ スタンド
７１１１ リモコン操作機
７２００ ノート型パーソナルコンピュータ
７２１１ 筐体
７２１２ キーボード
７２１３ ポインティングデバイス
７２１４ 外部接続ポート
７３００ デジタルサイネージ
７３０１ 筐体
７３０３ スピーカ
７３１１ 情報端末機

Claims (6)

1. データレジスタと、
   コントローラと、
   Ｄ／Ａコンバータと、
   バッファアンプと、を有し、
   前記データレジスタは、第一のデータと、第二のデータと、を格納する機能を有し、
   前記データレジスタは、前記Ｄ／Ａコンバータに、前記第一及び第二のデータを交互に出力し、
   前記Ｄ／Ａコンバータは、前記データレジスタから入力された、前記第一又は第二のデータを、アナログ信号に変換する機能を有し、
   前記バッファアンプは、前記アナログ信号を増幅して、事前に定められた負荷を、事前に定められた時間内に、充放電する機能を有し、
   前記コントローラは、前記第一のデータと、前記第二のデータの、変化量を計算し、
   前記コントローラは、前記変化量が、事前に定められた量より小さい場合、前記バッファアンプが有する、一部のトランジスタを無効とする、半導体装置。
2. 画素アレイと、
   ソースドライバと、を有し、
   前記画素アレイは、ソース線と、画素と、を有し、
   前記ソースドライバは、データレジスタと、コントローラと、Ｄ／Ａコンバータと、バッファアンプと、を有し、
   前記データレジスタは、第一の画像データと、第二の画像データと、を格納する機能を有し、
   前記データレジスタは、前記Ｄ／Ａコンバータに、前記第一及び第二の画像データを交互に出力し、
   前記Ｄ／Ａコンバータは、前記データレジスタから入力された、前記第一又は第二の画像データを、アナログ信号に変換する機能を有し、
   前記バッファアンプは、前記アナログ信号を増幅して、前記ソース線に、事前に定められた時間内に、供給する機能を有し、
   前記コントローラは、前記第一の画像データと、前記第二の画像データの、変化量を計算し、
   前記コントローラは、前記変化量が、事前に定められた量より小さい場合、前記バッファアンプが有する、一部のトランジスタを無効とする、表示装置。
3. 請求項２において、
   前記画素アレイは、ゲート線を有し、
   前記画素は、前記ソース線に平行な方向と、前記ゲート線に平行な方向と、にマトリクス状に配設され、
   前記ソース線に平行な方向に配設された、前記画素の数は、前記ゲート線の数のＮ倍（Ｎは２以上の整数）であり、
   前記ゲート線に平行な方向に配設された、前記画素の数は、前記ソース線の数の１／Ｎ倍であることを特徴とする、表示装置。
4. 請求項２または請求項３において、
   前記画素は、チャネル形成領域に金属酸化物を含むトランジスタを有する、表示装置。
5. データレジスタと、
   コントローラと、
   Ｄ／Ａコンバータと、
   バッファアンプと、を有し、
   前記データレジスタは、第一のデータと、第二のデータと、を格納する機能を有し、
   前記データレジスタは、前記Ｄ／Ａコンバータに、前記第一及び第二のデータを交互に出力し、
   前記Ｄ／Ａコンバータは、前記データレジスタから入力された、前記第一又は第二のデータを、アナログ信号に変換する機能を有し、
   前記バッファアンプは、前記アナログ信号を増幅して、事前に定められた負荷を、事前に定められた時間内に、充放電する機能を有し、
   前記バッファアンプは、第一乃至第六のトランジスタを有し、
   前記第一のトランジスタのソースまたはドレインの一方は、第一の電源線に電気的に接続され、
   前記第一のトランジスタのソースまたはドレインの他方は、前記第二のトランジスタのソースまたはドレインの一方と電気的に接続され、
   前記第二のトランジスタのソースまたはドレインの他方は、前記第一の電源線に電気的に接続され、
   前記第三のトランジスタのソースまたはドレインの一方は、前記第一のトランジスタのゲートと電気的に接続され、
   前記第三のトランジスタのソースまたはドレインの他方は、前記第二のトランジスタのゲートと電気的に接続され、
   前記第四のトランジスタのソースまたはドレインの一方は、第二の電源線に電気的に接続され、
   前記第四のトランジスタのソースまたはドレインの他方は、前記第一のトランジスタのソースまたはドレインの他方と電気的に接続され、
   前記第五のトランジスタのソースまたはドレインの一方は、前記第二の電源線に電気的に接続され、
   前記第五のトランジスタのソースまたはドレインの他方は、前記第二のトランジスタのソースまたはドレインの一方と電気的に接続され、
   前記第六のトランジスタのソースまたはドレインの一方は、前記第四のトランジスタのゲートと電気的に接続され、
   前記第六のトランジスタのソースまたはドレインの他方は、前記第五のトランジスタのゲートと電気的に接続され、
   前記コントローラは、前記第一のデータと、前記第二のデータの、変化量を計算し、
   前記コントローラは、前記変化量が、事前に定められた量より小さい場合、
   前記第二のトランジスタ、前記第三のトランジスタ、前記第五のトランジスタ、及び、前記第六のトランジスタをオフすることで、前記バッファアンプの充放電する機能の一部を無効とする、半導体装置。
6. 請求項５において、
   前記バッファアンプは、第七のトランジスタ、及び、第八のトランジスタを有し、
   前記第七のトランジスタのソースまたはドレインの一方は、前記第一の電源線に電気的に接続され、
   前記第七のトランジスタのソースまたはドレインの他方は、前記第二のトランジスタのゲートと電気的に接続され、
   前記第八のトランジスタのソースまたはドレインの一方は、前記第二の電源線に電気的に接続され、
   前記第八のトランジスタのソースまたはドレインの他方は、前記第五のトランジスタのゲートと電気的に接続される、半導体装置。

Images