JP2008026342A - 表示装置 - Google Patents

Abstract

【課題】表示信号の増幅器を備えた表示装置において、消費電力を低減する。
【解決手段】Ｄ／Ａ変換前のビデオデータＲ，Ｇ，Ｂに対して演算処理を行う演算回路５２と、この演算回路５２の演算結果に基づいて、増幅器３２の駆動能力を切り換える制御回路５３を設けた。制御回路５３からの制御信号Ｓ１，Ｓ２によって増幅器３２の駆動能力が切り換えられる。演算回路５２は、ビデオデータＲ，Ｇ，Ｂの大きさを見積もるために、複数の画素に供給されるビデオデータＲ，Ｇ，Ｂの平均値を予め計算する。例えば、表示部１Ａの１ラインに対応した１水平期間分のビデオデータＲ，Ｇ，Ｂの平均値を算出する。ビデオデータＲ，Ｇ，Ｂの平均値は、全ビットの平均値でもよいし、一部のビットの平均値でもよい。
【選択図】図１

Description

本発明は、表示装置に関し、特に、表示信号を増幅器により増幅して画素に供給する表示装置に関するものである。

近年、携帯電話やデジタルカメラ等の携帯型電子機器の普及に伴い、液晶表示装置等の表示装置の需要が益々高まっている。液晶表示装置の１つとして、アクティブマトリクス型の液晶表示装置が知られている。

この種の液晶表示装置では、ＴＦＴを備えた複数の画素がマトリクス状に配置され、各画素のＴＦＴのゲートには、画素選択信号が供給される走査線が接続され、ＴＦＴのドレインには表示信号線が接続されている。

そして、外部から入力されるビデオデータをＤ／Ａ変換器でＤ／Ａ変換して表示信号を生成し、その表示信号を増幅器で増幅して、表示信号線を通して各画素に供給するようにしている。

なお、先行技術文献としては以下の特許文献１がある。
特開２００４−１２８９１号公報

従来例の液晶表示装置では、増幅器の駆動能力（負荷を駆動する能力）は、表示信号にかかわらず同じであった。そのため、表示信号の大小によっては、増幅器の駆動能力が必要以上に大きい状態となり、消費電力の増大を招いていた。

即ち、液晶表示装置の場合、液晶層への印加電圧、即ち表示信号によって増幅器に加わる負荷が変わる。例えば、ノーマリーホワイトの液晶表示装置においては、白表示のときは、黒表示のときよりも表示信号が小さいため、増幅器への負荷は比較的小さい。

しかし、増幅器の駆動能力は黒表示のときに合わせて大きく設定されており、増幅器の消費電力は白表示のときも黒表示のときと同等であることから、消費電力が増大する原因となっていた。

そこで本発明は、表示信号の増幅器を備えた表示装置において、消費電力の低減を図るものである。

本発明の表示装置は、複数の画素と、複数の画素が接続された表示信号線と、ビデオデータをＤ／Ａ変換して表示信号を生成するＤ／Ａ変換器と、表示信号を増幅して表示信号線を通して画素に供給する増幅器と、ビデオデータに対して演算処理を施す演算回路と、演算回路の演算結果に応じて増幅器の駆動能力を切り換える制御回路と、を備えるものである。

かかる構成によれば、演算回路及び制御回路により、ビデオデータ、即ち表示信号の大小に応じて増幅器の駆動能力が切り換えられる。例えば、ノーマリーホワイトの液晶表示装置においては、白表示のときは、増幅器の駆動能力は黒表示のときよりも小さく設定される。これにより、増幅器の消費電力が低減される。

本発明の表示装置によれば、表示信号の増幅器を備えた表示装置において、消費電力を低減することができる。

本発明の実施の形態について説明する。図１は、本発明の実施形態に係る液晶表示装置の等価回路図である。

ガラス基板等の透明基板からなる表示パネル１上の液晶表示部（以降、「表示部１Ａ」と略称する）に、複数の画素１０がマトリクス状に配置されている。各画素１０は、赤色、緑色、青色、あるいはそれ以外の色の表示に対応した画素である。

表示部１Ａにおいて、行方向に延びた走査線ＧＬ１，ＧＬ２，・・・と列方向に延びた表示信号線ＤＬ１，ＤＬ２，・・・の各交差点の付近に、各画素１０の画素選択薄膜トランジスタ（Thin Film Transistor；以降、「ＴＦＴ」と略称する）１１が配置されている。

この画素選択ＴＦＴ１１のゲートは、各走査線ＧＬ１，ＧＬ２，・・・に接続されており、そのドレインは、各表示信号線ＤＬ１，ＤＬ２，・・・に接続されている。走査線ＧＬ１，ＧＬ２，・・・には、垂直駆動回路２０から出力される画素選択信号Ｖｇ１，Ｖｇ２，・・・がそれぞれ印加され、画素選択信号Ｖｇ１，Ｖｇ２，・・・に応じて画素選択ＴＦＴ１１のオンまたはオフが制御される。

画素選択ＴＦＴ１１のドレインには、画素電極１２が接続されている。画素電極１２と共通電極１３との間には液晶層１４が設けられている。画素電極１２には、表示信号Ｖｓｉｇを１垂直期間保持する保持容量１５が接続されている。

外部から入力されるビデオデータＲ，Ｇ，Ｂは、赤色、緑色、青色等に対応したデジタルデータであり、これらがＤ／Ａ変換器ＤＡＣによってＤ／Ａ変換され、アナログの表示信号Ｖｓｉｇが生成される。その表示信号Ｖｓｉｇは増幅器３２で増幅される。増幅された表示信号Ｖｓｉｇは水平駆動回路３０の水平スイッチ３１を通して、表示信号線ＤＬ１，ＤＬ２，・・・に出力され、各画素の画素選択ＴＦＴ１１を通して、各画素の画素電極１２に印加される。

本発明は、表示信号Ｖｓｉｇの大小に応じて増幅器３２の負荷が変化することに着目し、その駆動能力を表示信号Ｖｓｉｇの大小に応じて適した能力に切り換えるようにしたものである。そのために、Ｄ／Ａ変換前のビデオデータＲ，Ｇ，Ｂのビデオデータに対して演算処理を行う演算回路５２と、この演算回路５２の演算結果に基づいて、増幅器３２の駆動能力を切り換える制御回路５３を設けた。制御回路５３からの制御信号Ｓ１，Ｓ２によって増幅器３２の駆動能力が切り換えられる。

演算回路５２は、ビデオデータＲ，Ｇ，Ｂの大きさを見積もるために、複数の画素１０に供給されるビデオデータＲ，Ｇ，Ｂの平均値を予め計算する。例えば、表示部１Ａの１水平ラインに対応した１水平期間分のビデオデータＲ，Ｇ，Ｂの平均値を算出する。ビデオデータＲ，Ｇ，Ｂの平均値は、全ビットの平均値でもよいし、一部のビットの平均値でもよい。また、１水平期間分のビデオデータＲ，Ｇ，Ｂの中から適当な方法でサンプリングしたデータを平均してもよい。

ビデオデータＲ，Ｇ，Ｂの最上位ビットは、画素電極１２に印加される表示信号Ｖｓｉｇの約半分を決定してしまう。そこで、ビデオデータＲ，Ｇ，Ｂの全ビットではなく、最上位ビットの平均値を計算することで、演算回路５２の回路規模を小さくすることができる。

したがって、増幅器３２の駆動能力は、ビデオデータＲ，Ｇ，Ｂの平均値が大きければ大きくなるように、逆に、ビデオデータＲ，Ｇ，Ｂの平均値が小さければ小さくなるように、１水平期間毎に切り換えられることになる。

増幅器３２の具体的な構成について、図２の等価回路図を参照して説明する。この増幅器３２は、差動増幅回路６０及び出力回路７０からなる。差動増幅回路６０は、表示信号Ｖｓｉｇに対応した差動信号Ｖｉｎａ，Ｖｉｎｂがゲートに印加された一対の差動ＴＦＴ６１−１，６１−２と、それらの差動ＴＦＴ６１−１，６１−２に接続されカレントミラーを構成するＴＦＴ６２−１，６２−２を備える。

また、差動増幅回路６０には、バイアス信号Ｖｂｉａｓに応じて定電流を流す複数の定電流ＴＦＴ６３−１，６３−２，・・・，６３−ｎと、これらの定電流ＴＦＴ６３−１，６３−２，・・・，６３−ｎのいずれか１つを電流源として、差動ＴＦＴ６１−１，６１−２に接続する第１のスイッチＳＷ１を備える。

定電流ＴＦＴ６３−１，６３−２，・・・，６３−ｎは、それぞれ異なるオン抵抗値を有している。第１のスイッチＳＷ１は、制御回路５３からの制御信号Ｓ１に応じてスイッチングする。

出力回路７０は、差動増幅回路６０の出力がゲートに印加された複数の出力ＴＦＴ７１−１，７１−２，・・・，７１−ｎと、これらの出力ＴＦＴ７１−１，７１−２，・・・，７１−ｎのいずれか１つを出力端子に接続する第２のスイッチＳＷ２、キャパシタ７３、電流源としての定電流トランジスタ７２を備える。出力ＴＦＴ７１−１，７１−２，・・・，７１−ｎは、それぞれ異なるオン抵抗値を有している。第２のスイッチＳＷ２は、制御回路５３からの制御信号Ｓ２に応じてスイッチングする。

増幅器３２の駆動能力を大きくする場合には、第１のスイッチＳＷ１によりオン抵抗の小さい定電流ＴＦＴを選択し、第２のスイッチＳＷ２によりオン抵抗の小さい出力ＴＦＴを選択すればよい。これにより、差動増幅回路６０の動作電流が大きくなり、出力ＴＦＴの駆動能力が大きくなる。

逆に、増幅器３２の駆動能力を小さくする場合には、第１のスイッチＳＷ１によりオン抵抗の大きい定電流ＴＦＴを選択し、第２のスイッチＳＷ２によりオン抵抗の大きい出力ＴＦＴを選択すればよい。増幅器３２の駆動能力を小さくなるが、消費電力は低減される。

また、表示パネル１上には、プリチャージ回路４０が配置されている。プリチャージ回路４０は、表示信号線ＤＬ１，ＤＬ２，・・・に接続され、プリチャージ制御信号ＤＳＧに応じてスイッチングし、バッファＢＦを通してプリチャージ電位Ｖｄｓｄを表示信号線ＤＬ１，ＤＬ２，・・・に供給するプリチャージスイッチ４１を備えている。

プリチャージスイッチ４１は、表示信号線ＤＬ１，ＤＬ２，・・・に表示信号Ｖｓｉｇが出力される前の水平帰線期間にオンして、表示信号線ＤＬ１，ＤＬ２，・・・をプリチャージ電位Ｖｄｓｄに設定し、水平帰線期間が終了するとオフするように制御されている。

次に、上述した液晶表示装置の動作例について図３の動作タイミング図を参照して説明する。図３では、複数の表示信号線ＤＬ１，ＤＬ２，・・・の中から、例として表示信号線ＤＬ１の電位を示している。まず、水平帰線期間中に、プリチャージ制御信号ＤＳＧがハイレベルになり、プリチャージスイッチ４１がオンすると、表示信号線ＤＬ１はプリチャージ電位Ｖｄｓｄにプリチャージされる。その後、プリチャージ制御信号ＤＳＧがロウレベルになり、プリチャージスイッチ４１はオフする。

一方、演算回路５２は、１水平期間分のビデオデータＲ，Ｇ，Ｂの平均値を算出し、制御回路５３はそれに応じて増幅器３２の駆動能力を切り換える。

そして、水平帰線期間が終了し、１水平期間がスタートすると、第１行目の走査線ＧＬ１に供給される画素選択信号Ｖｇ１がハイレベルとなって、第１行目の画素１０が選択される。そして、ビデオデータＲ，Ｇ，ＢがＤ／Ａ変換器３２によりＤ／Ａ変換されて、表示信号Ｖｓｉｇが生成される。表示信号Ｖｓｉｇは、増幅器３２で増幅された後、水平駆動回路３０の水平スイッチ３１を通して、表示信号線ＤＬ１，ＤＬ２，・・・に出力され、各画素１０の画素選択ＴＦＴ１１を通して、各画素１０の画素電極１２に印加される。

このとき、図３のように、表示信号Ｖｓｉｇが大きい場合、即ち、その目標電位とプリチャージ電位Ｖｄｓｄとの差が大きい場合には、容量性負荷を有した表示信号線ＤＬ１，ＤＬ２，・・・を増幅器３２によってプリチャージするにあたり、増幅器３２の負荷が大きくなるので、その駆動能力は大きく設定される。

次の水平帰線期間では、表示信号線ＤＬ１，ＤＬ２，・・・は再び、プリチャージ電位Ｖｄｓｄにプリチャージされる。そして、次の１水平期間がスタートすると、第２行目の走査線ＧＬ２に供給される画素選択信号Ｖｇ２がハイレベルとなって、第２行目の画素１０が選択され、同様にして、表示信号Ｖｓｉｇは増幅器３２で増幅された後、水平駆動回路３０の水平スイッチ３１を通して、表示信号線ＤＬ１，ＤＬ２，・・・に出力される。

このとき、図３のように、表示信号Ｖｓｉｇが小さい場合、即ち、その目標電位とプリチャージ電位Ｖｄｓｄとの差が小さい場合には、増幅器３２の負荷が小さいので、その駆動能力は小さく設定される。

このようにして、本発明によれば、ビデオデータＲ，Ｇ，Ｂの大小に応じて、即ち、増幅器３２の負荷に応じて、増幅器３２の駆動能力が切り換えられるので、動作全体としては、増幅器３２の消費電力が低減される。

なお、上記実施形態において、Ｄ／Ａ変換器ＤＡＣ、増幅器３２、演算回路５２、及び制御回路５３を、ＳＯＧ（System on Glass）技術により表示パネル１上に形成しようとすると、大きな回路面積が必要となり、表示パネル１のサイズが大きくなってしまう。そこで、本発明の他の実施形態として、図４に示すように、Ｄ／Ａ変換器ＤＡＣ、増幅器３２、演算回路５２、及び制御回路５３を、半導体集積回路チップＩＣとして構成し、その半導体集積回路チップＩＣを、ＣＯＧ（Chip on Glass）技術により表示パネル１上に実装してもよい。

また、本発明は液晶表示装置だけでなく、表示信号の増幅器を備えた表示装置であれば他の表示装置、例えば、有機ＥＬ表示装置にも適用することができる。

本発明の実施形態に係る液晶表示装置の等価回路図である。 図１の増幅器の等価回路図である。 本発明の実施形態に係る液晶表示装置の動作タイミング図である。 本発明の他の実施形態に係る液晶表示装置の等価回路図である。

符号の説明

１ 表示パネル １Ａ 表示部 １０ 画素
１１ 画素選択ＴＦＴ １２ 画素電極 １３ 共通電極
１４ 液晶層 １５ 保持容量 ２０ 垂直駆動回路
３０ 水平駆動回路 ３１ 水平スイッチ ４１ プリチャージスイッチ
３２ 増幅器 ４０ プリチャージ回路 ５２ 演算回路
５３ 制御回路
６０ 差動増幅回路 ６１−１，・・・，６１−ｎ 定電流ＴＦＴ
７０ 出力回路 ７１−１，・・・，７１−ｎ 出力ＴＦＴ
ＤＡＣ Ｄ／Ａ変換器

Claims (6)

1. 複数の画素と、
   前記複数の画素が接続された表示信号線と、
   ビデオデータをＤ／Ａ変換して表示信号を生成するＤ／Ａ変換器と、
   前記表示信号を増幅して前記表示信号線を通して前記画素に供給する増幅器と、
   前記ビデオデータに対して演算処理を施す演算回路と、
   前記演算回路の演算結果に応じて前記増幅器の駆動能力を切り換える制御回路と、を備えることを特徴とする表示装置。
2. 前記演算回路は、複数の前記画素に対応した前記ビデオデータの平均値を算出することを特徴とする請求項１記載の表示装置。
3. 前記演算回路は、複数の前記画素に対応した前記ビデオデータの最上位ビットの平均値を算出することを特徴とする請求項２記載の表示装置。
4. 前記増幅器は、定電流トランジスタを電流源として動作し、前記表示信号を差動増幅する差動増幅回路と、
   前記差動増幅回路の出力により駆動される出力トランジスタを含む出力回路と、
   前記制御回路からの制御信号に応じて、前記定電流トランジスタ及び前記出力トランジスタの駆動能力を切り換えるスイッチ回路と、を備えることを特徴とする請求項１、２、３のいずれかに記載の表示装置。
5. 前記表示信号が前記表示信号線に供給される前に、前記表示信号線にプリチャージ電位を供給するプリチャージ回路を備えることを特徴とする請求項１、２、３、４のいずれかに記載の表示装置。
6. 前記Ｄ／Ａ変換器、前記増幅器、前記演算回路、及び前記制御回路は、半導体集積回路チップとして構成されていることを特徴とする請求項１、２、３、４、５のいずれかに記載の表示装置。

Images