JP2018116276A

JP2018116276A - 表示装置

Info

Publication number: JP2018116276A
Application number: JP2018004187A
Authority: JP
Inventors: 英智小林; Hidetomo Kobayashi
Original assignee: Semiconductor Energy Laboratory Co Ltd
Current assignee: Semiconductor Energy Laboratory Co Ltd
Priority date: 2017-01-16
Filing date: 2018-01-15
Publication date: 2018-07-26
Also published as: US10872565B2; US20180204520A1; JP2022087178A

Abstract

【課題】大型化または高解像度化された表示装置の表示の均一性を高める。【解決手段】ソースドライバと、第１のゲートドライバと、第２のゲートドライバと、第１の画素と、第２の画素と、を有し、第１の画素は、ソースドライバおよび第１のゲートドライバに電気的に接続され、第２の画素は、ソースドライバおよび第２のゲートドライバに電気的に接続され、第１の画素が配置される位置は、第２の画素が配置される位置よりもソースドライバに近く、第１のゲートドライバは、第１の画素に第１の書込み信号を供給する機能を有し、第２のゲートドライバは、第２の画素に第２の書込み信号を供給する機能を有し、第２の書込み信号のパルス幅は、第１の書込み信号のパルス幅よりも長い、表示装置を提供する。【選択図】図３

Description

本発明の一態様は、表示装置に関する。

なお本発明の一態様は、上記の技術分野に限定されない。本明細書等で開示する発明の技術分野は、物、方法、または、製造方法に関するものである。または、本発明の一態様は、プロセス、マシン、マニュファクチャ、または、組成物（コンポジション・オブ・マター）に関するものである。そのため、より具体的に本明細書で開示する本発明の一態様の技術分野としては、半導体装置、表示装置、発光装置、蓄電装置、撮像装置、記憶装置、それらの駆動方法、または、それらの製造方法、を一例として挙げることができる。

近年、表示装置の大型化が求められている。例えば、家庭用のテレビジョン装置（テレビ、またはテレビジョン受信機ともいう）、デジタルサイネージ（ＤｉｇｉｔａｌＳｉｇｎａｇｅ：電子看板）や、ＰＩＤ（ＰｕｂｌｉｃＩｎｆｏｒｍａｔｉｏｎＤｉｓｐｌａｙ）などが挙げられる。また、デジタルサイネージや、ＰＩＤなどは、大型であるほど提供できる情報量を増やすことができ、また広告等に用いる場合には大型であるほど人の目につきやすく、広告の宣伝効果を高めることが期待される。

また、表示装置の高解像度化が求められている。例えば、フルハイビジョン（画素数１９２０×１０８０）、４Ｋ（画素数３８４０×２１６０もしくは４０９６×２１６０等）、さらには８Ｋ（画素数７６８０×４３２０もしくは８１９２×４３２０等）といった画素数の多いテレビジョン装置（テレビ、又はテレビジョン受信機ともいう）が盛んに開発されている。

表示装置の大型化および高解像度化を実現させるための手段として、例えば、特許文献１には、表示パネル同士の境界を目立たせないように、複数の表示パネルを配置する技術が開示されている。

特開２０１５−１８０９２４号公報

大型または高解像度の表示装置においては、ドライバの駆動能力が表示装置の大きさに対して十分でなく、表示が不均一になる等の問題が発生しやすい。

例えば、ソースドライバから離れた位置に配置される画素に供給されるデータ電圧は、ソースドライバから近い位置に配置される画素に供給されるデータ電圧よりも上昇または下降の速度が小さいことがある。

従って、全ての画素への書込み方法を、ソースドライバから近い位置に配置される画素に供給されるデータ電圧の上昇または下降の速度に合わせて設定すると、ソースドライバから離れた位置に配置される画素に対して書込みするためには時間が不足する場合がある。すなわち、ソースドライバから離れた位置に配置される画素に充分にデータ電圧を書き込むことが困難である場合がある。これによって、表示が不均一になりやすくなることがある。

一方、全ての画素への書込み方法を、ソースドライバから離れた位置に配置される画素に供給されるデータ電圧の上昇または下降の速度に合わせて設定すると、表示の周波数特性が低下するため、表示装置の表示品位が低下しやすい場合がある。

そこで、本発明の一態様は、大型または高解像度の表示装置の表示の均一性を高めることを課題とする。また、本発明の一態様は、大型または高解像度の表示装置の表示品位を高めることを課題とする。

本発明の一態様の課題は、上記列挙した課題に限定されない。上記列挙した課題は、他の課題の存在を妨げるものではない。なお他の課題は、以下の記載で述べる、本項目で言及していない課題である。本項目で言及していない課題は、当業者であれば明細書又は図面等の記載から導き出せるものであり、これらの記載から適宜抽出することができる。なお、本発明の一態様は、上記列挙した課題、及び／又は他の課題のうち、少なくとも一つの課題を解決するものである。

本発明の一態様は、ソースドライバと、第１のゲートドライバと、第２のゲートドライバと、第１の画素と、第２の画素と、を有し、当該第１の画素は、当該ソースドライバおよび当該第１のゲートドライバに電気的に接続され、当該第２の画素は、当該ソースドライバおよび当該第２のゲートドライバに電気的に接続され、当該第１の画素が配置される位置は、当該第２の画素が配置される位置よりも当該ソースドライバに近く、当該第１のゲートドライバは、当該第１の画素に第１の書込み信号を供給する機能を有し、当該第２のゲートドライバは、当該第２の画素に第２の書込み信号を供給する機能を有し、当該第２の書込み信号のパルス幅は、当該第１の書込み信号のパルス幅よりも長い、表示装置である。

上記構成の表示装置において、第３の画素と、第４の画素と、を有し、当該第３の画素は、当該ソースドライバおよび当該第１のゲートドライバに電気的に接続され、当該第４の画素は、当該ソースドライバおよび当該第２のゲートドライバに電気的に接続され、当該第３の画素が配置される位置は、当該第２の画素が配置される位置よりも当該ソースドライバに近く、当該第４の画素が配置される位置は、当該第１の画素が配置される位置および当該第３の画素が配置される位置よりも当該ソースドライバから遠く、当該第１のゲートドライバは、当該第２のゲートドライバが当該第２の書込み信号を供給した後に、当該第３の画素に第３の書込み信号を供給する機能を有し、当該第２のゲートドライバは、当該第１のゲートドライバが当該第３の書込み信号を供給した後に、当該第４の画素に第４の書込み信号を供給する機能を有し、当該第４の書込み信号のパルス幅は、当該第１の書込み信号のパルス幅および当該第３の書込み信号のパルス幅よりも長いとより好ましい。

また、本発明の一態様は、ソースドライバと、第１のゲートドライバと、第２のゲートドライバと、第１の画素群と、第２の画素群とを有し、当該第１の画素群は、当該ソースドライバおよび当該第１のゲートドライバと、電気的に接続され、当該第２の画素群は、当該ソースドライバおよび当該第２のゲートドライバと、電気的に接続され、当該第１の画素群は、当該第２の画素群が配置される位置よりも当該ソースドライバに近く、当該第１のゲートドライバは、当該第１の画素群のそれぞれに第１の書込み信号を供給する機能を有し、当該第２のゲートドライバは、当該第２の画素群のそれぞれに第２の書込み信号を供給する機能を有し、当該第２の書込み信号のパルス幅は、当該第１の書込み信号のパルス幅よりも長く、当該第１のゲートドライバによる第１の書込み信号の供給と、当該第２のゲートドライバによる第２の書込み信号の供給とを、交互に行う機能を有する、表示装置である。

上記各構成の表示装置において、表示コントローラを有し、当該表示コントローラは、当該ソースドライバの制御信号、当該第１のゲートドライバの制御信号、および当該第２のゲートドライバの制御信号を供給する機能を有し、当該ソースドライバは、当該ソースドライバの制御信号が供給される機能を有し、当該第１のゲートドライバは、当該第１のゲートドライバの制御信号が供給される機能を有し、当該第２のゲートドライバは、当該第２のゲートドライバの制御信号が供給される機能を有し、当該第１のゲートドライバの制御信号および当該第２のゲートドライバの制御信号のいずれか一方は、デューティ比が５０％でない矩形波を有するとより好ましい。

本発明の一態様により、大型または高解像度の表示装置の表示の均一性を高めることができる。また、本発明の一態様により、大型または高解像度の表示装置の表示品位を高めることができる。

本発明の一態様の効果は、上記列挙した効果に限定されない。上記列挙した効果は、他の効果の存在を妨げるものではない。なお他の効果は、以下の記載で述べる、本項目で言及していない効果である。本項目で言及していない効果は、当業者であれば明細書又は図面等の記載から導き出せるものであり、これらの記載から適宜抽出することができる。なお、本発明の一態様は、上記列挙した効果、及び／又は他の効果のうち、少なくとも一つの効果を有するものである。従って本発明の一態様は、場合によっては、上記列挙した効果を有さない場合もある。

本発明の一態様を説明するためのブロック図。本発明の一態様を説明するための回路図。本発明の一態様を説明するためのタイミングチャート。本発明の一態様を説明するためのブロック図および回路図。本発明の一態様を説明するためのブロック図および回路図。本発明の一態様を説明するための回路図。表示パネルの構成例を示すブロック図。表示パネルの構成例を示すブロック図。画素の構成例を示す回路図。表示パネルの構成例を示す断面図。表示パネルの構成例を示す断面図。表示パネルの一例を説明する図。表示モジュールの一例を説明する断面図。電子機器の一例を説明する図。

以下、実施の形態について図面を参照しながら説明する。但し、実施の形態は多くの異なる態様で実施することが可能であり、趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は、以下の実施の形態の記載内容に限定して解釈されるものではない。

なお、以下に説明する発明の構成において、同一部分又は同様な機能を有する部分には同一の符号を異なる図面間で共通して用い、その繰り返しの説明は省略する。また、同様の機能を指す場合には、ハッチパターンを同じくし、特に符号を付さない場合がある。

また、図面において示す各構成の、位置、大きさ、範囲などは、理解の簡単のため、実際の位置、大きさ、範囲などを表していない場合がある。このため、開示する発明は、必ずしも、図面に開示された位置、大きさ、範囲などに限定されない。

本明細書等において、半導体装置とは、半導体特性を利用した装置であり、半導体素子（トランジスタ、ダイオード、フォトダイオード等）を含む回路、同回路を有する装置等をいう。また、半導体特性を利用することで機能しうる装置全般をいう。例えば、集積回路、集積回路を備えたチップや、パッケージにチップを収納した電子部品は半導体装置の一例である。また、記憶装置、表示装置、発光装置、照明装置及び電子機器等は、それ自体が半導体装置であり、半導体装置を有している場合がある。

本明細書等において、ＸとＹとが接続されていると記載されている場合は、ＸとＹとが電気的に接続されている場合と、ＸとＹとが機能的に接続されている場合と、ＸとＹとが直接接続されている場合とが、本明細書等に開示されているものとする。したがって、所定の接続関係、例えば、図または文章に示された接続関係に限定されず、図または文章に示された接続関係以外のものも、図または文章に記載されているものとする。Ｘ、Ｙは、対象物（例えば、装置、素子、回路、配線、電極、端子、導電膜、層など）であるとする。

トランジスタは、ゲート、ソース、およびドレインと呼ばれる３つの端子を有する。ゲートは、トランジスタの導通状態を制御する制御ノードである。ソースまたはドレインとして機能する２つの入出力ノードは、トランジスタの型及び各端子に与えられる電位の高低によって、一方がソースとなり他方がドレインとなる。このため、本明細書等においては、ソースやドレインの用語は、入れ替えて用いることができるものとする。また、本明細書等では、ゲート以外の２つの端子を第１端子、第２端子と呼ぶ場合や、第３端子、第４端子と呼ぶ場合がある。

ノードは、回路構成やデバイス構造等に応じて、端子、配線、電極、導電層、導電体、不純物領域等と言い換えることが可能である。また、端子、配線等をノードと言い換えることが可能である。

電圧は、ある電位と、基準の電位（例えば接地電位、ソース電位）との電位差のことを示す場合が多い。よって、電圧を電位と言い換えることが可能である。なお、電位とは相対的なものである。よって、ＧＮＤと記載されていても、必ずしも０Ｖを意味しない場合がある。

本明細書等において、「第１」、「第２」、「第３」などの序数詞は、順序を表すために使用される場合がある。または、構成要素の混同を避けるために使用する場合があり、この場合、序数詞の使用は構成要素の個数を限定するものではなく、順序を限定するものでもない。また、例えば、「第１」を「第２」または「第３」に置き換えて、発明の一形態を説明することができる。

なお、「膜」という言葉と、「層」という言葉とは、場合によっては、又は、状況に応じて、互いに入れ替えることが可能である。例えば、「導電層」という用語を、「導電膜」という用語に変更することが可能である。または、例えば、「絶縁膜」という用語を、「絶縁層」という用語に変更することが可能である。

本明細書等において、金属酸化物（ｍｅｔａｌｏｘｉｄｅ）とは、広い表現での金属の酸化物である。金属酸化物は、酸化物絶縁体、酸化物導電体（透明酸化物導電体を含む）、酸化物半導体（ＯｘｉｄｅＳｅｍｉｃｏｎｄｕｃｔｏｒまたは単にＯＳともいう）などに分類される。例えば、トランジスタの半導体層に金属酸化物を用いた場合、当該金属酸化物を酸化物半導体と呼称する場合がある。つまり、ＯＳＦＥＴと記載する場合においては、金属酸化物または酸化物半導体を有するトランジスタと換言することができる。

また、本明細書等において、窒素を有する金属酸化物も金属酸化物（ｍｅｔａｌｏｘｉｄｅ）と総称する場合がある。また、窒素を有する金属酸化物を、金属酸窒化物（ｍｅｔａｌｏｘｙｎｉｔｒｉｄｅ）と呼称してもよい。

（実施の形態１）
本実施の形態では、図１乃至図６を用いて本発明の一態様の表示装置について説明する。

図１（Ａ）は、本発明の一態様の表示装置の一例である表示装置２００のブロック図である。図１（Ｂ）は、表示装置２００が有する表示コントローラを説明するブロック図である。

図２は、表示装置２００が有する画素を説明する回路図である。

図３は、表示装置２００の駆動方法を説明するタイミングチャートである。

図４は、表示装置２００が有するソースドライバを説明するブロック図および回路図である。

図５は、表示装置２００が有するゲートドライバを説明するブロック図および回路図である。

図６は、表示装置２００が有する電圧生成回路を説明する回路図である。

まず、図１（Ａ）および図３を用いて、本発明の一態様の表示装置の構成を示す。

図１（Ａ）に示すように、表示装置２００は、ディスプレイドライバＩＣ１００と、ゲートドライバ１５０Ａと、ゲートドライバ１５０Ｂと、走査線ＸＬ［１］乃至走査線ＸＬ［Ｍ］（Ｍは２以上の自然数）と、信号線ＹＬ［１］乃至信号線ＹＬ［Ｎ］（Ｎは２以上の自然数）と、画素部１６０とを有する。

ディスプレイドライバＩＣ１００は、ソースドライバ１４０と、表示コントローラ１２０と、電圧生成回路１３０を有する。

表示コントローラ１２０（図中、Ｃｏｎｔｒｏｌｌｅｒと示す）は、ホストプロセッサ１７０から出力されるデジタル信号Ｓ_ＤＩＧがインターフェースを介して入力される。表示コントローラ１２０は、デジタル信号Ｓ_ＤＩＧをもとに、ソースドライバ１４０の制御信号、ゲートドライバ１５０Ａおよびゲートドライバ１５０Ｂの制御信号、および表示データＤＡＴＡを供給する。ソースドライバ１４０の制御信号は、例えば、クロック信号Ｓ_ＣＬＫ、スタートパルスＳ_ＳＰおよびラッチ信号Ｓ_{ＬＡＴＣＨ}である。ゲートドライバ１５０Ａの制御信号は、例えば、クロック信号Ｇ_ＣＬＫＡおよびスタートパルスＧ_ＳＰＡである。ゲートドライバ１５０Ｂの制御信号は、例えば、クロック信号Ｇ_ＣＬＫＢおよびスタートパルスＧ_ＳＰＢである。

図１（Ｂ）は、ディスプレイドライバＩＣ１００が有する表示コントローラ１２０の構成の一例である。図１（Ｂ）において、表示コントローラ１２０は、基準クロック生成回路１２１と、水平クロック生成回路１２２と、垂直クロック生成回路１２３と、映像信号処理回路１２４とを有する。

図１（Ｂ）に示す表示コントローラ１２０において、基準クロック生成回路１２１は、デジタル信号Ｓ_ＤＩＧから基準クロックを生成する。この基準クロックは、水平クロック生成回路１２２および垂直クロック生成回路１２３に入力される。また、水平クロック生成回路１２２は、基準クロックから、クロック信号Ｓ_ＣＬＫ、スタートパルスＳ_ＳＰ、ラッチ信号Ｓ_{ＬＡＴＣＨ}等のソースドライバ１４０の制御信号を生成する。また、垂直クロック生成回路１２３は、基準クロックから、クロック信号Ｇ_ＣＬＫＡおよびスタートパルスＧ_ＳＰＡ等のゲートドライバ１５０Ａの制御信号およびクロック信号Ｇ_ＣＬＫＢおよびスタートパルスＧ_ＳＰＢ等のゲートドライバ１５０Ｂの制御信号を生成する。

基準クロックから生成されるクロック信号Ｇ_ＣＬＫＡおよびクロック信号Ｇ_ＣＬＫＢは、デューティ比が５０％ではない矩形波である。クロック信号Ｇ_ＣＬＫＡおよびクロック信号Ｇ_ＣＬＫＢ等についての詳細な説明は後述する。

また、図１（Ｂ）に示す表示コントローラ１２０において、映像信号処理回路１２４は、デジタル信号Ｓ_ＤＩＧから、表示データＤＡＴＡを生成する。

なお、図１（Ａ）において、デジタル信号Ｓ_ＤＩＧは、ホストプロセッサ１７０から出力されるが、本発明の一態様の表示装置の構成はこれに限らない。ホストプロセッサ等から出力された信号が、例えばタイミングコントローラまたはフレームメモリ等を介して、デジタル信号Ｓ_ＤＩＧとして表示コントローラ１２０に入力されてもよい。

電圧生成回路１３０（図中、Ｖ−ＧＥＮと示す）は、電源１７１（図中、ＰｏｗｅｒＳｕｐｐｌｙと示す）から出力される基準となる電圧Ｖ_ＤＤ、電圧Ｖ_ＳＳが入力される。なお電圧Ｖ_ＳＳはグラウンド電圧ＧＮＤであることが好ましい。電圧生成回路１３０は、電圧Ｖ_ＤＤ、電圧Ｖ_ＳＳをもとに、ソースドライバ１４０、ゲートドライバ１５０Ａおよびゲートドライバ１５０Ｂを駆動するための電圧を生成する。ソースドライバ１４０に出力する電圧は、例えば、電圧Ｖ_ＤＡＣおよび電圧Ｖ_{Ｓ−ＢＵＦ}である。ゲートドライバ１５０Ａおよびゲートドライバ１５０Ｂに出力する電圧は、例えば、電圧Ｖ_{Ｇ−ＢＵＦ}である。

ソースドライバ１４０は、電圧Ｖ_ＤＡＣ、電圧Ｖ_{Ｓ−ＢＵＦ}および制御信号（クロック信号Ｓ_ＣＬＫ、スタートパルスＳ_ＳＰ、ラッチ信号Ｓ_{ＬＡＴＣＨ}）によって、表示データＤＡＴＡをデータ電圧（Ｖ_ＤＡＴＡ）として出力する。ソースドライバ１４０の構成の詳細については後述する。

ゲートドライバ１５０Ａは、走査線ＸＬ［１］乃至走査線ＸＬ［ｍ］と電気的に接続される（ｍは２以上Ｍ未満の自然数）。また、ゲートドライバ１５０Ａは、電圧Ｖ_{Ｇ−ＢＵＦ}および制御信号（クロック信号Ｇ_ＣＬＫＡ、スタートパルスＧ_ＳＰＡ）によって走査電圧（Ｖ_ＳＣＡＮ）を走査線ＸＬ［１］乃至走査線ＸＬ［ｍ］に出力する。

ゲートドライバ１５０Ｂは、走査線ＸＬ［ｍ＋１］乃至走査線ＸＬ［Ｍ］と電気的に接続される。また、ゲートドライバ１５０Ｂは、電圧Ｖ_{Ｇ−ＢＵＦ}および制御信号（クロック信号Ｇ_ＣＬＫＢ、スタートパルスＧ_ＳＰＢ）によって走査電圧（Ｖ_ＳＣＡＮ）を走査線ＸＬ［ｍ＋１］乃至走査線ＸＬ［Ｍ］に出力する。ゲートドライバ１５０Ａおよびゲートドライバ１５０Ｂの構成の詳細については後述する。

信号線ＹＬ［１］乃至信号線ＹＬ［Ｎ］は、画素部１６０と重なる領域において、それぞれ互いに概略平行となるように順に配置される。また、信号線ＹＬ［１］乃至信号線ＹＬ［Ｎ］は、ソースドライバ１４０に電気的に接続される。また、信号線ＹＬ［１］乃至信号線ＹＬ［Ｎ］は、画素部１６０と電気的に接続される。

走査線ＸＬ［１］乃至走査線ＸＬ［Ｍ］は、画素部１６０と重なる領域において、それぞれ互いに概略平行となるように順に配置される。また、走査線ＸＬ［１］乃至走査線ＸＬ［ｍ］は、ゲートドライバ１５０Ａに電気的に接続される。また、走査線ＸＬ［ｍ＋１］乃至走査線ＸＬ［Ｍ］は、ゲートドライバ１５０Ｂに電気的に接続される。また、走査線ＸＬ［１］乃至走査線ＸＬ［Ｍ］は、画素部１６０と電気的に接続される。

なお、本明細書等において、走査線ＸＬ［１］乃至走査線ＸＬ［Ｍ］のうち、ソースドライバ１４０に最も近い走査線を走査線ＸＬ［１］と呼ぶ。また、本明細書等において、走査線ＸＬ［１］乃至走査線ＸＬ［ｍ］は、走査線ＸＬ［ｍ＋１］乃至走査線ＸＬ［Ｍ］よりも、ソースドライバ１４０に近い。したがって、ゲートドライバ１５０Ａには、ソースドライバ１４０に比較的近い走査線が電気的に接続されているということができる。また、ゲートドライバ１５０Ｂには、ソースドライバ１４０から比較的遠い走査線が電気的に接続されているということができる。

また、本明細書等において、ある走査線（第１の走査線）と、別の走査線（第２の走査線）が配置される位置のどちらがソースドライバ１４０に近いかは、例えば、ディスプレイドライバＩＣ１００またはソースドライバ１４０上の一点と第１の走査線上の一点との間の距離と、ディスプレイドライバＩＣ１００またはソースドライバ１４０上の一点と第２の走査線上の一点との間の距離と、を比較することによって判断してもよい。

また、信号線ＹＬ［１］乃至信号線ＹＬ［Ｎ］および走査線ＸＬ［１］乃至走査線ＸＬ［Ｍ］は、それぞれ概略直交するように配置される。

画素部１６０は、Ｍ行Ｎ列の画素１６２を有する。

ここで、図２（Ａ）および図２（Ｂ）を用いて画素１６２について説明する。

画素１６２は、トランジスタ、キャパシタおよび表示素子を有する。また、画素１６２は、一の信号線および一の走査線と電気的に接続される。図２（Ａ）および図２（Ｂ）に、画素１６２の構成の例を示す。なお、図２（Ａ）および図２（Ｂ）では、任意の行、列にある画素として、第ｊ行、第ｋ列（ｊはＭ以下の自然数、ｋはＮ以下の自然数）の画素を示している。

また、画素１６２は、一の信号線を介して、ソースドライバ１４０から出力されるデータ電圧（Ｖ_ＤＡＴＡ）を入力される。また、画素１６２は、一の走査線を介して、ゲートドライバ１５０Ａまたはゲートドライバ１５０Ｂから出力される走査電圧（Ｖ_ＳＣＡＮ）を入力される。

画素１６２に用いることのできる表示素子としては、液晶素子または発光素子が挙げられる。

画素１６２に用いることのできる液晶素子および発光素子の詳細については後の実施の形態で説明する。

図２（Ａ）に、表示素子として液晶素子を用いる場合の例である画素１６２Ａを示す。画素１６２Ａは、トランジスタ１９１、キャパシタ１９２、及び液晶素子１９３を有する。

トランジスタ１９１のゲートは、ノードＮ_ＸＬ［ｊ］［ｋ］において走査線ＸＬ［ｊ］と電気的に接続される。また、トランジスタ１９１のソースまたはドレインの一方は、ノードＮ_ＹＬ［ｊ］［ｋ］において信号線ＹＬ［ｋ］と電気的に接続される。トランジスタ１９１のソースまたはドレインの他方は、キャパシタ１９２および液晶素子１９３と電気的に接続される。

トランジスタ１９１は、液晶素子１９３と信号線ＹＬ［ｋ］との接続を制御するスイッチング素子としての機能を有する。例えば、ゲートドライバ１５０Ａまたはゲートドライバ１５０Ｂから走査線ＸＬ［ｊ］を介してトランジスタ１９１のゲートにパルス信号が入力されると、トランジスタ１９１がオン状態となり、信号線ＹＬ［ｋ］と液晶素子１９３とが導通状態となって、液晶素子１９３に表示データが書き込まれる。

図２（Ｂ）に、表示素子として発光素子を用いる場合の画素の構成の一例である画素１６２Ｂを示す。画素１６２Ｂは、トランジスタ１９４、トランジスタ１９５、及び発光素子１９６を有する。なお図２（Ｂ）では、走査線ＸＬ［ｊ］及び信号線ＹＬ［ｋ］に加えて、電流供給線ＺＬ［ｊ］を示している。電流供給線ＺＬ［ｊ］は、発光素子１９６に電流を供給するための配線である。

トランジスタ１９４のゲートは、ノードＮ_ＸＬ［ｊ］［ｋ］において走査線ＸＬ［ｊ］と電気的に接続される。また、トランジスタ１９４のソースまたはドレインの一方は、ノードＮ_ＹＬ［ｊ］［ｋ］において信号線ＹＬ［ｋ］と電気的に接続される。また、トランジスタ１９４のソースまたはドレインの他方は、トランジスタ１９５のゲートと電気的に接続される。

トランジスタ１９５のソースまたはドレインの一方は、電流供給線ＺＬ［ｊ］と電気的に接続される。また、トランジスタ１９５のソースまたはドレインの他方は、発光素子１９６と電気的に接続される。

トランジスタ１９４は、トランジスタ１９５のゲートと信号線ＹＬ［ｋ］との接続を制御するスイッチング素子としての機能を有する。例えば、ゲートドライバ１５０Ａまたはゲートドライバ１５０Ｂから走査線ＸＬ［ｊ］を介してトランジスタ１９４のゲートにパルス信号が入力されると、トランジスタ１９４がオン状態となり、信号線ＹＬ［ｋ］とトランジスタ１９５のゲートとが導通状態となって、トランジスタ１９５のゲートにデータ電圧（Ｖ_ＤＡＴＡ）が入力される。さらに、トランジスタ１９５のゲートに印加される電圧に応じて電流供給線ＺＬ［ｊ］から発光素子１９６に流れる電流が制御されることで、発光素子１９６に表示データが書き込まれる。

本明細書等において、表示素子に表示データの書き込みを行うためにゲートドライバ１５０Ａまたはゲートドライバ１５０Ｂから画素１６２に入力するパルス信号を、書込み信号または走査電圧と呼ぶことがある。より具体的には、例えば、画素１６２Ａが有する液晶素子１９３に表示データの書き込みを行うために、ゲートドライバ１５０Ａまたはゲートドライバ１５０Ｂから走査線ＸＬ［ｊ］を介してトランジスタ１９１のゲートに入力するパルス信号を書込み信号または走査電圧ということがある。また、画素１６２Ｂが有する発光素子１９６に表示データの書き込みを行うためにゲートドライバ１５０Ａまたはゲートドライバ１５０Ｂから走査線ＸＬ［ｊ］を介してトランジスタ１９４のゲートに入力するパルス信号を書込み信号または走査電圧ということがある。

以上が、画素１６２についての説明である。

なお、本明細書等において、走査線ＸＬ［ｊ］とは、第ｊ行の複数の画素に接続される走査線をいう。また、信号線ＹＬ［ｋ］とは、第ｋ列の複数の画素に接続される信号線をいう。

また、本明細書等において、ある画素（第１の画素）が配置される位置と、別の画素（第２の画素）が配置される位置のどちらがソースドライバ１４０に近いかは、例えば、第１の画素および第２の画素が接続される走査線によって判断してもよい。

例えば、第１の画素が、第ｊの走査線に接続され、第２の画素が第（ｊ＋ｌ）（ｌは（Ｍ−ｊ）以下の自然数）の走査線に接続される場合、第１の画素の配置される位置は、第２の画素が配置される位置よりもソースドライバ１４０に近いと判断することができる。

また、本明細書等において、ある画素（第１の画素）が配置される位置と、別の画素（第２の画素）が配置される位置のどちらがソースドライバ１４０に近いかは、例えば、ディスプレイドライバＩＣ１００またはソースドライバ１４０上の一点と第１の画素上の一点との間の距離を、ディスプレイドライバＩＣ１００またはソースドライバ１４０上の一点と第２の画素上の一点との間の距離と比較することによって判断してもよい。

以上が、本発明の一態様の表示装置の構成である。

本発明の一態様の表示装置は、書込み信号のパルス幅を、当該書込み信号が入力される画素１６２が配置される位置によって変える。

具体的には、ゲートドライバ１５０Ａが、走査線ＸＬ［１］乃至走査線ＸＬ［ｍ］を介して画素１６２に出力する書込み信号のパルス幅をより短くし、ゲートドライバ１５０Ｂが、走査線ＸＬ［ｍ＋１］乃至走査線ＸＬ［Ｍ］を介して画素１６２に出力する書込み信号のパルス幅をより長くする。これによって、ソースドライバ１４０の近くに配置される画素１６２に入力される書込み信号のパルス幅をより短くし、ソースドライバ１４０から離れた位置に配置される画素１６２に入力される書込み信号のパルス幅をより長くすることができる。これによって、ソースドライバ１４０から離れた位置に配置される画素１６２に入力されるデータ電圧の上昇には時間がかかる場合であっても、当該画素１６２に確実にデータ電圧を書き込むことができる。

従って、本発明の一態様は、画素１６２の位置によってデータ電圧の上昇または下降の速さが異なるような場合であっても、画素１６２の位置によらず確実に走査電圧を書き込むことが可能である。いいかえると、画素１６２に接続される走査線上のノードの位置によって当該ノードにおけるデータ電圧の上昇または下降の速さが異なるような場合であっても、当該ノードの位置によらず確実に画素１６２にデータ電圧を書き込むことが可能である。

次に、図３を用いて本発明の一態様の表示装置の駆動方法の具体例を説明する。

図３には、デジタル信号Ｓ_ＤＩＧおよびクロック信号の例を示すタイミングチャートと、信号線ＹＬ［ｋ］、走査線ＸＬ［１］、走査線ＸＬ［ｍ＋１］、走査線ＸＬ［２］、走査線ＸＬ［ｍ＋２］および走査線ＸＬ［３］のそれぞれに入力される信号の例を示すタイミングチャートを示す。

また、図３には、デジタル信号Ｓ_ＤＩＧが、デジタル信号Ｓ［１］、デジタル信号Ｓ［ｍ＋１］、デジタル信号Ｓ［２］、デジタル信号Ｓ［ｍ＋２］、デジタル信号Ｓ［３］、およびデジタル信号Ｓ［ｍ＋３］である期間におけるタイミングチャートを示す。

本発明の一態様の表示装置において、デジタル信号Ｓ_ＤＩＧは、デジタル信号Ｓ［１］乃至Ｓ［Ｍ］を含む信号である。デジタル信号Ｓ［１］乃至Ｓ［Ｍ］は、それぞれ、ある行の画素において表示する表示データを含む。例えば、任意のデジタル信号Ｓ［ｊ］は、第ｊ行の画素において表示するデータを含む。なお、デジタル信号Ｓ［１］乃至Ｓ［Ｍ］の期間の長さは、それぞれ等しい。

また、デジタル信号Ｓ_ＤＩＧは、ゲートドライバ１５０Ａに電気的に接続される画素において表示する表示データと、ゲートドライバ１５０Ｂに電気的に接続される画素において表示する表示データとを、交互に含む。すなわち、デジタル信号Ｓ_ＤＩＧは、デジタル信号Ｓ［１］乃至Ｓ［ｍ］のうちの一と、デジタル信号Ｓ［ｍ＋１］乃至Ｓ［Ｍ］のうちの一とを、交互に含む。

具体的には、図３において例示するように、デジタル信号Ｓ_ＤＩＧは、まず、デジタル信号Ｓ［１］となり、次に、デジタル信号Ｓ［ｍ＋１］となり、続いて、デジタル信号Ｓ［２］、デジタル信号Ｓ［ｍ＋２］、デジタル信号Ｓ［３］、およびデジタル信号Ｓ［ｍ＋３］となる。

上述のとおり、本発明の一態様の表示装置において、ソースドライバ１４０、ゲートドライバ１５０Ａおよびゲートドライバ１５０Ｂの制御信号であるクロック信号Ｓ_ＣＬＫ、クロック信号Ｇ_ＣＬＫＡおよびクロック信号Ｇ_ＣＬＫＢは、デューティ比が５０％ではない矩形波である。

図３には、ソースドライバ１４０、ゲートドライバ１５０Ａおよびゲートドライバ１５０Ｂに供給されるクロック信号の例として、クロック信号Ｇ_ＣＬＫＡのタイミングチャートを示す。

図３において、クロック信号Ｇ_ＣＬＫＡは、期間ΔＴ_０、期間ΔＴ_２および期間ΔＴ_４において低電位となり、期間ΔＴ_１、期間ΔＴ_３および期間ΔＴ_５において高電位となる。

図３において、期間ΔＴ_０、期間ΔＴ_２および期間ΔＴ_４の長さは、それぞれ等しい。また、期間ΔＴ_１、期間ΔＴ_３および期間ΔＴ_５の長さは、それぞれ等しい。また、期間ΔＴ_０、期間ΔＴ_２および期間ΔＴ_４は、期間ΔＴ_１、期間ΔＴ_３および期間ΔＴ_５より大きい。したがって、クロック信号Ｇ_ＣＬＫＡのデューティ比は５０％ではないといえる。

図３において、期間ΔＴ_０は、デジタル信号Ｓ_ＤＩＧがデジタル信号Ｓ［１］である期間の開始と同時に開始する。期間ΔＴ_１は、デジタル信号Ｓ_ＤＩＧがデジタル信号Ｓ［ｍ＋１］である期間の途中で開始する。期間ΔＴ_２は、デジタル信号Ｓ_ＤＩＧがデジタル信号Ｓ［２］である期間の開始と同時に開始する。期間ΔＴ_３は、デジタル信号Ｓ_ＤＩＧがデジタル信号Ｓ［ｍ＋２］である期間の途中で開始する。期間ΔＴ_４は、デジタル信号Ｓ_ＤＩＧがデジタル信号Ｓ［３］である期間の開始と同時に開始する。期間ΔＴ_５は、デジタル信号Ｓ_ＤＩＧがデジタル信号Ｓ［ｍ＋３］である期間の途中で開始する。

期間ΔＴ_１において、信号線ＹＬ［ｋ］には、第１行の画素において表示するデータが供給される。また、期間ΔＴ_１において、走査線ＸＬ［１］には、パルス幅Δｔ_１（Δｔ_１≦ΔＴ_１）の書込み信号が供給される。

期間ΔＴ_２において、信号線ＹＬ［ｋ］には、第（ｍ＋１）行の画素において表示するデータが供給される。また、期間ΔＴ_２において、走査線ＸＬ［ｍ＋１］には、パルス幅Δｔ_２（Δｔ_２≦ΔＴ_２）の書込み信号が供給される。

期間ΔＴ_３において、信号線ＹＬ［ｋ］には、第２行の画素において表示するデータが供給される。また、期間ΔＴ_３において、走査線ＸＬ［２］には、パルス幅Δｔ_３（Δｔ_３≦ΔＴ_３）の書込み信号が供給される。

期間ΔＴ_４において、信号線ＹＬ［ｋ］には、第（ｍ＋２）行の画素において表示するデータが供給される。また、期間ΔＴ_４において、走査線ＸＬ［ｍ＋２］には、パルス幅Δｔ_４（Δｔ_４≦ΔＴ_４）の書込み信号が供給される。

期間ΔＴ_５において、信号線ＹＬ［ｋ］には、第３行の画素において表示するデータが供給される。また、期間ΔＴ_５において、走査線ＸＬ［３］には、パルス幅Δｔ_５（Δｔ_５≦ΔＴ_５）の書込み信号が供給される。

上記のとおり、期間ΔＴ_２および期間ΔＴ_４は、期間ΔＴ_１、期間ΔＴ_３および期間ΔＴ_５より長い。このため、パルス幅Δｔ_２およびパルス幅Δｔ_４の長さは、パルス幅Δｔ_１、パルス幅Δｔ_３、パルス幅Δｔ_５よりも長くすることが可能である。

従って、走査線ＸＬ［１］、走査線ＸＬ［２］および走査線ＸＬ［３］等、ゲートドライバ１５０Ａに接続される走査線を介して供給される書込み信号のパルス幅をより短くし、走査線ＸＬ［ｍ＋１］および走査線ＸＬ［ｍ＋２］等、ゲートドライバ１５０Ｂに接続される走査線を介して供給される書込み信号のパルス幅をより長くすることができる。これによって、ソースドライバ１４０の近くに配置される画素に入力される書込み信号のパルス幅をより短くし、ソースドライバ１４０から離れた位置に配置される画素に入力される書込み信号のパルス幅をより長くすることができる。

以上が、本発明の一態様の表示装置の駆動方法の具体例の説明である。

本発明の一態様の表示装置は、上述の駆動方法を用いることによって、ゲートドライバごとに、書込み信号のパルス幅を変えることができる。したがって、画素１６２の位置によって、データ電圧の上昇または下降の速さが異なるような場合であっても、画素１６２の位置によらず確実に走査電圧を書き込むことが可能である。

よって、本発明の一態様の表示装置は、大型化または高解像度化されることにより、画素の位置によってデータ電圧の上昇または下降の速さが大きく異なったとしても、画素の位置によらず確実にデータ電圧を書き込むことが可能である。したがって、本発明の一態様により、大型または高解像度の表示装置の表示の均一性を高めることができる。

また、本発明の一態様の表示装置は、画素のそれぞれの位置に合わせて書込み信号のパルス幅を変えることにより、全体の動作周波数の低下を抑制することが可能である。したがって、また、本発明の一態様により、大型または高解像度の表示装置の表示品位を高めることができる。

次に、図４を用いてソースドライバ１４０の構成について説明する。

図４（Ａ）に示すソースドライバ１４０は、シフトレジスタ１４１（図中、ＳＲと示す）、データレジスタ１４２（図中、ＤＡＴＡＲＥＧＩＳＴＥＲと示す）、ラッチ回路１４３（図中、ＬＡＴＣＨと示す）、デジタルアナログ変換回路１４４（図中、ＤＡＣと示す）、およびバッファ回路１４５（図中、ＢＵＦＦＥＲと示す）を有する。

クロック信号Ｓ_ＣＬＫおよびスタートパルスＳ_ＳＰは、シフトレジスタ１４１を駆動するための信号である。表示データＤＡＴＡは、データレジスタ１４２で保持される信号である。ラッチ信号Ｓ_{ＬＡＴＣＨ}は、ラッチ回路１４３を駆動するための信号である。電圧Ｖ_ＤＡＣは、デジタルアナログ変換回路１４４で階調電圧であるデータ電圧（Ｖ_ＤＡＴＡ）を生成するための電圧である。電圧Ｖ_{Ｓ−ＢＵＦ}は、バッファ回路１４５のオペアンプの電源として与えられる電圧である。

図４（Ｂ）はバッファ回路１４５が有するオペアンプの回路図の一例である。

図４（Ｂ）に示すバッファ回路１４５が有するオペアンプ１４６は、電圧Ｖ_{Ｓ−ＢＵＦ}が与えられ、データ電圧Ｖ_ＤＡＴＡを出力する。電圧Ｖ_{Ｓ−ＢＵＦ}のＬレベルの電圧はグラウンド電圧ＧＮＤ、電圧Ｖ_{Ｓ−ＢＵＦ}のＨレベルの電圧は電圧Ｖ_{Ｓ−ＢＵＦ}とする。

次に、図５を用いてゲートドライバ１５０Ａおよびゲートドライバ１５０Ｂとして用いることのできるゲートドライバ１５０の構成について説明する。

図５（Ａ）に示すゲートドライバ１５０は、シフトレジスタ１５１（図中、ＳＲと示す）およびバッファ回路１５２（図中、ＢＵＦＦＥＲと示す）を有する。クロック信号Ｇ_ＣＬＫおよびスタートパルスＧ_ＳＰは、シフトレジスタ１５１を駆動するための信号である。電圧Ｖ_{Ｇ−ＢＵＦ}は、バッファ回路１５２のオペアンプの電源として与えられる電圧である。

図５（Ｂ）はバッファ回路１５２が有するオペアンプの回路図の一例である。

図５（Ｂ）に示すバッファ回路１５２が有するオペアンプ１５３は、電圧Ｖ_{Ｇ−ＢＵＦ}が与えられ、走査電圧Ｖ_ＳＣＡＮを出力する。電圧Ｖ_{Ｇ−ＢＵＦ}のＬレベルの電圧はグラウンド電圧ＧＮＤ、電圧Ｖ_{Ｇ−ＢＵＦ}のＨレベルの電圧は電圧Ｖ_{Ｇ−ＢＵＦ}とする。

次に、図６（Ａ）および図６（Ｂ）を用いて、電圧生成回路１３０について説明する。

図６（Ａ）に示す電圧生成回路１３０Ａは、電圧Ｖ_ＰＯＧを生成する回路である。電圧生成回路１３０Ａは、外部の電源１７１から与えられる電圧Ｖ_ＤＤ、電圧Ｖ_ＳＳを基に電圧Ｖ_ＰＯＧを生成できる。そのため、ディスプレイドライバＩＣ１００は、外部から与えられる単一の電源電圧を基に動作することができる。

図６（Ａ）に示す電圧生成回路１３０Ａは、ダイオードＤ１乃至Ｄ５、キャパシタＣ１乃至Ｃ５、およびインバータＩＮＶを有する５段のチャージポンプである。クロック信号ＣＬＫは、キャパシタＣ１乃至Ｃ５に直接、あるいはインバータＩＮＶを介して与えられる。インバータＩＮＶの電源電圧を、電圧Ｖ_ＤＤと電圧Ｖ_ＳＳとによって印加される電圧とすると、クロック信号ＣＬＫによって、電圧Ｖ_ＤＤの５倍の正電圧に昇圧された電圧Ｖ_ＰＯＧを得ることができる。なお、ダイオードＤ１乃至Ｄ５の順方向電圧は０Ｖとしている。また、チャージポンプの段数を変更することで、所望の電圧Ｖ_ＰＯＧを得ることができる。

図６（Ｂ）に示す電圧生成回路１３０Ｂは、電圧Ｖ_ＮＥＧを生成する回路である。電圧生成回路１３０Ｂは、外部の電源１７１から与えられる電圧Ｖ_ＤＤ、電圧Ｖ_ＳＳを基に電圧Ｖ_ＮＥＧを生成できる。そのため、ディスプレイドライバＩＣ１００は、外部から与えられる単一の電源電圧を基に動作することができる。

図６（Ｂ）に示す電圧生成回路１３０Ｂは、ダイオードＤ１乃至Ｄ５、キャパシタＣ１乃至Ｃ５、およびインバータＩＮＶを有する４段のチャージポンプである。クロック信号ＣＬＫは、キャパシタＣ１乃至Ｃ５に直接、あるいはインバータＩＮＶを介して与えられる。インバータＩＮＶの電源電圧を、電圧Ｖ_ＤＤと電圧Ｖ_ＳＳとによって印加される電圧とすると、クロック信号ＣＬＫによって、電圧Ｖ_ＳＳから電圧Ｖ_ＤＤの４倍の負電圧に降圧された電圧Ｖ_ＮＥＧを得ることができる。なお、ダイオードＤ１乃至Ｄ５の順方向電圧は０Ｖとしている。また、チャージポンプの段数を変更することで、所望の電圧Ｖ_ＮＥＧを得ることができる。

本実施の形態は、少なくともその一部を本明細書等に記載する他の実施の形態と適宜組み合わせて実施することができる。

（実施の形態２）
本実施の形態では、上記実施の形態に示す表示装置に用いることのできる表示パネルの構成の例と、その詳細について説明を行う。

＜ブロック図＞
図７（Ａ）は、表示パネル３００の構成を説明するためのブロック図である。表示パネル３００は、画素部１６０と、ゲートドライバ１５０Ａと、ゲートドライバ１５０Ｂと、ソースドライバ１４０と、を有する。

また、表示パネル３００は、各々が略平行に配設され、且つ、ゲートドライバ１５０Ａ、１５０Ｂによって電位が制御される複数の走査線ＸＬと、各々が略平行に配設され、且つ、ソースドライバ１４０によって電位が制御される複数の信号線ＹＬと、を有する。さらに、画素部１６０はマトリクス状に配設された複数の画素１６２を有する。

画素部１６０において、各走査線ＸＬは、画素１６２のうち、いずれかの行に配設された複数の画素１６２と電気的に接続される。また、各信号線ＹＬは、画素１６２のうち、いずれかの列に配設された複数の画素１６２に電気的に接続される。

また、ゲートドライバ１５０Ａ、１５０Ｂおよびソースドライバ１４０（以下、まとめて駆動回路と呼ぶ）が有するトランジスタは、画素１６２を構成するトランジスタと同時に形成することができる。

また、駆動回路の一部または全部を他の基板上に形成して、表示パネル３００と電気的に接続してもよい。例えば、駆動回路の一部または全部を、単結晶基板を用いたＩＣチップで形成し、ＩＣチップを表示パネル３００と電気的に接続してもよい。上記ＩＣチップの数は１つに限らず、画素１６２の数に応じて必要なだけ設ければよい。例えば、ＣＯＧ（Ｃｈｉｐｏｎｇｌａｓｓ）法またはＣＯＦ（ＣｈｉｐｏｎＦｉｌｍ）法を用いて、上記ＩＣチップを表示パネル３００に設けることができる。

図７（Ｂ）は、図７（Ａ）の画素部１６０を、画素部１６０ａ、１６０ｂ、１６０ｃ、１６０ｄの４つに分割し、ソースドライバ１４０をソースドライバ１４０Ａ、１４０Ｂの２つに分けて画素アレイの上下に配置した例を示している。画素部１６０ａ、１６０ｂに含まれる画素１６２は、信号線ＹＬａを介して、ソースドライバ１４０Ａと電気的に接続される。また、画素部１６０ａ、１６０ｂに含まれる画素１６２は、走査線ＸＬを介して、ゲートドライバ１５０Ａと電気的に接続される。画素部１６０ｃ、１６０ｄに含まれる画素１６２は、信号線ＹＬｂを介して、ソースドライバ１４０Ｂと電気的に接続される。また、画素部１６０ｃ、１６０ｄに含まれる画素１６２は、走査線ＸＬを介して、ゲートドライバ１５０Ｂと電気的に接続される。なお、画素部１６０の分割数は４つに限らず、任意の数で分割を行ってもよい。

図７（Ｂ）に示す構成とすると、１本の信号線に接続される画素１６２の数を少なくすることができる。すなわち、１本の信号線に接続される容量を小さくすることができる。その結果、表示パネル３００は、信号線に画像データを書き込む時間を短縮することができる。図７（Ｂ）に示す構成は、特に８Ｋ（７６８０×４３２０）など、高精細な表示パネルに適用することが好ましい。例えば、４Ｋ（３８４０×２１６０）の画素数をもつ画素アレイを、画素部１６０ａ乃至１６０ｄにそれぞれ適用することで、８Ｋの画素数をもつ表示パネル３００を実現することができる。

図８（Ａ）は、図７（Ａ）の信号線ＹＬを、信号線ＹＬ１、ＹＬ２の２本に分割した例を示している。同じ列に配置された複数の画素１６２は、信号線ＹＬ１または信号線ＹＬ２と、交互に、電気的に接続される。

図８（Ａ）に示す構成とすると、１本の信号線に接続される画素１６２の数を少なくすることができる。その結果、表示パネル３００は、信号線に画像データを書き込む時間を短縮することができる。

また、図７（Ｂ）に示す構成とすると、画素アレイと画素アレイの間に繋ぎ目が生じ、その影響が表示画像に表れてしまうが、図８（Ａ）に示す構成は繋ぎ目が存在しないため、上述の問題を回避することができる。その結果、表示パネル３００は、繋ぎ目のない滑らかな画像を表示することができる。

なお、信号線ＹＬを分割する数は２本に限定されない。例えば、図８（Ｂ）は信号線ＹＬを信号線ＹＬ１、ＹＬ２、ＹＬ３、ＹＬ４の４本に分割した例である。

表示パネル３００は、図８（Ｂ）に示す構成にすることで、１本の信号線に接続される画素１６２の数をさらに少なくすることができる。その結果、表示パネル３００は、信号線に画像データを書き込む時間をより短縮することができる。また、繋ぎ目のない滑らかな画像を表示することができる。

＜画素回路＞
次に、図７および図８に示す表示パネルが有する画素１６２に用いることができる回路構成の例について、図９を用いて説明を行う。

図９（Ａ）に示す画素１６２は、トランジスタ３４３１と、容量素子３２３３と、液晶素子３４３２と、を有する。

トランジスタ３４３１のソースまたはドレインの一方は、信号線ＹＬに電気的に接続され、他方はノード３４３６に電気的に接続される。トランジスタ３４３１のゲートは走査線ＸＬに電気的に接続される。トランジスタ３４３１は、ノード３４３６へのデータ信号の書き込みを制御する機能を有する。

容量素子３２３３の一対の電極の一方は、特定の電位が供給される配線（以下、「容量線ＣＬ」ともいう。）に電気的に接続され、他方は、ノード３４３６に電気的に接続される。容量線ＣＬの電位は、画素１６２の仕様に応じて適宜設定される。容量素子３２３３は、ノード３４３６に書き込まれたデータを保持する機能を有する。

液晶素子３４３２の一対の電極の一方は共通の電位（コモン電位）が与えられ、他方はノード３４３６に電気的に接続される。液晶素子３４３２に含まれる液晶は、ノード３４３６に書き込まれる電位により配向状態が決定される。

液晶素子３４３２のモードとしては、例えば、ＴＮモード、ＳＴＮモード、ＶＡモード、ＡＳＭ（ＡｘｉａｌｌｙＳｙｍｍｅｔｒｉｃＡｌｉｇｎｅｄＭｉｃｒｏ−ｃｅｌｌ）モード、ＯＣＢ（ＯｐｔｉｃａｌｌｙＣｏｍｐｅｎｓａｔｅｄＢｉｒｅｆｒｉｎｇｅｎｃｅ）モード、ＦＬＣ（ＦｅｒｒｏｅｌｅｃｔｒｉｃＬｉｑｕｉｄＣｒｙｓｔａｌ）モード、ＡＦＬＣ（ＡｎｔｉＦｅｒｒｏｅｌｅｃｔｒｉｃＬｉｑｕｉｄＣｒｙｓｔａｌ）モード、ＭＶＡモード、ＰＶＡ（ＰａｔｔｅｒｎｅｄＶｅｒｔｉｃａｌＡｌｉｇｎｍｅｎｔ）モード、ＩＰＳモード、ＦＦＳモード、またはＴＢＡ（ＴｒａｎｓｖｅｒｓｅＢｅｎｄＡｌｉｇｎｍｅｎｔ）モードなどを用いてもよい。また、他の例として、ＥＣＢ（ＥｌｅｃｔｒｉｃａｌｌｙＣｏｎｔｒｏｌｌｅｄＢｉｒｅｆｒｉｎｇｅｎｃｅ）モード、ＰＤＬＣ（ＰｏｌｙｍｅｒＤｉｓｐｅｒｓｅｄＬｉｑｕｉｄＣｒｙｓｔａｌ）モード、ＰＮＬＣ（ＰｏｌｙｍｅｒＮｅｔｗｏｒｋＬｉｑｕｉｄＣｒｙｓｔａｌ）モード、ゲストホストモードなどがある。ただし、これに限定されず、様々なモードを用いることができる。

図９（Ｂ）に示す画素１６２は、トランジスタ３４３１と、容量素子３２３３と、トランジスタ３２３２と、発光素子３１２５と、を有する。

トランジスタ３４３１のソースまたはドレインの一方はデータ信号が与えられる信号線ＹＬに電気的に接続され、他方はノード３４３５に電気的に接続される。トランジスタ３４３１のゲートはゲート信号が与えられる走査線ＸＬに電気的に接続される。トランジスタ３４３１はデータ信号のノード３４３５への書き込みを制御する機能を有する。

容量素子３２３３の一対の電極の一方はノード３４３５に電気的に接続され、他方はノード３４３７に電気的に接続される。容量素子３２３３はノード３４３５に書き込まれたデータを保持する保持容量としての機能を有する。

トランジスタ３２３２のソースまたはドレインの一方は電位供給線ＶＬ＿ａに電気的に接続され、他方はノード３４３７に電気的に接続される。トランジスタ３２３２のゲートはノード３４３５に電気的に接続される。トランジスタ３２３２は、発光素子３１２５に流れる電流を制御する機能を有する。

発光素子３１２５のアノードまたはカソードの一方は電位供給線ＶＬ＿ｂに電気的に接続され、他方はノード３４３７に電気的に接続される。

発光素子３１２５としては、例えば有機エレクトロルミネセンス素子（有機ＥＬ素子ともいう）などを用いることができる。ただし、これに限定されず、例えば無機材料からなる無機ＥＬ素子を用いても良い。

例えば、電位供給線ＶＬ＿ａは高電位電圧を供給する機能を有する。また、電位供給線ＶＬ＿ｂは低電位電圧を供給する機能を有する。

＜断面図＞
次に、表示パネル３００の構成例について、図１０および図１１の断面図を用いて説明する。

図１０（Ａ）、（Ｂ）に示す表示パネル３００は電極４０１５を有しており、電極４０１５はＦＰＣ４０１８が有する端子と異方性導電層４０１９を介して、電気的に接続されている。また、電極４０１５は、絶縁層４１１２、絶縁層４１１１、および絶縁層４１１０に形成された開口において配線４０１４と電気的に接続されている。電極４０１５は、第１の電極層４０３０と同じ導電層から形成されている。

また第１の基板４００１上に設けられた画素１６２は、トランジスタを有しており、図１０（Ａ）では、画素１６２に含まれるトランジスタ３４３１を例示し、図１０（Ｂ）では、画素１６２に含まれるトランジスタ３２３２を例示している。

また、トランジスタ３４３１、３２３２は、絶縁層４１０２上に設けられている。また、トランジスタ３４３１、３２３２は、絶縁層４１０２上に形成された電極５１７を有し、電極５１７上に絶縁層４１０３が形成されている。絶縁層４１０３上に半導体層５１２が形成されている。半導体層５１２上に電極５１０及び電極５１１が形成され、電極５１０及び電極５１１上に絶縁層４１１０及び絶縁層４１１１が形成され、絶縁層４１１０及び絶縁層４１１１上に電極５１６が形成されている。電極５１０及び電極５１１は、配線４０１４と同じ導電層で形成されている。

トランジスタ３４３１、３２３２において、電極５１７はゲートとしての機能を有し、電極５１０はソースまたはドレインの一方としての機能を有し、電極５１１はソースまたはドレインの他方としての機能を有し、電極５１６はバックゲートとしての機能を有する。

トランジスタ３４３１、３２３２はボトムゲート構造であり、かつ、バックゲートを有することで、オン電流を増大させることができる。また、トランジスタの閾値を制御することができる。なお、電極５１６は、製造工程を簡略化するため、場合によっては省略してもよい。

トランジスタ３４３１、３２３２において、半導体層５１２はチャネル形成領域としての機能を有する。半導体層５１２として、結晶シリコン、多結晶シリコン、非晶質シリコン、金属酸化物、有機半導体、などを用いればよい。また、必要に応じて、半導体層５１２の導電率を高めるため、または、トランジスタの閾値を制御するために、半導体層５１２に不純物を導入してもよい。

半導体層５１２として金属酸化物を用いた場合、半導体層５１２はインジウム（Ｉｎ）を含むことが好ましい。半導体層５１２がインジウムを含む金属酸化物の場合、半導体層５１２はキャリア移動度（電子移動度）が高くなる。また、半導体層５１２は、元素Ｍを含む酸化物半導体であると好ましい。元素Ｍは、好ましくは、アルミニウム（Ａｌ）、ガリウム（Ｇａ）またはスズ（Ｓｎ）などとする。そのほかの元素Ｍに適用可能な元素としては、ホウ素（Ｂ）、シリコン（Ｓｉ）、チタン（Ｔｉ）、鉄（Ｆｅ）、ニッケル（Ｎｉ）、ゲルマニウム（Ｇｅ）、イットリウム（Ｙ）、ジルコニウム（Ｚｒ）、モリブデン（Ｍｏ）、ランタン（Ｌａ）、セリウム（Ｃｅ）、ネオジム（Ｎｄ）、ハフニウム（Ｈｆ）、タンタル（Ｔａ）、タングステン（Ｗ）などがある。ただし、元素Ｍとして、前述の元素を複数組み合わせても構わない場合がある。元素Ｍは、例えば、酸素との結合エネルギーが高い元素である。例えば、酸素との結合エネルギーがインジウムよりも高い元素である。また、半導体層５１２は、亜鉛（Ｚｎ）を含む金属酸化物であると好ましい。亜鉛を含む金属酸化物は結晶化しやすくなる場合がある。

半導体層５１２は、インジウムを含む金属酸化物に限定されない。半導体層５１２は、例えば、亜鉛スズ酸化物、ガリウムスズ酸化物などの、インジウムを含まず、亜鉛を含む金属酸化物、ガリウムを含む金属酸化物、スズを含む金属酸化物などであっても構わない。

また、図１０（Ａ）、（Ｂ）に示す表示パネル３００は、容量素子３２３３を有する。容量素子３２３３は、電極５１１と電極４０２１が絶縁層４１０３を介して重なる領域を有する。電極４０２１は、電極５１７と同じ導電層で形成されている。

図１０（Ａ）は、表示素子として液晶素子を用いた液晶表示パネルの一例である。図１０（Ａ）において、表示素子である液晶素子３４３２は、第１の電極層４０３０、第２の電極層４０３１、及び液晶層４００８を含む。なお、液晶層４００８を挟持するように配向膜として機能する絶縁層４０３２、絶縁層４０３３が設けられている。第２の電極層４０３１は第２の基板４００６側に設けられ、第１の電極層４０３０と第２の電極層４０３１は液晶層４００８を介して重畳する。

またスペーサ４０３５は絶縁層を選択的にエッチングすることで得られる柱状のスペーサであり、第１の電極層４０３０と第２の電極層４０３１との間隔（セルギャップ）を制御するために設けられている。なお球状のスペーサを用いていても良い。

表示素子として、液晶素子を用いる場合、サーモトロピック液晶、低分子液晶、高分子液晶、高分子分散型液晶、強誘電性液晶、反強誘電性液晶等を用いることができる。これらの液晶材料は、条件により、コレステリック相、スメクチック相、キュービック相、カイラルネマチック相、等方相等を示す。

また、液晶材料の固有抵抗は、１×１０^９Ω・ｃｍ以上であり、好ましくは１×１０^１１Ω・ｃｍ以上であり、さらに好ましくは１×１０^１２Ω・ｃｍ以上である。なお、本明細書における固有抵抗の値は、２０℃で測定した値とする。

トランジスタ３４３１にＯＳトランジスタを用いた場合、トランジスタ３４３１は、オフ状態における電流値（オフ電流値）を低くすることができる。よって、画像信号等の電気信号の保持時間を長くすることができ、電源オン状態では書き込み間隔も長く設定できる。よって、リフレッシュ動作の頻度を少なくすることができるため、消費電力を抑制する効果を奏する。

また、表示パネルにおいて、ブラックマトリクス（遮光層）、偏光部材、位相差部材、反射防止部材などの光学部材（光学基板）などを適宜設けてもよい。例えば、偏光基板及び位相差基板による円偏光を用いてもよい。また、光源としてバックライト、サイドライトなどを用いてもよい。

図１０（Ｂ）は、表示素子としてＥＬ素子などの発光素子を用いた表示パネルの一例である。ＥＬ素子は有機ＥＬ素子と無機ＥＬ素子に区別される。

有機ＥＬ素子は、電圧を印加することにより、一方の電極から電子、他方の電極から正孔がそれぞれＥＬ層に注入される。そして、それらキャリア（電子および正孔）が再結合することにより、発光性の有機化合物が励起状態を形成し、その励起状態が基底状態に戻る際に発光する。このようなメカニズムから、このような発光素子は、電流励起型の発光素子と呼ばれる。なお、ＥＬ層は、発光性の化合物以外に、正孔注入性の高い物質、正孔輸送性の高い物質、正孔ブロック材料、電子輸送性の高い物質、電子注入性の高い物質、またはバイポーラ性の物質（電子輸送性及び正孔輸送性が高い物質）などを有していてもよい。ＥＬ層は、蒸着法（真空蒸着法を含む）、転写法、印刷法、インクジェット法、塗布法などの方法で形成することができる。なお、上述した発光性の有機化合物の代わりに、量子ドット（Ｑ−Ｄｏｔ）を用いてもよい。量子ドットを用いることにより、発光スペクトルを狭線化させることができるため、色純度の高い発光を得ることができる。

無機ＥＬ素子は、その素子構成により、分散型無機ＥＬ素子と薄膜型無機ＥＬ素子とに分類される。分散型無機ＥＬ素子は、発光材料の粒子をバインダ中に分散させた発光層を有するものであり、発光メカニズムはドナー準位とアクセプター準位を利用するドナー−アクセプター再結合型発光である。薄膜型無機ＥＬ素子は、発光層を誘電体層で挟み込み、さらにそれを電極で挟んだ構造であり、発光メカニズムは金属イオンの内殻電子遷移を利用する局在型発光である。

図１０（Ｂ）は、発光素子３１２５として有機ＥＬ素子を用いた例を説明する。

図１０（Ｂ）において、発光素子３１２５は、画素１６２に設けられたトランジスタ３２３２と電気的に接続している。なお発光素子３１２５の構成は、第１の電極層４０３０、発光層４５１１、第２の電極層４０３１の積層構造であるが、この構成に限定されない。発光素子３１２５から取り出す光の方向などに合わせて、発光素子３１２５の構成は適宜変えることができる。

隔壁４５１０は、有機絶縁材料、又は無機絶縁材料を用いて形成する。特に感光性の樹脂材料を用い、第１の電極層４０３０上に開口部を形成し、その開口部の側面が連続した曲率を持って形成される傾斜面となるように形成することが好ましい。

発光層４５１１は、単数の層で構成されていても、複数の層が積層されるように構成されていてもどちらでも良い。

発光素子３１２５に酸素、水素、水分、二酸化炭素等が侵入しないように、第２の電極層４０３１および隔壁４５１０上に保護層を形成してもよい。保護層としては、窒化シリコン、窒化酸化シリコン、酸化アルミニウム、窒化アルミニウム、酸化窒化アルミニウム、窒化酸化アルミニウム、ＤＬＣ（ＤｉａｍｏｎｄＬｉｋｅＣａｒｂｏｎ）などを形成することができる。また、第１の基板４００１、第２の基板４００６、及びシール材４００５によって封止された空間には充填材４５１４が設けられ密封されている。このように、外気に曝されないように気密性が高く、脱ガスの少ない保護フィルム（貼り合わせフィルム、紫外線硬化樹脂フィルム等）やカバー材でパッケージング（封入）することが好ましい。

充填材４５１４としては窒素やアルゴンなどの不活性な気体の他に、紫外線硬化樹脂または熱硬化樹脂を用いることができ、ＰＶＣ（ポリビニルクロライド）、アクリル樹脂、ポリイミド、エポキシ樹脂、シリコーン樹脂、ＰＶＢ（ポリビニルブチラル）またはＥＶＡ（エチレンビニルアセテート）などを用いることができる。また、充填材４５１４に乾燥剤が含まれていてもよい。

シール材４００５には、ガラスフリットなどのガラス材料や、二液混合型の樹脂などの常温で硬化する硬化樹脂、光硬化性の樹脂、熱硬化性の樹脂などの樹脂材料を用いることができる。また、シール材４００５に乾燥剤が含まれていてもよい。

また、必要であれば、発光素子の射出面に偏光板、又は円偏光板（楕円偏光板を含む）、位相差板（λ／４板、λ／２板）、カラーフィルタなどの光学フィルムを適宜設けてもよい。また、偏光板又は円偏光板に反射防止膜を設けてもよい。例えば、表面の凹凸により反射光を拡散し、映り込みを低減できるアンチグレア処理を施すことができる。

また、発光素子をマイクロキャビティ構造とすることで、色純度の高い光を取り出すことができる。また、マイクロキャビティ構造とカラーフィルタを組み合わせることで、映り込みが低減し、表示画像の視認性を高めることができる。

第１の電極層４０３０、第２の電極層４０３１は、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、インジウム錫酸化物、酸化チタンを含むインジウム錫酸化物、インジウム亜鉛酸化物、酸化ケイ素を添加したインジウム錫酸化物などの透光性を有する導電性材料を用いることができる。

また、第１の電極層４０３０、第２の電極層４０３１はタングステン（Ｗ）、モリブデン（Ｍｏ）、ジルコニウム（Ｚｒ）、ハフニウム（Ｈｆ）、バナジウム（Ｖ）、ニオブ（Ｎｂ）、タンタル（Ｔａ）、クロム（Ｃｒ）、コバルト（Ｃｏ）、ニッケル（Ｎｉ）、チタン（Ｔｉ）、白金（Ｐｔ）、アルミニウム（Ａｌ）、銅（Ｃｕ）、銀（Ａｇ）などの金属、またはその合金、もしくはその金属窒化物から一種以上を用いて形成することができる。

また、第１の電極層４０３０、第２の電極層４０３１として、導電性高分子（導電性ポリマーともいう）を含む導電性組成物を用いて形成することができる。導電性高分子としては、いわゆるπ電子共役系導電性高分子を用いることができる。例えば、ポリアニリンまたはその誘導体、ポリピロールまたはその誘導体、ポリチオフェンまたはその誘導体、もしくは、アニリン、ピロールおよびチオフェンの２種以上からなる共重合体またはその誘導体等が挙げられる。

発光素子３１２５が光を外部に取り出すため、少なくとも第１の電極層４０３０または第２の電極層４０３１の一方が透明であればよい。表示パネルは、光の取り出し方によって、上面射出（トップエミッション）構造と、下面射出（ボトムエミッション）構造と、両面射出（デュアルエミッション）構造に分類される。上面射出構造は、基板４００６から光を取り出す場合をいう。下面射出構造は、基板４００１から光を取り出す場合をいう。両面射出構造は、基板４００６と基板４００１の両方から光を取り出す場合をいう。例えば、上面射出構造の場合、第２の電極層４０３１を透明にすればよい。例えば、下面射出構造の場合、第１の電極層４０３０を透明にすればよい。例えば、両面射出構造の場合、第１の電極層４０３０及び第２の電極層４０３１を透明にすればよい。

図１１（Ａ）は、図１０（Ａ）に示すトランジスタ３４３１に、トップゲート型のトランジスタを設けた場合の断面図を示している。同様に、図１１（Ｂ）は、図１０（Ｂ）に示すトランジスタ３２３２に、トップゲート型のトランジスタを設けた場合の断面図を示している。

図１１（Ａ）、（Ｂ）のトランジスタ３４３１、３２３２において、電極５１７はゲートとしての機能を有し、電極５１０はソースまたはドレインの一方としての機能を有し、電極５１１はソースまたはドレインの他方としての機能を有する。

図１１（Ａ）、（Ｂ）のその他の構成要素の詳細については、図１０（Ａ）、（Ｂ）の記載を参照すればよい。

（実施の形態３）
本実施の形態では、本発明の一態様の表示装置に用いることのできる表示パネルの構造の別の例を示す。また、本実施の形態では、上述の実施の形態で説明した表示装置の応用例として、表示モジュールへの応用例、および電子機器への応用例について、図１２乃至図１４を用いて説明する。

＜表示パネルへの実装例＞
図１２（Ａ）、（Ｂ）に示す表示パネルは、本発明の一態様の表示装置に用いることのできる表示パネルの構造の一例である。

図１２（Ａ）では、表示パネルが有する表示部７１１の周辺にソースドライバ７１２、及びゲートドライバ７１２Ａ、７１２Ｂが設けられ、ソースドライバ７１２として基板７１３上にディスプレイドライバＩＣ７１４が実装される例を示している。

ディスプレイドライバＩＣ７１４は、異方性導電接着剤、及び異方性導電フィルムを用いて基板７１３上に実装される。

なおディスプレイドライバＩＣ７１４は、ＦＰＣ７１５を介して、外部回路基板７１６と接続される。

図１２（Ｂ）の場合には、表示部７１１の周辺にソースドライバ７１２、及びゲートドライバ７１２Ａ、７１２Ｂが設けられ、ソースドライバ７１２としてＦＰＣ７１５上にディスプレイドライバＩＣ７１４が実装される例を示している。

ディスプレイドライバＩＣ７１４をＦＰＣ７１５上に実装することで、基板７１３に表示部７１１を大きく設けることができ、狭額縁化を達成することができる。

＜表示モジュールの応用例＞
次いで図７の表示パネルまたは図１２（Ａ）、（Ｂ）の表示パネルを用いた表示モジュールの応用例について、図１３を用いて説明を行う。

図１３は、光学式のタッチセンサを備える表示モジュール６０００の断面概略図である。

表示モジュール６０００は、プリント基板６０１０に設けられた発光部６０１５及び受光部６０１６を有する。また、上部カバー６００１と下部カバー６００２により囲まれた領域に一対の導光部（導光部６０１７ａ、導光部６０１７ｂ）を有する。

上部カバー６００１と下部カバー６００２は、例えばプラスチック等を用いることができる。また、上部カバー６００１と下部カバー６００２とは、それぞれ薄く（例えば０．５ｍｍ以上５ｍｍ以下）することが可能である。そのため、表示モジュール６０００を極めて軽量にすることが可能となる。また少ない材料で上部カバー６００１と下部カバー６００２を作製できるため、作製コストを低減できる。

表示パネル６００６は、フレーム６００９を間に介してプリント基板６０１０やバッテリ６０１１と重ねて設けられている。表示パネル６００６とフレーム６００９は、導光部６０１７ａ、導光部６０１７ｂに固定されている。

発光部６０１５から発せられた光６０１８は、導光部６０１７ａにより表示パネル６００６の上部を経由し、導光部６０１７ｂを通って受光部６０１６に達する。例えば指やスタイラスなどの被検知体により、光６０１８が遮られることにより、タッチ操作を検出することができる。

発光部６０１５は、例えば表示パネル６００６の隣接する２辺に沿って複数設けられる。受光部６０１６は、発光部６０１５と対向する位置に複数設けられる。これにより、タッチ操作がなされた位置の情報を取得することができる。

発光部６０１５は、例えばＬＥＤ素子などの光源を用いることができる。特に、発光部６０１５として、使用者に視認されず、且つ使用者にとって無害である赤外線を発する光源を用いることが好ましい。

受光部６０１６は、発光部６０１５が発する光を受光し、電気信号に変換する光電素子を用いることができる。好適には、赤外線を受光可能なフォトダイオードを用いることができる。

導光部６０１７ａ、導光部６０１７ｂとしては、少なくとも光６０１８を透過する部材を用いることができる。導光部６０１７ａ及び導光部６０１７ｂを用いることで、発光部６０１５と受光部６０１６とを表示パネル６００６の下側に配置することができ、外光が受光部６０１６に到達してタッチセンサが誤動作することを抑制できる。特に、可視光を吸収し、赤外線を透過する樹脂を用いることが好ましい。これにより、タッチセンサの誤動作をより効果的に抑制できる。

＜電子機器への応用例＞
次いで、コンピュータ、携帯情報端末（携帯電話、携帯型ゲーム機、音響再生装置なども含む）、電子ペーパー、テレビジョン装置（テレビ、又はテレビジョン受信機ともいう）、デジタルビデオカメラなどの電子機器の表示パネルを、上述の表示モジュールを適用した表示パネルとする場合について説明する。

図１４（Ａ）は、携帯型の情報端末であり、筐体９０１、筐体９０２、第１の表示部９０３ａ、第２の表示部９０３ｂなどによって構成されている。筐体９０１と筐体９０２の少なくとも一部には、先の実施の形態に示す表示装置を有する表示モジュールが設けられている。そのため、回路面積の縮小が図られた携帯型の情報端末が実現される。

なお、第１の表示部９０３ａはタッチ入力機能を有するパネルとなっており、例えば図１４（Ａ）の左図のように、第１の表示部９０３ａに表示される選択ボタン９０４により「タッチ入力」を行うか、「キーボード入力」を行うかを選択できる。選択ボタンは様々な大きさで表示できるため、幅広い世代の人が使いやすさを実感できる。ここで、例えば「キーボード入力」を選択した場合、図１４（Ａ）の右図のように第１の表示部９０３ａにはキーボード９０５が表示される。これにより、従来の情報端末と同様に、キー入力による素早い文字入力などが可能となる。

図１４（Ａ）に示す携帯型の情報端末は、図１４（Ａ）の右図のように、第１の表示部９０３ａ及び第２の表示部９０３ｂのうち、一方を取り外すことができる。第２の表示部９０３ｂもタッチ入力機能を有するパネルとし、持ち運びの際、さらなる軽量化を図ることができ、一方の手で筐体９０２を持ち、他方の手で操作することができるため便利である。

図１４（Ａ）に示す携帯型の情報端末は、様々な情報（静止画、動画、テキスト画像など）を表示する機能、カレンダー、日付又は時刻などを表示部に表示する機能、表示部に表示した情報を操作又は編集する機能、様々なソフトウェア（プログラム）によって処理を制御する機能、等を有することができる。筐体の裏面または側面に、外部接続用端子（イヤホン端子、ＵＳＢ端子など）、記録媒体挿入部などを備える構成としてもよい。

図１４（Ａ）に示す携帯型の情報端末は、無線で情報を送受信できる構成としてもよい。無線により、電子書籍サーバから、所望の書籍データなどを購入し、ダウンロードする構成とすることも可能である。第２の表示部９０３ｂにおいて、実施の形態１において説明した表示方法を用いて表示することによって、表示品位を向上させることができ、好ましい。

更に、図１４（Ａ）に示す筐体９０２にアンテナ、マイク機能、および／または無線機能を持たせ、携帯電話として用いてもよい。

図１４（Ｂ）は、電子ペーパーを実装した電子書籍端末９１０であり、筐体９１１と筐体９１２の２つの筐体で構成されている。筐体９１１及び筐体９１２には、それぞれ表示部９１３及び表示部９１４が設けられている。筐体９１１と筐体９１２は、軸部９１５により接続されており、該軸部９１５を軸として開閉動作を行うことができる。筐体９１１は、電源９１６、操作キー９１７、スピーカー９１８などを備えている。表示部９１４において、実施の形態１において説明した表示方法を用いて表示することによって、表示品位を向上させることができ、好ましい。

図１４（Ｃ）は、テレビジョン装置であり、筐体９２１、表示部９２２、スタンド９２３などで構成されている。テレビジョン装置の操作は、筐体９２１が備えるスイッチおよび／またはリモコン操作機９２４により行うことができる。表示部９２２において、実施の形態１において説明した表示方法を用いて表示することによって、表示品位を向上させることができ、好ましい。

図１４（Ｄ）は、スマートフォンであり、本体９３０には、表示部９３１と、スピーカー９３２と、マイク９３３と、操作ボタン９３４等が設けられている。表示部９３１において、実施の形態１において説明した表示方法を用いて表示することによって、表示品位を向上させることができ、好ましい。

図１４（Ｅ）は、デジタルカメラであり、本体９４１、表示部９４２、操作スイッチ９４３などによって構成されている。表示部９４２において、実施の形態１において説明した表示方法を用いて表示することによって、表示品位を向上させることができ、好ましい。

１００ディスプレイドライバＩＣ
１２０表示コントローラ
１２１基準クロック生成回路
１２２水平クロック生成回路
１２３垂直クロック生成回路
１２４映像信号処理回路
１３０電圧生成回路
１３０Ａ電圧生成回路
１３０Ｂ電圧生成回路
１４０ソースドライバ
１４０Ａソースドライバ
１４０Ｂソースドライバ
１４１シフトレジスタ
１４２データレジスタ
１４３ラッチ回路
１４４デジタルアナログ変換回路
１４５バッファ回路
１４６オペアンプ
１５０ゲートドライバ
１５０Ａゲートドライバ
１５０Ｂゲートドライバ
１５１シフトレジスタ
１５２バッファ回路
１５３オペアンプ
１６０画素部
１６０ａ画素部
１６０ｂ画素部
１６０ｃ画素部
１６０ｄ画素部
１６２画素
１６２Ａ画素
１６２Ｂ画素
１７０ホストプロセッサ
１７１電源
１９１トランジスタ
１９２キャパシタ
１９３液晶素子
１９４トランジスタ
１９５トランジスタ
１９６発光素子
２００表示装置
３００表示パネル
５１０電極
５１１電極
５１２半導体層
５１６電極
５１７電極
７１１表示部
７１２ソースドライバ
７１２Ａゲートドライバ
７１２Ｂゲートドライバ
７１３基板
７１４ディスプレイドライバＩＣ
７１５ＦＰＣ
７１６外部回路基板
９０１筐体
９０２筐体
９０３ａ表示部
９０３ｂ表示部
９０４選択ボタン
９０５キーボード
９１０電子書籍端末
９１１筐体
９１２筐体
９１３表示部
９１４表示部
９１５軸部
９１６電源
９１７操作キー
９１８スピーカー
９２１筐体
９２２表示部
９２３スタンド
９２４リモコン操作機
９３０本体
９３１表示部
９３２スピーカー
９３３マイク
９３４操作ボタン
９４１本体
９４２表示部
９４３操作スイッチ
３１２５発光素子
３２３２トランジスタ
３２３３容量素子
３４３１トランジスタ
３４３２液晶素子
３４３５ノード
３４３６ノード
３４３７ノード
４００１基板
４００５シール材
４００６基板
４０１４配線
４０１５電極
４０１８ＦＰＣ
４０１９異方性導電層
４０２１電極
４０３０電極層
４０３１電極層
４０３２絶縁層
４０３３絶縁層
４１０２絶縁層
４１０３絶縁層
４１１０絶縁層
４１１１絶縁層
４１１２絶縁層
４５１０隔壁
４５１１発光層
４５１４充填材
６０００表示モジュール
６００１上部カバー
６００２下部カバー
６００６表示パネル
６００９フレーム
６０１０プリント基板
６０１１バッテリ
６０１５発光部
６０１６受光部
６０１７ａ導光部
６０１７ｂ導光部
６０１８光

Claims

ソースドライバと、第１のゲートドライバと、第２のゲートドライバと、第１の画素と、第２の画素と、を有し、
前記第１の画素は、前記ソースドライバおよび前記第１のゲートドライバに電気的に接続され、
前記第２の画素は、前記ソースドライバおよび前記第２のゲートドライバに電気的に接続され、
前記第１の画素が配置される位置は、前記第２の画素が配置される位置よりも前記ソースドライバに近く、
前記第１のゲートドライバは、前記第１の画素に第１の書込み信号を供給する機能を有し、
前記第２のゲートドライバは、前記第２の画素に第２の書込み信号を供給する機能を有し、
前記第２の書込み信号のパルス幅は、前記第１の書込み信号のパルス幅よりも長い、表示装置。
請求項１において、
第３の画素と、第４の画素と、を有し、
前記第３の画素は、前記ソースドライバおよび前記第１のゲートドライバに電気的に接続され、
前記第４の画素は、前記ソースドライバおよび前記第２のゲートドライバに電気的に接続され、
前記第３の画素が配置される位置は、前記第２の画素が配置される位置よりも前記ソースドライバに近く、
前記第４の画素が配置される位置は、前記第１の画素が配置される位置および前記第３の画素が配置される位置よりも前記ソースドライバから遠く、
前記第１のゲートドライバは、前記第２のゲートドライバが前記第２の書込み信号を供給した後に、前記第３の画素に第３の書込み信号を供給する機能を有し、
前記第２のゲートドライバは、前記第１のゲートドライバが前記第３の書込み信号を供給した後に、前記第４の画素に第４の書込み信号を供給する機能を有し、
前記第４の書込み信号のパルス幅は、前記第１の書込み信号のパルス幅および前記第３の書込み信号のパルス幅よりも長い、表示装置。
ソースドライバと、第１のゲートドライバと、第２のゲートドライバと、第１の画素群と、第２の画素群とを有し、
前記第１の画素群は、前記ソースドライバおよび前記第１のゲートドライバと、電気的に接続され、
前記第２の画素群は、前記ソースドライバおよび前記第２のゲートドライバと、電気的に接続され、
前記第１の画素群は、前記第２の画素群が配置される位置よりも前記ソースドライバに近く、
前記第１のゲートドライバは、前記第１の画素群のそれぞれに第１の書込み信号を供給する機能を有し、
前記第２のゲートドライバは、前記第２の画素群のそれぞれに第２の書込み信号を供給する機能を有し、
前記第２の書込み信号のパルス幅は、前記第１の書込み信号のパルス幅よりも長く、
前記第１のゲートドライバによる第１の書込み信号の供給と、前記第２のゲートドライバによる第２の書込み信号の供給とを、交互に行う機能を有する、表示装置。
請求項１乃至請求項３のいずれか一において、
表示コントローラを有し、
前記表示コントローラは、前記ソースドライバの制御信号、前記第１のゲートドライバの制御信号、および前記第２のゲートドライバの制御信号を供給する機能を有し、
前記ソースドライバは、前記ソースドライバの制御信号が供給される機能を有し、
前記第１のゲートドライバは、前記第１のゲートドライバの制御信号が供給される機能を有し、
前記第２のゲートドライバは、前記第２のゲートドライバの制御信号が供給される機能を有し、
前記第１のゲートドライバの制御信号および前記第２のゲートドライバの制御信号のいずれか一方は、デューティ比が５０％でない矩形波を有する、表示装置。