TWI727013B - 半導體裝置、顯示裝置及電子裝置 - Google Patents

半導體裝置、顯示裝置及電子裝置 Download PDF

Info

Publication number
TWI727013B
TWI727013B TW106107852A TW106107852A TWI727013B TW I727013 B TWI727013 B TW I727013B TW 106107852 A TW106107852 A TW 106107852A TW 106107852 A TW106107852 A TW 106107852A TW I727013 B TWI727013 B TW I727013B
Authority
TW
Taiwan
Prior art keywords
switch
terminal
electrically connected
amplifying circuit
circuit
Prior art date
Application number
TW106107852A
Other languages
English (en)
Other versions
TW201802795A (zh
Inventor
高橋圭
Original Assignee
日商半導體能源研究所股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商半導體能源研究所股份有限公司 filed Critical 日商半導體能源研究所股份有限公司
Publication of TW201802795A publication Critical patent/TW201802795A/zh
Application granted granted Critical
Publication of TWI727013B publication Critical patent/TWI727013B/zh

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/0416—Control or interface arrangements specially adapted for digitisers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/044—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/044—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means
    • G06F3/0446—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means using a grid-like structure of electrodes in at least two directions, e.g. using row and column electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3696—Generation of voltages supplied to electrode drivers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45475—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using IC blocks as the active amplifying circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45479—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection
    • H03F3/45928—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection using IC blocks as the active amplifying circuit
    • H03F3/45968—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection using IC blocks as the active amplifying circuit by offset reduction
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/0416—Control or interface arrangements specially adapted for digitisers
    • G06F3/04164—Connections between sensors and controllers, e.g. routing lines between electrodes and connection pads
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/027—Details of drivers for data electrodes, the drivers handling digital grey scale data, e.g. use of D/A converters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0286—Details of a shift registers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0271—Adjustment of the gradation levels within the range of the gradation scale, e.g. by redistribution or clipping
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/421—Multiple switches coupled in the output circuit of an amplifier are controlled by a circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45212—Indexing scheme relating to differential amplifiers the differential amplifier being designed to have a reduced offset
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66—Digital/analogue converters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66—Digital/analogue converters
    • H03M1/68—Digital/analogue converters with conversions of different sensitivity, i.e. one conversion relating to the more significant digital bits and another conversion to the less significant bits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66—Digital/analogue converters
    • H03M1/74—Simultaneous conversion
    • H03M1/742—Simultaneous conversion using current sources as quantisation value generators
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66—Digital/analogue converters
    • H03M1/74—Simultaneous conversion
    • H03M1/76—Simultaneous conversion using switching tree
    • H03M1/765—Simultaneous conversion using switching tree using a single level of switches which are controlled by unary decoded digital signals

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Human Computer Interaction (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Thin Film Transistor (AREA)
  • Analogue/Digital Conversion (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本發明的一個實施方式提供一種控制不均勻的半導體裝置。本發明的一個實施方式是一種將數位信號轉換為類比信號的半導體裝置，該半導體裝置包括：數位類比轉換電路；放大電路；第一開關；第二開關；第三開關；第四開關；第一輸出端子；第二輸出端子；以及電源。當第一開關及第四開關處於導通狀態且第二開關及第三開關處於非導通狀態時，放大電路進行回饋控制。當第一開關及第四開關處於非導通狀態且第二開關及第三開關處於導通狀態時，放大電路進行比較控制，由此控制數字類比轉換電路及放大電路的不均勻。

Description

半導體裝置、顯示裝置及電子裝置
本發明的一個實施方式係關於一種半導體裝置、顯示裝置及電子裝置。
注意，本發明的一個實施方式不侷限於上述技術領域。本說明書等所公開的發明的一個實施方式的技術領域係關於一種物體、方法或製造方法。此外，本發明係關於一種製程(process)、機器(machine)、產品(manufacture)或組合物(composition of matter)。本發明的一個實施方式尤其係關於一種半導體裝置、顯示裝置、發光裝置、蓄電裝置、記憶體裝置、其驅動方法或其製造方法。
另外，在本說明書等中，半導體裝置是指藉由利用半導體特性而能夠工作的裝置、電路或元件等。作為例子，電晶體和二極體等半導體元件是半導體裝置。此外，作為另外的例子，包含半導體元件的電路是半導體裝置。此外，作為另外的例子，具備包含半導體元件的電路的裝置是半導體裝置。
顯示裝置有顯示資料的高灰階化及顯示區域的高清晰化的傾向。為了對應高清晰化，顯示裝置的驅動電路，其中信號線驅動電路(源極驅動器)使用IC(積體電路，Integrated Circuit)形成。驅動器IC是指使用IC形成的驅動電路。
驅動器IC包括灰階電壓生成電路。該灰階電壓生成電路從作為影像資料的數位信號生成供應到像素的類比信號。灰階電壓生成電路具有所謂的 數位類比轉換電路(D/A轉換電路)的功能。
驅動器IC除了D/A轉換電路以外還包括輸出用放大電路。在此，將包括D/A轉換電路及放大電路的電路稱為D/A轉換模組。灰階級越多，相當於一灰階的電壓幅度越小。
D/A轉換模組隨著像素數的增加被要求在指定的期間內將數位信號轉換為類比信號。再者，為了減小驅動器IC的面積，需要使D/A轉換模組小型化。
在非專利文獻1中提出了電阻器梯形(resistor ladder)方式D/A轉換電路。
在專利文獻1中提出了將高位元的數位信號和低位元的數位信號利用電阻器梯形方式和電流控制方式的組合轉換為類比信號的D/A轉換電路。
[專利文獻1]美國專利申請公開第2015-0141493號公報
[非專利文獻1] Lee.S et al., “A 10 Bits Modified VCC Interpolation and DVO Correction by Drain Current Injection”, SID 2010 Digest: SID International Symposium Digest of Technical Papers, 2010, pp. 58-61.
D/A轉換電路包括開關和電阻器等元件，這些元件有元件不均勻及特性不均勻。D/A轉換電路中的元件的元件不均勻及特性不均勻導致將數位信號轉換為類比信號時的誤差。
放大電路包括電晶體等元件，這些元件也有元件不均勻及特性不均勻。換言之，放大電路的輸出信號除了D/A轉換電路所造成的誤差之外還包括放大電路所包括的元件的元件不均勻及特性不均勻所導致的誤差。因此，從D/A轉換模組輸出的類比信號與以理想的方式轉換的類比信號之間會發生很大的誤差。如果類比信號的誤差使被輸出的電壓值變化超過相當 於一灰階的電壓幅度，在像素中就發生灰階變化或灰階反轉，不能獲得良好的顯示。
上述元件不均勻起因於形狀不均勻及組成的不均勻。特性不均勻是指半導體元件的臨界值等特性的不均勻。
另外，包括多個D/A轉換模組的驅動器IC有D/A轉換模組之間的元件不均勻及特性不均勻導致驅動信號的不均勻的問題。
此外，包括多個驅動器IC的顯示裝置有各驅動器IC所輸出的類比信號之間發生不均勻的問題。
驅動器IC等有在溫度等環境變數發生變化時信噪比(SNR：Signal to Noise Ratio)變壞的問題。
鑒於上述問題，本發明的一個實施方式的目的之一是提供一種新穎結構的半導體裝置、顯示裝置及電子裝置等。另外，本發明的一個實施方式的目的之一是提供一種藉由抑制用於半導體裝置、顯示裝置及電子裝置等的電晶體等的元件不均勻及溫度等環境變數的影響所引起的不均勻，可以獲得正確的類比信號的新穎結構的半導體裝置、顯示裝置及電子裝置等。
注意，本發明的一個實施方式的目的不侷限於上述列舉的目的。上述列舉的目的不妨礙其他目的的存在。另外，其他目的是上面沒有提到而將在下面的記載中進行說明的目的。所屬技術領域的通常知識者可以從說明書或圖式等的記載中導出並適當抽出該上面沒有提到的目的。此外，本發明的一個實施方式是實現上述列舉的記載及/或其他目的中的至少一個目的。
本發明的一個實施方式為一種半導體裝置，該半導體裝置包括：數位類比轉換電路；放大電路；第一開關；第二開關；第三開關；第四開關；第一輸出端子；第二輸出端子；以及第一輸入端子，其中，數位類比轉換電路的輸出端子與放大電路的非反相輸入端子電連接，第一開關的一個端子與放大電路的反相輸入端子電連接，第一開關的另一個端子與放大電路 的輸出端子電連接，第二開關的一個端子與放大電路的反相輸入端子電連接，第二開關的另一個端子與第一輸入端子電連接，第三開關的一個端子與放大電路的輸出端子電連接，第三開關的另一個端子與第二輸出端子電連接，第四開關的一個端子與放大電路的輸出端子電連接，第四開關的另一個端子與第一輸出端子電連接，當第一開關及第四開關處於導通狀態且第二開關及第三開關處於非導通狀態時，放大電路進行回饋控制，並且，當第一開關及第四開關處於非導通狀態且第二開關及第三開關處於導通狀態時，放大電路進行比較控制。
本發明的一個實施方式為一種半導體裝置，該半導體裝置包括：數位類比轉換電路；放大電路；第一開關；第二開關；第三開關；第四開關；第五開關；第一輸出端子；第二輸出端子；第一輸入端子；以及第二輸入端子，其中，數位類比轉換電路的輸出端子與放大電路的非反相輸入端子電連接，第一開關的一個端子與放大電路的反相輸入端子電連接，第一開關的另一個端子與放大電路的輸出端子電連接，第二開關的一個端子與放大電路的反相輸入端子電連接，第二開關的另一個端子與第一輸入端子電連接，第三開關的一個端子與放大電路的輸出端子電連接，第三開關的另一個端子與第二輸出端子電連接，第四開關的一個端子與放大電路的輸出端子電連接，第四開關的另一個端子與第一輸出端子電連接，第五開關的一個端子與第一輸出端子電連接，第五開關的另一個端子與第二輸入端子電連接，當第一開關及第四開關處於導通狀態且第二開關、第三開關及第五開關處於非導通狀態時，放大電路進行回饋控制，當第一開關及第四開關處於非導通狀態且第二開關、第三開關及第五開關處於導通狀態時，放大電路進行比較控制，並且，當第二開關、第三開關及第五開關處於導通狀態時，來自第二輸入端子的輸入被輸出到第一輸出端子。
本發明的一個實施方式可以提供一種新穎結構的半導體裝置、顯示裝置及電子裝置等。另外，本發明的一個實施方式可以提供一種藉由抑制用於半導體裝置、顯示裝置及電子裝置等的電晶體等的元件不均勻及溫度等環境變數的影響所引起的不均勻，可以獲得正確的類比信號的新穎結構的半導體裝置、顯示裝置及電子裝置等。
注意，本發明的一個實施方式的效果不侷限於上述列舉的效果。上述 列舉的效果不妨礙其他效果的存在。另外，其他效果是上面沒有提到而將在下面的記載中進行說明的效果。所屬技術領域的通常知識者可以從說明書或圖式等的記載中導出並適當抽出該上面沒有提到的效果。此外，本發明的一個實施方式是實現上述列舉的記載及/或其他效果中的至少一個效果。因此，本發明的一個實施方式有時不具有上述列舉的效果。
10‧‧‧數位類比轉換電路
11‧‧‧R-DAC
12‧‧‧電流控制電路
13‧‧‧放大電路
20‧‧‧放大電路
21‧‧‧放大電路
22‧‧‧輸出緩衝器
31‧‧‧開關
32‧‧‧開關
33‧‧‧開關
34‧‧‧開關
35‧‧‧開關
36‧‧‧反轉電路
40‧‧‧輸入端子
41‧‧‧輸出端子
42‧‧‧輸出端子
43‧‧‧輸入端子
50‧‧‧顯示裝置
51‧‧‧源極驅動器
52‧‧‧算術電路
53‧‧‧圖框記憶體
54‧‧‧記憶體
100‧‧‧半導體裝置
101‧‧‧半導體裝置
102‧‧‧半導體裝置
103‧‧‧半導體裝置
200‧‧‧IC
201‧‧‧驅動電路
202‧‧‧檢測電路
204‧‧‧電容器
400‧‧‧信號線驅動電路
400a‧‧‧信號線驅動電路
400b‧‧‧信號線驅動電路
401‧‧‧掃描線驅動電路
401a‧‧‧掃描線驅動電路
401b‧‧‧掃描線驅動電路
402‧‧‧像素部
403‧‧‧像素
411‧‧‧移位暫存器
412‧‧‧閂鎖電路
413‧‧‧位準轉換器
414‧‧‧D/A轉換電路
415‧‧‧放大電路
418‧‧‧LVDS接收器
419‧‧‧邏輯電路
420‧‧‧電晶體
421‧‧‧電晶體
422‧‧‧電晶體
423‧‧‧電容器
424‧‧‧節點
425‧‧‧節點
426‧‧‧發光元件
431‧‧‧電晶體
432‧‧‧節點
433‧‧‧電容器
434‧‧‧液晶元件
450‧‧‧端子
451‧‧‧端子
452‧‧‧端子
510‧‧‧電極
511‧‧‧電極
512‧‧‧半導體層
516‧‧‧電極
517‧‧‧電極
800‧‧‧顯示模組
801‧‧‧上蓋
802‧‧‧下蓋
803‧‧‧FPC
804‧‧‧觸控面板
805‧‧‧FPC
806‧‧‧顯示面板
807‧‧‧背光單元
808‧‧‧光源
809‧‧‧框架
810‧‧‧印刷電路板
811‧‧‧電池
2010‧‧‧資訊終端
2011‧‧‧外殼
2012‧‧‧顯示部
2013‧‧‧操作按鈕
2014‧‧‧外部連接埠
2015‧‧‧揚聲器
2016‧‧‧麥克風
2020‧‧‧無線信號
2021‧‧‧無線信號
2030‧‧‧資訊終端
2031‧‧‧外殼
2032‧‧‧顯示部
2033‧‧‧錶冠
2034‧‧‧錶帶
2035‧‧‧檢測部
2040‧‧‧資訊終端
2041‧‧‧穿戴部
2042‧‧‧外殼
2045‧‧‧電纜
2046‧‧‧電池
2047‧‧‧顯示部
2051‧‧‧外殼
2052‧‧‧顯示部
2053‧‧‧鍵盤
2054‧‧‧指向裝置
2070‧‧‧攝影機
2071‧‧‧外殼
2072‧‧‧顯示部
2073‧‧‧外殼
2074‧‧‧操作鍵
2075‧‧‧透鏡
2076‧‧‧連接部
2110‧‧‧可攜式遊戲機
2111‧‧‧外殼
2112‧‧‧顯示部
2113‧‧‧揚聲器
2114‧‧‧LED燈
2115‧‧‧操作鍵按鈕
2116‧‧‧連接端子
2117‧‧‧照相機
2118‧‧‧麥克風
2119‧‧‧記錄介質讀取部
2150‧‧‧電冷藏冷凍箱
2151‧‧‧外殼
2152‧‧‧冷藏室門
2153:冷凍室門
2170:汽車
2171:車體
2172:車輪
2173:儀表板
2174:燈
4001:第一基板
4005:密封劑
4006:第二基板
4008:液晶層
4010:電晶體
4011:電晶體
4013:液晶元件
4014:佈線
4015:電極
4018:FPC
4018b:FPC
4019:各向異性導電層
4020:電容器
4021:電極
4030:第一電極層
4031:第二電極層
4032:絕緣層
4033:絕緣層
4035:間隔物
4102:絕緣層
4103:絕緣層
4110:絕緣層
4111:絕緣層
4112:絕緣層
4510:隔壁
4511:發光層
4513:發光元件
4514:填充材料
7000:電子構件
7001:引線
7002:印刷電路板
7004:電路板
7100:半導體晶圓
7102:電路區域
7104:分離區域
7106:分離線
7110:晶片
S1:開關
S2:開關
S3:開關
S4:開關
在圖式中：圖1為說明半導體裝置的電路圖；圖2為示出半導體裝置的結構實例的電路圖；圖3為示出半導體裝置的結構實例的電路圖；圖4A為說明半導體裝置的電路圖，圖4B為說明半導體裝置的電路圖；圖5為說明半導體裝置的電路圖；圖6A為流程圖，圖6B為判定處理的示意圖；圖7為流程圖；圖8為流程圖；圖9A為說明半導體裝置的方塊圖，圖9B為判定處理的示意圖；圖10A為說明半導體裝置的電路圖，圖10B為工作示意圖；圖11為示出顯示面板的結構實例的電路區塊圖；圖12為示出信號線驅動電路的結構實例的電路區塊圖；圖13A為示出像素的結構實例的電路圖，圖13B為示出像素的工作實例的時序圖；圖14A和圖14B為示出像素的結構實例的電路圖；圖15A和圖15B為示出像素的結構實例的電路圖；圖16A至圖16C為示出顯示面板的結構實例的俯視圖；圖17A至圖17C為示出顯示面板的結構實例的俯視圖；圖18A和圖18B為示出顯示面板的結構實例的剖面圖；圖19A和圖19B為示出顯示面板的結構實例的剖面圖；圖20A和圖20B為示出顯示面板的結構實例的剖面圖；圖21示出顯示模組的例子；圖22A和圖22B為示出觸控面板的結構實例的示意圖；圖23A為示出電子構件的製造方法實例的流程圖，圖23B為半導體晶 圓的俯視圖，圖23C為圖23B的部分放大圖，圖23D為示出晶片的結構實例的示意圖，圖23E為示出電子構件的結構實例的立體示意圖；圖24A至圖24C示出電子裝置的結構實例；圖25A至圖25E示出電子裝置的結構實例。
下面，參照圖式對實施方式進行說明。注意，所屬技術領域的通常知識者可以很容易地理解一個事實，就是實施方式可以以多個不同形式來實施，其方式和詳細內容可以在不脫離本發明的精神及其範圍的條件下被變換為各種各樣的形式。因此，本發明不應該被解釋為僅限定在下面的實施方式所記載的內容中。
注意，在圖式中，有時為了明確起見，誇大表示大小、層的厚度或區域。因此，本發明並不一定限定於該尺寸。此外，在圖式中，示意性地示出理想的例子，而不侷限於圖式所示的形狀或數值等。
另外，在本說明書中使用的“第一”、“第二”、“第三”等序數詞是為了方便識別組件而附的，而不是為了在數目方面上進行限定的。
在本說明書中，為了方便起見，使用“上”、“下”等表示配置的詞句以參照圖式說明組件的位置關係。另外，組件的位置關係根據描述各組件的方向適當地改變。因此，不侷限於在說明書中說明的詞句，根據情況可以適當地更換。
在本說明書等中，電晶體是指至少包括閘極、汲極以及源極這三個端子的元件。電晶體在汲極(汲極端子、汲極區域或汲極電極)與源極(源極端子、源極區域或源極電極)之間具有通道區域，並且電流能夠藉由通道區域流過汲極與源極之間。注意，在本說明書等中，通道區域是指電流主要流過的區域。
另外，在使用極性不同的電晶體的情況或電路工作中的電流方向變化的情況等下，源極及汲極的功能有時互相調換。因此，在本說明書等中， 源極和汲極可以互相調換。
在本說明書等中，“電連接”包括藉由“具有某種電作用的元件”連接的情況。在此，“具有某種電作用的元件”只要可以進行連接目標間的電信號的授受，就對其沒有特別的限制。例如，“具有某種電作用的元件”不僅包括電極和佈線，而且還包括電晶體等的切換元件、電阻元件、電感器、電容器、其他具有各種功能的元件等。
在本說明書等中，“平行”是指兩條直線形成的角度為-10°以上且10°以下的狀態。因此，也包括該角度為-5°以上且5°以下的狀態。另外，“垂直”是指兩條直線形成的角度為80°以上且100°以下的狀態。因此也包括85°以上且95°以下的角度的狀態。
在本說明書等中，“膜”和“層”可以相互調換。例如，有時可以將“導電層”換稱為“導電膜”。或者，例如有時可以將“絕緣膜”換稱為“絕緣層”。
另外，在本說明書等中，在沒有特別的說明的情況下，關態電流是指電晶體處於關閉狀態(也稱為非導通狀態、遮斷狀態)時的汲極電流。在沒有特別的說明的情況下，在n通道電晶體中，關閉狀態是指閘極與源極間的電壓Vgs低於臨界電壓Vth的狀態，在p通道電晶體中，關閉狀態是指閘極與源極間的電壓Vgs高於臨界電壓Vth的狀態。例如，n通道電晶體的關態電流有時是指閘極與源極間的電壓Vgs低於臨界電壓Vth時的汲極電流。
電晶體的關態電流有時取決於Vgs。因此，“電晶體的關態電流為I以下”有時指存在使電晶體的關態電流成為I以下的Vgs的值。電晶體的關態電流有時是指預定的Vgs中的關閉狀態、預定的範圍內的Vgs中的關閉狀態或能夠獲得充分被降低的關態電流的Vgs中的關閉狀態等時的關態電流。
作為一個例子，設想一種n通道電晶體，該n通道電晶體的臨界電壓Vth為0.5V，Vgs為0.5V時的汲極電流為1×10-9A，Vgs為0.1V時的汲極電流為1×10-13A，Vgs為-0.5V時的汲極電流為1×10-19A，Vgs為-0.8V時的汲極電流為1×10-22A。在Vgs為-0.5V時或在Vgs為-0.5V至-0.8V的範圍內， 該電晶體的汲極電流為1×10-19A以下，所以有時稱該電晶體的關態電流為1×10-19A以下。由於存在該電晶體的汲極電流為1×10-22A以下的Vgs，因此有時稱該電晶體的關態電流為1×10-22A以下。
在本說明書等中，有時以每通道寬度W的電流值表示具有通道寬度W的電晶體的關態電流。另外，有時以每預定的通道寬度(例如1μm)的電流值表示具有通道寬度W的電晶體的關態電流。在為後者時，關態電流的單位有時以具有電流/長度的因次的單位(例如，A/μm)表示。
電晶體的關態電流有時取決於溫度。在本說明書中，在沒有特別的說明的情況下，關態電流有時表示室溫、60℃、85℃、95℃或125℃下的關態電流。或者，有時表示保證包括該電晶體的半導體裝置等被要求的可靠性的溫度或者包括該電晶體的半導體裝置等被使用的溫度(例如，5℃至35℃中的任一溫度)下的關態電流。“電晶體的關態電流為I以下”是指：在室溫、60℃、85℃、95℃、125℃、保證包括該電晶體的半導體裝置等被要求的可靠性的溫度或者包括該電晶體的半導體裝置等被使用的溫度(例如，5℃至35℃中的任一溫度)下，存在使電晶體的關態電流成為I以下的Vgs的值。
電晶體的關態電流有時取決於汲極與源極間的電壓Vds。在本說明書中，在沒有特別的說明的情況下，關態電流有時表示Vds為0.1V、0.8V、1V、1.2V、1.8V、2.5V、3V、3.3V、10V、12V、16V或20V時的關態電流。或者，有時表示保證包括該電晶體的半導體裝置等被要求的可靠性的Vds，或者，有時表示包括該電晶體的半導體裝置等所使用的Vds下的關態電流。“電晶體的關態電流為I以下”是指：在Vds為0.1V、0.8V、1V、1.2V、1.8V、2.5V、3V、3.3V、10V、12V、16V、20V、在保證包括該電晶體的半導體裝置等被要求的可靠性的Vds或包括該電晶體的半導體裝置等所使用的Vds下，存在使電晶體的關態電流成為I以下的Vgs的值。
在上述關態電流的說明中，可以將汲極換稱為源極。也就是說，關態電流有時指電晶體處於關閉狀態時流過源極的電流。
在本說明書等中，有時將關態電流記作洩漏電流。在本說明書等中，關態電流例如有時指當電晶體處於關閉狀態時流在源極與汲極間的電流。
實施方式1
在本實施方式中，參照圖1至圖6B對控制不均勻的半導體裝置進行說明。本實施方式中說明的半導體裝置具有將數位信號轉換為類比信號且利用放大電路將其轉換為輸出阻抗低的信號的功能。
圖1為示出半導體裝置的結構的方塊圖。半導體裝置100包括數位類比轉換電路10(D/A轉換電路)、放大電路20、第一開關31、第二開關32、第三開關33、第四開關34、第一輸入端子40、第一輸出端子41及第二輸出端子42。
半導體裝置100具有藉由使第一開關31、第二開關32、第三開關33及第四開關34開閉來切換放大電路20的連接的功能。表1示出MODE1和MODE2的開關條件。
Figure 106107852-A0202-12-0009-3
表1所示的MODE1為使第一開關31及第四開關34導通且使第二開關32及第三開關33非導通的期間。在該期間，放大電路20具有回饋控制功能。換言之，MODE1下的放大電路20被用作電壓跟隨器電路。
半導體裝置100利用D/A轉換電路10將數位信號(DDAC)轉換為類比信號(VDAC)，利用電壓跟隨器電路將其轉換為阻抗低的信號且輸出到第一輸出端子41。任意的資料值A在為數位信號時表示為DDAC[A]，而在為類比信號時表示為VDAC[A]。
表1所示的MODE2為使第一開關31及第四開關34非導通且使第二 開關32及第三開關33導通的期間。在該期間，放大電路20具有比較控制功能。換言之，MODE2下的放大電路20被用作比較器電路。
對被用作比較器電路的放大電路20的反相輸入端子從第一輸入端子40經過第二開關32供應電壓。供應到反相輸入端子的電壓為參考電壓(VREF)。VREF可以為固定電壓值，也可以為可變的電壓值。對被用作比較器電路的放大電路20的非反相輸入端子供應VDAC。可以將類比信號VREF表示為數位信號DREF。
供應到被用作比較器電路的放大電路20的反相輸入端子的VREF與非反相輸入端子的VDAC的比較結果從放大電路20的輸出端子經過第三開關33被輸出到第二輸出端子42。供應到第二輸出端子42的輸出信號為監視信號(MONI)。MONI為High或Low(在圖式中，表示為H、L)。
在被用作比較器電路的放大電路20中，對供應到反相輸入端子的VREF和供應到非反相輸入端子的VDAC進行比較。當VDAC>VREF時，被用作比較器電路的放大電路20將High經過第三開關33輸出到第二輸出端子42。當VREF>VDAC時，放大電路20將Low經過第三開關33輸出到第二輸出端子42。為了容易理解，在MODE2中將被用作比較器電路的放大電路20的輸出記為MONI。
對控制開關的控制信號TM進行說明。第二開關32及第三開關33被控制信號TM控制。第一開關31及第四開關34被控制信號TMB控制。也可以使用反轉電路36使控制信號TM反轉而生成控制信號TMB。
在圖4A中，圖1的半導體裝置100中的放大電路20被用作電壓跟隨器電路。在表1的MODE1中，藉由將控制信號TM設定為Low，來使第一開關31及第四開關34導通且使第二開關32及第三開關33非導通。注意，在以下說明中，以開關31至34為n通道電晶體進行說明。
在圖4B中，圖1的半導體裝置100中的放大電路20被用作比較器電路。在表1的MODE2中，藉由將控制信號TM設定為High，來使第一開關31及第四開關34非導通且使第二開關32及第三開關33導通。
在圖4A和圖4B中，示出切換工作。作為其他的例子，在第一開關31及第四開關34為n通道電晶體，第二開關32及第三開關33為p通道電晶體的情況下，也可以不使用反轉電路36。另外，開關31至34也可以為p通道電晶體。此時，控制信號TM的極性與上述極性相反。
圖2所示的半導體裝置101為圖1的實施方式的一個例子。半導體裝置101包括D/A轉換電路10、放大電路20、第一開關31、第二開關32、第三開關33、第四開關34、反轉電路36、輸入端子40、第一輸出端子41及第二輸出端子42。
D/A轉換電路10具有N位元的資料寬度。D/A轉換電路10包括生成高位元[N：M+1]的灰階電壓的電阻器梯形方式的D/A轉換電路(R-DAC11)、生成低位元[M：0]的灰階電壓的電流控制電路12、放大電路13以及切換低位元[M：0]的輸入的開關S1、開關S2、開關S3、開關S4。M為1以上的整數，N為大於M+1的整數。
放大電路20包括放大電路21及輸出緩衝器22。
放大電路21的反相輸入端子藉由第二開關32與R-DAC11中的串聯連接的電阻器的任一分割點電連接。
控制信號TM為切換MODE1和MODE2的連接的信號。被供應控制信號TM的佈線與第二開關32及第三開關33連接。控制信號TM藉由反轉電路36被供應到第一開關31及第四開關34。在控制信號TM為Low期間MODE1被選擇，放大電路20被用作電壓跟隨器電路。在控制信號TM為High期間MODE2被選擇，放大電路20被用作比較器電路。
圖3所示的半導體裝置101為將圖2的實施方式應用於12bit(DDAC[11：0])的D/A轉換電路10的例子。
D/A轉換電路10的R-DAC11被供應參考電壓的VREFH及VREFL，藉由電阻分割生成VHI及VLO。VHI及VLO從DDAC[11：0]的高位9bit生成。
以下對9bit(512灰階)的R-DAC11的解析度進行說明。
表示VHI與VLO之差的△V由公式(1)表示。當表示任意的資料值A時，VHI由公式(2)表示。VLO由公式(3)表示。
△V=VHI-VLO=(VREFH-VREFL)/512 (1)
VHI=VDAC[A] (2)
VLO=VDAC[A]-△V (3)
對低位元的灰階電壓的生成方法進行說明。對電流控制電路12供應DDAC[11：0]的低位3bit且利用電流控制生成對應於低位3bit的灰階電壓的電流。利用放大電路13、開關S1、開關S2、開關S3及開關S4將電流轉換為電壓。
在圖4B的半導體裝置100中，D/A轉換電路10及放大電路20具有形狀及組成等所引起的元件不均勻或電晶體的臨界值等的特性的不均勻等。例如，當將數位信號轉換為類比信號時，R-DAC11的電阻值等所引起的不均勻或放大電路的電晶體特性的不均勻等導致轉換誤差。半導體裝置100輸出包括轉換誤差的灰階電壓。將以理想的方式被轉換的電壓值與包含不均勻等的輸出之差稱為失調量，將類比信號的失調量表示為VOFF，將數位信號的失調量表示為DOFF。
圖5的半導體裝置102為與圖4A和圖4B的半導體裝置100不同的電路。圖5的半導體裝置102與圖4A和圖4B的半導體裝置100的不同之處在於不包括開關34。
在圖5所示的電路中，放大電路20的輸出與第一輸出端子41連接。可以減少放大電路20的輸出阻抗。
圖6A示出為了在圖4B的半導體裝置100中檢測因D/A轉換電路10 及放大電路20的不均勻而發生的VOFF的流程圖。為了檢測VOFF，為了以MODE2進行工作，將控制信號TM設定為High來將放大電路20用作比較器電路。雖然比較器電路使用類比信號(VDAC)進行比較，但是，在以下說明的處理流程中，利用D/A轉換電路10使用數位信號(DDAC)進行處理。LSB(Least Significant Bit)為數位信號的最少單位。
圖6A的START示出將圖4B的控制信號TM設定為High而選擇MODE2時的處理。在MODE2的期間，第一開關31及第四開關34處於非導通狀態，第二開關32及第三開關33處於導通狀態。被供應到第一輸入端子40的參考電壓VREF經過第二開關32供應到反相輸入端子。
在第1步驟ST3000，以使被用作比較器電路的放大電路20的非反相輸入端子的電壓值與VREF相同的方式對D/A轉換電路10供應DDAC。
在流程圖中使用的參數n為對處理次數進行計數的迴路計數器的變數。n的初始值為0。
在第2步驟ST3001，對供應到被用作比較器電路的放大電路20的反相輸入端子的參考電壓VREF與供應到非反相輸入端子的VDAC的大小進行比較。將被用作比較器電路的放大電路20的比較結果經過第三開關33作為MONI輸出，並且判斷MONI是H還是L。根據MONI的輸出結果，進行正方向的失調檢出(正失調檢出)處理或者負方向的失調檢出(負失調檢出)處理。
首先，對正失調處理進行說明。當MONI=H時，VOFF為正值。
在第3步驟ST3002，使供應到D/A轉換電路10的DDAC的數位信號減值1LSB。
在第4步驟ST3003，再次利用比較器電路對VREF及VDAC進行比較。在比較結果MONI=H的情況下，在ST3005使n增值之後進入ST3002。
在第5步驟ST3004，由於在步驟ST3003中檢測到MONI=L，因此判 斷輸出反轉，VREF和VDAC的電位差變為1LSB以下。用公式(4)將被用作比較器電路的放大電路20所檢測出的VOFF算出為數位信號。
DOFF=DREF-DDAC (4)
接著，對負失調檢測進行說明。由於MONI=L，因此VOFF為負值。
在第6步驟ST3012，使供應到D/A轉換電路10的DDAC增值1LSB。
在第7步驟ST3013，再次利用被用作比較器電路的放大電路20對VREF及VDAC進行比較。在比較結果MONI=L的情況下，在ST3006使n增值之後進入ST3012。
在第8步驟ST3004，由於在步驟ST3013中檢測到MONI=H，因此判斷輸出反轉，VREF和VDAC的電位差變為1LSB以下。用公式(4)將被用作比較器電路的放大電路20所檢測出的VOFF算出為數位信號。
圖6B示出圖6A所示的失調檢出處理的一個例子。發生VDAC的轉換誤差，發生失調電壓。執行圖6A中的負失調處理，當使DDAC增值5次時，檢測出MONI=H。用公式(5)算出DOFF。
DOFF=DREF-DDAC=DREF-(DREF+n) (5)
藉由上述序列，可知轉換誤差DOFF為-5LSB。轉換誤差包含D/A轉換電路10及被用作比較器電路的放大電路20的不均勻所引起的誤差。藉由對從DDAC檢測出的轉換誤差DOFF利用運算處理進行校正，可以獲得不均勻的影響少的高品質影像。
說明利用D/A轉換電路R-DAC11對轉換誤差VOFF進行校正的方法進行說明。校正範圍適用於R-DAC11的解析度。
圖2所示的R-DAC11的類比信號的最大輸出電壓為VREFH，最小輸出電壓為VREFL。R-DAC11的9bit(512灰階)的解析度藉由用電阻對VREFH 與VREFL的電位差進行分割來生成。
例如，在VOFF>0的情況下，以對VREFL加上VOFF的方式對VREFL的電壓進行校正。
例如，在VOFF<0的情況下，以從VREFH減去VOFF的方式對VREFH的電壓進行校正。
當利用VOFF對R-DAC11的VREFH及VREFL進行校正時，VOFF也被施加到VREFH與VREFL之間的電阻分割均勻地分割。再者，對低位元的數位信號進行運算處理，來對VOFF進行校正。藉由利用解析度大的D/A轉換電路10的R-DAC11及解析度小的電流控制電路12分開進行高位元及低位元的校正，可以進行放大電路的影響少的校正。即使在不均勻起因於電阻元件或電晶體等不同元件的情況下，也可以獲得不均勻的影響少的高品質影像。
本實施方式所示的結構、方法可以與其他實施方式所示的結構、方法適當地組合而使用。
實施方式2
在本實施方式中，參照圖7和圖8對控制不均勻的半導體裝置進行說明。
在圖4A中，半導體裝置100的D/A轉換電路10及放大電路20包含形狀及組成等所引起的元件不均勻或電晶體的臨界值等的特性的不均勻等。此外，溫度或在其他的條件下受到的影響等進一步增加不均勻等。例如，當溫度變化較大時，轉換誤差VOFF也變大。
圖7或圖8示出在檢測範圍內在均勻的處理時間檢測轉換誤差VOFF的方法。
在圖7或圖8中，指定DOFF的檢測範圍的參數為SET(正整數)。SET的檢測範圍在+2SET+SET至-2SET-SET內。在圖7中，將檢測範圍設定為+2SET 至-2SET。在圖8中，可以在+2SET至+SET的範圍及-2SET至-SET的範圍進行檢測。
圖7或圖8示出檢測VOFF的流程圖。對在流程圖中使用的參數進行說明。處理次數的迴路計數器的變數為n。表示VOFF的極性(正方向還是負方向)的變數為pol。用來暫時儲存運算結果的變數為tmp。
對被用作比較器電路的放大電路20的反相輸入端子供應參考電位VREF，對被用作比較器電路的放大電路20的非反相輸入端子供應VDAC。VREF可以為固定電壓值，也可以為可變的電壓值。
圖7的流程圖示出在檢測範圍內進行檢測的方法。為了檢測圖4B的半導體裝置100的D/A轉換電路10及放大電路20的不均勻所引起的VOFF，選擇MODE2的條件，將放大電路20用作比較器電路。
在圖7的START，將圖4B的控制信號TM設定為High而選擇MODE2。在MODE2的期間，第一開關31及第四開關34處於非導通狀態，第二開關32及第三開關33處於導通狀態。被供應到第一輸入端子40的VREF經過第二開關32供應到反相輸入端子。
在第1步驟ST3100，將迴路計數器的變數n初始化為1。將表示極性的pol初始化為意味著正極性的1。將用來暫時儲存運算結果的tmp初始化為0。
在第2步驟ST3101，以使被用作比較器電路的放大電路20的非反相輸入端子的電壓值與VREF相同的方式對D/A轉換電路10供應DDAC。
在第3步驟ST3102，對供應到被用作比較器電路的放大電路20的反相輸入端子的參考電壓VREF與供應到非反相輸入端子的VDAC的大小進行比較。將被用作比較器電路的放大電路20的比較結果經過第三開關33作為MONI輸出，並且判斷MONI是H還是L。
在第4步驟ST3103，根據MONI的輸出結果設定極性變數pol。在步 驟ST3102，在MONI=L的情況下，由於VOFF比VREF低，因此將pol設定為-1，進行負失調檢測工作。而在MONI=H的情況下，由於VOFF比VREF高，因此進行正失調檢測處理。
對正失調處理進行說明。在步驟ST3102，在MONI=H的情況下，VOFF為正值。
在第5步驟ST3104，設定DDAC的下一個比較條件。用公式(6)計算所設定的DDAC的數位信號。
DDAC=DREF+(pol×2SET×tmp) (6)
在第6步驟ST3105，在pol=1的情況下，進入進行正失調處理的ST3106。
在第7A步驟ST3106，在被用作比較器電路的放大電路20的輸出MONI=H的情況下，進入ST3107。而在MONI=L的情況下，進入ST3107a。
在第7B步驟ST3116，在被用作比較器電路的放大電路20的輸出MONI=H的情況下，進入ST3107。而在MONI=L的情況下，進入ST3107b。
在第8步驟ST3107，設定VDAC的下一個比較條件。用公式(7)計算設定值。
tmp=tmp+1/2n (7)
在第8A步驟ST3107a及第8B步驟ST3107b，設定VDAC的下一個比較條件。用公式(14)計算設定值。
tmp=tmp-1/2n (14)
在第九步驟ST3108，判斷迴路計數器的變數n是否等於檢測範圍SET。在檢測範圍大的情況下，在ST3109使迴路計數器的變數增值。
在第十步驟ST3120，用公式(8)計算DOFF。
DOFF=pol×2SET×tmp (8)
失調電壓可以利用檢測範圍SET的數值檢測出。
圖8示出VOFF存在於設定範圍外的情況。可以將VOFF表示為數位信號DOFF。因此，失調電壓DOFF可以在最大值2SET至最小值-2SET的範圍內檢測。此時，直到圖7中設定的SET的次數為止進行檢索，在檢測不出DOFF的情況下，如果DDAC的值在正方向就可以將DOFF表示為溢出(overflow，DOF)，如果在DDAC的值在負方向就可以將DOFF表示為下溢(underflow，DUF)。根據條件，可以將檢測範圍對應於D/A轉換電路10的最大值(最高有效位(MSB：most significant bit))或者最小值。
圖8的流程圖示出在檢測範圍內進行檢測的方法。為了檢測圖4B的半導體裝置100的D/A轉換電路10及放大電路20的不均勻所引起的VOFF，選擇MODE2的條件，將放大電路20用作比較器電路。
圖8的START示出將圖4B的控制信號TM設定為High而選擇MODE2時的處理。在MODE2的期間，第一開關31及第四開關34處於非導通狀態，第二開關32及第三開關33處於導通狀態。被供應到第一輸入端子40的參考電壓VREF經過第二開關32供應到反相輸入端子。
在第1步驟ST3200，將迴路計數器的變數n初始化為1。將表示極性的變數pol初始化為意味著正極性的1。將用來暫時儲存運算結果的變數tmp初始化為1。
在第2步驟ST3201，以使被用作比較器電路的放大電路20的非反相輸入端子的電壓值與反相輸入端子相同的方式對D/A轉換電路10供應DDAC。
在第3步驟ST3202，對供應到被用作比較器電路的放大電路20的反 相輸入端子的參考電壓VREF與供應到非反相輸入端子的VDAC的大小進行比較。將被用作比較器電路的放大電路20的比較結果經過第三開關33作為MONI輸出，並且判斷MONI是H還是L。
在第4步驟ST3203，根據MONI的輸出結果設定極性變數pol。在步驟ST3202，在MONI=L的情況下，由於VOFF比VREF低，因此將pol設定為-1，進行負失調檢測工作。而在MONI=H的情況下，由於VOFF比VREF高，因此進行正失調檢測處理。
對正失調處理進行說明。在步驟ST3202，在MONI=H的情況下，VOFF為正值。
在第5步驟ST3204，設定DDAC的下一個比較條件。用公式(9)計算所設定的DDAC。
VDAC=VREF+(pol×2SET) (9)
在第6步驟ST3205，在pol=1的情況下，進入進行正失調處理的ST3206。
在第7A步驟ST3206，在比較器電路的輸出MONI=H的情況下，進入步驟ST3207。而在MONI=L的情況下，進入步驟ST3217a。
在第8A步驟ST3207，在使DDAC向負方向減值之後，進入步驟ST3208。在第8B步驟ST3217a，在使DDAC向正方向增值之後，進入步驟ST3208a。
在第6步驟ST3205，在pol=-1的情況下，進入進行負失調處理的ST3216。
在第7B步驟ST3216，在比較器電路的輸出MONI=H的情況下，進入ST3207。而在MONI=L的情況下，進入步驟ST3217b。
在第8C步驟ST3217b，使DDAC向正方向增值之後，進入步驟ST3208b。
在第九步驟ST3208、步驟ST3208a及步驟ST3208b，判斷迴路計數器的變數n是否等於檢測範圍SET。在步驟ST3208，在SET=n的情況下，進入步驟ST3220。在步驟ST3208a，在SET=n的情況下，進入步驟ST3221。在步驟ST3208b，在SET=n的情況下，進入步驟ST3222。在步驟ST3208、步驟ST3208a及步驟ST3208b，在SET>n的情況下，在ST3209使迴路計數器的變數n增值，進入ST3204。
在第10A步驟ST3220，用公式(4)算出VOFF的檢測結果。
在第10B步驟ST3221，在正方向上檢測不出VOFF，因此結果是溢出，將DOFF設定為DOF。DOF可以使用特定的輸出碼表示，也可以輸出其他的報警信號。
在第10C步驟ST3222，在負方向上檢測不出VOFF，因此結果是下溢，將DOFF設定為DUF。DUF可以使用特定的輸出碼表示，也可以輸出其他的報警信號。
在檢測範圍SET內可以檢測DOFF，但是如果在檢測範圍SET內檢測不出DOFF，在DDAC的值在正方向時作為DOFF輸出溢出(DOF)，而在DDAC的值在負方向時作為DOFF輸出下溢(DUF)。
本實施方式所示的結構、方法可以與其他實施方式所示的結構、方法適當地組合而使用。
實施方式3
在本實施方式中，參照圖9A和圖9B對控制不均勻的顯示裝置50進行說明。在實施方式1中說明半導體裝置101將數位信號轉換為類比信號且利用放大電路將其轉換為阻抗低的信號。
示出將在實施方式1及實施方式2中檢測出的VOFF應用於輸出到源極驅動器的資料的方法。圖9A的顯示裝置50包括：包括圖3所示的12位元 的D/A轉換電路的源極驅動器51；算術電路52；圖框記憶體53；存儲檢測出的DOFF的記憶體54；顯示器55。
源極驅動器51包括移位暫存器電路56、資料閂鎖電路57、閂鎖電路58及半導體裝置101。
例如，DOFF存儲器具有8位元的資料寬度。算術電路52利用加法電路或者減法電路對兩個存儲值進行運算。在此，示出使用算術電路的例子，但是當利用程式進行運算處理時也可以獲得相同的結果。
失調電壓VOFF作為數位信號DOFF存儲在記憶體54中。算術電路52對圖框記憶體53的資料及記憶體54的資料進行運算，將經過失調校正的資料輸出到源極驅動器51，在顯示器55上進行顯示。藉由對圖框記憶體53的數位信號利用DOFF進行運算，將源極驅動器51所包括的圖3的D/A轉換電路10及放大電路20的VOFF校正為準確的灰階電壓。
圖9B示出圖9A所示的電路的運算處理方法的一個例子。D/A轉換電路10所輸出的類比信號的最大輸出電壓為VREFH，最小輸出電壓為VREFL。在利用VOFF對數位信號DDAC進行校正的情況下，輸出範圍的最大設定值為Clip_Level_H，最小設定值為Clip_Level_L。在用VOFF校正過的輸出範圍不能超過VREFH至VREFL的電壓輸出範圍。輸出電壓被限定在最大值Clip_Level_H及最小值Clip_Level_L。
在VOFF>0的情況下，DAC的輸出被校正為正方向，可以由公式(10)及公式(11)表示。
DACClip_L=DOFF (10)
DACClip_H=Clip_Level_H (11)
在VOFF<0的情況下，DAC的輸出被校正為負方向，可以由公式(12)及公式(13)表示。
DACClip_L=Clip_Level_L (12)
DACClip_H=Clip_Level_H-DOFF (13)
藉由圖9A所示的電路的運算處理方法對DOFF的影響進行校正，可以將正確的數位信號供應到源極驅動器51。
本實施方式所示的結構、方法可以與其他實施方式所示的結構、方法適當地組合而使用。
實施方式4
在本實施方式中，參照圖10A和圖10B對控制不均勻的半導體裝置103進行說明。
示出圖10A與圖4B的不同點。第五開關35的一個端子與第四開關34及第一輸出端子41連接。第五開關35的另一個端子與第二輸入端子43連接。下面，在沒有特別說明的情況下，開關35為n通道電晶體。
表2示出MODE3。
Figure 106107852-A0202-12-0022-4
在半導體裝置103的控制信號TM為High期間，MODE3被選擇。放大電路20被用作比較器電路。在MODE3的期間，藉由將控制信號TM設定為High，來使第一開關31及第四開關34處於非導通狀態且使第二開關32、第三開關33及第五開關35處於導通狀態。
第二輸入端子43被供應任意的電壓值(Vdata)。第五開關35在控制信號TM為High時導通，供應到第二輸入端子43的Vdata藉由第五開關35被輸出到第一輸出端子41。
圖10B示出在驅動面板時檢測VOFF的方法的一個例子。有一個在1秒鐘以60圖框進行驅動的顯示裝置。在對第n圖框的資料進行處理期間，將控制信號TM設定為High，由此進入MODE3的連接狀態。在第n圖框處理期間檢測VOFF，更新VOFF記憶體的資料。在檢測VOFF時，供應到第二輸入端子43的Vdata藉由第五開關35被輸出到第一輸出端子41作為輸出信號VO。
在顯示裝置中，輸出輸出信號VO的端子與信號線連接，被供應顯示資料Vdata。例如，在被供應資料範圍的最小電壓值的情況下，如果是有機EL(Electroluminescence)顯示器，相當於黑色顯示圖框被插在顯示圖框之間，由此可以獲得對比度的提高等的效果。如果是液晶顯示器，可以藉由根據液晶的種類作為Vdata施加適當的電壓值，可以獲得與黑色顯示資料圖框的插入相同的效果。
藉由在對導致顯示品質劣化的不均勻進行校正期間插入黑色顯示圖框，可以提高顯示品質。因此，可以獲得不均勻的影響少的高品質影像。
本實施方式所示的結構、方法可以與其他實施方式所示的結構、方法適當地組合而使用。
實施方式5
在本實施方式中，對包括半導體裝置100、半導體裝置101、半導體裝置102或半導體裝置103的顯示面板進行說明。
圖11的電路區塊圖所示的顯示面板包括信號線驅動電路400、掃描線驅動電路401及像素部402。另外，示出在像素部402中被配置為矩陣狀的多個像素403。注意，有時將像素部402稱為顯示部。
信號線驅動電路400具有對多個信號線SL輸出被轉換為類比信號的影像信號的功能。
構成信號線驅動電路400的電路可以使用IC形成，也可以使用與像素部402的像素403所包括的電晶體相同的電晶體形成。另外，也可以設置多個信號線驅動電路400且利用多個信號線驅動電路400分開地控制多個信號線SL。
掃描線驅動電路401具有將掃描信號輸出到多個掃描線GL的功能。掃描線驅動電路401例如包括移位暫存器和緩衝器等。掃描線驅動電路401被輸入閘極啟動脈衝和閘極時脈等且輸出脈衝信號。
構成掃描線驅動電路401的電路可以使用IC形成，也可以使用與像素部402的像素403所包括的電晶體相同的電晶體形成。另外，也可以設置多個掃描線驅動電路401且利用多個掃描線驅動電路401分開地控制多個掃描線GL。
在像素部402中，多個掃描線GL及多個信號線SL正交地設置。在掃描線GL與信號線SL的交叉部設置有像素403。另外，在進行彩色顯示的情況下，在像素部402中，依次設置對應於紅色、綠色及藍色(RGB)的各顏色的像素403。另外，作為RGB的像素的排列，可以適當地使用條狀排列、馬賽克狀排列、三角狀排列等。此外，不侷限於RGB，也可以採用追加白色或黃色等其他顏色進行彩色顯示的結構。
接著，參照圖12對信號線驅動電路400進行詳細說明。圖12所示的電路區塊圖示出能夠對N位元的影像信號進行處理的信號線驅動電路400的結構實例。
信號線驅動電路400包括端子450、端子451、端子452、LVDS接收器418(LVDS：低電壓差動信號)、邏輯電路419、移位暫存器411、閂鎖電路412、位準轉換器413、D/A轉換電路414、放大電路415。
端子450為轉換為類比信號的影像信號用輸出端子，與信號線SL電連接。端子451、452為差動信號用輸入端子。例如，對端子452〈1〉輸入將端子451〈1〉的輸入信號的邏輯反轉的信號。例如，影像信號DP[1]至DP[N]分別被輸入到端子451〈1〉至451〈N〉，影像信號DN[1]至DN[N]分別被輸入到端子452〈1〉至452〈N〉。
端子451、452被用於影像信號DP[1：N]、DN[1：N]的輸入，還被用於指令信號的輸入。信號線驅動電路400除了端子450至452以外，還設置有電源電壓的輸入端子、各種信號的輸入端子、各種信號的輸出端子等。
LVDS接收器418具有將被輸入的差動信號轉換為單端信號的功能。LVDS接收器418將影像信號DP[1：N]、DN[1：N]轉換為單端影像信號DSE。
邏輯電路419具有根據從外部輸入的指令信號等控制信號線驅動電路400所包括的電路的功能。明確而言，邏輯電路419生成信號SSP、SCLK、LTS等。信號SSP、SCLK為移位暫存器411的控制信號。信號LTS為閂鎖電路412的控制信號。
邏輯電路419具有將串列方式的影像信號DSE轉換為並行方式的影像信號DOUT的功能(串列-平行轉換功能)。
移位暫存器411包括多個級的正反器(FF)電路。藉由對第1級的FF電路輸入信號SSP(啟動脈衝信號)，使各級的FF電路以指定的時序輸出取樣信號。各級的FF電路輸出取樣信號的時序被信號SCLK(時脈信號)控制。
閂鎖電路412根據上述取樣信號對影像信號DOUT進行取樣並儲存。儲存在閂鎖電路412中的影像信號的輸出時序被信號LTS控制。
位準轉換器413具有對從閂鎖電路412輸出的影像信號進行升壓並輸出的功能。
D/A轉換電路414具有上述實施方式1的半導體裝置100的結構。藉由採用該結構，可以實現電路的小面積化及顯示品質的提高。
放大電路415具有將從D/A轉換電路414輸出的影像信號(類比信號)放大且輸出到信號線SL的功能。注意，有時將放大電路415稱為輸出電路。
接著，對像素403的電路結構實例進行說明。
圖13A示出可用於包括發光元件的面板的像素403的一個例子。圖13B為示出圖13A所示的像素403的工作實例的時序圖。
像素403與掃描線GL、信號線SL、佈線ML、佈線CTL及佈線ANL電連接。另外，像素403包括電晶體420至422、電容器423及發光元件426。
發光元件426包括一對端子(陽極及陰極)。作為發光元件426可以使用能夠藉由電流或電壓控制亮度的元件。可以將利用電致發光的發光元件(EL元件)用於發光元件426。EL元件在一對電極之間包括包含發光性化合物的層(EL層)。藉由在一對電極之間產生大於EL元件的臨界電壓的電位差，電洞及電子分別從陽極一側及陰極一側注入到EL層。被注入的電子和電洞在EL層中再結合，由此，包含在EL層中的發光物質發光。EL元件根據發光材料是有機化合物還是無機化合物被區別，通常前者被稱為有機EL(OLED：Organic Light Emitting Diode)元件，而後者被稱為無機EL元件。
在圖13A中，電晶體420至422為n型電晶體，但是這些電晶體的一部分或全部也可以為p型電晶體。另外，電晶體420至422包括與閘極電連接的背閘極。藉由採用這種裝置結構，可以提高電晶體420至422的電流驅動能力。電晶體420至422的一部分或全部也可以不包括背閘極。
電晶體420為連接電晶體421的閘極(節點424)與信號線SL之間的傳輸電晶體。電晶體422為連接佈線ML與發光元件426的陽極(節點425)之間的傳輸電晶體。電晶體421為驅動電晶體，被用作供應到發光元件426 的電流源。發光元件426的亮度由電晶體421的汲極電流的值調節。電容器423為保持節點425與節點424之間的電壓的儲存電容器。
如果電晶體421的驅動能力不均勻，每個像素403中的發光元件426的亮度就會變得不均勻，導致顯示品質下降。圖13A所示的像素403具有藉由監視電晶體421的汲極電流，來校正發光元件426的亮度不均勻的功能。
圖13B示出圖13A所示的掃描線GL的電位及供應到信號線SL的影像信號的時序圖。圖13B所示的時序圖示出像素403所包含的電晶體都是n通道電晶體的情況。
期間P1為寫入工作期間，發光元件426不發光。高位準電位被施加到掃描線GL，而使電晶體420及電晶體422導通。作為影像信號的電位Vdata被施加到信號線SL。電位Vdata藉由電晶體420施加到節點424。
在電晶體421為n通道電晶體的情況下，在期間P1，佈線ML的電位較佳為低於對佈線CTL的電位加上發光元件426的臨界電壓Vthe的電位。藉由採用上述結構，可以使電晶體421的汲極電流優先地流過佈線ML，而不是發光元件426。
期間P2為發光期間，發光元件426發光。低位準電位被施加到掃描線GL，而使電晶體420及電晶體422關閉。當電晶體420關閉時，節點424保持電位Vdata。另外，電位Vano被施加到佈線ANL，電位Vcat被施加到佈線CTL。電位Vano較佳為高於對電位Vcat加上發光元件426的臨界電壓Vthe的電位。由於佈線ANL與佈線CTL之間發生上述電位差，因此電晶體421的汲極電流被供應到發光元件426，而使發光元件426發光。
期間P3為取得電晶體421的汲極電流的監視期間。高位準電位被施加到掃描線GL，而使電晶體420及電晶體422導通。使電晶體421的閘極電壓大於臨界電壓Vth的電位被施加到信號線SL。佈線ML的電位較佳為低於對佈線CTL的電位加上發光元件426的臨界電壓Vthe的電位。藉由採用上述結構，可以使電晶體421的汲極電流優先地流過佈線ML，而不是發光 元件426。
在期間P3中從像素403輸出到佈線ML的電流IMON相當於在發光期間流過電晶體421的汲極電流。電流IMON被供應到監視電路。監視電路對電流IMON進行分析，根據分析結果生成校正信號。藉由上述工作，像素403可以對亮度不均勻進行校正。
無須在發光工作後進行上述監視工作。例如，在像素403中，可以在反復進行資料寫入工作和發光工作的循環後進行監視工作。另外，在進行監視工作後，也可以藉由將對應於最小灰階值[0]的資料信號寫入像素403來使發光元件426成為非發光狀態。
圖13A所示的像素403可以與多個掃描線連接。圖14A示出此時的電路圖。在圖14A所示的像素403中，電晶體420的閘極與掃描線GL1電連接，電晶體422的閘極與掃描線GL2電連接。如此，藉由獨立地控制電晶體420及電晶體422的開閉，可以更自由地控制監視工作的時序。
在圖13A所示的像素403中，電晶體420至422也可以沒有設置背閘極。圖14B示出此時的電路圖。藉由採用圖14B所示的結構，可以使像素403的製程變得容易。
圖15A示出可用於包括液晶元件的面板的像素電路的一個例子。圖15A所示的像素403包括電晶體431、電容器433、可被用作顯示元件的液晶元件434。
電晶體431的閘極與掃描線GL電連接，電晶體431的第一端子與信號線SL電連接，電晶體431的第二端子與電容器433的第一端子及液晶元件434的第一端子電連接。注意，將電晶體431的第二端子、電容器433的第一端子及液晶元件434的第一端子的節點稱為節點432。電晶體431具有控制將資料信號寫入節點432的功能。圖15B的電晶體431的閘極與電晶體431的背閘極電連接。在本說明書中，有時將第一閘極簡單地稱為“閘極”，將第二閘極簡單地稱為“背閘極”。電晶體431的閘極與背閘極較佳為包括夾著通道形成區彼此重疊的區域。電晶體431可以具有由閘極電極(第一閘 極電極)及背閘極電極(第二閘極電極)的電場電圍繞通道形成區的電晶體的裝置結構。將這種裝置結構稱為surrounded channel(s-channel)結構。
電容器433的第二端子與被供應特定電位的佈線(下面，稱為電容線CL)電連接。電容線CL的電位值根據像素403的規格適當地設定。電容器433被用作保持寫入到節點432的資料的儲存電容器。
液晶元件434的第二端子的電位根據像素403的規格適當地設定。液晶元件434所包含的液晶的配向狀態取決於寫入到節點432的資料。另外，也可以對多個像素403的每一個所包含的液晶元件434的第二端子供應共用電位(共用電位)。
作為液晶元件434的模式，例如可以使用下列模式：TN模式；STN模式；VA模式；ASM(Axially Symmetric Aligned Micro-cell：軸對稱排列微單元)模式；OCB(Optically Compensated Birefringence：光學補償雙折射)模式；FLC(Ferroelectric Liquid Crystal：鐵電液晶)模式；AFLC(AntiFerroelectric Liquid Crystal：反鐵電液晶)模式；MVA模式；PVA(Patterned Vertical Alignment：垂直配向構型)模式；IPS模式；FFS模式；或者TBA(Transverse Bend Alignment：橫向彎曲配向)模式等。另外，作為其他例子，還有ECB(Electrically Controlled Birefringence：電控雙折射)模式、PDLC(Polymer Dispersed Liquid Crystal：聚合物分散液晶)模式、PNLC(Polymer Network Liquid Crystal：聚合物網路液晶)模式、賓主模式等。注意，並不限定於此，可以使用各種模式。
在此，對包括圖15A的像素403的顯示面板的工作實例進行說明。首先，由掃描線驅動電路401依次選擇各行的像素403，從而使電晶體431成為導通狀態來將資料信號寫入到節點432。
下面，使電晶體431成為關閉狀態來保持寫入到節點432的資料信號。液晶元件434的透過光量取決於寫入到節點432的資料信號。藉由按行依次進行上述步驟，可以在顯示區域上顯示影像。
實施方式6
在本實施方式中，參照圖16A至圖20B對上述實施方式所示的顯示面板的更具體的結構實例進行說明。在本實施方式中，作為顯示面板的一個例子，對使用液晶元件的顯示面板及使用發光元件的顯示面板進行說明。
圖16A至圖16C為示出顯示面板的結構實例的俯視圖。
在圖16A中，以圍繞設置在第一基板4001上的像素部402的方式設置密封劑4005，並且，使用第二基板4006進行密封。在圖16A中，在第一基板4001上的與由密封劑4005圍繞的區域不同的區域中設置有使用單晶半導體或多晶半導體形成在另行準備的基板上的信號線驅動電路400、掃描線驅動電路401。此外，供應到信號線驅動電路400、掃描線驅動電路401或者像素部402的各種信號及電位從FPC(Flexible printed circuit，軟性印刷電路板)4018a、FPC4018b供應。
在圖16B和圖16C中，以圍繞設置在第一基板4001上的像素部402和掃描線驅動電路401的方式設置有密封劑4005。此外，在像素部402和掃描線驅動電路401上設置有第二基板4006。因此，像素部402及掃描線驅動電路401與顯示元件一起由第一基板4001、密封劑4005以及第二基板4006密封。在圖16B和圖16C中，在第一基板4001上的與由密封劑4005圍繞的區域不同的區域中設置有使用單晶半導體或多晶半導體形成在另行準備的基板上的信號線驅動電路400。在圖16B和圖16C中，供應到信號線驅動電路400、掃描線驅動電路401或者像素部402的各種信號及電位從FPC4018供應。
雖然在圖16B和圖16C中示出作為信號線驅動電路400將利用IC等以與像素部402不同的製程形成的電路設置在第一基板4001上的例子，但是不侷限於該結構。可以利用IC等形成掃描線驅動電路401，也可以利用IC等形成信號線驅動電路400的一部分或者掃描線驅動電路401的一部分。
另外，對利用IC等形成的驅動電路的連接方法沒有特別的限制，而可以採用打線接合方法、COG(Chip On Glass，晶粒玻璃接合)方法、TCP(Tape Carrier Package：捲帶式封裝)、COF(Chip On Film：覆晶薄膜封裝) 等。圖16A是藉由COG方法設置信號線驅動電路400、掃描線驅動電路401的例子，圖16B是藉由COG方法設置信號線驅動電路400的例子，而圖16C是藉由TCP方法設置信號線驅動電路400的例子。
在利用IC形成信號線驅動電路400的情況下，IC的個數不侷限於1，也可以由多個IC構成信號線驅動電路400。同樣地，在利用IC形成掃描線驅動電路401的情況下，IC的個數不侷限於1，也可以由多個IC構成掃描線驅動電路401。例如，在圖17A中，信號線驅動電路400由六個IC構成。藉由由多個IC構成信號線驅動電路，可以對應像素部402的高清晰化。
也可以將掃描線驅動電路401設置在像素部402的左右兩端。圖17B示出將掃描線驅動電路401a及掃描線驅動電路401b設置在像素部402的兩端的結構實例。
也可以將信號線驅動電路400設置在像素部402的上下兩端。圖17C為將信號線驅動電路400a及信號線驅動電路400b設置在像素部402的上下兩端的結構實例。各信號線驅動電路由六個IC構成。圖18A和圖18B示出圖16B中的點劃線N1-N2之間的剖面結構。
圖18A和圖18B所示的顯示面板包括電極4015，電極4015藉由各向異性導電層4019電連接到FPC4018所包括的端子。電極4015在形成在絕緣層4110、絕緣層4111及絕緣層4112中的開口中與佈線4014電連接。電極4015與第一電極層4030使用同一導電層形成。
設置在第一基板4001上的像素部402和掃描線驅動電路401包括多個電晶體。在圖18A和圖18B中例示像素部402所包括的電晶體4010和掃描線驅動電路401所包括的電晶體4011。在圖18A中，在電晶體4010及電晶體4011上設置有絕緣層4112，並且在圖18B中，在絕緣層4112上還設置有分隔壁4510。
電晶體4010及電晶體4011設置在絕緣層4102上。電晶體4010及電晶體4011包括形成在絕緣層4102上的電極517，電極517上形成有絕緣層4103。絕緣層4103上形成有半導體層512。半導體層512上形成有電極510 及電極511，電極510及電極511上形成有絕緣層4110及絕緣層4111，絕緣層4110及絕緣層4111上形成有電極516。電極510及電極511與佈線4014使用同一導電層形成。
在電晶體4010及電晶體4011中，電極517被用作閘極電極，電極510被用作源極電極和汲極電極中的一個，電極511被用作源極電極和汲極電極中的另一個，電極516被用作背閘極電極。
當電晶體4010及電晶體4011具有底閘極結構且包括背閘極時，可以增大通態電流。另外，可以控制電晶體的臨界值。
在電晶體4010及電晶體4011中，半導體層512被用作通道形成區。半導體層512可以使用結晶矽、多晶矽、非晶矽、氧化物半導體、有機半導體等。另外，根據需要可以將雜質引入半導體層512以提高半導體層512的導電率或者控制電晶體的臨界值。
在作為半導體層512使用氧化物半導體的情況下，半導體層512較佳為包含銦(In)。在半導體層512為包含銦的氧化物半導體的情況下，半導體層512的載子移動率(電子移動率)得到提高。此外，半導體層512較佳為包含元素M的氧化物半導體。元素M較佳為鋁(Al)、鎵(Ga)、釔(Y)或錫(Sn)等。作為可用作元素M的其他元素，有硼(B)、矽(Si)、鈦(Ti)、鐵(Fe)、鎳(Ni)、鍺(Ge)、鋯(Zr)、鉬(Mo)、鑭(La)、鈰(Ce)、釹(Nd)、鉿(Hf)、鉭(Ta)、鎢(W)等。注意，作為元素M，有時也可以組合多個上述元素。元素M例如是與氧的鍵能高的元素。元素M例如是與氧的鍵能高於銦的元素。此外，半導體層512較佳為包含鋅(Zn)的氧化物半導體。包含鋅的氧化物半導體有時容易晶化。
注意，半導體層512不侷限於包含銦的氧化物半導體。半導體層512例如也可以是鋅錫氧化物或鎵錫氧化物等不包含銦但包含鋅、鎵或錫的氧化物半導體等。
另外，圖18A及圖18B所示的顯示面板包括電容器4020。電容器4020包括電極511與電極4021隔著絕緣層4103彼此重疊的區域。電極4021與 電極517使用同一導電層形成。
圖18A示出作為顯示元件採用液晶元件的液晶顯示面板的一個例子。在圖18A中，作為顯示元件的液晶元件4013包括第一電極層4030、第二電極層4031以及液晶層4008。注意，以夾持液晶層4008的方式設置有用作配向膜的絕緣層4032、絕緣層4033。第二電極層4031設置在第二基板4006一側，第一電極層4030與第二電極層4031隔著液晶層4008重疊。
此外，間隔物4035是藉由對絕緣層選擇性地進行蝕刻而得到的柱狀間隔物，並且它是為控制第一電極層4030和第二電極層4031之間的間隔(單元間隙)而設置的。注意，還可以使用球狀間隔物。
當作為顯示元件使用液晶元件時，可以使用熱致液晶、低分子液晶、高分子液晶、高分子分散型液晶、鐵電液晶、反鐵電液晶等。這些液晶材料根據條件呈現出膽固醇相、層列相、立方相、手向列相、各向同性相等。
另外，也可以採用不使用配向膜的呈現藍相(Blue Phase)的液晶。藍相是液晶相的一種，是指當使膽固醇型液晶的溫度上升時在即將從膽固醇相轉變到各向同性相之前出現的相。由於藍相只出現在較窄的溫度範圍內，所以為了改善溫度範圍而將混合有5wt.%以上的手性試劑的液晶組成物用於液晶層。由於包括呈現藍相的液晶和手性試劑的液晶組成物的回應速度短，亦即為1msec以下，並且它具有光學各向同性，所以不需要配向處理，並且視角依賴性低。另外，因不需要設置配向膜而不需要摩擦處理，因此可以防止由於摩擦處理而引起的靜電破壞，由此可以降低製程中的液晶顯示面板的不良和破損。因此，可以提高液晶顯示面板的生產率。
此外，也可以使用將像素(pixel)分成幾個區域(子像素)且使各分子倒向不同方向的被稱為多域化或多域設計的方法。
此外，液晶材料的特定電阻係數為1×109Ω．cm以上，較佳為1×1011Ω．cm以上，更佳為1×1012Ω．cm以上。另外，本說明書中的特定電阻係數的值為在20℃測量的值。
在電晶體4010使用氧化物半導體電晶體的情況下，電晶體4010可以降低關閉狀態下的電流值(關態電流值)。因此，可以延長影像信號等的電信號的保持時間，並且，還可以延長供電狀態下的寫入間隔。因此，可以降低更新工作的頻率，所以具有抑制功耗的效果。
此外，在顯示面板中，可以適當地設置黑矩陣(遮光層)、偏振構件、相位差構件、抗反射構件等的光學構件(光學基板)等。例如，也可以使用利用偏振基板以及相位差基板的圓偏振。此外，作為光源，也可以使用背光、側光等。
圖18B為作為顯示元件使用EL元件等發光元件的顯示面板的一個例子。EL元件被分類為有機EL元件及無機EL元件。
在有機EL元件中，藉由施加電壓，電子從一個電極注入到EL層中，而電洞從另一個電極注入到EL層中。藉由這些載子(電子及電洞)再結合，發光有機化合物形成激發態，當從該激發態回到基態時發光。由於這種機制，這種發光元件被稱為電流激發型發光元件。EL層除了發光化合物以外也可以還包括電洞注入性高的物質、電洞傳輸性高的物質、電洞阻擋材料、電子傳輸性高的物質、電子注入性高的物質或雙極性的物質(電子傳輸性及電洞傳輸性高的物質)等。EL層可以藉由蒸鍍法(包括真空蒸鍍法)、轉印法、印刷法、噴墨法、塗佈法等的方法形成。
無機EL元件根據其元件結構而分類為分散型無機EL元件和薄膜型無機EL元件。分散型無機EL元件包括發光層，其中發光材料的粒子分散在黏合劑中，並且其發光機制是利用施體能階和受體能階的施體-受體再結合型發光。薄膜型無機EL元件是其中發光層夾在電介質層之間，並且該夾著發光層的電介質層夾在電極之間的結構，其發光機制是利用金屬離子的內殼層電子躍遷的局部型發光。
圖18B示出作為發光元件4513使用有機EL元件的例子。
在圖18B中，發光元件4513與設置在像素部402中的電晶體4010電連接。雖然發光元件4513具有第一電極層4030、發光層4511及第二電極 層4031的疊層結構，但是不侷限於該結構。根據從發光元件4513取出光的方向等，可以適當地改變發光元件4513的結構。
分隔壁4510使用有機絕緣材料或無機絕緣材料形成。尤其較佳為使用感光樹脂材料，在第一電極層4030上形成開口部，並且將該開口部的側面形成為具有連續曲率的傾斜面。
發光層4511可以使用一個層構成，也可以使用多個層的疊層構成。
為了防止氧、氫、水分、二氧化碳等侵入發光元件4513，也可以在第二電極層4031及分隔壁4510上形成保護層。作為保護層，可以形成氮化矽膜、氮氧化矽膜、氧化鋁膜、氮化鋁膜、氧氮化鋁膜、氮氧化鋁膜、DLC(Diamond Like Carbon)膜等。此外，在由第一基板4001、第二基板4006以及密封劑4005密封的空間中設置有填充劑4514並被密封。如此，為了不暴露於外部氣體，較佳為使用氣密性高且脫氣少的保護薄膜(黏合薄膜、紫外線硬化性樹脂薄膜等)、覆蓋材料進行封裝(封入)。
作為填充劑4514，除了氮或氬等惰性氣體以外，也可以使用紫外線硬化性樹脂或熱固性樹脂，例如可以使用PVC(聚氯乙烯)、丙烯酸樹脂、聚醯亞胺、環氧樹脂、矽酮樹脂、PVB(聚乙烯醇縮丁醛)或EVA(乙烯-醋酸乙烯酯)等。填充劑4514也可以包含乾燥劑。
作為密封劑4005，可以使用玻璃粉等玻璃材料或者兩液混合型樹脂等在常溫下固化的固化樹脂、光硬化性樹脂、熱固性樹脂等樹脂材料。密封劑4005也可以包含乾燥劑。
另外，根據需要，也可以在發光元件的光射出面上適當地設置諸如偏光板或者圓偏光板(包括橢圓偏光板)、相位差板(λ/4板，λ/2板)、濾色片等的光學薄膜。此外，也可以在偏光板或者圓偏光板上設置抗反射膜。例如，可以進行抗眩光處理，該處理是藉由利用表面的凹凸擴散反射光來降低反射眩光的處理。
藉由使發光元件具有微腔結構，能夠提取色純度高的光。另外，藉由 組合微腔結構和濾色片，可以防止反射眩光，而可以提高影像的可見度。
作為第一電極層4030及第二電極層4031，可以使用包含氧化鎢的氧化銦、包含氧化鎢的銦鋅氧化物、包含氧化鈦的氧化銦、銦錫氧化物、包含氧化鈦的銦錫氧化物、銦鋅氧化物、添加有氧化矽的銦錫氧化物等具有透光性的導電材料。
此外，第一電極層4030及第二電極層4031可以使用鎢(W)、鉬(Mo)、鋯(Zr)、鉿(Hf)、釩(V)、鈮(Nb)、鉭(Ta)、鉻(Cr)、鈷(Co)、鎳(Ni)、鈦(Ti)、鉑(Pt)、鋁(Al)、銅(Cu)、銀(Ag)等金屬、其合金和其氮化物中的一種以上形成。
此外，第一電極層4030及第二電極層4031可以使用包含導電高分子(也稱為導電聚合體)的導電組成物形成。作為導電高分子，可以使用所謂的π電子共軛導電高分子。例如，可以舉出聚苯胺或其衍生物、聚吡咯或其衍生物、聚噻吩或其衍生物、或者由苯胺、吡咯及噻吩中的兩種以上構成的共聚物或其衍生物等。
為了將光從發光元件4513提取到外部，使第一電極層4030和第二電極層4031中的至少一個為透明。顯示面板根據光提取方法被分為頂面發射(頂部發射)結構、底面發射(底部發射)結構及雙面發射結構。頂面發射結構為從與形成有電晶體及發光元件的基板相反一側的面(頂面)提取光的結構。底面發射結構為從形成有電晶體及發光元件的基板一側的面(底面)提取光的結構。雙面發射結構為從頂面及底面的兩者提取光的結構。例如，在頂面發射結構中，第二電極層4031為透明。例如，在底面發射結構中，第一電極層4030為透明。例如，在雙面發射結構中，第一電極層4030及第二電極層4031為透明。
圖19A為作為圖18A所示的電晶體4010及4011使用頂閘極型電晶體時的剖面圖。同樣地，圖19B為作為圖18B所示的電晶體4010及4011使用頂閘極型電晶體時的剖面圖。
在圖19A和圖19B的電晶體4010及電晶體4011中，電極517被用作 閘極電極，電極510被用作源極電極和汲極電極中的一個，電極511被用作源極電極和汲極電極中的另一個。
關於圖19A和圖19B的其他的組件的詳細結構，可以參照圖18A和圖18B的記載。
圖20A示出對圖19A所示的電晶體4011及電晶體4010設置被用作背閘極的電極516時的剖面圖。同樣地，圖20B示出對圖19B所示的電晶體4011及電晶體4010設置被用作背閘極的電極516時的剖面圖。
當電晶體4010及電晶體4011具有頂閘極結構且包括背閘極時，可以增大通態電流。另外，可以控制電晶體的臨界值。
關於圖20A和圖20B的其他的組件的詳細結構，可以參照圖18A和圖18B的記載。
實施方式7
接著，參照圖21說明使用上述實施方式所示的顯示面板的顯示模組的應用實例。
在圖21所示的顯示模組800中，在上蓋801與下蓋802之間設置有連接於FPC803的觸控面板804、連接於FPC805的顯示面板806、背光單元807、框架809、印刷電路板810和電池811。注意，有時沒有設置背光單元807、電池811、觸控面板804等。
可以將上述實施方式所示的顯示面板用於圖21中的顯示面板806。
上蓋801和下蓋802的形狀或尺寸可以根據觸控面板804和顯示面板806的尺寸適當地改變。
觸控面板804可以為電阻膜式觸控面板或電容式觸控面板，並且能夠被形成為與顯示面板806重疊。可以使顯示面板806的相對基板(密封基 板)具有觸控面板功能。或者，光感測器可以被設置於顯示面板806的各像素內，以製成光學式觸控面板。或者，觸控感測器用電極被設置於顯示面板806的各像素內，以製成電容式觸控面板。此時，也可以省略觸控面板804。
圖22A是示出使用互電容式的觸控感測器作為觸控面板804的一個例子時的結構實例的示意圖。在圖22A中，作為一個例子，以X1至X6的6個佈線表示被施加脈衝電壓的佈線CLx，並以Y1至Y6的6個佈線表示檢測電流變化的佈線CLy。佈線的數量不侷限於此。圖22A示出在使佈線CLx與佈線CLy重疊或靠近地配置時形成的電容器204。
佈線CLx及佈線CLy與IC200電連接。IC200包括驅動電路201及檢測電路202。
驅動電路201例如是依次對X1至X6的佈線施加脈衝的電路。藉由對X1至X6的佈線施加脈衝電壓，在形成電容器204的佈線CLx與佈線CLy之間產生電場。由於該脈衝電壓，電流流過電容器204。該產生於佈線之間的電場由於手指或觸控筆等的觸摸所帶來的遮蔽等而變化。就是說，藉由手指或觸控筆等的觸摸，電容器204的電容值產生變化。如此，藉由利用手指或觸控筆等的觸摸等帶來的電容器204的電容值變化，可以檢測感測物件的靠近或接觸。
檢測電路202是用來檢測因電容器204的電容值變化而產生的Y1至Y6的佈線的電流變化的電路。在Y1至Y6的佈線中，如果沒有感測物件的靠近或接觸，所檢測的電流值則沒有變化，另一方面，在由於所檢測的感測物件的靠近或接觸而電容值減少的情況下，檢測到電流值減少的變化。另外，當檢測電流時，可以檢測電流量的總和。在此情況下，可以利用積分電路等檢測電流。或者，可以檢測電流的峰值。在此情況下，可以將電流轉換為電壓而檢測電壓值的峰值。
在圖22A中，驅動電路201及檢測電路202使用同一IC形成，但是，也可以將各電路形成在不同的IC。檢測電路202容易受到雜訊的影響而引起錯誤工作。另一方面，驅動電路201有可能成為雜訊發生源。藉由使用 不同的IC形成驅動電路201及檢測電路202，可以防止檢測電路202的錯誤工作。
另外，也可以由一個IC形成驅動電路201、檢測電路202及顯示面板806的驅動電路。在此情況下，可以降低在顯示模組的成本中IC的成本所佔的比率。
在圖22A中IC200配置在觸控面板804，但是IC200也可以配置在FPC803。圖22B示出此時的示意圖。
再次回到對圖21的說明。
背光單元807包括光源808。可以採用將光源808設置於背光單元807的端部且使用光擴散板的結構。
框架809除了具有保護顯示面板806的功能以外還具有阻擋印刷電路板810的工作所產生的電磁波的作為電磁屏蔽的功能。框架809也可以具有散熱板的功能。
印刷電路板810包括電源電路以及用來輸出視訊信號及時脈信號的信號處理電路。作為對電源電路供應電力的電源，既可以使用外部的商用電源，又可以使用利用另行設置的電池811的電源。注意，當使用商用電源時可以省略電池811。
此外，在顯示模組800中還可以設置偏光板、相位差板、稜鏡片等構件。
實施方式8
在本實施方式中，作為半導體裝置的一個例子，對IC晶片、電子構件及電子裝置等進行說明。
〈電子構件的製造方法實例〉
圖23A是示出電子構件的製造方法實例的流程圖。電子構件也被稱為半導體封裝或IC用封裝等。該電子構件根據端子取出方向或端子的形狀具有多個不同規格和名稱。在本實施方式中，說明其一個例子。
藉由組裝製程(後製程)在印刷電路板上組合多個能夠裝卸的構件，可以形成由電晶體構成的半導體裝置。後製程可以藉由進行圖23A所示的各製程完成。明確而言，在由前製程得到的元件基板完成(步驟ST71)之後，對基板背面進行研磨。藉由在此階段使基板薄膜化，減少在前製程中產生的基板的翹曲等，而實現構件的小型化。接著，進行將基板分成多個晶片的“切割(dicing)製程”(步驟ST72)。
圖23B是進行切割製程之前的半導體晶圓7100的俯視圖。圖23C是圖23B的部分放大圖。半導體晶圓7100設置有多個電路區域7102。電路區域7102設置有本發明的實施方式的半導體裝置(例如，記憶體裝置、攝像裝置、MCU等)。
多個電路區域7102的每一個都被分離區域7104圍繞。分離線(也稱為“切割線”)7106位於與分離區域7104重疊的位置上。在步驟ST72中，藉由沿著分離線7106切割半導體晶圓7100，從半導體晶圓7100切割出包括電路區域7102的晶片7110。圖23D示出晶片7110的放大圖。
另外，也可以在分離區域7104中設置導電層或半導體層。藉由在分離區域7104中設置導電層或半導體層，可以緩和可能在切割製程中產生的ESD，而防止起因於切割製程的良率下降。另外，一般來說，為了冷卻基板、去除刨花、防止帶電等，一邊將溶解有碳酸氣體等以降低其電阻率的純水供應給切削部一邊進行切割製程。藉由在分離區域7104中設置導電層或半導體層，可以減少該純水的使用量。因此，可以降低半導體裝置的生產成本。另外，可以提高半導體裝置的生產率。
在進行步驟ST72之後，拾取分離後的晶片並將其安裝且接合於引線框架上，亦即進行晶片接合(die bonding)製程(步驟ST73)。晶片接合製程中的晶片與引線框架的接合方法根據產品選擇合適的方法即可。例如，可以使用樹脂或膠帶進行接合。晶片接合製程中的晶片與引線框架的接合可 以藉由在插入物(interposer)上安裝晶片來進行。在打線接合(wire bonding)製程中，將引線框架的引線與晶片上的電極藉由金屬細線(wire)電連接(步驟ST74)。作為金屬細線可以使用銀線或金線。打線接合可以使用球焊(ball bonding)或楔焊(wedge bonding)。
對進行了打線接合的晶片實施由環氧樹脂等密封的模塑(molding)製程(步驟ST75)。藉由進行模塑製程，使電子構件的內部被樹脂填充，可以減輕機械外力所導致的對內置的電路部及金屬細線的損傷，還可以降低因水分或灰塵所導致的特性劣化。接著，對引線框架的引線進行電鍍處理。並且，對引線進行切斷及成型加工(步驟ST76)。藉由該電鍍處理可以防止引線生銹，而在之後將引線安裝於印刷電路板時，可以更加確實地進行銲接。接著，對封裝表面實施印字處理(marking)(步驟ST77)。然後，藉由檢驗步驟(步驟ST78)完成電子構件(步驟ST79)。藉由組裝上述實施方式的半導體裝置，可以提供功耗低的小型電子構件。
圖23E示出完成的電子構件的立體示意圖。在圖23E中，作為電子構件的一個例子，示出QFP(Quad Flat Package：四面扁平封裝)的立體示意圖。如圖23E所示，電子構件7000包括引線7001及晶片7110。
電子構件7000例如安裝於印刷電路板7002。藉由組合多個這樣的電子構件7000並使其在印刷電路板7002上彼此電連接，可以將電子構件7000安裝於電子裝置。完成的電路板7004設置於電子裝置等的內部。藉由安裝電子構件7000，可以減少電子裝置的功耗。或者，容易實現電子裝置的小型化。
電子構件7000能夠用作如下各種領域的電子裝置的電子構件(IC晶片)：數位信號處理、軟體無線電(software-defined radio systems)、航空電子(如通訊設備、導航系統、自動駕駛系統(autopilot systems)、飛行管理系統等與航空有關的電子裝置)、ASIC原型(ASIC prototyping)、醫學影像處理、語音辨識、加密、生物資訊學(bioinformatics)、機械裝置的仿真器及射電天文學中的電波望遠鏡等。作為這種電子裝置，可以舉出拍攝裝置(視頻攝影機、數位相機等)、顯示裝置、個人電腦(PC)、行動電話、包括可攜式的遊戲機、可攜式資訊終端(智慧手機或平板資訊終端等)、電子 書閱讀器終端、可穿戴資訊終端(時脈式、頭戴式、護目鏡型、眼鏡型、袖章型、手鐲型、項鍊型等)、導航系統、音頻再生裝置(汽車音響系統、數位聲訊播放機等)、影印機、傳真機、印表機、多功能印表機、自動櫃員機(ATM)、自動販賣機以及家庭用電器產品等。
下面，參照圖24A至圖25E示出電子裝置的結構例子。較佳為將包括觸控感測器的觸控面板裝置用於圖24A等的電子裝置的顯示部。藉由使用觸控面板裝置，該顯示部可以被用作電子裝置的輸入部。
圖24A所示的資訊終端2010除了組裝在外殼2011中的顯示部2012以外還包括操作按鈕2013、外部連接埠2014、揚聲器2015、麥克風2016。在此，顯示部2012的顯示區域是彎曲的。資訊終端2010是用電池驅動的可攜式資訊終端，可以被用作平板資訊終端或智慧手機。資訊終端2010具有電話、電子郵件、筆記本、上網、音樂播放等功能。藉由用手指等觸摸顯示部2012可以輸入資訊。藉由用手指等觸摸顯示部2012，可以進行打電話、輸入文字、顯示部2012的螢幕切換工作等各種操作。還可以藉由從麥克風2016輸入聲音，進行資訊終端2010的操作。藉由操作操作按鈕2013，可以進行電源的開啟/關閉工作、顯示部2012的螢幕切換工作等各種操作。
圖24B示出手錶型資訊終端的一個例子。資訊終端2030包括外殼2031、顯示部2032、錶冠2033、錶帶2034及檢測部2035。藉由旋轉錶冠2033，可以操作資訊終端2030。藉由用手指觸摸顯示部2032可以操作資訊終端2030。
檢測部2035例如具有取得使用環境的資訊或生物資料的功能。在檢測部2035中，也可以設置麥克風、攝像元件、加速度感測器、方位感測器、壓力感測器、溫度感測器、濕度感測器、照度感測器、定位感測器(例如，GPS(全球定位系統))等。
可以將同標準的無線通訊裝置組裝到資訊終端2010及資訊終端2030中，以無線信號2020進行雙向通訊。例如，當資訊終端2010接收電子郵件、接電話等時，在資訊終端2030的顯示部2032上顯示通知來電的資訊。
圖24C示出眼鏡型資訊終端的例子。資訊終端2040包括穿戴部2041、外殼2042、電纜2045、電池2046以及顯示部2047。電池2046被容納在穿戴部2041中。顯示部2047被設置在外殼2042中。在外殼2042內設置有處理器、無線通訊裝置、記憶體裝置以及各種電子構件。將電力從電池2046藉由電纜2045供應到外殼2042內的顯示部2047及電子構件。由顯示部2047顯示藉由無線方式接收的影像等各種資訊。
使用無線信號進行通訊的資訊終端等可以具有利用用於通訊的天線利用電磁耦合方式、電磁感應方式和電波方式中的任一個生成能量的功能。
另外，也可以在外殼2042中設置攝像頭。藉由使用攝像頭檢測出使用者的眼球及眼瞼的動作，可以操作資訊終端2040。
可以在穿戴部2041中設置有溫度感測器、壓力感測器、加速度感測器、生物感測器等各種感測器。例如，由生物感測器獲取使用者的生物資訊並將該資訊儲存在外殼2042內的記憶體裝置中。例如，藉由使用無線信號2021，能夠在資訊終端2010與2040之間進行雙向通訊。資訊終端2040將所儲存的生物資訊發送到資訊終端2010。資訊終端2010根據所接收的生物資訊計算出使用者的疲勞度、活動量等。
圖25A所示的筆記本型PC(個人電腦)2050包括外殼2051、顯示部2052、鍵盤2053、指向裝置2054。藉由顯示部2052的觸摸操作，可以操作筆記本型PC2050。
圖25B所示的攝影機2070包括外殼2071、顯示部2072、外殼2073、操作鍵2074、透鏡2075、連接部2076。顯示部2072設置在外殼2071中，操作鍵2074及透鏡2075設置在外殼2073中。而且，外殼2071和外殼2073由連接部2076連接，由連接部2076可以改變外殼2071和外殼2073之間的角度。可以採用根據連接部2076處的外殼2071和外殼2073之間的角度切換顯示部2072的影像的結構。藉由顯示部2072的觸摸操作，可以進行錄影的開始及停止的操作、放大倍率的調整、攝像範圍的改變等各種操作。
圖25C所示的可攜式遊戲機2110包括外殼2111、顯示部2112、揚聲 器2113、LED燈2114、操作鍵按鈕2115、連接端子2116、照相機2117、麥克風2118、記錄介質讀取部2119。
圖25D所示的電冷藏冷凍箱2150包括外殼2151、冷藏室門2152及冷凍室門2153等。
圖25E所示的汽車2170包括車體2171、車輪2172、儀表板2173及燈2174等。實施方式2的處理器被用作汽車2170的各種處理器。
10‧‧‧數位類比轉換電路
20‧‧‧放大電路
31‧‧‧開關
32‧‧‧開關
33‧‧‧開關
34‧‧‧開關
40‧‧‧輸入端子
41‧‧‧輸出端子
42‧‧‧輸出端子
100‧‧‧半導體裝置

Claims (19)

  1. 一種半導體裝置，包括：數位類比轉換電路；放大電路；第一開關；第二開關；第三開關；第四開關；第一輸出端子；第二輸出端子；以及第一輸入端子，其中，該數位類比轉換電路的輸出端子與該放大電路的非反相輸入端子電連接，該第一開關的一個端子與該放大電路的反相輸入端子電連接，該第一開關的另一個端子與該放大電路的輸出端子電連接，該第二開關的一個端子與該放大電路的該反相輸入端子電連接，該第二開關的另一個端子不與該第一輸出端子電連接，該第二開關的該另一個端子與該第一輸入端子電連接，該第三開關的一個端子與該放大電路的該輸出端子電連接，該第三開關的另一個端子與該第二輸出端子電連接，該第四開關的一個端子與該放大電路的該輸出端子電連接，該第四開關的另一個端子與該第一輸出端子電連接，當該第一開關及該第四開關處於導通狀態且該第二開關及該第三開關處於非導通狀態時，該放大電路進行回饋控制，並且，當該第一開關及該第四開關處於非導通狀態且該第二開關及該第三開關處於導通狀態時，該放大電路進行比較控制。
  2. 根據申請專利範圍第1項之半導體裝置，其中該第二開關的該另一個端子不與該第四開關的該另一個端子電連接。
  3. 根據申請專利範圍第1項之半導體裝置，其中，圖框記憶體的資料基於來自該第二輸出端子輸出的信號被進行運算。
  4. 一種半導體裝置，包括：數位類比轉換電路； 放大電路；第一開關；第二開關；第三開關；第一輸出端子；第二輸出端子；以及第一輸入端子，其中，該數位類比轉換電路的輸出端子與該放大電路的非反相輸入端子電連接，該第一開關的一個端子與該放大電路的反相輸入端子電連接，該第一開關的另一個端子與該放大電路的輸出端子電連接，該第二開關的一個端子與該放大電路的該反相輸入端子電連接，該第二開關的另一個端子不與該第一輸出端子電連接，該第二開關的該另一個端子與該第一輸入端子電連接，該第三開關的一個端子與該放大電路的該輸出端子電連接，該第三開關的另一個端子與該第二輸出端子電連接，該放大電路的該輸出端子與該第一輸出端子電連接，當該第一開關處於導通狀態且該第二開關及該第三開關處於非導通狀態時，該放大電路進行回饋控制，並且，當該第一開關處於非導通狀態且該第二開關及該第三開關處於導通狀態時，該放大電路進行比較控制。
  5. 一種半導體裝置，包括：數位類比轉換電路；放大電路；第一開關；第二開關；第三開關；第四開關；第五開關；第一輸入端子；第二輸入端子；第一輸出端子；以及第二輸出端子， 其中，該數位類比轉換電路的輸出端子與該放大電路的非反相輸入端子電連接，該第一開關的一個端子與該放大電路的反相輸入端子電連接，該第一開關的另一個端子與該放大電路的輸出端子電連接，該第二開關的一個端子與該放大電路的該反相輸入端子電連接，該第二開關的另一個端子與該第一輸入端子電連接，該第三開關的一個端子與該放大電路的該輸出端子電連接，該第三開關的另一個端子與該第二輸出端子電連接，該第四開關的一個端子與該放大電路的該輸出端子電連接，該第四開關的另一個端子與該第一輸出端子電連接，該第五開關的一個端子與該第一輸出端子電連接，該第五開關的另一個端子與該第二輸入端子電連接，當該第一開關及該第四開關處於導通狀態且該第二開關、該第三開關及該第五開關處於非導通狀態時，該放大電路進行回饋控制，當該第一開關及該第四開關處於非導通狀態且該第二開關、該第三開關及該第五開關處於導通狀態時，該放大電路進行比較控制，並且，當該第二開關、該第三開關及該第五開關處於導通狀態時，來自該第二輸入端子的輸入被輸出到該第一輸出端子。
  6. 根據申請專利範圍第5項之半導體裝置，還包括：信號線；以及電連接到該信號線的像素，其中，當該第二開關、該第三開關及該第五開關處於導通狀態時，向該第一輸出端子的輸出被施加到該信號線。
  7. 根據申請專利範圍第5項之半導體裝置，其中，該第二開關、該第三開關及該第五開關藉由同一信號控制導通或非導通狀態。
  8. 根據申請專利範圍第5項之半導體裝置，其中，該第二開關的該另一個端子不與該第五開關的該另一個端子直接連接。
  9. 一種半導體裝置，包括：申請專利範圍第1、4及5項中任一項之半導體裝置；以及移位暫存器電路、資料閂鎖電路和閂鎖電路中的至少一個。
  10. 一種半導體裝置，包括：申請專利範圍第1、4及5項中任一項之半導體裝置；以及天線， 其中，該天線具有利用電磁耦合方式、電磁感應方式和電波方式中的任一個生成能量的功能。
  11. 一種電子裝置，包括：申請專利範圍第1、4及5項中任一項之半導體裝置；以及顯示部、觸控感測器、麥克風、揚聲器、操作鍵和外殼中的至少一個。
  12. 一種半導體晶圓，包括：多個第一區域；以及切割用區域，其中，該多個第一區域的每一個設置有申請專利範圍第1、4及5項中任一項之半導體裝置。
  13. 一種驅動包括數位類比轉換電路、放大電路、及第一至第四開關的半導體裝置的方法，包括：當該第一開關及該第四開關處於導通狀態且該第二開關及該第三開關處於非導通狀態時，藉由該放大電路進行回饋控制；以及當該第一開關及該第四開關處於非導通狀態且該第二開關及該第三開關處於導通狀態時，藉由該放大電路進行比較控制，其中，該數位類比轉換電路的輸出端子與該放大電路的非反相輸入端子電連接，該第一開關的一個端子與該放大電路的反相輸入端子電連接，該第一開關的另一個端子與該放大電路的輸出端子電連接，該第二開關的一個端子與該放大電路的該反相輸入端子電連接，該第三開關的一個端子與該放大電路的該輸出端子電連接，該第四開關的一個端子與該放大電路的該輸出端子電連接，並且，該第二開關的另一個端子不與該第四開關的另一個端子電連接。
  14. 一種驅動包括數位類比轉換電路、放大電路、及第一至第三開關的半導體裝置的方法，包括：當該第一開關處於導通狀態且該第二開關及該第三開關處於非導通狀態時，藉由該放大電路進行回饋控制；以及當該第一開關處於非導通狀態且該第二開關及該第三開關處於導通狀態時，藉由該放大電路進行比較控制，其中，該數位類比轉換電路的輸出端子與該放大電路的非反相輸入端子電連接，該第一開關的一個端子與該放大電路的反相輸入端子電連接， 該第一開關的另一個端子與該放大電路的輸出端子電連接，該第二開關的一個端子與該放大電路的該反相輸入端子電連接，該第三開關的一個端子與該放大電路的該輸出端子電連接，並且，該第二開關的另一個端子不與該放大電路的該輸出端子電連接。
  15. 根據申請專利範圍第13或14項之方法，其中，該第二開關及該第三開關藉由同一信號控制導通或非導通狀態。
  16. 一種驅動包括數位類比轉換電路、放大電路、及第一至第五開關的半導體裝置的方法，包括：當該第一開關及該第四開關處於導通狀態且該第二開關、該第三開關及該第五開關處於非導通狀態時，藉由該放大電路進行回饋控制；以及當該第一開關及該第四開關處於非導通狀態且該第二開關、該第三開關及該第五開關處於導通狀態時，藉由該放大電路進行比較控制，其中，該數位類比轉換電路的輸出端子與該放大電路的非反相輸入端子電連接，該第一開關的一個端子與該放大電路的反相輸入端子電連接，該第一開關的另一個端子與該放大電路的輸出端子電連接，該第二開關的一個端子與該放大電路的該反相輸入端子電連接，該第三開關的一個端子與該放大電路的該輸出端子電連接，該第四開關的一個端子與該放大電路的該輸出端子電連接，該第四開關的另一個端子與該第五開關的一個端子電連接，並且，該第二開關的另一個端子不與該第五開關的另一個端子電連接。
  17. 根據申請專利範圍第16項之方法，其中，該第二開關、該第三開關及該第五開關藉由同一信號控制導通或非導通狀態。
  18. 根據申請專利範圍第13或16項之方法，其中，該第一開關及該第四開關藉由同一信號控制導通或非導通狀態。
  19. 根據申請專利範圍第13、14及16項中任一項之方法，還包括：藉由進行該比較控制，檢測出失調電壓；以及利用該失調電壓對來自圖框記憶體的資料進行運算。
TW106107852A 2016-03-09 2017-03-09 半導體裝置、顯示裝置及電子裝置 TWI727013B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2016-045375 2016-03-09
JP2016045375 2016-03-09

Publications (2)

Publication Number Publication Date
TW201802795A TW201802795A (zh) 2018-01-16
TWI727013B true TWI727013B (zh) 2021-05-11

Family

ID=59787003

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106107852A TWI727013B (zh) 2016-03-09 2017-03-09 半導體裝置、顯示裝置及電子裝置

Country Status (4)

Country Link
US (2) US10083668B2 (zh)
JP (1) JP6938173B2 (zh)
CN (1) CN107195267B (zh)
TW (1) TWI727013B (zh)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10083668B2 (en) * 2016-03-09 2018-09-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display device, and electronic device
KR20180090731A (ko) 2017-02-03 2018-08-13 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 표시 패널, 표시 장치, 입출력 장치, 정보 처리 장치
CN110249377A (zh) 2017-02-16 2019-09-17 株式会社半导体能源研究所 半导体装置、显示面板、显示装置、输入输出装置及数据处理装置
US10642079B2 (en) * 2017-10-25 2020-05-05 Apple Inc. Displays with delamination stopper and corrosion blocking structures
TWI791009B (zh) * 2018-01-19 2023-02-01 力智電子股份有限公司 半導體元件
CN108873447B (zh) * 2018-06-14 2021-08-03 业成科技（成都）有限公司 触控显示装置
TWI679431B (zh) * 2018-07-31 2019-12-11 友達光電股份有限公司 指紋感測裝置及其檢測方法
US10516406B1 (en) * 2018-12-27 2019-12-24 Intel Corporation Digital to analog converter linearization system
CN111862893B (zh) * 2019-04-29 2022-02-22 奇景光电股份有限公司 源极驱动器
CN113884862B (zh) 2021-12-03 2022-02-22 北京壁仞科技开发有限公司 芯片及芯片测试方法
CN113884863B (zh) * 2021-12-03 2022-02-22 北京壁仞科技开发有限公司 芯片及芯片测试方法
TWI811066B (zh) * 2022-08-17 2023-08-01 大陸商北京集創北方科技股份有限公司 Led顯示器之消影電路、led驅動晶片及led顯示裝置
TWI832662B (zh) * 2023-01-06 2024-02-11 大陸商集創北方（珠海）科技有限公司 顯示驅動電壓偏移補償方法、驅動晶片及顯示器

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050168416A1 (en) * 2004-01-30 2005-08-04 Nec Electronics Corporation Display apparatus, and driving circuit for the same
TWI430238B (zh) * 2011-05-17 2014-03-11 Realtek Semiconductor Corp 應用於背光源的操作電路及其相關方法
TW201423701A (zh) * 2012-12-03 2014-06-16 Samsung Display Co Ltd 誤差補償器以及使用該誤差補償器之有機發光顯示裝置
US20140267211A1 (en) * 2013-03-14 2014-09-18 Qualcomm Mems Technologies, Inc. Methods and systems for driving segment lines in a display

Family Cites Families (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2080659B (en) * 1980-04-02 1984-09-12 Elliott Brothers London Ltd Signal generating arrangements
JPH11184444A (ja) * 1997-12-24 1999-07-09 Oki Micro Design Miyazaki Co Ltd 液晶表示装置駆動用集積回路
TW472458B (en) * 2000-08-16 2002-01-11 Macronix Int Co Ltd Multi-stage comparator with auto-zero
JP3415581B2 (ja) * 2000-11-29 2003-06-09 Ｎｅｃエレクトロニクス株式会社 半導体装置
JP2003208132A (ja) * 2002-01-17 2003-07-25 Seiko Epson Corp 液晶駆動回路
JP4353759B2 (ja) * 2003-09-22 2009-10-28 Ｎｅｃエレクトロニクス株式会社 駆動回路
JP2005156621A (ja) 2003-11-20 2005-06-16 Hitachi Displays Ltd 表示装置
JP2005266346A (ja) * 2004-03-18 2005-09-29 Seiko Epson Corp 基準電圧発生回路、データドライバ、表示装置及び電子機器
JP4280196B2 (ja) * 2004-04-30 2009-06-17 東光株式会社 サンプルホールド回路
JP4896436B2 (ja) * 2005-06-13 2012-03-14 ルネサスエレクトロニクス株式会社 液晶表示装置制御回路
JP2008015178A (ja) * 2006-07-05 2008-01-24 Dainippon Printing Co Ltd 有機ｅｌ表示装置及び有機ｅｌ駆動方法
JP4861791B2 (ja) * 2006-10-27 2012-01-25 ルネサスエレクトロニクス株式会社 演算増幅器及び表示装置
JP4621235B2 (ja) * 2006-12-13 2011-01-26 パナソニック株式会社 駆動電圧制御装置、駆動電圧切替方法および駆動電圧切替装置
JP5191214B2 (ja) * 2006-12-21 2013-05-08 セイコーインスツル株式会社 コンパレータ回路
JP4277055B2 (ja) * 2007-05-29 2009-06-10 シャープ株式会社 駆動回路、表示装置、およびテレビジョンシステム
US20090040212A1 (en) * 2007-08-07 2009-02-12 Himax Technologies Limited Driver and driver circuit for pixel circuit
TWI342475B (en) * 2007-10-22 2011-05-21 Novatek Microelectronics Corp Analogized power saving apparatus and method thereof for sharing electric charges
JP2009135138A (ja) * 2007-11-28 2009-06-18 Texas Instr Japan Ltd Ｌｅｄ駆動回路
JP5468761B2 (ja) * 2008-09-25 2014-04-09 古河電気工業株式会社 半導体装置、ウエハ構造体および半導体装置の製造方法
KR101640448B1 (ko) 2008-12-05 2016-07-19 삼성전자주식회사 디지털-아날로그 변환 회로 및 이를 포함하는 컬럼 드라이버
KR101532268B1 (ko) 2008-12-18 2015-07-01 삼성전자주식회사 디지털-아날로그 변환기, 이를 포함하는 소스 구동회로, 및소스 구동회로를 포함하는 표시 장치
CN102106080B (zh) * 2009-04-01 2014-12-31 罗姆股份有限公司 液晶驱动装置
JP5288479B2 (ja) * 2009-04-27 2013-09-11 ルネサスエレクトロニクス株式会社 表示パネルドライバ
JP5241036B2 (ja) * 2009-07-07 2013-07-17 ルネサスエレクトロニクス株式会社 液晶表示用ドライバ及び液晶表示装置
KR101135118B1 (ko) * 2010-04-09 2012-04-16 주식회사 동운아나텍 오프셋 자동 보상 장치 및 방법
JP2012008197A (ja) * 2010-06-22 2012-01-12 Renesas Electronics Corp 駆動回路、駆動方法、及び表示装置、
TW201234328A (en) * 2011-02-11 2012-08-16 Novatek Microelectronics Corp Display driving circuit and operation method applicable thereto
JP5738041B2 (ja) * 2011-03-31 2015-06-17 ラピスセミコンダクタ株式会社 液晶駆動用のソースドライバのオフセット低減出力回路
WO2013063313A1 (en) 2011-10-25 2013-05-02 Isis Pharmaceuticals, Inc. Antisense modulation of gccr expression
US8552897B1 (en) * 2012-03-22 2013-10-08 Analog Devices, Inc. Reference circuit suitable for use with an analog to digital converter and an analog to digital converter including such a reference circuit
US8742964B2 (en) 2012-04-04 2014-06-03 Fairchild Semiconductor Corporation Noise reduction method with chopping for a merged MEMS accelerometer sensor
JP6333523B2 (ja) * 2013-06-12 2018-05-30 ソニーセミコンダクタソリューションズ株式会社 表示装置
CN108601169B (zh) * 2013-08-09 2020-01-10 意法半导体研发(深圳)有限公司 用于发光设备的驱动装置及其方法
TWI535199B (zh) * 2014-05-15 2016-05-21 聯詠科技股份有限公司 運算放大器
US10083688B2 (en) * 2015-05-27 2018-09-25 Apple Inc. Device voice control for selecting a displayed affordance
US10360855B2 (en) 2015-08-17 2019-07-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display panel, and electronic device
US10083668B2 (en) * 2016-03-09 2018-09-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display device, and electronic device

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050168416A1 (en) * 2004-01-30 2005-08-04 Nec Electronics Corporation Display apparatus, and driving circuit for the same
TWI430238B (zh) * 2011-05-17 2014-03-11 Realtek Semiconductor Corp 應用於背光源的操作電路及其相關方法
TW201423701A (zh) * 2012-12-03 2014-06-16 Samsung Display Co Ltd 誤差補償器以及使用該誤差補償器之有機發光顯示裝置
US20140267211A1 (en) * 2013-03-14 2014-09-18 Qualcomm Mems Technologies, Inc. Methods and systems for driving segment lines in a display

Also Published As

Publication number Publication date
US10832626B2 (en) 2020-11-10
US20190012979A1 (en) 2019-01-10
US20170263205A1 (en) 2017-09-14
US10083668B2 (en) 2018-09-25
CN107195267B (zh) 2021-08-24
JP2017169196A (ja) 2017-09-21
TW201802795A (zh) 2018-01-16
CN107195267A (zh) 2017-09-22
JP6938173B2 (ja) 2021-09-22

Similar Documents

Publication Publication Date Title
TWI727013B (zh) 半導體裝置、顯示裝置及電子裝置
KR102609235B1 (ko) 표시 장치, 표시 모듈, 전자 기기, 및 구동 방법
US10818216B2 (en) Semiconductor device, display panel, and electronic device
JP7340672B2 (ja) 表示装置
CN108475491B (zh) 半导体装置以及包括该半导体装置的显示装置
TWI708223B (zh) 半導體裝置、顯示裝置、和電子裝置
TWI825051B (zh) 顯示裝置及電子裝置
TW201939122A (zh) 半導體裝置、顯示裝置、及電子裝置
US10453404B2 (en) Display method, display device, display module, and electronic device
JP2022087178A (ja) 表示装置
TWI695357B (zh) 半導體裝置，電子構件及電子裝置
JP7446995B2 (ja) 表示装置

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees