CN107195267B - 半导体装置、显示装置及电子设备 - Google Patents

半导体装置、显示装置及电子设备 Download PDF

Info

Publication number
CN107195267B
CN107195267B CN201710127865.8A CN201710127865A CN107195267B CN 107195267 B CN107195267 B CN 107195267B CN 201710127865 A CN201710127865 A CN 201710127865A CN 107195267 B CN107195267 B CN 107195267B
Authority
CN
China
Prior art keywords
switch
terminal
circuit
electrically connected
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201710127865.8A
Other languages
English (en)
Other versions
CN107195267A (zh
Inventor
高桥圭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of CN107195267A publication Critical patent/CN107195267A/zh
Application granted granted Critical
Publication of CN107195267B publication Critical patent/CN107195267B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/0416—Control or interface arrangements specially adapted for digitisers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/044—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/044—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means
    • G06F3/0446—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means using a grid-like structure of electrodes in at least two directions, e.g. using row and column electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3696—Generation of voltages supplied to electrode drivers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45475—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using IC blocks as the active amplifying circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45479—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection
    • H03F3/45928—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection using IC blocks as the active amplifying circuit
    • H03F3/45968—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection using IC blocks as the active amplifying circuit by offset reduction
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/0416—Control or interface arrangements specially adapted for digitisers
    • G06F3/04164—Connections between sensors and controllers, e.g. routing lines between electrodes and connection pads
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/027—Details of drivers for data electrodes, the drivers handling digital grey scale data, e.g. use of D/A converters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0286—Details of a shift registers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0271—Adjustment of the gradation levels within the range of the gradation scale, e.g. by redistribution or clipping
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/421—Multiple switches coupled in the output circuit of an amplifier are controlled by a circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45212—Indexing scheme relating to differential amplifiers the differential amplifier being designed to have a reduced offset
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66—Digital/analogue converters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66—Digital/analogue converters
    • H03M1/68—Digital/analogue converters with conversions of different sensitivity, i.e. one conversion relating to the more significant digital bits and another conversion to the less significant bits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66—Digital/analogue converters
    • H03M1/74—Simultaneous conversion
    • H03M1/742—Simultaneous conversion using current sources as quantisation value generators
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66—Digital/analogue converters
    • H03M1/74—Simultaneous conversion
    • H03M1/76—Simultaneous conversion using switching tree
    • H03M1/765—Simultaneous conversion using switching tree using a single level of switches which are controlled by unary decoded digital signals

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Human Computer Interaction (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Thin Film Transistor (AREA)
  • Analogue/Digital Conversion (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本发明的一个方式提供一种控制不均匀的半导体装置。本发明的一个方式是一种将数字信号转换为模拟信号的半导体装置，该半导体装置包括：数字模拟转换电路；放大电路；第一开关；第二开关；第三开关；第四开关；第一输出端子；第二输出端子；以及电源。当第一开关及第四开关处于导通状态且第二开关及第三开关处于非导通状态时，放大电路进行反馈控制。当第一开关及第四开关处于非导通状态且第二开关及第三开关处于导通状态时，放大电路进行比较控制，由此控制数字模拟转换电路及放大电路的不均匀。

Description

半导体装置、显示装置及电子设备
技术领域
本发明的一个方式涉及一种半导体装置、显示装置及电子设备。
注意，本发明的一个方式不局限于上述技术领域。本说明书等所公开的发明的一个方式的技术领域涉及一种物体、方法或制造方法。此外，本发明涉及一种工序(process)、机器(machine)、产品(manufacture)或组合物(composition of matter)。本发明的一个方式尤其涉及一种半导体装置、显示装置、发光装置、蓄电装置、存储装置、其驱动方法或其制造方法。
另外，在本说明书等中，半导体装置是指通过利用半导体特性而能够工作的装置、电路或元件等。作为例子，晶体管和二极管等半导体元件是半导体装置。此外，作为另外的例子，包含半导体元件的电路是半导体装置。此外，作为另外的例子，具备包含半导体元件的电路的装置是半导体装置。
背景技术
显示装置有显示数据的高灰度化及显示区域的高清晰化的倾向。为了对应高清晰化，显示装置的驱动电路，其中信号线驱动电路(源极驱动器)使用IC(集成电路，Integrated Circuit)形成。驱动器IC是指使用IC形成的驱动电路。
驱动器IC包括灰度电压生成电路。该灰度电压生成电路从作为图像数据的数字信号生成供应到像素的模拟信号。灰度电压生成电路具有所谓的数字模拟转换电路(D/A转换电路)的功能。
驱动器IC除了D/A转换电路以外还包括输出用放大电路。在此，将包括D/A转换电路及放大电路的电路称为D/A转换模块。灰度级越多，相当于一灰度的电压幅度越小。
D/A转换模块随着像素数的增加被要求在指定的期间内将数字信号转换为模拟信号。再者，为了减小驱动器IC的面积，需要使D/A转换模块小型化。
在非专利文献1中提出了电阻器梯形(resistor ladder)方式D/A转换电路。
在专利文献1中提出了将高位的数字信号和低位的数字信号利用电阻器梯形方式和电流控制方式的组合转换为模拟信号的D/A转换电路。
[专利文献1]美国专利申请公开第2015-0141493号公报
[非专利文献1]Lee.S et al.,“A 10Bits Modified VCC Interpolation andDVO Correction by Drain Current Injection”,SID 2010Digest:SID InternationalSymposium Digest of Technical Papers,2010,pp.58–61.
发明内容
D/A转换电路包括开关和电阻器等元件，这些元件有元件不均匀及特性不均匀。D/A转换电路中的元件的元件不均匀及特性不均匀导致将数字信号转换为模拟信号时的误差。
放大电路包括晶体管等元件，这些元件也有元件不均匀及特性不均匀。换言之，放大电路的输出信号除了D/A转换电路所造成的误差之外还包括放大电路所包括的元件的元件不均匀及特性不均匀所导致的误差。因此，从D/A转换模块输出的模拟信号与以理想的方式转换的模拟信号之间会发生很大的误差。如果模拟信号的误差使被输出的电压值变化超过相当于一灰度的电压幅度，在像素中就发生灰度变化或灰度反转，不能获得良好的显示。
上述元件不均匀起因于形状不均匀及组成的不均匀。特性不均匀是指半导体元件的阈值等特性的不均匀。
另外，包括多个D/A转换模块的驱动器IC有D/A转换模块之间的元件不均匀及特性不均匀导致驱动信号的不均匀的问题。
此外，包括多个驱动器IC的显示装置有各驱动器IC所输出的模拟信号之间发生不均匀的问题。
驱动器IC等有在温度等环境变数发生变化时信噪比(SNR：Signal to NoiseRatio)变坏的问题。
鉴于上述问题，本发明的一个方式的目的之一是提供一种新颖结构的半导体装置、显示装置及电子设备等。另外，本发明的一个方式的目的之一是提供一种通过抑制用于半导体装置、显示装置及电子设备等的晶体管等的元件不均匀及温度等环境变数的影响所引起的不均匀，可以获得正确的模拟信号的新颖结构的半导体装置、显示装置及电子设备等。
注意，本发明的一个方式的目的不局限于上述列举的目的。上述列举的目的不妨碍其他目的的存在。另外，其他目的是上面没有提到而将在下面的记载中进行说明的目的。所属技术领域的普通技术人员可以从说明书或附图等的记载中导出并适当抽出该上面没有提到的目的。此外，本发明的一个方式是实现上述列举的记载及/或其他目的中的至少一个目的。
本发明的一个方式为一种半导体装置，该半导体装置包括：数字模拟转换电路；放大电路；第一开关；第二开关；第三开关；第四开关；第一输出端子；第二输出端子；以及第一输入端子，其中，数字模拟转换电路的输出端子与放大电路的非反相输入端子电连接，第一开关的一个端子与放大电路的反相输入端子电连接，第一开关的另一个端子与放大电路的输出端子电连接，第二开关的一个端子与放大电路的反相输入端子电连接，第二开关的另一个端子与第一输入端子电连接，第三开关的一个端子与放大电路的输出端子电连接，第三开关的另一个端子与第二输出端子电连接，第四开关的一个端子与放大电路的输出端子电连接，第四开关的另一个端子与第一输出端子电连接，当第一开关及第四开关处于导通状态且第二开关及第三开关处于非导通状态时，放大电路进行反馈控制，并且，当第一开关及第四开关处于非导通状态且第二开关及第三开关处于导通状态时，放大电路进行比较控制。
本发明的一个方式为一种半导体装置，该半导体装置包括：数字模拟转换电路；放大电路；第一开关；第二开关；第三开关；第四开关；第五开关；第一输出端子；第二输出端子；第一输入端子；以及第二输入端子，其中，数字模拟转换电路的输出端子与放大电路的非反相输入端子电连接，第一开关的一个端子与放大电路的反相输入端子电连接，第一开关的另一个端子与放大电路的输出端子电连接，第二开关的一个端子与放大电路的反相输入端子电连接，第二开关的另一个端子与第一输入端子电连接，第三开关的一个端子与放大电路的输出端子电连接，第三开关的另一个端子与第二输出端子电连接，第四开关的一个端子与放大电路的输出端子电连接，第四开关的另一个端子与第一输出端子电连接，第五开关的一个端子与第一输出端子电连接，第五开关的另一个端子与第二输入端子电连接，当第一开关及第四开关处于导通状态且第二开关、第三开关及第五开关处于非导通状态时，放大电路进行反馈控制，当第一开关及第四开关处于非导通状态且第二开关、第三开关及第五开关处于导通状态时，放大电路进行比较控制，并且，当第二开关、第三开关及第五开关处于导通状态时，来自第二输入端子的输入被输出到第一输出端子。
本发明的一个方式可以提供一种新颖结构的半导体装置、显示装置及电子设备等。另外，本发明的一个方式可以提供一种通过抑制用于半导体装置、显示装置及电子设备等的晶体管等的元件不均匀及温度等环境变数的影响所引起的不均匀，可以获得正确的模拟信号的新颖结构的半导体装置、显示装置及电子设备等。
注意，本发明的一个方式的效果不局限于上述列举的效果。上述列举的效果不妨碍其他效果的存在。另外，其他效果是上面没有提到而将在下面的记载中进行说明的效果。所属技术领域的普通技术人员可以从说明书或附图等的记载中导出并适当抽出该上面没有提到的效果。此外，本发明的一个方式是实现上述列举的记载及/或其他效果中的至少一个效果。因此，本发明的一个方式有时不具有上述列举的效果。
附图说明
图1为说明半导体装置的电路图；
图2为示出半导体装置的结构实例的电路图；
图3为示出半导体装置的结构实例的电路图；
图4A为说明半导体装置的电路图，图4B为说明半导体装置的电路图；
图5为说明半导体装置的电路图；
图6A为流程图，图6B为判定处理的示意图；
图7为流程图；
图8为流程图；
图9A为说明半导体装置的方框图，图9B为判定处理的示意图；
图10A为说明半导体装置的电路图，图10B为工作示意图；
图11为示出显示面板的结构实例的电路区块图；
图12为示出信号线驱动电路的结构实例的电路区块图；
图13A为示出像素的结构实例的电路图，图13B为示出像素的工作实例的时序图；
图14A和图14B为示出像素的结构实例的电路图；
图15A和图15B为示出像素的结构实例的电路图；
图16A至图16C为示出显示面板的结构实例的俯视图；
图17A至图17C为示出显示面板的结构实例的俯视图；
图18A和图18B为示出显示面板的结构实例的截面图；
图19A和图19B为示出显示面板的结构实例的截面图；
图20A和图20B为示出显示面板的结构实例的截面图；
图21示出显示模块的例子；
图22A和图22B为示出触摸面板的结构实例的示意图；
图23A为示出电子构件的制造方法实例的流程图，图23B为半导体晶片的俯视图，图23C为图23B的部分放大图，图23D为示出芯片的结构实例的示意图，图23E为示出电子构件的结构实例的立体示意图；
图24A至图24C示出电子设备的结构实例；
图25A至图25E示出电子设备的结构实例。
具体实施方式
下面，参照附图对实施方式进行说明。注意，所属技术领域的普通技术人员可以很容易地理解一个事实，就是实施方式可以以多个不同形式来实施，其方式和详细内容可以在不脱离本发明的宗旨及其范围的条件下被变换为各种各样的形式。因此，本发明不应该被解释为仅限定在下面的实施方式所记载的内容中。
注意，在附图中，有时为了明确起见，夸大表示大小、层的厚度或区域。因此，本发明并不一定限定于该尺寸。此外，在附图中，示意性地示出理想的例子，而不局限于附图所示的形状或数值等。
另外，在本说明书中使用的“第一”、“第二”、“第三”等序数词是为了方便识别构成要素而附的，而不是为了在数目方面上进行限定的。
在本说明书中，为了方便起见，使用“上”、“下”等表示配置的词句以参照附图说明构成要素的位置关系。另外，构成要素的位置关系根据描述各构成要素的方向适当地改变。因此，不局限于在说明书中说明的词句，根据情况可以适当地更换。
在本说明书等中，晶体管是指至少包括栅极、漏极以及源极这三个端子的元件。晶体管在漏极(漏极端子、漏区域或漏电极)与源极(源极端子、源区域或源电极)之间具有沟道区域，并且电流能够通过沟道区域流过漏极与源极之间。注意，在本说明书等中，沟道区域是指电流主要流过的区域。
另外，在使用极性不同的晶体管的情况或电路工作中的电流方向变化的情况等下，源极及漏极的功能有时互相调换。因此，在本说明书等中，源极和漏极可以互相调换。
在本说明书等中，“电连接”包括通过“具有某种电作用的元件”连接的情况。在此，“具有某种电作用的元件”只要可以进行连接对象间的电信号的授受，就对其没有特别的限制。例如，“具有某种电作用的元件”不仅包括电极和布线，而且还包括晶体管等的开关元件、电阻元件、电感器、电容器、其他具有各种功能的元件等。
在本说明书等中，“平行”是指两条直线形成的角度为-10°以上且10°以下的状态。因此，也包括该角度为-5°以上且5°以下的状态。另外，“垂直”是指两条直线形成的角度为80°以上且100°以下的状态。因此也包括85°以上且95°以下的角度的状态。
在本说明书等中，“膜”和“层”可以相互调换。例如，有时可以将“导电层”换称为“导电膜”。或者，例如有时可以将“绝缘膜”换称为“绝缘层”。
另外，在本说明书等中，在没有特别的说明的情况下，关态电流是指晶体管处于关闭状态(也称为非导通状态、遮断状态)时的漏极电流。在没有特别的说明的情况下，在n沟道晶体管中，关闭状态是指栅极与源极间的电压Vgs低于阈值电压Vth的状态，在p沟道晶体管中，关闭状态是指栅极与源极间的电压Vgs高于阈值电压Vth的状态。例如，n沟道晶体管的关态电流有时是指栅极与源极间的电压Vgs低于阈值电压Vth时的漏极电流。
晶体管的关态电流有时取决于Vgs。因此，“晶体管的关态电流为I以下”有时指存在使晶体管的关态电流成为I以下的Vgs的值。晶体管的关态电流有时是指预定的Vgs中的关闭状态、预定的范围内的Vgs中的关闭状态或能够获得充分被降低的关态电流的Vgs中的关闭状态等时的关态电流。
作为一个例子，设想一种n沟道晶体管，该n沟道晶体管的阈值电压Vth为0.5V，Vgs为0.5V时的漏极电流为1×10-9A，Vgs为0.1V时的漏极电流为1×10-13A，Vgs为-0.5V时的漏极电流为1×10-19A，Vgs为-0.8V时的漏极电流为1×10-22A。在Vgs为-0.5V时或在Vgs为-0.5V至-0.8V的范围内，该晶体管的漏极电流为1×10-19A以下，所以有时称该晶体管的关态电流为1×10-19A以下。由于存在该晶体管的漏极电流为1×10-22A以下的Vgs，因此有时称该晶体管的关态电流为1×10-22A以下。
在本说明书等中，有时以每沟道宽度W的电流值表示具有沟道宽度W的晶体管的关态电流。另外，有时以每预定的沟道宽度(例如1μm)的电流值表示具有沟道宽度W的晶体管的关态电流。在为后者时，关态电流的单位有时以具有电流/长度的因次的单位(例如，A/μm)表示。
晶体管的关态电流有时取决于温度。在本说明书中，在没有特别的说明的情况下，关态电流有时表示室温、60℃、85℃、95℃或125℃下的关态电流。或者，有时表示保证包括该晶体管的半导体装置等被要求的可靠性的温度或者包括该晶体管的半导体装置等被使用的温度(例如，5℃至35℃中的任一温度)下的关态电流。“晶体管的关态电流为I以下”是指：在室温、60℃、85℃、95℃、125℃、保证包括该晶体管的半导体装置等被要求的可靠性的温度或者包括该晶体管的半导体装置等被使用的温度(例如，5℃至35℃中的任一温度)下，存在使晶体管的关态电流成为I以下的Vgs的值。
晶体管的关态电流有时取决于漏极与源极间的电压Vds。在本说明书中，在没有特别的说明的情况下，关态电流有时表示Vds为0.1V、0.8V、1V、1.2V、1.8V、2.5V、3V、3.3V、10V、12V、16V或20V时的关态电流。或者，有时表示保证包括该晶体管的半导体装置等被要求的可靠性的Vds，或者，有时表示包括该晶体管的半导体装置等所使用的Vds下的关态电流。“晶体管的关态电流为I以下”是指：在Vds为0.1V、0.8V、1V、1.2V、1.8V、2.5V、3V、3.3V、10V、12V、16V、20V、在保证包括该晶体管的半导体装置等被要求的可靠性的Vds或包括该晶体管的半导体装置等所使用的Vds下，存在使晶体管的关态电流成为I以下的Vgs的值。
在上述关态电流的说明中，可以将漏极换称为源极。也就是说，关态电流有时指晶体管处于关闭状态时流过源极的电流。
在本说明书等中，有时将关态电流记作泄漏电流。在本说明书等中，关态电流例如有时指当晶体管处于关闭状态时流在源极与漏极间的电流。
实施方式1
在本实施方式中，参照图1至图6B对控制不均匀的半导体装置进行说明。本实施方式中说明的半导体装置具有将数字信号转换为模拟信号且利用放大电路将其转换为输出阻抗低的信号的功能。
图1为示出半导体装置的结构的方框图。半导体装置100包括数字模拟转换电路10(D/A转换电路)、放大电路20、第一开关31、第二开关32、第三开关33、第四开关34、第一输入端子40、第一输出端子41及第二输出端子42。
半导体装置100具有通过使第一开关31、第二开关32、第三开关33及第四开关34开闭来切换放大电路20的连接的功能。表1示出MODE1和MODE2的开关条件。
[表1]
Figure BDA0001239032640000111
表1所示的MODE1为使第一开关31及第四开关34导通且使第二开关32及第三开关33非导通的期间。在该期间，放大电路20具有反馈控制功能。换言之，MODE1下的放大电路20被用作电压跟随器电路。
半导体装置100利用D/A转换电路10将数字信号(DDAC)转换为模拟信号(VDAC)，利用电压跟随器电路将其转换为阻抗低的信号且输出到第一输出端子41。任意的数据值A在为数字信号时表示为DDAC[A]，而在为模拟信号时表示为VDAC[A]。
表1所示的MODE2为使第一开关31及第四开关34非导通且使第二开关32及第三开关33导通的期间。在该期间，放大电路20具有比较控制功能。换言之，MODE2下的放大电路20被用作比较器电路。
对被用作比较器电路的放大电路20的反相输入端子从第一输入端子40经过第二开关32供应电压。供应到反相输入端子的电压为参考电压(VREF)。VREF可以为固定电压值，也可以为可变的电压值。对被用作比较器电路的放大电路20的非反相输入端子供应VDAC。可以将模拟信号VREF表示为数字信号DREF。
供应到被用作比较器电路的放大电路20的反相输入端子的VREF与非反相输入端子的VDAC的比较结果从放大电路20的输出端子经过第三开关33被输出到第二输出端子42。供应到第二输出端子42的输出信号为监视信号(MONI)。MONI为High或Low(在附图中，表示为H、L)。
在被用作比较器电路的放大电路20中，对供应到反相输入端子的VREF和供应到非反相输入端子的VDAC进行比较。当VDAC＞VREF时，被用作比较器电路的放大电路20将High经过第三开关33输出到第二输出端子42。当VREF＞VDAC时，放大电路20将Low经过第三开关33输出到第二输出端子42。为了容易理解，在MODE2中将被用作比较器电路的放大电路20的输出记为MONI。
对控制开关的控制信号TM进行说明。第二开关32及第三开关33被控制信号TM控制。第一开关31及第四开关34被控制信号TMB控制。也可以使用反转电路36使控制信号TM反转而生成控制信号TMB。
在图4A中，图1的半导体装置100中的放大电路20被用作电压跟随器电路。在表1的MODE1中，通过将控制信号TM设定为Low，来使第一开关31及第四开关34导通且使第二开关32及第三开关33非导通。注意，在以下说明中，以开关31至34为n沟道晶体管进行说明。
在图4B中，图1的半导体装置100中的放大电路20被用作比较器电路。在表1的MODE2中，通过将控制信号TM设定为High，来使第一开关31及第四开关34非导通且使第二开关32及第三开关33导通。
在图4A和图4B中，示出开关工作。作为其他的例子，在第一开关31及第四开关34为n沟道晶体管，第二开关32及第三开关33为p沟道晶体管的情况下，也可以不使用反转电路36。另外，开关31至34也可以为p沟道晶体管。此时，控制信号TM的极性与上述极性相反。
图2所示的半导体装置101为图1的实施方式的一个例子。半导体装置101包括D/A转换电路10、放大电路20、第一开关31、第二开关32、第三开关33、第四开关34、反转电路36、输入端子40、第一输出端子41及第二输出端子42。
D/A转换电路10具有N位的数据宽度。D/A转换电路10包括生成高位[N：M+1]的灰度电压的电阻器梯形方式的D/A转换电路(R-DAC11)、生成低位[M：0]的灰度电压的电流控制电路12、放大电路13以及切换低位[M：0]的输入的开关S1、开关S2、开关S3、开关S4。M为1以上的整数，N为大于M+1的整数。
放大电路20包括放大电路21及输出缓冲器22。
放大电路21的反相输入端子通过第二开关32与R-DAC11中的串联连接的电阻器的任一分割点电连接。
控制信号TM为切换MODE1和MODE2的连接的信号。被供应控制信号TM的布线与第二开关32及第三开关33连接。控制信号TM通过反转电路36被供应到第一开关31及第四开关34。在控制信号TM为Low期间MODE1被选择，放大电路20被用作电压跟随器电路。在控制信号TM为High期间MODE2被选择，放大电路20被用作比较器电路。
图3所示的半导体装置101为将图2的实施方式应用于12bit(DDAC[11：0])的D/A转换电路10的例子。
D/A转换电路10的R-DAC11被供应参考电压的VREFH及VREFL，通过电阻分割生成VHI及VLO。VHI及VLO从DDAC[11：0]的高位9bit生成。
以下对9bit(512灰度)的R-DAC11的分辨率进行说明。
表示VHI与VLO之差的ΔV由算式(1)表示。当表示任意的数据值A时，VHI由算式(2)表示。VLO由算式(3)表示。
ΔV＝VHI-VLO＝(VREFH-VREFL)/512 (1)
VHI＝VDAC[A] (2)
VLO＝VDAC[A]-ΔV (3)
对低位的灰度电压的生成方法进行说明。对电流控制电路12供应DDAC[11：0]的低位3bit且利用电流控制生成对应于低位3bit的灰度电压的电流。利用放大电路13、开关S1、开关S2、开关S3及开关S4将电流转换为电压。
在图4B的半导体装置100中，D/A转换电路10及放大电路20具有形状及组成等所引起的元件不均匀或晶体管的阈值等的特性的不均匀等。例如，当将数字信号转换为模拟信号时，R-DAC11的电阻值等所引起的不均匀或放大电路的晶体管特性的不均匀等导致转换误差。半导体装置100输出包括转换误差的灰度电压。将以理想的方式被转换的电压值与包含不均匀等的输出之差称为失调量，将模拟信号的失调量表示为VOFF，将数字信号的失调量表示为DOFF。
图5的半导体装置102为与图4A和图4B的半导体装置100不同的电路。图5的半导体装置102与图4A和图4B的半导体装置100的不同之处在于不包括开关34。
在图5所示的电路中，放大电路20的输出与第一输出端子41连接。可以减少放大电路20的输出阻抗。
图6A示出为了在图4B的半导体装置100中，检测因D/A转换电路10及放大电路20的不均匀而发生的VOFF的流程图。为了检测VOFF，为了以MODE2进行工作，将控制信号TM设定为High来将放大电路20用作比较器电路。虽然比较器电路使用模拟信号(VDAC)进行比较，但是，在以下说明的处理流程中，利用D/A转换电路10使用数字信号(DDAC)进行处理。LSB(Least Significant Bit)为数字信号的最少单位。
图6A的START示出将图4B的控制信号TM设定为High而选择MODE2时的处理。在MODE2的期间，第一开关31及第四开关34处于非导通状态，第二开关32及第三开关33处于导通状态。被供应到第一输入端子40的参考电压VREF经过第二开关32供应到反相输入端子。
在第1步骤ST3000，以使被用作比较器电路的放大电路20的非反相输入端子的电压值与VREF相同的方式对D/A转换电路10供应DDAC。
在流程图中使用的参数n为对处理次数进行计数的循环计数器的变数。n的初始值为0。
在第2步骤ST3001，对供应到被用作比较器电路的放大电路20的反相输入端子的参考电压VREF与供应到非反相输入端子的VDAC的大小进行比较。将被用作比较器电路的放大电路20的比较结果经过第三开关33作为MONI输出，并且判断MONI是H还是L。根据MONI的输出结果，进行正方向的失调検出(正失调検出)处理或者负方向的失调検出(负失调検出)处理。
首先，对正失调处理进行说明。当MONI＝H时，VOFF为正值。
在第3步骤ST3002，使供应到D/A转换电路10的DDAC的数字信号减值1LSB。
在第4步骤ST3003，再次利用比较器电路对VREF及VDAC进行比较。在比较结果MONI＝H的情况下，在ST3005使n增值之后进入ST3002。
在第5步骤ST3004，由于在步骤ST3003中检测到MONI＝L，因此判断输出反转，VREF和VDAC的电位差变为1LSB以下。用算式(4)将被用作比较器电路的放大电路20所检测出的VOFF算出为数字信号。
DOFF＝DREF-DDAC (4)
接着，对负失调检测进行说明。由于MONI＝L，因此VOFF为负值。
在第6步骤ST3012，使供应到D/A转换电路10的DDAC增值1LSB。
在第7步骤ST3013，再次利用被用作比较器电路的放大电路20对VREF及VDAC进行比较。在比较结果MONI＝L的情况下，在ST3006使n增值之后进入ST3012。
在第8步骤ST3004，由于在步骤ST3013中检测到MONI＝H，因此判断输出反转，VREF和VDAC的电位差变为1LSB以下。用算式(4)将被用作比较器电路的放大电路20所检测出的VOFF算出为数字信号。
图6B示出图6A所示的失调検出处理的一个例子。发生VDAC的转换误差，发生失调电压。执行图6A中的负失调处理，当使DDAC增值5次时，检测出MONI＝H。用算式(5)算出DOFF。
DOFF＝DREF-DDAC＝DREF-(DREF+n) (5)
通过上述序列，可知转换误差DOFF为-5LSB。转换误差包含D/A转换电路10及被用作比较器电路的放大电路20的不均匀所引起的误差。通过对从DDAC检测出的转换误差DOFF利用运算处理进行校正，可以获得不均匀的影响少的高品质图像。
说明利用D/A转换电路R-DAC11对转换误差VOFF进行校正的方法进行说明。校正范围适用于R-DAC11的分辨率。
图2所示的R-DAC11的模拟信号的最大输出电压为VREFH，最小输出电压为VREFL。R-DAC11的9bit(512灰度)的分辨率通过用电阻对VREFH与VREFL的电位差进行分割来生成。
例如，在VOFF＞0的情况下，以对VREFL加上VOFF的方式对VREFL的电压进行校正。
例如，在VOFF＜0的情况下，以从VREFH减去VOFF的方式对VREFH的电压进行校正。
当利用VOFF对R-DAC11的VREFH及VREFL进行校正时，VOFF也被施加到VREFH与VREFL之间的电阻分割均匀地分割。再者，对低位的数字信号进行运算处理，来对VOFF进行校正。通过利用分辨率大的D/A转换电路10的R-DAC11及分辨率小的电流控制电路12分开进行高位及低位的校正，可以进行放大电路的影响少的校正。即使在不均匀起因于电阻元件或晶体管等不同元件的情况下，也可以获得不均匀的影响少的高品质图像。
本实施方式所示的结构、方法可以与其他实施方式所示的结构、方法适当地组合而使用。
实施方式2
在本实施方式中，参照图7和图8对控制不均匀的半导体装置进行说明。
在图4A中，半导体装置100的D/A转换电路10及放大电路20包含形状及组成等所引起的元件不均匀或晶体管的阈值等的特性的不均匀等。此外，温度或在其他的条件下受到的影响等进一步增加不均匀等。例如，当温度变化较大时，转换误差VOFF也变大。
图7或图8示出在检测范围内在均匀的处理时间检测转换误差VOFF的方法。
在图7或图8中，指定DOFF的检测范围的参数为SET(正整数)。SET的检测范围在+2SET+SET至-2SET-SET内。在图7中，将检测范围设定为+2SET至-2SET。在图8中，可以在+2SET至+SET的范围及-2SET至-SET的范围进行检测。
图7或图8示出检测VOFF的流程图。对在流程图中使用的参数进行说明。处理次数的循环计数器的变数为n。表示VOFF的极性(正方向还是负方向)的变数为pol。用来暂时存储运算结果的变数为tmp。
对被用作比较器电路的放大电路20的反相输入端子供应参考电位VREF，对被用作比较器电路的放大电路20的非反相输入端子供应VDAC。VREF可以为固定电压值，也可以为可变的电压值。
图7的流程图示出在检测范围内进行检测的方法。为了检测图4B的半导体装置100的D/A转换电路10及放大电路20的不均匀所引起的VOFF，选择MODE2的条件，将放大电路20用作比较器电路。
在图7的START，将图4B的控制信号TM设定为High而选择MODE2。在MODE2的期间，第一开关31及第四开关34处于非导通状态，第二开关32及第三开关33处于导通状态。被供应到第一输入端子40的VREF经过第二开关32供应到反相输入端子。
在第1步骤ST3100，将循环计数器的变数n初始化为1。将表示极性的pol初始化为意味着正极性的1。将用来暂时存储运算结果的tmp初始化为0。
在第2步骤ST3101，以使被用作比较器电路的放大电路20的非反相输入端子的电压值与VREF相同的方式对D/A转换电路10供应DDAC。
在第3步骤ST3102，对供应到被用作比较器电路的放大电路20的反相输入端子的参考电压VREF与供应到非反相输入端子的VDAC的大小进行比较。将被用作比较器电路的放大电路20的比较结果经过第三开关33作为MONI输出，并且判断MONI是H还是L。
在第4步骤ST3103，根据MONI的输出结果设定极性变数pol。在步骤ST3102，在MONI＝L的情况下，由于VOFF比VREF低，因此将pol设定为-1，进行负失调检测工作。而在MONI＝H的情况下，由于VOFF比VREF高，因此进行正失调检测处理。
对正失调处理进行说明。在步骤ST3102，在MONI＝H的情况下，VOFF为正值。
在第5步骤ST3104，设定DDAC的下一个比较条件。用算式(6)计算所设定的DDAC的数字信号。
DDAC＝DREF+(pol×2SET×tmp) (6)
在第6步骤ST3105，在pol＝1的情况下，进入进行正失调处理的ST3106。
在第7A步骤ST3106，在被用作比较器电路的放大电路20的输出MONI＝H的情况下，进入ST3107。而在MONI＝L的情况下，进入ST3107a。
在第7B步骤ST3116，在被用作比较器电路的放大电路20的输出MONI＝H的情况下，进入ST3107。而在MONI＝L的情况下，进入ST3107b。
在第8步骤ST3107，设定VDAC的下一个比较条件。用算式(7)计算设定值。
tmp＝tmp+1/2n (7)
在第8A步骤ST3107a及第8B步骤ST3107b，设定VDAC的下一个比较条件。用算式(14)计算设定值。
tmp＝tmp-1/2n (14)
在第九步骤ST3108，判断循环计数器的变数n是否等于检测范围SET。在检测范围大的情况下，在ST3109使循环计数器的变数增值。
在第十步骤ST3120，用算式(8)计算DOFF。
DOFF＝pol×2SET×tmp (8)
失调电压可以利用检测范围SET的数值检测出。
图8示出VOFF存在于设定范围外的情况。可以将VOFF表示为数字信号DOFF。因此，失调电压DOFF可以在最大值2SET至最小值-2SET的范围内检测。此时，直到图7中设定的SET的次数为止进行检索，在检测不出DOFF的情况下，如果DDAC的值在正方向就可以将DOFF表示为溢出(overflow，DOF)，如果在DDAC的值在负方向就可以将DOFF表示为下溢(underflow，DUF)。根据条件，可以将检测范围对应于D/A转换电路10的最大值(最高有效位(MSB：mostsignificant bit))或者最小值。
图8的流程图示出在检测范围内进行检测的方法。为了检测图4B的半导体装置100的D/A转换电路10及放大电路20的不均匀所引起的VOFF，选择MODE2的条件，将放大电路20用作比较器电路。
图8的START示出将图4B的控制信号TM设定为High而选择MODE2时的处理。在MODE2的期间，第一开关31及第四开关34处于非导通状态，第二开关32及第三开关33处于导通状态。被供应到第一输入端子40的参考电压VREF经过第二开关32供应到反相输入端子。
在第1步骤ST3200，将循环计数器的变数n初始化为1。将表示极性的变数pol初始化为意味着正极性的1。将用来暂时存储运算结果的变数tmp初始化为1。
在第2步骤ST3201，以使D/A转换电路10对用作比较器电路的放大电路20的非反相输入端子与反相输入端子供应相同的电压的方式对D/A转换电路10供应DDAC。
在第3步骤ST3202，对供应到被用作比较器电路的放大电路20的反相输入端子的参考电压VREF与供应到非反相输入端子的VDAC的大小进行比较。将被用作比较器电路的放大电路20的比较结果经过第三开关33作为MONI输出，并且判断MONI是H还是L。
在第4步骤ST3203，根据MONI的输出结果设定极性变数pol。在步骤ST3202，在MONI＝L的情况下，由于VOFF比VREF低，因此将pol设定为-1，进行负失调检测工作。而在MONI＝H的情况下，由于VOFF比VREF高，因此进行正失调检测处理。
对正失调处理进行说明。在步骤ST3202，在MONI＝H的情况下，VOFF为正值。
在第5步骤ST3204，设定DDAC的下一个比较条件。用算式(9)计算所设定的DDAC的数字信号。
VDAC＝VREF+(pol×2SET) (9)
在第6步骤ST3205，在pol＝1的情况下，进入进行正失调处理的ST3206。
在第7A步骤ST3206，在比较器电路的输出MONI＝H的情况下，进入步骤ST3207。而在MONI＝L的情况下，进入步骤ST3217a。
在第8A步骤ST3207，在使DDAC向负方向减值之后，进入步骤ST3208。在第8B步骤ST3217a，在使DDAC向正方向增值之后，进入步骤ST3208a。
在第6步骤ST3205，在pol＝-1的情况下，进入进行负失调处理的ST3216。
在第7B步骤ST3216，在比较器电路的输出MONI＝H的情况下，进入ST3207。而在MONI＝L的情况下，进入步骤ST3217b。
在第8C步骤ST3217b，使DDAC向正方向增值之后，进入步骤ST3208b。
在第九步骤ST3208、步骤ST3208a及步骤ST3208b，判断循环计数器的变数n是否等于检测范围SET。在步骤ST3208，在SET＝n的情况下，进入步骤ST3220。在步骤ST3208a，在SET＝n的情况下，进入步骤ST3221。在步骤ST3208b，在SET＝n的情况下，进入步骤ST3222。在步骤ST3208、步骤ST3208a及步骤ST3208b，在SET＞n的情况下，在ST3209使循环计数器的变数n增值，进入ST3204。
在第10A步骤ST3220，用算式(4)算出VOFF的检测结果。
在第10B步骤ST3221，在正方向上检测不出VOFF，因此结果是溢出的，将DOFF设定为DOF。DOF可以使用特定的输出码表示，也可以输出其他的报警信号。
在第10C步骤ST3222，在负方向上检测不出VOFF，因此结果是下溢的，将DOFF设定为DUF。DUF可以使用特定的输出码表示，也可以输出其他的报警信号。
在检测范围SET内可以检测DOFF，但是如果在检测范围SET内检测不出DOFF，在DDAC的值在正方向时作为DOFF输出溢出(DOF)，而在DDAC的值在负方向时作为DOFF输出下溢(DUF)。
本实施方式所示的结构、方法可以与其他实施方式所示的结构、方法适当地组合而使用。
实施方式3
在本实施方式中，参照图9A和图9B对控制不均匀的显示装置50进行说明。在实施方式1中说明半导体装置101将数字信号转换为模拟信号且利用放大电路将其转换为阻抗低的信号。
示出将在实施方式1及实施方式2中检测出的VOFF应用于输出到源极驱动器的数据的方法。图9A的显示装置50包括：包括图3所示的12位的D/A转换电路的源极驱动器51；运算电路52；帧存储器53；存储检测出的DOFF的存储器54；显示器55。
源极驱动器51包括移位寄存器电路56、数据锁存电路57、锁存电路58及半导体装置101。
例如，DOFF存储器具有8位的数据宽度。运算电路52利用加法电路或者减法电路对两个存储值进行运算。在此，示出使用运算电路的例子，但是当利用程序进行运算处理时也可以获得相同的结果。
失调电压VOFF作为数字信号DOFF存储在存储器54中。运算电路52对帧存储器53的数据及存储器54的数据进行运算，将经过失调校正的数据输出到源极驱动器51，在显示器55上进行显示。通过对帧存储器53的数字信号利用DOFF进行运算，可以将源极驱动器51所包括的图3的D/A转换电路10及放大电路20的VOFF校正为准确的灰度电压。
图9B示出图9A所示的电路的运算处理方法的一个例子。D/A转换电路10所输出的模拟信号的最大输出电压为VREFH，最小输出电压为VREFL。在利用VOFF对数字信号DDAC进行校正的情况下，输出范围的最大设定值为Clip_Level_H，最小设定值为Clip_Level_L。在用VOFF校正过的输出范围不能超过VREFH至VREFL的电压输出范围。输出电压被限定在最大值Clip_Level_H及最小值Clip_Level_L。
在VOFF＞0的情况下，DAC的输出被校正为正方向，可以由算式(10)及算式(11)表示。
DACClip_L＝DOFF (10)
DACClip_H＝Clip_Level_H (11)
在VOFF＜0的情况下，DAC的输出被校正为负方向，可以由算式(12)及算式(13)表示。
DACClip_L＝Clip_Level_L (12)
DACClip_H＝Clip_Level_H-DOFF (13)
通过图9A所示的电路的运算处理方法对DOFF的影响进行校正，可以将正确的数字信号供应到源极驱动器51。
本实施方式所示的结构、方法可以与其他实施方式所示的结构、方法适当地组合而使用。
实施方式4
在本实施方式中，参照图10A和图10B对控制不均匀的半导体装置103进行说明。
示出图10A与图4B的不同点。第五开关35的一个端子与第四开关34及第一输出端子41连接。第五开关35的另一个端子与第二输入端子43连接。下面，在没有特别说明的情况下，开关35为n沟道晶体管。
表2示出MODE3。
[表2]
Figure BDA0001239032640000261
Figure BDA0001239032640000271
在半导体装置103的控制信号TM为High期间，MODE3被选择。放大电路20被用作比较器电路。在MODE3的期间，通过将控制信号TM设定为High，来使第一开关31及第四开关34处于非导通状态且使第二开关32、第三开关33及第五开关35处于导通状态。
第二输入端子43被供应任意的电压值(Vdata)。第五开关35在控制信号TM为High时导通，供应到第二输入端子43的Vdata通过第五开关35被输出到第一输出端子41。
图10B示出在驱动面板时检测VOFF的方法的一个例子。有一个在1秒钟以60帧进行驱动的显示装置。在对第n帧的数据进行处理期间，将控制信号TM设定为High，由此进入MODE3的连接状态。在第n帧处理期间检测VOFF，更新VOFF存储器的数据。在检测VOFF时，供应到第二输入端子43的Vdata通过第五开关35被输出到第一输出端子41作为输出信号VO。
在显示装置中，输出输出信号VO的端子与信号线连接，被供应显示数据Vdata。例如，在被供应数据范围的最小电压值的情况下，如果是有机EL(Electroluminescence)显示器，相当于黑色显示帧被插在显示帧之间，由此可以获得对比度的提高等的效果。如果是液晶显示器，可以通过根据液晶的种类作为Vdata施加适当的电压值，可以获得与黑色显示数据帧的插入相同的效果。
通过在对导致显示品质劣化的不均匀进行校正期间插入黑色显示帧，可以提高显示品质。因此，可以获得不均匀的影响少的高品质图像。
本实施方式所示的结构、方法可以与其他实施方式所示的结构、方法适当地组合而使用。
实施方式5
在本实施方式中，对包括半导体装置100、半导体装置101、半导体装置102或半导体装置103的显示面板进行说明。
图11的电路区块图所示的显示面板包括信号线驱动电路400、扫描线驱动电路401及像素部402。另外，示出在像素部402中被配置为矩阵状的多个像素403。注意，有时将像素部402称为显示部。
信号线驱动电路400具有对多个信号线SL输出被转换为模拟信号的图像信号的功能。
构成信号线驱动电路400的电路可以使用IC形成，也可以使用与像素部402的像素403所包括的晶体管相同的晶体管形成。另外，也可以设置多个信号线驱动电路400且利用多个信号线驱动电路400分开地控制多个信号线SL。
扫描线驱动电路401具有将扫描信号输出到多个扫描线GL的功能。扫描线驱动电路401例如包括移位寄存器和缓冲器等。扫描线驱动电路401被输入栅极起始脉冲和栅极时钟等且输出脉冲信号。
构成扫描线驱动电路401的电路可以使用IC形成，也可以使用与像素部402的像素403所包括的晶体管相同的晶体管形成。另外，也可以设置多个扫描线驱动电路401且利用多个扫描线驱动电路401分开地控制多个扫描线GL。
在像素部402中，多个扫描线GL及多个信号线SL正交地设置。在扫描线GL与信号线SL的交叉部设置有像素403。另外，在进行彩色显示的情况下，在像素部402中，依次设置对应于红色、绿色及蓝色(RGB)的各颜色的像素403。另外，作为RGB的像素的排列，可以适当地使用条状排列、马赛克状排列、三角状排列等。此外，不局限于RGB，也可以采用追加白色或黄色等其他颜色进行彩色显示的结构。
接着，参照图12对信号线驱动电路400进行详细说明。图12所示的电路区块图示出能够对N位的图像信号进行处理的信号线驱动电路400的结构实例。
信号线驱动电路400包括端子450、端子451、端子452、LVDS接收器418(LVDS：低电压差分信号)、逻辑电路419、移位寄存器411、锁存电路412、电平转移器413、D/A转换电路414、放大电路415。
端子450为转换为模拟信号的图像信号用输出端子，与信号线SL电连接。端子451、452为差分信号用输入端子。例如，对端子452〈1〉输入将端子451〈1〉的输入信号的逻辑反转的信号。例如，图像信号DP[1]至DP[N]分别被输入到端子451〈1〉至451〈N〉，图像信号DN[1]至DN[N]分别被输入到端子452〈1〉至452〈N〉。
端子451、452被用于图像信号DP[1：N]、DN[1：N]的输入，还被用于指令信号的输入。信号线驱动电路400除了端子450至452以外，还设置有电源电压的输入端子、各种信号的输入端子、各种信号的输出端子等。
LVDS接收器418具有将被输入的差分信号转换为单端信号的功能。LVDS接收器418将图像信号DP[1：N]、DN[1：N]转换为单端图像信号DSE。
逻辑电路419具有根据从外部输入的指令信号等控制信号线驱动电路400所包括的电路的功能。具体而言，逻辑电路419生成信号SSP、SCLK、LTS等。信号SSP、SCLK为移位寄存器411的控制信号。信号LTS为锁存电路412的控制信号。
逻辑电路419具有将串行方式的图像信号DSE转换为并行方式的图像信号DOUT的功能(串行-并行转换功能)。
移位寄存器411包括多个级的触发器(FF)电路。通过对第1级的FF电路输入信号SSP(起始脉冲信号)，使各级的FF电路以指定的时序输出采样信号。各级的FF电路输出采样信号的时序被信号SCLK(时钟信号)控制。
锁存电路412根据上述采样信号对图像信号DOUT进行采样并储存。储存在锁存电路412中的图像信号的输出时序被信号LTS控制。
电平转移器413具有对从锁存电路412输出的图像信号进行升压并输出的功能。
D/A转换电路414具有上述实施方式1的半导体装置100的结构。通过采用该结构，可以实现电路面积的小面积化及显示品质的提高。
放大电路415具有将从D/A转换电路414输出的图像信号(模拟信号)放大且输出到信号线SL的功能。注意，有时将放大电路415称为输出电路。
接着，对像素403的电路结构实例进行说明。
图13A示出可用于包括发光元件的面板的像素403的一个例子。图13B为示出图13A所示的像素403的工作实例的时序图。
像素403与扫描线GL、信号线SL、布线ML、布线CTL及布线ANL电连接。另外，像素403包括晶体管420至422、电容器423及发光元件426。
发光元件426包括一对端子(阳极及阴极)。作为发光元件426可以使用能够通过电流或电压控制亮度的元件。可以将利用电致发光的发光元件(EL元件)用于发光元件426。EL元件在一对电极之间包括包含发光性化合物的层(EL层)。通过在一对电极之间产生大于EL元件的阈值电压的电位差，空穴及电子分别从阳极一侧及阴极一侧注入到EL层。被注入的电子和空穴在EL层中重新结合，由此，包含在EL层中的发光物质发光。EL元件根据发光材料是有机化合物还是无机化合物被区别，通常前者被称为有机EL(OLED：Organic LightEmitting Diode)元件，而后者被称为无机EL元件。
在图13A中，晶体管420至422为n型晶体管，但是这些晶体管的一部分或全部也可以为p型晶体管。另外，晶体管420至422包括与栅极电连接的背栅极。通过采用这种装置结构，可以提高晶体管420至422的电流驱动能力。晶体管420至422的一部分或全部也可以不包括背栅极。
晶体管420为连接晶体管421的栅极(节点424)与信号线SL之间的传输晶体管。晶体管422为连接布线ML与发光元件426的阳极(节点425)之间的传输晶体管。晶体管421为驱动晶体管，被用作供应到发光元件426的电流源。发光元件426的亮度由晶体管421的漏极电流的值调节。电容元件423为保持节点425与节点424之间的电压的存储电容器。
如果晶体管421的驱动能力不均匀，每个像素403中的发光元件426的亮度就会变得不均匀，导致显示品质下降。图13A所示的像素403具有通过监视晶体管421的漏极电流，来校正发光元件426的亮度不均匀的功能。
图13B示出图13A所示的扫描线GL的电位及供应到信号线SL的图像信号的时序图。图13B所示的时序图示出像素403所包含的晶体管都是n沟道晶体管的情况。
期间P1为写入工作期间，发光元件426不发光。高电平电位被施加到扫描线GL，而使晶体管420及晶体管422导通。作为图像信号的电位Vdata被施加到信号线SL。电位Vdata通过晶体管420施加到节点424。
在晶体管421为n沟道晶体管的情况下，在期间P1，布线ML的电位优选低于对布线CTL的电位加上发光元件426的阈值电压Vthe的电位。通过采用上述结构，可以使晶体管421的漏极电流优先地流过布线ML，而不是发光元件426。
期间P2为发光期间，发光元件426发光。低电平电位被施加到扫描线GL，而使晶体管420及晶体管422关闭。当晶体管420关闭时，节点424保持电位Vdata。另外，电位Vano被施加到布线ANL，电位Vcat被施加到布线CTL。电位Vano优选高于对电位Vcat加上发光元件426的阈值电压Vthe的电位。由于布线ANL与布线CTL之间发生上述电位差，因此晶体管421的漏极电流被供应到发光元件426，而使发光元件426发光。
期间P3为取得晶体管421的漏极电流的监视期间。高电平电位被施加到扫描线GL，而使晶体管420及晶体管422导通。使晶体管421的栅极电压大于阈值电压Vth的电位被施加到信号线SL。布线ML的电位优选低于对布线CTL的电位加上发光元件426的阈值电压Vthe的电位。通过采用上述结构，可以使晶体管421的漏极电流优先地流过布线ML，而不是发光元件426。
在期间P3中从像素403输出到布线ML的电流IMON相当于在发光期间流过晶体管421的漏极电流。电流IMON被供应到监视电路。监视电路对电流IMON进行分析，根据分析结果生成校正信号。通过上述工作，像素403可以对亮度不均匀进行校正。
无须在发光工作后进行上述监视工作。例如，在像素403中，可以在反复进行数据写入工作和发光工作的循环后进行监视工作。另外，在进行监视工作后，也可以通过将对应于最小灰度值[0]的数据信号写入像素403来使发光元件426成为非发光状态。
图13A所示的像素403可以与多个扫描线连接。图14A示出此时的电路图。在图14A所示的像素403中，晶体管420的栅极与扫描线GL1电连接，晶体管422的栅极与扫描线GL2电连接。如此，通过独立地控制晶体管420及晶体管422的开闭，可以更自由地控制监视工作的时序。
在图13A所示的像素403中，晶体管420至422也可以没有设置背栅极。图14B示出此时的电路图。通过采用图14B所示的结构，可以使像素403的制造工序变得容易。
图15A示出可用于包括液晶元件的面板的像素电路的一个例子。图15A所示的像素403包括晶体管431、电容器433、可被用作显示元件的液晶元件434。
晶体管431的栅极与扫描线GL电连接，晶体管431的第一端子与信号线SL电连接，晶体管431的第二端子与电容器433的第一端子及液晶元件434的第一端子电连接。注意，将晶体管431的第二端子、电容器433的第一端子及液晶元件434的第一端子的节点称为节点432。晶体管431具有控制将数据信号写入节点432的功能。图15B的晶体管431的栅极与晶体管431的背栅极电连接。在本说明书中，有时将第一栅极简单地称为“栅极”，将第二栅极简单地称为“背栅极”。晶体管431的栅极与背栅极优选包括夹着沟道形成区彼此重叠的区域。晶体管431可以具有由栅电极(第一栅电极)及背栅电极(第二栅电极)的电场电围绕沟道形成区的晶体管的装置结构。将这种装置结构称为surrounded channel(s-channel)结构。
电容器433的第二端子与被供应特定电位的布线(下面，称为电容线CL)电连接。电容线CL的电位值根据像素403的规格适当地设定。电容器433被用作保持写入到节点432的数据的存储电容器。
液晶元件434的第二端子的电位根据像素403的规格适当地设定。液晶元件434所包含的液晶的取向状态取决于写入到节点432的数据信号。另外，也可以对多个像素403的每一个所包含的液晶元件434的第二端子供应共同电位(公共电位)。
作为液晶元件434的模式，例如可以使用下列模式：TN模式；STN模式；VA模式；ASM(Axially Symmetric Aligned Micro-cell：轴对称排列微单元)模式；OCB(OpticallyCompensated Birefringence：光学补偿双折射)模式；FLC(Ferroelectric LiquidCrystal：铁电液晶)模式；AFLC(AntiFerroelectric Liquid Crystal：反铁电液晶)模式；MVA模式；PVA(Patterned Vertical Alignment：垂直取向构型)模式；IPS模式；FFS模式；或者TBA(Transverse Bend Alignment：横向弯曲取向)模式等。另外，作为其他例子，还有ECB(Electrically Controlled Birefringence：电控双折射)模式、PDLC(Polymer DispersedLiquid Crystal：聚合物分散液晶)模式、PNLC(Polymer Network Liquid Crystal：聚合物网络液晶)模式、宾主模式等。注意，并不限定于此，可以使用各种模式。
在此，对包括图15A的像素403的显示面板的工作实例进行说明。首先，由扫描线驱动电路401依次选择各行的像素403，从而使晶体管431成为导通状态来将数据信号写入到节点432。
下面，使晶体管431成为关闭状态来保持写入到节点432的数据信号。液晶元件434的透过光量取决于写入到节点432的数据信号。通过按行依次进行上述步骤，可以在显示区域上显示图像。
实施方式6
在本实施方式中，参照图16A至图20B对上述实施方式所示的显示面板的更具体的结构实例进行说明。在本实施方式中，作为显示面板的一个例子，对使用液晶元件的显示面板及使用发光元件的显示面板进行说明。
图16A至图16C为示出显示面板的结构实例的俯视图。
在图16A中，以围绕设置在第一衬底4001上的像素部402的方式设置密封剂4005，并且，使用第二衬底4006进行密封。在图16A中，在第一衬底4001上的与由密封剂4005围绕的区域不同的区域中设置有使用单晶半导体或多晶半导体膜形成在另行准备的衬底上的信号线驱动电路400、扫描线驱动电路401。此外，供应到另行形成的信号线驱动电路400、扫描线驱动电路401或者像素部402的各种信号及电位从FPC(Flexible printed circuit，柔性印刷电路)4018a、FPC4018b供应。
在图16B和图16C中，以围绕设置在第一衬底4001上的像素部402和扫描线驱动电路401的方式设置有密封剂4005。此外，在像素部402和扫描线驱动电路401上设置有第二衬底4006。因此，像素部402及扫描线驱动电路401与显示元件一起由第一衬底4001、密封剂4005以及第二衬底4006密封。在图16B和图16C中，在第一衬底4001上的与由密封剂4005围绕的区域不同的区域中设置有使用单晶半导体或多晶半导体形成在另行准备的衬底上的信号线驱动电路400。在图16B和图16C中，供应到信号线驱动电路400、扫描线驱动电路401或者像素部402的各种信号及电位从FPC4018供应。
虽然在图16B和图16C中示出作为信号线驱动电路400将利用IC等以与像素部402不同的工序形成的电路设置在第一衬底4001上的例子，但是不局限于该结构。可以利用IC等形成扫描线驱动电路401，又可以利用IC等形成信号线驱动电路400的一部分或者扫描线驱动电路401的一部分。
另外，对利用IC等形成的驱动电路的连接方法没有特别的限制，而可以采用引线键合方法、COG(Chip On Glass，玻璃覆晶封装)方法、TCP(Tape Carrier Package：带载封装)、COF(Chip On Film：覆晶薄膜封装)等。图16A是通过COG方法设置信号线驱动电路400、扫描线驱动电路401的例子，图16B是通过COG方法设置信号线驱动电路400的例子，而图16C是通过TCP方法设置信号线驱动电路400的例子。
在利用IC形成信号线驱动电路400的情况下，IC的个数不局限于1，也可以由多个IC构成信号线驱动电路400。同样地，在利用IC形成扫描线驱动电路401的情况下，IC的个数不局限于1，也可以由多个IC构成扫描线驱动电路401。例如，在图17A中，信号线驱动电路400由六个IC构成。通过由多个IC构成信号线驱动电路，可以对应像素部402的高清晰化。
也可以将扫描线驱动电路401设置在像素部402的左右两端。图17B示出将扫描线驱动电路401a及扫描线驱动电路401b设置在像素部402的両端的结构实例。
也可以将信号线驱动电路400设置在像素部402的上下両端。图17C为将信号线驱动电路400a及信号线驱动电路400b设置在像素部402的上下両端的结构实例。各信号线驱动电路由六个IC构成。图18A和图18B示出图16B中的N1-N2之间的截面结构。
图18A和图18B所示的显示面板包括电极4015，电极4015通过各向异性导电层4019电连接到FPC4018所包括的端子。电极4015在形成在绝缘层4110、绝缘层4111及绝缘层4112中的开口中与布线4014电连接。电极4015与第一电极层4030使用同一导电层形成。
设置在第一衬底4001上的像素部402和扫描线驱动电路401包括多个晶体管。在图18A和图18B中例示像素部402所包括的晶体管4010和扫描线驱动电路401所包括的晶体管4011。在图18A中，在晶体管4010及晶体管4011上设置有绝缘层4112，并且在图18B中，在绝缘层4112上还设置有分隔壁4510。
晶体管4010及晶体管4011设置在绝缘层4102上。晶体管4010及晶体管4011包括形成在绝缘层4102上的电极517，电极517上形成有绝缘层4103。绝缘层4103上形成有半导体层512。半导体层512上形成有电极510及电极511，电极510及电极511上形成有绝缘层4110及绝缘层4111，绝缘层4110及绝缘层4111上形成有电极516。电极510及电极511与布线4014使用同一导电层形成。
在晶体管4010及晶体管4011中，电极517被用作栅电极，电极510被用作源电极和漏电极中的一个，电极511被用作源电极和漏电极中的另一个，电极516被用作背栅电极。
当晶体管4010及晶体管4011具有底栅极结构且包括背栅极时，可以增大通态电流。另外，可以控制晶体管的阈值。
在晶体管4010及晶体管4011中，半导体层512被用作沟道形成区。半导体层512可以使用结晶硅、多晶硅、非晶硅、氧化物半导体、有机半导体等。另外，根据需要可以将杂质引入半导体层512以提高半导体层512的导电率或者控制晶体管的阈值。
在作为半导体层512使用氧化物半导体的情况下，半导体层512优选包含铟(In)。在半导体层512为包含铟的氧化物半导体的情况下，半导体层512的载流子迁移率(电子迁移率)得到提高。此外，半导体层512优选为包含元素M的氧化物半导体。元素M优选是铝(Al)、镓(Ga)、钇(Y)或锡(Sn)等。作为可用作元素M的其他元素，有硼(B)、硅(Si)、钛(Ti)、铁(Fe)、镍(Ni)、锗(Ge)、锆(Zr)、钼(Mo)、镧(La)、铈(Ce)、钕(Nd)、铪(Hf)、钽(Ta)、钨(W)等。注意，作为元素M，有时也可以组合多个上述元素。元素M例如是与氧的键能高的元素。元素M例如是与氧的键能高于铟的元素。此外，半导体层512优选为包含锌(Zn)的氧化物半导体。包含锌的氧化物半导体有时容易晶化。
注意，半导体层512不局限于包含铟的氧化物半导体。半导体层512例如也可以是锌锡氧化物或镓锡氧化物等不包含铟但包含锌、镓或锡的氧化物半导体等。
另外，图18A及图18B所示的显示面板包括电容器4020。电容器4020包括电极511与电极4021隔着绝缘层4103彼此重叠的区域。电极4021与电极517使用同一导电层形成。
图18A示出作为显示元件采用液晶元件的液晶显示面板的一个例子。在图18A中，作为显示元件的液晶元件4013包括第一电极层4030、第二电极层4031以及液晶层4008。注意，以夹持液晶层4008的方式设置有用作取向膜的绝缘层4032、绝缘层4033。第二电极层4031设置在第二衬底4006一侧，第一电极层4030与第二电极层4031隔着液晶层4008重叠。
此外，间隔物4035是通过对绝缘层选择性地进行蚀刻而得到的柱状间隔物，并且它是为控制第一电极层4030和第二电极层4031之间的间隔(单元间隙)而设置的。注意，还可以使用球状间隔物。
当作为显示元件使用液晶元件时，可以使用热致液晶、低分子液晶、高分子液晶、高分子分散型液晶、铁电液晶、反铁电液晶等。这些液晶材料根据条件呈现出胆甾相、近晶相、立方相、手向列相、各向同性相等。
另外，也可以采用不使用取向膜的呈现蓝相(Blue Phase)的液晶。蓝相是液晶相的一种，是指当使胆甾型液晶的温度上升时在即将从胆甾相转变到各向同性相之前出现的相。由于蓝相只出现在较窄的温度范围内，所以为了改善温度范围而将混合有5wt.％以上的手性试剂的液晶组成物用于液晶层。由于包括呈现蓝相的液晶和手性试剂的液晶组成物的响应速度短，即为1msec以下，并且它具有光学各向同性，所以不需要取向处理，并且视角依赖性低。另外，因不需要设置取向膜而不需要摩擦处理，因此可以防止由于摩擦处理而引起的静电破坏，由此可以降低制造工序中的液晶显示面板的不良和破损。因此，可以提高液晶显示面板的生产率。
此外，也可以使用将像素(pixel)分成几个区域(子像素)且使各分子倒向不同方向的被称为多畴化或多畴设计的方法。
此外，液晶材料的固有电阻为1×109Ω·cm以上，优选为1×1011Ω·cm以上，更优选为1×1012Ω·cm以上。另外，本说明书中的固有电阻的值为在20℃测量的值。
在晶体管4010使用氧化物半导体晶体管的情况下，晶体管4010可以降低关闭状态下的电流值(关态电流值)。因此，可以延长图像信号等的电信号的保持时间，并且，还可以延长供电状态下的写入间隔。因此，可以降低刷新工作的频度，所以具有抑制功耗的效果。
此外，在显示面板中，可以适当地设置黑矩阵(遮光层)、偏振构件、相位差构件、抗反射构件等的光学构件(光学衬底)等。例如，也可以使用利用偏振衬底以及相位差衬底的圆偏振。此外，作为光源，也可以使用背光、侧光等。
图18B为作为显示元件使用EL元件等发光元件的显示面板的一个例子。EL元件被分类为有机EL元件及无机EL元件。
在有机EL元件中，通过施加电压，电子从一个电极注入到EL层中，而空穴从另一个电极注入到EL层中。通过这些载流子(电子及空穴)重新结合，发光有机化合物形成激发态，当从该激发态回到基态时发光。由于这种机理，这种发光元件被称为电流激发型发光元件。EL层除了发光化合物以外也可以还包括空穴注入性高的物质、空穴传输性高的物质、空穴阻挡材料、电子传输性高的物质、电子注入性高的物质或双极性的物质(电子传输性及空穴传输性高的物质)等。EL层可以通过蒸镀法(包括真空蒸镀法)、转印法、印刷法、喷墨法、涂敷法等的方法形成。
无机EL元件根据其元件结构而分类为分散型无机EL元件和薄膜型无机EL元件。分散型无机EL元件包括发光层，其中发光材料的粒子分散在粘合剂中，并且其发光机理是利用供体能级和受主能级的供体-受主重新结合型发光。薄膜型无机EL元件是其中发光层夹在电介质层之间，并且该夹着发光层的电介质层夹在电极之间的结构，其发光机理是利用金属离子的内壳层电子跃迁的局部型发光。
图18B示出作为发光元件4513使用有机EL元件的例子。
在图18B中，发光元件4513与设置在像素部402中的晶体管4010电连接。虽然发光元件4513具有第一电极层4030、发光层4511及第二电极层4031的叠层结构，但是不局限于该结构。根据从发光元件4513取出光的方向等，可以适当地改变发光元件4513的结构。
分隔壁4510使用有机绝缘材料或无机绝缘材料形成。尤其优选使用感光树脂材料，在第一电极层4030上形成开口部，并且将该开口部的侧面形成为具有连续曲率的倾斜面。
发光层4511可以使用一个层构成，也可以使用多个层的叠层构成。
为了防止氧、氢、水分、二氧化碳等侵入发光元件4513，也可以在第二电极层4031及分隔壁4510上形成保护层。作为保护层，可以形成氮化硅膜、氮氧化硅膜、氧化铝膜、氮化铝膜、氧氮化铝膜、氮氧化铝膜、DLC(Diamond Like Carbon)膜等。此外，在由第一衬底4001、第二衬底4006以及密封剂4005密封的空间中设置有填充剂4514并被密封。如此，为了不暴露于外部气体，优选使用气密性高且脱气少的保护薄膜(粘合薄膜、紫外线固化树脂薄膜等)、覆盖材料进行封装(封入)。
作为填充剂4514，除了氮或氩等惰性气体以外，也可以使用紫外线固化树脂或热固化树脂，例如可以使用PVC(聚氯乙烯)、丙烯酸树脂、聚酰亚胺、环氧树脂、硅酮树脂、PVB(聚乙烯醇缩丁醛)或EVA(乙烯-醋酸乙烯酯)等。填充剂4514也可以包含干燥剂。
作为密封剂4005，可以使用玻璃粉等玻璃材料或者两液混合型树脂等在常温下固化的固化树脂、光固化树脂、热固化树脂等树脂材料。密封剂4005也可以包含干燥剂。
另外，根据需要，也可以在发光元件的光射出面上适当地设置诸如偏振片或者圆偏振片(包括椭圆偏振片)、相位差板(λ/4板，λ/2板)、滤色片等的光学薄膜。此外，也可以在偏振片或者圆偏振片上设置抗反射膜。例如，可以进行抗眩光处理，该处理是通过利用表面的凹凸扩散反射光来降低反射眩光的处理。
通过使发光元件具有微腔结构，能够提取色纯度高的光。另外，通过组合微腔结构和滤色片，可以防止反射眩光，而可以提高图像的可见度。
作为第一电极层4030及第二电极层4031，可以使用包含氧化钨的氧化铟、包含氧化钨的铟锌氧化物、包含氧化钛的氧化铟、铟锡氧化物、包含氧化钛的铟锡氧化物、铟锌氧化物、添加有氧化硅的铟锡氧化物等具有透光性的导电材料。
此外，第一电极层4030及第二电极层4031可以使用钨(W)、钼(Mo)、锆(Zr)、铪(Hf)、钒(V)、铌(Nb)、钽(Ta)、铬(Cr)、钴(Co)、镍(Ni)、钛(Ti)、铂(Pt)、铝(Al)、铜(Cu)、银(Ag)等金属、其合金和其氮化物中的一种以上形成。
此外，第一电极层4030及第二电极层4031可以使用包含导电高分子(也称为导电聚合体)的导电组成物形成。作为导电高分子，可以使用所谓的π电子共轭导电高分子。例如，可以举出聚苯胺或其衍生物、聚吡咯或其衍生物、聚噻吩或其衍生物、或者由苯胺、吡咯及噻吩中的两种以上构成的共聚物或其衍生物等。
为了将光从发光元件4513提取到外部，使第一电极层4030和第二电极层4031中的至少一个为透明。显示面板根据光提取方法被分为顶面发射(顶部发射)结构、底面发射(底部发射)结构及双面发射结构。顶面发射结构为从与形成有晶体管及发光元件的衬底相相反一侧的面(顶面)提取光的结构。底面发射结构为从形成有晶体管及发光元件的衬底一侧的面(底面)提取光的结构。双面发射结构为从顶面及底面的双方提取光的结构。例如，在顶面发射结构中，第二电极层4031为透明。例如，在底面发射结构中，第一电极层4030为透明。例如，在双面发射结构中，第一电极层4030及第二电极层4031为透明。
图19A为作为图18A所示的晶体管4010及4011使用顶栅型晶体管时的截面图。同样地，图19B为作为图18B所示的晶体管4010及4011使用顶栅型晶体管时的截面图。
在图19A和图19B的晶体管4010及晶体管4011中，电极517被用作栅电极，电极510被用作源电极和漏电极中的一个，电极511被用作源电极和漏电极中的另一个。
关于图19A和图19B的其他的构成要素的详细结构，可以参照图18A和图18B的记载。
图20A示出对图19A所示的晶体管4011及晶体管4010设置被用作背栅极的电极516时的截面图。同样地，图20B示出对图19B所示的晶体管4011及晶体管4010设置被用作背栅极的电极516时的截面图。
当晶体管4010及晶体管4011具有顶栅极结构且包括背栅极时，可以增大通态电流。另外，可以控制晶体管的阈值。
关于图20A和图20B的其他的构成要素的详细结构，可以参照图18A和图18B的记载。
实施方式7
接着，参照图21说明使用上述实施方式所示的显示面板的显示模块的应用实例。
在图21所示的显示模块800中，在上盖801与下盖802之间设置有连接于FPC803的触摸面板804、连接于FPC805的显示面板806、背光单元807、框架809、印刷电路板810和电池811。注意，有时没有设置背光单元807、电池811、触摸面板804等。
可以将上述实施方式所示的显示面板用于图21中的显示面板806。
上盖801和下盖802的形状或尺寸可以根据触摸面板804和显示面板806的尺寸适当地改变。
触摸面板804可以为电阻膜式触摸面板或电容式触摸面板，并且能够被形成为与显示面板806重叠。可以使显示面板806的对置衬底(密封衬底)具有触摸面板功能。或者，光传感器可以被设置于显示面板806的各像素内，以制成光学式触摸面板。或者，触摸传感器用电极被设置于显示面板806的各像素内，以制成电容式触摸面板。此时，也可以省略触摸面板804。
图22A是示出使用互电容式的触摸传感器作为触摸面板804的一个例子时的结构实例的示意图。在图22A中，作为一个例子，以X1至X6的6个布线表示被施加脉冲电压的布线CLx，并以Y1至Y6的6个布线表示检测电流变化的布线CLy。布线的数量不局限于此。图22A示出在使布线CLx与布线CLy重叠或靠近地配置时形成的电容器204。
布线CLx及布线CLy与IC200电连接。IC200包括驱动电路201及检测电路202。
驱动电路201例如是依次对X1至X6的布线施加脉冲的电路。通过对X1至X6的布线施加脉冲电压，在形成电容器204的布线CLx与布线CLy之间产生电场。由于该脉冲电压，电流流过电容器204。该产生于布线之间的电场由于手指或触屏笔等的触摸所带来的遮蔽等而变化。就是说，通过手指或触屏笔等的触摸，电容器204的电容值产生变化。如此，通过利用手指或触屏笔等的触摸等带来的电容器204的电容值变化，可以检测感测对象的靠近或接触。
检测电路202是用来检测因电容器204的电容值变化而产生的Y1至Y6的布线的电流变化的电路。在Y1至Y6的布线中，如果没有感测对象的靠近或接触，所检测的电流值则没有变化，另一方面，在由于所检测的感测对象的靠近或接触而电容值减少的情况下，检测到电流值减少的变化。另外，当检测电流时，可以检测电流量的总和。在此情况下，可以利用积分电路等检测电流。或者，可以检测电流的峰值。在此情况下，可以将电流转换为电压而检测电压值的峰值。
在图22A中，驱动电路201及检测电路202使用同一IC形成，但是，也可以将各电路形成在不同的IC。检测电路202容易受到噪声的影响而引起错误工作。另一方面，驱动电路201有可能成为噪声发生源。通过使用不同的IC形成驱动电路201及检测电路202，可以防止检测电路202的错误工作。
另外，也可以由一个IC形成驱动电路201、检测电路202及显示面板806的驱动电路。在此情况下，可以降低在显示模块的成本中IC的成本所占的比率。
在图22A中IC200配置在触摸面板804，但是IC200也可以配置在FPC803。图22B示出此时的示意图。
再次回到对图21的说明。
背光单元807包括光源808。可以采用将光源808设置于背光单元807的端部且使用光扩散板的结构。
框架809保护显示面板806，并且具有阻挡印刷电路板810的工作所产生的电磁波的电磁屏蔽的功能。框架809也可以具有散热板的功能。
印刷电路板810包括电源电路以及用来输出视频信号及时钟信号的信号处理电路。作为对电源电路供应电力的电源，既可以使用外部的商用电源，又可以使用利用另行设置的电池811的电源。注意，当使用商用电源时可以省略电池811。
此外，在显示模块800中还可以设置偏振片、相位差板、棱镜片等构件。
实施方式8
在本实施方式中，作为半导体装置的一个例子，对IC芯片、电子构件及电子设备等进行说明。
<电子构件的制造方法实例>
图23A是示出电子构件的制造方法实例的流程图。电子构件也被称为半导体封装或IC用封装等。该电子构件根据端子取出方向或端子的形状具有多个不同规格和名称。在本实施方式中，说明其一个例子。
通过组装工序(后工序)在印刷电路板上组合多个能够装卸的构件，可以形成由晶体管构成的半导体装置。后工序可以通过进行图23A所示的各工序完成。具体而言，在由前工序得到的元件衬底完成(步骤ST71)之后，对衬底背面进行研磨。通过在此阶段使衬底薄膜化，减少在前工序中产生的衬底的翘曲等，而实现构件的小型化。接着，进行将衬底分成多个芯片的“切割(dicing)工序”(步骤ST72)。
图23B是进行切割工序之前的半导体晶片7100的俯视图。图23C是图23B的部分放大图。半导体晶片7100设置有多个电路区域7102。电路区域7102设置有本发明的实施方式的半导体装置(例如，存储装置、摄像装置、MCU等)。
多个电路区域7102的每一个都被分离区域7104围绕。分离线(也称为“切割线”)7106位于与分离区域7104重叠的位置上。在步骤ST72中，通过沿着分离线7106切割半导体晶片7100，从半导体晶片7100切割出包括电路区域7102的芯片7110。图23D示出芯片7110的放大图。
另外，也可以在分离区域7104中设置导电层或半导体层。通过在分离区域7104中设置导电层或半导体层，可以缓和可能在切割工序中产生的ESD，而防止起因于切割工序的成品率下降。另外，一般来说，为了冷却衬底、去除刨花、防止带电等，一边将溶解有碳酸气体等以降低其电阻率的纯水供应给切削部一边进行切割工序。通过在分离区域7104中设置导电层或半导体层，可以减少该纯水的使用量。因此，可以降低半导体装置的生产成本。另外，可以提高半导体装置的生产率。
在进行步骤ST72之后，拾取分离后的芯片并将其安装且接合于引线框架上，即进行芯片接合(die bonding)工序(步骤ST73)。芯片接合工序中的芯片与引线框架的接合方法根据产品选择合适的方法即可。例如，可以使用树脂或胶带进行接合。芯片接合工序中的芯片与引线框架的接合可以通过在插入物(interposer)上安装芯片来进行。在引线键合(wire bonding)工序中，将引线框架的引线与芯片上的电极通过金属细线(wire)电连接(步骤ST74)。作为金属细线可以使用银线或金线。引线键合可以使用球键合(ballbonding)或楔键合(wedge bonding)。
实施由环氧树脂等密封进行了引线键合的芯片的模塑(molding)工序(步骤ST75)。通过进行模塑工序，使电子构件的内部被树脂填充，可以减轻机械外力所导致的对内置的电路部及金属细线的损伤，还可以降低因水分或灰尘所导致的特性劣化。接着，对引线框架的引线进行电镀处理。并且，对引线进行切断及成型加工(步骤ST76)。通过该电镀处理可以防止引线生锈，而在之后将引线安装于印刷电路板时，可以更加确实地进行焊接。接着，对封装表面实施印字处理(marking)(步骤ST77)。然后，通过检验工序(步骤ST78)完成电子构件(步骤ST79)。通过组装上述实施方式的半导体装置，可以提供功耗低的小型电子构件。
图23E示出完成的电子构件的立体示意图。在图23E中，作为电子构件的一个例子，示出QFP(Quad Flat Package：四侧引脚扁平封装)的立体示意图。如图23E所示，电子构件7000包括引线7001及芯片7110。
电子构件7000例如安装于印刷电路板7002。通过组合多个这样的电子构件7000并使其在印刷电路板7002上彼此电连接，可以将电子构件7000安装于电子设备。完成的电路板7004设置于电子设备等的内部。通过安装电子构件7000，可以减少电子设备的功耗。或者，容易实现电子设备的小型化。
电子构件7000能够用作如下各种领域的电子设备的电子构件(IC芯片)：数字信号处理、软件无线电(software-defined radio systems)、航空电子(如通信设备、导航系统、自动驾驶系统(autopilot systems)、飞行管理系统等与航空有关的电子设备)、ASIC原型(ASIC prototyping)、医学图像处理、语音识别、加密、生物信息学(bioinformatics)、机械装置的模拟器及射电天文学中的射电望远镜等。作为这种电子设备，可以举出拍摄装置(视频摄像机、数码相机等)、显示装置、个人计算机(PC)、移动电话、包括便携式的游戏机、便携式信息终端(智能手机或平板信息终端等)、电子书阅读器终端、可穿戴信息终端(时钟式、头戴式、护目镜型、眼镜型、袖章型、手镯型、项链型等)、导航系统、音频再现装置(汽车音响系统、数字音频播放器等)、复印机、传真机、打印机、多功能打印机、自动柜员机(ATM)、自动售货机以及家庭用电器产品等。
下面，参照图24A至图25E示出电子设备的结构例子。优选将包括触摸传感器的触摸屏装置用于图24A等的电子设备的显示部。通过使用触摸屏装置，该显示部可以被用作电子设备的输入部。
图24A所示的信息终端2010除了组装在外壳2011中的显示部2012以外还包括操作按钮2013、外部连接端口2014、扬声器2015、麦克风2016。在此，显示部2012的显示区域是弯曲的。信息终端2010是用电池驱动的便携式信息终端，可以被用作平板信息终端或智能手机。信息终端2010具有电话、电子邮件、笔记本、上网、音乐播放等功能。通过用手指等触摸显示部2012可以输入信息。通过用手指等触摸显示部2012，可以进行打电话、输入文字、显示部2012的屏面切换工作等各种操作。还可以通过从麦克风2016输入声音，进行信息终端2010的操作。通过操作操作按钮2013，可以进行电源的开启/关闭工作、显示部2012的屏面切换工作等各种操作。
图24B示出手表型信息终端的一个例子。信息终端2030包括外壳2031、显示部2032、表冠2033、表带2034及检测部2035。通过旋转表冠2033，可以操作信息终端2030。通过用手指触摸显示部2032可以操作信息终端2030。
检测部2035例如具有取得使用环境的信息或生物数据的功能。在检测部2035中，也可以设置麦克风、摄像元件、加速度传感器、方位传感器、压力传感器、温度传感器、湿度传感器、照度传感器、定位传感器(例如，GPS(全球定位系统))等。
可以将同标准的无线通讯装置组装到信息终端2010及信息终端2030中，以无线信号2020进行双向通讯。例如，当信息终端2010接收电子邮件、接电话等时，在信息终端2030的显示部2032上显示通知来电的信息。
图24C示出眼镜型信息终端的例子。信息终端2040包括穿戴部2041、外壳2042、电缆2045、电池2046以及显示部2047。电池2046被容纳在穿戴部2041中。显示部2047被设置在外壳2042中。在外壳2042内设置有处理器、无线通讯装置、存储装置以及各种电子构件。将电力从电池2046通过电缆2045供应到外壳2042内的显示部2047及电子构件。由显示部2047显示通过无线方式接收的图像等各种信息。
使用无线信号进行通信的信息终端等可以具有利用用于通信的天线利用电磁耦合方式、电磁感应方式和电波方式中的任一个生成能量的功能。
另外，也可以在外壳2042中设置摄像头。通过使用摄像头检测出使用者的眼球及眼睑的动作，可以操作信息终端2040。
可以在穿戴部2041中设置有温度传感器、压力传感器、加速度传感器、生物传感器等各种传感器。例如，由生物传感器获取使用者的生物信息并将该信息储存在外壳2042内的存储装置中。例如，通过使用无线信号2021，能够在信息终端2010与2040之间进行双向通讯。信息终端2040将所储存的生物信息发送到信息终端2010。信息终端2010根据所接收的生物信息计算出使用者的疲劳度、活动量等。
图25A所示的笔记本型PC(个人计算机)2050包括外壳2051、显示部2052、键盘2053、指向装置2054。通过显示部2052的触摸操作，可以操作笔记本型PC2050。
图25B所示的摄像机2070包括外壳2071、显示部2072、外壳2073、操作键2074、透镜2075、连接部2076。显示部2072设置在外壳2071中，操作键2074及透镜2075设置在外壳2073中。而且，外壳2071和外壳2073由连接部2076连接，由连接部2076可以改变外壳2071和外壳2073之间的角度。可以采用根据连接部2076处的外壳2071和外壳2073之间的角度切换显示部2072的图像的结构。通过显示部2072的触摸操作，可以进行录像的开始及停止的操作、放大倍率的调整、摄像范围的改变等各种操作。
图25C所示的便携式游戏机2110包括外壳2111、显示部2112、扬声器2113、LED灯2114、操作键按钮2115、连接端子2116、照相机2117、麦克风2118、记录介质读取部2119。
图25D所示的电冷藏冷冻箱2150包括外壳2151、冷藏室门2152及冷冻室门2153等。
图25E所示的汽车2170包括车体2171、车轮2172、仪表盘2173及灯2174等。实施方式2的处理器被用作汽车2170的各种处理器。
符号说明
10 数字模拟转换电路
11 R-DAC
12 电流控制电路
13 放大电路
20 放大电路
21 放大电路
22 输出缓冲器
31 开关
32 开关
33 开关
34 开关
35 开关
36 反转电路
40 输入端子
41 输出端子
42 输出端子
43 输入端子
50 显示装置
51 源极驱动器
52 运算电路
53 帧存储器
54 存储器
100 半导体装置
101 半导体装置
102 半导体装置
103 半导体装置
200 IC
201 驱动电路
202 检测电路
204 电容器
400 信号线驱动电路
400a 信号线驱动电路
400b 信号线驱动电路
401 扫描线驱动电路
401a 扫描线驱动电路
401b 扫描线驱动电路
402 像素部
403 像素
411 移位寄存器
412 锁存电路
413 电平转移器
414 D/A转换电路
415 放大电路
418 LVDS接收器
419 逻辑电路
420 晶体管
421 晶体管
422 晶体管
423 电容器
424 节点
425 节点
426 发光元件
431 晶体管
432 节点
433 电容器
434 液晶元件
450 端子
451 端子
452 端子
510 电极
511 电极
512 半导体层
516 电极
517 电极
800 显示模块
801 上盖
802 下盖
803 FPC
804 触摸面板
805 FPC
806 显示面板
807 背光单元
808 光源
809 框架
810 印刷电路板
811 电池
2010 信息终端
2011 外壳
2012 显示部
2013 操作按钮
2014 外部连接端口
2015 扬声器
2016 麦克风
2020 无线信号
2021 无线信号
2030 信息终端
2031 外壳
2032 显示部
2033 表冠
2034 表带
2035 检测部
2040 信息终端
2041 穿戴部
2042 外壳
2045 电缆
2046 电池
2047 显示部
2051 外壳
2052 显示部
2053 键盘
2054 指向装置
2070 摄像机
2071 外壳
2072 显示部
2073 外壳
2074 操作键
2075 透镜
2076 连接部
2110 便携式游戏机
2111 外壳
2112 显示部
2113 扬声器
2114 LED灯
2115 操作键按钮
2116 连接端子
2117 照相机
2118 麦克风
2119 记录介质读取部
2150 电冷藏冷冻箱
2151 外壳
2152 冷藏室门
2153 冷冻室门
2170 汽车
2171 车体
2172 车轮
2173 仪表盘
2174 灯
4001 衬底
4005 密封剂
4006 衬底
4008 液晶层
4010 晶体管
4011 晶体管
4013 液晶元件
4014 布线
4015 电极
4018 FPC
4018b FPC
4019 各向异性导电层
4020 电容器
4021 电极
4030 电极层
4031 电极层
4032 绝缘层
4033 绝缘层
4035 间隔物
4102 绝缘层
4103 绝缘层
4110 绝缘层
4111 绝缘层
4112 绝缘层
4510 隔壁
4511 发光层
4513 发光元件
4514 填充材料
7000 电子构件
7001 引线
7002 印刷电路板
7004 电路板
7100 半导体晶片
7102 电路区域
7104 分离区域
7106 分离线
7110 芯片

Claims (10)

1.一种半导体装置，包括：
数字模拟转换电路；
放大电路；
第一开关；
第二开关；
第三开关；
第四开关；
第一输出端子；
第二输出端子；以及
第一输入端子，
其中，所述数字模拟转换电路的输出端子与所述放大电路的非反相输入端子电连接，
所述第一开关的一个端子和所述第二开关的一个端子与所述放大电路的反相输入端子电连接，
所述第一开关的另一个端子、所述第三开关的一个端子和所述第四开关的一个端子与所述放大电路的输出端子电连接，
所述第二开关的另一个端子与所述第一输入端子电连接，
所述第三开关的另一个端子与所述第二输出端子电连接，
所述第四开关的另一个端子与所述第一输出端子电连接，
当所述第一开关及所述第四开关处于导通状态且所述第二开关及所述第三开关处于非导通状态时，所述放大电路进行反馈控制，
当所述第一开关及所述第四开关处于非导通状态且所述第二开关及所述第三开关处于导通状态时，所述放大电路进行比较控制，
并且，通过使用所述放大电路的所述反相输入端子的电压和输入至所述数字模拟转换电路的数字信号的电压，所述半导体装置计算失调电压，并将所述失调电压输出至源极驱动器。
2.根据权利要求1所述的半导体装置，
其中，所述第二开关的所述另一个端子不与所述第四开关的所述另一个端子电连接。
3.根据权利要求1所述的半导体装置，
其中，基于从所述第二输出端子输出的信号，对帧存储器的数据进行运算。
4.一种半导体装置，包括：
数字模拟转换电路；
放大电路；
第一开关；
第二开关；
第三开关；
第一输出端子；
第二输出端子；以及
第一输入端子，
其中，所述数字模拟转换电路的输出端子与所述放大电路的非反相输入端子电连接，
所述第一开关的一个端子和所述第二开关的一个端子与所述放大电路的反相输入端子电连接，
所述第一开关的另一个端子和所述第三开关的一个端子与所述放大电路的输出端子电连接，
所述第二开关的另一个端子与所述第一输入端子电连接，
所述第三开关的另一个端子与所述第二输出端子电连接，
所述放大电路的所述输出端子与所述第一输出端子电连接，
当所述第一开关处于导通状态且所述第二开关及所述第三开关处于非导通状态时，所述放大电路进行反馈控制，
当所述第一开关处于非导通状态且所述第二开关及所述第三开关处于导通状态时，所述放大电路进行比较控制，
并且，通过使用所述放大电路的所述反相输入端子的电压和输入至所述数字模拟转换电路的数字信号的电压，所述半导体装置计算失调电压，并将所述失调电压输出至源极驱动器。
5.根据权利要求4所述的半导体装置，
其中，所述第二开关的所述另一个端子不与所述第一输出端子电连接。
6.一种半导体装置，包括：
数字模拟转换电路；
放大电路；
第一开关；
第二开关；
第三开关；
第四开关；
第五开关；
第一输入端子；
第二输入端子；
第一输出端子；以及
第二输出端子，
其中，所述数字模拟转换电路的输出端子与所述放大电路的非反相输入端子电连接，
所述第一开关的一个端子与所述放大电路的反相输入端子电连接，
所述第一开关的另一个端子与所述放大电路的输出端子电连接，
所述第二开关的一个端子与所述放大电路的所述反相输入端子电连接，
所述第二开关的另一个端子与所述第一输入端子电连接，
所述第三开关的一个端子与所述放大电路的所述输出端子电连接，
所述第三开关的另一个端子与所述第二输出端子电连接，
所述第四开关的一个端子与所述放大电路的所述输出端子电连接，
所述第四开关的另一个端子与所述第一输出端子电连接，
所述第五开关的一个端子与所述第一输出端子电连接，
所述第五开关的另一个端子与所述第二输入端子电连接，
当所述第一开关及所述第四开关处于导通状态且所述第二开关、所述第三开关及所述第五开关处于非导通状态时，所述放大电路进行反馈控制，
当所述第一开关及所述第四开关处于非导通状态且所述第二开关、所述第三开关及所述第五开关处于导通状态时，所述放大电路进行比较控制，
当所述第二开关、所述第三开关及所述第五开关处于导通状态时，来自所述第二输入端子的输入被输出到所述第一输出端子，
并且，通过使用所述放大电路的所述反相输入端子的电压和输入至所述数字模拟转换电路的数字信号的电压，所述半导体装置计算失调电压，并将所述失调电压输出至源极驱动器。
7.根据权利要求6所述的半导体装置，还包括：
信号线；以及
电连接到所述信号线的像素，
其中，当所述第二开关、所述第三开关及所述第五开关处于导通状态时，向所述第一输出端子的输出被施加到所述信号线。
8.根据权利要求6所述的半导体装置，
其中，通过相同信号来控制所述第二开关、所述第三开关和所述第五开关的导通状态或非导通状态。
9.根据权利要求6所述的半导体装置，其中，所述第二开关的所述另一个端子不直接连接到所述第五开关的所述另一个端子。
10.一种电子设备，包括：
根据权利要求1、4和6中任一项所述的半导体装置；以及
显示部、触摸传感器、麦克风、扬声器、操作键和外壳中的至少一个。
CN201710127865.8A 2016-03-09 2017-03-06 半导体装置、显示装置及电子设备 Expired - Fee Related CN107195267B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2016045375 2016-03-09
JP2016-045375 2016-03-09

Publications (2)

Publication Number Publication Date
CN107195267A CN107195267A (zh) 2017-09-22
CN107195267B true CN107195267B (zh) 2021-08-24

Family

ID=59787003

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710127865.8A Expired - Fee Related CN107195267B (zh) 2016-03-09 2017-03-06 半导体装置、显示装置及电子设备

Country Status (4)

Country Link
US (2) US10083668B2 (zh)
JP (1) JP6938173B2 (zh)
CN (1) CN107195267B (zh)
TW (1) TWI727013B (zh)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10083668B2 (en) * 2016-03-09 2018-09-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display device, and electronic device
KR20180090731A (ko) 2017-02-03 2018-08-13 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 표시 패널, 표시 장치, 입출력 장치, 정보 처리 장치
CN110249377A (zh) 2017-02-16 2019-09-17 株式会社半导体能源研究所 半导体装置、显示面板、显示装置、输入输出装置及数据处理装置
US10642079B2 (en) * 2017-10-25 2020-05-05 Apple Inc. Displays with delamination stopper and corrosion blocking structures
TWI791009B (zh) * 2018-01-19 2023-02-01 力智電子股份有限公司 半導體元件
CN108873447B (zh) * 2018-06-14 2021-08-03 业成科技（成都）有限公司 触控显示装置
TWI679431B (zh) * 2018-07-31 2019-12-11 友達光電股份有限公司 指紋感測裝置及其檢測方法
US10516406B1 (en) * 2018-12-27 2019-12-24 Intel Corporation Digital to analog converter linearization system
CN111862893B (zh) * 2019-04-29 2022-02-22 奇景光电股份有限公司 源极驱动器
CN113884863B (zh) 2021-12-03 2022-02-22 北京壁仞科技开发有限公司 芯片及芯片测试方法
CN113884862B (zh) 2021-12-03 2022-02-22 北京壁仞科技开发有限公司 芯片及芯片测试方法
TWI811066B (zh) * 2022-08-17 2023-08-01 大陸商北京集創北方科技股份有限公司 Led顯示器之消影電路、led驅動晶片及led顯示裝置
KR20240061260A (ko) * 2022-10-31 2024-05-08 주식회사 엘엑스세미콘 디스플레이패널의 화소를 구동하기 위한 데이터구동장치
TWI832662B (zh) * 2023-01-06 2024-02-11 大陸商集創北方（珠海）科技有限公司 顯示驅動電壓偏移補償方法、驅動晶片及顯示器

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW472458B (en) * 2000-08-16 2002-01-11 Macronix Int Co Ltd Multi-stage comparator with auto-zero
JP2008015178A (ja) * 2006-07-05 2008-01-24 Dainippon Printing Co Ltd 有機ｅｌ表示装置及び有機ｅｌ駆動方法
CN101202022A (zh) * 2006-12-13 2008-06-18 松下电器产业株式会社 驱动电压控制装置
CN101252351A (zh) * 2006-12-21 2008-08-27 精工电子有限公司 比较器电路
CN101681604A (zh) * 2007-05-29 2010-03-24 夏普株式会社 驱动电路、显示装置以及电视系统
KR20110113491A (ko) * 2010-04-09 2011-10-17 주식회사 동운아나텍 오프셋 자동 보상 장치 및 방법
CN104205645A (zh) * 2012-03-22 2014-12-10 美国亚德诺半导体公司 适用于模数转换器的参考电路与包括这样参考电路的模数转换器
CN105308863A (zh) * 2013-06-12 2016-02-03 索尼公司 比较器电路、a/d转换电路以及显示装置

Family Cites Families (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0037207B1 (en) * 1980-04-02 1986-05-14 Gec Avionics Limited Signal generating arrangements
JPH11184444A (ja) * 1997-12-24 1999-07-09 Oki Micro Design Miyazaki Co Ltd 液晶表示装置駆動用集積回路
JP3415581B2 (ja) * 2000-11-29 2003-06-09 Ｎｅｃエレクトロニクス株式会社 半導体装置
JP2003208132A (ja) * 2002-01-17 2003-07-25 Seiko Epson Corp 液晶駆動回路
JP4353759B2 (ja) * 2003-09-22 2009-10-28 Ｎｅｃエレクトロニクス株式会社 駆動回路
JP2005156621A (ja) 2003-11-20 2005-06-16 Hitachi Displays Ltd 表示装置
JP4263153B2 (ja) * 2004-01-30 2009-05-13 Ｎｅｃエレクトロニクス株式会社 表示装置、表示装置の駆動回路およびその駆動回路用半導体デバイス
JP2005266346A (ja) * 2004-03-18 2005-09-29 Seiko Epson Corp 基準電圧発生回路、データドライバ、表示装置及び電子機器
JP4280196B2 (ja) * 2004-04-30 2009-06-17 東光株式会社 サンプルホールド回路
JP4896436B2 (ja) * 2005-06-13 2012-03-14 ルネサスエレクトロニクス株式会社 液晶表示装置制御回路
JP4861791B2 (ja) * 2006-10-27 2012-01-25 ルネサスエレクトロニクス株式会社 演算増幅器及び表示装置
US20090040212A1 (en) * 2007-08-07 2009-02-12 Himax Technologies Limited Driver and driver circuit for pixel circuit
TWI342475B (en) * 2007-10-22 2011-05-21 Novatek Microelectronics Corp Analogized power saving apparatus and method thereof for sharing electric charges
JP2009135138A (ja) * 2007-11-28 2009-06-18 Texas Instr Japan Ltd Ｌｅｄ駆動回路
JP5468761B2 (ja) * 2008-09-25 2014-04-09 古河電気工業株式会社 半導体装置、ウエハ構造体および半導体装置の製造方法
KR101640448B1 (ko) 2008-12-05 2016-07-19 삼성전자주식회사 디지털-아날로그 변환 회로 및 이를 포함하는 컬럼 드라이버
KR101532268B1 (ko) 2008-12-18 2015-07-01 삼성전자주식회사 디지털-아날로그 변환기, 이를 포함하는 소스 구동회로, 및소스 구동회로를 포함하는 표시 장치
WO2010114014A1 (ja) * 2009-04-01 2010-10-07 ローム株式会社 液晶駆動装置
JP5288479B2 (ja) * 2009-04-27 2013-09-11 ルネサスエレクトロニクス株式会社 表示パネルドライバ
JP5241036B2 (ja) * 2009-07-07 2013-07-17 ルネサスエレクトロニクス株式会社 液晶表示用ドライバ及び液晶表示装置
JP2012008197A (ja) * 2010-06-22 2012-01-12 Renesas Electronics Corp 駆動回路、駆動方法、及び表示装置、
TW201234328A (en) * 2011-02-11 2012-08-16 Novatek Microelectronics Corp Display driving circuit and operation method applicable thereto
JP5738041B2 (ja) * 2011-03-31 2015-06-17 ラピスセミコンダクタ株式会社 液晶駆動用のソースドライバのオフセット低減出力回路
TWI430238B (zh) * 2011-05-17 2014-03-11 Realtek Semiconductor Corp 應用於背光源的操作電路及其相關方法
IN2014CN03749A (zh) 2011-10-25 2015-09-25 Isis Pharmaceuticals Inc
US8742964B2 (en) 2012-04-04 2014-06-03 Fairchild Semiconductor Corporation Noise reduction method with chopping for a merged MEMS accelerometer sensor
KR102005052B1 (ko) * 2012-12-03 2019-07-31 삼성디스플레이 주식회사 오차 보상부 및 이를 이용한 유기전계발광 표시장치
US20140267211A1 (en) * 2013-03-14 2014-09-18 Qualcomm Mems Technologies, Inc. Methods and systems for driving segment lines in a display
CN110430642B (zh) * 2013-08-09 2023-11-14 意法半导体研发(深圳)有限公司 用于发光设备的驱动装置及其方法
TWI535199B (zh) * 2014-05-15 2016-05-21 聯詠科技股份有限公司 運算放大器
US10083688B2 (en) * 2015-05-27 2018-09-25 Apple Inc. Device voice control for selecting a displayed affordance
US10360855B2 (en) 2015-08-17 2019-07-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display panel, and electronic device
US10083668B2 (en) * 2016-03-09 2018-09-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display device, and electronic device

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW472458B (en) * 2000-08-16 2002-01-11 Macronix Int Co Ltd Multi-stage comparator with auto-zero
JP2008015178A (ja) * 2006-07-05 2008-01-24 Dainippon Printing Co Ltd 有機ｅｌ表示装置及び有機ｅｌ駆動方法
CN101202022A (zh) * 2006-12-13 2008-06-18 松下电器产业株式会社 驱动电压控制装置
CN101252351A (zh) * 2006-12-21 2008-08-27 精工电子有限公司 比较器电路
CN101681604A (zh) * 2007-05-29 2010-03-24 夏普株式会社 驱动电路、显示装置以及电视系统
KR20110113491A (ko) * 2010-04-09 2011-10-17 주식회사 동운아나텍 오프셋 자동 보상 장치 및 방법
CN104205645A (zh) * 2012-03-22 2014-12-10 美国亚德诺半导体公司 适用于模数转换器的参考电路与包括这样参考电路的模数转换器
CN105308863A (zh) * 2013-06-12 2016-02-03 索尼公司 比较器电路、a/d转换电路以及显示装置

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
《Evaluation of analog and digital signal processing on PSoC architecture with DCT as use case》;Stephan Werner, Bernhard Stiehle, Jürgen Becker;《2015 Conference on Design and Architectures for Signal and Image Processing (DASIP)》;20160104;正文第1-6页 *
《一种12-bit 50-MS/s 4-mW带比较器失调校正的逐次逼近型模数转换器》;林涛，顾蔚如，王明硕，叶凡，许俊，任俊彦;《复旦学报》;20130630;第52卷(第3期);正文第314-320页 *
《一种应用于高速高精度模数转换器的比较器》;潘小敏，范晓婕，陈玉皎;《电子与封装》;20101231;第10卷(第12期);正文第20-22页 *

Also Published As

Publication number Publication date
US20190012979A1 (en) 2019-01-10
US10832626B2 (en) 2020-11-10
CN107195267A (zh) 2017-09-22
JP6938173B2 (ja) 2021-09-22
JP2017169196A (ja) 2017-09-21
US20170263205A1 (en) 2017-09-14
TW201802795A (zh) 2018-01-16
TWI727013B (zh) 2021-05-11
US10083668B2 (en) 2018-09-25

Similar Documents

Publication Publication Date Title
CN107195267B (zh) 半导体装置、显示装置及电子设备
KR102609235B1 (ko) 표시 장치, 표시 모듈, 전자 기기, 및 구동 방법
JP7340672B2 (ja) 表示装置
US10818216B2 (en) Semiconductor device, display panel, and electronic device
CN108475491B (zh) 半导体装置以及包括该半导体装置的显示装置
TWI708223B (zh) 半導體裝置、顯示裝置、和電子裝置
US10453404B2 (en) Display method, display device, display module, and electronic device
JP2022087178A (ja) 表示装置
US10878750B2 (en) Semiconductor device, display device, and electronic device
WO2016034988A1 (en) Semiconductor device, electronic component, and electronic device

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20210824