CN105308863A - 比较器电路、a/d转换电路以及显示装置 - Google Patents

比较器电路、a/d转换电路以及显示装置 Download PDF

Info

Publication number
CN105308863A
CN105308863A CN201480032161.7A CN201480032161A CN105308863A CN 105308863 A CN105308863 A CN 105308863A CN 201480032161 A CN201480032161 A CN 201480032161A CN 105308863 A CN105308863 A CN 105308863A
Authority
CN
China
Prior art keywords
switch portion
pixel
comparator circuit
differential amplifier
pixels
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201480032161.7A
Other languages
English (en)
Inventor
杉山高明
吉冈雅树
菊地健
地桥优
北村健
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Semiconductor Solutions Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to CN202210673855.5A priority Critical patent/CN115051695A/zh
Publication of CN105308863A publication Critical patent/CN105308863A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/22—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral
    • H03K5/24—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude
    • H03K5/2472—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using field effect transistors
    • H03K5/2481—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using field effect transistors with at least one differential stage
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2014—Display of intermediate tones by modulation of the duration of a single pulse during which the logic level remains constant
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2018—Display of intermediate tones by time modulation using two or more time intervals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2074—Display of intermediate tones using sub-pixels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/01—Shaping pulses
    • H03K5/08—Shaping pulses by limiting; by thresholding; by slicing, i.e. combined limiting and thresholding
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/22—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral
    • H03K5/24—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude
    • H03K5/2472—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using field effect transistors
    • H03K5/249—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using field effect transistors using clock signals
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/34—Analogue value compared with reference values
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0439—Pixel structures
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G09G2310/0259—Details of the generation of driving signals with use of an analog or digital ramp generator in the column driver or in the pixel circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0291—Details of output amplifiers or buffers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/06—Details of flat display driving waveforms
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0233—Improving the luminance or brightness uniformity across the screen
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/06—Adjustment of display parameters
    • G09G2320/0626—Adjustment of display parameters for control of overall brightness
    • G09G2320/064—Adjustment of display parameters for control of overall brightness by time modulation of the brightness of the illumination source
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/1205—Multiplexed conversion systems
    • H03M1/123—Simultaneous, i.e. using one converter per channel but with common control or reference circuits for multiple converters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/50—Analogue/digital converters with intermediate conversion to time interval
    • H03M1/504—Analogue/digital converters with intermediate conversion to time interval using pulse width modulation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/50—Analogue/digital converters with intermediate conversion to time interval
    • H03M1/56—Input signal compared with linear ramp

Abstract

根据本公开的比较器电路包括：第一开关部，该第一开关部选择性地接入信号电压；第二开关部，该第二开关部选择性地接入控制波形；电容部，该电容部包括连接到第一开关部和第二开关部的各个输出端的一端；差分放大器，该差分放大器包括连接到电容部的另一端的反相输入端和供给有基准电压的非反相输入端；以及第三开关部，该第三开关部选择性地使差分放大器的反相输入端和输出端短路。

Description

比较器电路、A/D转换电路以及显示装置
技术领域
本发明涉及比较器电路、A/D转换电路以及显示装置。
背景技术
作为比较器电路，已知一种使用反相器电路的斩波比较器电路(例如，参见专利文献1)。使用反相器电路的传统斩波比较器电路包括第一和第二开关部、连接在两个开关部的输出端与反相器电路的输入端之间的电容部、以及选择性地使反相器电路的输入/输出端短路的第三开关部。
专利文献1：日本专利申请特开第HEI05-240887号
发明内容
本发明要解决的问题
关于根据上述传统示例的斩波比较器电路，例如，如果大电流由于后级处的电路部的工作等而流动，则电源(电源电位、地电位)波动。在这种情况下，电源波动改变逻辑阈值。如果斩波比较器电路的逻辑阈值改变，则比较器电路无法精确地执行比较操作。
鉴于此，本公开的目的是提供能够减小电源波动等的影响并精确执行比较操作的比较器电路、使用该比较器电路的A/D转换电路以及显示装置。
解决问题的手段
一种用于实现上述目的的根据本公开的第一方面的比较器电路，该比较器电路包括：
第一开关部，该第一开关部选择性地接入信号电压；
第二开关部，该第二开关部选择性地接入控制波形；
电容部，该电容部包括连接到该第一开关部和该第二开关部的各个输出端的一端；
差分放大器，该差分放大器包括连接到该电容部的另一端的反相输入端和供给有基准电压的非反相输入端；以及
第三开关部，该第三开关部选择性地使该差分放大器的该反相输入端和输出端短路。
一种用于实现上述目的的根据本公开的第二方面的比较器电路，该比较器电路包括：
第一开关部，该第一开关部选择性地接入信号电压；
第二开关部，该第二开关部选择性地接入控制波形；
差分放大器，该差分放大器包括连接到该第一开关部和该第二开关部的各个输出端的非反相输入端；
电容部，该电容部包括连接到该差分放大器的反相输入端的一端和供给有基准电压的另一端；以及
第三开关部，该第三开关部选择性地使该差分放大器的该反相输入端和输出端短路。
一种用于实现上述目的的根据本公开的第一方面的显示装置被构造为使得各由发光部和驱动该发光部的驱动电路构成的多个像素以二维矩阵形式排列，该驱动电路包括：
比较器电路，该比较器电路比较信号电压与控制波形；和
驱动晶体管，该驱动晶体管根据该比较器电路的输出驱动该发光部，该比较器电路包括：
第一开关部，该第一开关部选择性地接入信号电压；
第二开关部，该第二开关部选择性地接入控制波形；
电容部，该电容部包括连接到该第一开关部和该第二开关部的各个输出端的一端；
差分放大器，该差分放大器包括连接到该电容部的另一端的反相输入端和供给有基准电压的非反相输入端；以及
第三开关部，该第三开关部选择性地使该差分放大器的该反相输入端和输出端短路。
一种用于实现上述目的的根据本公开的第二方面的显示装置被构造为使得各由发光部和驱动该发光部的驱动电路构成的多个像素以二维矩阵形式排列，该驱动电路包括：
比较器电路，该比较器电路比较信号电压与控制波形；和
驱动晶体管，该驱动晶体管根据该比较器电路的输出驱动该发光部，该比较器电路包括：
第一开关部，该第一开关部选择性地接入信号电压；
第二开关部，该第二开关部选择性地接入控制波形；
差分放大器，该差分放大器包括连接到该第一开关部和该第二开关部的各个输出端的非反相输入端；
电容部，该电容部包括连接到该差分放大器的反相输入端的一端和供给有基准电压的另一端；以及
第三开关部，该第三开关部选择性地使该差分放大器的该反相输入端和输出端短路。
发明效果
根据本公开，通过采用使用差分放大器的比较器电路构造，不出现故障(例如，因电源波动等产生的逻辑阈值的改变)，因此可以减小电源波动等的影响并精确地执行比较操作。
要注意的是，本说明书中所描述的效果仅是示例且不限于此，并且可以提供附加效果。
附图说明
【图1】图1是示出了根据本公开的实施方式1(第一方面)的比较器电路的构造的电路图。
【图2】图2是用于说明根据实施方式1的比较器电路的电路操作的定时波形图。
【图3】图3是示出了根据本公开的实施方式2(第二方面)的比较器电路的构造的电路图。
【图4】图4是用于说明根据实施方式2的比较器电路的电路操作的定时波形图。
【图5】图5是由根据实施方式3的显示装置中的发光部和驱动电路构成的像素等的概念图。
【图6】图6是构成根据实施方式3的显示装置的电路的概念图。
【图7】图7是示出了用于说明根据实施方式3的显示装置中的一个像素的操作的控制波形等的示意图。
【图8】图8是示意性地示出了向根据实施方式3的显示装置中的像素块供给多个控制波形的图。
【图9】图9是示意性地示出了向根据实施方式3的显示装置的修改例中的像素块供给多个控制波形的图。
【图10】图10是根据实施方式3的显示装置中的控制波形生成电路的概念图。
【图11】图11是示意性地示出了根据实施方式4的列并行A/D转换系统的固态摄像装置的构造的系统构造图。
【图12】图12是示出了像素的构造的示例的电路图。
具体实施方式
下文中，将参照附图详细描述用于实施本公开的技术的实施方式。本公开不限于实施方式，并且实施方式中的各种数值等是示例性的。要注意的是，将以以下顺序进行描述。
1、根据第一方面和第二方面的比较器电路和显示装置的总体说明
2、实施方式1(根据第一方面的比较器电路)
3、实施方式2(根据第二方面的比较器电路)
4、实施方式3(显示装置的像素中所用的示例)
5、实施方式4(固态摄像装置的A/D转换电路中所用的示例)
【根据第一方面和第二方面的比较器电路和显示装置的总体说明】
下文中，根据本公开的第一方面的比较器电路和根据本公开的第一方面的显示装置在一些情况下将简单地总称为“本公开的第一方面”。类似地，下文中，根据本公开的第二方面的比较器电路和根据本公开的第二方面的显示装置在一些情况下将简单地总称为“本公开的第二方面”。
关于根据第一方面的比较器电路或根据第二方面的比较器电路，可以制成在输入级设置有比较器电路的A/D转换电路中用作比较器电路的构造。使用根据第一方面的比较器电路或根据第二方面的比较器电路的A/D转换电路可以用作例如列并行A/D转换系统的固态摄像装置中的A/D转换电路。
在本公开的第一方面和本公开的第二方面中，基准电压可以是固定电压。此外，控制波形可以具有锯齿波形的电压变化。
在具有上述有利的构造和形式的本公开的第一方面和本公开的第二方面中，可以制成以下构造：第一开关部和第三开关部由具有相同相位的开关控制脉冲来驱动，并且第二开关部由具有与第一开关部和第三开关部的相位相反的相位的开关控制脉冲来驱动。
在具有上述有利的构造和形式的本公开的第一方面和本公开的第二方面中，可以制成以下构造：设置连接到差分放大器的输出端并根据差分放大器的输出供给电流的电流供给部。此时，可以制成独立于对应于电流供给部的电源部和接地部供给基准电压的构造。
在具有上述有利的构造和形式的根据本公开的第一方面的显示装置和根据本公开的第二方面的显示装置中，多个像素沿第一方向和第二方向以二维矩阵排列。在该像素排列中，沿着第一方向排列的像素群在一些情况下将称为“列方向像素群”，而沿着第二方向排列的像素群在一些情况下将称为“行方向像素群”。如果第一方向被设置为显示装置中的垂直方向并且第二方向被设置为显示装置中的水平方向，则列方向像素群是指在垂直方向上的像素群，而行方向像素群是指在水平方向上排列的像素群。
在具有上述有利的构造和形式的根据本公开的第一方面的显示装置和根据本公开的第二方面的显示装置中，可以制成以下构造：多个像素沿第一方向和第二方向以二维矩阵形式排列，并且像素群沿着第一方向被分割为P个像素块。可以制成以下形式：使从构成属于第一像素块的像素的发光部到构成属于第P个像素块的像素的发光部的发光部对于各个像素块同时顺序发光，并且，当使构成一些像素块的像素的发光部发光时，阻止构成属于剩余像素块的像素的发光部发光。
在具有上述有利的构造和形式的根据本公开的第一方面的显示装置和根据本公开的第二方面的显示装置中，可以制成以下形式：发光部基于多个控制脉冲多次发光。在这种情况下，多个控制脉冲的时间间隔有利地为恒定的。
此外，在具有上述有利的构造和形式的根据本公开的第一方面的显示装置和根据本公开的第二方面的显示装置中，可以制成以下形式：供给给一个显示帧中的驱动电路的控制波形的数量少于一个显示帧中的控制波形的数量。该形式可以以以下方式来实现。具体地，在一个显示帧中生成一系列控制波形。然后，当阻止构成属于一个像素块的像素的发光部发光时，屏蔽该一系列控制波形的一部分，并且构成属于一个像素块的像素的驱动电路不供给有控制波形。
另外，在具有上述各种有利的构造和形式的根据本公开的第一方面的显示装置和根据本公开的第二方面的显示装置中，可以制成多个像素形成在半导体上的构造。
另外，在具有上述各种有利的构造和形式的根据本公开的第一方面的显示装置和根据本公开的第二方面的显示装置中，可以制成以下形式：发光部由发光二极管(LED)构成。发光二极管可以是具有公知构造和结构的发光二极管。即，仅需要根据发光二极管的发光色来选择具有最佳构造和结构并由合适材料形成的发光二极管。在将发光二极管用作发光部的显示装置中，由红色发光二极管形成的发光部起红色发光子像素的作用，由绿色发光二极管形成的发光部起绿色发光子像素的作用，并且由蓝色发光二极管形成的发光部起蓝色发光子像素的作用。三种类型的子像素构成一个像素。彩色图像可以经由三种类型的子像素的发光状态来显示。
要注意的是，本公开中的“一个像素”对应于这种显示装置中的“一个子像素”，因此仅需将这种显示装置中的“一个子像素”解释为“一个像素”。如果一个像素由三种类型的子像素构成，则三种类型的子像素的排列的示例可以包括三角形排列、线条排列、对角线排列以及矩形排列。通过基于PWM驱动法以恒定电流驱动发光二极管，可以防止发光二极管的光谱的波长中的蓝移位。还可以应用于使用二向棱镜的投影仪。具体地，可以准备三个面板。第一面板可以由红色发光二极管形成的发光部构成。第二面板可以由绿色发光二极管形成的发光部构成。第三面板可以由蓝色发光二极管形成的发光部构成。来自三个面板的光束可以由例如投影仪采集。
实施方式1
图1是示出了根据本公开的实施方式1(第一方面)的比较器电路的构造的电路图。
如图1所示，根据实施方式1的比较器电路10A具有斩波比较器电路构造，该斩波比较器电路构造除了包括两个电路输入端子IN1、IN2和单个电路输出端子OUT之外，还包括三个开关部11至13、电容部14以及差分放大器15。
比较器电路10A根据需要还包括开关部16、17以及反相器18、19。比较对象信号(例如，视频信号的信号电压VSig)输入到一个电路输入端子IN1。比较基准信号(例如，具有锯齿波形的电压变化的控制波形VSaw)输入到另一个电路输入端子IN2。
第一开关部11由模拟开关形成，并且其输入端连接到电路输入端子IN1。第一开关部11由从控制单元(未示出)供给的开关控制脉冲Φ1来驱动接通(闭合)/关断(断开)，以从而选择性地接入信号电压VSig。第二开关部12由模拟开关形成，并且其输入端连接到电路输入端子IN2。第二开关部12由从控制单元(未示出)供给的、具有与开关控制脉冲Φ1的相位相反的相位的开关控制脉冲Φ2来驱动接通/关断，以从而选择性地接入控制波形VSaw。
电容部14包括连接到开关部11和12的各个输出端的一端。差分放大器15包括连接到电容部14的另一端的反相(-)输入端。差分放大器15包括供给有基准电压VRef的非反相输入端(+)。基准电压VRef是充当该比较器电路10A的电路操作的基准的电压。基准电压VRef是不受电源波动(电源电位VDD或地(接地)电位GND的波动)等影响(换言之，不因电源波动等而改变)的固定电压。
第三开关部13由模拟开关形成，并且连接在差分放大器15的反相输入端与输出端之间。第三开关部13由与第一开关部11相同的开关控制脉冲Φ1来驱动接通/关断，以从而选择性地使差分放大器15的反相输入端和输出端短路。第四开关部16由模拟开关形成，并且连接在差分放大器15的输出端与反相器18的输入端之间。第四开关部16由与第二开关部12相同的开关控制脉冲Φ2来驱动接通/关断，以从而选择性地使差分放大器15的输出端和反相器18的输入端短路。
第五开关部17由模拟开关形成，并且连接在反相器18的输入端与预定电位节点(例如，地面)之间。第五开关部17由与第一开关部11相同的开关控制脉冲Φ1来驱动接通/关断，以从而选择性地设置反相器18的输入端(使反相器18的输入端接地)，以具有地电位GND。反相器18、19串联连接，以从而向电路输出端子OUT导出具有与差分放大器15的输出相同的相位的输出。
向电路输出端子OUT导出的输出波形变为具有对应于信号电压VSig的大小(电压值)的脉冲宽度的波形(即，PWM(脉冲宽度调制)波形)。要注意的是，在图1的电路中，开关部11和12的各个输出端与电容部14的一端的连接节点将称为节点A，电容部14的另一端与差分放大器15的反相输入端的连接节点将称为节点B，并且差分放大器15的输出端的节点将称为节点C。
第一至第三开关部11至13以及第四和第五开关部16、17可以被构造为由N沟道MOS晶体管、P-沟道MOS晶体管或N沟道MOS晶体管和P-沟道MOS晶体管的并联连接而形成。
接着，将使用图2的定时波形图来描述具有上述构造的根据实施方式1的比较器电路10A的电路操作。在图2的定时波形图中，示出了开关控制脉冲Φ1、Φ2、控制波形VSaw、信号电压VSig、节点A的电位VA、节点B的电位VB、节点C的电位VC以及PWM输出这几项的波形。
在采样时段和比较输出时段两个时段中操作根据实施方式1的比较器电路10A。首先，在采样时段内，开关控制脉冲Φ1变为有源(在该示例中，高电平)，而开关控制脉冲Φ2变为无源(在该示例中，低电平)。藉此，接通第一开关部11并且该第一开关部11接入信号电压VSig。同时，接通第三开关部13并且该第三开关部13使差分放大器15的反相输入端和输出端电气性短路。
使差分放大器15的反相输入端和输出端短路。由此，获得负反馈构造。由于虚拟接地，所以差分放大器15的非反相输入端的电位、反相输入端的电位以及输出端的电位近似相等。这里，假定特定于差分放大器15的变化由偏移电压VOff表示，差分放大器15的反相输入端的电位(即，节点B的电位VB)变为VRef+VOff，并且输出端的电位(即，节点C的电位VC)变为VRef+VOff。同时，由于由第一开关部11接入信号电压VSig，所以节点A的电位VA变为信号电压VSig。藉此，电容部14充电有相当于VSig-(VRef+VOff)的电荷。
此外，在采样时段内，第四开关部16关断，而第五开关部17接通。藉此，电气性切断差分放大器15的输出端和反相器18的输入端，并且使反相器18的输入端接地。由此，向电路输出端子OUT导出的PWM输出处于反相器18的输入端的电位(即，地电位GND)。
接着，当比较输出时段开始时，开关控制脉冲Φ1变为无源，而开关控制脉冲Φ2变为有源。藉此，代替第一开关部11，接通第二开关部12并且该第二开关部12接入控制波形VSaw。同时，关断第三开关部13并且该第三开关部13使差分放大器15的反相输入端与输出端之间的部分电气断开。
由于由第二开关部12接入控制波形VSaw，所以节点A的电位VA变为控制波形VSaw的最大电平。此时，节点B的电位VB变为VB＝VSaw-{VSig-(VRef+VOff)}。这里，在比较输出时段内，控制波形VSaw是从最大电平以预定倾角下降、到达最小电平、然后以同一倾角上升的锯齿波形。
在比较输出时段的初期阶段，控制波形VSaw处于最大电平或最大电平附近的电平，最大电平高于采样时段内所写入的信号电压VSig(＝信号电压VSig1)。在这种情况下，节点B的电位VB高于差分放大器15的非反相输入端的基准电压VRef。因此，差分放大器15的输出端的电位(即，节点C的电位VC)变为地电位GND。
此后，当控制波形VSaw开始下降时，节点A的电位VA和节点B的电位VB相应地下降。在控制波形VSaw下降到低于采样时段内所写入的信号电压VSig(信号电压VSig1)的定时，节点B的电位VB下降到低于基准电压VRef。即，确立VB-VSaw＝VSig-(VRef+VOff)＜0。藉此，差分放大器15的输出端的电位(即，节点C的电位VC)变为电源电位VDD。
当控制波形VSaw到达最低电平然后开始上升时，节点A的电位VA和节点B的电位VB相应地上升。在控制波形VSaw上升到高于信号电压VSig1的定时，节点B的电位VB上升到高于基准电压VRef。即，确立VB-VSaw＝VSig-(VRef+VOff)＞0。藉此，差分放大器15的输出端的电位(即，节点C的电位VC)被反转，以变为地电位GND。
此外，在比较输出时段内，第四开关部16接通，而第五开关部17关断。藉此，使差分放大器15的输出端和反相器18的输入端电气性短路。由此，差分放大器15的输出端的电位(即，节点C的电位VC)被反相器18反转，被反相器19进一步反转并作为PWM输出向电路输出端子OUT导出。
交替重复采样时段和比较输出时段的上述操作。由此，执行作为比较基准信号的、是锯齿波形的控制波形VSaw与作为比较对象信号的信号电压VSig的比较操作。凭借该比较操作，从电路输出端子OUT输出具有对应于信号电压VSig(VSig1、VSig2、VSig3……)的大小的脉冲宽度的PWM输出。
在根据实施方式1的比较器电路10A中，通过使用差分放大器15而不是传统斩波比较器电路的反相器电路，不出现故障(例如，在使用反相器电路的情况下因电源波动等产生的逻辑阈值的改变)。由此，可以减小电源波动等的影响，并且精确地执行比较操作。换言之，可以消除比较操作的精度误差。
附带提一下，在根据实施方式1的比较器电路10A中，在第三开关部13由例如N沟道MOS晶体管构成的情况下，节点B的电位VB不应等于或大于MOS晶体管的耐受电压。此外，MOS晶体管的PN二极管不应接通，因此节点B的电位VB不应过低。由此，需要以电源电位VDD与地电位GND之间的电压来操作节点B，因此限制信号电压VSig和控制波形VSaw的动态范围。上述情况也适用于第三开关部13由P沟道MOS晶体管形成的情况。
此外，电容部14的两端具有寄生电容。因此，为了由信号电压VSig和控制波形VSaw对电容部14进行充电/放电，生成信号电压VSig和控制波形VSaw的电路需要具有用于驱动具有寄生电容的电容部14的驱动能力。另外，如根据以上操作的描述所明确的，节点C的电位VC在从采样时段结束到控制波形VSaw的下降开始的时段内是地电位GND，因此电容部14的电容值根据第三开关部13的断态漏电流而改变。
实施方式2
下文中，将描述为了克服根据实施方式1的比较器电路10A的上述问题而做出的根据实施方式2的比较器电路10B。
图3是示出了根据本公开的实施方式2(第二方面)的比较器电路的构造的电路图。
如图3所示，如在根据实施方式1的比较器电路10A中，根据实施方式2的比较器电路10B具有斩波比较器电路构造，该斩波比较器电路构造包括三个开关部11至13、电容部14以及差分放大器15。作为比较对象信号的例如视频信号的信号电压VSig输入到一个电路输入端子IN1。作为比较基准信号的例如具有锯齿波形的电压变化的控制波形VSaw输入到另一个电路输入端子IN2。比较器电路10B根据需要还包括开关部16、17以及反相器18。
第一开关部11由模拟开关形成，并且其输入端连接到电路输入端子IN1。第一开关部11由从控制单元(未示出)供给的开关控制脉冲Φ1来驱动接通/关断，以从而选择性地接入信号电压VSig。第二开关部12由模拟开关形成，并且输入端连接到电路输入端子IN2。第二开关部12由从控制单元(未示出)供给的、具有与开关控制脉冲Φ1的相位相反的相位的开关控制脉冲Φ2来驱动接通/关断，以从而选择性地接入控制波形VSaw。
差分放大器15包括连接到开关部11和12的各个输出端的非反相(+)输入端。电容部14包括连接到差分放大器15的反相(-)输入端的一端。电容部14包括供给有基准电压VRef的另一端。基准电压VRef是作为该比较器电路10B的电路操作的基准的电压。基准电压VRef是不受电源波动等影响(即，不因电源波动等而改变)的固定电压。
第三开关部13由模拟开关形成，并且连接在差分放大器15的反相输入端与输出端之间。第三开关部13由与第一开关部11相同的开关控制脉冲Φ1来驱动接通/关断，以从而选择性地使差分放大器15的反相输入端和输出端短路。第四开关部16由模拟开关形成，并且连接在差分放大器15的输出端与反相器18的输入端之间。第四开关部16由与第二开关部12相同的开关控制脉冲Φ2来驱动接通/关断，以从而选择性地使差分放大器15的输出端和反相器18的输入端短路。
第五开关部17由模拟开关形成，并且连接在反相器18的输入端与预定电位节点(例如，电源(VDD))之间。第五开关部17由与第一开关部11相同的开关控制脉冲Φ1来驱动接通/关断，以从而选择性地设置反相器18的输入端，以具有电源电位VDD。反相器18向电路输出端子OUT导出具有与差分放大器15的输出相反的相位的输出。
向电路输出端子OUT导出的输出波形变为具有对应于信号电压VSig的大小(电压值)的脉冲宽度的PWM波形。要注意的是，在图3的电路中，差分放大器15的非反相输入端的节点将称为节点A，反相输入端的节点将称为节点B，并且差分放大器15的输出端的节点将称为节点C。
第一至第三开关部11至13以及第四和第五开关部16、17被构造为由N沟道MOS晶体管、P-沟道MOS晶体管或N沟道MOS晶体管和P-沟道MOS晶体管的并联连接而形成。
接着，将使用图4的定时波形图来描述具有上述构造的根据实施方式2的比较器电路10B的电路操作。在图4的定时波形图中，示出了开关控制脉冲Φ1、Φ2、控制波形VSaw、信号电压VSig、节点A的电位VA、节点B的电位VB、节点C的电位VC以及PWM输出这几项的波形。
如在根据实施方式1的比较器电路10A中，在采样时段和比较输出时段两个时段中操作根据实施方式2的比较器电路10B。首先，在采样时段内，开关控制脉冲Φ1变为有源(在该示例中，高电平)，而开关控制脉冲Φ2变为无源(在该示例中，低电平)。藉此，接通第一开关部11并且该第一开关部11接入信号电压VSig。同时，接通第三开关部13并且该第三开关部13使差分放大器15的反相输入端和输出端电气性短路。
使差分放大器15的反相输入端和输出端短路。由此，获得负反馈构造。由于虚拟接地，所以差分放大器15的非反相输入端的电位、反相输入端的电位以及输出端的电位近似相等。同时，由于由第一开关部11接入信号电压VSig，所以差分放大器15的反相输入端的电位(即，节点A的电位VA)变为信号电压VSig。
这里，假定特定于差分放大器15的变化由偏移电压VOff表示，在差分放大器15的反馈路径中生成电压(VSig+VOff)。反馈路径中所生成的该电压(VSig+VOff)也是节点B的电位VB和节点C的电位VC，写入包括供给有是固定电压的基准电压VRef的另一端的电容部14中，并且保持直到下一采样时段开始为止。
此外，在采样时段内，第四开关部16关断，而第五开关部17接通。藉此，电气性切断差分放大器15的输出端和反相器18的输入端，并且电源电位VDD施加到反相器18的输入端。由此，向电路输出端子OUT导出的PWM输出处于地电位GND的状态。
接着，当比较输出时段开始时，开关控制脉冲Φ1变为无源，而开关控制脉冲Φ2变为有源。藉此，代替第一开关部11，接通第二开关部12并且该第二开关部12接入控制波形VSaw。同时，关断第三开关部13并且该第三开关部13使差分放大器15的反相输入端与输出端之间的部分电气断开。
由于由第二开关部12接入控制波形VSaw，所以节点A的电位VA变为控制波形VSaw的最大电平。在比较输出时段的初期阶段，控制波形VSaw处于最大电平或最大电平附近的电平，最大电平高于采样时段内电容部14中所写入的信号电压VSig(＝信号电压VSig1)。因此，差分放大器15的输出端的电位(即，节点C的电位VC)变为电源电位VDD。
此后，控制波形VSaw开始下降。在控制波形VSaw下降到低于采样时段内所写入的信号电压VSig(信号电压VSig1)的定时，差分放大器15的输出端的电位(即，节点C的电位VC)被反转，以变为地电位GND。此外，在比较输出时段内，第四开关部16接通，而第五开关部17关断。藉此，使差分放大器15的输出端和反相器18的输入端电气性短路。由此，差分放大器15的输出端的电位(即，节点C的电位VC)被反相器18反转并作为PWM输出向电路输出端子OUT导出。
同样就根据实施方式2的上述比较器电路10B而言，如在根据实施方式1的比较器电路10A中，采用使用差分放大器15的电路构造，因此不出现故障(例如，因电源波动等产生的逻辑阈值的改变)。由此，可以减小电源波动等的影响，并且消除比较操作的精度误差。除此之外，在根据实施方式2的比较器电路10B中，可以获得以下作用和效果。
在根据实施方式2的比较器电路10B中采用根据实施方式1的比较器电路10A中信号电压VSig和控制波形VSaw的输入路径侧上所设置的电容部14设置在差分放大器15的反馈路径侧上的构造。藉此，对于生成信号电压VSig和控制波形VSaw的电路，不需要用于驱动具有寄生电容的电容部14的驱动能力。由此，可以降低该电路上的负荷。可以有助于提高操作速度并降低功耗。
同样地，在根据实施方式2的比较器电路10B中采用从输入路径侧去除根据实施方式1的比较器电路10A中信号电压VSig和控制波形VSaw的输入路径侧上所设置的第三开关部13的构造。藉此，与第三开关部13设置在信号电压VSig和控制波形VSaw的输入路径侧上的情况不同，电压在节点A的操作中不受限制。因此，可以确保信号电压VSig和控制波形VSaw的动态范围。另外，节点C的电位VC在从采样时段结束到控制波形VSaw的下降开始的时段内是电源电位VDD，因此电容部14的电容值不会根据第三开关部13的断态漏电流而改变。
上述根据实施方式1的比较器电路10A或根据实施方式2的比较器电路10B可以用作使用PWM驱动法的显示装置的像素中所设置的比较器电路或A/D转换电路的输入级处所设置的比较器电路。下文中，假定将根据实施方式1的比较器电路10A或根据实施方式2的比较器电路10B用作像素的比较器电路的显示装置是根据实施方式3的显示装置，并且将根据实施方式1的比较器电路10A或根据实施方式2的比较器电路10B用作输入级处的比较器电路的A/D转换电路是根据实施方式4的A/D转换电路，进行描述。
实施方式3
图5中示出了由根据实施方式3的显示装置中的发光部和驱动电路构成的像素等的概念图。图6中示出了构成根据实施方式3的显示装置的电路的概念图。要注意的是，为了简化附图，图6示出了3×5个像素。
根据实施方式3的显示装置被构造为使得各由发光部21和驱动发光部21的驱动电路22构成的多个像素(更具体地，子像素，这也同样适用于下文中)20以二维矩阵形式排列。具体地，多个像素20沿第一方向和第二方向以二维矩阵形式排列。像素群沿着第一方向被分割为P个像素块。根据实施方式1的显示装置还包括电压供给部101、扫描电路102、控制波形生成电路103以及图像信号输出电路104，作为用于驱动像素20的周边驱动部。
发光部21由发光二极管(LED)形成，并且包括连接到电源部的阳极。多个像素20的各个驱动电路22包括比较器电路23、电流源24以及发光部驱动晶体管TRDrv。发光部驱动晶体管TRDrv由例如N沟道晶体管形成。应当注意的是，发光部驱动晶体管TRDrv不限于N沟道晶体管。发光部驱动晶体管TRDrv包括连接到发光部21的阴极的漏极和经由电流源24连接到接地部(地面)的源极。
比较器电路23借助控制脉冲线PSL从控制波形生成电路103供给有具有锯齿波形的电压变化的控制波形(发光控制波形)VSaw。同时，比较器电路23借助数据线DTL从图像信号输出电路104供给有信号电压(发光强度信号)VSig。要注意的是，信号电压VSig具体地是用于控制像素20的发光状态(亮度)的视频信号电压。比较器电路23比较控制波形VSaw与基于信号电压VSig的电位并输出基于比较结果的预定电压(为方便起见，称为“第一预定电压”)。
电流源24从电压供给部101供给有基准电压VRef和基准电流IRef。电流源24基于基准电压VRef和基准电流IRef执行电压/电流转换，并生成恒定电流。发光部驱动晶体管TRDrv由从比较器电路23输出的第一预定电压来驱动，以从而供给给发光部21电流，并使发光电路部21发光。即，发光部驱动晶体管TRDrv构成根据比较器电路23的输出(差分放大器15的输出)供给给发光部21电流的电流供给部。基准电压VRef还供给给比较器电路23。即，基准电压VRef独立于对应于电流供给部(发光部驱动晶体管TRDrv)的电源部和接地部从电压供给部101供给给比较器电路23。
比较器电路23由上述根据实施方式1的比较器电路10A或根据实施方式2的比较器电路10B形成。在图1所示的比较器电路10A或图3所示的比较器电路10B中，选择性地接入信号电压VSig的第一开关部11是对借助数据线DTL从图像信号输出电路104供给的信号电压VSig进行采样并在像素20中写入信号电压VSig的信号写入开关。
各个像素20包括驱动电路22，该驱动电路22包括比较器电路23，因此根据实施方式3的显示装置使发光部21在根据基于信号电压VSig的电位的时间发光。换言之，显示装置采用PWM驱动发光部21的驱动法。该PWM驱动法具有可以减少发光部21的发光变化的优点。
图7示出了示出用于说明根据实施方式3的显示装置中的单个像素的操作的控制波形VSaw等的示意图。此外，图8中示意性地示出了向像素块供给多个控制波形VSaw。在后面描述的图8和图9中，为方便起见，控制波形VSaw的锯齿波形由三角形来指示。
根据实施方式3的显示装置是这样的显示装置：该显示装置被构造为使得各由发光部21和驱动发光部21的驱动电路22构成的多个像素20沿第一方向和第二方向以二维矩阵形式排列，并且像素群沿着第一方向被分割为P个像素块。然后，使从构成属于第一像素块的像素20的发光部21到构成属于第P个像素块的像素20的发光部21的发光部21对于各个像素块同时顺序发光。此外，当构成属于一些像素块的像素20的发光部21发光时，阻止构成属于剩余像素块的像素20的发光部21发光。
例如，假定一种画面的水平方向(第二方向)上的像素数是1920并且画面的垂直方向(第一方向)上的像素数是1080的全HD高清全彩显示装置。像素群沿着第一方向被分割为P个像素块。这里，作为示例，假定P＝6。由此，第一像素块包括第一行的像素群到第180行的像素群，第二像素块包括第181行的像素群到第360行的像素群，第三像素块包括第361行的像素群到第540行的像素群，第四像素块包括第541行的像素群到第720行的像素群，第五像素块包括第721行的像素群到第900行的像素群，并且第六像素块包括第901行的像素群到第1080行的像素群。
下文中，将描述第一像素块中的各个像素的操作。
【信号电压写入时段】
如实施方式1至实施方式3中所描述的，在图1中所示的比较器电路10A或图3中所示的比较器电路10B中，累积对应于数据线DTL的电位(即，基于信号电压VSig的电位)的电荷。换言之，电容部14保持基于信号电压VSig的电位。
这里，在第一像素块中，使沿第二方向排列的属于一列的所有像素(行方向像素群)中的驱动电路22(具体地，作为信号写入开关的第一开关部11，这同样适用于下文)同时进入工作状态。在第一像素块中，使沿第二方向排列的属于一列的所有像素(行方向像素群)中的驱动电路22同时进入工作状态的操作从沿第一方向排列的属于第一行的所有像素(第一行的行方向像素群)中的驱动电路22到属于最后一行(具体地，第180行)的所有像素(最后一行的行方向像素群)中的驱动电路22顺序执行。
【像素块发光时段】
在第一像素块中，当完成上述操作时，第一像素块从控制波形生成电路103供给有控制波形VSaw。即，使构成第一像素块中的所有像素20的驱动电路22(具体地，第一开关部11)同时进入工作状态。属于第一像素块的所有像素20中的发光部21发光。单个控制波形VSaw的电压的绝对值随着时间的流逝而减小(下降)，然后增大(上升)。基于随着时间的流逝而改变的控制波形VSaw的电压执行伽马校正。即，控制波形VSaw的电压的以时间为变量的变化率(微分值)的绝对值与常数2.2成比例。
在图7所示的示例中，在信号电压写入时段内，控制波形VSaw的电压等于或大于例如3伏特。由此，在信号电压写入时段内，比较器电路23(10A、10B)从输出部输出第二预定电压(低电平)，因此发光部驱动晶体管TRDrv截止。在像素块发光时段内，当控制波形VSaw的电压开始下降并且控制波形VSaw的锯齿波形电压达到基于信号电压VSig的电位时，比较器电路23(10A、10B)从输出部输出第一预定电压(高电平)。因此，使发光部驱动晶体管TRDrv导通。发光部21从电流供给线CSL供给有电流。发光部21发光。
控制波形VSaw的电压下降到大约一伏特，然后上升。当控制波形VSaw的电压超过控制波形VSaw的锯齿波形电压和基于信号电压VSig的电位时，比较器电路23(10A、10B)从输出部输出第二预定电压(低电平)。因此，使发光部驱动晶体管TRDrv截止，切断从电流供给线CSL向发光部21供给电流，并且发光部21停止发光(灭光)。即，仅在基于信号电压(发光强度信号)VSig的电位切断控制波形VSaw的锯齿波形时，可以使发光部21发光。发光部21此时的亮度取决于切断时间。
即，发光部21发光的时间基于由比较器电路23(10A、10B)的电容部14保持的电位和从控制波形生成电路103供给的控制波形VSaw的电压。伽马校正基于随着时间的流逝而改变的控制波形VSaw的锯齿波形电压而执行。即，控制波形VSaw的电压的以时间为变量的变化率的绝对值与常数2.2成比例。因此，需要设置用于伽马校正的电路。例如，可以想到一种使用具有线性锯齿波形电压(三角波形)的控制波形VSaw并使信号电压VSig与线性亮度信号的2.2次方成比例地变化的方法。然而，电压变化在低亮度下实际上非常小。特别地，为了经由数字处理实现这种电压变化，需要大量比特。由此，该方法无法被认为有效。
根据实施方式3的显示装置包括单个控制波形生成电路103。控制波形VSaw的电压的变化如图7示意性所示在低灰度部(低电压部分)处非常急剧。特别地，对该部分的控制波形VSaw的波形质量敏感。因此，需要考虑控制波形生成电路103中所生成的控制波形VSaw的变化。由此，根据实施方式3的显示装置包括单个控制波形生成电路103，因此控制波形生成电路103中所生成的控制波形VSaw实质上未出现变化。即，可以使整个显示装置在同一控制波形VSaw下发光，因此防止发光状态的变化。
此外，控制波形VSaw的电压的绝对值随着时间的流逝而减小，然后增大，因此可以使构成属于单个像素块的所有像素(更具体地，所有子像素)的发光部在同一定时发光。即，构成属于各个像素块的所有像素的发光部的发光时间中心可以彼此对齐(使得彼此相同)。由此，可以可靠地防止另外由于列方向像素群中的发光延迟而产生的图像中的纵线(纵条纹)。
在根据实施方式3的显示装置中，基于多个控制波形VSaw，发光部21多次发光。另外，发光部21基于各具有供给给驱动电路22的锯齿波形的电压变化的多个控制波形VSaw和基于信号电压VSig的电位而多次发光。另外，在控制波形生成电路103中，发光部21基于多个控制波形VSaw多次发光。多个控制波形VSaw的时间间隔恒定。具体地，在根据实施方式3的显示装置中，在像素块发光时段内，向构成各个像素块的所有像素20发送四个控制波形VSaw，并且各个像素20发光四次。
如图8示意性所示，在根据实施方式3的显示装置中，在一个显示帧中，十二个控制波形VSaw供给给六个像素块。供给给一个显示帧中的驱动电路22的控制波形VSaw的数量少于一个显示帧中的控制波形VSaw的数量。另外，在控制波形生成电路103中，供给给一个显示帧中的驱动电路22的控制波形VSaw的数量少于一个显示帧中的控制波形VSaw的数量。具体地，在图8所示的示例中，一个显示帧中的控制波形VSaw的数量是十二个，而供给给一个显示帧中的驱动电路22的控制波形VSaw的数量是四个。关于邻接的像素块，两个控制波形VSaw彼此交叠。换言之，使两个邻接的像素块同时进入发光状态。此外，使第一像素块和最后一个像素块这两者同时进入发光状态。该形式可以以以下方式来实现。具体地，在一个显示帧中生成一系列控制波形VSaw。然后，当阻止构成属于一个像素块的像素20的发光部21发光时，屏蔽该一系列控制波形VSaw的一部分，并且构成属于一个像素块的像素20的驱动电路22未供给有控制波形VSaw。具体地，例如，使用复用器，仅需要从一个显示帧中的一系列控制波形VSaw取出一部分(四个连续的控制波形VSaw)并将其供给给驱动电路22。
即，根据实施方式3的控制波形生成电路103在被构造为使得多个像素20沿第一方向和第二方向以二维矩阵形式排列并且像素群沿着第一方向被分割为P个像素块的显示装置中是生成用于控制驱动电路22的、具有锯齿波形的电压变化的控制波形VSaw的控制脉冲生成电路。当控制波形生成电路103从构成属于第一像素块的像素20的驱动电路22到构成属于第P个像素块的像素20的驱动电路22对于各个像素块同时顺序供给控制波形VSaw并向构成属于一些像素块的像素20的驱动电路22供给控制波形VSaw时，控制波形生成电路103不向构成属于剩余像素块的像素20的驱动电路22供给控制波形VSaw。这里，当控制波形生成电路103在一个显示帧中生成一系列控制波形VSaw并阻止构成属于一个像素块的像素20的发光部21发光时，控制波形生成电路103不屏蔽该一系列控制波形VSaw的一部分，并且不向构成属于一个像素块的像素20的驱动电路22供给控制波形VSaw。
更具体地，如图10的概念图所示，在控制波形生成电路103中，存储器31中所存储的控制波形VSaw的波形数据由控制器32读出，并且所读出的波形数据向D/A转换器33发送。然后，波形数据由D/A转换器33转换为电压，并且低通滤波器34对电压进行积分。这样，制作成具有2.2次幂曲线的控制波形VSaw。
控制波形VSaw经由放大器35分配给多个(实施方式3中为6个)复用器36。在控制器32的控制下，复用器仅使该一系列控制波形VSaw中需要的部分通过，而屏蔽其他部分。这样，制作成所期望的控制波形群(具体地，各由四个连续的控制波形VSaw形成的六个控制波形群)。要注意的是，控制波形群源于单个锯齿波形，因此可以可靠地防止生成控制波形生成电路103中的控制波形VSaw时的变化。
信号电压写入时段和像素块发光时段中的上述操作从第一像素块到第六像素块顺序执行。即，如图8所示，使从构成属于第一像素块的像素20的发光部21到构成属于第P个像素块的像素20的发光部21的发光部21对于各个像素块顺序发光。另外，当使构成属于一些像素块的像素20的发光部21发光时，阻止构成属于剩余像素块的像素20的发光部21发光。要注意的是，在一个显示帧中，任意一个像素块总发光。
附带提一下，在一个显示帧时段开始时的第一时段内在停止所有像素的发光的状态下，在所有像素中写入视频信号电压并且在第二时段内在由像素中所写的视频信号电压确定的至少一个发光时段内使所有像素的发光部发光的传统驱动法具有以下问题。即，视频信号在很多情况下在一个显示帧的整个时间均匀地发送。由此，在电视接收系统中，如果垂直消隐间隔应用于第二时段，则还可想到一种使所有像素同时发光的方法。然而，垂直消隐间隔通常是相当于一个显示帧的大约4％的时长。因此，显示装置的发光效率非常低。此外，为了在第一时段内在所有的像素中写入在一个显示帧的整个范围发送的视频信号，需要准备大信号缓冲器。另外，为了以等于或高于所传送的视频信号的速率的速度向像素发送视频信号，需要设计信号发送电路。另外，使所有像素在第二时段内同时发光，这导致发光功率在短时间内集中。由此，还存在电源设计变难的问题。
与此相反，在根据实施方式3的显示装置中，当使构成属于一些像素块(例如，第一和第二像素块)的像素20的发光部21发光时，使构成属于剩余像素块(例如，第三至第六像素块)的像素20的发光部21发光。由此，在驱动根据PWM驱动法的显示装置时，可以延长发光时段并提高发光效率。
另外，不必在特定时段内同时在所有像素20中写入一个显示帧的整个范围发送的视频信号。换言之，如在传统显示装置中，仅需要对于各个行方向像素群顺序写入一个显示帧的整个范围发送的视频信号。由此，不必准备大信号缓冲器。此外，也不必设计用于以等于或高于所传送的视频信号的速率的速度向像素发送视频信号的信号发送电路。
另外，在像素的发光时段内，不使所有像素20同时发光。即，例如，当使构成属于第一和第二像素块的像素的发光部发光时，不使构成属于第三至第六像素块的像素的发光部发光。由此，防止发光功率在短时间内集中，并且电源设计变容易。
图9示意性地示出了向实施方式3的显示装置的修改例中的像素块供给多个控制波形VSaw。在该示例中，假定P＝5。由此，第一像素块包括第一行的像素群到第216行的像素群，第二像素块包括第217行的像素群到第432行的像素群，第三像素块包括第433行的像素群到第648行的像素群，第四像素块包括第649行的像素群到第864行的像素群，并且第五像素块包括第865行的像素群到第1080行的像素群。
同样在图9所示的示例中，在像素块发光时段内，四个控制波形VSaw向构成各个像素块的所有像素20发送，并且各个像素20发光四次。在一个显示帧中，十二个控制波形VSaw供给给五个像素块。供给给一个显示帧中的驱动电路22的控制波形VSaw的数量少于一个显示帧中的控制波形VSaw的数量。具体地，同样在图9所示的示例中，一个显示帧中的控制波形VSaw的数量是十二个，并且供给给一个显示帧中的驱动电路22的控制波形VSaw的数量是四个。应当注意的是，与图8所示的示例不同，不发光的像素块存在于一个显示帧中。关于邻接的像素块，三个控制波形VSaw彼此交叠。在五个像素块中，至多四个像素块的发光状态彼此交叠。这样，与图8所示的示例相比，使更大量的像素块同时进入发光状态，因此可以进一步提高图像显示质量。
通过在根据上述PWM驱动法驱动发光部21发光的显示装置中将根据实施方式1的比较器电路10A或根据实施方式2的比较器电路10B用作各个像素20中所设置的比较器电路23，可以获得以下作用和效果。
即，在使用PWM驱动法的显示装置中，如果精度误差由于电源波动等而出现在比较器电路23的比较操作中，则无法在对应于信号电压VSig的大小的发光时间驱动发光部21，因此无法获得所期望的亮度(即，对应于信号电压VSig的大小的亮度)。然而，根据实施方式1的比较器电路10A或根据实施方式2的比较器电路10B可以减小电源波动等的影响并消除比较操作的精度误差。由此，即使出现电源波动等，也可以获得对应于信号电压VSig的大小的亮度(即，所期望的显示图像)。
特别地，在像素20不形成在诸如玻璃基板等的绝缘体上而形成在诸如硅等的半导体上的情况下，各个晶体管不包括源/栅/漏三个端子，而包括源/栅/漏/背栅(基极)四个端子。在N沟道晶体管用作构成各个像素20的晶体管的情况下，背栅连接到地面。在P沟道晶体管用作构成各个像素20的晶体管的情况下，背栅连接到电源。
这样，在像素20形成在半导体上的情况下，例如，如果大电流在驱动发光部21发光时以像素行为单位流入到多个像素20的发光部驱动晶体管TRDrv中，则可以改变电源或地面的电位。然而，通过将根据实施方式1的比较器电路10A或根据实施方式2的比较器电路10B用作比较器电路23，可以在比较器电路23中减小上述电源波动的影响并精确地执行比较操作。由此，实施方式1或实施方式2的技术特别是在应用于像素20形成在半导体上的、使用PWM驱动法的显示装置时有用。
实施方式4
接着，将描述使用根据实施方式1的比较器电路10A或根据实施方式2的比较器电路10B作为A/D转换电路的输入级处所设置的比较器电路的实施方式4。在实施方式4中，假定将例示根据实施方式1的比较器电路10A或根据实施方式2的比较器电路10B用作列并行A/D转换系统的固态摄像装置中的A/D转换电路的情况来进行描述。
图11是示意性地示出了根据实施方式4的固态摄像装置(例如，作为一个X-Y地址型固态摄像装置的CMOS图像传感器)的构造的系统构造图。这里，CMOS图像传感器是指通过应用或部分使用CMOS工艺而制造的图像传感器。
【系统构造】
如图11所示，根据实施方式4的CMOS图像传感器包括被构造为使得多个像素40以二维矩阵形式排列的像素阵列部51、驱动像素阵列部51的各个像素40的周边驱动系统以及信号处理系统。在该示例中，作为周边驱动系统以及信号处理系统，设置例如行扫描单元52、电流源部53、列处理单元54、参考信号生成器55、列扫描单元56、水平输出线57以及定时控制单元58。驱动系统和信号处理系统集成在与像素阵列部51相同的半导体基板(芯片)上。
在该系统构造中，定时控制单元58基于主时钟MCK生成充当行扫描单元52、列处理单元54、参考信号生成器55、列扫描单元56等的操作的基准的时钟信号CK、控制信号CS1至CS3等。由定时控制单元58生成的时钟信号CK、控制信号CS1至CS3等供给给行扫描单元52、列处理单元54、参考信号生成器55、列扫描单元56等，作为用于行扫描单元52、列处理单元54、参考信号生成器55、列扫描单元56等的驱动信号。
像素阵列部51具有各生成并累积根据接收光量的光电荷的像素40沿行方向和列方向(即，以二维矩阵形式)排列的构造。这里，行方向是指像素行的像素的排列方向(即，水平方向)，而列方向是指像素列的像素的排列方向(即，垂直方向)。
在该像素阵列部51中，对于矩阵形式的像素排列，行控制线61(611至61n)对于各个像素行沿着行方向布线，而列信号线62(621至62m)对于各个像素列沿着列方向布线。行控制线61发送用于从像素40读出信号时进行控制的控制信号。虽然图11示出了行控制线61作为单个布线，但不限于一个。行控制线611至61n的端部连接到对应于行扫描单元52的列的输出端。列信号线621至62m连接到电流源531至53m。
行扫描单元52由移位寄存器、地址解码器等构成，并以行为单位等同时驱动像素阵列部51的像素40。即，行扫描单元52连同控制行扫描单元52的定时控制单元58一起构成驱动像素阵列部51的各个像素40的驱动单元。附图中未示出该行扫描单元52的具体构造。通常，行扫描单元52包括读出扫描系统和扫出扫描系统这两个扫描系统。
为了从像素40读出信号，读出扫描系统以行为单位选择性地顺序扫描像素阵列部51的像素40。从像素40读出的信号是模拟信号。扫出扫描系统在读出扫描之前对应于快门速度的时间对由读出扫描系统执行读出扫描的读出行执行扫出扫描。由扫出扫描系统进行的扫出扫描从读出行的像素40的光电转换部扫出不需要的电荷，使得重置光电转换部。通过扫出扫描系统扫出(重置)不需要的电荷，执行所谓的电子快门操作。这里，电子快门操作是指从光电转换部去除光电荷并开始新曝光(开始光电荷的累积)的操作。
由读出扫描系统在读出操作中读出的信号对应于在之前的读出操作或电子快门操作之后接收到的光量。从之前的读出操作的读出定时或电子快门操作的扫出定时到当前读出操作的读出定时的时段是像素40中的光电荷的曝光时段。
列处理单元54包括A/D转换电路63(631至63m)，该A/D转换电路63(631至63m)被设置为对于例如像素阵列部51的各个像素列(即，对于各个列信号线62(621至62m))具有一一对应关系。A/D转换电路63(631至63m)将对于各个列借助列信号线621至62m从像素阵列部51的像素40输出的模拟信号(像素信号)转换为数字信号。
参考信号生成器55生成具有斜坡波形的所谓的参考信号VRef，该参考信号VRef的电压值随时间的流逝以阶梯方式变化。参考信号生成器55可以通过使用例如D/A(数字/模拟)转换电路来构造。要注意的是，参考信号生成器55不限于具有使用D/A转换电路的构造。
在从定时控制单元58供给的控制信号CS1的控制下，参考信号生成器55基于从定时控制单元58供给的时钟信号CK来生成斜波的参考信号VRef。参考信号生成器55向列处理单元54的A/D转换电路631至63m供给所生成的参考信号VRef。
A/D转换电路631至63m都具有相同的构造。这里，例示A/D转换电路63m，描述其具体构造。A/D转换电路63m包括比较器电路71、计数手段(例如，升/降计数器(图中被指示为“U/D计数器”)72)、转换开关73以及存储装置74。
比较器电路71将对应于从像素阵列部51的第n列的像素40输出的像素信号的列信号线62m的信号电压VOut与从参考信号生成器55供给的斜波的参考信号VRef进行比较。关于比较器电路71，例如，输出Vco在参考信号VRef大于信号电压VOut时为低电平，并且输出Vco在参考信号VRef等于或小于信号电压VOut时为高电平。
升/降计数器72为异步计数器。在从定时控制单元58供给的控制信号CS2的控制下，升/降计数器72在与参考信号生成器55供给有时钟信号CK的同一时间从定时控制单元58供给有时钟信号CK。升/降计数器72与时钟信号CK同步地执行降计数或升计数，以从而测量从比较器电路71处的比较操作的开始到比较操作的结束的比较时段。
在从定时控制单元58供给的控制信号CS3的控制下，使转换开关73在升/降计数器72完成特定行像素40的计数操作时，进入接通(闭合)状态。转换开关73将升/降计数器72的计数结果切换至存储装置74。
这样，对于对各个像素列借助列信号线621至62m从像素阵列部51的像素40供给的模拟信号，在A/D转换电路63(631至63m)中由各个比较器电路71首先执行比较操作。然后，在升/降计数器72中，执行从比较器电路71处的比较操作的开始到比较操作的结束的计数操作。由此，模拟信号被转换为数字信号并存储在存储装置74中。
列扫描单元56由移位寄存器、地址解码器等构成，并且控制列处理单元54中的A/D转换电路631至63m的列地址和列扫描。在列扫描单元56的控制下，由A/D转换电路631至63m进行A/D转换的数字信号由水平输出线57顺序读出并借助水平输出线57输出为成像数据。
要注意的是，在上述构造示例中，例示A/D转换电路63被设置为对于各个列信号线62具有一一对应关系的构造，进行列处理单元54的描述。然而，它们不限于一一对应关系的排列。例如，也可以采用与多个像素列共享单个A/D转换电路63并且在多个像素列中以时分方式使用单个A/D转换电路63的构造。
【像素构造】
图12示出了像素40的构造的示例。如图12所示，根据该构造示例的像素40包括例如光电二极管41，作为光电转换部。除了光电二极管41之外，像素40包括例如，电荷/电压转换部42、转移晶体管(转移栅部)43、重置晶体管44、放大晶体管45以及选择晶体管46。
要注意的是，例如N沟道MOS晶体管用作转移晶体管43、重置晶体管44、放大晶体管45以及选择晶体管46。应当注意的是，转移晶体管43、重置晶体管44、放大晶体管45以及选择晶体管46的所例示的导电组合仅是示例，并且不限于这种组合。
对于该像素40，作为上述行控制线61(611至61n)，多个控制线对于同一像素行的像素共同布线。在图12中，为了简化附图，省略多个控制线的例示。多个控制线以像素行为单位连接到对应于像素行的、行扫描单元52的输出端。行扫描单元52向多个控制线适当地输出转移信号TRG、重置信号RST以及选择信号SEL。
光电二极管41包括连接到负侧电源(例如，地面)的阳极，并且将接收到的光光电地转换为具有对应于光量的电荷量的光电荷(这里，光电子)并累积光电荷。光电二极管41的阴极经由转移晶体管43电连接到放大晶体管45的栅极。
电连接到放大晶体管45的栅极的区域是将电荷转换为电压的电荷/电压转换部42。下文中，电荷/电压转换部42将称为FD(流动扩散区域/杂质扩散区域)部42。
转移晶体管43连接在光电二极管41的阴极与FD部42之间。转移晶体管43的栅极从行扫描单元13供给有在高电平(例如，VDD电平)变为有源(下文中，称为“高有源”)的转移信号TRG。响应于转移信号TRG使转移晶体管43进入导通状态，并且转移晶体管43向FD部42转移由光电二极管41光电转换并累积的光电荷。
重置晶体管44包括连接到重置电源VRST的漏极和连接到FD部42的源极。重置晶体管44的栅极从行扫描单元52供给有高有源重置信号RST。响应于重置信号RST使重置晶体管44进入导通状态，并且重置晶体管44通过向重置电源VRST丢弃FD部42的电荷来重置FD部42。
放大晶体管45包括连接到FD部42的栅极和连接到像素电源VDD的漏极。放大晶体管45充当作为读出经由光电二极管41处的光电转换获得的信号的读出电路的源随器的输入单元。即，放大晶体管45包括经由选择晶体管46连接到列信号线22的源极，以从而连同连接到列信号线22的一端的电流源53(531至53m)一起构成源随器。
例如，选择晶体管46包括连接到放大晶体管45的源极的漏极和连接到列信号线62的源极。选择晶体管46的栅极从行扫描单元52供给有高有源选择信号SEL。响应于选择信号SEL使选择晶体管46进入导通状态。由此，选择像素40，并且向列信号线62发送从放大晶体管45输出的信号。
要注意的是，选择晶体管46也可以采取连接在像素电源VDD与放大晶体管45的漏极之间的电路构造。此外，像素40不限于具有上述4Tr-像素构造的像素。例如，像素40可以是具有省略选择晶体管46并且放大晶体管45具有选择晶体管46的功能的3Tr-像素构造的像素。
在如上所述的列并行A/D转换系统的CMOS图像传感器中，根据实施方式1的比较器电路10A或根据实施方式2的比较器电路10B可以用作A/D转换电路63(631至63m)的输入级处的各个比较器电路71。
在列并行A/D转换系统的CMOS图像传感器中，如果精度误差由于电源波动等而出现在比较器电路71的比较操作中，则无法获得对应于像素40的信号电压VOut的大小的成像数据。因此，无法获得期望的所捕捉图像。然而，根据实施方式1的比较器电路10A或根据实施方式2的比较器电路10B可以减小电源波动等的影响并消除比较操作的精度误差，因此即使出现电源波动等，也可以获得对应于信号电压VSig的大小的成像数据(即，期望的所捕捉图像)。
要注意的是，在该实施方式中，根据实施方式1的比较器电路10A或根据实施方式2的比较器电路10B用作列并行A/D转换系统的CMOS图像传感器中的A/D转换电路63的输入级处的各个比较器电路71，但不限于此。即，根据实施方式1的比较器电路10A或根据实施方式2的比较器电路10B可以用作单个A/D转换电路的输入级处的比较器电路，或者可以在使用A/D转换电路的各种电子电路中用作A/D转换电路的输入级处的比较器电路。
应当注意的是，本公开还可以采取以下构造。
【A01】<<比较器电路……第一方面>>
一种比较器电路，该比较器电路包括：
第一开关部，该第一开关部选择性地接入信号电压；
第二开关部，该第二开关部选择性地接入控制波形；
电容部，该电容部包括连接到该第一开关部和该第二开关部的各个输出端的一端；
差分放大器，该差分放大器包括连接到该电容部的另一端的反相输入端和供给有基准电压的非反相输入端；以及
第三开关部，该第三开关部选择性地使该差分放大器的该反相输入端和输出端短路。
【A02】根据【A01】的比较器电路，
其中，该基准电压是固定电压。
【A03】根据【A01】或【A02】的比较器电路，
其中，该控制波形具有锯齿波形的电压变化。
【A04】根据【A01】至【A03】中任意一项的比较器电路，其中，
该第一开关部和该第三开关部由具有相同相位的开关控制脉冲来驱动，并且
该第二开关部由具有与该第一开关部和该第三开关部的相位相反的相位的开关控制脉冲来驱动。
【A05】根据【A01】至【A04】中任意一项的比较器电路，还包括：
电流供给部，该电流供给部连接到该差分放大器的该输出端并根据该差分放大器的输出供给电流，
其中，独立于对应于该电流供给部的电源部和接地部供给该基准电压。
【B01】<<比较器电路……第二方面>>
一种比较器电路，该比较器电路包括：
第一开关部，该第一开关部选择性地接入信号电压；
第二开关部，该第二开关部选择性地接入控制波形；
差分放大器，该差分放大器包括连接到该第一开关部和该第二开关部的各个输出端的非反相输入端；
电容部，该电容部包括连接到该差分放大器的反相输入端的一端和供给有基准电压的另一端；以及
第三开关部，该第三开关部选择性地使该差分放大器的该反相输入端和输出端短路。
【B02】根据【B01】的比较器电路，
其中，该基准电压是固定电压。
【B03】根据【B01】或【B02】的比较器电路，
其中，该控制波形具有锯齿波形的电压变化。
【B04】根据【B01】至【B03】中任意一项的比较器电路，其中，
该第一开关部和该第三开关部由具有相同相位的开关控制脉冲来驱动，并且
该第二开关部由具有与该第一开关部和该第三开关部的相位相反的相位的开关控制脉冲来驱动。
【B05】根据【B01】至【B04】中任意一项的比较器电路，还包括：
电流供给部，该电流供给部连接到该差分放大器的该输出端并根据该差分放大器的输出供给电流，
其中，独立于对应于该电流供给部的电源部和接地部供给该基准电压。
【C01】<<A/D转换电路……对应于根据第一方面的比较器电路>>
一种A/D转换电路，该A/D转换电路包括：
第一开关部，该第一开关部选择性地接入信号电压；
第二开关部，该第二开关部选择性地接入控制波形；
电容部，该电容部包括连接到该第一开关部和该第二开关部的各个输出端的一端；
差分放大器，该差分放大器包括连接到该电容部的另一端的反相输入端和供给有基准电压的非反相输入端；以及
第三开关部，该第三开关部选择性地使该差分放大器的该反相输入端和输出端短路。
【C02】根据【C01】的A/D转换电路，
其中，该基准电压是固定电压。
【C03】根据【C01】或【C02】的A/D转换电路，
其中，该控制波形具有锯齿波形的电压变化。
【C04】根据【C01】至【C03】中任意一项的A/D转换电路，其中，
该第一开关部和该第三开关部由具有相同相位的开关控制脉冲来驱动，并且
该第二开关部由具有与该第一开关部和该第三开关部的相位相反的相位的开关控制脉冲来驱动。
【C05】根据【C01】至【C04】中任意一项的A/D转换电路，还包括：
电流供给部，该电流供给部连接到该差分放大器的该输出端并根据该差分放大器的输出供给电流，
其中，独立于对应于该电流供给部的电源部和接地部供给该基准电压。
【D01】<<A/D转换电路……对应于根据第二方面的比较器电路>>
一种A/D转换电路，该A/D转换电路包括：
第一开关部，该第一开关部选择性地接入信号电压；
第二开关部，该第二开关部选择性地接入控制波形；
差分放大器，该差分放大器包括连接到该第一开关部和该第二开关部的各个输出端的非反相输入端；
电容部，该电容部包括连接到该差分放大器的反相输入端的一端和供给有基准电压的另一端；以及
第三开关部，该第三开关部选择性地使该差分放大器的该反相输入端和输出端短路。
【D02】根据【D01】的A/D转换电路，
其中，该基准电压是固定电压。
【D03】根据【D01】或【D02】的A/D转换电路，
其中，该控制波形具有锯齿波形的电压变化。
【D04】根据【D01】至【D03】中任意一项的A/D转换电路，其中，
该第一开关部和该第三开关部由具有相同相位的开关控制脉冲来驱动，并且
该第二开关部由具有与该第一开关部和该第三开关部的相位相反的相位的开关控制脉冲来驱动。
【D05】根据【D01】至【D04】中任意一项的A/D转换电路，还包括：
电流供给部，该电流供给部连接到该差分放大器的该输出端并根据该差分放大器的输出供给电流，
其中，独立于对应于该电流供给部的电源部和接地部供给该基准电压。
【E01】<<显示装置……第一方面>>
一种被构造为使得各由发光部和驱动该发光部的驱动电路构成的多个像素以二维矩阵形式排列的显示装置，该驱动电路包括：
比较器电路，该比较器电路比较信号电压与控制波形；和
驱动晶体管，该驱动晶体管根据该比较器电路的输出驱动该发光部，该比较器电路包括：
第一开关部，该第一开关部选择性地接入信号电压；
第二开关部，该第二开关部选择性地接入控制波形；
电容部，该电容部包括连接到该第一开关部和该第二开关部的各个输出端的一端；
差分放大器，该差分放大器包括连接到该电容部的另一端的反相输入端和供给有基准电压的非反相输入端；以及
第三开关部，该第三开关部选择性地使该差分放大器的该反相输入端和输出端短路。
【E02】根据【E01】的显示装置，其中，
该多个像素沿第一方向和第二方向以该二维矩阵形式排列，并且像素群沿着该第一方向被分割为P个像素块，并且
使从构成属于第一像素块的该像素的该发光部到构成属于第P个像素块的该像素的该发光部的发光部对于各个像素块同时顺序发光，并且，当使构成一些像素块的像素的发光部发光时，阻止构成属于剩余像素块的像素的发光部发光。
【E03】根据【E01】或【E02】的显示装置，
其中，该发光部基于多个控制波形多次发光。
【E04】根据【E01】至【E03】中任意一项的显示装置，
其中，供给给一个显示帧中的驱动电路的控制波形的数量少于一个显示帧中的控制波形的数量。
【E05】根据【E01】至【E04】中任意一项的显示装置，
其中，该多个像素形成在半导体上。
【E06】根据【E01】至【E05】中任意一项的显示装置，
其中，任意一个像素块在一个显示帧中总发光。
【E07】根据【E01】至【E06】中任意一项的显示装置，
其中，不发光的像素块存在于一个显示帧中。
【E08】根据【E01】至【E07】中任意一项的显示装置，还包括：
控制脉冲生成电路，该控制脉冲生成电路生成具有锯齿波形的电压变化的控制脉冲。
【E09】根据【E01】至【E08】中任意一项的显示装置，
其中，控制脉冲的电压的绝对值随着时间的流逝而增大，然后减小。
【E10】根据【E09】的显示装置，
其中，基于随着时间的流逝而改变的控制脉冲的电压执行伽马校正。
【E11】根据【E10】的显示装置，
其中，控制脉冲的电压的以时间为变量的变化率的绝对值与常数2.2成比例。
【E12】根据【E01】至【E11】中任意一项的显示装置，
其中，发光部由发光二极管构成。
【E13】根据【E01】至【E12】中任意一项的显示装置，
其中，基准电压是不受电源波动影响的固定电压。
【E14】根据【E01】至【E13】中任意一项的显示装置，
其中，控制波形具有锯齿波形的电压变化。
【E15】根据【E01】至【E14】中任意一项的显示装置，其中，
该第一开关部和该第三开关部由具有相同相位的开关控制脉冲来驱动，并且
该第二开关部由具有与该第一开关部和该第三开关部的相位相反的相位的开关控制脉冲来驱动。
【E16】根据【E01】至【E15】中任意一项的显示装置，还包括：
电流供给部，该电流供给部连接到该差分放大器的该输出端并根据该差分放大器的输出供给电流，
其中，独立于对应于该电流供给部的电源部和接地部供给该基准电压。
【F01】<<显示装置……第二方面>>
一种被构造为使得各由发光部和驱动该发光部的驱动电路构成的多个像素以二维矩阵形式排列的显示装置，该驱动电路包括：
比较器电路，该比较器电路比较信号电压与控制波形；和
驱动晶体管，该驱动晶体管根据该比较器电路的输出驱动该发光部，该比较器电路包括：
第一开关部，该第一开关部选择性地接入信号电压；
第二开关部，该第二开关部选择性地接入控制波形；
差分放大器，该差分放大器包括连接到该第一开关部和该第二开关部的各个输出端的非反相输入端；
电容部，该电容部包括连接到该差分放大器的反相输入端的一端和供给有基准电压的另一端；以及
第三开关部，该第三开关部选择性地使该差分放大器的该反相输入端和输出端短路。
【F02】根据【F01】的显示装置，其中，
该多个像素沿第一方向和第二方向以该二维矩阵形式排列，并且像素群沿着该第一方向被分割为P个像素块，并且
使从构成属于第一像素块的该像素的该发光部到构成属于第P个像素块的该像素的该发光部的该发光部对于各个像素块同时顺序发光，并且，当使构成一些像素块的像素的发光部发光时，阻止构成属于剩余像素块的像素的发光部发光。
【F03】根据【F01】或【F02】的显示装置，
其中，该发光部基于多个控制波形多次发光。
【F04】根据【F01】至【F03】中任意一项的显示装置，
其中，供给给一个显示帧中的该驱动电路的控制波形的数量少于该一个显示帧中的控制波形的数量。
【F05】根据【F01】至【F04】中任意一项的显示装置，
其中，该多个像素形成在半导体上。
【F06】根据【F01】至【F05】中任意一项的显示装置，
其中，任意一个像素块在一个显示帧中总发光。
【F07】根据【F01】至【F06】中任意一项的显示装置，
其中，不发光的像素块存在于一个显示帧中。
【F08】根据【F01】至【F07】中任意一项的显示装置，还包括：
控制脉冲生成电路，该控制脉冲生成电路生成具有锯齿波形的电压变化的控制脉冲。
【F09】根据【F01】至【F08】中任意一项的显示装置，
其中，控制脉冲的电压的绝对值随着时间的流逝而增大，然后减小。
【F10】根据【F09】的显示装置，
其中，基于随着时间的流逝而改变的控制脉冲的电压执行伽马校正。
【F11】根据【F10】的显示装置，
其中，控制脉冲的电压的以时间为变量的变化率的绝对值与常数2.2成比例。
【F12】根据【F01】至【F11】中任意一项的显示装置，
其中，发光部由发光二极管构成。
【F13】根据【F01】至【F12】中任意一项的显示装置，
其中，基准电压是不受电源波动影响的固定电压。
【F14】根据【F01】至【F13】中任意一项的显示装置，
其中，控制波形具有锯齿波形的电压变化。
【F15】根据【F01】至【F14】中任意一项的显示装置，其中，
该第一开关部和该第三开关部由具有相同相位的开关控制脉冲来驱动，并且
该第二开关部由具有与该第一开关部和该第三开关部的相位相反的相位的开关控制脉冲来驱动。
【F16】根据【F01】至【F15】中任意一项的显示装置，还包括：
电流供给部，该电流供给部连接到该差分放大器的该输出端并根据该差分放大器的输出供给电流，
其中，独立于对应于该电流供给部的电源部和接地部供给该基准电压。
附图标记的描述
10A、10B：比较器电路
11：第一开关部
12：第二开关部
13：第三开关部
14：电容部
15：差分放大器
16：第四开关部
17：第五开关部
20：像素
21：发光部
22：驱动电路
23：比较器电路
24：电流源
31：存储器
32：控制器
33：D/A转换器
34：低通滤波器
35：放大器
36：复用器
40：像素
41：光电二极管
42：电荷/电压转换部
43：转移晶体管(转移栅部)
44：重置晶体管
45：放大晶体管
46：选择晶体管
51：像素阵列部
52：行扫描单元
53：电流源部
54：列处理单元
55：参考信号生成器
56：列扫描单元
57：水平输出线
58：定时控制单元
61(611至61n)：行控制线
62(621至62m)：列信号线
63(631至63m)：A/D转换电路
71：比较器电路
72：升/降计数器
73：转换开关
74：存储装置
101：电压供给部
102：扫描电路
103：控制波形生成电路
104：图像信号输出电路
IN1、IN2：电路输入端子
OUT：电路输出端子
Φ1、Φ2：开关控制脉冲
TRDrv：发光部驱动晶体管

Claims (21)

1.一种比较器电路，该比较器电路包括：
第一开关部，该第一开关部选择性地接入信号电压；
第二开关部，该第二开关部选择性地接入控制波形；
电容部，该电容部包括连接到所述第一开关部和所述第二开关部的各个输出端的一端；
差分放大器，该差分放大器包括连接到所述电容部的另一端的反相输入端和供给有基准电压的非反相输入端；以及
第三开关部，该第三开关部选择性地使所述差分放大器的所述反相输入端和输出端短路。
2.根据权利要求1所述的比较器电路，
其中，所述基准电压是固定电压。
3.根据权利要求1所述的比较器电路，
其中，所述控制波形具有锯齿波形的电压变化。
4.根据权利要求1所述的比较器电路，其中，
所述第一开关部和所述第三开关部由具有相同相位的开关控制脉冲来驱动，并且
所述第二开关部由具有与所述第一开关部和所述第三开关部的相位相反的相位的开关控制脉冲来驱动。
5.根据权利要求1所述的比较器电路，还包括：
电流供给部，该电流供给部连接到所述差分放大器的所述输出端并根据所述差分放大器的输出供给电流，
其中，独立于对应于所述电流供给部的电源部和接地部供给所述基准电压。
6.一种比较器电路，该比较器电路包括：
第一开关部，该第一开关部选择性地接入信号电压；
第二开关部，该第二开关部选择性地接入控制波形；
差分放大器，该差分放大器包括连接到所述第一开关部和所述第二开关部的各个输出端的非反相输入端；
电容部，该电容部包括连接到所述差分放大器的反相输入端的一端和供给有基准电压的另一端；以及
第三开关部，该第三开关部选择性地使所述差分放大器的所述反相输入端和输出端短路。
7.根据权利要求6所述的比较器电路，
其中，所述基准电压是固定电压。
8.根据权利要求6所述的比较器电路，
其中，所述控制波形具有锯齿波形的电压变化。
9.根据权利要求6所述的比较器电路，其中，
所述第一开关部和所述第三开关部由具有相同相位的开关控制脉冲来驱动，并且
所述第二开关部由具有与所述第一开关部和所述第三开关部的相位相反的相位的开关控制脉冲来驱动。
10.根据权利要求6所述的比较器电路，还包括：
电流供给部，该电流供给部连接到所述差分放大器的所述输出端并根据所述差分放大器的输出供给电流，
其中，独立于对应于所述电流供给部的电源部和接地部供给所述基准电压。
11.根据权利要求1所述的A/D转换电路。
12.一种被构造为使得各由发光部和驱动所述发光部的驱动电路构成的多个像素以二维矩阵形式排列的显示装置，所述驱动电路包括：
比较器电路，该比较器电路比较信号电压与控制波形；和
驱动晶体管，该驱动晶体管根据所述比较器电路的输出驱动所述发光部，所述比较器电路包括：
第一开关部，该第一开关部选择性地接入信号电压；
第二开关部，该第二开关部选择性地接入控制波形；
电容部，该电容部包括连接到所述第一开关部和所述第二开关部的各个输出端的一端；
差分放大器，该差分放大器包括连接到所述电容部的另一端的反相输入端和供给有基准电压的非反相输入端；以及
第三开关部，该第三开关部选择性地使所述差分放大器的所述反相输入端和输出端短路。
13.根据权利要求12所述的显示装置，其中，
所述多个像素沿第一方向和第二方向以二维矩阵形式排列，并且像素群沿着所述第一方向被分割为P个像素块，并且
使从构成属于第一像素块的所述像素的所述发光部到构成属于第P个像素块的所述像素的所述发光部的所述发光部对于各个像素块同时顺序发光，并且，当使构成一些像素块的像素的所述发光部发光时，阻止构成属于剩余像素块的所述像素的所述发光部发光。
14.根据权利要求12所述的显示装置，
其中，所述发光部基于多个控制波形多次发光。
15.根据权利要求12所述的显示装置，
其中，供给给一个显示帧中的所述驱动电路的控制波形的数量少于所述一个显示帧中的控制波形的数量。
16.根据权利要求12所述的显示装置，
其中，所述多个像素形成在半导体上。
17.一种被构造为使得各由发光部和驱动所述发光部的驱动电路构成的多个像素以二维矩阵形式排列的显示装置，所述驱动电路包括：
比较器电路，该比较器电路比较信号电压与控制波形；和
驱动晶体管，该驱动晶体管根据所述比较器电路的输出驱动所述发光部，所述比较器电路包括：
第一开关部，该第一开关部选择性地接入信号电压；
第二开关部，该第二开关部选择性地接入控制波形；
差分放大器，该差分放大器包括连接到所述第一开关部和所述第二开关部的各个输出端的非反相输入端；
电容部，该电容部包括连接到所述差分放大器的反相输入端的一端和供给有基准电压的另一端；以及
第三开关部，该第三开关部选择性地使所述差分放大器的所述反相输入端和输出端短路。
18.根据权利要求17所述的显示装置，其中，
所述多个像素沿第一方向和第二方向以二维矩阵形式排列，并且像素群沿着所述第一方向被分割为P个像素块，并且
使从构成属于第一像素块的所述像素的所述发光部到构成属于第P个像素块的所述像素的所述发光部的所述发光部对于各个像素块同时顺序发光，并且，当使构成一些像素块的像素的所述发光部发光时，阻止构成属于剩余像素块的所述像素的所述发光部发光。
19.根据权利要求17所述的显示装置，其中，
所述发光部基于多个控制波形多次发光。
20.根据权利要求17所述的显示装置，
其中，供给给一个显示帧中的所述驱动电路的控制波形的数量少于所述一个显示帧中的控制波形的数量。
21.根据权利要求17所述的显示装置，
其中，所述多个像素形成在半导体上。
CN201480032161.7A 2013-06-12 2014-05-28 比较器电路、a/d转换电路以及显示装置 Pending CN105308863A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210673855.5A CN115051695A (zh) 2013-06-12 2014-05-28 比较器电路、a/d转换电路以及显示装置

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2013123453A JP6333523B2 (ja) 2013-06-12 2013-06-12 表示装置
JP2013-123453 2013-06-12
PCT/JP2014/064087 WO2014199826A1 (ja) 2013-06-12 2014-05-28 コンパレータ回路、ａ／ｄ変換回路、及び、表示装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN202210673855.5A Division CN115051695A (zh) 2013-06-12 2014-05-28 比较器电路、a/d转换电路以及显示装置

Publications (1)

Publication Number Publication Date
CN105308863A true CN105308863A (zh) 2016-02-03

Family

ID=52022125

Family Applications (2)

Application Number Title Priority Date Filing Date
CN202210673855.5A Pending CN115051695A (zh) 2013-06-12 2014-05-28 比较器电路、a/d转换电路以及显示装置
CN201480032161.7A Pending CN105308863A (zh) 2013-06-12 2014-05-28 比较器电路、a/d转换电路以及显示装置

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN202210673855.5A Pending CN115051695A (zh) 2013-06-12 2014-05-28 比较器电路、a/d转换电路以及显示装置

Country Status (6)

Country Link
US (2) US10187048B2 (zh)
JP (1) JP6333523B2 (zh)
KR (1) KR102226432B1 (zh)
CN (2) CN115051695A (zh)
TW (1) TWI616863B (zh)
WO (1) WO2014199826A1 (zh)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107195267A (zh) * 2016-03-09 2017-09-22 株式会社半导体能源研究所 半导体装置、显示装置及电子设备
CN108199700A (zh) * 2017-12-12 2018-06-22 上海集成电路研发中心有限公司 一种高精度的比较器电路
CN108989715A (zh) * 2017-06-01 2018-12-11 飞瑞菲尼克斯公司 图像传感器
CN111373468A (zh) * 2017-11-29 2020-07-03 平面系统公司 用于显示矩阵的主动放电电路系统
US11037488B1 (en) 2020-04-24 2021-06-15 Xiamen Tianma Micro-Electronics Co., Ltd. Pixel driver circuit, display panel, display device, and driving method
CN113287161A (zh) * 2019-03-29 2021-08-20 三星电子株式会社 显示模块和显示模块的驱动方法
CN113557562A (zh) * 2019-01-24 2021-10-26 拉修姆有限公司 背板配置和操作
CN113990252A (zh) * 2021-11-01 2022-01-28 厦门天马显示科技有限公司 驱动电路及显示模组
TWI796841B (zh) * 2021-11-18 2023-03-21 友達光電股份有限公司 驅動裝置
CN115985237A (zh) * 2023-03-17 2023-04-18 合肥集创微电子科技有限公司 驱动电路、芯片、显示设备以及电子设备

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5935274B2 (ja) 2011-09-22 2016-06-15 ソニー株式会社 固体撮像装置、固体撮像装置の制御方法および固体撮像装置の制御プログラム
TWI682632B (zh) * 2014-12-26 2020-01-11 日商半導體能源研究所股份有限公司 半導體裝置
TW201639353A (zh) 2015-04-20 2016-11-01 原相科技股份有限公司 具有功率雜訊過濾功能的影像感測電路及其控制方法
CN106162002B (zh) * 2015-04-23 2019-02-01 原相科技股份有限公司 具有功率噪声过滤功能的影像感测电路及其控制方法
US10360855B2 (en) * 2015-08-17 2019-07-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display panel, and electronic device
JP2017111844A (ja) * 2015-12-16 2017-06-22 ソニー株式会社 サンプルホールド回路、および表示装置
CN106600948B (zh) * 2016-12-30 2019-09-03 华为技术有限公司 一种红外遥控装置及终端
TWI623927B (zh) * 2017-07-20 2018-05-11 友達光電股份有限公司 顯示面板及其畫素的驅動方法
TWI798308B (zh) 2017-12-25 2023-04-11 日商半導體能源研究所股份有限公司 顯示器及包括該顯示器的電子裝置
JP7225127B2 (ja) * 2018-02-02 2023-02-20 ソニーセミコンダクタソリューションズ株式会社 撮像素子及び電子機器
US10750111B2 (en) * 2018-02-23 2020-08-18 Omnivision Technologies, Inc. CMOS image sensor with divided bit lines
US10637489B1 (en) * 2019-06-05 2020-04-28 Infineon Technologies Ag Detecting signal disturbance using asynchronous counter
CN112102771B (zh) * 2019-06-17 2022-02-25 京东方科技集团股份有限公司 像素电路、驱动方法和显示装置
TWI701948B (zh) * 2019-07-18 2020-08-11 香港商京鷹科技股份有限公司 影像感測裝置及影像感測方法
TWI709895B (zh) * 2020-01-14 2020-11-11 大陸商北京集創北方科技股份有限公司 類比前端電路、生物特徵採集電路、觸控檢測電路及資訊處理裝置
US11476855B2 (en) * 2020-01-22 2022-10-18 Raytheon Company Analog counter with pulsed current source for a digital pixel
CN111243499B (zh) * 2020-03-24 2021-10-15 京东方科技集团股份有限公司 像素驱动电路和显示设备
CN114093301B (zh) * 2020-07-31 2023-04-11 京东方科技集团股份有限公司 显示装置、像素驱动电路及其驱动方法
US20210150979A1 (en) * 2020-12-22 2021-05-20 Intel Corporation Display pixels having integrated memory
CN113948040B (zh) * 2021-11-22 2023-07-07 视涯科技股份有限公司 显示面板

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56120220A (en) * 1980-02-28 1981-09-21 Seiko Instr & Electronics Ltd Differential amplifier for sequential comparison type analog and digital converter
JPH05206756A (ja) * 1992-01-28 1993-08-13 Fujitsu Ltd 差動チョッパ型ｃｍｏｓ比較器
CN1397058A (zh) * 2000-09-28 2003-02-12 精工爱普生株式会社 显示设备、驱动显示设备的方法和电子装置
CN1698084A (zh) * 2001-12-14 2005-11-16 三洋电机株式会社 数字驱动型显示装置
US20120113161A1 (en) * 2010-11-05 2012-05-10 Youngjun Hong Stereoscopic Image Display and Power Control Method Thereof

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5561136A (en) * 1978-10-31 1980-05-08 Fujitsu Ltd Analog-digital converter
JPH05240887A (ja) * 1992-02-27 1993-09-21 Fujitsu Ltd チョッパ型コンパレータ
JPH0613659A (ja) * 1992-04-30 1994-01-21 Takiron Co Ltd 発光ダイオードの輝度調整装置
JP3973471B2 (ja) 2001-12-14 2007-09-12 三洋電機株式会社 デジタル駆動型表示装置
CN104505028B (zh) * 2002-10-31 2017-10-31 株式会社半导体能源研究所 显示设备及其控制方法
JP2006020171A (ja) * 2004-07-02 2006-01-19 Fujitsu Ltd 差動型コンパレータ、アナログ・デジタル変換装置、撮像装置
US7764215B2 (en) * 2008-12-31 2010-07-27 Hong Kong Applied Science And Technology Research Institute Co., Ltd. Multi-stage comparator with offset canceling capacitor across secondary differential inputs for high-speed low-gain compare and high-gain auto-zeroing
JP2011015248A (ja) * 2009-07-03 2011-01-20 Renesas Electronics Corp 差動チョッパ型コンパレータ及びそれを備えたａ／ｄ変換回路
JP2011191449A (ja) * 2010-03-12 2011-09-29 Hitachi Displays Ltd 画像表示装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56120220A (en) * 1980-02-28 1981-09-21 Seiko Instr & Electronics Ltd Differential amplifier for sequential comparison type analog and digital converter
JPH05206756A (ja) * 1992-01-28 1993-08-13 Fujitsu Ltd 差動チョッパ型ｃｍｏｓ比較器
CN1397058A (zh) * 2000-09-28 2003-02-12 精工爱普生株式会社 显示设备、驱动显示设备的方法和电子装置
CN1698084A (zh) * 2001-12-14 2005-11-16 三洋电机株式会社 数字驱动型显示装置
US20120113161A1 (en) * 2010-11-05 2012-05-10 Youngjun Hong Stereoscopic Image Display and Power Control Method Thereof

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107195267A (zh) * 2016-03-09 2017-09-22 株式会社半导体能源研究所 半导体装置、显示装置及电子设备
CN107195267B (zh) * 2016-03-09 2021-08-24 株式会社半导体能源研究所 半导体装置、显示装置及电子设备
CN108989715A (zh) * 2017-06-01 2018-12-11 飞瑞菲尼克斯公司 图像传感器
CN108989715B (zh) * 2017-06-01 2021-02-12 飞瑞菲尼克斯公司 图像传感器
CN111373468A (zh) * 2017-11-29 2020-07-03 平面系统公司 用于显示矩阵的主动放电电路系统
CN108199700B (zh) * 2017-12-12 2021-07-20 上海集成电路研发中心有限公司 一种高精度的比较器电路
CN108199700A (zh) * 2017-12-12 2018-06-22 上海集成电路研发中心有限公司 一种高精度的比较器电路
CN113557562A (zh) * 2019-01-24 2021-10-26 拉修姆有限公司 背板配置和操作
CN113287161A (zh) * 2019-03-29 2021-08-20 三星电子株式会社 显示模块和显示模块的驱动方法
CN113287161B (zh) * 2019-03-29 2024-05-03 三星电子株式会社 显示模块和显示模块的驱动方法
US11037488B1 (en) 2020-04-24 2021-06-15 Xiamen Tianma Micro-Electronics Co., Ltd. Pixel driver circuit, display panel, display device, and driving method
CN113990252A (zh) * 2021-11-01 2022-01-28 厦门天马显示科技有限公司 驱动电路及显示模组
CN113990252B (zh) * 2021-11-01 2023-03-10 厦门天马显示科技有限公司 驱动电路及显示模组
TWI796841B (zh) * 2021-11-18 2023-03-21 友達光電股份有限公司 驅動裝置
CN115985237A (zh) * 2023-03-17 2023-04-18 合肥集创微电子科技有限公司 驱动电路、芯片、显示设备以及电子设备

Also Published As

Publication number Publication date
KR102226432B1 (ko) 2021-03-10
US20160118971A1 (en) 2016-04-28
TW201447860A (zh) 2014-12-16
TWI616863B (zh) 2018-03-01
CN115051695A (zh) 2022-09-13
WO2014199826A1 (ja) 2014-12-18
US10615786B2 (en) 2020-04-07
US10187048B2 (en) 2019-01-22
JP2014241532A (ja) 2014-12-25
US20190123730A1 (en) 2019-04-25
KR20160020402A (ko) 2016-02-23
JP6333523B2 (ja) 2018-05-30

Similar Documents

Publication Publication Date Title
US10615786B2 (en) Comparator circuit, A/D conversion circuit, and display apparatus
CN110022139B (zh) 比较器电路
CN101119447B (zh) 光电转换设备和使用光电转换设备的图像拾取系统
US10157578B2 (en) Light emitting device driving circuit, display, and A/D conversion circuit
JP6157178B2 (ja) 表示装置
CN101990070B (zh) 固态图像传感设备、其模拟-数字转换方法和电子装置
US10255852B2 (en) Comparator unit, display, and method of driving display
US10867556B2 (en) Pixel unit circuit, method for driving the same, and pixel circuit
CN102300052A (zh) 摄像器件和摄像装置
CN109754754A (zh) 驱动像素驱动电路的驱动控制电路及显示装置
CN102208169A (zh) 倒相电路及显示器

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20160928

Address after: Japan's Asahi Atsugi city Kanagawa County town of 4-14-1

Applicant after: SONY SEMICONDUCTOR SOLUTIONS Corp.

Address before: Japan's Tokyo port harbor 1-7-1

Applicant before: Sony Corp.

RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20160203