TWI709895B - 類比前端電路、生物特徵採集電路、觸控檢測電路及資訊處理裝置 - Google Patents
類比前端電路、生物特徵採集電路、觸控檢測電路及資訊處理裝置 Download PDFInfo
- Publication number
- TWI709895B TWI709895B TW109101247A TW109101247A TWI709895B TW I709895 B TWI709895 B TW I709895B TW 109101247 A TW109101247 A TW 109101247A TW 109101247 A TW109101247 A TW 109101247A TW I709895 B TWI709895 B TW I709895B
- Authority
- TW
- Taiwan
- Prior art keywords
- terminal
- circuit
- switch
- switching element
- analog front
- Prior art date
Links
Images
Landscapes
- Amplifiers (AREA)
Abstract
本發明主要揭示一種類比前端電路,其包含至少一開關單元、包含一運算放大器與一採集電容的一信號採集單元、至少一第一開關元件、至少一保持電容、以及一第二開關元件。特別地,於該類比前端電路之中增設至少一所述第一開關元件、至少一所述保持電容和一個所述第二開關元件之後,在該類比前端電路在對一輸入信號進行信號採樣處理和線性放大處理之時,工作電壓帶有的雜訊便能夠被阻止通過所述類比前端電路所包含之開關單元而耦合至輸入信號,從而使得整個類比前端電路的訊號雜訊比(Signal to Noise Ratio, SNR)可以被維持在一個理想的範圍內。
Description
本發明係關於類比訊號取樣之技術領域,尤指可維持高訊號雜訊比(Signal to Noise Ratio, SNR)之一種類比前端電路。
電子工程師應知道,類比前端電路(Analog front-end, AFE),例如:取樣與保持電路,其係用於對一類比訊號進行訊號採樣,以供後端的信號處理單元能夠進一步地將複數個類比信號處理成數位資料。所述類比訊號例如是電荷訊號、電流訊號、或電壓訊號。圖1顯示習知的一種類比前端電路的架構圖。如圖1所示,一類比前端電路1’主要包括一開關10’以及一信號採集單元11’,其中該信號採集單元11’包含一運算放大器111’和一電容112’。值得說明的是,所述開關10’電性連接於該運算放大器111’的負輸入端與一輸入信號之間,且該運算放大器111’的正輸入端耦接一共模偏置信號V
COM。並且,該開關單元10’可選擇性地為一N型MOSFET元件、一P型MOSFET元件、或一CMOS開關單元。
在指紋採集電路的應用中,通常會以多個所述開關單元10’組成一個多路選擇開關模組。圖2即顯示習知的具有一多路選擇開關模組的一類比前端電路的架構圖。如圖2所示,各所述開關單元10’皆具有一第一端101’和一第二端102’,且各所述第一端101’皆耦接對應的一個輸入信號。另一方面,多個所述第二端102’耦接至一共接點1C’,且該共接點1C’耦接該運算放大器111’的負輸入端。
請繼續參閱圖3A與圖3B,其分別顯示習知的N型MOSFET開關元件和P型MOSFET開關元件的電路拓樸圖。如圖3A所示,在令開關單元10’(亦即,N型MOSFET開關元件)的閘極耦接一第一閘極控制電壓V
GC1的情況下,該開關單元10’的該第一端101’所接收的該輸入信號係經由該開關單元10’的通道而傳送至該第二端102’,從而透過該第二端102’將所述輸入信號傳送至該運算放大器111’的負輸入端。必須特別說明的是,所述第一閘極控制電壓V
GC1的雜訊會經由N型MOSFET開關元件的閘極-汲極寄生電容103’而耦合至該第二端102’,從而導致該運算放大器111’的負輸入端同時接收該輸入信號以及所述雜訊。同樣地,如圖3B所示,在令開關單元10’(亦即,P型MOSFET開關元件)的閘極耦接一第二閘極控制電壓V
GC2的情況下,該開關單元10’的該第一端101’所接收的該輸入信號係經由該開關單元10’的通道而傳送至該第二端102’,從而透過該第二端102’將所述輸入信號傳送至該運算放大器111’的負輸入端。此時,所述第二閘極控制電壓V
GC2的雜訊會經由P型MOSFET開關元件的閘極-源極寄生電容104’而耦合至該第二端102’,從而導致該運算放大器111’的負輸入端同時接收該輸入信號以及所述雜訊。
請繼續參閱圖4A與圖4B,其皆顯示習知的CMOS開關單元的電路拓樸圖。如圖4A所示,在令開關單元10’(亦即,CMOS開關單元)所包含的一N型MOSFET元件的閘極耦接一第一閘極控制電壓V
GC1且同時令CMOS開關單元所包含的一P型MOSFET元件的閘極耦接一接地端電壓的情況下,由該第一端101’所接收的該輸入信號經由所述N型MOSFET元件的通道而傳送至該第二端102’。此時,所述第一閘極控制電壓V
GC1的雜訊會經由N型MOSFET開關元件的閘極-汲極寄生電容103’而耦合至該第二端102’,從而導致該運算放大器111’的負輸入端同時接收該輸入信號以及所述雜訊。同樣地,如圖4B所示,在令開關單元10’(亦即,CMOS開關單元)所包含的該P型MOSFET元件的閘極耦接一第二閘極控制電壓V
GC2且同時令CMOS開關單元所包含的該N型MOSFET元件的閘極耦接一接地端電壓的情況下,由該第一端101’所接收的該輸入信號經由所述P型MOSFET元件的通道而傳送至該第二端102’。此時,所述第二閘極控制電壓V
GC2的雜訊會經由P型MOSFET開關元件的閘極-源極寄生電容104’而耦合至該第二端102’,從而導致該運算放大器111’的負輸入端同時接收該輸入信號以及所述雜訊。
簡單地說,單就包含一開關元件以及一信號採集單元的習知的類比前端電路而言,其實務應用無法避免閘極控制電壓的雜訊通過元件寄生電容而耦合傳送至信號採集單元,最終導致整個類比前端電路的訊號雜訊比(Signal to Noise Ratio, SNR)無法維持在一個理想的範圍內。因此,為了降低所述閘極控制電壓的雜訊,習知技術會利用低壓差穩壓器(Low-dropout regulator, LDO)生成所述閘極控制電壓。可惜的是,在類比前端電路的電路結構中增設低壓差穩壓器,除了會增大電路面積和提高成本之後,同時低壓差穩壓器還會引入靜態電流,增加電路的整體功耗。
因此,由上述說明可知,本領域亟需一種新穎的類比前端電路。
本發明之主要目的在於提供一種類比前端電路,透過於該類比前端電路之中增設至少一第一開關元件、至少一保持電容和一第二開關元件的方式,使得該類比前端電路在對一輸入信號進行信號採樣處理和線性放大處理之時,能夠防止工作電壓的雜訊通過所述類比前端電路所包含之開關單元而耦合至所述輸入信號,從而使得整個類比前端電路的訊號雜訊比(Signal to Noise Ratio, SNR)可以被維持在一個理想的範圍內。
本發明之另一目的在於提供一種類比前端電路,透過於該類比前端電路之中增設至少一第一開關元件、至少一保持電容和一第二開關元件的方式,使得該類比前端電路可以在不使用任何低壓差穩壓器(Low-dropout regulator, LDO)的情況下維持理想的訊號雜訊比(SNR),從而使該類比前端電路具有電路面積小、低功耗、低電路製造成本等優勢。
為達成上述目的,本發明提出所述類比前端電路之一實施例,其包括至少一開關單元以及包含一運算放大器與一採集電容的一信號採集單元,其中該開關單元具有一第一端、一第二端和一控制端,該第一端耦接一輸入信號且該第二端耦接該運算放大器的一負輸入端;其特徵在於,該類比前端電路更包括:
至少一第一開關元件,具有一第一端、一第二端和一控制端,其中各所述第一開關元件係以其所述第一端、所述第二端和所述控制端分別耦接一開關單元控制信號、各所述開關單元的該控制端和一第一開關元件控制信號;
至少一保持電容,具有一第一端和一第二端,其中各所述保持電容以其所述第一端同時耦接各所述第一開關元件的該第二端和各所述開關單元的該控制端,且各所述保持電容的該第二端耦接一接地端電壓;
一第二開關元件,具有一第一端、一第二端和一控制,其中該第二開關元件以其所述第一端、所述第二端和所述控制端分別耦接該運算放大器的該負輸入端、該運算放大器的一輸出端和一第二開關元件控制信號,且以其所述第一端和所述第二端與各所述採集電容並聯。
於前述本發明之類比前端電路的一實施例中,在所述開關單元控制信號為一通道啟用電壓的情況下,通過所述第一開關元件控制信號控制該第一開關元件形成一第一通道且通過所述第二開關元件控制信號控制該第二開關元件形成一第二通道,從而以該通道啟用電壓對該保持電容執行一充電程序,並控制該開關單元形成斷路。
於前述本發明之類比前端電路的一實施例中,在所述開關單元控制信號為該通道啟用電壓以及該保持電容的一電容電壓被充電至所述通道啟用電壓的情況下,通過所述第一開關元件控制信號控制該第一開關元件形成斷路且通過所述第二開關元件控制信號控制該第二開關元件形成斷路,從而使得該保持電容以其所述通道啟用電壓控制該開關單元形成一第三通道,藉此方式令所述輸入信號經由該第三通道而傳送至該運算放大器的該負輸入端。
於前述本發明之類比前端電路的一實施例中,在所述開關單元控制信號為一通道關閉電壓的情況下,通過所述第一開關元件控制信號控制該第一開關元件形成一第一通道且通過所述第二開關元件控制信號控制該第二開關元件形成斷路或一第二通道,從而以該通道關閉電壓控制該開關單元形成斷路。
在一實施例中,該開關單元、該第一開關元件及該第二開關元件皆為選自於由一P型MOSFET元件、一N型MOSFET元件和由一P型MOSFET元件與一N型MOSFET元件對接而成的一CMOS開關所組成之群組的一種開關。
本發明同時提供一種生物特徵採集電路,其包括一感測器陣列以及一感測電路,其中該感測電路具有如前所述本發明之類比前端電路。
本發明同時提供一種資訊處理裝置,其包括如前所述本發明之生物特徵採集電路。
本發明同時提供一種觸控檢測電路,其包括一感測器陣列以及一感測電路,其中該感測電路具有如前所述本發明之類比前端電路。
本發明又提供一種資訊處理裝置,其包括如前所述本發明之觸控檢測電路。
在可行的實施例中,所述資訊處理裝置為選自於由智能手機、平板電腦、筆記型電腦、一體式電腦、智能手錶、和門禁裝置所組成之群組的一種電子裝置。
為使 貴審查委員能進一步瞭解本發明之結構、特徵、目的、與其優點,茲附以圖式及較佳具體實施例之詳細說明如後。
圖5顯示本發明之一種類比前端電路的第一電路架構圖。如圖5所示,本發明之類比前端電路1主要應用為一電荷採集電路、一電容採集電路、或一電壓採集電路。更詳細地說明,本發明之類比前端電路1應用在一生物特徵(指紋)採集電路或一觸控檢測電路之中,且該生物特徵(指紋)採集電路及該觸控檢測電路均具有一感測器陣列及一感測電路,且均整合在一資訊處理裝置之中,例如:智慧型手機、平板電腦、筆記型電腦、一體式電腦、智慧型手錶、或門禁裝置。
如圖5所示,本發明之類比前端電路1的基礎構成係包括:一開關單元10以及包含一運算放大器111與一採集電容112的一信號採集單元11。其中,該開關單元10具有一第一端101、一第二端102和一控制端103,且該第一端101耦接一輸入信號且該第二端102耦接該運算放大器111的一負輸入端。更詳細地說明,該採集電容112以其兩端分別耦接該運算放大器111的該負輸入端和該運算放大器111的一輸出端,且該運算放大器111的一正輸入端耦接一共模偏置電壓V
COM。特別地,本發明在所述類比前端電路1之中增設一第一開關元件12、一保持電容13以及一第二開關元件14。
更詳細地說明,該第一開關元件12具有一第一端121、一第二端122和一控制端123,其中該第一開關元件12係以其所述第一端121、所述第二端122和所述控制端123分別耦接一開關單元控制信號、該開關單元10的該控制端103和一第一開關元件控制信號S1。另一方面,該保持電容13具有一第一端和一第二端,其中該保持電容13以其所述第一端同時耦接該第一開關元件12的該第二端122和該開關單元10的該控制端103,且該保持電容13的該第二端耦接一接地端電壓。並且,該第二開關元件14具有一第一端141、一第二端142和一控制端143,其中該第二開關元件14以其所述第一端141、所述第二端142和所述控制端143分別耦接該運算放大器111的該負輸入端、該運算放大器111的一輸出端和一第二開關元件控制信號S2,且以其所述第一端141和所述第二端142與該採集電容112並聯。
圖6A、圖6B與圖6C分別顯示一N型MOSFET元件、一P型MOSFET元件及一CMOS開關的電路圖。在實現本發明之類比前端電路1之時,該開關單元10、該第一開關元件12及該第二開關元件14皆可為如圖6A所示之N型MOSFET元件20、如圖6B所示之P型MOSFET元件30或如圖6C所示之一CMOS開關40,其中該CMOS開關40由一個所述N型MOSFET元件20與一個所述P型MOSFET元件30對接而成。
圖7A顯示操作在一第一狀態的本發明之類比前端電路的電路架構圖,圖7B顯示操作在一第二狀態的本發明之類比前端電路的電路架構圖,且圖7C顯示操作在一第三狀態的本發明之類比前端電路的電路架構圖。於圖7A之中,所述開關單元10示範性地為一N型MOSFET元件,且該N型MOSFET的源極端、汲極端和閘極端分別為該開關單元10的該第一端101、該第二端102和該控制端103。請同時參閱圖8A和圖8B,其分別顯示第一開關元件控制信號S1和第二開關元件控制信號S2的一第一工作時序圖和一第二工作時序圖。如圖7A和圖8A(或圖8B)所示,在所述開關單元控制信號為一通道啟用電壓V
DD的情況下,通過所述第一開關元件控制信號S1控制該第一開關元件12形成一第一通道且通過所述第二開關元件控制信號S2控制該第二開關元件14形成一第二通道,從而以該通道啟用電壓V
DD對該保持電容13執行一充電程序,並控制該開關單元10形成斷路。此時,由於該開關單元10形成斷路,因此所述輸入信號(例如電荷信號、電流信號或電壓信號)無法透過該開關單元10而傳送至該運算放大器111的該負輸入端。
如圖7B和圖8A(或圖8B)所示,在所述開關單元控制信號為該通道啟用電壓V
DD以及該保持電容13的一電容電壓被充電至所述通道啟用電壓V
DD的情況下,通過所述第一開關元件控制信號S1控制該第一開關元件12形成斷路且通過所述第二開關元件控制信號S2控制該第二開關元件14形成斷路,從而使得該保持電容13以其電容電壓(亦即,通道啟用電壓V
DD)控制該開關單元10形成一第三通道,藉此方式令所述輸入信號經由該第三通道而傳送至該運算放大器111的該負輸入端。
更詳細地說明,如圖7A所示,本發明先利用第一開關元件控制信號S1和第一開關元件控制信號S1控制該第一開關元件12形成一第一通道且控制該第二開關元件14形成一第二通道,從而使得帶有雜訊的通道啟用電壓(亦即,工作電壓V
DD)在t
1至t
2的時間區間內(如圖8A或圖8B所示)由所述保持電容13所保持,藉此方式令通道啟用電壓V
DD所含有的雜訊經由該保持電容13而洩放至地端。
進一步地,如圖7B所示,本發明接著利用第一開關元件控制信號S1和第一開關元件控制信號S1控制該第一開關元件12與該第二開關元件14皆形成斷路,從而使得所述保持電容13在t
2至t
3的時間區間內(如圖8A或圖8B所示)以其電容電壓(即通道啟用電壓V
DD)控制該開關單元10形成一第三通道。值得說明的是,由於通道啟用電壓V
DD所帶有的雜訊已經被排除,因此在所述輸入信號經由該第三通道而傳送至該運算放大器111的該負輸入端之時,不會有任何雜訊通過該開關單元10(亦即,N型MOSFET元件)的閘極-汲極寄生電容而耦合至該輸入信號之中。故此,在後端的採集電容112對所述輸入信號(即,電荷信號、電流信號或電壓信號)執行信號採樣處理和線性放大處理處理之時,整個採集電容112的訊號雜訊比(Signal to Noise Ratio, SNR)都可以被維持在一個理想的範圍內。
另一方面,如圖7B所示,在所述開關單元控制信號為一通道關閉電壓(例如:接地端電壓)的情況下,通過所述第一開關元件控制信號S1控制該第一開關元件12形成一第一通道且通過所述第二開關元件控制信號S2控制該第二開關元件14形成斷路或一第二通道,從而使得該通道關閉電壓在t
0至t
1的時間區間內(如圖8A或圖8B所示)控制該開關單元10形成斷路。簡單地說,在一個所述開關單元10不使用的情況下,可能還會有其它的輸入信號通過另一個所述開關單元10的第三通道而傳送至該信號採集單元11。基於這個理由,本發明設計該第一開關元件12、該第二開關元件14和該開關單元10操作於第三狀態,從而有效防止不使用的開關單元10傳送雜訊至該信號採集單元11。
圖9顯示本發明之類比前端電路的第二電路架構圖。如圖9所示,本發明之類比前端電路1包括:多個開關單元10、包含一運算放大器111與一採集電容112的一信號採集單元11、多個第一開關元件12、多個保持電容13、以及一第二開關元件14。應可理解,在指紋採集電路或觸控檢測電路的應用中,通常會以多個所述開關單元10組成一個多路選擇開關模組。因此,配合所述多路選擇開關模組之實施例,本發明於類比前端電路1之中對應地增設多個所述第一開關元件12、多個所述保持電容13以及與該採集電容112相互並聯的一個所述第二開關元件14。
如此,上述已完整且清楚地說明本發明之一種類比前端電路;並且,經由上述可得知本發明具有下列優點:
(1)本發明揭示一種類比前端電路,透過於該類比前端電路之中增設至少一第一開關元件、至少一保持電容和一第二開關元件的方式,使得該類比前端電路在對一輸入信號進行信號採樣處理和線性放大處理之時,防止工作電壓的雜訊通過所述類比前端電路所包含之開關單元而耦合至所述輸入信號,從而使得整個類比前端電路的訊號雜訊比(Signal to Noise Ratio, SNR)可以被維持在一個理想的範圍內。
(2)並且,透過於該類比前端電路之中增設至少一第一開關元件、至少一保持電容和一第二開關元件的方式,使得該類比前端電路可以在不使用任何低壓差穩壓器(Low-dropout regulator, LDO)的情況下維持理想的訊號雜訊比(SNR),從而使該類比前端電路具有電路面積小、低功耗、低電路製造成本等優勢。
必須加以強調的是,前述本案所揭示者乃為較佳實施例,舉凡局部之變更或修飾而源於本案之技術思想而為熟習該項技藝之人所易於推知者,俱不脫本案之專利權範疇。
綜上所陳,本案無論目的、手段與功效,皆顯示其迥異於習知技術,且其首先發明合於實用,確實符合發明之專利要件,懇請 貴審查委員明察,並早日賜予專利俾嘉惠社會,是為至禱。
<本發明>
1:類比前端電路
10:開關單元
101:第一端
102:第二端
103:控制端
11:信號採集單元
111:運算放大器
112:採集電容
12:第一開關元件
121:第一端
122:第二端
123:控制端
13:保持電容
14:第二開關元件
141:第一端
142:第二端
143:控制端
20:N型MOSFET元件
30:P型MOSFET元件
40:CMOS開關
<習知>
1’:類比前端電路
10’:開關
101’:第一端
102’:第二端
103’:閘極-汲極寄生電容
104’:閘極-源極寄生電容
11’:信號採集單元
111’:運算放大器
112’:電容
1C’:共接點
圖1為習知的一種類比前端電路的架構圖;
圖2為習知的具有一多路選擇開關模組的一類比前端電路的架構圖;
圖3A為習知的N型MOSFET開關元件的電路拓樸圖;
圖3B為習知的型MOSFET開關元件的電路拓樸圖;
圖4A為習知的CMOS開關單元的電路拓樸圖;
圖4B為習知的CMOS開關單元的電路拓樸圖;
圖5為本發明之一種類比前端電路的第一電路架構圖;
圖6A為一N型MOSFET元件的電路圖;
圖6B為一P型MOSFET元件的電路圖;
圖6C為一CMOS開關的電路圖;
圖7A為顯示操作在一第一狀態的本發明之類比前端電路的電路架構圖;
圖7B為操作在一第二狀態的本發明之類比前端電路的電路架構圖;
圖7C為操作在一第三狀態的本發明之類比前端電路的電路架構圖;
圖8A為第一開關元件控制信號和第二開關元件控制信號的一第一工作時序圖;
圖8B為第一開關元件控制信號和第二開關元件控制信號的一第二工作時序圖;以及
圖9為本發明之類比前端電路的第二電路架構圖。
1:類比前端電路
10:開關單元
101:第一端
102:第二端
103:控制端
11:信號採集單元
111:運算放大器
112:採集電容
12:第一開關元件
121:第一端
122:第二端
123:控制端
13:保持電容
14:第二開關元件
141:第一端
142:第二端
143:控制端
Claims (9)
- 一種類比前端電路,其包括至少一開關單元以及包含一運算放大器與一採集電容的一信號採集單元,其中該開關單元具有一第一端、一第二端和一控制端,該第一端耦接一輸入信號且該第二端耦接該運算放大器的一負輸入端;其特徵在於,該類比前端電路更包括:至少一第一開關元件,具有一第一端、一第二端和一控制端,其中各所述第一開關元件係以其所述第一端、所述第二端和所述控制端分別耦接一開關單元控制信號、各所述開關單元的該控制端和一第一開關元件控制信號;至少一保持電容,具有一第一端和一第二端,其中各所述保持電容以其所述第一端同時耦接各所述第一開關元件的該第二端和各所述開關單元的該控制端,且各所述保持電容的該第二端耦接一接地端電壓;一第二開關元件,具有一第一端、一第二端和一控制端,其中該第二開關元件以其所述第一端、所述第二端和所述控制端分別耦接該運算放大器的該負輸入端、該運算放大器的一輸出端和一第二開關元件控制信號,且以其所述第一端和所述第二端與各所述採集電容並聯;其中,在所述開關單元控制信號為一通道啟用電壓的情況下,通過所述第一開關元件控制信號控制該第一開關元件形成一第一通道且通過所述第二開關元件控制信號控制該第二開關元件形成一第二通道,從而以該通道啟用電壓對該保持電容執行一充電程序,並控制該開關單元形成斷路。
- 如申請專利範圍第1項所述之類比前端電路,其中,在所述開關單元控制信號為該通道啟用電壓以及該保持電容的一電容電壓被充電至所述通道啟用電壓的情況下,通過所述第一開關元件控制信號控制該第一開關元件形成斷路且通過所述第二開關元件控制信號控制該第二開關元件形成斷路,從而使得該保持電容以其所述通道啟用電壓控制該開關單元形成一第三通道,藉此方式令所述輸入信號經由該第三通道而傳送至該運算放大器的該負輸入端。
- 一種類比前端電路,其包括至少一開關單元以及包含一運算放大器與一採集電容的一信號採集單元,其中該開關單元具有一第一端、一第二端和一控制端,該第一端耦接一輸入信號且該第二端耦接該運算放大器的一負輸入端;其特徵在於,該類比前端電路更包括:至少一第一開關元件,具有一第一端、一第二端和一控制端,其中各所述第一開關元件係以其所述第一端、所述第二端和所述控制端分別耦接一開關單元控制信號、各所述開關單元的該控制端和一第一開關元件控制信號;至少一保持電容,具有一第一端和一第二端,其中各所述保持電容以其所述第一端同時耦接各所述第一開關元件的該第二端和各所述開關單元的該控制端,且各所述保持電容的該第二端耦接一接地端電壓;一第二開關元件,具有一第一端、一第二端和一控制端,其中該第二開關元件以其所述第一端、所述第二端和所述控制端分別耦接該運算放大器的該負輸入端、該運算放大器的一輸出端和一第二開關元件控制信號,且以其所述第一端和所述第二端與各所述採集電容並聯;其中,在所述開關單元控制信號為一通道關閉電壓的情況下,通過所述第一開關元件控制信號控制該第一開關元件形成一第一通道且通過所述第二開關元件控制信號控制該第二開關元件形成斷路或一第二通道,從而以該通道關閉電壓控制該開關單元形成斷路。
- 如申請專利範圍第1項所述之類比前端電路,其中,該開關單元、該第一開關元件及該第二開關元件皆為選自於由一P型MOSFET元件、一N型MOSFET元件和由一P型MOSFET元件與一N型MOSFET元件對接而成的一CMOS開關所組成之群組的一種開關。
- 一種生物特徵採集電路,其包括一感測器陣列以及一感測電路,其中該感測電路具有如申請專利範圍第1項至第4項之中的任一項所述之類比前端電路。
- 一種觸控檢測電路,其包括一感測器陣列以及一感測電路,其中該感測電路具有如申請專利範圍第5項所述之類比前端電路,且所述之生物特徵採集電路為一光學式生物特徵採集與辨識裝置。
- 一種資訊處理裝置,其包括如申請專利範圍第5項所述之生物特徵採集電路。
- 一種資訊處理裝置,其包括如申請專利範圍第6項所述之觸控檢測電路。
- 如申請專利範圍第7項所述之資訊處理裝置,其為選自於由智慧型手機、平板電腦、筆記型電腦、一體式電腦、智慧型手錶、和門禁裝置所組成之群組的一種電子裝置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW109101247A TWI709895B (zh) | 2020-01-14 | 2020-01-14 | 類比前端電路、生物特徵採集電路、觸控檢測電路及資訊處理裝置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW109101247A TWI709895B (zh) | 2020-01-14 | 2020-01-14 | 類比前端電路、生物特徵採集電路、觸控檢測電路及資訊處理裝置 |
Publications (2)
Publication Number | Publication Date |
---|---|
TWI709895B true TWI709895B (zh) | 2020-11-11 |
TW202127208A TW202127208A (zh) | 2021-07-16 |
Family
ID=74202342
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW109101247A TWI709895B (zh) | 2020-01-14 | 2020-01-14 | 類比前端電路、生物特徵採集電路、觸控檢測電路及資訊處理裝置 |
Country Status (1)
Country | Link |
---|---|
TW (1) | TWI709895B (zh) |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20160118971A1 (en) * | 2013-06-12 | 2016-04-28 | Sony Corporation | Comparator circuit, a/d conversion circuit, and display apparatus |
CN105706361A (zh) * | 2013-09-13 | 2016-06-22 | Bae系统成像解决方案有限公司 | 适用于cmos成像传感器的放大器 |
CN107092407A (zh) * | 2017-04-12 | 2017-08-25 | 北京集创北方科技股份有限公司 | 感应电容测量装置 |
TW201803264A (zh) * | 2016-07-15 | 2018-01-16 | 友達光電股份有限公司 | 訊號讀取電路及其控制方法 |
CN208848219U (zh) * | 2018-11-05 | 2019-05-10 | 上海海栎创微电子有限公司 | 一种电容式指纹像素检测电路 |
-
2020
- 2020-01-14 TW TW109101247A patent/TWI709895B/zh active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20160118971A1 (en) * | 2013-06-12 | 2016-04-28 | Sony Corporation | Comparator circuit, a/d conversion circuit, and display apparatus |
CN105706361A (zh) * | 2013-09-13 | 2016-06-22 | Bae系统成像解决方案有限公司 | 适用于cmos成像传感器的放大器 |
TW201803264A (zh) * | 2016-07-15 | 2018-01-16 | 友達光電股份有限公司 | 訊號讀取電路及其控制方法 |
CN107092407A (zh) * | 2017-04-12 | 2017-08-25 | 北京集创北方科技股份有限公司 | 感应电容测量装置 |
CN208848219U (zh) * | 2018-11-05 | 2019-05-10 | 上海海栎创微电子有限公司 | 一种电容式指纹像素检测电路 |
Also Published As
Publication number | Publication date |
---|---|
TW202127208A (zh) | 2021-07-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7570789B2 (en) | Charge detecting circuit and fingerprint sensor using the same | |
US10346666B2 (en) | Fingerprint detecting circuit and fingerprint identification system | |
EP3256989A1 (en) | Capacitive fingerprint sensing device with current readout from sensing elements | |
US7227488B2 (en) | Low-power CMOS image device with analog-to-digital converter circuit | |
CN107066960B (zh) | 一种用于指纹传感器的信号处理电路 | |
KR20180072313A (ko) | 커패시턴스 센싱 회로 | |
WO2015147727A1 (en) | Capacitive fingerprint sensor with improved sensing element | |
CN110008860B (zh) | 指纹识别架构及触控面板 | |
US11936352B2 (en) | Amplifier circuit with distributed dynamic chopping | |
KR20180048447A (ko) | 정전용량 감지회로 | |
US8274489B2 (en) | Readout apparatus and multi-channel readout apparatus for touch panel | |
US11714510B2 (en) | Capacitance detection circuit, touch control chip and electronic device | |
US10162995B2 (en) | Capacitive image sensor with noise reduction feature and method operating the same | |
CN110399765A (zh) | 指纹感测器及指纹检测方法 | |
TWI709895B (zh) | 類比前端電路、生物特徵採集電路、觸控檢測電路及資訊處理裝置 | |
US9202103B2 (en) | Finger biometric sensing device including coupling capacitor and reset circuitry and related methods | |
JP2003163843A (ja) | 画像読取信号処理装置 | |
CN111399704B (zh) | 电容检测电路、触控芯片和电子设备 | |
US10650215B2 (en) | Fingerprint sensor and terminal device | |
JP2000028311A (ja) | 表面形状認識用センサ回路 | |
US10497455B2 (en) | Apparatus for sampling electrical signals with reduced leakage current and associated methods | |
TWI686058B (zh) | 類比前端電路、指紋辨識裝置及資訊處理裝置 | |
TWI695559B (zh) | 靜電放電防護電路、感測裝置及電子裝置 | |
Wu et al. | A highly integrated one cell battery management chip for wearables | |
Wu et al. | An ultra-low-power highly integrated novel one-cell battery management chip for wearables |