CN110022139B - 比较器电路 - Google Patents

比较器电路 Download PDF

Info

Publication number
CN110022139B
CN110022139B CN201910053010.4A CN201910053010A CN110022139B CN 110022139 B CN110022139 B CN 110022139B CN 201910053010 A CN201910053010 A CN 201910053010A CN 110022139 B CN110022139 B CN 110022139B
Authority
CN
China
Prior art keywords
current
circuit
section
control
differential
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910053010.4A
Other languages
English (en)
Other versions
CN110022139A (zh
Inventor
杉山高明
北村健
吉冈雅树
菊地健
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Semiconductor Solutions Corp
Original Assignee
Sony Semiconductor Solutions Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Semiconductor Solutions Corp filed Critical Sony Semiconductor Solutions Corp
Priority to CN201910053010.4A priority Critical patent/CN110022139B/zh
Publication of CN110022139A publication Critical patent/CN110022139A/zh
Application granted granted Critical
Publication of CN110022139B publication Critical patent/CN110022139B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/22—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral
    • H03K5/24—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude
    • H03K5/2472—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using field effect transistors
    • H03K5/2481—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using field effect transistors with at least one differential stage
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2014—Display of intermediate tones by modulation of the duration of a single pulse during which the logic level remains constant
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/745—Circuitry for generating timing or clock signals
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/7795—Circuitry for generating timing or clock signals
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/78—Readout circuits for addressed sensors, e.g. output amplifiers or A/D converters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0297—Special arrangements with multiplexing or demultiplexing of display data in the drivers for data electrodes, in a pre-processing circuitry delivering display data to said drivers or in the matrix panel, e.g. multiplexing plural data signals to one D/A converter or demultiplexing the D/A converter output to multiple columns
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/06—Details of flat display driving waveforms
    • G09G2310/066—Waveforms comprising a gently increasing or decreasing portion, e.g. ramp
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2370/00—Aspects of data communication
    • G09G2370/08—Details of image data interface between the display device controller and the data line driver circuit

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Nonlinear Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of El Displays (AREA)
  • Manipulation Of Pulses (AREA)
  • Analogue/Digital Conversion (AREA)
  • Measurement Of Current Or Voltage (AREA)

Abstract

本公开涉及比较器电路，包括：差动电路，被配置为接收两个输入信号；电流供应电路，被配置为供应第一供应电流或大于所述第一供应电流的第二供应电流以操作所述差动电路；以及控制电路，被配置为检测来自所述差动电路的输出，并且控制所述电流供应电路以便基于所检测的输出的定时在一段时间内施加并维持所述第一供应电流或所述第二供应电流。

Description

比较器电路
本申请是申请日为2014年12月19日、发明名称为“比较器电路及其控制方法、A/D转换电路和显示装置”、申请号为201410805661.1的中国专利申请的分案申请。
技术领域
本公开涉及比较器电路、比较器电路控制方法、A/D转换电路和显示装置。
背景技术
作为用在A/D转换电路等中的比较器电路，已知的是使用用于检测两个输入信号之间的差异的差动电路部的差动型比较器电路。在这种类型的比较器电路中，供应到差动电路部的电流在待机模式与普通操作模式之间切换以减少在待机模式下的电力消耗并且减少在待机模式与普通操作模式之间转换所占用的时间量(例如，参考日本未经审查专利申请公开第11-355387号)。
在如上所述的根据现有技术的比较器电路中，采用其中根据从外部控制部施加的控制信号进行切换控制的配置，以在待机模式与普通比较操作模式之间切换被供应到差动电路部的电流。然而，在基于来自外部的命令(控制信号)的切换控制中，可以仅根据相对于控制部预先设定的顺序进行电流的切换控制。出于这个原因，例如，很难根据差动电路部的操作状态优化电力消耗。
发明内容
因此，本公开提供了比较器电路、比较器电路控制方法、A/D转换电路和显示装置，其能够通过根据差动电路部的操作状态优化电力消耗来进一步降低电力消耗。
根据本公开的第一实施方式，提供了一种比较器电路，包括：差动电路部，其检测两个输入信号之间的差异；电流供应部，其将电流供应至差动电路部；以及控制部，其检测差动电路部的操作定时并根据其检测结果控制通过电流供应部供应到差动电路部的电流。
根据本公开的第二实施方式，提供了一种比较器电路控制方法，其中在比较器电路的控制中，所述比较器电路包括：差动电路部，其检测两个输入信号之间的差异；以及电流供应部，其将电流供应至差动电路部；检测差动电路部的操作定时并且根据其检测结果控制通过电流供应部对差动电路部供应的电流。
根据本公开的第三实施方式，提供了一种包括比较器电路的A/D转换电路，该比较器电路包括：差动电路部，其检测两个输入信号之间的差异；电流供应部，其将电流供应至差动电路部；以及控制部，其检测差动电路部的操作定时并且根据其检测结果控制通过电流供应部对差动电路部的电流供应。
根据本公开的第四实施方式，提供了一种显示装置，其中，包括发光部和用于驱动发光部的驱动电路的多个像素以二维矩阵的形状布置，其中，驱动电路包括：比较器电路，其比较信号电压和控制波形；以及驱动晶体管，其根据比较器电路的输出来驱动发光部，并且比较器电路包括：差动电路部，其检测信号电压和控制波形之间的差异；电流供应部，其将电流供应到差动电路部；以及控制部，其检测差动电路部的操作定时并且根据其检测结果控制由电流供应部对差动电路部供应的电流。
在上述配置中，包括(嵌入)控制部，该控制部检测差动电路部的操作定时并根据其检测结果控制由电流供应部对差动电路部的电流供应，因此能够由比较器电路本身掌握差动电路部的操作状态并且控制电流。即，在不通过从外部接收控制信号控制电流的情况下，比较器电路能够根据差动电路部的操作状态控制电流。因此，能够根据差动电路部的操作状态优化电力消耗。
在一些实施方式中，比较器电路包括：差动电路部，其检测两个输入信号之间的差异；电流供应部，其将电流供应至差动电路部；以及控制部，其检测差动电路部的操作定时并且根据其检测结果控制由电流供应部对差动电路部的电流供应。
在一些实施方式中，一种用于操作比较器电路的方法可包括由差动电路部检测两个输入信号之间的差异；以及通过电流供应部将电流供应至差动电路部。所述方法还可包括检测差动电路部的操作定时并且基于其检测结果控制通过电流供应部对差动电路部的电流供应。
根据一些实施方式，一种显示装置可包括：以二维矩阵布置的多个像素、发光部和用于驱动发光部的驱动电路。驱动电路可包括：比较器电路，其被配置为比较信号电压和控制波形；以及驱动晶体管，其被配置为根据比较器电路的输出来驱动发光部。比较器电路可包括：差动电路部，其配置为检测信号电压和所述控制波形之间的差异；电流供应部，其被配置为将电流供应至差动电路部；以及控制部，其被配置为检测差动电路部的操作定时并且根据其检测结果控制由电流供应部对差动电路部的电流供应。
根据本公开，能够根据差动电路部的操作状态对电力消耗进行优化，并且因此能够与其中根据预先设置的顺序控制电流的情况相比进一步降低电力消耗。
此外，效果不限于本文中所描述的效果，但也可以使本公开中描述的任何效果。此外，本文所公开的效果仅仅是示例性的并且不受限制。另外，可获得附加效果。
附图说明
图1是示出根据本公开的实例1的比较器电路的配置的电路图。
图2用于描述根据实例1的比较器电路的电路操作的时序波形图。
图3是示出根据本公开的实例2的比较器电路的配置的电路图。
图4是用于描述根据实例2的比较器电路的电路操作的时序波形图。
图5A和图5B是示出根据实例2的比较器电路中的电流供应部的电路配置实例的电路图，其中图5A示出根据电路实例1的电流供应部的电路配置并且图5B示出根据电路实例2的电流供应部的电路配置。
图6是示出根据本公开的实例3的比较器电路的配置的电路图。
图7是用于描述根据实例3的比较器电路的电路操作的时序波形图。
图8是示出根据实例3的电流供应部(根据电路实例3的电流供应部)的电路配置实例的电路图。
图9是示出根据本公开的实例4的比较器电路的配置的电路图。
图10是用于描述根据实例4的比较器电路的电路操作的时序波形图。
图11A和图11B是示出根据实例4的比较器电路的具体电路配置的电路图，其中图11A示出根据电路实例1的电路配置并且图11B示出根据电路实例2的电路配置。
图12是示出根据本公开的实例5的比较器电路的配置的电路图。
图13是用于描述根据实例5的比较器电路的电路操作的时序波形图。
图14是示出根据本公开的变形例的比较器电路的配置的电路图。
图15是由在根据实例6的显示装置中的发光部和驱动电路配置的像素等的概念图。
图16是用于配置根据实例6的显示装置的概念图。
图17是示出用于描述根据实例6的显示装置中的一个像素的操作的控制波形等的示意图。
图18是示出相对于根据实例6的显示装置中的像素块的多个控制波形的供应的示意图。
图19是示出相对于根据实例6的显示装置的变形例中的像素块的多个控制波形的供应的示意图。
图20是根据实例6的显示装置中的控制波形生成电路的概念图。
图21是示意地示出根据实例7的串并行的A/D转换方法的固态成像装置的配置的系统配置图。
图22是示出固态成像装置的像素配置的实例的电路图。
具体实施方式
在下文中，将参考附图详细描述用于实施本公开的技术的实施例(在下文中，称为“实施方式”)。本公开的技术不限于实施方式并且实施方式中的各种值等是说明性的。在以下描述中，相同的参考标号被用在相同元件或具有相同功能的元件中，并且将被省略重复描述。此外，将根据下列顺序进行描述。
1.与本公开的全部的比较器电路、比较器电路控制方法、A/D转换电路和显示装置相关的描述
2.实例1(比较器电路实例1)
3.实例2(比较器电路实例2)
4.实例3(比较器电路实例3)
5.实例4(比较器电路实例4)
6.实例5(比较器电路实例5)
7.实例6(显示装置的实例)
8.实例7(串并行的A/D转换方法的固态成像装置的实例)
与本公开的全部的比较器电路、比较器电路控制方法、A/D转换电路和显示装置相关的描述
应用了本公开的技术的比较器电路可以是任何类型的比较器电路。作为实例，可示出斩波型(chopper type)比较器电路或差动型比较器电路，该差动型比较器电路包括用于检测两个输入信号之间的差异的差动电路部。
应用本公开的技术的比较器电路可被配置为在A/D转换电路中用作比较器电路，在该A/D转换电路中，比较器电路被设置在输入级中。使用比较器电路的A/D转换电路可在例如串并行的A/D转换方法的固态成像装置中用作A/D转换电路。
在包括上述优选配置的本公开的比较器电路、A/D转换电路和显示装置中，电流供应部可被配置为将第一电流和低于第一电流的第二电流选择性地供应至差动电路部。另外，控制部可在差动电路部处于待机状态时控制电流供应部供应第二电流，并且在差动电路部从待机状态转换到操作状态之前将第二电流的供应切换至第一电流的供应。
另外，在包括上述优选配置的本公开的比较器电路、A/D转换电路和显示装置中，差动电路部可包括：差动放大器，该差动放大器根据两个输入信号之间的差异输出信号；以及第一放大器，差动放大器的输出信号被输入至该第一放大器。此时，控制部可包括第二放大器，差动放大器的输出信号被输入至该第二放大器，并且该第二放大器可根据第二放大器的输出信号控制电流供应部在第一电流与第二电流之间进行切换。第二放大器可包括低于第一放大器的阈值电压的阈值电压。
可替代地，在包括上述优选配置的本公开的比较器电路、A/D转换电路和显示装置中，电流供应部可包括：供应第一电流的第一电流源；电流限制部以及在电流限制部的输入端与输出端之间选择性短路的开关电路。电流限制部可限制从第一电流源供应的第一电流，以产生第二电流。此时，控制部可控制开关电路在差动电路部处于待机状态时处于断开(OFF)状态，并且在差动电路部从待机状态转换到操作状态之前处于接通(ON)状态。
另外，在包括上述优选配置的本公开的比较器电路、A/D转换电路和显示装置中，第一电流源包括具有与第一电流相对应的沟道长度的第一电流源晶体管。此时，电流限制器包括第二电流源晶体管，该第二电流源晶体管的沟道长度长于第一电流源晶体管的沟道长度，并且该第二电流源晶体管串联连接至第一晶体管且并联连接至开关电路。
可替代地，在包括上述优选配置的本公开的比较器电路、A/D转换电路和显示装置中，第一电流源可包括第一电流源晶体管，在该第一电流源晶体管中，与第一电流相对应的第一偏置电压被施加至栅电极。此时，电流限制部可包括第三电流源晶体管，在该第三电流源晶体管中，用于将从第一电流源晶体管供应的第一电流缩小至第二电流的第二偏置电压被施加于栅电极，并且该第三电流源晶体管串联连接至第一电流源晶体管且并联连接至开关电路。
可替代地，在包括上述优选配置的本公开的比较器电路、A/D转换电路和显示装置中，电流供应部可包括：第二电流源，用于供应第二电流；以及第三电流源，用于供应与第二电流相加变成第一电流的第三电流。此时，控制部可在差动电路部处于待机状态时控制第三电流源处于非激活状态，并且在差动电路部从待机状态转换到操作状态之前处于激活状态。
另外，在包括上述优选配置的本公开的比较器电路、A/D转换电路和显示装置中，第二电流源可包括第四电电流源晶体管，在该第四电电流源晶体管中，与第二电流相对应的第三偏置电压被施加至栅电极。此时，第三电流源可包括第五电流源晶体管，该第五电流源晶体管并联连接至第四电流源晶体管，并且在导通状态时输出第三电流。
另外，在包括上述优选配置的本公开的比较器电路、A/D转换电路和显示装置中，第二电流源可具有以下功能：在差动电路部处于待机状态的预定周期中相对于差动电路部选择性地阻断电流的供应。另外，差动电路部可包括差动放大器，该差动放大器根据两个输入信号之间的差异输出信号，并且第二电流源可包括第一开关电路，该第一开关电路根据控制波形而处于断开状态并且在差动电路部处于待机状态的预定周期中相对于差动电路部阻断电流供应。另外，第二电流源可包括第二开关电路，该第二开关电路通过执行接通/断开操作来稳定差动电路部的输出电压。
可替代地，在包括上述优选配置的本公开的比较器电路、A/D转换电路和显示装置中，控制部可包括第三放大器，并且可根据第二放大器的输出信号和第三放大器的输出信号控制电流供应部在第一电流与第二电流之间进行切换。向其输入差动放大器的输出信号的第三放大器可具有高于第一放大器的阈值电压的阈值电压。
可替代地，在包括上述优选配置的本公开的比较器电路、A/D转换电路和显示装置中，两个输入信号中的任意一个可以是映像信号(projection signal，投影信号)的信号电压，而两个输入信号中的另一个可以是具有锯齿波形的电压变化的控制波形。
在包括上述优选配置的本公开的显示装置中，多个像素以二维矩阵的形状被布置在第一方向和第二方向上。在像素的布置中，沿第一方向布置的像素组可被称为“行方向像素组”，并且沿第二方向布置的像素组可被称为“列方向像素组”。当第一方向是显示装置的垂直方向且第二方向是显示装置的水平方向时，行方向像素组指示布置在垂直方向上的像素组，并且列方向像素组指示布置在水平方向上的像素组。
另外，在包括上述优选配置的本公开的显示装置中，多个像素可以以二维矩阵的形状被布置在第一方向和第二方向上，并且像素组可沿第一方向被划分成P个像素块。然后，构成属于第一像素块的像素的发光部至构成属于第P个像素块的像素的发光部在每个像素块中可顺序地且同时地发光，并且当构成属于像素块的一部分的像素的发光部发光时，构成属于剩余像素块的像素的发光部可以不发光。
可替代地，在包括上述优选配置的本公开的显示装置中，发光部可基于多个控制波形多次发光。然后，在这种情况下，优选的是，多个控制波形的时间间隔是恒定的。另外，在一个显示帧中供应到驱动电路的控制波形的数量可小于一个显示帧中的控制波形的数量。这种形态能够通过在一个显示帧中创建一连串的多个控制波形、在构成属于一个像素块的发光部不发光时掩蔽一连串的多个控制波形的一部分以及通过不将控制波形供应到构成属于一个像素块的像素的驱动电路。
进一步地，在包括上述各种优选配置和形态的本公开的显示装置中，发光部可由发光二极管(LED)构成。发光二极管可具有现有的配置和结构。即，其具有最佳配置和结构并且由制造合适材料的发光二极管可根据发光二极管的发光颜色进行选择。在包括作为发光部的发光二极管的显示装置中，包括红色发光二极管的发光部起到红色发光子像素(subpixel)的作用，包括绿色发光二极管的发光部起到绿色发光子像素的作用，包括蓝色发光二极管的发光部起到蓝色发光子像素的作用，并且三种类型的子像素构成一个像素，并且因此可以根据三种类型的子像素的发光状态来显示彩色图像。
此外，本公开中的“一个像素”与这样的显示装置中的“一个子像素”相对应，并且因此这样的显示装置中的“一个子像素”可以被解释为“一个像素”。当三种类型的子像素构成一个像素时，作为三种类型的子像素的布置，可包括三角形布置、条纹布置、对角布置和矩形布置。然后，另外，可以基于PWM驱动方法通过恒定电流驱动发光二极管，并且因此可以防止在发光二极管的光谱波长中生成蓝移(blue shift)。另外，制备三个面板，第一面板由包括红色发光二极管的发光部构成，第二面板由包括绿色发光二极管的发光部构成，以及第三面板由包括蓝色发光二极管的发光部构成，并且因此来自三个面板的光线能够例如通过使用二向色棱镜(dichroic prism)被集中应用于投影仪。
实例1
图1是示出根据本公开的实例1的比较器电路的配置的电路图。如在图1中所示，除了两个电路输入端IN1和IN2和一个电路输出端OUT之外，根据实例1的比较器电路10A还包括差动电路部11、电流供应部12和控制部13。
差动电路部11检测输入至两个电路输入端IN1和IN2的两个输入信号之间的差异。在此，例如，作为比较对象的信号的映像信号的信号电压VSig被输入到一个电路输入端IN1。例如，具有作为比较标准的信号的锯齿波形的电压变化的控制波形VSaw被输入到另一个电路输入端IN2。控制波形VSaw是锯齿波形，其例如在以与最大电平的预定倾斜角度下降并且在比较器电路的比较输出期间内到达最低电平之后以相同倾斜角度上升。
电流供应部12能够将第一电流和低于第一电流的第二电流选择性地供应到差动电路部11。在此，第一电流是用于设定差动电路部11处于操作状态(激活状态)的驱动电流(操作电流)IDrv。另外，第二电流是在待机状态(待机形式)时供应到差动电路部11的待机电流(待机电流)IStby。待机电流IStby是在差动电路部11从待机状态(待机模式)转换到操作状态(操作模式)时，即在差动电路部11从待机模式返回时不发生沉降短缺(settlingshortage)的程度的电流。
控制部13检测差动电路部11的操作定时。本文中描述的差动电路部11的操作定时是用于使差动电路部11从待机状态(待机模式)转换到操作状态(操作模式)的定时(即，用于输入操作状态的定时)；在差动电路部11刚好从待机状态转换到操作状态之前的定时；用于使差动电路部11从操作状态转换到待机状态的定时等等。
控制部13检测差动电路部11的操作定时，并且根据其检测结果通过电流供应部12控制被供应至差动电路部11的电流。具体而言，控制部13控制电流供应部12供应第二电流，即，当差动电路部11处于待机状态时的待机电流IStby。控制部13进一步控制电流供应部12将待机电流IStby的供应切换至第一电流的供应，即，刚好在差动电路部11从待机状态转换到操作状态之前时的驱动电流IDrv。
图2是用于描述根据实例1的比较器电路10A的电路操作的时序波形图。在图2中，示出了差动电路部11的控制波形VSaw、信号电压VSig、节点A的电位VA、节点B的电位VB和输出电压VOut的每个波形以及差动电路部11的电流消耗的进度。在此，节点A是差动电路部11的输出节点，并且节点B是控制部13的输出节点。这同样被应用于稍后描述的实例。
在差动电路部11中，从在其上控制波形VSaw穿过信号电压Vsig的定时(在本实例中，是低于信号电压VSig的定时)至控制波形VSaw再次穿过信号电压VSig的定时(在本实例中，是信号电压VSig上的定时)的时间段是操作模式。在操作模式中，执行比较操作，并且从电路输出端OUT输出低电平的输出电压VOut(例如，GND电平)。
另一方面，在差动电路部11的待机状态下，差动电路部11处于其中待机电流IStby(即用于防止在差动电路部11从待机模式转换到操作模式时的沉降短缺)从电流供应部12被供应到差动电路部11的状态下。待机电流IStby是低于驱动电流IDrv的电流，更具体而言，是沉降短缺不会发生的程度的小电流。因此，差动电路部11的待机模式下的电力消耗能够被保持为低于操作模式下的电力消耗。另外，在差动电路部11转换到操作模式之前，待机电流IStby流过差动电路部11，并且因此当差动电路部11转换到操作模式时不会发生沉降短缺。
作为差动电路部11的输出节点的节点A的电位VA响应于控制波形VSaw的锯齿波形的电压变化而变化。控制部13监控节点A的电位VA。然后，控制部13检测超过预定电平的节点A的电位时的定时。预定电平被设定为用于能够检测刚好在差动电路部11从待机状态转换到操作状态之前的定时的电平，在本实例中，设定为GND(接地)+α的电平。在此，如在后面描述的实例2中，当采用其中放大器(对应于第一放大器112)设置在差动电路部11的输出级的配置时，α被设定为在将放大器Vth1的阈值电压设定为Vth1时满足条件GND<GND+α<Vth1的值。
当节点A的电位VA超过GND+α的电平，其是控制部13的输出节点的节点B的电位VB从电源电位VDD转换到GND电平。电流供应部12接收节点B的电位VB的转换，并且将供应到差动电路部11的电流从待机电流IStby切换到驱动电流IDrv。由此，差动电路部11能够从待机模式转换到操作模式而不会引起沉淀短缺，并且可以在根据操作模式下的驱动电流IDrv的驱动下可靠地执行比较操作。
如上所述，在根据实例1的比较器电路10A中，采用以下配置：其中比较器电路本身掌握差动电路部11的操作状态并且在根据嵌入式控制部13的控制下，而不是基于来自外部的命令(控制信号)控制电流来对电流进行控制。即，比较器电路10A不会通过从外部接收的控制信号来控制电流，而是根据差动电路部11的操作状态控制电流。
因此，可以根据差动电路部11的操作状态优化电力消耗，并且因此即使当根据预先的设定顺序控制电流时，比较器电路的电力消耗能够被降低。另外，由于嵌入了根据差动电路部11的操作状态控制电流的控制部13，存在在通过从外部接收控制信号来控制电流时不需要用于传输控制信号的配线的优点。
当采用其中布置多个比较器电路并且在不同的定时操作多个比较器电路的系统配置时，不需要配线优点是特别有效的。具体而言，当通过从外部的控制部接收控制信号来控制电流时，用于将来自控制部和外部的控制信号传输到多个比较器电路中的每一个的配线是必要的，但是当嵌入控制部13时，则并非一定要配线，因此对于整个系统来说，相对于逻辑电路或模拟电路能够减少电线数量。
实例2
图3是示出根据本公开的实例2的比较器电路的配置的电路图。另外，
图4是用于描述根据实例2的比较器电路的电路操作的时序波形图，并示出控制波形VSaw、信号电压VSig、节点A的电位VA、节点B的电位VB和输出电压VOut中的每一个波形；以及差动放大器111的电流消耗的进度。
根据实例2的比较器电路10B与根据实例1的比较器电路10A相同之处在于比较器电路10B包括差动电路部11、电流供应部12和控制部13，映像信号的信号电压VSig被输入到一个电路输入端IN1，并且控制波形VSaw被输入到另一个电路输入端IN2。
在根据实例2的比较器电路10B中，差动电路部11包括：差动放大器111，该差动放大器根据两个输入信号(即信号电压VSig和控制波形VSaw)之间的差异输出信号；以及放大器(第一放大器)112，差动放大器111的输出信号被输入至该放大器。当差动放大器111的输出信号超过阈值电压Vth1时，作为该比较器电路10B的比较结果，放大器112输出低电平的输出电压VOut。
电流供应部12包括第一电流源121、电流限制部122和开关电路123。第一电流源121输出作为第一电流的驱动电流IDrv。电流限制部122使从第一电流源121供应的驱动电流IDrv限制(缩小)为作为第二电流的待机电流IStby。开关电路123在电流限制部122的输入端与输出端之间选择性地短路。
在电流供应部12中，当开关电路123处于接通(闭合)状态时，开关电路123在电流限制部122的输入端与输出端之间短路，并且因此从第一电流源121输出的驱动电流IDrv被直接供应到差动放大器111。
另外，当开关电路123处于断开(打开)状态时，通过限制电流限制部122中的驱动电流IDrv(缩小的电流)获得的待机电流IStby被供应到差动放大器111。
控制部13包括放大器(第二放大器)131，差动放大器111的输出信号被输入至该放大器。控制部13的放大器131包括阈值电压Vth2，该阈值电压小于差动电路部11的放大器112的阈值电压Vth1(Vth1>Vth2时)，并且在差动放大器111的输出信号超过阈值电压Vth2时，输出低电平的信号(例如，GND电平)。输出信号被供应作为用于控制电流供应部12在驱动电流IDrv与待机电流IStby之间进行切换的电流切换控制信号。
在此，在其上差动放大器111的输出信号(节点A的电位VA)超过阈值电压Vth2的定时是刚好在差动电路部11的转换(即差动放大器111从待机状态至操作状态)之前的定时。因此，当差动放大器111处于待机状态时，控制部13控制开关电路123切换至断开状态，并且刚好在根据电流切换控制信号的控制下差动放大器111从待机状态转换至操作状态之前切换到接通状态。
在图5A和图5B中，示出了在根据实例2的比较器电路10B中的电流供应部12的电路配置实例。
根据电路实例1的电流供应部
图5A是示出根据电路实例1的电流供应部12A的电路配置的电路图。在根据电路实例1的电流供应部12A中，第一电流源121包括第一电流源晶体管，例如，P沟道型电场效应晶体管TR11。在P沟道型电场效应晶体管TR11中，基于沟道长度L、沟道宽度W、施加到栅电极的偏置电压VB等确定驱动电流IDrv。
电流限制部122包括第二电流源晶体管，例如，串联连接至电场效应晶体管TR11的P沟道型电场效应晶体管TR12，其沟道长度L的长度大于P沟道型电场效应晶体管TR11的长度。与P沟道型电场效应晶体管TR11相同的偏置电压VB被施加到P沟道型电场效应晶体管TR12的栅电极。在此，在电场效应晶体管中，已知的是在沟道宽度与沟道长度的比率(W/L)变得更高时电流驱动能力增加。
因此，当偏置电压VB和P沟道型电场效应晶体管TR11的沟道宽度W与P沟道型电场效应晶体管TR12的沟道宽度相同时，P沟道型电场效应晶体管TR12的沟道长度L长于P沟道型电场效应晶体管TR11的沟道长度，并且因此P沟道型电场效应晶体管TR12的电流驱动能力低于P沟道型电场效应晶体管TR11的电流驱动能力。因此，在电流限制部122中，从第一电流源121输出的驱动电流IDrv能够被限制(缩小)为待机电流IStby。
在电流限制部122的输入端与输出端之间选择性地短路的开关电路123包括开关晶体管，例如并联连接至P沟道型电场效应晶体管TR12的P沟道型电场效应晶体管TR13。当低电平的电流切换控制信号从控制部13施加到栅电极时，P沟道型电场效应晶体管TR13处于接通(导通)状态，并且在P沟道型电场效应晶体管TR12的源极与漏极之间短路，从而将从第一电流源121输出的驱动电流IDrv供应到差动放大器111。
根据电路实例2的电流供应部
图5B是示出根据电路实例2的电流供应部12B的电路配置的电路图。类似于根据电路实例1的电流供应部12A，在根据电路实例2的电流供应部12B中，第一电流源121包括第一电流源晶体管，例如P沟道型电场效应晶体管TR11，其中与驱动电流IDrv相对应的第一偏置电压VB被施加到栅电极。
电流限制部122包括第三电流源晶体管，例如，串联连接至电场效应晶体管TR11的P沟道型电场效应晶体管TR14，其中用于将从P沟道型电场效应晶体管TR11供应的驱动电流IStby限制(缩小)到待机电流IDrv的第二偏压电压VB'被施加到栅极电极。类似于根据电路实例1的电流供应部12A，开关电路123包括开关晶体管，例如，并联连接至P沟道型电场效应晶体管TR12的P沟道型电场效应晶体管TR13。
在根据如上所述配置的实例2的比较器电路10B中，能够获得与根据实例1的比较器电路10A相同的动作和相同的效果。即，在不通过从外部接收控制信号来控制电流的情况下，可以根据差动电路部11的操作状态控制电流，并且因此能够根据差动电路部11的操作状态来优化电力消耗。因此，可以减少比较器电路的电力消耗。另外，存在在通过从外部接收控制信号控制电流时不需要用于传输控制信号的配线的优点。
实例3
图6是示出根据本公开的实例3的比较器电路配置的电路图。另外，
图7是用于描述根据实例3的电路操作的时序波形图，并示出控制波形VSaw、信号电压VSig、节点A的电位VA、节点B的电位VB和输出电压VOut中的每个波形以及差动放大器111的电流消耗的进度。
根据实例3的比较器电路10C与根据实例1的比较器电路10A相同之处在于比较器电路10C包括差动电路部11、电流供应部12和控制部13，映像信号的信号电压VSig被输入到电路输入端IN1，并且控制波形VSaw被输入到另一个电路输入端IN2。另外，差动电路部11和控制部13的配置与根据实例2的比较器电路10B的配置相同。
电流供应部12包括第二电流源124和第三电流源125两个电流源，并且电流源124与125并联连接。第二电流源124输出待机电流IStby，该待机电流是第二电流。第三电流源125输出其变成第一电流的第三电流IDrv'，即，驱动电流IDrv与待机电流IStby相加(通过加法)。
在根据实例3的比较器电路10C中，控制部13的输出信号被供应到电流供应部12的第三电流源125，作为用于控制电流源125在激活状态(接通状态)与非激活状态(断开状态)之间切换的接通/断开控制信号。具体而言，控制部13控制第三电流源125刚好在差动放大器111从待机状态转换到操作状态之前处于激活状态，并且在差动放大器111根据供应到电流供应部12的接通/断开控制信号处于待机状态时而处于非激活状态。
在电流供应部12中，当第三电流源125处于非激活状态时，从第二电流源124输出的待机电流IStby被直接供应到差动放大器111。当第三电流源125处于激活状态时，从第二电流源124输出的待机电流IStby和从第三电流源125输出的第三电流IDrv'相加在一起，并且作为驱动电流IDrv供应到差动放大器111。
根据电路实例3的电流供应部
图8是示出根据实例3的比较器电路的电流供应部(根据电路实例3的电流供应部)的电路配置实例的电路图。在根据电路实例3的电流供应部12C中，第二电流源124包括第四电流源晶体管，例如，P沟道型电场效应晶体管TR15，其中对应于待机电流IStby的第三偏置电压VB'被施加到栅电极。第三电流源125包括第五电流源晶体管，例如，并联连接至P沟道型电场效应晶体管TR15并且在导通(接通)状态时输出第三电流IDrv'的P沟道型电场效应晶体管TR16。从控制部13输出的接通/断开切换控制信号被施加到P沟道型电场效应晶体管TR16的栅电极。
在根据如上所述配置的实例3的比较器电路10C中，能够获得与根据实例1的比较器电路10A相同的动作和相同的效果。即，在不通过从外部接收控制信号来控制电流的情况下，能够根据差动电路部11的操作状态控制电流，并且因此能够根据差动电路部11的操作状态优化电力消耗。因此，可能减少比较器电路的电力消耗。此外，存在在通过从外部接收控制信号来控制电流时不需要用于传输控制信号的配线的优点。
此外，在电路实例1到电路实例3中，第一电流源121、电流限制部122、开关电路123、第二电流源124和第三电流源125被配置为P沟道型电场效应晶体管，但是配置不限于此。即，第一电流源121、电流限制部122、开关电路123、第二电流源124和第三电流源125可被配置为N沟道型电场效应晶体管，并且可被配置为P沟道型电场效应晶体管和N沟道型电场效应晶体管的组合。
实例4
图9是示出根据本公开的实例4的比较器电路的配置的电路图。另外，
图10是用于描述根据实例4的比较器电路的电路操作的时序波形图，并且示出控制波形VSaw、信号电压VSig、节点A的电位VA、节点B的电位VB和输出电压VOut的每个波形以及差动放大器111的电流消耗的进度。
根据实例4的比较器电路10D与根据实例1的比较器电路10A相同之处在于比较器电路10D包括差动电路部11、电流供应部12和控制部13，映像信号的信号电压VSig被输入到一个电路输入端IN1，并且控制波形VSaw被输入到另一个电路输入端IN2。
另外，差动电路部11和控制部13的配置与根据实例3的比较器电路10B的配置相同。电流供应部12包括输出待机电流IStby的第二电流源124和输出第三电流IDrv'的第三电流源125两个电流源，并且电流源124和125并联连接。另外，控制部13刚好在差动放大器111从待机状态向操作状态转换之前控制第三电流源125处于激活状态，并且在差动放大器111根据供应给电流供应部12的接通/断开切换控制信号处于待机状态时而处于非激活状态。
然后，在根据实例4的比较器电路10D中，第二电流源124具有在预定周期T0中选择性地阻断供应给差动放大器111的待机电流IStby的功能，在该预定周期期间，差动电路部11，更具体而言，差动放大器111处于待机状态(待机模式)。基于控制波形VSaw执行第二电流源124中的待机电流IStby的选择阻断操作，该控制波形在以比较器电路的比较输出周期内的最大电平与最小电平之间的预定倾斜角下降或者上升。在此，在预定周期T0期间差动放大器111处于待机状态，该预定周期是在其期间控制波形VSaw高于设定电平V0的周期，该设定电平低于最大电平基于该设定电平V0的预定电平。
在差动放大器111处于待机状态的预定周期T0期间，阻断供应给差动放大器111的待机电流IStby，并且因此差动放大器111的电流消耗在预定周期T0中是0。然后，在其期间待机电流IStby被供应给差动放大器111的周期是在预定周期T0结束后的短周期T1以及预定周期T0开始前的短周期T2。周期T1是从预定周期T0结束时直到差动放大器111的输出信号(节点A的电位VA)超过阈值电压Vth2时的周期。周期T2是从差动放大器111的输出信号低于或等于阈值电压Vth2直到预定周期T0开始时的周期。
根据实例4的比较器电路的具体电路配置
图11A和图11B是示出根据实例4的比较器电路10D的具体电路配置的电路图，其中，图11A示出根据电路实例1的电路配置，并且图11B示出根据电路实例2的电路配置。
电路实例1
如图11A中所示，差动放大器111具有现有的差动放大器的配置，包括例如两个P沟道型电场效应晶体管TR21和TR22和两个N沟道型电场效应晶体管TR23和TR24。两个P沟道型电场效应晶体管TR21和TR22是其中源电极共同连接并执行差动运算的差动晶体管对。
两个N沟道型电场效应晶体管TR23和TR24配置其是有源负载的电流镜像电路。具体而言，在N沟道型电场效应晶体管TR23中，漏电极和栅电极连接至P沟道型电场效应晶体管TR21的漏电极，并且源电极连接至低电位侧上的电源GND。在N沟道型电场效应晶体管TR24中，栅电极连接至N沟道型电场效应晶体管TR23的栅电极，漏电极连接至P沟道型电场效应晶体管TR22的漏电极，并且源电极连接至低电位侧上的电源GND。
在如上所述配置的差动放大器111中，P沟道型电场效应晶体管TR21的栅电极是一个输入端，并且映像信号的信号电压VSig被输入到栅电极。另外，P沟道型电场效应晶体管TR22的栅电极是另一个输入端，并且具有锯齿波形的电压变化的控制波形VSaw被输入到栅电极。然后，P沟道型电场效应晶体管TR22的漏电极与N沟道型电场效应晶体管TR24的漏电极之间的公共连接点(节点)是差动放大器111的输出端(节点A)。
第一放大器112包括电流源I1和N沟道型电场效应晶体管TR25。电流源I1和电场效应晶体管TR25串联连接在高电位侧的电源VDD与低电位侧的电源GND之间。电场效应晶体管TR25的栅电极连接至差动放大器111的输出端，即，连接至节点A。然后，电流源I1和电场效应晶体管TR25之间的公共连接点是第一放大器112的输出端，并且连接至该比较器电路10D的电路输出端OUT。
用于配置控制部13的第二放大器131包括电流源I2和N沟道型电场效应晶体管TR26。电流源I2和电场效应晶体管TR26串联连接在高电位侧的电源VDD与低电位侧的电源GND之间。电场效应晶体管TR26的栅电极连接至差动放大器111的输出端，即，连接至节点A。然后，电流源I2和电场效应晶体管TR26之间的公共连接点是第二放大器131的输出端(节点B)。通向节点B的信号被供应作为用于控制电流供应部12在驱动电流IDrv与待机电流IStby之间进行切换的电流切换控制信号。
电路实例2
在电路实例2中，主要描述电流供应部12的具体电路配置。在这点上，差动放大器111、第一放大器112和第二放大器131的配置的一部分与电路实例1稍微不同。
差动放大器111包括除了两个P沟道型电场效应晶体管TR21和TR22之外的P沟道型电场效应晶体管TR27和N沟道型电场效应晶体管TR28，以及两个N沟道型电场效应晶体管TR23和TR24。电场效应晶体管TR27和TR28串联连接在高电位侧的电源VDD与低电位侧的电源GND之间。然后，电场效应晶体管TR27具有其中栅电极和漏电极被共同连接的二极管连接配置。另外，电场效应晶体管TR28的栅电极和电场效应晶体管TR23的栅电极共同连接。此外，在电场效应晶体管TR24中，栅电极和漏电极共同连接。
电流供应部12包括例如作为电流源晶体管的三个P沟道型电场效应晶体管TR31、TR32和TR33，其彼此串联连接。对应于驱动电流IDrv的偏置电压VB被施加到电场效应晶体管TR31、TR32和TR33的每个栅电极。
在此，电场效应晶体管TR31是用于生成驱动电流IDrv的电流源晶体管并且与P沟道型电场效应晶体管TR36一起构成第三电流源125。然后，电场效应晶体管TR36除了起到如后面所描述的开关(第二开关电路)的作用之外，具有与图3的电流限制部122相同的功能，并且将驱动电流IDrv限制(缩小)到第三电流IDrv'。两个电场效应晶体管TR32和TR33是基于驱动电流IDrv用于生成待机电流IStby的电流源晶体管，并且构成第二电流源124。即，电场效应晶体管TR32和TR33具有与图3的电流限制部122相同的功能，并且将驱动电流IDrv限制(缩小)至待机电流IStby。
除了作为电流源晶体管的P沟道型电场效应晶体管TR32和TR33之外，第二电流源124还包括两个开关电路，即，第一开关电路21和第二开关电路22。第一开关电路21包括P沟道型电场效应晶体管TR34，并且根据控制波形VSaw执行接通/断开操作。第二开关电路22包括P沟道型电场效应晶体管TR35，并且根据差动电路部11的输出电压VOut执行接通/断开操作，并且因此如稍后所描述的能够对输出电压VOut稳压。
此外，在图11B的电路实例中，采用其中相对于第一开关电路21(电场效应晶体管TR34)并联设置的第二开关电路22(电场效应晶体管TR35)的电路配置，但设置位置不限于此。例如，可采用其中第二开关电路22被布置在电场效应晶体管TR32的源电极侧或者被布置在电场效应晶体管TR32与电场效应晶体管TR33之间的电路配置。此外，可采用其中第二开关电路22并联连接至第三电流源125的电路配置。
除了作为电流源晶体管的P沟道型电场效应晶体管TR31之外，第三电流源125还包括开关电路23。开关电路23包括具有将驱动电流IDrv缩小到第三电流IDrv'的功能的上述P沟道型电场效应晶体管TR36。电场效应晶体管TR36根据用于配置控制部13的第二放大器131的输出信号(接通/断开切换控制信号)执行接通/断开操作。
在第一放大器112中，电流源I1包括P沟道型电场效应晶体管TR29。电场效应晶体管TR29串联连接至电场效应晶体管TR25，并且其栅电极连接至电场效应晶体管TR27的栅电极与漏电极之间的公共连接节点。在第二放大器131中，电流源I2包括P沟道型电场效应晶体管TR30。电场效应晶体管TR30串联连接至电场效应晶体管TR26，并且其栅电极连接至电场效应晶体管TR27的栅电极与漏电极之间的公共连接节点。
在上述配置的电流供应部12中，第二电流源124的电场效应晶体管TR34在预定周期T0中处于断开状态，在该预定周期T0期间，差动放大器111根据控制波形VSaw(在控制波形VSaw的高电平区域)处于待机状态。因此，阻断(停止)从第二电流源124供应给差动放大器111的待机电流IStby。在此，如上所述的设置电平V0(参照图10)(其确定预定周期T0)对应于P沟道型电场效应晶体管TR34的阈值电压。然后，在差动放大器111处于待机状态的预定周期T0期间，阻断针对差动放大器111的待机电流IStby的供应，并且因此在预定周期T0中的差动放大器111的电流消耗是0。
另外，第二电流源124的电场效应晶体管TR35被用作开关，用于将差动放大器111、第一放大器112和第二放大器131的输出值固定到电源电位VDD。当针对差动放大器111供应的电流是0时，节点A和节点B的每个电位和输出电压VOut可能是不确定的值，但是这能够通过包括电场效应晶体管TR35的第二开关电路22的动作来解决。具体而言，例如，当输出电压VOut不确定并且低于电源电位VDD时，电场效应晶体管TR35处于接通状态。然后，比较器电路10D处于操作状态，并且输出电压VOut从VSaw>VSig变为电源电位VDD。因此，电场效应晶体管TR35处于其中输出电压VOut不确定的状态中。由于输出电压VOut等是不确定的，故可以将针对差动放大器111供应的电流设定为0。
另外，第三电流源125的电场效应晶体管TR36根据从第二放大器131供应的接通/断开切换控制信号在第三电流源125的激活状态与非激活状态之间进行切换。具体而言，电场效应晶体管TR36处于接通状态，并且因此开始针对差动放大器111供应第三电流IDrv'(即，第三电流源125处于激活状态)。另外，电场效应晶体管TR36处于断开状态，并因此停止针对差动放大器111的第三电流IDrv'的供应(即，第三电流源125处于非激活状态)。
在根据如上所述配置的实例4的比较器电路10D中，能够获得与根据实例1的比较器电路10A相同的动作和相同的效果。即，在不通过从外部接收控制信号来控制电流的情况下，可以根据差动电路部11的操作状态来控制电流，并且因此能够根据差动电路部11的操作状态优化电力消耗。因此，可能减少比较器电路的电力消耗。此外，存在在通过从外部接收控制信号来控制电流时不需要用于传输控制信号的配线的优点。
另外，在根据实例4的比较器电路10D中，在其期间差动放大器111处于待机状态的预定周期T0中，针对差动放大器111的待机电流IStby的供应被阻断，并且电流消耗能够为0，并且因此差动电路部11的电力消耗和比较器电路的电力消耗与如上所述的每个实例相比能够进一步降低。
实例5
图12是示出根据本公开的实例5的比较器电路的配置的电路图。另外，图13是用于描述根据实例5的比较器电路的电路操作的时序波形图并且示出了控制波形VSaw、信号电压VSig、节点A的电位VA、节点B的电位VB、节点C的电位VC和输出电压VOut的每个波形以及差动放大器111的电流消耗的进度。
根据实例5的比较器电路10E与根据实例1的比较器电路10A相同之处在于比较器电路10E包括差动电路部11、电流供应部12和控制部13，映像信号的信号电压VSig被输入到一个电路输入端IN1，并且控制波形VSaw被输入到另一电路输入端IN2。另外，差动电路部11的配置与根据实例2的比较器电路10B的配置相同。
电流供应部12包括接通/断开控制部126，用于针对除第二电流源124之外的第三电流源125执行接通/断开控制，该第二电流源用于输出作为第二电流的待机电流IStby，并且第三电流源125用于输出第三电流IDrv'。接通/断开控制部126基于从控制部13施加的控制信号针对第三电流源125执行接通(激活)控制和断开(非激活)控制。
控制部13包括两个放大器(第二放大器和第三放大器)131和132，差动放大器111的输出信号被输入至该两个放大器。放大器131具有低于差动电路部11的放大器(第一放大器)112的阈值电压Vth1的阈值电压Vth2时(Vth1>Vth2)，而放大器132具有高于阈值电压Vth1的阈值电压Vth3(Vth1<Vth3)。
在差动放大器111的节点A的电位VA超过阈值电压Vth2时，第二放大器131输出低电平的控制信号(例如，GND电平)。在差动放大器111的节点A的电位VA超过阈值电压Vth2时，第三放大器132输出低电平(例如，GND电平)的控制信号。第二放大器131和第三放大器132的每个控制信号被供应到电流供应部12，作为针对第三电流源125用于执行接通/断开控制的接通/断开控制信号。
在此，在低电平的控制信号从第二放大器131的输出的周期是从刚好在差动放大器111从待机状态转换到操作状态之前的定时至刚好在差动放大器111从操作状态转换到待机状态之后的定时的周期。另外，在低电平的控制信号从第三放大器132输出的周期是刚好在控制波形VSaw超过信号电压VSig(在这个实例中，在其下方)之后的定时至刚好在控制波形VSaw再次超过信号电压Vsig之前的定时(在这个实例中，在信号电压VSig之上)。
电流供应部12的接通/断开控制部126接收第二放大器131和第三放大器132的每个控制信号，并且如下针对第三电流源125执行接通/断开控制。首先，当差动放大器111处于待机状态时，第三电流源125处于断开状态。因此，当差动放大器111处于待机状态时，从第二电流源124输出的待机电流IStby直接被供应至差动放大器111。
接下来，在刚好在差动放大器111从待机状态转换到操作状态之前的定时，第三电流源125响应于从第二放大器131输出的控制信号而处于接通状态。因此，在从第二电流源124输出的待机电流IStby和从第三电流源125输出的第三电流IDrv'相加到一起，并且作为驱动电流IDrv被供应给差动放大器111。
接下来，在刚好在控制波形VSaw超过信号电压VSig之后的定时(在本实例中，控制波形VSaw在信号电压VSig的下方)，第三电流源125响应于从第三放大器132输出的控制信号处于断开状态。因此，在控制波形VSaw刚好超过信号电压VSig之后，从第二电流源124输出的待机电流IStby被供应到差动放大器111。
随后，在刚好在控制波形VSaw超过信号电压VSig之前的定时(在本实例中，控制波形VSaw在信号电压VSig上方)，第三电流源125处于接通状态。因此，从第二电流源124输出的待机电流IStby和从第三电流源125输出的第三电流IDrv'相加在一起，并且作为驱动电流IDrv而被供应到差动放大器111。
接下来，在刚好在差动放大器111从操作状态转换到待机状态之前的定时，第三电流源125响应于从第二放大器131输出的控制信号而处于断开状态。在刚好在差动放大器111从操作状态转换到待机状态之后，从第二电流源124输出的待机电流IStby被供应到差动放大器111。
如上所述，在根据接通/断开控制部126的控制下，基于第二放大器131和第三放大器132的控制信号执行其中仅在针对差动放大器111的比较操作之前和之后的短周期内供应驱动电流IDrv并且在其它周期内供应待机电流IStby的控制。
在此，差动放大器111的比较操作是用于检测控制波形VSaw超过信号电压VSig的操作以及用于检测控制波形VSaw再次超过信号电压VSig的操作。另外，比较操作之前和之后的短周期是刚好在从待机状态转换到操作状态之前和刚好在控制波形VSaw超过信号电压VSig之前之间的周期，以及刚好在控制波形VSaw再次超过信号电压VSig之后与刚好在从操作状态转换到待机状态之后之间的周期。
在根据如上所述配置的实例5的比较器电路10E中，能够获得与根据实例1的比较器电路10A相同的动作和相同的效果。即，在不通过从外部接收控制信号来控制电流的情况下，可以根据差动电路部11的操作状态来控制电流，并且因此能够根据差动电路部11的操作状态优化电力消耗。因此，可以减少比较器电路的电力消耗。此外，存在在通过从外部接收控制信号来控制电流时不需要用于传输控制信号的配线的优点。
另外，在根据实例5的比较器电路10E中，仅在针对差动放大器111执行比较操作之前和之后的短周期内供应驱动电流IDrv，并且在其它周期内供应待机电流IStby。因此，即使当在操作模式的整个周期上供应驱动电流IDrv时，仍可以降低差动电路部11的电力消耗，并且降低比较器电路的电力消耗。
在本公开的比较器电路的控制方法中，根据上述的每个实例的比较器电路10A至10E中的控制，检测差动电路部11的操作定时，并且根据检测结果控制由电流供应部12供应到差动电路部11的电流。
变形例
在上述的每个实例中，描述作为实例的其中电流供应部12被设置在高电位侧(例如，电源电压VDD侧)的配置，但是，参考实例1，可采用其中电流供应部12被设置在低电位侧(例如，GND侧)的配置(根据本变形例的比较器电路10F)，如图14中所示。
实例6
在图15中示出了通过根据实例6的显示装置中的发光部和驱动电路配置的像素等的概念图，并且在图16中示出了用于配置根据实例6的显示装置的电路的概念图。此外，为了附图的简单起见，在图16中示出了3×5个像素。
在根据实例6的显示装置中，以二维矩阵的形状布置由发光部31和用于驱动发光部31的驱动电路32配置的多个像素(更具体是，子像素，同样应用于下文)30。具体而言，多个像素30以二维矩阵的形状被布置在第一方向和第二方向上。然后，像素组沿第一方向被划分为P个像素块。另外，根据实例6的显示装置包括电压供应部101、扫描电路102、控制波形生成电路103以及作为用于驱动像素30的外围驱动部的图像信号输出电路104。
发光部31包括发光二极管(LED)，并且其阳极电极连接至电源部。多个像素30的每个驱动电路32包括比较器电路33、电流源34和发光部驱动晶体管TRDrv。发光部驱动晶体管TRDrv包括例如N沟道型晶体管。然而，发光部驱动晶体管TRDrv不限于N沟道型晶体管。在发光部驱动晶体管TRDrv中，漏电极连接至发光部31的阴极电极，并且源电极通过电流源34连接至接地部分(接地)。
具有锯齿波形的电压变化的控制波形(发光控制波形)VSaw通过控制波形线PSL从控制波形生成电路103施加到比较器电路33，并且信号电压(发光的强度信号)VSig通过数据线DTL从图像信号输出电路104施加到比较器电路33。此外，具体而言，信号电压VSig是用于控制像素30的发光状态(亮度)的映像信号电压。比较器电路33基于控制波形VSaw和信号电压VSig对电位进行比较，并且基于比较结果输出预定电压(为方便起见，称作“第一预定电压”)。
将参考电压VRef和参考电流IRef从电压供应部101供应给电流源34。电流源34通过基于参考电压VRef和参考电流IRef执行电压电流转换来生成恒定电流。发光部驱动晶体管TRDrv通过从比较器电路33输出的第一预定电压驱动，并且因此将电流供应至发光部31，并且使发光部31发光。即，发光部驱动晶体管TRDrv配置电流供应部，用于根据比较器电路33的输出将电流供应至发光部31。
然后，比较器电路33包括根据上述实例1至实例5的比较器电路10A至10E，或者根据本变形例的比较器电路10F。根据实例6的显示装置采用用于使发光部31发光的驱动方法，即，用于通过在每个像素30中包括设置有比较器电路33的驱动电路32根据基于信号电压VSig的电位来针对发光部31执行PWM驱动一时间周期。根据PWM驱动方法，存在能够降低发光部31的发光变化的优点。
在图17中，示出了用于描述根据实例6的显示装置中的一个像素的操作的控制波形VSaw等的示意图。另外，在图18中示出了相对于像素块的多个控制波形VSaw的供应的示意图。在后面描述的图18和图19中，为方便起见，控制波形VSaw的锯齿波形以三角形的形状示出。
根据实例6的显示装置是其中包括发光部31和用于驱动发光部31的驱动电路32的多个像素30以二维矩阵的形状被布置在第一方向和第二方向上的显示装置，并且像素组沿第一方向被划分为P个像素块。然后，构成属于第一像素块的像素30的发光部31至构成属于第P个像素块的像素30的发光部31对于每个像素块依次并且同时发光，并且当构成属于部分像素块的像素30的发光部31发光时，构成属于剩余像素块的像素30的发光部31不发光。
例如，假设其中在屏幕的水平方向(第二方向)上的像素的数量是1920，并且在屏幕的垂直方向(第一方向)上的像素的数量是1080的全高清高清晰度全彩色显示装置。像素组沿第一方向被划分成为P个像素块。在此，作为实例，设定P＝6。然后，第一像素组到第180个像素组被包括在第一像素块中，第181个像素组到第360个像素组被包括在第二像素块中，第361个像素组到第540个像素组被包括在第三像素块中，第541个像素组到第720个像素组被包括在第四像素块中，第721个像素组到第900个像素组被包括在第五像素块中，并且第901像素组到第1080像素组被包括在第六像素块中。
下文中，将描述在第一像素块中每个像素的操作。
信号电压写入周期
在第一像素块中，属于布置在第二方向上的一行的所有像素(列方向像素组)中的驱动电路32同时处于致动状态。然后，从属于布置在第一方向上的第一列的所有像素(第一列的列方向像素组)中的驱动电路32到属于最后一列(具体地，第180列)的所有像素(最后一列的列方向像素组)中的驱动电路32顺序执行其中属于布置在第二方向上的一行的所有像素(列方向像素组)中的驱动电路32同时处于第一像素块的致动状态下的操作。
像素块发光周期
在第一像素块中，当上述操作完成时，控制波形VSaw被从控制波形生成电路103供应到第一像素块。即，配置第一像素块中的所有像素30的驱动电路32同时处于致动状态，并且在属于第一像素块的所有像素30中的发光部31发光。一个控制波形VSaw电压的绝对值随着时间的推移而减小(下降)，并且随后增加(升高)。然后，根据控制波形VSaw的电压随时间变化来进行伽马校正(gamma correction)。即，具有时间变量的控制波形VSaw的电压的变化率的绝对值(微分值)与恒定数2.2成比例。
在图17中示出的实例中，信号电压写入周期的控制波形VSaw的电压例如大于或等于3伏。因此，在信号电压写入周期中，比较器电路33(10A至10E)从输出部输出第二预定电压(低电平)，并且因此发光部驱动晶体管TRDrv处于断开状态。在像素块的发光周期中，控制波形VSaw的电压开始下降，并且当控制波形VSaw的锯齿波形的电压到达以信号电压VSig为基础的电位时，比较器电路33(10A至10E)从输出部输出第一预定电压(高电平)。因此，发光部驱动晶体管TRDrv处于接通状态，电流从电源部被供应到发光部31并且发光部31发光。
控制波形VSaw的电压被下降到约1伏，并且随后升高。然后，当控制波形VSaw的锯齿波形的电压超过以电压信号VSig为基础的电位时，比较器电路33(10A至10E)从输出部输出第二预定电压(低电平)。其结果是，发光部驱动晶体管TRDrv处于断开状态，阻断针对发光部31从电源部供应的电流，并且发光部31停止发光(消光)。即，仅在以信号电压(发光的强度信号)VSig为基础的电位切掉控制波形VSaw的锯齿波形的周期内，发光部31能够发光。然后，此时发光部31的亮度取决于电位被切掉的周期的长度。
即，在其期间发光部31发光的时间周期例如基于从图像信号输出电路104施加的信号电压VSig和从控制波形生成电路103施加的控制波形VSaw的电压。然后，根据随时间变化的控制波形VSaw的锯齿波形的电压来执行伽马校正。即，具有时间变量的控制波形VSaw的电压的变化率的绝对值与恒定数2.2成比例，并且因此没有必要设置用于伽马校正的电路。例如，考虑一种方法，其中通过使用具有线形状锯齿波形(三角形波形)的电压的控制波形VSaw由线状亮度信号的2.2次幂改变信号电压VSig，但在实践中，低亮度的电压变化过小，并且特别地，在数字处理中，需要大量的位来实现这样的电压变化，并且因此该方法是无效的。
在根据实例6的显示装置中，设置一个控制波形生成电路103。控制波形VSaw的电压在低灰度部分(低压部分)中最急剧地改变，如图17中示意地示出，并且特别地，在该部分中对于控制波形VSaw的波形级是敏感的。因此，有必要考虑在控制波形生成电路103中生成的控制波形VSaw的变化。然而，在根据实例6的显示装置中，所设置的控制波形生成电路103的数量不是一个，并且因此基本上不在控制波形生成电路103中生成的控制波形VSaw中产生变化。即，整个显示装置能够通过相同的控制波形VSaw发光，并且因此能够防止发光状态的变化产生。
另外，由于控制波形VSaw的电压的绝对值随时间降低，并且随后增加，故用于构成属于一个像素块的所有像素(更具体是所有子像素)的发光部能够在相同的定时发光。即，可以对准(匹配)构成属于每个像素块的所有像素的发光部的发光的时间中心。因为这个原因，可以可靠地防止由于在行方向像素组中的发光的延迟而引起的图像上的垂直线(垂直字符串)的出现。
在根据实例6的显示装置中，发光部31基于多个控制波形VSaw多次发光。可替代地，发光部31基于具有供应到驱动电路32的锯齿波形的电压变化的多个控制波形VSaw和以信号电压VSig为基础的电位多次发光。可替代地，在控制波形生成电路103中，发光部31基于多个控制波形VSaw多次发光。多个控制波形VSaw的时间间隔是恒定的。具体而言，在根据实例6的显示装置中，在像素块发光周期中，四个控制波形VSaw被传输到构成每个像素块的所有像素30，并且每个像素30发光四次。
如在图18中示意地示出，在根据实例6的显示装置中，在一个显示帧中，12个控制波形VSaw被供应到六个像素块。然后，在一个显示帧中供应到驱动电路32的控制波形VSaw的数量小于一个显示帧中的控制波形VSaw的数量。可替代地，在控制波形生成电路103中，在一个显示帧中供应到驱动电路32的控制波形数VSaw的数量小于一个显示帧中的控制波形VSaw的数量。具体而言，在图18中所示的实例中，一个显示帧中的控制波形VSaw的数量是12，并且在一个显示帧中供应到驱动电路32的控制波形VSaw的数量是4。在相邻的像素块中，两个控制波形VSaw重叠。即，两个相邻像素块同时处于发光状态。另外，第一像素块和最后一个像素块同时处于发光状态。能够通过在一个显示帧中生成一连串的多个控制波形VSaw、通过在构成属于一个像素块的像素30的发光部31的发光的时间掩蔽一连串的多个控制波形VSaw的一部分并且通过不将控制波形VSaw供应到构成属于该一个像素块的像素30的驱动电路32来获得这种形态。具体而言，例如，可通过使用多路转换器从一个显示帧中的一连串的控制波形VSaw中取出一部分(四个连续的控制波形VSaw)，并且可以被供应到驱动电路32。
即，在其中多个像素30以二维矩阵形状布置在第一方向和第二方向上并且像素组沿在第一方向上划分为P个像素块的显示装置中，根据实例6的控制波形生成电路103是用于控制生成具有锯齿波形的电压变化的控制波形VSaw的驱动电路32的控制波形生成电路。然后，控制波形生成电路103顺序并同时将控制波形VSaw供应到在每个像素块中构成属于第一像素块的像素30的驱动电路32和构成属于第P像素块的像素30的驱动电路32，并且当控制波形VSaw供应到构成属于部分像素块的像素30的驱动电路32时不会将控制波形VSaw供应到构成属于剩余像素块的像素30的驱动电路32。在此，在控制波形生成电路103中，在一个显示帧中生成一连串的多个控制波形VSaw，当构成属于一个像素块的像素30的发光部31不发光并且不会将控制波形VSaw供应到构成属于该一个像素块的像素30的驱动电路32时，一连串多个控制波形VSaw的一部分被掩蔽。
更具体而言，如图20中所示的概念图，在控制波形生成电路103中，由控制器82读出存储在存储器81中的控制波形VSaw的波形数据，并且读出的波形数据被传输到D/A转换器83。然后，数据由D/A转换器83转换成电压，并且通过低通滤波器84整合电压，并因此制备具有2.2次幂的曲线的控制波形VSaw。
然后，控制波形VSaw通过放大器85被分配到多个(在实例6中是6个)多路转换器86中，通过多路转换器86仅使一连串的控制波形VSaw中所期望的部分通过，并且在根据控制器82的控制下遮蔽其它部分。因此，制备了所需的控制波形组(具体是包括四个连续控制波形VSaw的六组控制波形组)。此外，由于基本锯齿波形的数量是1，所以能够可靠地抑制控制波形生成电路103中生成控制波形VSaw所出现的变化。
然后，从第一像素块至第六像素块顺序地执行信号电压写入周期和上述的像素块发光周期的操作。即，如在图18中所示，在每个像素块中构成属于第一像素块的像素30的发光部31至构成属于第P个像素块的像素30的发光部31顺序并且同时地发光。此外，当发光部31构成属于部分像素块的像素30发光时，构成属于剩余像素块的像素30的发光部31不发光。此外，在一个显示帧中，任何像素块持续发光。
在这方面，现有技术的驱动方法包括了以下问题，在现有技术中，当在一个显示帧周期的初始的第一周期停止所有像素的发光的同时映像信号电压被写入所有像素，并且所有像素的发光部在通过在第二周期中写入每个像素中的映像信号电压确定的至少一个发光周期内发光。即，通常情况下，映像信号可同样在整个的一个显示帧的一个周期内传输。因此，在电视图像接收系统中，考虑了一种方法，其中垂直消隐区被分配到第二周期，并且所有像素同时发光。然而，在一般情况下，垂直消隐区是一个显示帧的约4％的时间长度。由于这个原因，显示装置会具有非常低的发光效率。此外，有必要准备大信号缓冲器以便写入在第一周期在所有像素中通过一个显示帧传输的映像信号，并且有必要设计信号传输电路，以便以高于或等于被传输的映像信号的速率的速度将映像信号传输到每个像素。此外，还有一个问题，即所有像素在第二周期同时发光，并且因此在发光中使用的功率可在很短周期内集中，并且可难以设计功率源。
在这方面，在根据实例6的显示装置中，当构成属于像素块的一部分(例如，第一像素块和第二像素块)的像素30的发光部31发光时，构成属于剩余像素块(例如，第三像素块至第六像素块)的像素30的发光部31不发光。因此，基于PWM驱动方法的显示装置的驱动中，可以提高发光周期并且因此提高发光效率。
此外，没有必要在某个周期中在所有的像素30中同时写入在一个显示帧上传输的映像信号，即，通过一个显示帧传输的映像信号可顺序写入类似于现有技术的显示装置的每列方向像素组中，因此没有必要准备大信号缓冲器。此外，没有必要设计信号传输电路，以便以高于或等于映像信号的速率的速度将映像信号传输到每个像素。
此外，在像素的发光周期中，由于所有像素30不同时发光，即，例如，当构成属于第一像素块和第二像素块的像素的发光部发光时，构成属于第三像素块至第六像素块的像素的发光部不发光。因此，在发光中使用的电力不会在短的时间段内集中，因此可以容易地设计电源。
在图19中，示意性地示出相对于根据实例6的显示装置的变形例中的像素块的多个控制波形VSaw的供应，并且在本实例中，设定P＝5。即，第一个像素组到第216个像素组被包括在第一像素块中，第217个像素组到第432个像素组被包括在第二像素块中，第433个像素组到第648个像素组被包括在第三像素块中，第649个像素组到第864个像素组被包括在第四像素块中，并且第865个像素组到第1080个像素组被包括在第五像素块中。
在图19中所示的实例中，四个控制波形VSaw在像素块发光周期中被传输到构成每个像素块的所有像素30，并且每个像素30发光四次。在一个显示帧中，12个控制波形VSaw被供应到五个像素块。然后，在一个显示帧中供应到驱动电路32的控制波形VSaw的数量小于一个显示帧中的控制波形VSaw的数量。具体而言，在图19中所示的实例中，一个显示帧中的控制波形VSaw的数量是12，并且在一个显示帧中供应到驱动电路22的控制波形VSaw的数量是4。然而，不同于图18中所示的实例，具有在一个显示帧中不发光的像素块。在相邻的像素块中，三个控制波形VSaw重叠。然后，在五个像素块中，发光状态在最大的四个像素块中重叠。因此，其数量大于图18中所示的实例中的数量的多个像素块同时处于发光状态，因此能够进一步提高图像显示质量。
在用于驱动发光部31以在根据如上所述的PWM驱动方法的驱动下发光的显示装置中，能够通过使用根据实例1到实例5的比较器电路10A至10E或根据本变形例的比较器电路10F作为设置在每个像素30中的比较器电路33来获得以下作用和效果。
即，根据实例1到实例5的比较器电路10A至10E或根据本变形例的比较器电路10F能够降低电力消耗。因此，在其中比较器电路33被设置在每个像素30中的显示装置中，可以显著地降低整个显示装置的电力消耗。
另外，在根据实例1到实例5的比较器电路10A至10E或根据本变形例的比较器电路10F中，嵌入用于控制电流的控制部13，因此在通过从外部接收控制信号来控制电流时不需要用于传输控制信号的配线。因此，在其中比较器电路33被设置在每个像素30中的显示装置中，配线的数量能够被显著减少。
实例7
接下来，将要描述其中根据实例1到实例5的比较器电路10A至10E被用作设置在A/D转换电路的输入级的比较器电路的实例7。在实例7中，其中根据实例1到实例5的比较器电路10A至10E中的任何一个在串并行的A/D转换方法中被用作固态成像装置的A/D转换电路的情况被描述作为实例。
图21是示意地示出根据实例7的固态成像装置的配置的系统配置图，例如，其是X-Y寻址方法的固态成像装置的类型的CMOS图像传感器。在此，CMOS图像传感器是通过应用CMOS处理或通过部分使用CMOS处理所制备的图像传感器。
系统配置
如在图21中所示，根据实例4的CMOS图像传感器包括其中以二维矩阵形状布置的多个像素40的像素阵列部51以及驱动像素阵列部51的每个像素40的外围驱动系统或信号处理系统。在这个实例中，作为外围驱动系统或信号处理系统，布置例如列扫描部52、电流源部53、列处理部54、参考信号生成部55、行扫描部56、水平输出线57和定时控制部58。外围驱动系统或信号处理系统作为像素阵列部51被集成在相同的半导体基板(芯片)上。
在该系统配置中，定时控制部58基于主时钟MCK生成时钟信号CK、控制信号CS1至CS3等，其是列扫描部52、列处理部54、参考信号生成部55、行扫描部56等的操作基础。在定时控制部58中生成的时钟信号CK、控制信号CS1到CS3等作为驱动信号被供应到列扫描部52、列处理部54、参考信号生成部55、行扫描部56等。
像素阵列部51具有其中包括根据接收的光量生成并累积光电荷的光电转换部的像素40被布置在列方向和行方向上(即以二维矩阵形状)的配置。在此，列方向指示在像素列中的像素的布置方向(即，水平方向)，并且行方向指示在像素行中的像素的布置方向(即，垂直方向)。
在像素阵列部51中，在每个像素列上的列控制线61(611至61n)沿列方向接线，并且在每个像素行上的行信号线62(621至62m)在矩阵状像素布置中沿行方向接线。列控制线61在从像素40读出信号时传输用于执行控制的控制信号。在图21中，在列控制线61中，示出一条线路，但线路的数量不限于一个。列控制线611至61n中的每以个的一端被连接至对应于列扫描部52中的每一列的每个输出端。电流源531至53m连接至行信号线621至62m。
列扫描部52由移位寄存器、地址解码器等构成，并在所有像素或者列单元等中同时驱动像素阵列部51的每个像素40。即，列扫描部52配置用于与用于控制列扫描部52的定时控制部58一起驱动像素阵列部51的每个像素40的驱动部。未示出列扫描部52的具体配置，但列扫描部52通常包括两个扫描系统：读取扫描系统和刮削(scraping)扫描系统。
读取扫描系统顺序并选择性地扫描列单元中的像素阵列部51的每个像素40以从像素40读出信号。从像素40读出的信号是模拟信号。刮削扫描系统相对于其中读取列来执行刮削扫描，其中，通过读取扫描系统执行读取扫描的由读取扫描系统而不是通过快门速度的周期的读取扫描来进行的。根据由刮削扫描系统进行的刮削扫描，来自读取列中的像素40的光电转换部的不必要的电荷被刮削，并且因此光电转换部被复位。然后，通过根据刮削扫描系统刮削出(复位)不必要的电荷，进行所谓的电子快门操作。在此，电子快门操作指示以下操作：丢弃光电转换部的光电荷并且启动新光刻曝光操作(开始进行光电荷的累积)。
根据由读取扫描系统进行的读取操作读出的信号对应于在紧邻前面的读取操作或电子快门操作之后接收的光量。然后，从根据紧邻前面的读取操作的读取定时或根据电子快门操作的刮削定时到根据当前读取操作的读取定时的周期是光电荷在像素40中的光刻曝光周期。
列处理部54包括A/D转换电路63(631至63m)，其设置在例如像素阵列部51的每个像素行，即，具有一对一的对应关系的每个行信号线62(621至62m)。A/D转换电路63(631至63m)将通过行信号线621至62m从像素阵列部51的每个像素40输出到每行的模拟信号(像素信号)转换为数字转换信号。
参考信号生成部55生成所谓的斜坡(RAMP)波形的参考信号VRef，其中电压值的阶梯形状随时间改变。参考信号生成部55能够通过使用例如D/A(数字/模拟)转换电路配置。此外，参考信号生成部55的配置不限于使用D/A转换电路的配置。
在根据从定时控制部58施加的控制信号CS1的控制下，参考信号生成部55在从定时控制部58施加的时钟信号CK的基础上生成斜波的参考信号VRef。然后，参考信号生成部55将生成的参考信号VRef供应到列处理部54的A/D转换电路631至63m。
所有的A/D转换电路631至63m具有相同的配置。在此，A/D转换电路63m将被描述为A/D转换电路63的具体配置的实例。A/D转换电路63m包括比较器电路71，例如，向上/向下计数器(在图21中，称为“U/D计数器”)72，其是计数部、传输开关73和存储器装置74。
比较器电路71根据从像素阵列部51中的每个第n行像素40输出的像素信号比较行信号线62m的信号电压VOut与从参考信号生成部55供应的斜波的参考信号VRef。然后，比较器电路71的输出Vco在参考信号VRef高于信号电压VOut时(例如，处于低电平)，并且在参考信号VRef低于或等于信号电压VOut时处于高电平。
向上/向下计数器72是异步计数器，并且在根据从定时控制部58应用的控制信号CS2的控制下同时将来自定时控制部58的时钟信号CK应用到加/减计数器72和参考信号生成部55。然后，向上/向下计数器72与计数时钟信号CK同步向下(DOWN)计数或向上(UP)计数，并且因此测量从比较器电路71中的比较操作的开始到比较操作的结束的比较周期。
当在根据从定时控制部58应用的控制信号CS3的控制下在某列相对于像素40完成向上/向下计数器72的计数操作时，传输开关73处于接通(闭合)状态。然后，传输开关73将向上/向下计数器72的计数结果传输到存储器装置74。
因此，在A/D转换电路63(631至63m)中，首先，由相对于通过行信号线621至62m从像素阵列部51的每个像素40供应到每个像素行的模拟信号由比较器电路71进行比较操作。然后，在向上/向下计数器72中，从比较器电路71的比较操作的开始到比较操作的结束进行计数操作，并且因此模拟信号被转换为数字信号并存储在存储器装置74中。
行扫描部56由移位寄存器、地址解码器等构成，并且控制列处理部54中的A/D转换电路631至63m的行地址或行扫描。在根据行扫描部56的控制下，每个A/D转换电路631至63m中的A/D转换数字信号被顺序读出到水平输出线57，并通过水平输出线57输出作为图像数据。
此外，在如上所述的配置实例中，其中A/D转换电路63以一个对一个的对应关系被布置在每个行信号线62中的列处理部54的配置被描述为一个实例，但是布置不限于一对一的对应关系。可以采用例如其中多个像素行共享一个A/D转换电路63，并且一个A/D转换电路63以时分用于多个像素行之间的配置。
像素配置
图22示出像素40的配置的实例。如图22所示，根据本配置实例的像素40包括例如作为光电转换部的光电二极管41。除了光电二极管41之外，像素40还包括例如电荷电压转换部42、传输晶体管(传输栅极部)43、复位晶体管44、放大晶体管45和选择晶体管46。
此外，在此，例如，N沟道型MOS晶体管被用作传输晶体管43、复位晶体管44、放大晶体管45和选择晶体管46。然而，这里示出的传输晶体管43、复位晶体管44、放大晶体管45和选择晶体管46的导电型组合仅是一个实例，并且导电型组合不限定于该组合。
在像素40中，作为如上所述的列控制线61(611至61n)，多个控制线通常针对相同像素列中的每个像素接线。在图22中，为了简化附图见，未示出多个控制线。多个控制线连接至对应于像素列单元中的列扫描部52的每个像素列的输出端。列扫描部52将传输信号TRG、复位信号RST和选择信号SEL适当地输出到多个控制线。
其阳极电极连接至负极侧的电源(例如，接地)的光电二极管41将所接收的光光电转换为具有根据光量的电荷量的光电荷(这里是光电子)，并且累积光电荷。光电二极管41的阴极电极通过传输晶体管43电连接至放大晶体管45的栅电极。
电连接至放大晶体管45的栅电极的区域是用于将电荷转换为电压的电荷电压变换部42。在下文中，电荷电压转换部42被称为浮动扩散(FD，浮动扩散区域、杂质扩散区域)部分42。
传输晶体管43连接在光电二极管41的阴极电极与FD部42之间。传输信号TRG，其中(例如，VDD电平)是激活的高电平(以下，称为“高激活”)被从列扫描单元13应用到传输晶体管43的栅电极。传输晶体管43响应于传输信号RG而处于导通状态，并且因此将由光电二极管光电转换并累积的光电荷41传输到FD部分42。
在复位晶体管44中，漏电极连接至复位电源VRST，并且源电极连接至FD部42。高激活复位信号RST从列扫描部52被供应到复位晶体管44的栅电极。复位晶体管44响应于复位信号RST而处于导通状态，并通过使FD部42的电荷落到复位电源VRST来复位FD部分42。
在放大晶体管45中，栅电极连接至FD部42，并且漏电极连接至像素电源VDD。放大晶体管45是用于读出由光电二极管41的光电转换获得的信号的读取电路的源极跟随器的输入部。即，放大晶体管45的源电极通过选择晶体管46连接至行信号线22，并且因此与连接至行信号线22的一端的电流源53(531至53m)构成源极跟随器。
在选择晶体管46中，例如，漏电极连接至放大晶体管45的源电极，并且源电极连接至行信号线62。高激活选择信号SEL被从列扫描部52供应到选择晶体管46的栅电极。选择晶体管46响应于选择信号SEL处于导通状态，并且因此将像素40设置在选择状态下，并将从放大晶体管45输出的信号传输到行信号线62。
此外，在选择晶体管46中，也可以采用其连接在像素电源VDD和放大晶体管45的漏电极之间的电路配置。此外，像素40不限于上述四个Trs的像素配置，并且例如可以是三个Trs的像素配置，其中，放大晶体管45通过省略选择晶体管46具有选择晶体管46的功能。
如上所述，在串并行的A/D转换方法的CMOS图像传感器中，根据实例1到实例5的比较器电路10A至10E和根据变形例的比较器电路10F中的任何一个可用作A/D转换电路63(631至63m)的输入级的比较器电路71。
在串并行的A/D转换方法的CMOS图像传感器中，能够通过使用根据实例1到实例5的比较器电路10A至10E或根据变形例的比较器电路10F作为设置在每个像素行的A/D转换电路63(631至63m)的比较器电路71获得以下操作和效果。
即，根据实例1到实例5的比较器电路10A至10E或根据变形例的比较器电路10F能够降低电力消耗。因此，在其中比较器电路33布置在每个像素行中的串并行的A/D转换方法的CMOS图像传感器中，能够显著地降低了整个CMOS图像传感器的电力消耗。
另外，在根据实例1至实例5的比较器电路10A至10E或根据变形例的比较器电路10F中，嵌入用于控制电流的控制部13，并且因此在通过从外部接收控制信号来控制电流时不需要用于传输控制信号的配线。因此，在其中比较器电路33布置在每个像素行中的串并行的A/D转换方法的CMOS图像传感器中，能够显著地减少配线的数量。
此外，在本实例中，根据实例1到实例5的比较器电路10A至10E和根据变形例的比较器电路10F中的任何一个被用作串并行的A/D转换方法的CMOS图像传感器中的A/D转换电路63的输入级的比较器电路71，但是配置不限于此。即，根据实例1到实例5的比较器电路10A至10E和根据变形例的比较器电路10F中的任何一个可用作单一A/D转换电路的输入级的比较器电路，或可用作使用A/D转换电路的不同电子电路中的A/D转换电路的输入级的比较器电路。
此外，本发明可进行如下配置。
(A1)一种比较器电路，包括：
差动电路部，其检测两个输入信号之间的差异；
电流供应部，其将电流供应至所述差动电路部；以及
控制部，其检测所述差动电路部的操作定时并且根据其检测结果控制通过所述电流供应部供应到所述差动电路部的电流。
(A2)根据(A1)所述的比较器电路，
其中，电流供应部能够将第一电流和低于第一电流低的第二电流选择性地供应到差动电路部。
(A3)根据(A2)所述的比较器电路，
其中，控制部控制电流供应部在差动电路部处于待机状态时供应第二电流，并且刚好在差动电路部从待机状态转换到操作状态之前将第二电流的供应切换到第一电流的供应。
(A4)根据(A3)所述的比较器电路，
其中，差动电路部包括：差动放大器，该差动放大器根据两个输入信号之间的差异输出信号；以及第一放大器，所述差动放大器的输出信号被输入至所述第一放大器，并且
所述控制部包括第二放大器，所述第二放大器具有低于所述第一放大器的阈值电压，并且所述差动放大器的输出信号被输入至所述第二放大器，所述控制部根据所述第二放大器的输出信号控制所述电流供应部在所述第一电流与所述第二电流之间的切换。
(A5)根据(A2)至(A4)中任一项所述的比较器电路，
其中，电流供应部包括：第一电流源，其供应第一电流；电流限制部，其将从第一电流源供应的第一电流限制为第二电流；以及开关电路，其在电流限制器的输入端与输出端之间选择性地短路，并且
控制部控制所述开关电路在所述差动电路部处于待机状态时处于断开状态，并且在所述差动电路部刚好从所述待机状态转换到所述操作状态之前处于接通状态。
(A6)根据(A5)所述的比较器电路，
其中，所述第一电流源包括第一电流源晶体管，所述第一电流源晶体管具有与所述第一电流相对应的沟道长度，并且
所述电流限制部包括第二电流源晶体管，所述第二电流源晶体管具有长于所述第一电流源晶体管的沟道长度的沟道长度并且串联连接至所述第一电流源晶体管并且并联连接至所述开关电路。
(A7)根据(A5)所述的比较器电路，
其中，所述第一电流源包括第一电流源晶体管，在所述第一电流源晶体管中，与所述第一电流相对应的第一偏置电压被施加至栅电极，并且
所述电流限制部包括第三电流源晶体管，在所述第三电流源晶体管中，将从所述第一电流源晶体管供应的所述第一电流限制为所述第二电流的第二偏置电压施加至栅电极，并且所述第三电流源晶体管串联连接至所述第一电流源晶体管并且并联连接至所述开关电路。
(A8)根据(A2)到(A4)中任一项所述的比较器电路，
其中，所述电流供应部包括：第二电流源，所述第二电流源用于供应所述第二电流；以及用于供应第三电流的第三电流源，所述第三电流与所述第二电流相加变成所述第一电流，并且
所述控制部控制所述第三电流源在所述差动电路部处于待机状态时处于非激活状态，并且在所述差动电路部刚好从所述待机状态转换到操作状态之前处于激活状态。
(A9)根据(A8)所述的比较器电路，
其中，所述第二电流源包括第四电流源晶体管，在所述第四电流源晶体管中，与所述第二电流相对应的第三偏置电压被施加至栅电极，并且
所述第三电流源包括第五电流源晶体管，所述第五电流源晶体管并联连接至所述第四电流源晶体管，并且在导通状态时输出所述第三电流。
(A10)根据(A8)或(A9)所述的比较器电路，
其中，所述第二电流源在所述差动电路部处于待机状态的预定周期中选择性地阻断对所述差动电路部的电流供应。
(A11)根据(A10)所述的比较器电路，
其中，差动电路部包括差动放大器，该差动放大器根据所述两个输入信号之间的差异输出信号，并且
所述第二电流源包括第一开关电路，所述第一开关电路在所述差动电路部处于待机状态的预定周期中根据控制波形处于断开状态并且阻断对所述差动放大器的电流供应。
(A12)根据(A11)所述的比较器电路，
其中，第二电流源包括第二开关电路，该第二开关电路通过执行接通/断开操作来稳定所述差动电路部的输出电压。
(A13)根据(A4)所述的比较器电路，
其中，所述控制部包括第三放大器，所述第三放大器具有高于所述第一放大器的阈值电压的阈值电压，所述差动放大器的输出信号被输入至所述第三放大器，并且所述控制部控制所述电流供应部根据所述第二放大器的输出信号和所述第三放大器的输出信号来在所述第一电流与所述第二电流之间切换。
(A14)根据(A1)至(A13)中任一项所述的比较器电路，
其中，两个输入信号中的任意一个是映像信号的信号电压，并且
两个输出信号中的另一个是具有锯齿波形的电压变化的控制波形。
(A15)一种比较器电路控制方法，
其中，在比较器电路的控制中，所述比较器电路包括：
差动电路部，其检测两个输入信号之间的差异；以及
电流供应部，其将电流供应至差动电路部；
检测差动电路部的操作定时，并且基于其检测结果控制由电流供应部供应到差动电路部的电流。
(A16)一种包括比较器电路的A/D转换电路，包括：
差动电路部，其检测两个输入信号之间的差异；
电流供应部，其将电流供应至差动电路部；以及
控制部，其检测所述差动电路部的操作定时并且根据其检测结果控制通过所述电流供应部供应到所述差动电路部的电流。
(A17)一种显示装置，其中，包括以二维矩阵布置的多个像素，所述像素由发光部和用于驱动所述发光部的驱动电路构成，
其中，驱动电路包括：
比较器电路，其比较信号电压和控制波形；以及
驱动晶体管，其根据比较器电路的输出来驱动发光部，
比较器电路包括：
差动电路部，其检测信号电压和控制波形之间的差异；
电流供应部，其将电流供应至差动电路部；以及
控制部，其检测所述差动电路部的操作定时，并且根据其检测结果控制由所述电流供应部供应至所述差动电路部的电流。
(A18)根据(A17)所述的显示装置，
其中，多个像素以二维矩阵的形状被布置在第一方向和第二方向上，并且像素组沿第一方向被划分为P个像素块，并且
每个像素块中的构成属于第一像素块的像素的发光部到构成属于第P个像素块的像素的发光部顺序并同时发光，并且当构成属于像素块的一部分的像素的发光部发光时，构成属于剩余像素块的像素的发光部不发光。
其中，所述多个像素以二维矩阵的形状被布置在第一方向和第二方向上，并且像素组沿所述第一方向被划分为P个像素块，并且
构成属于第一像素块的像素的发光部至构成属于第P个像素块的像素的发光部在每个像素块中顺序地同时发光，并且在构成属于部分像素块的像素的发光部发光时，构成属于剩余像素块的像素的发光部不发光。
(A19)根据(A17)或(A18)所述的显示装置，
其中，发光部基于多个控制波形多次发光。
(A20)根据(A17)或(A18)所述的显示装置，
其中，在一个显示帧中供应到所述驱动电路的控制波形的数量小于一个显示帧中的控制波形的数量。
本领域技术人员应理解的是，根据设计要求和其它因素可进行各种修改、组合、子组合和变更，只要它们落在所附权利要求或其等同物的范围之内即可。
(B1)一种比较器电路，包括：
差动电路部，被配置为检测两个输入信号之间的差异；
电流供应部，被配置为将电流供应给所述差动电路部；以及
控制部，被配置为检测所述差动电路部的操作定时并且根据其检测结果控制通过所述电流供应部供应给所述差动电路部的电流。
(B2)根据(B1)所述的比较器电路，其中，所述电流供应部被布置为将第一时间时的第一电流和第二时间时的低于所述第一电流的第二电流选择性地供应给所述差动电路部。
(B3)根据(B2)所述的比较器电路，其中，所述控制部被配置为控制所述电流供应部在所述差动电路部处于待机状态时供应所述第二电流，并且在所述差动电路部从所述待机状态转换到操作状态之前将所述第二电流的供应切换到所述第一电流的供应。
(B4)根据(B3)所述的比较器电路，
其中，所述差动电路部包括：差动放大器，所述差动放大器被布置为根据所述两个输入信号之间的差异输出信号；以及具有第一阈值电压的第一放大器，所述差动放大器的输出信号被输入至所述第一放大器，并且
所述控制部包括第二放大器，所述第二放大器具有低于所述第一放大器的所述第一阈值电压的第二阈值电压，所述差动放大器的输出信号被输入至所述第二放大器，其中，来自所述第二放大器的输出耦接至所述电流供应部以根据所述第二放大器的输出信号控制所述电流供应部在所述第一电流与所述第二电流之间进行切换。
(B5)根据(B2)所述的比较器电路，其中，所述电流供应部包括：
第一电流源，被配置为供应所述第一电流；
电流限制器，被配置为将从所述第一电流源供应的第一电流限至为第二电流；以及
开关电路，被布置为在所述电流限制器的输入端与输出端之间选择性地短路，并且
其中，所述控制部被配置为控制所述开关电路在所述差动电路部处于待机状态时处于断开状态，并且在所述差动电路部从所述待机状态转换到所述操作状态之前处于接通状态。
(B6)根据(B5)所述的比较器电路，
其中，所述第一电流源包括第一晶体管，所述第一晶体管具有与所述第一电流相对应的沟道长度，并且
所述电流限制器包括第二晶体管，所述第二晶体管的沟道长度长于所述第一晶体管的沟道长度，并且所述第二晶体管串联连接至所述第一晶体管并且并联连接至所述开关电路。
(B7)根据(B5)所述的比较器电路，
其中，所述第一电流源包括第一晶体管，所述第一晶体管被配置为在第一栅电极上以第一偏置电压进行偏置以提供所述第一电流，并且
所述电流限制器包括第三晶体管，所述第三晶体管被配置为在第三栅电极上以第二偏置电压进行偏置以限制从所述第一晶体管供应的所述第一电流并且提供所述第二电流，其中，所述第三晶体管串联连接至所述第一晶体管并且并联连接至所述开关电路。
(B8)根据(B2)所述的比较器电路，
其中，所述电流供应部包括：第二电流源，用于供应所述第二电流；以及第三电流源，被布置为提供第三电流，所述第三电流被添加到所述第二电流以提供所述第一电流，并且
所述控制部被配置为控制所述第三电流源在所述差动电路部处于待机状态时处于低状态，并且在所述差动电路部从所述待机状态转换到操作状态之前处于高状态。
(B9)根据(B8)所述的比较器电路，
其中，所述第二电流源包括第四晶体管，所述第四晶体管被配置以与所述第二电流相对应的第三偏置电压进行偏置，并且
所述第三电流源包括第五晶体管，所述第五晶体管并联连接至所述第四晶体管，并且所述第三电流源被配置为在所述高状态时输出所述第三电流。
(B10)根据所述的比较器电路，其中，所述第二电流源被配置为在所述差动电路部处于低状态的预定周期期间选择性地减少对所述差动电路部的电流供应。
(B11)根据(B10)所述的比较器电路，
其中，所述差动电路部包括差动放大器，所述差动放大器被配置为根据所述两个输入信号之间的差异输出信号，并且
所述第二电流源包括第一开关电路，所述第一开关电路被配置为根据控制波形而处于第一状态以在所述差动电路部处于所述低状态的预定周期期间减少对所述差动放大器的电流供应。
(B12)根据(B11)所述的比较器电路，其中，所述第二电流源包括第二开关电路，所述第二开关电路被配置为通过执行接通/断开操作来稳定所述差动电路部的输出电压。
(B13)根据(B4)所述的比较器电路，其中，所述控制部包括第三放大器，所述第三放大器的阈值电压高于所述第一放大器的阈值电压，所述差动放大器的输出信号被输入至所述第三放大器，并且其中，所述控制部被配置为根据所述第二放大器的输出信号和所述第三放大器的输出信号控制所述电流供应部在所述第一电流与所述第二电流之间进行切换。
(B14)根据(B1)所述的比较器电路，其中，所述比较器电路被配置为接收作为所述两个输入信号的第一输入信号的映像信号和作为所述两个输入信号的第二输入信号的具有锯齿波形的电压变化的控制波形。
(B15)一种比较器电路控制方法，包括：
利用差动电路部检测两个输入信号之间的差异；利用电流供应部将电流供应至所述差动电路部；
检测所述差动电路部的操作定时；以及
利用控制部基于检测到的操作定时来控制通过所述电流供应部供应到所述差动电路部的电流。
(B16)一种显示装置，包括布置在二维矩阵中的多个像素、发光部和用于驱动所述发光部的驱动电路，其中，所述驱动电路包括：
比较器电路，被配置为比较信号电压和控制波形；以及
驱动晶体管，被配置为根据所述比较器电路的输出来驱动所述发光部，其中，所述比较器电路包括：
差动电路部，被配置为检测所述信号电压与所述控制波形之间的差异；
电流供应部，被配置为将电流供应至所述差动电路部；以及
控制部，被配置为检测所述差动电路部的操作定时，并且根据其检测结果控制由所述电流供应部供应至所述差动电路部的电流。
(B17)根据(B16)所述的显示装置，
其中，所述多个像素以二维矩阵的形状被布置在第一方向和第二方向上，并且所述多个像素沿所述第一方向被划分成P个像素块，并且
与第一像素块至第P个像素块相对应的发光部被配置为顺序地并且同时地发光，并且属于剩余像素块的发光部被配置为在与所述第一像素块至所述第P个像素块相对应的所述发光部发光时不发光。
(B18)根据(B16)所述的显示装置，其中，所述发光部被配置为基于多个控制波形多次发光。

Claims (15)

1.一种比较器电路，包括：
差动电路，被配置为接收两个输入信号；
电流供应电路，被配置为供应第一供应电流或大于所述第一供应电流的第二供应电流以操作所述差动电路；以及
控制电路，被配置为检测来自所述差动电路的输出，并且控制所述电流供应电路以便基于所检测的输出的定时在一段时间内施加并维持所述第一供应电流或所述第二供应电流；
其中，所述差动电路包括：差动放大器，所述差动放大器被布置为根据所述两个输入信号之间的差异输出信号；以及具有第一阈值电压的第一放大器，所述差动放大器的输出信号被输入至所述第一放大器；
其中，所述控制电路包括第二放大器，所述第二放大器具有低于所述第一放大器的所述第一阈值电压的第二阈值电压，所述差动放大器的输出信号被输入至所述第二放大器，其中，来自所述第二放大器的输出耦接至所述电流供应电路以根据所述第二放大器的输出信号控制所述电流供应电路在所述第一供应电流与所述第二供应电流之间进行切换。
2.根据权利要求1所述的比较器电路，其中，所述控制电路被配置为控制所述电流供应电路以便在所述差动电路处于待机状态时提供所述第一供应电流，并且在所述差动电路从所述待机状态转换到操作状态之前，从所述第一供应电流切换为所述第二供应电流。
3.根据权利要求1所述的比较器电路，其中，所述控制电路进一步包括第三放大器，所述第三放大器具有高于所述第一放大器的阈值电压的阈值电压，所述差动放大器的输出信号被输入至所述第三放大器，并且其中，所述控制电路被配置为根据所述第二放大器的输出信号和所述第三放大器的输出信号控制所述电流供应电路在第一供应电流与第二供应电流之间进行切换。
4.根据权利要求1所述的比较器电路，被布置为接收作为所述两个输入信号的第一输入信号的映像信号和作为所述两个输入信号的第二输入信号的锯齿控制波形。
5.根据权利要求1所述的比较器电路，进一步包括：显示装置，包括布置在二维矩阵中的多个像素；发光单元，与所述多个像素中的一个像素相关联；以及驱动晶体管，被配置为接收来自所述比较器电路的输出并且响应于所接收的来自所述比较器电路的输出来驱动所述发光单元。
6.根据权利要求5所述的比较器电路，其中，所述两个输入信号包括映像信号和控制波形，并且其中，所述多个像素以二维矩阵的形状被布置在第一方向和第二方向上，并且所述多个像素沿所述第一方向被划分成P个像素块，P个像素块中的每一个容纳多个发光单元，并且对应于第一像素块至第P像素块的发光单元被配置为在像素块上逐个像素块地依次发光，其中，来自两个像素块的发光单元同时发光。
7.根据权利要求1所述的比较器电路，其中，所述电流供应电路包括：第一电流源，被配置为供应所述第二供应电流；电流限制器，被配置为将从所述第一电流源供应的所述第二供应电流限制为所述第一供应电流。
8.根据权利要求7所述的比较器电路，进一步包括：开关电路，被布置为在所述电流限制器的输入端与输出端之间选择性地短路，其中，所述控制电路被配置为控制所述开关电路在所述差动电路处于待机状态时处于断开状态，并且在所述差动电路从所述待机状态转换到操作状态之前处于接通状态。
9.根据权利要求7所述的比较器电路，其中，所述第一电流源包括第一晶体管，所述第一晶体管具有与第二电流相对应的沟道长度，并且所述电流限制器包括第二晶体管，所述第二晶体管的沟道长度长于所述第一晶体管的沟道长度，并且所述第二晶体管串联连接至所述第一晶体管并且并联连接至开关电路。
10.根据权利要求7所述的比较器电路，其中，所述第一电流源包括第一晶体管，所述第一晶体管被配置为在第一栅电极上以第一偏置电压进行偏置以提供第二电流，并且所述电流限制器包括第二晶体管，所述第二晶体管被配置为在第二栅电极上以第二偏置电压进行偏置以限制从所述第一晶体管供应的所述第二电流并且提供所述第一供应电流，其中，所述第二晶体管串联连接至所述第一晶体管并且并联连接至开关电路。
11.根据权利要求1所述的比较器电路，其中，所述电流供应电路 包括：第一电流源，被布置为提供所述第一供应电流；以及第二电流源，被布置为提供第三供应电流，所述第三供应电流被添加至所述第一供应电流以提供所述第二供应电流，并且所述控制电路被配置为控制所述第二电流源在所述差动电路处于待机状态时处于低状态，并且在所述差动电路从所述待机状态转换到操作状态之前处于高状态。
12.根据权利要求11所述的比较器电路，其中，所述第一电流源包括第一晶体管，所述第一晶体管被配置为以与所述第一供应电流相对应的第一偏置电压进行偏置，并且所述第二电流源包括第二晶体管，所述第二晶体管并联连接至所述第一晶体管，并且所述第二电流源被配置为在所述高状态时输出所述第三供应电流。
13.根据权利要求11所述的比较器电路，其中，所述第二电流源被配置为在所述差动电路处于待机状态的预定周期期间选择性地减少对所述差动电路的第二电流的供应。
14.根据权利要求11所述的比较器电路，其中，所述差动电路包括差动放大器，所述差动放大器被配置为根据所述两个输入信号之间的差异输出信号，并且所述第二电流源包括第一开关电路，所述第一开关电路被配置为根据控制波形而处于第一状态以在预定周期期间减少对所述差动放大器的所述第二供应电流的供应。
15.根据权利要求14所述的比较器电路，其中，所述第二电流源包括第二开关电路，所述第二开关电路被配置为通过执行接通/断开操作来稳定所述差动电路的输出电压。
CN201910053010.4A 2013-12-27 2014-12-19 比较器电路 Active CN110022139B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910053010.4A CN110022139B (zh) 2013-12-27 2014-12-19 比较器电路

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2013270704A JP6180318B2 (ja) 2013-12-27 2013-12-27 コンパレータ回路
JP2013-270704 2013-12-27
CN201910053010.4A CN110022139B (zh) 2013-12-27 2014-12-19 比较器电路
CN201410805661.1A CN104753505B (zh) 2013-12-27 2014-12-19 比较器电路及其控制方法、a/d转换电路和显示装置

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN201410805661.1A Division CN104753505B (zh) 2013-12-27 2014-12-19 比较器电路及其控制方法、a/d转换电路和显示装置

Publications (2)

Publication Number Publication Date
CN110022139A CN110022139A (zh) 2019-07-16
CN110022139B true CN110022139B (zh) 2023-04-07

Family

ID=53482509

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201910053010.4A Active CN110022139B (zh) 2013-12-27 2014-12-19 比较器电路
CN201410805661.1A Active CN104753505B (zh) 2013-12-27 2014-12-19 比较器电路及其控制方法、a/d转换电路和显示装置

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN201410805661.1A Active CN104753505B (zh) 2013-12-27 2014-12-19 比较器电路及其控制方法、a/d转换电路和显示装置

Country Status (3)

Country Link
US (2) US9608614B2 (zh)
JP (1) JP6180318B2 (zh)
CN (2) CN110022139B (zh)

Families Citing this family (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6180318B2 (ja) 2013-12-27 2017-08-16 ソニーセミコンダクタソリューションズ株式会社 コンパレータ回路
CN107078745B (zh) * 2014-11-14 2020-11-17 索尼公司 信号处理装置、控制方法、摄像元件及电子设备
US9835687B2 (en) * 2014-12-17 2017-12-05 Nxp Usa, Inc. System and method for switch status detection
US9897633B2 (en) 2014-12-17 2018-02-20 Nxp Usa, Inc. System and method for switch status detection
KR20160105085A (ko) * 2015-02-27 2016-09-06 에스케이하이닉스 주식회사 고속 통신을 위한 버퍼 회로를 포함하는 인터페이스 회로, 이를 포함하는 반도체 장치 및 시스템
KR20160112415A (ko) * 2015-03-19 2016-09-28 에스케이하이닉스 주식회사 전류 추가 기능을 가지는 비교 장치 및 그를 이용한 아날로그-디지털 변환 시스템
TWI669964B (zh) * 2015-04-06 2019-08-21 日商新力股份有限公司 Solid-state imaging device, electronic device, and AD conversion device
US9946375B2 (en) * 2015-06-30 2018-04-17 Synaptics Incorporated Active matrix capacitive fingerprint sensor with 2-TFT pixel architecture for display integration
CN105337616B (zh) * 2015-12-04 2018-11-20 上海兆芯集成电路有限公司 数字转模拟转换器以及高压容差电路
KR102644352B1 (ko) * 2016-01-07 2024-03-07 소니그룹주식회사 비교 장치, 아날로그 디지털 변환 장치, 고체 촬상 소자 및 촬상 장치
JP6903398B2 (ja) * 2016-01-27 2021-07-14 三菱電機株式会社 駆動装置および液晶表示装置
CN109478891B (zh) * 2016-07-28 2023-07-21 索尼半导体解决方案公司 Ad转换装置、ad转换方法、图像传感器和电子设备
JP6794891B2 (ja) 2017-03-22 2020-12-02 株式会社デンソー ニューラルネットワーク回路
TWI798308B (zh) 2017-12-25 2023-04-11 日商半導體能源研究所股份有限公司 顯示器及包括該顯示器的電子裝置
KR102469071B1 (ko) 2018-02-06 2022-11-23 에스케이하이닉스 주식회사 비교 장치 및 그에 따른 씨모스 이미지 센서
US11108386B2 (en) * 2018-03-22 2021-08-31 Agency For Science, Technology And Research Comparator circuit arrangement and method of forming the same
JP7085911B2 (ja) * 2018-06-15 2022-06-17 エイブリック株式会社 コンパレータ及び発振回路
TWI826459B (zh) 2018-07-09 2023-12-21 日商索尼半導體解決方案公司 比較器及攝像裝置
CN109217851B (zh) * 2018-09-26 2022-06-28 北京时代民芯科技有限公司 一种模拟电压比较器
KR102530011B1 (ko) * 2018-10-11 2023-05-10 삼성디스플레이 주식회사 비교기 및 이를 포함하는 수신기
JP7316673B2 (ja) * 2018-10-19 2023-07-28 パナソニックＩｐマネジメント株式会社 撮像装置
US11025241B2 (en) * 2018-12-20 2021-06-01 Samsung Electronics Co., Ltd. Comparator circuit and mobile device
US10972086B2 (en) 2019-04-08 2021-04-06 Texas Instruments Incorporated Comparator low power response
WO2021007866A1 (zh) * 2019-07-18 2021-01-21 京东方科技集团股份有限公司 驱动电路、其驱动方法及显示装置
US10700674B1 (en) 2019-08-15 2020-06-30 Novatek Microelectronics Corp Differential comparator circuit
JP7232739B2 (ja) * 2019-08-30 2023-03-03 ラピスセミコンダクタ株式会社 表示ドライバ、表示装置及び半導体装置
KR20220023601A (ko) 2020-08-21 2022-03-02 삼성전자주식회사 Cds 회로 및 이의 동작 방법, cds 회로를 포함하는 이미지 센서
WO2022084342A1 (en) * 2020-10-20 2022-04-28 Sony Semiconductor Solutions Corporation Comparator, analog-to-digital converter, solid-state imaging device, camera system, and electronic apparatus
US11595033B2 (en) 2020-11-17 2023-02-28 Texas Instruments Incorporated Comparator architecture for reduced delay and lower static current
DE112021007687T5 (de) * 2021-05-20 2024-03-07 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung eingetragener Verein Vorrichtung mit einer Komparatorschaltung
CN113746443B (zh) * 2021-09-13 2023-12-05 江苏润石科技有限公司 一种压摆率自适应调节的多级放大器结构与方法
CN113933350B (zh) * 2021-09-30 2023-12-22 深圳市中金岭南有色金属股份有限公司凡口铅锌矿 矿浆pH值检测方法、装置及计算机可读存储介质
TWI802345B (zh) * 2022-03-28 2023-05-11 晶豪科技股份有限公司 具動態偏壓之比較器電路

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4439694A (en) * 1981-12-21 1984-03-27 Gte Laboratories Incorporated Comparator circuit
DE10161382A1 (de) * 2001-12-14 2003-06-18 Philips Intellectual Property Komparatorschaltung zum Vergleich zweier elektrischer Spannungen
US6600483B1 (en) * 2000-02-25 2003-07-29 New Japan Radio, Co., Ltd. Driving circuit
US7187355B2 (en) * 2000-09-28 2007-03-06 Seiko Epson Corporation Display device, method of driving a display device, electronic apparatus
CN101030771A (zh) * 2006-02-28 2007-09-05 盛群半导体股份有限公司 一种迟滞型比较器
CN101364792A (zh) * 2007-08-08 2009-02-11 雅马哈株式会社 D类放大电路

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06237164A (ja) * 1993-02-10 1994-08-23 Hitachi Ltd 電力低減機構を持つ半導体集積回路とそれを用いた電子装置
JPH11355387A (ja) 1998-06-09 1999-12-24 Hitachi Ltd 半導体集積回路
JP3259700B2 (ja) * 1998-12-24 2002-02-25 日本電気株式会社 コンパレータ
JP4576717B2 (ja) * 2001-01-19 2010-11-10 富士電機システムズ株式会社 コンパレータ回路
US6975100B2 (en) * 2003-12-19 2005-12-13 Infineon Technologies Ag Circuit arrangement for regulating the duty cycle of electrical signal
JP2007159059A (ja) * 2005-12-08 2007-06-21 Denso Corp 入力処理回路
JP5193806B2 (ja) * 2008-10-31 2013-05-08 富士通テン株式会社 コンパレータ回路および電子機器
CN105390110B (zh) * 2009-12-18 2019-04-30 株式会社半导体能源研究所 显示设备及其驱动方法
KR101156032B1 (ko) * 2009-12-29 2012-06-18 에스케이하이닉스 주식회사 반도체 집적회로의 인터페이스 장치 및 그 인터페이스 방법
JP4988883B2 (ja) * 2010-03-01 2012-08-01 株式会社半導体理工学研究センター コンパレータ回路
JP2012199818A (ja) * 2011-03-22 2012-10-18 Panasonic Corp 電圧検知回路および半導体装置
JP6180318B2 (ja) 2013-12-27 2017-08-16 ソニーセミコンダクタソリューションズ株式会社 コンパレータ回路

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4439694A (en) * 1981-12-21 1984-03-27 Gte Laboratories Incorporated Comparator circuit
US6600483B1 (en) * 2000-02-25 2003-07-29 New Japan Radio, Co., Ltd. Driving circuit
US7187355B2 (en) * 2000-09-28 2007-03-06 Seiko Epson Corporation Display device, method of driving a display device, electronic apparatus
DE10161382A1 (de) * 2001-12-14 2003-06-18 Philips Intellectual Property Komparatorschaltung zum Vergleich zweier elektrischer Spannungen
CN101030771A (zh) * 2006-02-28 2007-09-05 盛群半导体股份有限公司 一种迟滞型比较器
CN101364792A (zh) * 2007-08-08 2009-02-11 雅马哈株式会社 D类放大电路

Also Published As

Publication number Publication date
CN104753505A (zh) 2015-07-01
CN104753505B (zh) 2019-02-15
US20170163253A1 (en) 2017-06-08
US9608614B2 (en) 2017-03-28
JP2015126454A (ja) 2015-07-06
JP6180318B2 (ja) 2017-08-16
CN110022139A (zh) 2019-07-16
US20150187335A1 (en) 2015-07-02
US9906212B2 (en) 2018-02-27

Similar Documents

Publication Publication Date Title
CN110022139B (zh) 比较器电路
US10615786B2 (en) Comparator circuit, A/D conversion circuit, and display apparatus
US10157578B2 (en) Light emitting device driving circuit, display, and A/D conversion circuit
US10681294B2 (en) Solid-state imaging device and camera system
JP5251412B2 (ja) 固体撮像素子およびその駆動方法、並びにカメラシステム
US11200834B2 (en) Display apparatus
US10255852B2 (en) Comparator unit, display, and method of driving display
KR101491525B1 (ko) 고체 촬상 소자 및 카메라 시스템
TW201832550A (zh) 攝像元件
JP2005300897A (ja) 画素回路の駆動方法、画素回路、電気光学装置および電子機器
JP4222772B2 (ja) 画像信号処理装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant