JP7316673B2 - 撮像装置 - Google Patents
撮像装置 Download PDFInfo
- Publication number
- JP7316673B2 JP7316673B2 JP2020552512A JP2020552512A JP7316673B2 JP 7316673 B2 JP7316673 B2 JP 7316673B2 JP 2020552512 A JP2020552512 A JP 2020552512A JP 2020552512 A JP2020552512 A JP 2020552512A JP 7316673 B2 JP7316673 B2 JP 7316673B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- source
- pixel
- imaging device
- drain
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000003384 imaging method Methods 0.000 title claims description 149
- 238000006243 chemical reaction Methods 0.000 claims description 46
- 239000000758 substrate Substances 0.000 claims description 8
- 239000011159 matrix material Substances 0.000 claims description 3
- 230000003321 amplification Effects 0.000 description 37
- 238000003199 nucleic acid amplification method Methods 0.000 description 37
- 238000010586 diagram Methods 0.000 description 23
- 101100191136 Arabidopsis thaliana PCMP-A2 gene Proteins 0.000 description 22
- 101100048260 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) UBX2 gene Proteins 0.000 description 22
- 101100422768 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) SUL2 gene Proteins 0.000 description 20
- 239000003990 capacitor Substances 0.000 description 14
- 230000004048 modification Effects 0.000 description 8
- 238000012986 modification Methods 0.000 description 8
- 230000000875 corresponding effect Effects 0.000 description 6
- 239000000470 constituent Substances 0.000 description 5
- 238000005286 illumination Methods 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 239000010409 thin film Substances 0.000 description 3
- 101100042610 Arabidopsis thaliana SIGB gene Proteins 0.000 description 2
- 238000009825 accumulation Methods 0.000 description 2
- 230000002596 correlated effect Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000005070 sampling Methods 0.000 description 2
- 101100041125 Arabidopsis thaliana RST1 gene Proteins 0.000 description 1
- 101100421503 Arabidopsis thaliana SIGA gene Proteins 0.000 description 1
- 101100042613 Arabidopsis thaliana SIGC gene Proteins 0.000 description 1
- 101100042615 Arabidopsis thaliana SIGD gene Proteins 0.000 description 1
- 101100443250 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) DIG1 gene Proteins 0.000 description 1
- 101100443251 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) DIG2 gene Proteins 0.000 description 1
- 101100294408 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) MOT2 gene Proteins 0.000 description 1
- 101100041128 Schizosaccharomyces pombe (strain 972 / ATCC 24843) rst2 gene Proteins 0.000 description 1
- 238000007792 addition Methods 0.000 description 1
- 230000000052 comparative effect Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 229920006395 saturated elastomer Polymers 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 101150117326 sigA gene Proteins 0.000 description 1
- 239000013589 supplement Substances 0.000 description 1
- 230000002194 synthesizing effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
- H04N25/78—Readout circuits for addressed sensors, e.g. output amplifiers or A/D converters
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/709—Circuitry for control of the power supply
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
- H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14665—Imagers using a photoconductor layer
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
- Solid State Image Pick-Up Elements (AREA)
Description
入射光を電荷に変換する光電変換部、およびゲートが前記第1光電変換部に接続されるトランジスタ、を含む第1画素と、
前記複数の第1画素の、前記第2トランジスタのソースおよびドレインの一方に接続される第1電流源と、
前記複数の第1画素の、前記第2トランジスタのソースおよびドレインの他方に接続される第2電流源と、
を備える。
前記複数の第1画素の、前記第2トランジスタのソースおよびドレインの一方に接続される第1基準電圧源と、
前記複数の第1画素の、前記第2トランジスタのソースおよびドレインの他方に接続される第2基準電圧源と、
を備えていてもよい。
前記第1電流源および前記第1基準電圧源のいずれか一方を前記第2トランジスタのソースおよびドレインの前記一方に電気的に接続させる第1切替回路と、
前記第2電流源および前記第2基準電圧源のいずれか一方を前記第2トランジスタのソースおよびドレインの前記他方に電気的に接続させる第2切替回路と、
をさらに備えていてもよい。
以下、実施の形態1に係る撮像装置の構成について、図面を参照しながら説明する。
図8は、実施の形態2に係る撮像装置1aを構成する主要な構成要素を示すブロック図である。
図10は、実施の形態3に係る撮像装置1bを構成する主要な構成要素を示すブロック図である。
図12は、実施の形態4に係る撮像装置1cを構成する主要な構成要素を示すブロック図である。
図14は、実施の形態5に係る撮像装置1dを構成する主要な回路構成を示すブロック図である。
以上のように、本出願において開示する技術の例示として、実施の形態1~実施の形態5について説明した。しかしながら、本開示による技術は、これらに限定されず、本開示の趣旨を逸脱しない限り、適宜、変更、置き換え、付加、省略等を行った実施の形態にも適用可能である。
N_READ_PIXEL = N_SFOUT (式2)
10 画素
10a 第1画素
10b 第2画素
11 光電変換部
11a 第1光電変換部
11b 第2光電変換部
12a、12b リセットトランジスタ
13a、13b 増幅トランジスタ
14a、14b 第1選択トランジスタ
15a、15b 第2選択トランジスタ
16、16a、16b FD
17a 第4トランジスタ
18a、19a 第1容量
21 第1電流源
22 第2電流源
23 第3電流源
31 第1電源
32 第2電源
33、233 基準電圧源
51 フィードバック信号線
52 フィードバック信号線
53 垂直信号線
100 画素アレイ
110 行走査回路
120、1120 第1バイアス回路
130、1130 第2バイアス回路
210a 第3画素
210b 第4画素
221 第4電流源
222 第5電流源
223 第6電流源
231 第3電源
232 第4電源
251 フィードバック信号線
252 フィードバック信号線
253 垂直信号線
254 垂直信号線
Claims (13)
- 入射光を電荷に変換する光電変換部、ソースおよびドレインの一方が前記光電変換部に接続される第1トランジスタ、および、ゲートが前記光電変換部に接続されソースおよびドレインの一方が前記第1トランジスタのソースおよびドレインの他方に接続される第2トランジスタをそれぞれが含み、行列状に配置された複数の画素のうち同じ列に位置する複数の第1画素および複数の第2画素と、
前記複数の第1画素の前記第2トランジスタのソースおよびドレインの前記一方に接続される第1電流源と、
前記複数の第2画素の前記第2トランジスタのソースおよびドレインの前記一方に接続される第2電流源と、
前記複数の第1画素および前記複数の第2画素の、前記第2トランジスタのソースおよびドレインの他方に接続される信号線と、
前記信号線に接続される第3電流源と、
を備える、撮像装置。 - 前記複数の第1画素の前記第2トランジスタのソースおよびドレインの前記一方に接続される第1電源と、
前記複数の第2画素の前記第2トランジスタのソースおよびドレインの前記一方に接続される第2電源と、
をさらに備える、請求項1に記載の撮像装置。 - 前記第1電流源および前記第1電源のいずれか一方を選択的に前記複数の第1画素の前記第2トランジスタのソースおよびドレインの前記一方に電気的に接続させる第1切替回路と、
前記第2電流源および前記第2電源のいずれか一方を選択的に前記複数の第2画素の前記第2トランジスタのソースおよびドレインの前記一方に電気的に接続させる第2切替回路と、
をさらに備える、請求項2に記載の撮像装置。 - 前記信号線に接続される基準電圧源をさらに備える、請求項1に記載の撮像装置。
- 前記第3電流源および前記基準電圧源のいずれか一方を選択的に前記信号線に電気的に接続させる第3切替回路をさらに備える、請求項4に記載の撮像装置。
- 前記第1電流源は、第1電流源トランジスタを含み、
前記第2電流源は、第2電流源トランジスタを含み、
前記第3電流源は、第3電流源トランジスタを含み、
前記第2トランジスタおよび前記第3電流源トランジスタは、第1導電型であり、
前記第1電流源トランジスタおよび前記第2電流源トランジスタは、前記第1導電型とは異なる第2導電型である、請求項1から請求項5のいずれか1項に記載の撮像装置。 - 前記第1電流源は、第1電流源トランジスタと、前記第1電流源トランジスタのソースおよびドレインの間に接続された第1スイッチと、を含み、
前記第2電流源は、第2電流源トランジスタと、前記第2電流源トランジスタのソースおよびドレインの間に接続された第2スイッチと、を含む、請求項1に記載の撮像装置。 - 前記信号線に接続される基準電圧源をさらに備える、
請求項1から請求項3のいずれか1項に記載の撮像装置。 - 前記複数の第1画素および前記複数の第2画素は、前記第2トランジスタのソースおよびドレインの前記他方と、前記信号線と、の間に接続される第3トランジスタをさらに備える、
請求項1から請求項8のいずれか1項に記載の撮像装置。 - 前記複数の第1画素および前記複数の第2画素は、前記第1トランジスタのソースおよびドレインの前記他方と、前記第2トランジスタのソースおよびドレインの前記一方と、の間に接続される第4トランジスタを備える、
請求項1から請求項9のいずれか1項に記載の撮像装置。 - 前記複数の第1画素および前記複数の第2画素は、前記電荷の量に対応する信号を前記信号線に出力する、請求項1から10のいずれか1項に記載の撮像装置。
- 前記複数の第1画素および前記複数の第2画素は、前記複数の画素が配置された第1領域内に位置し、
前記第1電流源および前記第2電流源は、平面視において前記第1領域を取り囲む第2領域内に位置する、請求項1から請求項11のいずれか1項に記載の撮像装置。 - 前記複数の第1画素および前記複数の第2画素は、第1の基板上に位置し、
前記第1電流源および前記第2電流源は、前記第1の基板とは異なる第2の基板上に位置する、請求項1から請求項11のいずれか1項に記載の撮像装置。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018197088 | 2018-10-19 | ||
JP2018197088 | 2018-10-19 | ||
PCT/JP2019/023180 WO2020079884A1 (ja) | 2018-10-19 | 2019-06-12 | 撮像装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2020079884A1 JPWO2020079884A1 (ja) | 2021-09-16 |
JP7316673B2 true JP7316673B2 (ja) | 2023-07-28 |
Family
ID=70284493
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2020552512A Active JP7316673B2 (ja) | 2018-10-19 | 2019-06-12 | 撮像装置 |
Country Status (3)
Country | Link |
---|---|
US (1) | US11258970B2 (ja) |
JP (1) | JP7316673B2 (ja) |
WO (1) | WO2020079884A1 (ja) |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003051986A (ja) * | 2001-05-28 | 2003-02-21 | St Microelectronics Sa | 低雑音cmosアクティブピクセル |
JP2017130872A (ja) * | 2016-01-22 | 2017-07-27 | パナソニックIpマネジメント株式会社 | 撮像装置 |
JP2017175588A (ja) * | 2015-07-07 | 2017-09-28 | パナソニックIpマネジメント株式会社 | 撮像装置 |
JP2018007000A (ja) * | 2016-06-30 | 2018-01-11 | キヤノン株式会社 | 光電変換装置 |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6493030B1 (en) | 1998-04-08 | 2002-12-10 | Pictos Technologies, Inc. | Low-noise active pixel sensor for imaging arrays with global reset |
JP4425950B2 (ja) | 2007-06-01 | 2010-03-03 | シャープ株式会社 | 固体撮像装置および電子情報機器 |
JP5418073B2 (ja) * | 2009-08-28 | 2014-02-19 | ソニー株式会社 | Da変換器及び固体撮像装置 |
JP5953028B2 (ja) * | 2011-11-02 | 2016-07-13 | オリンパス株式会社 | 固体撮像装置、撮像装置、および信号読み出し方法 |
JP6180318B2 (ja) * | 2013-12-27 | 2017-08-16 | ソニーセミコンダクタソリューションズ株式会社 | コンパレータ回路 |
JP6323813B2 (ja) | 2014-12-26 | 2018-05-16 | パナソニックIpマネジメント株式会社 | 撮像装置 |
CN108987420B (zh) * | 2017-06-05 | 2023-12-12 | 松下知识产权经营株式会社 | 摄像装置 |
JP7286431B2 (ja) * | 2019-06-20 | 2023-06-05 | キヤノン株式会社 | 光電変換装置、光電変換システム、および移動体 |
JP7204694B2 (ja) * | 2020-02-26 | 2023-01-16 | キヤノン株式会社 | 比較器、ad変換器、光電変換装置及び撮像システム |
-
2019
- 2019-06-12 JP JP2020552512A patent/JP7316673B2/ja active Active
- 2019-06-12 WO PCT/JP2019/023180 patent/WO2020079884A1/ja active Application Filing
-
2020
- 2020-11-18 US US16/950,962 patent/US11258970B2/en active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003051986A (ja) * | 2001-05-28 | 2003-02-21 | St Microelectronics Sa | 低雑音cmosアクティブピクセル |
JP2017175588A (ja) * | 2015-07-07 | 2017-09-28 | パナソニックIpマネジメント株式会社 | 撮像装置 |
JP2017130872A (ja) * | 2016-01-22 | 2017-07-27 | パナソニックIpマネジメント株式会社 | 撮像装置 |
JP2018007000A (ja) * | 2016-06-30 | 2018-01-11 | キヤノン株式会社 | 光電変換装置 |
Also Published As
Publication number | Publication date |
---|---|
US20210075984A1 (en) | 2021-03-11 |
US11258970B2 (en) | 2022-02-22 |
WO2020079884A1 (ja) | 2020-04-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101177140B1 (ko) | 고체 촬상 장치, 고체 촬상 장치의 구동 방법 및 촬상 장치 | |
JP5546257B2 (ja) | 固体撮像装置 | |
US9029752B2 (en) | Solid state imaging apparatus including reference signal generator with a slope converting circuit | |
JP5506450B2 (ja) | 固体撮像装置及び固体撮像装置の駆動方法 | |
CN105917644B (zh) | 固态成像元件及成像装置 | |
CN106341627B (zh) | 摄像装置 | |
JP6413401B2 (ja) | 固体撮像素子 | |
JP2007174478A (ja) | 固体撮像素子 | |
US8792036B2 (en) | Image sensor and image capture apparatus | |
JP5744543B2 (ja) | 撮像装置、撮像システム、および撮像装置の駆動方法 | |
JP4661212B2 (ja) | 物理情報取得方法および物理情報取得装置並びに半導体装置 | |
JP7316673B2 (ja) | 撮像装置 | |
KR20140107212A (ko) | 고체 촬상 소자 및 그 구동 방법, 카메라 시스템 | |
JP5460342B2 (ja) | 固体撮像素子および固体撮像素子の駆動方法 | |
US11044430B2 (en) | Image sensor and electronic camera | |
JP5177198B2 (ja) | 物理情報取得方法および物理情報取得装置 | |
JPWO2020079884A1 (ja) | 撮像装置 | |
JP2015207948A (ja) | 撮像素子及び撮像装置 | |
JP7384211B2 (ja) | 撮像素子、及び、撮像装置 | |
US11765485B2 (en) | Photoelectric conversion apparatus, image capturing apparatus, equipment, and method of driving photoelectric conversion apparatus | |
JP7384212B2 (ja) | 撮像素子、及び、撮像装置 | |
JP5347783B2 (ja) | 固体撮像素子 | |
JPWO2017085848A1 (ja) | 固体撮像装置および撮像装置 | |
JP2019009820A (ja) | 固体撮像素子 | |
JP2014217012A (ja) | 固体撮像素子及び撮像装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20220113 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20230314 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20230428 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20230613 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20230710 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 7316673 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |