JP2003051986A - 低雑音ｃｍｏｓアクティブピクセル - Google Patents
低雑音ｃｍｏｓアクティブピクセルInfo
- Publication number
- JP2003051986A JP2003051986A JP2002154686A JP2002154686A JP2003051986A JP 2003051986 A JP2003051986 A JP 2003051986A JP 2002154686 A JP2002154686 A JP 2002154686A JP 2002154686 A JP2002154686 A JP 2002154686A JP 2003051986 A JP2003051986 A JP 2003051986A
- Authority
- JP
- Japan
- Prior art keywords
- reset
- amplifier
- pixel
- period
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
- H04N25/65—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to reset noise, e.g. KTC noise related to CMOS structures by techniques other than CDS
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Abstract
(57)【要約】 （修正有）
【課題】リセット雑音を低減し、ピクセルの電源電圧除
去比を向上させる。 【解決手段】 イメージセンサ用のＣＭＯＳアクティブ
ピクセルに、光感応素子ＰＤ、キャパシタンスＣFを有
する容量性帰還素子ＣＦ、第１のトランジスタＭ１、２
つのリセットトランジスタＭ３，Ｍ４、１つのピクセル
選択用トランジスタＭ２を設ける。第１のトランジスタ
がピクセルリセット段階で増幅器として、読取り段階で
ホロワーとして動作するように、トランジスタを配列お
よび制御する。リセット段階の第１の期間において、基
準電圧を増幅器の非反転入力に印加し、増幅器の出力を
その反転入力に２つのリセットトランジスタを介して接
続し、緩和期間としての第２の期間において、平衡状態
が達成されるまで、増幅器の出力をその反転入力に容量
性帰還素子および２つのリセットトランジスタの一方を
介して接続し、第３の期間で、２つのリセットトランジ
スタをオフ状態に置く。
去比を向上させる。 【解決手段】 イメージセンサ用のＣＭＯＳアクティブ
ピクセルに、光感応素子ＰＤ、キャパシタンスＣFを有
する容量性帰還素子ＣＦ、第１のトランジスタＭ１、２
つのリセットトランジスタＭ３，Ｍ４、１つのピクセル
選択用トランジスタＭ２を設ける。第１のトランジスタ
がピクセルリセット段階で増幅器として、読取り段階で
ホロワーとして動作するように、トランジスタを配列お
よび制御する。リセット段階の第１の期間において、基
準電圧を増幅器の非反転入力に印加し、増幅器の出力を
その反転入力に２つのリセットトランジスタを介して接
続し、緩和期間としての第２の期間において、平衡状態
が達成されるまで、増幅器の出力をその反転入力に容量
性帰還素子および２つのリセットトランジスタの一方を
介して接続し、第３の期間で、２つのリセットトランジ
スタをオフ状態に置く。
Description
【０００１】
【発明の属する技術分野】本発明は、ＣＭＯＳアクティ
ブピクセルを有するイメージセンサに関するものであ
り、特に低雑音ＣＭＯＳアクティブピクセルに関するも
のである。
ブピクセルを有するイメージセンサに関するものであ
り、特に低雑音ＣＭＯＳアクティブピクセルに関するも
のである。
【０００２】現在、ＣＭＯＳアクティブピクセルを有す
るイメージセンサの主な制約は、センサのピクセルによ
って生成される電気信号に存在するリセット雑音にあ
る。このリセット雑音は信号収集アナログチェーンにお
ける他の雑音よりも大きいため面倒である。
るイメージセンサの主な制約は、センサのピクセルによ
って生成される電気信号に存在するリセット雑音にあ
る。このリセット雑音は信号収集アナログチェーンにお
ける他の雑音よりも大きいため面倒である。
【０００３】
【従来の技術】従来のＣＭＯＳアクティブピクセルは、
基本的に、３つのトランジスタと組み合わされたフォト
ダイオード等の光感応素子を備える。その３つのトラン
ジスタは、ピクセルを選択するための１つのトランジス
タと、光感応素子の電荷をリセットするための１つのト
ランジスタと、ピクセルのリセットの前後にフォトダイ
オードの電荷を表す信号を送出するための１つの読取り
トランジスタとである。図１にはこの種のＣＭＯＳアク
ティブピクセルの構造が示されている。参照符号ＰＤで
表される光感応素子は、そのキャパシタンスＣPによっ
て表される。電源端子ＶＤＤとこの光感応素子との間に
リセットトランジスタＭＲが接続される。このリセット
トランジスタＭＲは光感応ノードとして知られるポイン
トで光感応素子に接続される。この光感応ノードはさら
に読取りトランジスタＭＤのゲートに接続される。この
読取りトランジスタＭＤのドレインは電源端子ＶＤＤに
接続され、そのソースは選択トランジスタＭＳのドレイ
ンに接続される。最後に、選択トランジスタＭＳのドレ
インはピクセルの出力端子Ｓに接続される。このピクセ
ルを選択するために、選択トランジスタＭＳのゲートに
信号ＳＥＬが印加される。
基本的に、３つのトランジスタと組み合わされたフォト
ダイオード等の光感応素子を備える。その３つのトラン
ジスタは、ピクセルを選択するための１つのトランジス
タと、光感応素子の電荷をリセットするための１つのト
ランジスタと、ピクセルのリセットの前後にフォトダイ
オードの電荷を表す信号を送出するための１つの読取り
トランジスタとである。図１にはこの種のＣＭＯＳアク
ティブピクセルの構造が示されている。参照符号ＰＤで
表される光感応素子は、そのキャパシタンスＣPによっ
て表される。電源端子ＶＤＤとこの光感応素子との間に
リセットトランジスタＭＲが接続される。このリセット
トランジスタＭＲは光感応ノードとして知られるポイン
トで光感応素子に接続される。この光感応ノードはさら
に読取りトランジスタＭＤのゲートに接続される。この
読取りトランジスタＭＤのドレインは電源端子ＶＤＤに
接続され、そのソースは選択トランジスタＭＳのドレイ
ンに接続される。最後に、選択トランジスタＭＳのドレ
インはピクセルの出力端子Ｓに接続される。このピクセ
ルを選択するために、選択トランジスタＭＳのゲートに
信号ＳＥＬが印加される。
【０００４】この種のＣＭＯＳアクティブピクセルの動
作は下記の通りである。リセット段階（ＲＥＳＥＴ信号
がアクティブなとき）では、光感応素子の電位が固定値
Ｖ０にリセットされる。次いで、光信号の作用で光感応
素子の電荷が変化し、その端子の電圧がＶ０からＶ０＋
Ｖｓｉｇｎａｌ（Ｖｓｉｇｎａｌはピクセルが受ける入
射光子の数を表す）になる。次いで、ＣＤＳ（相関二段
抽出法）として知られる方法を用いて、値Ｖｓｉｇｎａ
ｌを読取る。この方法では、ピクセルのリセットの前後
にピクセルの出力で信号を読取り、次いでこの２つの信
号の差を計算して、そこからＶｓｉｇｎａｌを演繹す
る。
作は下記の通りである。リセット段階（ＲＥＳＥＴ信号
がアクティブなとき）では、光感応素子の電位が固定値
Ｖ０にリセットされる。次いで、光信号の作用で光感応
素子の電荷が変化し、その端子の電圧がＶ０からＶ０＋
Ｖｓｉｇｎａｌ（Ｖｓｉｇｎａｌはピクセルが受ける入
射光子の数を表す）になる。次いで、ＣＤＳ（相関二段
抽出法）として知られる方法を用いて、値Ｖｓｉｇｎａ
ｌを読取る。この方法では、ピクセルのリセットの前後
にピクセルの出力で信号を読取り、次いでこの２つの信
号の差を計算して、そこからＶｓｉｇｎａｌを演繹す
る。
【０００５】
【発明が解決しようとする課題】このピクセル構造の第
１の欠点はリセット段階で光感応素子にリセット雑音が
発生することにある。この雑音はフォトダイオードのキ
ャパシタンスが低い程、高くなる。この雑音の実効値
（２乗平均平方根値）は下記の式によって表される。
１の欠点はリセット段階で光感応素子にリセット雑音が
発生することにある。この雑音はフォトダイオードのキ
ャパシタンスが低い程、高くなる。この雑音の実効値
（２乗平均平方根値）は下記の式によって表される。
【０００６】
【数１】
【０００７】ここで、ｋはボルツマン定数であり、Ｔは
絶対温度であり、ＣPはフォトダイオードのキャパシタ
ンスである。キャパシタンスＣPが３フェムトファラド
の場合は、この雑音の実効値は３００ケルビンの温度で
１．２ｍＶである。本発明の第１の目的は、このリセッ
ト雑音を減らすことにある。
絶対温度であり、ＣPはフォトダイオードのキャパシタ
ンスである。キャパシタンスＣPが３フェムトファラド
の場合は、この雑音の実効値は３００ケルビンの温度で
１．２ｍＶである。本発明の第１の目的は、このリセッ
ト雑音を減らすことにある。
【０００８】この種のＣＭＯＳアクティブピクセルで
は、さらに電圧電源ＶＤＤと光感応ノードとが読取りト
ランジスタのドレイン−ゲートキャパシタンスによって
直接結合される。この場合、フォトダイオード内のリセ
ット雑音に電源雑音が追加される。従って、本発明の他
の目的は、フォトダイオードにもたらされる電源雑音を
減らす、すなわちピクセルの電源電圧除去比を向上させ
ることにある。
は、さらに電圧電源ＶＤＤと光感応ノードとが読取りト
ランジスタのドレイン−ゲートキャパシタンスによって
直接結合される。この場合、フォトダイオード内のリセ
ット雑音に電源雑音が追加される。従って、本発明の他
の目的は、フォトダイオードにもたらされる電源雑音を
減らす、すなわちピクセルの電源電圧除去比を向上させ
ることにある。
【０００９】さらに、ピクセルをリセットするスイッチ
としてＭＯＳトランジスタを使用することによってフォ
トダイオードへの電荷の注入が起こる。すなわち、トラ
ンジスタがオフ状態になった後で、ＭＯＳトランジスタ
のチャネルを形成する電荷の一部がダイオードのキャパ
シタンスに加わる。これによって生じる電圧の変化は、
フォトダイオードのキャパシタンスが低いほど、特に高
くなる。この現象によって、一般的に低い値の電源電圧
によって既に制限されている出力信号の電圧振幅がさら
に減少し、この電圧振幅はこの分野の技術の現在の進歩
によってますます制限されるであろう。
としてＭＯＳトランジスタを使用することによってフォ
トダイオードへの電荷の注入が起こる。すなわち、トラ
ンジスタがオフ状態になった後で、ＭＯＳトランジスタ
のチャネルを形成する電荷の一部がダイオードのキャパ
シタンスに加わる。これによって生じる電圧の変化は、
フォトダイオードのキャパシタンスが低いほど、特に高
くなる。この現象によって、一般的に低い値の電源電圧
によって既に制限されている出力信号の電圧振幅がさら
に減少し、この電圧振幅はこの分野の技術の現在の進歩
によってますます制限されるであろう。
【００１０】従って、本発明のさらに他の目的は、フォ
トダイオードへの電荷の注入のこの現象を弱めることに
ある。また、前の読取り段階でフォトダイオードが獲得
した情報をリセット段階で完全に消去することができな
いときに遅れの問題が生じる。遅れは、像の持続（残
像）として画面上に現れる（読取られた画像には前の画
像の残留画像が含まれる）。この問題は、限定帯域リセ
ット技術を用いるときに生じる。従って、本発明のさら
に他の目的は、この遅れの問題を解決することにある。
トダイオードへの電荷の注入のこの現象を弱めることに
ある。また、前の読取り段階でフォトダイオードが獲得
した情報をリセット段階で完全に消去することができな
いときに遅れの問題が生じる。遅れは、像の持続（残
像）として画面上に現れる（読取られた画像には前の画
像の残留画像が含まれる）。この問題は、限定帯域リセ
ット技術を用いるときに生じる。従って、本発明のさら
に他の目的は、この遅れの問題を解決することにある。
【００１１】リセット雑音を制限するために用いられる
周知の方法は、Ｐａｉｎ、Ｙａｎｇ、Ｏｒｔｉｚ、Ｗｒ
ｉｎｇｌｅｙ、ＨａｎｃｏｃｋおよびＣｕｎｎｉｎｇｈ
ａｍによる「Ａｎａｌｙｓｉｓ ａｎｄ ｅｎｈａｎｃ
ｅｍｅｎｔ ｏｆ ｌｏｗ−ｌｉｇｈｔ−ｌｅｖｅｌ
ｐｅｒｆｏｒｍａｎｃｅ ｏｆ ｐｈｏｔｏｄｉｏｄｅ
−ｔｙｐｅ ＣＭＯＳ ａｃｔｉｖｅ ｐｉｘｅｌ ｉ
ｍａｇｅｓ ｏｐｅｒａｔｅｄ ｗｉｔｈ ｓｕｂ−ｔ
ｈｒｅｓｈｏｌｄ ｒｅｓｅｔ（サブ閾値リセットで動
作するフォトダイオード型ＣＭＯＳアクティブピクセル
画像装置の低光度性能の分析および向上）」（ＩＥＥＥ
Ｗｏｒｋｓｈｏｐ ｏｎ Ｃａｄｓａｎｄ ＡＩＲ
Ｓ、日本国、長野県、１４０〜１４２頁、１９９９年６
月）に記載されている。この文献に記載の「ハードそし
てソフトリセット（ｈａｒｄ ｔｈｅｎ ｓｏｆｔ ｒ
ｅｓｅｔ）」として知られる技術は、リセットトランジ
スタをその導通閾値より下方で使用することからなる。
この文献に記載されている効果は電源電圧除去、電荷注
入および遅れの点で有用である。しかし、リセット雑音
は、この技術では、二分の一にしか減っていない。
周知の方法は、Ｐａｉｎ、Ｙａｎｇ、Ｏｒｔｉｚ、Ｗｒ
ｉｎｇｌｅｙ、ＨａｎｃｏｃｋおよびＣｕｎｎｉｎｇｈ
ａｍによる「Ａｎａｌｙｓｉｓ ａｎｄ ｅｎｈａｎｃ
ｅｍｅｎｔ ｏｆ ｌｏｗ−ｌｉｇｈｔ−ｌｅｖｅｌ
ｐｅｒｆｏｒｍａｎｃｅ ｏｆ ｐｈｏｔｏｄｉｏｄｅ
−ｔｙｐｅ ＣＭＯＳ ａｃｔｉｖｅ ｐｉｘｅｌ ｉ
ｍａｇｅｓ ｏｐｅｒａｔｅｄ ｗｉｔｈ ｓｕｂ−ｔ
ｈｒｅｓｈｏｌｄ ｒｅｓｅｔ（サブ閾値リセットで動
作するフォトダイオード型ＣＭＯＳアクティブピクセル
画像装置の低光度性能の分析および向上）」（ＩＥＥＥ
Ｗｏｒｋｓｈｏｐ ｏｎ Ｃａｄｓａｎｄ ＡＩＲ
Ｓ、日本国、長野県、１４０〜１４２頁、１９９９年６
月）に記載されている。この文献に記載の「ハードそし
てソフトリセット（ｈａｒｄ ｔｈｅｎ ｓｏｆｔ ｒ
ｅｓｅｔ）」として知られる技術は、リセットトランジ
スタをその導通閾値より下方で使用することからなる。
この文献に記載されている効果は電源電圧除去、電荷注
入および遅れの点で有用である。しかし、リセット雑音
は、この技術では、二分の一にしか減っていない。
【００１２】Ｆｏｗｌｅｒ、Ｇｏｄｆｒｅｙ、Ｂａｌｉ
ｃｋｉおよびＣａｎｉｆｉｅｌｄによる「Ｌｏｗ Ｎｏ
ｉｓｅ Ｒｅａｄｏｕｔ ｕｓｉｎｇ Ａｃｔｉｖｅ
Ｒｅｓｅｔ ｆｏｒ ＣＭＯＳ ＡＰＳ（ＣＭＯＳ Ａ
ＰＳのためのアクティブリセットを用いる低雑音読出
し）」（ＳＰＩＥ会報、第３９６５号、１２６〜１３５
頁、２０００年）には、別の方法が記載されている。こ
の文献に記載の技術によれば、リセット雑音の負帰還を
得るために１つの増幅器を使用することによってフォト
ダイオードをリセットする。この方法は極めて有益であ
るが、多くの欠点がある。特に、この方法は１つのピク
セルに対して多くのトランジスタ（６つのトランジス
タ）が必要であり、複数のカスコードマウントトランジ
スタが存在するために高電源電圧が必要であり、雑音が
ないランプ電圧が必要であり、実行モードにピクセルの
マトリックスとの互換性を持たせるのが難しい。
ｃｋｉおよびＣａｎｉｆｉｅｌｄによる「Ｌｏｗ Ｎｏ
ｉｓｅ Ｒｅａｄｏｕｔ ｕｓｉｎｇ Ａｃｔｉｖｅ
Ｒｅｓｅｔ ｆｏｒ ＣＭＯＳ ＡＰＳ（ＣＭＯＳ Ａ
ＰＳのためのアクティブリセットを用いる低雑音読出
し）」（ＳＰＩＥ会報、第３９６５号、１２６〜１３５
頁、２０００年）には、別の方法が記載されている。こ
の文献に記載の技術によれば、リセット雑音の負帰還を
得るために１つの増幅器を使用することによってフォト
ダイオードをリセットする。この方法は極めて有益であ
るが、多くの欠点がある。特に、この方法は１つのピク
セルに対して多くのトランジスタ（６つのトランジス
タ）が必要であり、複数のカスコードマウントトランジ
スタが存在するために高電源電圧が必要であり、雑音が
ないランプ電圧が必要であり、実行モードにピクセルの
マトリックスとの互換性を持たせるのが難しい。
【００１３】
【課題を解決するための手段】本発明は、電荷がリセッ
ト段階でリセットされ且つ読取り段階で読取られるフォ
トダイオード等の光感応素子を備え、この光感応素子が
光感応ノードとグラウンドとの間に接続されている、イ
メージセンサ用の低雑音ＣＭＯＳアクティブピクセルに
おいて、（１）反転入力および非反転入力が、それぞれ
光感応ノードおよび第１の基準電圧源に接続されてお
り、前記リセット段階でアクティブな第１の増幅器と、
（２）前記第１の増幅器の反転入力と出力との間に直列
接続されており、第１および第２の制御信号によってそ
れぞれ制御される第１および第２のスイッチであって、
前記第１の制御信号がリセット段階の第１の期間でアク
ティブであり、前記第２の制御信号が前記リセット段階
の前記第１の期間および第２の期間でアクティブであ
り、前記第１および第２の制御信号がリセット段階の第
３の期間および読取り段階でアクティブでない、第１お
よび第２のスイッチと、（３）前記第１のスイッチに並
列に接続されており、キャパシタンスＣFを有する容量
性帰還素子と、（４）その入力が光感応ノードに接続さ
れ、読取り段階でアクティブとなり、その出力が前記読
取り段階で前記光感応素子の電荷を表す信号を出力す
る、ホロワーとして取付けられた第２の増幅器とを備え
る装置に関するものである。
ト段階でリセットされ且つ読取り段階で読取られるフォ
トダイオード等の光感応素子を備え、この光感応素子が
光感応ノードとグラウンドとの間に接続されている、イ
メージセンサ用の低雑音ＣＭＯＳアクティブピクセルに
おいて、（１）反転入力および非反転入力が、それぞれ
光感応ノードおよび第１の基準電圧源に接続されてお
り、前記リセット段階でアクティブな第１の増幅器と、
（２）前記第１の増幅器の反転入力と出力との間に直列
接続されており、第１および第２の制御信号によってそ
れぞれ制御される第１および第２のスイッチであって、
前記第１の制御信号がリセット段階の第１の期間でアク
ティブであり、前記第２の制御信号が前記リセット段階
の前記第１の期間および第２の期間でアクティブであ
り、前記第１および第２の制御信号がリセット段階の第
３の期間および読取り段階でアクティブでない、第１お
よび第２のスイッチと、（３）前記第１のスイッチに並
列に接続されており、キャパシタンスＣFを有する容量
性帰還素子と、（４）その入力が光感応ノードに接続さ
れ、読取り段階でアクティブとなり、その出力が前記読
取り段階で前記光感応素子の電荷を表す信号を出力す
る、ホロワーとして取付けられた第２の増幅器とを備え
る装置に関するものである。
【００１４】好ましい一つの実施の態様では、前記第１
および第２の増幅器は、ゲートが光感応ノードに接続さ
れ、ソースが前記リセット段階では前記基準電圧源に、
前記読取り段階では第１の電流源に接続される第１のト
ランジスタと、ソースが第１のトランジスタのドレイン
に接続され、ドレインが前記リセット段階では第２の電
流源に、前記読取り段階では第２の基準電圧源に接続さ
れ、前記ピクセルの前記リセットおよび読取り段階でア
クティブである選択信号で制御される選択トランジスタ
とで形成される。前記読取り段階では、前記第１のトラ
ンジスタのソースが前記光感応素子の電荷を表す信号を
出力する。
および第２の増幅器は、ゲートが光感応ノードに接続さ
れ、ソースが前記リセット段階では前記基準電圧源に、
前記読取り段階では第１の電流源に接続される第１のト
ランジスタと、ソースが第１のトランジスタのドレイン
に接続され、ドレインが前記リセット段階では第２の電
流源に、前記読取り段階では第２の基準電圧源に接続さ
れ、前記ピクセルの前記リセットおよび読取り段階でア
クティブである選択信号で制御される選択トランジスタ
とで形成される。前記読取り段階では、前記第１のトラ
ンジスタのソースが前記光感応素子の電荷を表す信号を
出力する。
【００１５】本発明はさらに、光感応ノードを備えたキ
ャパシタンスＣPを有する少なくとも１つの光感応素
子、非反転入力と出力と上記光感応ノードに接続された
反転入力とを有する増幅器、第１および第２のスイッ
チ、および、第１のスイッチに並列接続された、キャパ
シタンスＣFを有する容量性帰還素子を備えるＣＭＯＳ
アクティブピクセルのリセット方法において、（１）第
１の期間において、基準電圧を前記増幅器の非反転入力
に印加し、前記増幅器の出力をその反転入力に前記第１
および第２のスイッチを介して接続し、（２）緩和期間
として知られる第２の期間において、平衡状態が達成さ
れるまで、前記増幅器の出力をその反転入力に前記容量
性帰還素子および前記第２のスイッチを介して接続し、
（３）第３の期間で、前記第１および第２のスイッチを
開く上記の段階を含む方法に関するものである。本発明
の上記以外の特徴及び利点は添付図面を参照した以下の
詳細な説明から明らかになろう。
ャパシタンスＣPを有する少なくとも１つの光感応素
子、非反転入力と出力と上記光感応ノードに接続された
反転入力とを有する増幅器、第１および第２のスイッ
チ、および、第１のスイッチに並列接続された、キャパ
シタンスＣFを有する容量性帰還素子を備えるＣＭＯＳ
アクティブピクセルのリセット方法において、（１）第
１の期間において、基準電圧を前記増幅器の非反転入力
に印加し、前記増幅器の出力をその反転入力に前記第１
および第２のスイッチを介して接続し、（２）緩和期間
として知られる第２の期間において、平衡状態が達成さ
れるまで、前記増幅器の出力をその反転入力に前記容量
性帰還素子および前記第２のスイッチを介して接続し、
（３）第３の期間で、前記第１および第２のスイッチを
開く上記の段階を含む方法に関するものである。本発明
の上記以外の特徴及び利点は添付図面を参照した以下の
詳細な説明から明らかになろう。
【００１６】
【発明の実施の形態】図２に、本発明のＣＭＯＳアクテ
ィブピクセルの一般的構造が示されている。図２におい
て、参照符号Ｐで表されるＣＭＯＳアクティブピクセル
は、キャパシタンスＣPを有するフォトダイオードＰＤ
と、（信号ＲＥＡＤがアクティブでない）リセット段階
でアクティブである増幅器ＡＭＰ１と、（信号ＲＥＡＤ
がアクティブの状態である）ＲＥＡＤ段階でアクティブ
なホロワー増幅器ＡＭＰ２と、増幅器ＡＭＰ１の出力と
反転入力との間に直列接続された２つのスイッチＩＴ１
およびＩＴ２と、スイッチＩＴ１に並列接続された、キ
ャパシタンスＣFを有する容量性素子ＣＦとを備える。
フォトダイオードＰＤは光感応ノードＮとグラウンドと
の間に接続されている。増幅器ＡＭＰ１の非反転入力は
ピクセルリセット段階で基準電圧を受けるピクセルの出
力端子Ｓに接続されている。ＲＥＡＤ段階でアクティブ
であるホロワー増幅器ＡＭＰ２は、光感応ノードＮと出
力端子Ｓとの間に接続されている。
ィブピクセルの一般的構造が示されている。図２におい
て、参照符号Ｐで表されるＣＭＯＳアクティブピクセル
は、キャパシタンスＣPを有するフォトダイオードＰＤ
と、（信号ＲＥＡＤがアクティブでない）リセット段階
でアクティブである増幅器ＡＭＰ１と、（信号ＲＥＡＤ
がアクティブの状態である）ＲＥＡＤ段階でアクティブ
なホロワー増幅器ＡＭＰ２と、増幅器ＡＭＰ１の出力と
反転入力との間に直列接続された２つのスイッチＩＴ１
およびＩＴ２と、スイッチＩＴ１に並列接続された、キ
ャパシタンスＣFを有する容量性素子ＣＦとを備える。
フォトダイオードＰＤは光感応ノードＮとグラウンドと
の間に接続されている。増幅器ＡＭＰ１の非反転入力は
ピクセルリセット段階で基準電圧を受けるピクセルの出
力端子Ｓに接続されている。ＲＥＡＤ段階でアクティブ
であるホロワー増幅器ＡＭＰ２は、光感応ノードＮと出
力端子Ｓとの間に接続されている。
【００１７】図３に、このＣＭＯＳアクティブピクセル
の詳細な構造が示されている。リセット段階で増幅器Ａ
ＭＰ１を構成するために１つのトランジスタＭ１および
１つの選択トランジスタＭ２が使用される。これらのト
ランジスタは、読取り段階でホロワー増幅器ＡＭＰ２を
構成するためにも使用される。ＮＭＯＳトランジスタＭ
３およびＭ４が、図２のスイッチＩＴ１およびＩＴ２を
構成している。ピクセルリセット段階は３つの期間
φ1、φ2、φ3に分けられ、これらの期間については詳
細に後述する。
の詳細な構造が示されている。リセット段階で増幅器Ａ
ＭＰ１を構成するために１つのトランジスタＭ１および
１つの選択トランジスタＭ２が使用される。これらのト
ランジスタは、読取り段階でホロワー増幅器ＡＭＰ２を
構成するためにも使用される。ＮＭＯＳトランジスタＭ
３およびＭ４が、図２のスイッチＩＴ１およびＩＴ２を
構成している。ピクセルリセット段階は３つの期間
φ1、φ2、φ3に分けられ、これらの期間については詳
細に後述する。
【００１８】図３の詳細図において、トランジスタＭ１
はそのゲートが光感応ノードＮに接続され、そのソース
がピクセルの出力端子Ｓに接続されている。出力端子Ｓ
はピクセル読取り段階でフォトダイオードの電荷を表す
信号を出力する。選択トランジスタＭ２はトランジスタ
Ｍ１にカスコード式に接続されている、すなわちそのソ
ースがトランジスタＭ１のドレインに接続されている。
選択トランジスタＭ２のドレインは、ピクセルに給電す
るための電圧および／または電流電源端子ＡＬＭに接続
され、選択トランジスタＭ２のゲートはピクセルを選択
するための選択信号ＳＥＬを受ける。トランジスタＭ３
は、スイッチＩＴ１を構成するものであり、光感応ノー
ドＮとピクセルのポイントＡとの間に接続されている。
このトランジスタＭ３は、ピクセルリセット段階の期間
φ1でアクティブなリセット信号ＲＳ１によって制御さ
れる。トランジスタＭ４は、電圧および／または電流電
源端子ＡＬＭとポイントＡとの間に接続されている。こ
のトランジスタＭ４は、リセット段階の期間φ1および
φ2でアクティブなリセット信号ＲＳ２によって制御さ
れる。上述したように、容量性素子ＣＦはトランジスタ
Ｍ３に並列接続されている。そのキャパシタンスＣFの
値は低く、ピクセルの寸法に対応する。また、電圧およ
び／または電流電源端子ＡＬＭグラウンドとの間に、当
該ピクセルを含む列の複数のピクセルのキャパシタンス
を表すキャパシタＣが配置される。
はそのゲートが光感応ノードＮに接続され、そのソース
がピクセルの出力端子Ｓに接続されている。出力端子Ｓ
はピクセル読取り段階でフォトダイオードの電荷を表す
信号を出力する。選択トランジスタＭ２はトランジスタ
Ｍ１にカスコード式に接続されている、すなわちそのソ
ースがトランジスタＭ１のドレインに接続されている。
選択トランジスタＭ２のドレインは、ピクセルに給電す
るための電圧および／または電流電源端子ＡＬＭに接続
され、選択トランジスタＭ２のゲートはピクセルを選択
するための選択信号ＳＥＬを受ける。トランジスタＭ３
は、スイッチＩＴ１を構成するものであり、光感応ノー
ドＮとピクセルのポイントＡとの間に接続されている。
このトランジスタＭ３は、ピクセルリセット段階の期間
φ1でアクティブなリセット信号ＲＳ１によって制御さ
れる。トランジスタＭ４は、電圧および／または電流電
源端子ＡＬＭとポイントＡとの間に接続されている。こ
のトランジスタＭ４は、リセット段階の期間φ1および
φ2でアクティブなリセット信号ＲＳ２によって制御さ
れる。上述したように、容量性素子ＣＦはトランジスタ
Ｍ３に並列接続されている。そのキャパシタンスＣFの
値は低く、ピクセルの寸法に対応する。また、電圧およ
び／または電流電源端子ＡＬＭグラウンドとの間に、当
該ピクセルを含む列の複数のピクセルのキャパシタンス
を表すキャパシタＣが配置される。
【００１９】ピクセルを含むイメージセンサは、ピクセ
ルの各操作段階でピクセルをバイアスおよび給電するた
めに設けられた手段を有する。これらの手段はイメージ
センサ内の同一の列の全てのピクセル、場合によっては
イメージセンサの全てのピクセルに共通するのが有利で
ある。従って、ピクセルの読取り段階およびリセット段
階において、ピクセル用の電圧および／または電流電源
端子ＡＬＭを給電するために、それぞれ電圧源ＶＤＤお
よび電流源ＳＣ１が設けられる。読取り段階において電
流を、リセット段階において基準電圧ＶＲＥＦを、ピク
セルの出力端子Ｓに印加するために、第２の電流源ＳＣ
２および無視できる程度の雑音がある電圧源ＳＶが設け
られている。
ルの各操作段階でピクセルをバイアスおよび給電するた
めに設けられた手段を有する。これらの手段はイメージ
センサ内の同一の列の全てのピクセル、場合によっては
イメージセンサの全てのピクセルに共通するのが有利で
ある。従って、ピクセルの読取り段階およびリセット段
階において、ピクセル用の電圧および／または電流電源
端子ＡＬＭを給電するために、それぞれ電圧源ＶＤＤお
よび電流源ＳＣ１が設けられる。読取り段階において電
流を、リセット段階において基準電圧ＶＲＥＦを、ピク
セルの出力端子Ｓに印加するために、第２の電流源ＳＣ
２および無視できる程度の雑音がある電圧源ＳＶが設け
られている。
【００２０】このＣＭＯＳアクティブピクセルの動作は
図４の制御信号ＳＥＬ、ＲＳ１、ＲＳ２、ＲＥＡＤのタ
イミング図に示されている。光信号の作用で電荷を変化
した後にフォトダイオードに記憶された情報を読取るた
めには、光信号によるピクセルの照度を表す信号を獲得
するための第１の読取り段階、ピクセルの電荷をリセッ
トするための段階、およびピクセルの最初の電荷を表す
信号を獲得するための第２の読取り段階が必要である。
これらの２つの信号の差によって、光信号の入射光子に
起因する電荷の変化を表す信号が生成される。
図４の制御信号ＳＥＬ、ＲＳ１、ＲＳ２、ＲＥＡＤのタ
イミング図に示されている。光信号の作用で電荷を変化
した後にフォトダイオードに記憶された情報を読取るた
めには、光信号によるピクセルの照度を表す信号を獲得
するための第１の読取り段階、ピクセルの電荷をリセッ
トするための段階、およびピクセルの最初の電荷を表す
信号を獲得するための第２の読取り段階が必要である。
これらの２つの信号の差によって、光信号の入射光子に
起因する電荷の変化を表す信号が生成される。
【００２１】ピクセルを読取るための第１および第２の
段階では、制御信号ＲＥＡＤおよび選択信号ＳＥＬはア
クティブであり、信号ＲＳ１およびＲＳ２はアクティブ
でない。ＮチャネルＭＯＳトランジスタでは、信号は高
電圧レベルである場合にアクティブであるといわれ、低
電圧レベルである場合にアクティブでないといわれる。
段階では、制御信号ＲＥＡＤおよび選択信号ＳＥＬはア
クティブであり、信号ＲＳ１およびＲＳ２はアクティブ
でない。ＮチャネルＭＯＳトランジスタでは、信号は高
電圧レベルである場合にアクティブであるといわれ、低
電圧レベルである場合にアクティブでないといわれる。
【００２２】第１の読取り段階では、電源電圧ＶＤＤが
端子ＡＬＭに印加され、電流源ＳＣ２によってピクセル
の出力端子Ｓに電流が流れる。トランジスタＭ３および
Ｍ４はオフである。トランジスタＭ１はこの場合はホロ
ワーとして接続され、トランジスタＭ２を介して給電さ
れる。このとき、フォトダイオードの電荷を表す電圧信
号がピクセルの出力端子Ｓで獲得可能になる。既に述べ
たように、次に続くリセット段階は３つの期間φ1、
φ2、φ3に再分割される。これらの３つの期間では信号
ＲＥＡＤはアクティブでない。
端子ＡＬＭに印加され、電流源ＳＣ２によってピクセル
の出力端子Ｓに電流が流れる。トランジスタＭ３および
Ｍ４はオフである。トランジスタＭ１はこの場合はホロ
ワーとして接続され、トランジスタＭ２を介して給電さ
れる。このとき、フォトダイオードの電荷を表す電圧信
号がピクセルの出力端子Ｓで獲得可能になる。既に述べ
たように、次に続くリセット段階は３つの期間φ1、
φ2、φ3に再分割される。これらの３つの期間では信号
ＲＥＡＤはアクティブでない。
【００２３】第１の期間（φ1）
第１の期間φ1では、制御信号ＳＥＬ、ＲＳ１、ＲＳ２
がアクティブである。従って、トランジスタＭ２、Ｍ
３、Ｍ４は導通状態である。トランジスタＭ１は増幅器
として接続され、そのドレインはトランジスタＭ２を介
してそのゲートに帰還接続される。電流源ＳＣ１から来
る電流がピクセルに供給され、基準電圧ＶＲＥＦがピク
セルの出力端子Ｓに印加される。電流源ＳＣ１によって
供給された電流はトランジスタＭ１およびＭ２を通り、
電圧源ＳＶに吸収される。光感応ノードＮに電位ＶＲＥ
Ｆ＋ＶGS（Ｍ１）が印加される。ここで、ＶGS（Ｍ１）
はトランジスタＭ１のゲート−ソース電圧を表す。この
期間φ1の目的は、フォトダイオードの端子に固定電圧
を印加して、ピクセルに最初に記憶された情報を消去す
ることにある。
がアクティブである。従って、トランジスタＭ２、Ｍ
３、Ｍ４は導通状態である。トランジスタＭ１は増幅器
として接続され、そのドレインはトランジスタＭ２を介
してそのゲートに帰還接続される。電流源ＳＣ１から来
る電流がピクセルに供給され、基準電圧ＶＲＥＦがピク
セルの出力端子Ｓに印加される。電流源ＳＣ１によって
供給された電流はトランジスタＭ１およびＭ２を通り、
電圧源ＳＶに吸収される。光感応ノードＮに電位ＶＲＥ
Ｆ＋ＶGS（Ｍ１）が印加される。ここで、ＶGS（Ｍ１）
はトランジスタＭ１のゲート−ソース電圧を表す。この
期間φ1の目的は、フォトダイオードの端子に固定電圧
を印加して、ピクセルに最初に記憶された情報を消去す
ることにある。
【００２４】緩和期間として知られる第２の期間
（φ2） 第２の期間φ2では、制御信号ＲＳ１がアクティブでな
い。従って、トランジスタＭ３はオフである。容量性素
子ＣＦにおいて、雑音電圧：
（φ2） 第２の期間φ2では、制御信号ＲＳ１がアクティブでな
い。従って、トランジスタＭ３はオフである。容量性素
子ＣＦにおいて、雑音電圧：
【００２５】
【数２】
【００２６】がサンプルされる。トランジスタＭ１は、
容量性素子ＣＦとフォトダイオードＰＤのキャパシタン
スとで形成される容量分圧器を介して負帰還される。こ
の場合、トランジスタＭ１は増幅器（増幅器ＡＭＰ１）
の役目をする。トランジスタＭ１およびＭ２はカスコー
ド接続されているので、トランジスタＭ１では高静的利
得が得られる。
容量性素子ＣＦとフォトダイオードＰＤのキャパシタン
スとで形成される容量分圧器を介して負帰還される。こ
の場合、トランジスタＭ１は増幅器（増幅器ＡＭＰ１）
の役目をする。トランジスタＭ１およびＭ２はカスコー
ド接続されているので、トランジスタＭ１では高静的利
得が得られる。
【００２７】トランジスタＭ１の静的利得は下記の式で
表される。 Ｇ0＝ｇｍ1×Ｒ0 ここで、ｇｍ1はトランジスタＭ１の相互コンダクタン
スであり、Ｒ0は端子ＡＬＭでのその負荷インピーダン
スである。トランジスタＭ１およびＭ２と容量分圧器と
で形成されるループの利得は下記の通りである。
表される。 Ｇ0＝ｇｍ1×Ｒ0 ここで、ｇｍ1はトランジスタＭ１の相互コンダクタン
スであり、Ｒ0は端子ＡＬＭでのその負荷インピーダン
スである。トランジスタＭ１およびＭ２と容量分圧器と
で形成されるループの利得は下記の通りである。
【００２８】
【数３】
【００２９】ループ利得Ｇbの値は、容量分圧器にもか
かわらず高い値を維持する。さらに、トランジスタＭ１
に流れる電流すなわち電流源ＳＣ１から供給される電流
を選択することによって、利得帯域幅積ｇｍ1／Ｃ（こ
こで、Ｃは端子ＡＬＭでの負荷キャパシタンスを表す）
が規定される。この第２の期間φ2では、増幅器ＡＭＰ
１は新しい平衡状態にある。この状態は、高利得帯域幅
積によって、迅速にすなわち数十マイクロ秒で達成され
る。高ループ利得Ｇbの結果として、容量性素子におけ
る負帰還でサンプルされたリセット雑音：
かわらず高い値を維持する。さらに、トランジスタＭ１
に流れる電流すなわち電流源ＳＣ１から供給される電流
を選択することによって、利得帯域幅積ｇｍ1／Ｃ（こ
こで、Ｃは端子ＡＬＭでの負荷キャパシタンスを表す）
が規定される。この第２の期間φ2では、増幅器ＡＭＰ
１は新しい平衡状態にある。この状態は、高利得帯域幅
積によって、迅速にすなわち数十マイクロ秒で達成され
る。高ループ利得Ｇbの結果として、容量性素子におけ
る負帰還でサンプルされたリセット雑音：
【００３０】
【数４】
【００３１】は、次のように分配される。すなわち、こ
のリセット雑音の部分：
のリセット雑音の部分：
【００３２】
【数５】
【００３３】がフォトダイオードに分配され、残りの部
分：
分：
【００３４】
【数６】
【００３５】がトランジスタＭ２のドレインに分配され
る。その結果、容量性素子ＣＦによってフォトダイオー
ドにもたらされる雑音Ｂ１は、ループ利得によってかな
り減衰される。このとき、
る。その結果、容量性素子ＣＦによってフォトダイオー
ドにもたらされる雑音Ｂ１は、ループ利得によってかな
り減衰される。このとき、
【００３６】
【数７】
【００３７】また、トランジスタＭ４によって、極めて
広帯域（約１０ＧＨｚ）の雑音Ｂ２が発生する。しか
し、増幅器ＡＭＰ１は、利得帯域幅積を超えて利得を得
られなくなり（＜＜１）、従って増幅器として機能しな
いため、上記の雑音は増幅器によって帰還されない。こ
の雑音のスペクトル密度は、容量性素子ＣＦとフォトダ
イオードのキャパシタンスとで形成される容量分圧器に
よって減衰される。このとき、
広帯域（約１０ＧＨｚ）の雑音Ｂ２が発生する。しか
し、増幅器ＡＭＰ１は、利得帯域幅積を超えて利得を得
られなくなり（＜＜１）、従って増幅器として機能しな
いため、上記の雑音は増幅器によって帰還されない。こ
の雑音のスペクトル密度は、容量性素子ＣＦとフォトダ
イオードのキャパシタンスとで形成される容量分圧器に
よって減衰される。このとき、
【００３８】
【数８】
【００３９】従って、フォトダイオードによって発生す
る通常の雑音：
る通常の雑音：
【００４０】
【数９】
【００４１】は：
【００４２】
【数１０】
【００４３】倍に減衰される。
【００４４】第３の期間（φ3）
第３の期間φ3では、制御信号ＲＳ２もアクティブでな
い。従って、トランジスタＭ４がオフである。この低レ
ベルへの遷移は、増幅器ＡＭＰ１の時定数と比べて極め
て迅速に行われなければならない。この場合、雑音Ｂ２
はフォトダイオードにおいてブロックされる。このと
き、フォトダイオード内の全雑音はＢ１とＢ２の自乗和
になる。
い。従って、トランジスタＭ４がオフである。この低レ
ベルへの遷移は、増幅器ＡＭＰ１の時定数と比べて極め
て迅速に行われなければならない。この場合、雑音Ｂ２
はフォトダイオードにおいてブロックされる。このと
き、フォトダイオード内の全雑音はＢ１とＢ２の自乗和
になる。
【００４５】
【数１１】
【００４６】すなわち、容量性素子ＣＦのキャパシタン
スの値が増加すると、雑音Ｂ１が減少し、雑音Ｂ２が増
大する。従って、全雑音が最小になる値ＣFを定義する
ことができる。実際には、全雑音の最小値は、通常のリ
セット雑音の値、すなわち、
スの値が増加すると、雑音Ｂ１が減少し、雑音Ｂ２が増
大する。従って、全雑音が最小になる値ＣFを定義する
ことができる。実際には、全雑音の最小値は、通常のリ
セット雑音の値、すなわち、
【００４７】
【数１２】
【００４８】よりはるかに小さい。電荷注入、電源電圧
除去、遅れの問題に対する上記ピクセルの動作は下記の
通りである。
除去、遅れの問題に対する上記ピクセルの動作は下記の
通りである。
【００４９】光感応素子への電荷の注入に関しては、制
御信号ＲＳ１の立下りエッジ（φ2の開始）が、トラン
ジスタＭ３からフォトダイオードへの電荷の注入を促進
する。次いで、この注入は、期間φ2（増幅器の緩和期
間）の残りの期間で増幅器ＡＭＰ１の利得によって修正
される。期間φ2の終わりに電荷の注入で発生した雑音
は、容量性素子ＣＦによって発生したリセット雑音の場
合と同様に、最初の雑音（φ2の開始時）を（Ｇ＋１）
で割ったものになる。電荷の注入はほぼ全て選択トラン
ジスタのドレインで行われ、従って光感応ノードは保護
される。制御信号ＲＳ２の立下りエッジ（φ3の開始）
は、トランジスタＭ４からフォトダイオードへの電荷の
注入を促進する。フォトダイオードに直列接続された容
量性素子ＣＦのインピーダンスがキャパシタンスＣのイ
ンピーダンスよりもはるかに大きいため、上記の電荷の
大部分は端子ＡＬＭに存在するキャパシタンスＣによっ
て吸収される。残りの電荷は、容量性素子ＣＦとフォト
ダイオードＰＤとの間で分配される。ＣF＞＞ＣPのた
め、この残りの電荷の小部分がフォトダイオードに注入
される。その結果、光感応ノードは大部分の電荷の注入
から保護される。
御信号ＲＳ１の立下りエッジ（φ2の開始）が、トラン
ジスタＭ３からフォトダイオードへの電荷の注入を促進
する。次いで、この注入は、期間φ2（増幅器の緩和期
間）の残りの期間で増幅器ＡＭＰ１の利得によって修正
される。期間φ2の終わりに電荷の注入で発生した雑音
は、容量性素子ＣＦによって発生したリセット雑音の場
合と同様に、最初の雑音（φ2の開始時）を（Ｇ＋１）
で割ったものになる。電荷の注入はほぼ全て選択トラン
ジスタのドレインで行われ、従って光感応ノードは保護
される。制御信号ＲＳ２の立下りエッジ（φ3の開始）
は、トランジスタＭ４からフォトダイオードへの電荷の
注入を促進する。フォトダイオードに直列接続された容
量性素子ＣＦのインピーダンスがキャパシタンスＣのイ
ンピーダンスよりもはるかに大きいため、上記の電荷の
大部分は端子ＡＬＭに存在するキャパシタンスＣによっ
て吸収される。残りの電荷は、容量性素子ＣＦとフォト
ダイオードＰＤとの間で分配される。ＣF＞＞ＣPのた
め、この残りの電荷の小部分がフォトダイオードに注入
される。その結果、光感応ノードは大部分の電荷の注入
から保護される。
【００５０】電源電圧除去に関しては、先ず初めに、端
子ＡＬＭに存在する電荷キャパシタンスＣによって電源
雑音がフィルタリングされる。次いで、フォトダイオー
ドが、一方ではトランジスタＭ１およびＭ２によって、
他方では容量性素子によって、電源から分離される。前
者の場合では、選択信号ＳＥＬがフィルタリングされる
場合（選択信号ＳＥＬの遷移が遅いために起こりうる）
に、トランジスタＭ１のドレインが電源から完全に分離
され、フォトダイオードも電源から完全に分離される。
後者の場合では、電源雑音が容量分圧器によって減衰さ
れる。
子ＡＬＭに存在する電荷キャパシタンスＣによって電源
雑音がフィルタリングされる。次いで、フォトダイオー
ドが、一方ではトランジスタＭ１およびＭ２によって、
他方では容量性素子によって、電源から分離される。前
者の場合では、選択信号ＳＥＬがフィルタリングされる
場合（選択信号ＳＥＬの遷移が遅いために起こりうる）
に、トランジスタＭ１のドレインが電源から完全に分離
され、フォトダイオードも電源から完全に分離される。
後者の場合では、電源雑音が容量分圧器によって減衰さ
れる。
【００５１】遅れのメカニズムでは、トランジスタＭ
１、Ｍ２、Ｍ３、Ｍ４が導通状態にあるとき、固定電圧
が低インピーダンスでフォトダイオードに印加される。
この固定電圧は、ピクセルに記憶された最初の値とは独
立している。この状態に達するための時定数の値は小さ
く、約５０ｎｓである。この結果、数倍された時定数に
相当する時間の終わりには、ピクセルの最初の値は完全
に消去される。
１、Ｍ２、Ｍ３、Ｍ４が導通状態にあるとき、固定電圧
が低インピーダンスでフォトダイオードに印加される。
この固定電圧は、ピクセルに記憶された最初の値とは独
立している。この状態に達するための時定数の値は小さ
く、約５０ｎｓである。この結果、数倍された時定数に
相当する時間の終わりには、ピクセルの最初の値は完全
に消去される。
【００５２】雑音に関する本発明の方法の動作特性を検
出するために複数のシミュレーションを実施した。これ
らのシミュレーションでは、キャパシタンスＣＰ＝４ｆ
Ｆ（フェムトファラド）であるフォトダイオードについ
て考察した。カスコード接続されたトランジスタＭ２を
使用するので、増幅器の静的利得Ｇ0は１８５０であ
る。このシミュレーションの結果は下記の通りである。
出するために複数のシミュレーションを実施した。これ
らのシミュレーションでは、キャパシタンスＣＰ＝４ｆ
Ｆ（フェムトファラド）であるフォトダイオードについ
て考察した。カスコード接続されたトランジスタＭ２を
使用するので、増幅器の静的利得Ｇ0は１８５０であ
る。このシミュレーションの結果は下記の通りである。
【００５３】
【表１】
【００５４】キャパシタンスＣFが０．２ｆＦであると
きに最小リセット雑音が得られる。この場合のリセット
雑音は１０９μＶである。この値を従来のＣＭＯＳアク
ティブピクセルにおけるリセット雑音：
きに最小リセット雑音が得られる。この場合のリセット
雑音は１０９μＶである。この値を従来のＣＭＯＳアク
ティブピクセルにおけるリセット雑音：
【００５５】
【数１３】
【００５６】の値と比較しなければならない。ＣP＝４
ｆＦのときの上記の雑音は１０１７μＶである。この場
合、リセット雑音は９．３分の１に減少し、１９．４ｄ
Ｂになる。実際にはこれによって信号の分解能が向上す
る。その主な結果として、低い照度での画質が大幅に向
上する。これらのシミュレーションから、電源電圧除去
に関して、電源電圧除去比（Ｃ F＝０．２ｆＦ、ＣF＝
０．３ｆＦ、ＣF＝０．４ｆＦの場合）が、最大で１０
０ＭＨｚまで、常に５８ｄＢより大きく、（１ＧＨｚ
で）５０ｄＢより低くなることはないこともわかる。こ
れによってＣＭＯＳイメージ装置の電源装置に課せられ
た制約が大幅に減る。
ｆＦのときの上記の雑音は１０１７μＶである。この場
合、リセット雑音は９．３分の１に減少し、１９．４ｄ
Ｂになる。実際にはこれによって信号の分解能が向上す
る。その主な結果として、低い照度での画質が大幅に向
上する。これらのシミュレーションから、電源電圧除去
に関して、電源電圧除去比（Ｃ F＝０．２ｆＦ、ＣF＝
０．３ｆＦ、ＣF＝０．４ｆＦの場合）が、最大で１０
０ＭＨｚまで、常に５８ｄＢより大きく、（１ＧＨｚ
で）５０ｄＢより低くなることはないこともわかる。こ
れによってＣＭＯＳイメージ装置の電源装置に課せられ
た制約が大幅に減る。
【００５７】また、これらのシミュレーションから、遅
れが存在せず、かつ、フォトダイオードへの電荷の注入
が極めて少ないこともわかる。より一般的に言うなら
ば、光感応ノードを備えたキャパシタンスＣPを有する
少なくとも１つの光感応素子と、光感応ノードに接続さ
れた反転入力と非反転入力と出力とを有する増幅器と、
第１および第２のスイッチと、第１のスイッチに並列接
続されキャパシタンスＣFを有する容量性帰還素子ＣＦ
とを備えるＣＭＯＳアクティブピクセルに、上述のリセ
ット方法を適用することができる。
れが存在せず、かつ、フォトダイオードへの電荷の注入
が極めて少ないこともわかる。より一般的に言うなら
ば、光感応ノードを備えたキャパシタンスＣPを有する
少なくとも１つの光感応素子と、光感応ノードに接続さ
れた反転入力と非反転入力と出力とを有する増幅器と、
第１および第２のスイッチと、第１のスイッチに並列接
続されキャパシタンスＣFを有する容量性帰還素子ＣＦ
とを備えるＣＭＯＳアクティブピクセルに、上述のリセ
ット方法を適用することができる。
【００５８】この方法は、（１）第１の期間φ1におい
て、基準電圧ＶＲＥＦを前記増幅器の非反転入力に印加
し、前記増幅器の出力を前記第１および第２のスイッチ
を介してその反転入力に接続し、（２）緩和期間とよば
れる第２の期間φ2において、平衡状態が達成されるま
で、前記増幅器の出力を前記帰還容量性素子および第２
のスイッチを介してその反転入力に接続し、（３）第３
の期間φ3において、前記第１および第２のスイッチを
開く段階を含む。
て、基準電圧ＶＲＥＦを前記増幅器の非反転入力に印加
し、前記増幅器の出力を前記第１および第２のスイッチ
を介してその反転入力に接続し、（２）緩和期間とよば
れる第２の期間φ2において、平衡状態が達成されるま
で、前記増幅器の出力を前記帰還容量性素子および第２
のスイッチを介してその反転入力に接続し、（３）第３
の期間φ3において、前記第１および第２のスイッチを
開く段階を含む。
【００５９】図３に示されたＣＭＯＳアクティブピクセ
ル構造には無視できないもう１つの利点があることに注
目しなければならない。それは、フォトダイオードに記
憶された情報を読取るのにピクセルの二重読取りに頼る
必要がない点にある。実際には、フォトダイオードはト
ランジスタＭ１のソースに印加された基準電圧ＶＲＥＦ
によってリセットされる。（ピクセルごとに変化する）
ランダムオフセットを有するトランジスタＭ１のゲート
−ソース電圧は（トランジスタＭ１のゲート側にある）
フォトダイオードに蓄積される。従って、トランジスタ
がホロワーとして接続されるときには、このランダムオ
フセットは、トランジスタＭ１のソースに存在しない。
従って、ピクセルの二重読取りは必要ない。
ル構造には無視できないもう１つの利点があることに注
目しなければならない。それは、フォトダイオードに記
憶された情報を読取るのにピクセルの二重読取りに頼る
必要がない点にある。実際には、フォトダイオードはト
ランジスタＭ１のソースに印加された基準電圧ＶＲＥＦ
によってリセットされる。（ピクセルごとに変化する）
ランダムオフセットを有するトランジスタＭ１のゲート
−ソース電圧は（トランジスタＭ１のゲート側にある）
フォトダイオードに蓄積される。従って、トランジスタ
がホロワーとして接続されるときには、このランダムオ
フセットは、トランジスタＭ１のソースに存在しない。
従って、ピクセルの二重読取りは必要ない。
【図１】 従来の３トランジスタ式ＣＭＯＳアクティブ
ピクセルを示す図。
ピクセルを示す図。
【図２】 本発明のＣＭＯＳアクティブピクセルを示す
図。
図。
【図３】 本発明のＣＭＯＳアクティブピクセルの詳細
回路図。
回路図。
【図４】 本発明のＣＭＯＳアクティブピクセルのため
の制御信号のタイミング図。
の制御信号のタイミング図。
─────────────────────────────────────────────────────
フロントページの続き
Ｆターム(参考） 4M118 AA05 AB01 BA14 CA02 DD09
DD12 FA06
5C024 CX05 GX03 GY31 GY35 GY39
GZ04 HX17 HX30 HX35 HX40
HX47 HX48 HX50
Claims (6)
- 【請求項１】 電荷がリセット段階でリセットされ且つ
読取り段階で読取られるフォトダイオード等の光感応素
子を備え、この光感応素子が光感応ノードとグラウンド
との間に接続されている、イメージセンサ用の低雑音Ｃ
ＭＯＳアクティブピクセルにおいて、（１）反転入力お
よび非反転入力が、それぞれ光感応ノードおよび第１の
基準電圧源に接続されており、前記リセット段階でアク
ティブな第１の増幅器と、（２）前記第１の増幅器の反
転入力と出力との間に直列接続されており、第１および
第２の制御信号によってそれぞれ制御される第１および
第２のスイッチであって、前記第１の制御信号がリセッ
ト段階の第１の期間でアクティブであり、前記第２の制
御信号が前記リセット段階の前記第１の期間および第２
の期間でアクティブであり、前記第１および第２の制御
信号がリセット段階の第３の期間および読取り段階でア
クティブでない、第１および第２のスイッチと、（３）
前記第１のスイッチに並列に接続されており、キャパシ
タンスＣFを有する容量性帰還素子と、（４）その入力
が光感応ノードに接続され、読取り段階でアクティブと
なり、その出力が前記読取り段階で前記光感応素子の電
荷を表す信号を出力する、ホロワーとして取付けられた
第２の増幅器とを備えることを特徴とする低雑音ＣＭＯ
Ｓアクティブピクセル。 - 【請求項２】 前記第１および第２の増幅器は、ゲート
が光感応ノードに接続され、ソースが前記リセット段階
では前記基準電圧源に、前記読取り段階では第１の電流
源に接続される第１のトランジスタと、ソースが第１の
トランジスタのドレインに接続され、ドレインが前記リ
セット段階では第２の電流源に、前記読取り段階では第
２の基準電圧源に接続され、前記ピクセルの前記リセッ
トおよび読取り段階でアクティブである選択信号で制御
される選択トランジスタとで形成され、前記第１のトラ
ンジスタのソースが前記光感応素子の電荷を表す信号を
出力することを特徴とする請求項１に記載のＣＭＯＳア
クティブピクセル。 - 【請求項３】 ＣF／ＣP比が１よりはるかに小さく、第
１の増幅器の利得は、この利得にＣF／（ＣF＋ＣP）を
掛けた値が１０より大きくなるような値であることを特
徴とする請求項１または２に記載のＣＭＯＳアクティブ
ピクセル。 - 【請求項４】 光感応素子がフォトダイオードであるこ
とを特徴とする請求項１〜３のいずれか一項に記載のＣ
ＭＯＳアクティブピクセル。 - 【請求項５】 光感応ノードを備えたキャパシタンスＣ
Pを有する少なくとも１つの光感応素子、非反転入力と
出力と上記光感応ノードに接続された反転入力とを有す
る増幅器、第１および第２のスイッチ、および、第１の
スイッチに並列接続された、キャパシタンスＣFを有す
る容量性帰還素子を備えるＣＭＯＳアクティブピクセル
のリセット方法において、（１）第１の期間において、
基準電圧を前記増幅器の非反転入力に印加し、前記増幅
器の出力をその反転入力に前記第１および第２のスイッ
チを介して接続し、（２）緩和期間として知られる第２
の期間において、平衡状態が達成されるまで、前記増幅
器の出力をその反転入力に前記容量性帰還素子および前
記第２のスイッチを介して接続し、（３）第３の期間
で、前記第１および第２のスイッチを開く上記の段階を
含むことを特徴とする方法。 - 【請求項６】 ＣF／ＣP比が１よりはるかに小さく、増
幅器の利得は、この利得にＣF／（ＣF＋ＣP）を掛けた
値が１０より大きくなるような値であることを特徴とす
る請求項５に記載の方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR0107349 | 2001-05-28 | ||
| FR0107349A FR2825219B1 (fr) | 2001-05-28 | 2001-05-28 | Pixel actif cmos a bruit reduit |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003051986A true JP2003051986A (ja) | 2003-02-21 |
Family
ID=8863975
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002154686A Withdrawn JP2003051986A (ja) | 2001-05-28 | 2002-05-28 | 低雑音ｃｍｏｓアクティブピクセル |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6664530B2 (ja) |
| EP (1) | EP1263210A1 (ja) |
| JP (1) | JP2003051986A (ja) |
| FR (1) | FR2825219B1 (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013055448A (ja) * | 2011-09-02 | 2013-03-21 | National Institute Of Information & Communication Technology | 光検出装置 |
| RU2479068C2 (ru) * | 2010-07-07 | 2013-04-10 | Кэнон Кабусики Кайся | Твердотельное устройство формирования изображений и система формирования изображений |
| JP2017163614A (ja) * | 2012-12-05 | 2017-09-14 | パナソニックＩｐマネジメント株式会社 | 固体撮像装置 |
| JP2018117347A (ja) * | 2017-01-19 | 2018-07-26 | パナソニックＩｐマネジメント株式会社 | 撮像装置 |
| WO2020079884A1 (ja) * | 2018-10-19 | 2020-04-23 | パナソニックＩｐマネジメント株式会社 | 撮像装置 |
| JP2021007253A (ja) * | 2014-12-26 | 2021-01-21 | パナソニックＩｐマネジメント株式会社 | 撮像装置 |
| US11329079B2 (en) | 2014-12-26 | 2022-05-10 | Panasonic Intellectual Property Management Co., Ltd. | Imaging device including photoelectric converter and circuitry including a first capacitance element, a second capacitance element and a transistor |
Families Citing this family (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7738013B2 (en) * | 2001-05-29 | 2010-06-15 | Samsung Electronics Co., Ltd. | Systems and methods for power conservation in a CMOS imager |
| US7420602B2 (en) | 2001-05-29 | 2008-09-02 | Samsung Semiconductor Israel R&D Center (Sirc) | Cmos imager for cellular applications and methods of using such |
| FR2839841A1 (fr) * | 2002-05-17 | 2003-11-21 | St Microelectronics Sa | Pixel actif cmos a bruit reduit |
| US7068446B2 (en) * | 2003-05-05 | 2006-06-27 | Illumitech Inc. | Compact non-imaging light collector |
| US7274397B2 (en) * | 2003-08-11 | 2007-09-25 | Micron Technology, Inc. | Image sensor with active reset and randomly addressable pixels |
| ATE477673T1 (de) * | 2003-12-11 | 2010-08-15 | Advasense Technologics 2004 Lt | Verfahren und vorrichtung zur kompensation von kamerazittern |
| US7719583B1 (en) * | 2004-09-07 | 2010-05-18 | Melexis Tessenderlo Nv | Active pixel image sensor with selectable source follower and common source amplifier modes |
| FR2878373A1 (fr) * | 2004-11-25 | 2006-05-26 | Suisse Electronique Microtech | Cellule photosensible de type cmos et matrice de telles cellules photosensibles pour capteur d'images cmos |
| EP1971129A1 (en) * | 2007-03-16 | 2008-09-17 | STMicroelectronics (Research & Development) Limited | Improvements in or relating to image sensors |
| US8324548B2 (en) * | 2009-03-26 | 2012-12-04 | Aptina Imaging Corporation | Imaging devices and methods for charge transfer |
| JP5470181B2 (ja) * | 2010-07-09 | 2014-04-16 | パナソニック株式会社 | 固体撮像装置 |
| GB2516971A (en) | 2013-08-09 | 2015-02-11 | St Microelectronics Res & Dev | A Pixel |
| US9456159B1 (en) * | 2015-09-23 | 2016-09-27 | Semiconductor Components Industries, Llc | Pixels with an active reset circuit in CMOS image sensors |
| CN108987420B (zh) * | 2017-06-05 | 2023-12-12 | 松下知识产权经营株式会社 | 摄像装置 |
| FR3105576B1 (fr) * | 2019-12-20 | 2023-07-28 | Commissariat Energie Atomique | Pixel à faible bruit pour capteur d'image |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5739562A (en) * | 1995-08-01 | 1998-04-14 | Lucent Technologies Inc. | Combined photogate and photodiode active pixel image sensor |
| US6424375B1 (en) * | 1999-09-21 | 2002-07-23 | Pixel Devices, International | Low noise active reset readout for image sensors |
-
2001
- 2001-05-28 FR FR0107349A patent/FR2825219B1/fr not_active Expired - Fee Related
-
2002
- 2002-05-24 EP EP02364029A patent/EP1263210A1/fr not_active Withdrawn
- 2002-05-28 JP JP2002154686A patent/JP2003051986A/ja not_active Withdrawn
- 2002-05-28 US US10/156,710 patent/US6664530B2/en not_active Expired - Lifetime
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| RU2479068C2 (ru) * | 2010-07-07 | 2013-04-10 | Кэнон Кабусики Кайся | Твердотельное устройство формирования изображений и система формирования изображений |
| JP2013055448A (ja) * | 2011-09-02 | 2013-03-21 | National Institute Of Information & Communication Technology | 光検出装置 |
| JP2017163614A (ja) * | 2012-12-05 | 2017-09-14 | パナソニックＩｐマネジメント株式会社 | 固体撮像装置 |
| JP2021007253A (ja) * | 2014-12-26 | 2021-01-21 | パナソニックＩｐマネジメント株式会社 | 撮像装置 |
| US11329079B2 (en) | 2014-12-26 | 2022-05-10 | Panasonic Intellectual Property Management Co., Ltd. | Imaging device including photoelectric converter and circuitry including a first capacitance element, a second capacitance element and a transistor |
| US11670652B2 (en) | 2014-12-26 | 2023-06-06 | Panasonic Intellectual Property Management Co., Ltd. | Imaging device including a photoelectric converter and a capacitive element having a dielectric film sandwiched between electrodes and a mode switching transistor |
| JP2018117347A (ja) * | 2017-01-19 | 2018-07-26 | パナソニックＩｐマネジメント株式会社 | 撮像装置 |
| US11070752B2 (en) | 2017-01-19 | 2021-07-20 | Panasonic Intellectual Property Management Co., Ltd. | Imaging device including first and second imaging cells and camera system |
| WO2020079884A1 (ja) * | 2018-10-19 | 2020-04-23 | パナソニックＩｐマネジメント株式会社 | 撮像装置 |
| JP7316673B2 (ja) * | 2018-10-19 | 2023-07-28 | パナソニックＩｐマネジメント株式会社 | 撮像装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20030034434A1 (en) | 2003-02-20 |
| US6664530B2 (en) | 2003-12-16 |
| FR2825219A1 (fr) | 2002-11-29 |
| FR2825219B1 (fr) | 2003-09-05 |
| EP1263210A1 (fr) | 2002-12-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2003051986A (ja) | 低雑音ｃｍｏｓアクティブピクセル | |
| US7489354B2 (en) | CMOS active pixel with hard and soft reset | |
| US5900623A (en) | Active pixel sensor using CMOS technology with reverse biased photodiodes | |
| US6046444A (en) | High sensitivity active pixel with electronic shutter | |
| JP5014388B2 (ja) | 単一光子画像形成素子 | |
| JP6321182B2 (ja) | 一定の電圧でバイアスされたフォトダイオードを有する画素回路及び関連する撮像方法 | |
| US7746170B2 (en) | Class AB amplifier and imagers and systems using same | |
| US7804537B2 (en) | Combined linear-logarithmic image sensor | |
| JP5307826B2 (ja) | デュアル感度を有する撮像素子回路及び撮像素子アレー | |
| US20070222881A1 (en) | Cmos image sensor with active reset and 4-transistor pixels | |
| US7772537B2 (en) | Linear distributed pixel differential amplifier having mirrored inputs | |
| US8471189B2 (en) | CMOS linear voltage/current dual-mode imager | |
| US7019345B2 (en) | Photodiode CMOS imager with column-feedback soft-reset for imaging under ultra-low illumination and with high dynamic range | |
| US20020175269A1 (en) | Method and apparatus for reducing kTC noise in an active pixel sensor (APS) device | |
| KR20010034765A (ko) | 전역 리셋을 갖는 이미징 어레이용 저-노이즈 액티브 픽셀센서 | |
| JPH11355670A (ja) | ピクセルセンサ列増幅器のア―キテクチャ | |
| JPH11266404A (ja) | Ｃｍｏｓ領域アレイ・センサのための不整合非依存リセット感知 | |
| JP2010063096A6 (ja) | 単一光子画像形成素子 | |
| JP4344875B2 (ja) | 複数のピクセルセンサの組を有する画像センサ | |
| JP2006505159A (ja) | 光電センサ | |
| US6111242A (en) | Imaging system with gain and error correction circuitry | |
| KR100775009B1 (ko) | 상관 이중 샘플링 회로 및 이를 구비한 시모스 이미지 센서 | |
| KR100691190B1 (ko) | 이미지 센서 어레이 | |
| Spivak et al. | Very sensitive low-noise active-reset CMOS image sensor with in-pixel ADC | |
| JP2007508740A (ja) | イメージセンサ用の低雑音ｃｍｏｓ増幅器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20050802 |