JP2018117347A - 撮像装置 - Google Patents

撮像装置 Download PDF

Info

Publication number
JP2018117347A
JP2018117347A JP2018004064A JP2018004064A JP2018117347A JP 2018117347 A JP2018117347 A JP 2018117347A JP 2018004064 A JP2018004064 A JP 2018004064A JP 2018004064 A JP2018004064 A JP 2018004064A JP 2018117347 A JP2018117347 A JP 2018117347A
Authority
JP
Japan
Prior art keywords
pixel electrode
signal processing
processing circuit
imaging
photoelectric conversion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2018004064A
Other languages
English (en)
Other versions
JP6948649B2 (ja
Inventor
西村　佳壽子
Kazuko Nishimura
佳壽子 西村
三四郎 宍戸
Sanshiro Shishido
三四郎 宍戸
旭成 金原
Akinari Kanehara
旭成 金原
山田　隆善
Takayoshi Yamada
隆善 山田
雅史 村上
Masafumi Murakami
雅史 村上
井上　恭典
Yasunori Inoue
恭典 井上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Intellectual Property Management Co Ltd
Original Assignee
Panasonic Intellectual Property Management Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Intellectual Property Management Co Ltd filed Critical Panasonic Intellectual Property Management Co Ltd
Publication of JP2018117347A publication Critical patent/JP2018117347A/ja
Application granted granted Critical
Publication of JP6948649B2 publication Critical patent/JP6948649B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/50—Control of the SSIS exposure
    • H04N25/57—Control of the dynamic range
    • H04N25/571—Control of the dynamic range involving a non-linear response
    • H04N25/573—Control of the dynamic range involving a non-linear response the logarithmic type
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N23/00—Cameras or camera modules comprising electronic image sensors; Control thereof
    • H04N23/50—Constructional details
    • H04N23/54—Mounting of pick-up tubes, electronic image sensors, deviation or focusing coils
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/50—Control of the SSIS exposure
    • H04N25/57—Control of the dynamic range
    • H04N25/58—Control of the dynamic range involving two or more exposures
    • H04N25/581—Control of the dynamic range involving two or more exposures acquired simultaneously
    • H04N25/585—Control of the dynamic range involving two or more exposures acquired simultaneously with pixels having different sensitivities within the sensor, e.g. fast or slow pixels or pixels having different sizes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14665—Imagers using a photoconductor layer
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N23/00—Cameras or camera modules comprising electronic image sensors; Control thereof
    • H04N23/70—Circuitry for compensating brightness variation in the scene
    • H04N23/741—Circuitry for compensating brightness variation in the scene by increasing the dynamic range of the image compared to the dynamic range of the electronic image sensors
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/50—Control of the SSIS exposure
    • H04N25/57—Control of the dynamic range
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/65—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to reset noise, e.g. KTC noise related to CMOS structures by techniques other than CDS
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/78—Readout circuits for addressed sensors, e.g. output amplifiers or A/D converters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Multimedia (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Nonlinear Science (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

【課題】広ダイナミックレンジ撮影を行うことが可能な撮像装置を提供する。【解決手段】光電変換により第１の信号を生成する第１光電変換部と、前記第１光電変換部に電気的に接続され、前記第１の信号を検出する第１信号処理回路と、を含む第１撮像セルと、光電変換により第２の信号を生成する第２光電変換部と、前記第２光電変換部に電気的に接続され、前記第２の信号を検出する第２信号処理回路と、を含む第２撮像セルと、を備え、前記第１撮像セルの感度は、前記第２撮像セルの感度よりも高く、前記第１信号処理回路は、前記第２信号処理回路と異なる回路構成を有し、前記第１信号処理回路の動作周波数は、前記第２信号処理回路の動作周波数とは異なる、撮像装置。【選択図】図９Ｈ

Description

本開示は、撮像装置に関する。
自然界に存在する被写体のダイナミックレンジは広い。被写体の明るさは刻々と変化する。例えば車載用の撮像装置には、明るい被写体と暗い被写体とを同時に撮像すること、すなわち広ダイナミックレンジが求められる。広ダイナミックレンジを実現するために、例えば、以下のような方法が提案されている。
特許文献１および２に開示された撮像装置では、シリコンフォトダイオードが用いられる。特許文献１では、露光時間（以下、「蓄積時間」と称する場合がある。）が互いに異なる画像を合成することによって、広いダイナミックレンジを得ることができる。その手法はすでに実用化に至っている。また、特許文献２では、１画素内に配置された感度の異なる複数の撮像セルから得られる画像を合成して、ダイナミックレンジを拡大する。
特許文献３は、広ダイナミックレンジを阻害するシリコンフォトダイオードの代わりに、光電変換膜を有する積層型センサを提案している。
特開昭６２−１０８６７８号公報 特開２００８−９９０７３号公報 特開２００７−５９４６５号公報 特開２０１２−１９１６７号公報
さらなる広ダイナミックレンジが求められている。本開示の限定的ではないある例示的な一実施の形態は、広ダイナミックレンジ撮影を行うことが可能な撮像装置を提供する。
本開示の限定的ではないある例示的な実施形態によれば、以下が提供される。
光電変換により第１の信号を生成する第１光電変換部と、前記第１光電変換部に電気的に接続され、前記第１の信号を検出する第１信号処理回路と、を含む第１撮像セルと、光電変換により第２の信号を生成する第２光電変換部と、前記第２光電変換部に電気的に接続され、前記第２の信号を検出する第２信号処理回路と、を含む第２撮像セルと、を備え、前記第１撮像セルの感度は、前記第２撮像セルの感度よりも高く、前記第１信号処理回路は、前記第２信号処理回路と異なる回路構成を有し、前記第１信号処理回路の動作周波数は、前記第２信号処理回路の動作周波数とは異なる撮像装置。
包括的または具体的な態様は、素子、デバイス、装置、システム、集積回路または方法で実現されてもよい。また、包括的または具体的な態様は、素子、デバイス、装置、システム、集積回路および方法の任意の組み合わせによって実現されてもよい。
開示された実施形態の追加的な効果および利点は、明細書および図面から明らかになる。効果および／または利点は、明細書および図面に開示の様々な実施形態または特徴によって個々に提供され、これらの１つ以上を得るために全てを必要とはしない。
本開示の一実施の形態によれば、広ダイナミックレンジ撮影を行うことが可能な撮像装置が提供される。
図１は、従来の撮像セル特性と、望ましい撮像セル特性とを示す図である。 図２は、従来の撮像セル特性と、さらに望ましい撮像セル特性とを示す図である。 図３は、電荷蓄積ノードの容量と、飽和電子数（ｅｌｅ）およびランダムノイズ（ｅｌｅ）との関係を模式的に示す図である。 図４は、撮像装置１００の構造の一例を模式的に示しているブロック図である。 図５は、単位画素１における第１信号処理回路Ｐ１および第２信号処理回路Ｐ２を示す模式図である。 図６Ａは、例示的な第１の実施形態による単位画素１の回路構成を示す模式図である。 図６Ｂは、例示的な第１の実施形態による単位画素１の他の回路構成を示す模式図である。 図７は、例示的な第１の実施形態による単位画素１の他の回路構成を示す模式図である。 図８は、例示的な第１の実施形態による単位画素１の他の回路構成を示す模式図である。 図９Ａは、例示的な第１の実施形態による単位画素１の他の回路構成を示す模式図である。 図９Ｂは、例示的な第１の実施形態による単位画素１の他の回路構成を示す模式図である。 図９Ｃは、例示的な第１の実施形態による単位画素１の他の回路構成を示す模式図である。 図９Ｄは、例示的な第１の実施形態による単位画素１の他の回路構成を示す模式図である。 図９Ｅは、例示的な第１の実施形態による単位画素１の他の回路構成を示す模式図である。 図９Ｆは、例示的な第１の実施形態による単位画素１の他の回路構成を示す模式図である。 図９Ｇは、例示的な第１の実施形態による単位画素１の他の回路構成を示す模式図である。 図９Ｈは、例示的な第１の実施形態による単位画素１の他の回路構成を示す模式図である。 図９Ｉは、例示的な第１の実施形態による単位画素１の他の回路構成を示す模式図である。 図９Ｊは、例示的な第１の実施形態による単位画素１の他の回路構成を示す模式図である。 図９Ｋは、例示的な第１の実施形態による単位画素１の他の回路構成を示す模式図である。 図９Ｌは、例示的な第１の実施形態による単位画素１の他の回路構成を示す模式図である。 図９Ｍは、例示的な第１の実施形態による単位画素１の他の回路構成を示す模式図である。 図９Ｎは、例示的な第１の実施形態による単位画素１の他の回路構成を示す模式図である。 図１０は、例示的な第１の実施の形態による第１撮像セル１ａの動作タイミングの一例を示すタイミングチャートである。 図１１は、例示的な第１の実施の形態のバリエーションによる単位画素１の回路構成を示す模式図である。 図１２は、例示的な第１の実施の形態のバリエーションによる単位画素１の他の回路構成を示す模式図である。 図１３は、例示的な第１の実施の形態のバリエーションによる単位画素１の他の回路構成を示す模式図である。 図１４Ａは、例示的な第１の実施の形態のバリエーションによる単位画素１の他の回路構成を示す模式図である。 図１４Ｂは、例示的な第１の実施の形態のバリエーションによる単位画素１の他の回路構成を示す模式図である。 図１４Ｃは、例示的な第１の実施の形態のバリエーションによる単位画素１の他の回路構成を示す模式図である。 図１４Ｄは、例示的な第１の実施の形態のバリエーションによる単位画素１の他の回路構成を示す模式図である。 図１４Ｅは、例示的な第１の実施の形態のバリエーションによる単位画素１の他の回路構成を示す模式図である。 図１４Ｆは、例示的な第１の実施の形態のバリエーションによる単位画素１の他の回路構成を示す模式図である。 図１４Ｇは、例示的な第１の実施の形態のバリエーションによる単位画素１の他の回路構成を示す模式図である。 図１４Ｈは、例示的な第１の実施の形態のバリエーションによる単位画素１の他の回路構成を示す模式図である。 図１４Ｉは、例示的な第１の実施の形態のバリエーションによる単位画素１の他の回路構成を示す模式図である。 図１５は、第１撮像セル１ａの第１信号処理回路Ｐ１、または、第２撮像セル２ａの第２信号処理回路Ｐ２の一部を示す模式図である。 図１６は、例示的な第１の実施の形態のバリエーションによる単位画素１の他の回路構成を示す模式図である。 図１７は、例示的な第１の実施の形態のバリエーションによる単位画素１の他の回路構成を示す模式図である。 図１８は、例示的な第１の実施の形態のバリエーションによる単位画素１の他の回路構成を示す模式図である。 図１９Ａは、例示的な第１の実施の形態のバリエーションによる単位画素１の他の回路構成を示す模式図である。 図１９Ｂは、例示的な第１の実施の形態のバリエーションによる単位画素１の他の回路構成を示す模式図である。 図１９Ｃは、例示的な第１の実施の形態のバリエーションによる単位画素１の他の回路構成を示す模式図である。 図１９Ｄは、例示的な第１の実施の形態のバリエーションによる単位画素１の他の回路構成を示す模式図である。 図１９Ｅは、例示的な第１の実施の形態のバリエーションによる単位画素１の他の回路構成を示す模式図である。 図１９Ｆは、例示的な第１の実施の形態のバリエーションによる単位画素１の他の回路構成を示す模式図である。 図１９Ｇは、例示的な第１の実施の形態のバリエーションによる単位画素１の他の回路構成を示す模式図である。 図１９Ｈは、例示的な第１の実施の形態のバリエーションによる単位画素１の他の回路構成を示す模式図である。 図１９Ｉは、例示的な第１の実施の形態のバリエーションによる単位画素１の他の回路構成を示す模式図である。 図２０は、例示的な第１の実施の形態のバリエーションによる単位画素１の他の回路構成を示す模式図である。 図２１は、例示的な第１の実施の形態のバリエーションによる単位画素１の他の回路構成を示す模式図である。 図２２は、例示的な第１の実施の形態のバリエーションによる単位画素１の他の回路構成を示す模式図である。 図２３Ａは、例示的な第１の実施の形態のバリエーションによる単位画素１の他の回路構成を示す模式図である。 図２３Ｂは、例示的な第１の実施の形態のバリエーションによる単位画素１の他の回路構成を示す模式図である。 図２３Ｃは、例示的な第１の実施の形態のバリエーションによる単位画素１の他の回路構成を示す模式図である。 図２３Ｄは、例示的な第１の実施の形態のバリエーションによる単位画素１の他の回路構成を示す模式図である。 図２３Ｅは、例示的な第１の実施の形態のバリエーションによる単位画素１の他の回路構成を示す模式図である。 図２３Ｆは、例示的な第１の実施の形態のバリエーションによる単位画素１の他の回路構成を示す模式図である。 図２３Ｇは、例示的な第１の実施の形態のバリエーションによる単位画素１の他の回路構成を示す模式図である。 図２３Ｈは、例示的な第１の実施の形態のバリエーションによる単位画素１の他の回路構成を示す模式図である。 図２３Ｉは、例示的な第１の実施の形態のバリエーションによる単位画素１の他の回路構成を示す模式図である。 図２４は、例示的な第１の実施の形態のバリエーションによる単位画素１の他の回路構成を示す模式図である。 図２５Ａは、例示的な第１の実施の形態のバリエーションによる単位画素１の他の回路構成を示す模式図である。 図２５Ｂは、例示的な第１の実施の形態のバリエーションによる単位画素１の他の回路構成を示す模式図である。 図２５Ｃは、例示的な第１の実施の形態のバリエーションによる単位画素１の他の回路構成を示す模式図である。 図２５Ｄは、例示的な第１の実施の形態のバリエーションによる単位画素１の他の回路構成を示す模式図である。 図２５Ｅは、例示的な第１の実施の形態のバリエーションによる単位画素１の他の回路構成を示す模式図である。 図２５Ｆは、例示的な第１の実施の形態のバリエーションによる単位画素１の他の回路構成を示す模式図である。 図２５Ｇは、例示的な第１の実施の形態のバリエーションによる単位画素１の他の回路構成を示す模式図である。 図２５Ｈは、例示的な第１の実施の形態のバリエーションによる単位画素１の他の回路構成を示す模式図である。 図２５Ｉは、例示的な第１の実施の形態のバリエーションによる単位画素１の他の回路構成を示す模式図である。 図２６は、各セルがフォトダイオードを有する単位画素１における第１信号処理回路Ｐ１および第２信号処理回路Ｐ２を示す模式図である。 図２７は、例示的な第１の実施の形態のバリエーションによる、各セルがフォトダイオードを有する単位画素１の回路構成を示す模式図である。 図２８は、例示的な第２の実施形態によるカメラシステム２０４のシステム構成を示すシステム構成図である。
まず、本願発明者が考察した従来技術の問題点を説明する。
特許文献１に開示された画像合成では、複数の画像データが時系列に取得される。そのため、一枚の合成画像を得るには通常の撮像時間の数倍の時間が必要となる。また、時間差のある画像を合成するので画像の同時性が損なわれ、動きのある被写体の画像に乱れが生じてしまう。
特許文献２では、同じ大きさの複数のフォトダイオードを用いている。各フォトダイオードは、感度および飽和電子数が同一である。また、オンチップトップレンズを有するオンチップ構造が採用されており、各フォトダイオードに入射する光量を大小に分けている。この構成によれば、複数の撮像セルの間では実効的に感度が異なるように見せかけられる。さらに１画素内に２つのセルが搭載されているので、２つのセルにより同時に撮像することが可能となり、画像の同時性は確保される。
一方、１画素内に２つのセルを配置する必要があるので、フォトダイオードの面積は従来と比べて１／２以下にならざるを得なくなる。フォトダイオードの面積と、感度または飽和電子数とは、比例関係にある。その結果、フォトダイオードの面積が１／２以下になれば、感度および飽和電子数も従来の１／２以下となる。また、従来と同程度の感度を得ようとすると、従来のフォトダイオードと同じ面積が必要となるため、撮像エリア全体の面積が必然的に増大してしまう。
図１は、従来の撮像セル特性と、望ましい撮像セル特性とを模式的に示している。横軸は感度を示し、縦軸は飽和電子数を示している。ここでいう、感度とは、撮像装置の特性を示す指標の１つであり、入射光に対して撮像セルに発生する電荷の数を意味する。撮像装置の具体例として、イメージセンサが挙げられる。電荷を言い換えると、電子正孔対である。感度は一般的に単位（ｅｌｅ／Ｌｕｘ−ｓｅｃ）で表される。また、飽和電子数とは、撮像セルに蓄積される電子数の許容量を意味し、単位（ｅｌｅ）で表される。感度および飽和電子数は原則、光電変換素子の有効面積に比例する。ただし、感度は、マイクロレンズの設計にも依存する。
以下、単一の画素内に１つの撮像セルを有するセルを「通常セル」と称する。広ダイナミックレンジ撮影では、単一の画素内の２つの撮像セルは、（ａ）通常セルと同程度の感度および飽和電子数である撮像セル特性と、（ｂ）飽和電子数は通常セルと同程度であり、感度は通常セルと比べて低い撮像セル特性とを備えていることが望ましい。図中の「ａ」および「ｂ」はその望ましい組み合わせを示している。
図１中の「ａ’」および「ｂ’」は、特許文献２における２つの撮像セルの組み合わせを示している。上述したとおり、各撮像セルの面積は、通常セルと比べて１／２以下になる。そのため、各撮像セルの感度は低下し、飽和電子数も減少する。これは、望ましい特性から乖離してしまうことを意味している。このように、特許文献２における撮像セルの特性は、要求される特性と比べると著しく劣る。
図２は、従来の撮像セル特性と、さらに望ましい撮像セル特性とを模式的に示している。感度を低下させることにより、入射光の光量が高いときに発生し得る飽和が緩和される。加えて、飽和電子数そのものを増大できれば、ダイナミックレンジはさらに拡大される。
表１は、フォトダイオードを有する従来のＳｉセンサと、特許文献３に開示された光電変換膜を有する積層型センサとを比較して、素子機能およびセンサ性能を決定するそれぞれの要因を表している。表１から分かるように、従来のＳｉセンサでは、感度・飽和電子数はいずれもフォトダイオードの性能によって決定される。これに対して、光電変換膜を有する積層型センサでは、感度は光電変換膜の面積とその量子効率に依存し、飽和電子数は電荷蓄積ノードの容量に依存する。これによると、電荷蓄積ノードの容量が増大すればする程、飽和電子数はますます増加する。しかしながら、電荷蓄積ノードの容量の増大には大きな副作用がある。
Figure 2018117347
図３は、電荷蓄積ノードの容量と、飽和電子数（ｅｌｅ）およびランダムノイズ（ｅｌｅ）との関係を模式的に示している。横軸は電荷蓄積ノードの容量を示し、縦軸は飽和電子数およびランダムノイズを示している。電荷蓄積ノードの容量を大きくすることにより、飽和電子数を増大させることは可能である。しかし、それと同時に、ランダムノイズが増大してしまうという課題が発生する。
ランダムノイズには、電荷検出回路が電荷蓄積ノードに蓄積された電荷を読み出すとき、つまり転送するときに発生するノイズ、および電荷検出回路が電荷蓄積ノードに蓄積された電荷をリセットするときに発生するノイズ（以下、「ｋＴＣノイズ」と呼ぶ。）が含まれる。電荷蓄積ノードを大容量化すると、飽和電子数は増大できるが、単位体積当たりの蓄積電荷数の変化量に対する電荷蓄積ノード電圧の変化量の割合は小さくなる。電荷検出回路で発生するノイズは電圧ノイズであり、その結果として電荷数に換算されたノイズは大きくなってしまう。
また、シリコンフォトダイオードを光電変換に用いるセンサでは、電荷の完全転送がなされるので、ＣＤＳ（相関２重サンプリング）がｋＴＣノイズの抑制に効果的である。これに対し、光電変換膜を用いる積層型センサでは、電荷の完全転送はできないので、ＣＤＳを用いてｋＴＣノイズをキャンセルできない。そのため、例えば特許文献４で提案されているようなフィードバックを用いたノイズキャンセルが必要である。しかし、上述したように、電荷蓄積ノードを大容量化すると、単位体積当たりの蓄積電荷数の変化量に対する電荷蓄積ノード電圧の変化量の割合は小さくなるので、フィードバックによってｋＴＣノイズが十分に抑制される効果が得られなくなる。
このような課題に鑑み、本願発明者は、新規な撮像装置に想到した。本開示の一態様の概要は以下の項目に記載のとおりである。
〔項目１〕
光電変換により第１の信号を生成する第１光電変換部と、
前記第１光電変換部に電気的に接続され、前記第１の信号を検出する第１信号処理回路と、
を含む第１撮像セルと、
光電変換により第２の信号を生成する第２光電変換部と、
前記第２光電変換部に電気的に接続され、前記第２の信号を検出する第２信号処理回路と、
を含む第２撮像セルと、
を備え、
前記第１撮像セルの感度は、前記第２撮像セルの感度よりも高く、
前記第１信号処理回路は、前記第２信号処理回路と異なる回路構成を有し、
前記第１信号処理回路の動作周波数は、前記第２信号処理回路の動作周波数とは異なる、撮像装置。
〔項目２〕
前記第１信号処理回路は、前記第２信号処理回路よりもランダムノイズを低減するように構成されている、項目１に記載の撮像装置。
〔項目３〕
前記第１信号処理回路が含むトランジスタの数は、前記第２信号処理回路が含むトランジスタの数よりも多い、項目１または２に記載の撮像装置。
〔項目４〕
前記第１信号処理回路が含む容量素子の数は、前記第２信号処理回路が含む容量素子の数よりも多い、項目１から３のいずれか１項に記載の撮像装置。
〔項目５〕
前記第１光電変換部は、第１画素電極と、前記第１画素電極に接する第１光電変換領域とを含み、
前記第２光電変換部は、第２画素電極と、前記第２画素電極に接する第２光電変換領域とを含み、
前記第１信号処理回路は、前記第１画素電極にゲートが電気的に接続され、前記第１の信号を検出する第１増幅トランジスタを含み、
前記第２信号処理回路は、前記第２画素電極にゲートが電気的に接続され、前記第２の信号を検出する第２増幅トランジスタを含み、
前記第１増幅トランジスタのゲート幅は、前記第２増幅トランジスタのゲート幅よりも大きい、項目１から４のいずれか１項に記載の撮像装置。
〔項目６〕
前記第１光電変換部は、第１画素電極と、前記第１画素電極に接する第１光電変換領域とを含み、
前記第２光電変換部は、第２画素電極と、前記第２画素電極に接する第２光電変換領域とを含み、
前記第１信号処理回路は、前記第１画素電極にソースおよびドレインの一方が電気的に接続され、前記第１の信号をリセットする第１リセットトランジスタを含み、
前記第２信号処理回路は、前記第２画素電極にソースおよびドレインの一方が電気的に接続され、前記第２の信号をリセットする第２リセットトランジスタを含み、
第１リセットトランジスタのゲート長は、第２リセットトランジスタのゲート長よりも大きい、項目１から５のいずれか１項に記載の撮像装置。
〔項目７〕
前記第２光電変換部は、第２画素電極と、前記第２画素電極に接する第２光電変換領域とを含み、
前記第２信号処理回路は、前記第２画素電極に電気的に接続され前記第２の信号を蓄積する第１容量素子を含む、項目１から６のいずれか１項に記載の撮像装置。
〔項目８〕
反転増幅器を含む第１フィードバック回路をさらに備え、
前記第１光電変換部は、第１画素電極と、前記第１画素電極に接する第１光電変換領域とを有し、
前記第１信号処理回路は、前記第１画素電極にゲートが電気的に接続され、前記第１の信号を検出する第１増幅トランジスタと、前記第１画素電極にソースおよびドレインの一方が電気的に接続され、前記第１の信号をリセットする第１リセットトランジスタと、を含み、
前記第１フィードバック回路は、前記第１増幅トランジスタ、前記反転増幅器、および前記第１リセットトランジスタを介して、前記第１画素電極の電位を負帰還させる帰還経路を形成する、項目１から７のいずれか１項に記載の撮像装置。
〔項目９〕
前記第１信号処理回路は、一端が前記第１画素電極に電気的に接続された第１容量素子と、前記第１容量素子よりも容量値が大きく、一端が前記第１容量素子の他端に電気的に接続され、他端が基準電位に設定された第２容量素子と、ソースおよびドレインの一方が前記第１容量素子の前記他端に接続された第１帯域制御トランジスタと、をさらに含み、
前記第１フィードバック回路は、前記第１増幅トランジスタ、前記反転増幅器、前記第１帯域制御トランジスタ、および前記第１容量素子を介して、前記第１画素電極の電位を負帰還させる帰還経路を形成する、項目８に記載の撮像装置。
〔項目１０〕
前記第１リセットトランジスタのソースおよびドレインの他方は、前記第１帯域制御トランジスタのソースおよびドレインの前記一方に電気的に接続されている、項目９に記載の撮像装置。
〔項目１１〕
前記第１リセットトランジスタのソースおよびドレインの他方は、前記第１帯域制御トランジスタのソースおよびドレインの他方に電気的に接続されている、項目９に記載の撮像装置。
〔項目１２〕
第１フィードバック回路をさらに備え、
前記第１光電変換部は、第１画素電極と、前記第１画素電極に接する第１光電変換領域とを有し、
前記第１信号処理回路は、前記第１画素電極にゲートが電気的に接続され、前記第１の信号を検出する第１増幅トランジスタと、前記第１画素電極にソースおよびドレインの一方が電気的に接続され、前記第１の信号をリセットする第１リセットトランジスタと、一端が前記第１画素電極に電気的に接続された第１容量素子と、前記第１容量素子よりも容量値が大きく、一端が前記第１容量素子の他端に電気的に接続され、他端が基準電位に設定された第２容量素子と、ソースおよびドレインの一方が前記第１容量素子の前記他端に接続された第１帯域制御トランジスタと、を含み、
前記第１増幅トランジスタのソースおよびドレインの一方は、前記第１帯域制御トランジスタのソースおよびドレインの他方に電気的に接続されており、
前記第１フィードバック回路は、前記第１増幅トランジスタ、前記第１帯域制御トランジスタ、および前記第１容量素子を介して、前記第１画素電極の電位を負帰還させる帰還経路を形成する、項目１から７のいずれか１項に記載の撮像装置。
〔項目１３〕
前記第１リセットトランジスタのソースおよびドレインの他方は、前記第１帯域制御トランジスタのソースおよびドレインの前記一方に電気的に接続されている、項目１２に記載の撮像装置。
〔項目１４〕
前記第１リセットトランジスタのソースおよびドレインの他方は、前記第１帯域制御トランジスタのソースおよびドレインの他方に電気的に接続されている、項目１２に記載の撮像装置。
〔項目１５〕
第１フィードバック回路をさらに備え、
前記第１光電変換部は、第１画素電極と、前記第１画素電極に接する第１光電変換領域とを有し、
前記第１信号処理回路は、前記第１画素電極にゲートが電気的に接続され、前記第１の信号を検出する第１増幅トランジスタと、前記第１画素電極にソースおよびドレインの一方が電気的に接続され、前記第１の信号をリセットする第１リセットトランジスタと、一端が前記第１画素電極に電気的に接続された第１容量素子と、前記第１容量素子よりも容量値が大きく、一端が前記第１容量素子の他端に電気的に接続され、他端が基準電位に設定された第２容量素子と、ソースおよびドレインの一方が前記第１容量素子の前記他端に接続された第１帯域制御トランジスタと、ソースおよびドレインの一方が前記第１増幅トランジスタのソースおよびドレインの一方に電気的に接続された第１選択トランジスタと、を含み、
前記第１選択トランジスタのソースおよびドレインの他方は、前記第１帯域制御トランジスタのソースおよびドレインの他方に電気的に接続されており、
前記第１フィードバック回路は、前記第１増幅トランジスタ、前記第１選択トランジスタ、前記第１帯域制御トランジスタ、および前記第１容量素子を介して、前記第１画素電極の電位を負帰還させる帰還経路を形成する、項目１から７のいずれか１項に記載の撮像装置。
〔項目１６〕
前記第１リセットトランジスタのソースおよびドレインの他方は、前記第１帯域制御トランジスタのソースおよびドレインの前記一方に電気的に接続されている、項目１５に記載の撮像装置。
〔項目１７〕
前記第１リセットトランジスタのソースおよびドレインの他方は、前記第１帯域制御トランジスタのソースおよびドレインの他方に電気的に接続されている、項目１５に記載の撮像装置。
〔項目１８〕
前記第１光電変換部は、第１画素電極と、前記第１画素電極に接する第１光電変換領域とを有し、
前記第１信号処理回路は、前記第１画素電極にゲートが電気的に接続され、前記第１の信号を検出する第１増幅トランジスタと、前記第１画素電極にソースおよびドレインの一方が電気的に接続され、前記第１の信号をリセットする第１リセットトランジスタと、一端が前記第１画素電極に電気的に接続された第１容量素子と、前記第１容量素子よりも容量値が大きく、一端が前記第１容量素子の他端に電気的に接続され、他端が基準電位に設定された第２容量素子と、ソースおよびドレインの一方が前記第１容量素子の前記他端に接続された第１帯域制御トランジスタと、第１フィードバック回路と、を含み、
前記第１帯域制御トランジスタのゲートは、前記第１画素電極に電気的に接続されており、
前記第１フィードバック回路は、前記第１帯域制御トランジスタ、および前記第１容量素子を介して、前記第１画素電極の電位を負帰還させる帰還経路を形成する、項目１から７のいずれか１項に記載の撮像装置。
〔項目１９〕
前記第１リセットトランジスタのソースおよびドレインの他方は、前記第１帯域制御トランジスタのソースおよびドレインの前記一方に電気的に接続されている、項目１８に記載の撮像装置。
〔項目２０〕
前記第１リセットトランジスタのソースおよびドレインの他方は、前記第１帯域制御トランジスタのソースおよびドレインの他方に電気的に接続されている、項目１８に記載の撮像装置。
〔項目２１〕
前記第１信号処理回路の動作周波数は、前記第２信号処理回路の動作周波数よりも高い、項目１から２０のいずれか１項に記載の撮像装置。
〔項目２２〕
前記第２撮像セルの飽和電子数は、前記第１撮像セルの飽和電子数よりも大きく、
前記第１信号処理回路の動作周波数は、前記第２信号処理回路の動作周波数よりも高い、項目１から２０のいずれか１項に記載の撮像装置。
〔項目２３〕
前記第２撮像セルの飽和電子数は、前記第１撮像セルの飽和電子数よりも大きく
前記第１信号処理回路の動作周波数は、前記第２信号処理回路の動作周波数よりも低い、項目１から２０のいずれか１項に記載の撮像装置。
〔項目２４〕
前記第２撮像セルによって取得された画像から特定被写体を検出し、前記特定被写体の検出に応答して、前記第１撮像セルによって取得されたデータを用いるセンシングを開始する、項目２２に記載の撮像装置。
〔項目２５〕
前記第１撮像セルによって取得された画像から特定被写体を検出し、前記特定被写体の検出に応答して、前記第２撮像セルによって取得されたデータを用いるセンシングを開始する、項目２３に記載の撮像装置。
また、本開示の一態様の概要は以下の項目に記載のとおりである。
〔項目１〕
複数の画素を有する撮像装置であり、
各画素は、
光電変換により第１の信号を生成する第１光電変換部と、前記第１光電変換部に電気的に接続され、前記第１の信号を検出する第１信号処理回路と、を有する第１撮像セルと、
光電変換により第２の信号を生成する第２光電変換部と、前記第２光電変換部に電気的に接続され、前記第２の信号を検出する第２信号処理回路と、を有する第２撮像セルと、
を備え、
前記第１信号処理回路の動作周波数は、前記第２信号処理回路の動作周波数とは異なる、撮像装置。
項目１に記載の撮像装置によると、最適なセンシングデータを取得することが可能となる。
〔項目２〕
前記第１信号処理回路の動作周波数は、前記第２信号処理回路の動作周波数よりも高い、項目１に記載の撮像装置。
〔項目３〕
前記第１撮像セルは高感度用撮像セルであり、前記第２撮像セルは高飽和用撮像セルであり、
前記第１信号処理回路の動作周波数は、前記第２信号処理回路の動作周波数よりも高い、項目１に記載の撮像装置。
項目３に記載の撮像装置によると、センシングに必要な、高フレームレートで撮像された高感度画像データを取得することができる。後段の信号処理の負荷が低減され、その結果、後段の信号処理回路における電力消費が抑制され得る。
〔項目４〕
前記第１撮像セルは高感度用撮像セルであり、前記第２撮像セルは高飽和用撮像セルであり、
前記第１信号処理回路の動作周波数は、前記第２信号処理回路の動作周波数よりも低い、項目１に記載の撮像装置。
項目４に記載の撮像装置によると、センシングに必要な、高フレームレートで撮像された高飽和画像のデータを取得することができる。後段の信号処理の負荷が低減され、その結果、後段の信号処理回路における電力消費が抑制され得る。
〔項目５〕
前記第２撮像セルによって取得された画像から特定被写体を検出し、前記特定被写体の検出に応答して、前記第１撮像セルによって取得されたデータを用いるセンシングを開始する、項目２または項目３に記載の撮像装置。
項目５に記載の撮像装置によると、特定被写体の検出に応答してセンシングを開始することができる。後段の信号処理の負荷が低減され、その結果、後段の信号処理回路における電力消費が抑制され得る。
〔項目６〕
前記第１撮像セルによって取得された画像から特定被写体を検出し、前記特定被写体の検出に応答して、前記第２撮像セルによって取得されたデータを用いるセンシングを開始する、項目４に記載の撮像装置。
項目６に記載の撮像装置によると、特定被写体の検出に応答してセンシングを開始することができる。後段の信号処理の負荷が低減され、その結果、後段の信号処理回路における電力消費が抑制され得る。
〔項目７〕
複数の画素を有する撮像装置であり、
各画素は、
光電変換により第１の信号を生成する第１光電変換部と、前記第１光電変換部に電気的に接続され、前記第１の信号を検出する第１信号処理回路と、を有する第１撮像セルと、
光電変換により第２の信号を生成する第２光電変換部と、前記第２光電変換部に電気的に接続され、前記第２の信号を検出する第２信号処理回路と、を有する第２撮像セルであって、前記第２信号処理回路は、前記第１信号処理回路とは異なる回路構成を有する、第２撮像セルと、
を備え、
前記第１撮像セルの感度は、前記第２撮像セルの感度とは異なり、
前記第１信号処理回路の動作周波数は、前記第２信号処理回路の動作周波数とは異なる、撮像装置。
項目７に記載の撮像装置によると、最適なセンシングデータを取得することが可能となる。
〔項目８〕
前記第１撮像セルの感度は、前記第２撮像セルの感度よりも高く、
前記第１信号処理回路の動作周波数は、前記第２信号処理回路の動作周波数よりも高い、項目７に記載の撮像装置。
項目８に記載の撮像装置によると、センシングに必要な、高フレームレートで撮像された高感度画像データを取得することができる。後段の信号処理の負荷が低減され、その結果、後段の信号処理回路における電力消費が抑制され得る。
〔項目９〕
前記第１撮像セルの感度は、前記第２撮像セルの感度よりも高く、
前記第１信号処理回路の動作周波数は、前記第２信号処理回路の動作周波数よりも低い、項目７に記載の撮像装置。
項目９に記載の撮像装置によると、センシングに必要な、高フレームレートで撮像された高飽和画像のデータを取得することができる。後段の信号処理の負荷が低減され、その結果、後段の信号処理回路における電力消費が抑制され得る。
〔項目１０〕
複数の画素を有する撮像装置であり、
各画素は、
光電変換により第１の信号を生成する第１光電変換部と、前記第１光電変換部に電気的に接続され、前記第１の信号を検出する第１信号処理回路と、を有する第１撮像セルと、
光電変換により第２の信号を生成する第２光電変換部と、前記第２光電変換部に電気的に接続され、前記第２の信号を検出する第２信号処理回路とを有する第２撮像セルであって、前記第２信号処理回路は、前記第１信号処理回路とは異なる回路構成を有する、第２撮像セルと、
を備え、
前記第１撮像セルの感度は、前記第２撮像セルの感度とは異なり、
前記第１信号処理回路によって読み出される前記第１の信号の読み出し回数は、前記第２信号処理回路によって読み出される前記第２の信号の読み出し回数とは異なる、撮像装置。
項目１０に記載の撮像装置によると、ノイズを抑制してＳＮ比を向上させることができる。
〔項目１１〕
前記第１撮像セルの感度は、前記第２撮像セルの感度よりも高く、
前記第１信号処理回路の読み出し回数は、前記第２信号処理回路の読み出し回数よりも多い、項目１０に記載の撮像装置。
項目１１に記載の撮像装置によると、より長い撮像期間で、第１撮像セルによって低ノイズ高感度の画像をより多く取得することができる。取得された一連の画像データを積算することにより、ノイズを抑制してＳＮ比を向上させることができる。
〔項目１２〕
前記第１信号処理回路の読み出し回数は２回以上であり、前記第２信号処理回路の読み出し回数は１回である、項目１１に記載の撮像装置。
〔項目１３〕
複数の画素を有する撮像装置であり、
各画素は、
光電変換により第１の信号を生成する第１光電変換部と、前記第１光電変換部に電気的に接続され、前記第１の信号を検出する第１信号処理回路と、を有する第１撮像セルと、
光電変換により第２の信号を生成する第２光電変換部と、前記第２光電変換部に電気的に接続され、前記第２の信号を検出する第２信号処理回路とを有する第２撮像セルであって、前記第２信号処理回路は、前記第１信号処理回路とは異なる回路構成を有する、第２撮像セルと、
を備え、
前記第１撮像セルの感度は、前記第２撮像セルの感度とは異なり、
前記第１撮像セルの露光期間は、前記第２撮像セルの露光期間とは異なる、撮像装置。
項目１３に記載の撮像装置によると、さらなるダイナミックレンジの拡大を図ることができる。
〔項目１４〕
前記第１撮像セルの感度は、前記第２撮像セルの感度よりも高く、
前記第１撮像セルの露光期間は、前記第２撮像セルの露光期間よりも長い、項目１３に記載の撮像装置。
項目１４に記載の撮像装置によると、第１撮像セルによって、より長い露光期間で低ノイズ高感度撮像を行うことにより、より高感度な画像を取得することができる。その結果、さらなるダイナミックレンジの拡大を図ることができる。
〔項目１５〕
項目１から１４のいずれかに記載の撮像装置を備えるカメラシステム。
項目１５に記載のカメラシステムによると、最適なセンシングデータを取得することが可能となるカメラシステムが提供される。
本開示の一態様によれば、回路構成および動作条件の異なる２つの撮像セルを各画素内に設けることができる。動作条件が異なることの例として、動作周波数が異なることが挙げられる。第１撮像セルが、低ノイズ高感度用の撮像セルとして機能し、第２撮像セルは、高飽和低感度用の撮像セルとして機能する。従って、従来に比べて明暗差の大きな被写体まで、白飛びおよび黒潰れなく撮像できる。つまり、図２に示すような、さらに望ましい撮像セル特性を実現できる。また、本構成では、２つの撮像セルによって、高感度撮像と低感度撮像とを同時に行うことができるので、これらの撮像間の時間ずれが抑制される。さらに、第１撮像セルと第２撮像セルの間で電荷検出回路の動作条件を異ならせることにより、出力データを最適化し、トータル出力データ量を抑制することができる。動作条件が異なることの例として、動作周波数が異なることが挙げられる。これにより、出力の高速化、及び、後段処理の高速化が可能になる。
本開示の一態様による撮像装置は、例えばセンシング用の車載カメラに好適に用いられる。例えば、第１撮像セルと第２撮像セルとを互いに異なるフレームレートで動作させることにより、高速なセンシングデータの取得が可能となる。
以下、図面を参照しながら、本開示の実施形態を詳細に説明する。なお、以下で説明する実施形態は、いずれも包括的または具体的な例を示す。以下の実施形態で示される数値、形状、材料、構成要素、構成要素の配置および接続形態、ステップ、ステップの順序などは、一例であり、本開示を限定する主旨ではない。本明細書において説明される種々の態様は、矛盾が生じない限り互いに組み合わせることが可能である。また、以下の実施形態における構成要素のうち、最上位概念を示す独立請求項に記載されていない構成要素については、任意の構成要素として説明される。以下の説明において、実質的に同じ機能を有する構成要素は共通の参照符号で示し、説明を省略することがある。
（第１の実施の形態）
図４から図６Ｂを参照しながら、本実施の形態による撮像装置１００の構造を説明する。以下、半導体基板としてｐ型シリコンの基板を用いた構造例を説明する。また、信号電荷として正孔を利用する例を示す。なお、信号電荷として電子を用いても構わない。
（撮像装置１００の構造）
図４は、撮像装置１００の構造の一例を模式的に示している。撮像装置１００は、２次元に配列された複数の単位画素１を備えている。なお、実際には、数百万個の単位画素１が２次元に配列され得る。図４は、そのうちの２×２の行列状に配置された単位画素１に着目してその様子を示している。なお、撮像装置１００は、ラインセンサであっても構わない。その場合、複数の単位画素１は、１次元（行方向または列方向）に配列され得る。
単位画素１は、第１撮像セル１ａおよび第２撮像セル１ａ’を含んでいる。第１撮像セル１ａは低ノイズに対応した撮像セルであり、第２撮像セル１ａ’は高飽和に対応した撮像セルである。典型的には、第１撮像セル１ａは高感度用の撮像セルとして機能し、第２撮像セル１ａ’は低感度用の撮像セルとして機能する。このように、第１撮像セル１ａの感度は、第２撮像セル１ａ’の感度とは異なる。本明細書において、撮像セルの感度は、主として受光感度または信号処理回路の読み出し感度を意味する。受光感度は、画素電極、導波路、マイクロレンズおよび遮光に依存する。例えば、画素電極の面積を大きくすることにより、受光感度を大きくすることができる。読み出し感度は、画素部の変換利得、飽和容量、増幅トランジスタの利得に依存する。
撮像装置１００は、第１撮像セル１ａ用に、行毎に配置された複数のリセット信号線６および複数のアドレス信号線７と、列毎に配置された複数の垂直信号線９、電源配線８および複数のフィードバック信号線１０と、を備えている。また、撮像装置１００は、第２撮像セル１ａ’用に、行毎に配置された複数のリセット信号線６’および複数のアドレス信号線７’と、列毎に配置された複数の垂直信号線９’、電源配線８’および複数のフィードバック信号線１０’と、を備えている。
撮像装置１００には、第１撮像セル１ａからの信号を処理する第１の周辺回路と、第２撮像セル１ａ’からの信号を処理する第２の周辺回路とがそれぞれ個別に設けられている。第１の周辺回路は、第１の垂直走査回路２、第１の水平走査回路３、第１反転増幅器１１、第１の列ＡＤ変換回路４および電流源５を有する。第２の周辺回路は、第２の垂直走査回路２’、第２の水平走査回路３’、第２反転増幅器１１’、第２の列ＡＤ変換回路４’、および第２の電流源５’を有している。
第１撮像セル１ａに着目すると、第１の垂直走査回路２は、複数のリセット信号線６および複数のアドレス信号線７を制御する。垂直信号線９は第１の水平走査回路３に接続され、画素信号を第１の水平走査回路３に伝達する。電源配線８は、すべての単位画素１の第１撮像セル１ａに電源電圧を供給する。電源電圧は、例えばＶＤＤである。フィードバック信号線１０は、後述する反転増幅器１１からのフィードバック信号を単位画素１の第１撮像セル１ａに伝達する。第２撮像セル１ａ’においても、第１撮像セル１ａと同様に各種の信号線が配線されており、それぞれの回路が各信号線を制御する。ただし、第１撮像セル１ａと第２撮像セル１ａ’のリセット信号線６、６’、アドレス信号線７、７’は画素の構成次第で共通化することが可能である。また、フィードバック信号線１０、１０’、第１反転増幅器１１、第２反転増幅器１１’は画素の構成次第で共通化および省略することが可能である。またそれに伴い、第１の垂直走査回路２、第２の垂直走査回路２’、第１の水平走査回路３、および第２の水平走査回路３’も画素の構成次第で共通化することが可能である。また、反転増幅器は、列毎に設けられていてもよい。さらに、反転増幅器は、各画素内に設けられていてもよいし、複数の画素に対して１つ設けられていてもよい。
（第１および第２撮像セル１ａ、１ａ’の回路構成）
次に、図５、図６Ａおよび図６Ｂを参照しながら、第１および第２撮像セル１ａ、１ａ’（単位画素１）の回路構成例を説明する。本開示には、単位画素１の回路構成として様々なバリエーションが存在する。本明細書では、そのバリエーションの中で幾つかの代表的な回路構成を主として説明する。その他の回路構成は、図面にのみ示される場合がある。それらの詳細な説明は明細書において省略することとする。
図６Ａおよび図６Ｂに示される回路構成は、簡素でかつ基本的な構成の一例である。なお、単位画素１の回路構成は、そのバリエーションを含め、本出願人による未公開の特許出願である特願２０１６−１３７８６８号に詳細に記載されている。これらの開示内容の全てを参考のために本明細書に援用する。
図５は、単位画素１における第１および第２信号処理回路Ｐ１、Ｐ２を示している。図６Ａは、本実施の形態による単位画素１の回路構成の一例を示している。
単位画素１は、同一画素内に、第１撮像セル１ａと第２撮像セル１ａ’を有する。第１撮像セル１ａは、低ノイズセルとして機能する。第１撮像セル１ａは、光を電気信号に変換する第１光電変換部ＰＣ１と、第１光電変換部ＰＣ１に電気的に接続され、第１光電変換部ＰＣ１で生成した電気信号を読み出す第１信号処理回路Ｐ１とを有する。第１光電変換部ＰＣ１は、第１上部電極Ｅ１ａと、第１画素電極Ｅ１ｂと、これらの間に挟まれる第１光電変換領域Ｄ１とを有する。
第１信号処理回路Ｐ１は、第１光電変換部ＰＣ１で生成した電気信号を検出する第１信号処理回路を含む。第１信号処理回路は、第１増幅トランジスタＭ１０と、第１選択トランジスタＭ１１と、第１リセットトランジスタＭ１２とを有する。第１増幅トランジスタＭ１０のゲートは、第１光電変換部ＰＣ１に接続されている。第１増幅トランジスタＭ１０は、第１光電変換部ＰＣ１で生成した電気信号を増幅する。第１選択トランジスタＭ１１のソースおよびドレインの一方は、第１増幅トランジスタＭ１０のソースおよびドレインの一方に接続される。第１選択トランジスタＭ１１は、第１増幅トランジスタＭ１０で増幅された信号を選択的に出力する。第１リセットトランジスタＭ１２のソースおよびドレインの一方は、読み出しノードＦＤ１に接続される。第１リセットトランジスタＭ１２は、第１光電変換部ＰＣ１の第１画素電極Ｅ１ｂに接続された読み出しノードＦＤ１をリセット（初期化）する。
第２撮像セル１ａ’は、高飽和セルとして機能する。第２撮像セル１ａ’は、光を電気信号に変換する第２光電変換部ＰＣ２と、第２光電変換部ＰＣ２に電気的に接続され、第２光電変換部ＰＣ２で生成した電気信号を読み出す第２信号処理回路Ｐ２とを有する。第２光電変換部ＰＣ２は、第２上部電極Ｅ２ａと、第２画素電極Ｅ２ｂと、これらの間に挟まれる第２光電変換領域Ｄ２とを有する。
第２信号処理回路Ｐ２は、第２光電変換部ＰＣ２で生成した電気信号を検出する第２信号処理回路を含む。第２信号処理回路は、第２増幅トランジスタＭ２０と、第２選択トランジスタＭ２１と、第２リセットトランジスタＭ２２とを有する。第２増幅トランジスタＭ２０のゲートは、第２光電変換部ＰＣ２に接続される。第２増幅トランジスタＭ２０は、第２光電変換部ＰＣ２で生成した電気信号を増幅する。第２選択トランジスタＭ２１のソースおよびドレインの一方は、第２増幅トランジスタＭ２０のソースおよびドレインの一方に接続される。第２選択トランジスタＭ２１は、第２増幅トランジスタＭ２０で増幅された信号を選択的に出力する。第２リセットトランジスタＭ２２のソースおよびドレインの一方は、読み出しノードＦＤ２に接続される。第２リセットトランジスタＭ２２は、第２光電変換部ＰＣ２の第２画素電極Ｅ２ｂに接続された読み出しノードＦＤ２をリセット（初期化）する。
第１撮像セル１ａの第１光電変換部ＰＣ１は、第２撮像セル１ａ’の第２光電変換部ＰＣ２よりも、単位時間当たりにより多くの光を取り込むように構成されている。例えば、第１撮像セル１ａの第１光電変換部ＰＣ１は、集光レンズの光軸上に配置されていてもよい。また、例えば、第１撮像セル１ａの第１光電変換部ＰＣ１の面積は、第２撮像セル１ａ’の第２光電変換部ＰＣ２の面積よりも平面視において大きくてもよい。
第１撮像セル１ａは、暗いシーンの撮像を担うので、低ノイズ特性を必要とするが、高飽和特性を特に必要としない。一方、第２撮像セル１ａ’は、明るいシーンの撮像を担うので、高飽和特性を必要とする。しかし、明るいシーンの撮像では、光の量が多く、ショットノイズで特性が決定されるので、第２撮像セル１ａ’は低ノイズ特性を特に必要としない。
本実施の形態では、第１増幅トランジスタＭ１０のゲート幅が、第２増幅トランジスタＭ２０のゲート幅よりも大きい。これにより、第１増幅トランジスタＭ１０のｇｍを大きく設定することができ、その結果、第１撮像セル１ａの読み出しノイズを低減することができる。一方、第２撮像セル１ａ’の低ノイズ特性は従来相当であっても問題とはならない。また、第１リセットトランジスタＭ１２のゲート長が、第２リセットトランジスタＭ２２のゲート長よりも大きい。これにより、第１撮像セル１ａのノイズ低減効果が向上する。一方、第２撮像セル１ａ’の低ノイズ特性は従来相当であっても問題とはならない。
図６Ｂは、本実施の形態による単位画素１の他の回路構成例を示している。図６Ｂに示すように、第２光電変換部ＰＣ２と基準電圧ＶＢＷとの間に電気的に接続された第５容量素子ＣＷを設けている。これにより、第２撮像セル１ａ’の高飽和特性を容量比分だけ向上させることができる。その結果、さらなるダイナミックレンジの拡大を図ることも可能である。なお、図６Ｂ以降の図面においては、第１信号処理回路および第２信号処理回路のそれぞれの参照符号「Ｐ１」および「Ｐ２」は省略して明細書中のみで使用する。
上述した単位画素１の回路構成によれば、無駄な画素のサイズの増加を抑制することができる。また、第１撮像セル１ａで低ノイズ高感度撮像を行うと同時に、第２撮像セル１ａ’で高飽和低感度撮像を行うことが可能な、小型の撮像装置を提供できる。また、明暗差が大きな被写体を、時間ずれなく、かつ、白飛びおよび黒潰れなく撮像できる。
図７から図１０を参照しながら、上述した回路構成とは異なる単位画素１の他の回路構成例を説明する。図７から図１０に示される単位画素１中の第１撮像セル１ａおよび／または第２撮像セル１ａ’は、フィードバック回路を備える。
図７は、本実施の形態による単位画素１の他の回路構成例を示している。第１信号処理回路Ｐ１は、第１光電変換部ＰＣ１で生成した電気信号を検出する第１信号処理回路を含む。第１信号処理回路は、第１増幅トランジスタＭ１０と、第１選択トランジスタＭ１１と、第１リセットトランジスタＭ１３と、第１フィードバック回路とを有する。第１増幅トランジスタＭ１０のゲートは、第１光電変換部ＰＣ１に接続されている。第１増幅トランジスタＭ１０は、第１光電変換部ＰＣ１で生成した電気信号を増幅する。第１選択トランジスタＭ１１のソースおよびドレインの一方は、第１増幅トランジスタＭ１０のソースおよびドレインの一方に接続される。第１選択トランジスタＭ１１は、第１増幅トランジスタＭ１０で増幅された信号を選択的に出力する。第１リセットトランジスタＭ１３のソースおよびドレインの一方は、読み出しノードＦＤ１に接続される。第１リセットトランジスタＭ１３は、第１光電変換部ＰＣ１の第１画素電極に接続された読み出しノードＦＤ１をリセット（初期化）する。
第１フィードバック回路は、第１反転増幅器ＦＢＡＭＰ１を有し、第１リセットトランジスタＭ１３をオフする時に発生するｋＴＣノイズを負帰還させる第１の帰還経路を形成する。第１反転増幅器ＦＢＡＭＰ１によって、第１の帰還経路の利得を上げ、かつ、ノイズ抑制効果を向上させることができる。第１反転増幅器ＦＢＡＭＰ１は、図４における第１反転増幅器１１に対応する。
第２撮像セル１ａ’は、上述したように高飽和セルとして機能し、図６Ａに示される回路構成と実質的に同じ回路構成を備える。
第１撮像セル１ａは、第１フィードバック回路を備えるので、第１リセットトランジスタＭ１３オフ時に発生する雑音を大幅に抑制できる。一方、第２撮像セル１ａ’のノイズ特性は従来相当であっても問題とはならない。なお、ノイズ抑制手法については後述する。さらに、第１増幅トランジスタＭ１０のゲート幅を、第２増幅トランジスタＭ２０のゲート幅よりも大きくしてもよい。これにより、第１増幅トランジスタＭ１０のｇｍを大きく設定することができる。その結果、第１撮像セル１ａの読み出しノイズを低減することができる。一方、第２撮像セル１ａ’のノイズ特性は従来相当であっても問題とはならない。また、第１リセットトランジスタＭ１３のゲート長を、第２リセットトランジスタＭ２２のゲート長よりも大きくしてもよい。これにより、第１撮像セル１ａのノイズ低減効果がさらに向上する。第２撮像セル１ａ’のノイズ特性は従来相当であっても問題とはならない。
図８は、本実施の形態による単位画素１の他の回路構成例を示している。図６Ｂの回路構成と同様に、第２光電変換部ＰＣ２と基準電圧ＶＢＷとの間に電気的に接続された第５容量素子ＣＷを設けてもよい。これにより、第２撮像セル１ａ’の高飽和特性を容量比分だけ向上させることができる。その結果、さらなるダイナミックレンジの拡大を図ることも可能である。
図９Ａから図９Ｎは、本実施の形態による単位画素１のさらなる他の回路構成例を示している。それぞれの回路構成を用いても、上述した効果と同じ効果が得られる。以下、複数の回路構成例のうち、代表的な回路構成例を主として説明する。
図９Ａに示される単位画素１は、第２リセットトランジスタＭ２３をオフする時に発生するｋＴＣノイズを負帰還させる第２の帰還経路を形成する第２フィードバック回路を、図７に示される単位画素１の第２撮像セル１ａ’に付加した構成を備える。第２フィードバック回路は、第２反転増幅器ＦＢＡＭＰ２を含む。この構成によると、第１撮像セル１ａを用いて低ノイズ撮像が可能であり、第２撮像セル１ａ’を用いて、低ノイズかつ高飽和な撮像が可能である。その結果、撮像データ全域のノイズを抑制することができる。特に中間光量での撮像においてノイズを効果的に抑制でき、より高精彩な画像の取得が可能となる。第２反転増幅器ＦＢＡＭＰ２は、図４における第２反転増幅器１１’に対応する。
第１フィードバック回路の利得を、第２フィードバック回路の利得よりも大きく設定してもよい。これにより、第１撮像セル１ａのノイズ低減効果がなお一層向上する。第２撮像セル１ａ’のノイズ特性は従来相当であっても問題とはならない。
図９Ｃに示される単位画素１は、第１帯域制御トランジスタＭ１３、第１容量素子Ｃｃ１および第２容量素子Ｃｓ１を、図７に示される単位画素１の第１撮像セル１ａに付加した構成を備える。第１帯域制御トランジスタＭ１３は、第１フィードバック回路の帯域制御を行う。第１帯域制御トランジスタＭ１３は帰還経路上に配置され、第１反転増幅器ＦＢＡＭＰ１の出力に接続されている。第１容量素子Ｃｃ１は、読み出しノードＦＤ１と第１帯域制御トランジスタＭ１３のソースまたはドレインとの間に電気的に接続されている。第２容量素子Ｃｓ１は、第１容量素子Ｃｃ１よりも大きい容量値を有し、第１容量素子Ｃｃ１と基準電圧ＶＢ１との間に接続されている。この構成によると、第１撮像セル１ａがノイズを抑制する能力を、向上させることができる。
図９Ｃに示されるように、第１リセットトランジスタＭ１２は、第１光電変換部ＰＣ１に接続された読み出しノードＦＤ１と、第１容量素子Ｃｃ１と第２容量素子Ｃｓ１との間の接続ノードＲＤ１との間に接続されていることが望ましい。または、図９Ｅに示されるように、第１リセットトランジスタＭ１２は、第１光電変換部ＰＣ１に接続された読み出しノードＦＤ１と、第１帯域制御トランジスタＭ１３のソースおよびドレインのうち接続ノードＲＤ１と接続されていない方との間に接続されることが望ましい。このような構成によれば、リセット電圧Ｖｒｅｔ（＝ＶＲＳＴ）を別途設けなくてもよい。また、帰還をかけてｋＴＣノイズをリセット値近傍に収束させることができるので、ノイズキャンセルの高速化が図れる。
図９Ｇおよび図９Ｉに示される単位画素１は、第２フィードバック回路を、図９Ｃに示される単位画素１の第２撮像セル１ａ’に付加した構成を備える。第２フィードバック回路は、第２リセットトランジスタＭ２３をオフする時に発生するｋＴＣノイズを負帰還させる第２の帰還経路を形成する。この構成によると、第１撮像セル１ａを用いて低ノイズ撮像が可能であり、第２撮像セル１ａ’を用いて、低ノイズかつ高飽和な撮像が可能である。その結果、撮像データ全域のノイズを抑制することができる。特に中間光量での撮像においてノイズを効果的に抑制でき、より高精彩な画像の取得が可能となる。
図９Ｋ、図９Ｍに示される単位画素１は、第２帯域制御トランジスタＭ２３と、第３容量素子Ｃｃ２および第４容量素子Ｃｓ２を有する容量回路とを、図９Ｇに示される単位画素１の第２撮像セル１ａ’に付加した構成を備える。第２帯域制御トランジスタＭ２３は、第２フィードバック回路の帯域制御を行う。第２帯域制御トランジスタＭ２３は帰還経路上に配置され、第２反転増幅器ＦＢＡＭＰ２の出力と、第３容量素子Ｃｃ２および第４容量素子Ｃｓ２の接続ノードＲＤ２との間に接続されている。第３容量素子Ｃｃ２は、読み出しノードＦＤ２と第２帯域制御トランジスタＭ２３のソースまたはドレインとの間に電気的に接続されている。第４容量素子Ｃｓ２は、第３容量素子Ｃｃ２よりも大きい容量値を有し、第３容量素子Ｃｃ２と基準電圧ＶＢ２との間に接続されている。第３容量素子Ｃｃ２は第４容量素子Ｃｓ２に直列に接続されている。この構成によると、第１撮像セル１ａを用いて低ノイズ撮像が可能であり、第２撮像セル１ａ’を用いて、低ノイズかつ高飽和な撮像が可能である。その結果、撮像データ全域のノイズを抑制することができる。特に中間光量での撮像においてノイズを効果的に抑制でき、より高精彩な画像の取得が可能となる。
図９Ａから図９Ｎに示される回路構成によれば、無駄な画素のサイズの増加を抑制することができる。また、第１撮像セル１ａで低ノイズ高感度撮像を行うと同時に、第２撮像セル１ａ’で高飽和低感度撮像を行うことが可能な、小型の撮像装置を提供できる。さらに、明暗差が大きな被写体を、時間ずれなく、かつ、白飛びおよび黒潰れなく撮像できる。
図８に示される単位画素１と同様に、図９Ｂ、図９Ｄ、図９Ｆ、図９Ｈ、図９Ｊ、図９Ｌおよび図９Ｎに示されるように、第２光電変換部ＰＣ２と基準電圧ＶＢＷとの間に電気的に接続された第５容量素子ＣＷを設けてもよい。これにより、第２撮像セル１ａ’の高飽和特性を容量比分だけ向上させることができる。その結果、さらなるダイナミックレンジの拡大を図ることも可能である。
図９Ａから図９Ｎに示した形態において、上述したように、第１増幅トランジスタＭ１０のゲート幅を、第２増幅トランジスタＭ２０のゲート幅よりも大きくしてもよい。これにより、第１増幅トランジスタＭ１０のｇｍを大きく設定することができる。その結果、第１撮像セル１ａの読み出しノイズを低減することができる。一方、第２撮像セル１ａ’のノイズ特性は従来相当であっても問題とはならない。また、第１リセットトランジスタＭ１３のゲート長を、第２リセットトランジスタＭ２３のゲート長よりも大きくしてもよい。これにより、第１撮像セル１ａのノイズ低減効果が一層向上する。第２撮像セル１ａ’のノイズ特性は従来相当であっても問題とはならない。さらに、第１フィードバック回路の利得を、第２フィードバック回路の利得よりも大きく設定してもよい。これにより、第１撮像セル１ａのノイズ低減効果がなお一層向上する。第２撮像セル１ａ’のノイズ特性は従来相当であっても問題とはならない。
図９Ｇ、図９Ｋに示されるように、第１リセットトランジスタＭ１２は、第１光電変換部ＰＣ１に接続された読み出しノードＦＤ１と、第１容量素子Ｃｃ１と第２容量素子Ｃｓ１との間の接続ノードＲＤ１と、の間に接続されていることが望ましい。または、図９Ｉ、図９Ｍに示されるように、第１リセットトランジスタＭ１２は、第１光電変換部ＰＣ１に接続された読み出しノードＦＤ１と、第１帯域制御トランジスタＭ１３のソースおよびドレインのうち接続ノードＲＤ１と接続されていない方との間に接続されることが望ましい。このような構成によれば、リセット電圧Ｖｒｅｔ（＝ＶＲＳＴ）を別途設けなくてもよい。また、帰還をかけてリセット値近傍に収束させることができるので、ノイズキャンセルの高速化が図れる。
以下、フィードバック回路を用いたノイズ抑制、および、データの読み出し動作の具体例を示す。
（読み出しおよびノイズ抑制）
図９Ｈに示される単位画素１の第１撮像セル１ａを用いた場合の、ノイズ抑制およびデータの読み出し動作を具体例として説明する。
第１信号処理回路Ｐ１において、第１帯域制御トランジスタＭ１３のソースおよびドレインの一方には、第２容量素子Ｃｓ１の一端が接続される。第１帯域制御トランジスタＭ１３と第２容量素子Ｃｓ１により、ＲＣフィルタ回路が形成される。さらに、第１帯域制御トランジスタＭ１３のソースおよびドレインの一方には第１容量素子Ｃｃ１の一端も接続される。第１容量素子Ｃｃ１の他端は、第１の読み出しノードＦＤ１に接続される。
第１帯域制御トランジスタＭ１３のゲートには第１の帯域制御信号Ｖｒｓ３が入力され、第１の帯域制御信号Ｖｒｓ３の電位により第１帯域制御トランジスタＭ１３の状態が決定される。例えば、第１の帯域制御信号Ｖｒｓ３がハイレベルの場合、第１帯域制御トランジスタＭ１３はオンし、読み出しノードＦＤ１と、第１増幅トランジスタＭ１０と、第１選択トランジスタＭ１１と、第１反転増幅器ＦＢＡＭＰ１と、第１帯域制御トランジスタＭ１３と、第１容量素子Ｃｃ１とで帰還経路が形成される。第１の帯域制御信号Ｖｒｓ３の電位が低くなると第１帯域制御トランジスタＭ１３の抵抗成分が大きくなるので、第１帯域制御トランジスタＭ１３の帯域は狭くなり、帰還する信号の周波数領域が狭くなる。帰還が形成されている時、第１帯域制御トランジスタＭ１３が出力する信号は、第１容量素子Ｃｃ１と読み出しＦＤ１の寄生容量とによって形成される減衰回路で減衰されて、読み出しノードＦＤ１に帰還される。第１容量素子Ｃｃ１の容量値をＣｃ、読み出しノードＦＤ１の寄生容量をＣＦＤとすると、減衰率Ｂは、Ｂ＝Ｃｃ／（Ｃｃ＋ＣＦＤ）となる。更に第１の帯域制御信号Ｖｒｓ３の電位が低くなり、ローレベルになると、第１帯域制御トランジスタＭ１３はオフし、帰還は形成されない。読み出しノードＦＤ１は更に第１リセットトランジスタＭ１２のソースおよびドレインの一方に接続される。第１リセットトランジスタＭ１２のソースおよびドレインの他方は、接続ノードＲＤ１に接続される。
第１リセットトランジスタＭ１２のゲートには、第１のリセット制御信号Ｖｒｓ１が入力され、第１のリセット制御信号Ｖｒｓ１の電位により、第１リセットトランジスタＭ１２の状態が決定される。例えば、第１のリセット制御信号Ｖｒｓ１がハイレベルの場合、第１リセットトランジスタＭ１２はオンし、読み出しノードＦＤ１は接続ノードＲＤ１と同一の電圧となる。このとき、第１の帯域制御信号Ｖｒｓ３もハイレベルの場合、第１リセットトランジスタＭ１２、および、第１帯域制御トランジスタ１３は共にオンし、読み出しノードＦＤ１と接続ノードＲＤ１は共に、所望のリセット電圧ＶＲＳＴになる。ここでリセット電圧ＶＲＳＴは、第１反転増幅器ＦＢＡＭＰ１の基準電圧Ｖｒｅｆ１から、第１増幅トランジスタＭ１０のゲートと、第１増幅トランジスタＭ１０のソースおよびドレインのうちＶＤＤに接続されていない方との間の電圧を引いた値となる。第１選択トランジスタＭ１１のソースおよびドレインの一方は、垂直信号線９に接続される。第１選択トランジスタＭ１１のゲートには第１の選択制御信号Ｖｓｅｌ１が入力され、第１の選択制御信号Ｖｓｅｌ１の電位により第１選択トランジスタＭ１１の状態が決定される。例えば、第１の選択制御信号Ｖｓｅｌ１がハイレベルの場合、第１選択トランジスタＭ１１はオンし、第１増幅トランジスタＭ１０と垂直信号線９は電気的に接続された状態となる。第１の選択制御信号Ｖｓｅｌ１がローレベルの場合、第１選択トランジスタＭ１１はオフし、第１増幅トランジスタＭ１０と垂直信号線９とは電気的に分離された状態となる。
（第１撮像セル１ａの動作）
図１０は、本実施の形態による第１撮像セル１ａの動作タイミングの一例を示している。
〔リセット期間〕
まず、第１の選択制御信号Ｖｓｅｌ１をハイレベルにする（時刻ｔ１）。次に、第１の帯域制御信号Ｖｒｓ３の電位をハイレベルにして第１帯域制御トランジスタＭ１３をオン状態に設定する。同時に、第１のリセット制御信号Ｖｒｓ１をハイレベルにし、第１リセットトランジスタＭ１２をオン状態に設定する（時刻ｔ２）。これにより、読み出しノードＦＤ１の電圧は、リセット電圧ＶＲＳＴに等しくなる。
〔ノイズ抑制期間〕
次に、第１のリセット制御信号Ｖｒｓ１をローレベルにし、第１リセットトランジスタＭ１２をオフ状態に設定する（時刻ｔ３）。このとき、第１フィードバック回路は、増幅率（＝−Ａ×Ｂ）で帰還を形成している。ここで、−Ａは反転増幅器の増幅率であり、Ｂは第１容量素子Ｃｃ１による減衰率である。そのため、第１リセットトランジスタＭ１２をオフした時の読み出しノードＦＤ１のｋＴＣノイズは、１／（１＋Ａ×Ｂ）に抑制される。また、このとき、第１帯域制御トランジスタＭ１３の動作帯域が広帯域である第１の帯域となるように、第１の帯域制御信号Ｖｒｓ３の電位が設定されることにより、高速にノイズが抑制される。
第１のリセット制御信号Ｖｒｓ１をローレベルにするのと同時に、第１の帯域制御信号Ｖｒｓ３をハイレベルとローレベルとの中間の電位に設定する（時刻ｔ３）。なお、このタイミングは、時刻ｔ３よりも若干遅れたタイミングであってもよい。このとき、第１帯域制御トランジスタＭ１３の動作帯域は、第１の帯域よりも低い第２の帯域となる。なお、第２の帯域を、第１増幅トランジスタＭ１０の動作帯域よりも十分に低くすることで、ノイズ抑制効果は大きくなる。ただし、これとトレードオフに、ノイズ抑制に必要な時間は長くなる。第２の帯域が第１増幅トランジスタＭ１０の動作帯域より高くてもノイズ抑制効果は得られる。ノイズ抑制に掛ける時間に応じて、設計者は第２の帯域を任意に設計することは可能である。本実施の形態では、第２の帯域が、第１増幅トランジスタＭ１０の動作帯域よりも十分に低い状態にあるとする。
第２の帯域が、第１増幅トランジスタＭ１０の動作帯域よりも低い状態においては、第１帯域制御トランジスタＭ１３で発生する熱ノイズは、第１フィードバック回路により、１／（１＋Ａ×Ｂ）1/2倍に抑制される。この状態で、第１の帯域制御信号Ｖｒｓ３をローレベルに設定し、帯域制御トランジスタをオフにする（時刻ｔ４）。そのときに読み出しノードＦＤ１に残存するｋＴＣノイズは、第１リセットトランジスタＭ１２に起因したｋＴＣノイズと、第１帯域制御トランジスタＭ１３に起因したｋＴＣノイズとを二乗和した値となる。ここで、第２容量素子Ｃｓ１の容量値をＣｓとすると、帰還による抑制がない状態で発生する第１帯域制御トランジスタＭ１３のｋＴＣノイズは、帰還による抑制がない状態で発生する第１リセットトランジスタＭ１２のｋＴＣノイズに比べて（ＣＦＤ／Ｃｓ）1/2倍になる。この点を考慮して、帰還がない場合と比較すると、ｋＴＣノイズは、〔１＋（１＋Ａ×Ｂ）×ＣＦＤ／Ｃｓ〕1/2／（１＋Ａ×Ｂ）倍に抑制される。
なお、第１帯域制御トランジスタＭ１３がオン状態からオフ状態に徐々に変化するように第１の帯域制御信号Ｖｒｓ３を制御してもよい。すなわち、第１帯域制御トランジスタＭ１３のしきい値電圧を跨いで変化するように第１の帯域制御信号Ｖｒｓ３のレベルを制御してもよい。これにより、撮像装置１００を構成する複数の単位画素１の間で第１帯域制御トランジスタＭ１３のしきい値電圧にばらつきがあっても、全ての単位画素１のノイズを抑制することが可能となる。更に、変化させる第１の帯域制御信号Ｖｒｓ３の電圧範囲を、単位画素１のばらつきの範囲に制限してもよい。これにより、変化させるのに必要な時間を短縮でき、かつ、高速なノイズ抑制が可能となる。
〔露光／読み出し期間〕
次に、垂直信号線９の電位は、読み出しノードＦＤ１の電位に応じたレベルとなるが、第１増幅トランジスタＭ１０と、第１選択トランジスタＭ１１と、電流源５（図４を参照）とによって形成されるソースフォロア回路の増幅率は１倍程度である。このとき、読み出しノードＦＤ１には、ノイズ抑制完了時（時刻ｔ４）から読み出し時までに第１光電変換部ＰＣ１で変換された電気信号に応じた分だけ変化した電圧信号が蓄積されている。読み出しノードＦＤ１の電圧信号は、ソースフォロア回路により１倍程度の増幅率で垂直信号線９に出力される。ここで、ランダムノイズは第１光電変換部ＰＣ１で変換される電気信号が０の時の出力の揺らぎ、すなわち、ｋＴＣノイズである。ｋＴＣノイズは、ノイズ抑制期間において〔１＋（１＋Ａ×Ｂ）×ＣＦＤ／Ｃｓ〕1/2／（１＋Ａ×Ｂ）倍に抑制される。更に、露光／読み出し期間において、１倍程度の増幅率で垂直信号線９に出力されるので、本実施の形態によれば、ランダムノイズが抑制された良好な画像データを取得することができる。
面積が許す限り第２容量素子Ｃｓ１を大きくすることにより、ランダムノイズは抑制される。
通常、容量を大きくすると、ランダムノイズは低減される。しかし、読み出しノードＦＤ１で電荷信号を電圧信号に変換する際、信号自体が小さくなってしまう。その結果としてＳ／Ｎは改善されない。
本実施の形態においては、読み出しノードＦＤ１と接続ノードＲＤ１とが第１容量素子Ｃｃ１によって分離されているので、第２容量素子Ｃｓ１の容量を大きくしても信号低下は起こらない。ランダムノイズだけが抑制されるので、Ｓ／Ｎ比が改善されるという利点がある。従って、本実施の形態は、単位画素１の面積を広くとれるような用途の撮像装置において有効である。
例えば図４に示されるような、垂直信号線９の信号を検出するための後段回路を接続することができる。後段回路は、例えば第１の垂直走査回路２、第２の垂直走査回路２’、第１の列ＡＤ変換回路４および第２の列ＡＤ変換回路４’から構成される。ただし、本開示はこのような回路構成に限られない。
撮像装置１００において、後段回路のばらつきをキャンセルするためにＣＤＳを実施してもよい。具体的には、信号電圧を読み出した後、再度上述したリセット動作を行う。リセット動作完了後、第１光電変換部ＰＣ１で光検出を行う前に、露光／読み出し期間で述べた読み出し動作を行うことにより、基準電圧を読み出すことが可能となる。信号電圧と基準電圧との差分を取ることで固定ノイズを除く信号が得られる。
本実施の形態では、露光／読み出し期間において、読み出しノードＦＤ１の信号は、１倍程度の増幅率でソースフォロア回路によって読み出される。ただし、本開示はこれに限定されるものではなく、システムに必要なＳ／Ｎ比および回路レンジに応じて設計者は増幅率を当然に変更してもよい。
本実施の形態では、更に、第１撮像セルａに配置する容量素子の容量値を大きくすることでノイズ抑制効果を大きくすることが可能である。
また、リセット期間における読み出しノードＦＤ１のリセット電圧は、図９Ｃに示されるように接続ノードＲＤ１を介して供給されてもよいし、図９Ｆに示されるように第１反転増幅器ＦＢＡＭＰ１から直接供給されても構わない。また、所望の電圧値を、外部から供給する構成を採用してもよい。これらの構成の展開例により、狭面積の画素レイアウトにおいて、各ノードを接続する配線を最適化することができ、画素面積を縮小することが可能となる。
上記においては、第１撮像セル１ａの動作例を説明したが、第２撮像セル１ａ’も第１撮像セル１ａと同様に動作させることができる。また、上記においては、図９Ｈに示される、最も高いノイズ抑制能力を備える第１撮像セル１ａを用いたときの動作例を説明した。ただし、必要とされるノイズレベルおよび画素面積に応じて、図７に示される第１撮像セルａのように、第１帯域制御トランジスタＭ１３がない構成を選択してもよい。この場合、第１リセットトランジスタＭ１３には、図１０のＶｒｓ３のように中間の電位を入力し、リセットをしながら帯域制限をかけても良いし、中間電位を入力せず、ローレベルとハイレベルのみを入力し、リセット動作のみを実施しても良い。他のトランジスタの動作は、上記の説明と同様の動作となる。また、図７の第２撮像セル１ａ’のように第１帯域制御トランジスタＭ１３および第２フィードバック回路がない構成を選択することもできる。他のトランジスタの動作は、上記の説明と同様の動作となる。
（撮像装置１００の動作）
本開示の撮像装置１００は、センシング用のカメラ（例えば車載用カメラ）に好適に用いられる。例えば、第１撮像セル１ａと第２撮像セル１ａ’とを互いに異なるフレームレートで動作させることにより、最適なセンシングデータの取得が可能となる。ここで、フレームレートは、電荷検出回路の動作周波数に相当する。本明細書では、動作周波数およびフレームレートは、区別なく用いられる。以下、センシング用のカメラを例に、本開示の撮像装置１００の動作例を説明する。
例えば、図９Ｈに示される回路構成を用いて、第１信号処理回路Ｐ１と第２信号処理回路Ｐ２とを異なる動作周波数で動作させることができる。換言すると、第１撮像セル１ａと第２撮像セル１ａ’とを異なるフレームレートで動作させることができる。より具体的には、ある動作例では、第１信号処理回路Ｐ１の動作周波数は、第２信号処理回路Ｐ２の動作周波数よりも高い。例えば、第１信号処理回路Ｐ１の動作周波数に対し、第２信号処理回路Ｐ２の動作周波数は、１／ｎ倍（ただしｎは２以上の整数）であり得る。
例えば、第１撮像セル１ａは、高フレームレート（例えば６０ｆｐｓ）で低ノイズ高感度撮像を行い、第２撮像セル１ａ’は、低フレームレート（例えば３０ｆｐｓ）で高飽和低感度撮像を行うことができる。これにより、第１撮像セル１ａによって、高感度の画像を高速で取得することができ、かつ、第２撮像セル１ａ’によって、高飽和画像を取得することができる。
上述した動作例は、例えば車載用カメラに適用され得る。夜間に道路を走行する車両を考える。例えば、第１撮像セル１ａおよび第２撮像セル１ａ’を同じフレームレートで動作させること（以下、「通常撮影」と呼ぶ場合がある。）によって、通常の広ダイナミックレンジ撮影が可能になる。さらに、第１撮像セル１ａと第２撮像セル１ａ’とを互いに異なるフレームレートで動作させることにより、撮像装置１００はセンシング用のカメラとして機能する。第２撮像セル１ａ’によって取得された高飽和画像を解析することにより、例えば後続車両のヘッドライトを検出することができる。なお、ヘッドライトの検出手法に、公知の物体検出方法を広く用いることができる。このヘッドライト検出をトリガーにして、第１撮像セル１ａを用いた高フレームレートの高速撮影を開始し、センシングに必要な画像を取得することにより、後続車両の動きをセンシングすることができる。
本動作例によれば、ヘッドライト検出をトリガーに、センシングに必要な、高フレームレートで撮像されたデータのみを取得することができる。つまり、第２撮像セル１ａ’によって取得された画像からヘッドライト（特定被写体）を検出し、特定被写体の検出に応答して、第１撮像セル１ａによって取得されたデータを用いるセンシングを開始することができる。そのため、通常撮影と比べ、後段の信号処理の負荷が低減され、その結果、後段の信号処理回路（例えば後述するカメラ信号処理部）における電力消費が抑制され得る。また、後段の処理を低減し得るため、例えばロジック回路（例えばフィールドプログラマブルゲートアレイ：ＦＰＧＡ）を小型化することが可能になる。
他の動作例において、例えば、第１撮像セル１ａは、低フレームレートで低ノイズ高感度撮像を行い、第２撮像セル１ａ’は、高フレームレートで高飽和低感度撮像を行うことができる。これにより、第２撮像セル１ａ’によって、高飽和の画像を高速で取得することができ、かつ、第１撮像セル１ａにより、高感度の画像を取得することができる。
本動作例によれば、高感度の画像における特定被写体の検出をトリガーに、センシングに必要な、高フレームレートで撮像された高飽和画像のデータを取得することができる。
他の動作例において、所定の期間において、第１信号処理回路Ｐ１が第１光電変換部ＰＣ１で生成した電気信号を読み出す回数Ｎ１と、第２信号処理回路Ｐ２が第２光電変換部ＰＣ２で生成した電気信号を読み出す回数Ｎ２とは互いに異なっていてもよい。
例えば、読み出し回数Ｎ１が、読み出し回数Ｎ２の２倍であるとする。この場合、第１撮像セル１ａ撮像期間は、第２撮像セル１ａ’撮像期間の２倍の長さになる。ここで撮像期間とは、例えば、画素１行分のデータを読み出すのに要する期間である。
その他の例では、第１撮像セル１ａは、高フレームレートで低ノイズ高感度撮像を行って、第２撮像セル１ａ’は、低フレームレートで高飽和低感度撮像を行い、かつ、第１信号処理回路Ｐ１は、第２信号処理回路Ｐ２よりもより多くの頻度で電気信号を読み出してもよい。
例えば、第１撮像セル１ａのフレームレートは６０ｆｐｓであり、第２撮像セル１ａ’のフレームレートは３０ｆｐｓであって、読み出し回数Ｎ１は、読み出し回数Ｎ２の４倍であるとする。この場合、第１撮像セル１ａによる撮像期間は、第２撮像セル１ａ’による撮像期間の２倍の長さになる。
本動作例によれば、第１撮像セル１ａによって低ノイズ高感度の画像をより多く取得することができる。取得された一連の画像データを積算することにより、ノイズを抑制してＳＮ比を向上させることができる。その結果、さらなるダイナミックレンジの拡大を図ることが可能である。
他の動作例において、第１撮像セル１ａの露光期間は、第２撮像セル１ａ’の露光期間とは異なっていてもよい。ここで、露光期間とは、照射された光を信号電荷として蓄積する期間をいう。例えば、第１撮像セル１ａは、低フレームレートで低ノイズ高感度撮像を行って、第２撮像セル１ａ’は、高フレームレートで高飽和低感度撮像を行い、かつ、第１撮像セル１ａの露光期間は、第２撮像セル１ａ’の露光期間よりも長い。
本動作例によれば、第１撮像セル１ａによって、より長い露光期間で低ノイズ高感度撮像を行うことにより、より高感度な画像を取得することができる。その結果、さらなるダイナミックレンジの拡大を図ることが可能である。
上述したように、本開示の撮像装置１００の動作例によれば、最適なセンシングデータを取得することが可能となる。
本実施の形態のバリエーションによる単位画素１を備える撮像装置１００は、センシング用のカメラに好適に利用され得る。以下、バリエーションによる回路構成を説明する。
図１１から図１４Ｉを参照しながら、本実施の形態のバリエーションによる単位画素１の回路構成例を説明する。
図１１において、第１帯域制御トランジスタＭ１３のソースおよびドレインの一方は、第１容量素子Ｃｃ１と第２容量素子Ｃｓ１との間の接続ノードＲＤ１に接続されている。第１帯域制御トランジスタＭ１３のソースおよびドレインの他方は、第１増幅トランジスタＭ１０と第１選択トランジスタＭ１１との接続ノードに接続されている。第１帯域制御トランジスタＭ１３は、第１フィードバック回路の帯域制御を行う。この回路構成例では、ノイズキャンセルのための帰還経路が画素内に形成される。例えば、露光／読み出し期間において、読み出しノードＦＤ１の信号は、１倍程度の増幅率でソースフォロア回路によって読み出される。第１フィードバック回路は、第１増幅トランジスタＭ１０、第１帯域制御トランジスタＭ１３および第１容量素子Ｃｃ１を介して負帰還を行う。第１撮像セル１ａは、第１フィードバック回路により、第１リセットトランジスタＭ１２がオフする時に発生するｋＴＣ雑音を大幅に抑制できる。一方、ノイズキャンセル期間には、第１増幅トランジスタＭ１０と第１選択トランジスタＭ１１は、反転増幅回路として機能する。
第２撮像セル１ａ’は、上述したように高飽和セルとして機能し、図６Ａに示される回路構成と実質的に同じ回路構成を備える。
図１２は、図９Ｄの回路構成に対応した回路構成を示す。図１３は、図９Ｅの回路構成に対応した回路構成を示している。第１リセットトランジスタＭ１２の接続方法を変えることで、リセット電圧の設定方法を変えることも可能である。その結果、リセット電圧への収束時間の短縮が図れる。
図１４Ａから図１４Ｉは、本実施の形態のバリエーションによる単位画素１の他の回路構成例を示している。図１４Ａから図１４Ｉに示される構成は、図９Ｆから図９Ｎに示される構成に対応する。これらの間では、第１撮像セル１ａにおけるノイズ抑制を行う第１フィードバック回路の構成と、第１フィードバック回路の動作とが異なっており、その他の構成および動作は共通している。
例えば、画素内に帰還が形成される第１撮像セル１ａにおいて、図９Ｈに示される第１撮像セル１ａと同様に、読み出しおよびノイズ抑制が実行され得る。
図１５は、第１撮像セル１ａの第１信号処理回路Ｐ１の一部を示している。第１増幅トランジスタＭ１０のソースおよびドレインの一方には、第１の切り替え回路ＳＷＣ１が接続される。第１の切り替え回路ＳＷＣ１は、スイッチ素子ＳＷ１０Ａ、ＳＷ１０Ｂを含む。スイッチ素子ＳＷ１０Ａ、ＳＷ１０Ｂはそれぞれ、基準電圧ＶＢ１０Ａ、ＶＢ１０Ｂに接続される。第１増幅トランジスタＭ１０のソースおよびドレインの一方には、スイッチ素子ＳＷ１０Ａを介して基準電圧ＶＢ１０Ａが入力可能であり、スイッチ素子ＳＷ１０Ｂを介して基準電圧ＶＢ１０Ｂが入力可能である。制御信号により、第１増幅トランジスタＭ１０のソースおよびドレインの一方の電圧を切り替えることができる。基準電圧ＶＢ１０Ａは例えばＧＮＤであり、基準電圧ＶＢ１０Ｂは例えばＶＤＤである。なお、第１の切り替え回路ＳＷＣ１は、単位画素毎に設けても良く、単位画素あたりの素子数を削減するために複数の単位画素で共有しても良い。
垂直信号線９（図４参照）には、第２の切り替え回路ＳＷＣ２が接続されている。第２の切り替え回路ＳＷＣ２は、スイッチ素子ＳＷ１１Ａ、ＳＷ１１Ｂを含む。スイッチ素子ＳＷ１１Ａ、ＳＷ１１Ｂはそれぞれ、定電流源ＩＢ１１Ａ、ＩＢ１１Ｂを介して、基準電圧ＶＢ１１Ａ、ＶＢ１１Ｂに接続される。基準電圧ＶＢ１１Ａは、例えばＶＤＤであり、基準電圧ＶＢ１１Ｂは、例えばＧＮＤである。
スイッチ素子ＳＷ１０Ａ、ＳＷ１１Ａが選択的にオンされているとする。その場合、第１の選択制御信号Ｖｓｅｌ１の電位がハイレベルであると、第１選択トランジスタＭ１１はオンされ、定電流源ＩＢ１１Ａと第１増幅トランジスタＭ１０とは反転増幅回路を形成する。これにより、読み出しノードＦＤ１と、第１増幅トランジスタＭ１０と、第１帯域制御トランジスタＭ１３と、第１容量素子Ｃｃ１とで帰還経路が形成される。
スイッチ素子ＳＷ１０Ｂ、ＳＷ１１Ｂが選択的にオンされているとする。その場合、第１の選択制御信号Ｖｓｅｌ１の電位がハイレベルであると、第１選択トランジスタＭ１１はオンされ、第１増幅トランジスタＭ１０と定電流源ＩＢ１１Ｂはソースフォロア回路を形成する。これにより、読み出しノードＦＤ１の信号が、垂直信号線９に出力されることとなる。
画素内に帰還が形成される第１撮像セル１ａの動作タイミングは、図９Ｃに示される第１撮像セル１ａの動作タイミングと実質的に同じである。例えば、図１１に示される第１撮像セル１ａを、図１０に示される動作タイミングに従って動作させることができる。
図１１から図１４Ｉに示される回路構成によれば、電流源を除き、ノイズキャンセルのための帰還を画素内で行うことができる。これにより、垂直信号線９の時定数の影響を小さくでき、高速なノイズキャンセルが可能となる。更に、単位画素１に配置する容量素子の容量値を大きくすることによりノイズ抑制効果を大きくすることが可能である。
図１６は、本実施の形態のバリエーションによる単位画素１の他の回路構成例を示している。
第１増幅トランジスタＭ１０と第１選択トランジスタＭ１１とは、フィードバック回路における帰還動作時に、カスコード接続を構成する。第１帯域制御トランジスタＭ１３のソースおよびドレインの一方は、第１容量素子Ｃｃ１と第２容量素子Ｃｓ１との間の接続ノードＲＤ１に接続される。第１帯域制御トランジスタＭ１３のソースおよびドレインの他方は、電源回路ＩＢ１１と第１選択トランジスタＭ１１との接続ノードに接続されている。第１帯域制御トランジスタＭ１３は、第１フィードバック回路の帯域制御を行う。この回路構成例では、第１選択トランジスタＭ１１は、垂直信号線９との接続状態を切り替えることに加えて、帰還経路の形成にも関与する。
第１フィードバック回路は、第１増幅トランジスタＭ１０、第１選択トランジスタＭ１１、第１帯域制御トランジスタＭ１３および第１容量素子Ｃｃ１を介して負帰還を行う。第１撮像セル１ａは、第１フィードバック回路を備えるので、第１リセットトランジスタＭ１２をオフする時に発生する雑音を大幅に抑制できる。
第２撮像セル１ａ’は、上述したように高飽和セルとして機能し、図６Ａに示される回路構成と実質的に同じ回路構成を備える。
図１７は、図９Ｄの回路構成に対応した回路構成を示す。図１８は、図９Ｅの回路構成に対応した回路構成を示している。
図１９Ａから図１９Ｉは、本実施の形態のバリエーションによる単位画素１の他の回路構成例を示している。図１９Ａから図１９Ｉに示される構成は、図１４Ａから図１４Ｉに示される構成に対応する。これらの間では、第１撮像セル１ａにおけるノイズ抑制を行う第１フィードバック回路の構成と、第１フィードバック回路の動作とが異なっており、その他の構成および動作は共通している。
例えば、図１９Ａに示される回路構成では、第１選択トランジスタＭ１１は、垂直信号線９との接続状態を切り替える機能に加えて、帰還経路の形成にも関与する。具体的には、ノイズ抑制時に、第１選択トランジスタＭ１１に入力されるバイアス制御信号ＶＢ３０は、ハイレベルとローレベルの中間の電位に設定される。このとき、第１増幅トランジスタＭ１０と、第１選択トランジスタＭ１１と、電流源ＩＢ１１Ａとで、カスコード接続となる反転増幅器を構成する。これにより、反転増幅器の利得を大幅に向上させることが可能となる。その結果、利得が向上した分だけ、第１撮像セル１ａの低ノイズ化を実現できる。
図２０から図２３Ｉは、本実施の形態のバリエーションによる単位画素１の他の回路構成例を示している。
図２０から図２３Ｉに示される構成は、図１１、図１２、図１３、図１４Ａから図１４Ｉに示される構成に対応する。これらの間では、第１撮像セル１ａにおけるノイズ抑制を行う第１フィードバック回路の構成と、第１フィードバック回路の動作とが異なっており、その他の構成および動作は共通している。
図２０から図２３Ｉに示される回路構成では、第１フィードバック回路が全て画素内に存在する。第１フィードバック回路は、第１帯域制御トランジスタＭ１３および第１容量素子Ｃｃ１を介して負帰還を行う。第１帯域制御トランジスタＭ１３のゲートを反転増幅器の入力端子とし、第１帯域制御トランジスタＭ１３のソースおよびドレインの一方を反転増幅器の出力端子として、負帰還が行われる。
図２４から図２５Ｉは、本実施の形態のバリエーションによる単位画素１のさらなる他の回路構成例を示している。図２４から図２５Ｉに示される第２信号処理回路Ｐ２は、第３リセットトランジスタＭ２４および第５容量素子ＣＷのみを備える。第２光電変換部ＰＣ２で生成した電気信号は、第１増幅トランジスタＭ１０から読み出される。これらの回路構成では、第３リセットトランジスタＭ２４のｋＴＣノイズ分の増加は問題ないとみなして、単位画素１の小型化を図っている。具体的には、単位画素１内において、第１撮像セル１ａおよび第２撮像セル１ａ’は、増幅トランジスタおよび選択トランジスタを共有する。
本開示はさらに、光電変換部としてフォトダイオードを用いるセンサも範疇である。
図２６は、各セルがフォトダイオードを有する単位画素１における第１信号処理回路Ｐ１および第２信号処理回路Ｐ２を示す。図２７は、各セルがフォトダイオードを有する単位画素１の回路構成例を示す。
図２７に示される回路構成は、図９Ｈに示される回路構成に対応する。既に説明した様々なバリエーションにおいて、光電変換部としてフォトダイオードを用いることは可能である。以下、図２７に示される回路構成を例に、フォトダイオードを備える単位画素１の回路構成の典型例を説明する。
第１撮像セル１ａは、光電変換部であるフォトダイオードＰＤ１と、フォトダイオードＰＤ１で発生した電荷を転送するための転送トランジスタＴＸ１と、を備える。フォトダイオードＰＤ１で発生した電荷は転送トランジスタＴＸ１を介して完全電荷転送によりＦＤ１に電荷転送される。第２撮像セル１ａ’は、光電変換部であるフォトダイオードＰＤ２と、フォトダイオードＰＤ２で発生した電荷を転送するための転送トランジスタＴＸ２と、を備える。フォトダイオードＰＤ２で発生した電荷は転送トランジスタＴＸ２を介して完全電荷転送によりＦＤ２に電荷転送される。第２撮像セル１ａ’は、いわゆる４トランジスタ型の画素回路構成を備える。第１信号処理回路Ｐ１および第２信号処理回路Ｐ２の構成は、転送トランジスタ以外は上述したとおりである。図２７に示される回路構成では、転送トランジスタＴＸ１および転送トランジスタＴＸ２を用いる構成を示したが、転送トランジスタＴＸ１および転送トランジスタＴＸ２は必須でない。
図２７に示される例では、フォトダイオードＰＤ１およびフォトダイオードＰＤ２の大きさは同じであるが、フォトダイオードＰＤ１およびフォトダイオードＰＤ２の間で光電変換量が異なる。ただし、例えば、第１撮像セル１ａのフォトダイオードＰＤ１の受光面積を、第２撮像セル１ａ’のフォトダイオードＰＤ２のそれよりも大きくすることで、第１撮像セル１ａの感度をより上げることができる。
上記のように、本開示の撮像装置は、光電変換部としてフォトダイオードを用いるセンサであってもよい。本開示の撮像装置は、例えばセンシング用の車載カメラに好適に利用され得る。上述したような動作条件の下で第１信号処理回路Ｐ１および第２信号処理回路Ｐ２を動作させることにより、最適なセンシングデータを取得することができる。
（第２の実施の形態）
図２８を参照して、本実施の形態によるカメラシステム２０４を説明する。
図２８は、本実施の形態によるカメラシステム２０４のシステム構成を示している。カメラシステム２０４は、レンズ光学系２０１と、撮像装置２００と、システムコントローラ２０３と、カメラ信号処理部２０２とを備えている。
レンズ光学系２０１は、例えば、オートフォーカス用レンズ、ズーム用レンズおよび絞りを含んでいる。レンズ光学系２０１は、撮像装置２００の撮像面に光を集光する。撮像装置２００として、第１の実施の形態によるあらゆる回路構成を有する撮像装置１００を広く用いることができる。
システムコントローラ２０３は、カメラシステム２０４全体を制御する。システムコントローラ２０３は、例えばマイクロコンピュータによって実現され得る。
カメラ信号処理部２０２は、撮像装置２００からの出力信号を処理する信号処理回路として機能する。カメラ信号処理部２０２は、例えばガンマ補正、色補間処理、空間補間処理、およびオートホワイトバランスなどの処理を行う。カメラ信号処理部２０２は、例えばＤＳＰ（Ｄｉｇｉｔａｌ Ｓｉｇｎａｌ Ｐｒｏｃｅｓｓｏｒ）などによって実現され得る。
カメラ信号処理部２０２は、撮像装置２００から撮像データを取得し、その撮像データをセンシングすることができる。例えば、カメラ信号処理部２０２は、センシングによって後続車両までの距離を演算することができる。上述したように、カメラ信号処理部２０２は、取得した撮像データにおいて特定被写体を検出し、その検出に応答してセンシングを開始してもよい。
本実施の形態によるカメラシステムによれば、第１の実施の形態による撮像装置１００を利用することによって、最適なセンシングデータを取得することが可能となり、システム全体としてより低消費電力を実現し得るカメラシステムが提供される。
本開示による撮像装置は、デジタルスチルカメラ、医療用カメラ、監視用カメラ、車載用カメラ、デジタル一眼レフカメラ、デジタルミラーレス一眼カメラ等、様々なカメラシステム及びセンサシステムへの利用が可能である。
１ 単位画素
１ａ，１ａ’ 撮像セル
２，２’ 垂直走査回路
３，３’ 水平走査回路
４，４’ 列ＡＤ変換回路
５，５’ 電流源
６，６’ リセット信号線
７，７’ アドレス信号線
８，８’ 電源配線
９，９’ 垂直信号線
１０，１０’ フィードバック信号線
１００ 撮像装置
ＰＣ１， ＰＣ２ 光電変換部
Ｍ１０，Ｍ２０ 増幅トランジスタ
Ｍ１１，Ｍ２１ 選択トランジスタ
Ｍ２４ リセットトランジスタ
Ｃｃ１ 第１の容量
Ｃｓ１ 第２の容量
Ｃｃ２ 第３の容量
Ｃｓ２ 第４の容量
ＣＷ 第５の容量
ＦＢＡＭＰ１，ＦＢＡＭＰ２ 反転増幅器
Ｖｒｅｆ１，Ｖｒｅｆ２ 反転増幅器の基準電圧
Ｖｒｅｔ１，Ｖｒｅｔ２ 基準電圧
Ｖｒｓ１，Ｖｒｓ２ リセット制御信号
Ｖｒｓ３，Ｖｒｓ４ 帯域制御信号
Ｖｒｓ４ リセット制御信号
Ｖｓｅｌ１，Ｖｓｅｌ２ 選択制御信号
ＶＢ１，ＶＢ２ 基準電圧
ＶＢＷ 容量信号
ＶＢ３０，ＶＢ４０ 選択制御かつバイアス制御信号
ＶＢ５０，ＶＢ６０ 帯域制御信号
ＶＢ１０，ＶＢ２０ 制御電圧
ＩＢ１１，ＩＢ２１ 制御電流
ＦＤ１，ＦＤ２ 電荷蓄積ノード
ＲＤ１，ＲＤ２ 帯域制御トランジスタと容量の接続ノード
２００ 撮像装置
２０１ レンズ／光学系
２０２ カメラ信号処理部
２０３ システムコントローラ

Claims (19)

  1. 光電変換により第１の信号を生成する第１光電変換部と、
    前記第１光電変換部に電気的に接続され、前記第１の信号を検出する第１信号処理回路と、
    を含む第１撮像セルと、
    光電変換により第２の信号を生成する第２光電変換部と、
    前記第２光電変換部に電気的に接続され、前記第２の信号を検出する第２信号処理回路と、
    を含む第２撮像セルと、
    を備え、
    前記第１撮像セルの感度は、前記第２撮像セルの感度よりも高く、
    前記第１信号処理回路は、前記第２信号処理回路と異なる回路構成を有し、
    前記第１信号処理回路の動作周波数は、前記第２信号処理回路の動作周波数とは異なる、撮像装置。
  2. 前記第１信号処理回路は、前記第２信号処理回路よりもランダムノイズを低減するように構成されている、請求項１に記載の撮像装置。
  3. 前記第１信号処理回路が含むトランジスタの数は、前記第２信号処理回路が含むトランジスタの数よりも多い、請求項１または２に記載の撮像装置。
  4. 前記第１信号処理回路が含む容量素子の数は、前記第２信号処理回路が含む容量素子の数よりも多い、請求項１〜３のいずれか１項に記載の撮像装置。
  5. 前記第１光電変換部は、第１画素電極と、前記第１画素電極に接する第１光電変換領域とを含み、
    前記第２光電変換部は、第２画素電極と、前記第２画素電極に接する第２光電変換領域とを含み、
    前記第１信号処理回路は、前記第１画素電極にゲートが電気的に接続され、前記第１の信号を検出する第１増幅トランジスタを含み、
    前記第２信号処理回路は、前記第２画素電極にゲートが電気的に接続され、前記第２の信号を検出する第２増幅トランジスタを含み、
    前記第１増幅トランジスタのゲート幅は、前記第２増幅トランジスタのゲート幅よりも大きい、請求項１〜４のいずれか１項に記載の撮像装置。
  6. 前記第１光電変換部は、第１画素電極と、前記第１画素電極に接する第１光電変換領域とを含み、
    前記第２光電変換部は、第２画素電極と、前記第２画素電極に接する第２光電変換領域とを含み、
    前記第１信号処理回路は、前記第１画素電極にソースおよびドレインの一方が電気的に接続され、前記第１の信号をリセットする第１リセットトランジスタを含み、
    前記第２信号処理回路は、前記第２画素電極にソースおよびドレインの一方が電気的に接続され、前記第２の信号をリセットする第２リセットトランジスタを含み、
    第１リセットトランジスタのゲート長は、第２リセットトランジスタのゲート長よりも大きい、請求項１〜５のいずれか１項に記載の撮像装置。
  7. 前記第２光電変換部は、第２画素電極と、前記第２画素電極に接する第２光電変換領域とを含み、
    前記第２信号処理回路は、前記第２画素電極に電気的に接続され前記第２の信号を蓄積する第１容量素子を含む、請求項１〜６のいずれか１項に記載の撮像装置。
  8. 反転増幅器を含む第１フィードバック回路をさらに備え、
    前記第１光電変換部は、第１画素電極と、前記第１画素電極に接する第１光電変換領域とを有し、
    前記第１信号処理回路は、前記第１画素電極にゲートが電気的に接続され、前記第１の信号を検出する第１増幅トランジスタと、前記第１画素電極にソースおよびドレインの一方が電気的に接続され、前記第１の信号をリセットする第１リセットトランジスタと、を含み、
    前記第１フィードバック回路は、前記第１増幅トランジスタ、前記反転増幅器、および前記第１リセットトランジスタを介して、前記第１画素電極の電位を負帰還させる帰還経路を形成する、請求項１〜７のいずれか１項に記載の撮像装置。
  9. 前記第１信号処理回路は、一端が前記第１画素電極に電気的に接続された第１容量素子と、前記第１容量素子よりも容量値が大きく、一端が前記第１容量素子の他端に電気的に接続され、他端が基準電位に設定された第２容量素子と、ソースおよびドレインの一方が前記第１容量素子の前記他端に電気的に接続された第１帯域制御トランジスタと、をさらに含み、
    前記第１フィードバック回路は、前記第１増幅トランジスタ、前記反転増幅器、前記第１帯域制御トランジスタ、および前記第１容量素子を介して、前記第１画素電極の電位を負帰還させる帰還経路を形成する、請求項８に記載の撮像装置。
  10. 前記第１リセットトランジスタのソースおよびドレインの他方は、前記第１帯域制御トランジスタのソースおよびドレインの前記一方に電気的に接続されている、請求項９に記載の撮像装置。
  11. 前記第１リセットトランジスタのソースおよびドレインの他方は、前記第１帯域制御トランジスタのソースおよびドレインの他方に電気的に接続されている、請求項９に記載の撮像装置。
  12. 第１フィードバック回路をさらに備え、
    前記第１光電変換部は、第１画素電極と、前記第１画素電極に接する第１光電変換領域とを有し、
    前記第１信号処理回路は、前記第１画素電極にゲートが電気的に接続され、前記第１の信号を検出する第１増幅トランジスタと、前記第１画素電極にソースおよびドレインの一方が電気的に接続され、前記第１の信号をリセットする第１リセットトランジスタと、一端が前記第１画素電極に電気的に接続された第１容量素子と、前記第１容量素子よりも容量値が大きく、一端が前記第１容量素子の他端に電気的に接続され、他端が基準電位に設定された第２容量素子と、ソースおよびドレインの一方が前記第１容量素子の前記他端に電気的に接続された第１帯域制御トランジスタと、を含み、
    前記第１増幅トランジスタのソースおよびドレインの一方は、前記第１帯域制御トランジスタのソースおよびドレインの他方に電気的に接続されており、
    前記第１フィードバック回路は、前記第１増幅トランジスタ、前記第１帯域制御トランジスタ、および前記第１容量素子を介して、前記第１画素電極の電位を負帰還させる帰還経路を形成する、請求項１に記載の撮像装置。
  13. 第１フィードバック回路をさらに備え、
    前記第１光電変換部は、第１画素電極と、前記第１画素電極に接する第１光電変換領域とを有し、
    前記第１信号処理回路は、前記第１画素電極にゲートが電気的に接続され、前記第１の信号を検出する第１増幅トランジスタと、前記第１画素電極にソースおよびドレインの一方が電気的に接続され、前記第１の信号をリセットする第１リセットトランジスタと、一端が前記第１画素電極に電気的に接続された第１容量素子と、前記第１容量素子よりも容量値が大きく、一端が前記第１容量素子の他端に電気的に接続され、他端が基準電位に設定された第２容量素子と、ソースおよびドレインの一方が前記第１容量素子の前記他端に電気的に接続された第１帯域制御トランジスタと、ソースおよびドレインの一方が前記第１増幅トランジスタのソースおよびドレインの一方に電気的に接続された第１選択トランジスタと、を含み、
    前記第１選択トランジスタのソースおよびドレインの他方は、前記第１帯域制御トランジスタのソースおよびドレインの他方に電気的に接続されており、
    前記第１フィードバック回路は、前記第１増幅トランジスタ、前記第１選択トランジスタ、前記第１帯域制御トランジスタ、および前記第１容量素子を介して、前記第１画素電極の電位を負帰還させる帰還経路を形成する、請求項１に記載の撮像装置。
  14. 前記第１光電変換部は、第１画素電極と、前記第１画素電極に接する第１光電変換領域とを有し、
    前記第１信号処理回路は、前記第１画素電極にゲートが電気的に接続され、前記第１の信号を検出する第１増幅トランジスタと、前記第１画素電極にソースおよびドレインの一方が電気的に接続され、前記第１の信号をリセットする第１リセットトランジスタと、一端が前記第１画素電極に電気的に接続された第１容量素子と、前記第１容量素子よりも容量値が大きく、一端が前記第１容量素子の他端に電気的に接続され、他端が基準電位に設定された第２容量素子と、ソースおよびドレインの一方が前記第１容量素子の前記他端に接続された第１帯域制御トランジスタと、第１フィードバック回路と、を含み、
    前記第１帯域制御トランジスタのゲートは、前記第１画素電極に電気的に接続されており、
    前記第１フィードバック回路は、前記第１帯域制御トランジスタ、および前記第１容量素子を介して、前記第１画素電極の電位を負帰還させる帰還経路を形成する、請求項１に記載の撮像装置。
  15. 前記第１信号処理回路の動作周波数は、前記第２信号処理回路の動作周波数よりも高い、請求項１〜１４のいずれか１項に記載の撮像装置。
  16. 前記第２撮像セルの飽和電子数は、前記第１撮像セルの飽和電子数よりも大きく、
    前記第１信号処理回路の動作周波数は、前記第２信号処理回路の動作周波数よりも高い、請求項１〜１４のいずれか１項に記載の撮像装置。
  17. 前記第２撮像セルの飽和電子数は、前記第１撮像セルの飽和電子数よりも大きく、
    前記第１信号処理回路の動作周波数は、前記第２信号処理回路の動作周波数よりも低い、請求項１〜１４のいずれか１項に記載の撮像装置。
  18. 前記第２撮像セルによって取得された画像から特定被写体を検出し、前記特定被写体の検出に応答して、前記第１撮像セルによって取得されたデータを用いるセンシングを開始する、請求項１６に記載の撮像装置。
  19. 前記第１撮像セルによって取得された画像から特定被写体を検出し、前記特定被写体の検出に応答して、前記第２撮像セルによって取得されたデータを用いるセンシングを開始する、請求項１７に記載の撮像装置。
JP2018004064A 2017-01-19 2018-01-15 撮像装置 Active JP6948649B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2017007736 2017-01-19
JP2017007736 2017-01-19

Publications (2)

Publication Number Publication Date
JP2018117347A true JP2018117347A (ja) 2018-07-26
JP6948649B2 JP6948649B2 (ja) 2021-10-13

Family

ID=62841180

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018004064A Active JP6948649B2 (ja) 2017-01-19 2018-01-15 撮像装置

Country Status (3)

Country Link
US (1) US11070752B2 (ja)
JP (1) JP6948649B2 (ja)
CN (1) CN108337409B (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021166584A1 (ja) * 2020-02-18 2021-08-26 ヌヴォトンテクノロジージャパン株式会社 固体撮像装置、及びそれを用いる撮像装置
WO2022102495A1 (ja) * 2020-11-13 2022-05-19 パナソニックＩｐマネジメント株式会社 撮像装置
WO2022153857A1 (ja) 2021-01-15 2022-07-21 パナソニックＩｐマネジメント株式会社 撮像装置

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6646824B2 (ja) 2016-01-22 2020-02-14 パナソニックＩｐマネジメント株式会社 撮像装置
EP3882973B1 (en) * 2018-11-13 2024-07-03 Sony Semiconductor Solutions Corporation Solid-state imaging device and electronic apparatus

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003051986A (ja) * 2001-05-28 2003-02-21 St Microelectronics Sa 低雑音ｃｍｏｓアクティブピクセル
JP2007214832A (ja) * 2006-02-09 2007-08-23 Sony Corp 固体撮像装置
JP2009272820A (ja) * 2008-05-02 2009-11-19 Konica Minolta Opto Inc 固体撮像装置
JP2013145905A (ja) * 2013-03-04 2013-07-25 Canon Inc 撮像装置及び撮像システム
WO2014002330A1 (ja) * 2012-06-27 2014-01-03 パナソニック株式会社 固体撮像装置
JP2016076921A (ja) * 2014-10-08 2016-05-12 パナソニックＩｐマネジメント株式会社 撮像装置およびその駆動方法
JP2016127593A (ja) * 2014-12-26 2016-07-11 パナソニックＩｐマネジメント株式会社 撮像装置

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4647975A (en) 1985-10-30 1987-03-03 Polaroid Corporation Exposure control system for an electronic imaging camera having increased dynamic range
JPH07115643A (ja) 1993-10-19 1995-05-02 Toyota Motor Corp 車載用撮像装置
US7551059B2 (en) * 2005-01-06 2009-06-23 Goodrich Corporation Hybrid infrared detector array and CMOS readout integrated circuit with improved dynamic range
JP4719531B2 (ja) 2005-08-22 2011-07-06 富士フイルム株式会社 光電変換素子及び撮像素子
GB2429864B (en) * 2005-09-01 2008-09-24 Micron Technology Inc Method and apparatus providing pixel array having automatic light control pixels and image capture pixels
CN101123670B (zh) * 2006-08-09 2012-07-25 东北大学 光学传感器和固体成像器件
JP2008099073A (ja) 2006-10-13 2008-04-24 Sony Corp 固体撮像装置および撮像装置
KR101338353B1 (ko) * 2007-05-30 2013-12-06 삼성전자주식회사 영상 촬상 장치 및 방법
JP2009060342A (ja) 2007-08-31 2009-03-19 Fujifilm Corp 撮像装置及びｃｃｄ型固体撮像素子の駆動方法
JP5215681B2 (ja) 2008-01-28 2013-06-19 キヤノン株式会社 撮像装置及び撮像システム
JP2011071481A (ja) * 2009-08-28 2011-04-07 Fujifilm Corp 固体撮像装置，固体撮像装置の製造方法，デジタルスチルカメラ，デジタルビデオカメラ，携帯電話，内視鏡
US8648948B2 (en) * 2009-09-30 2014-02-11 Infrared Newco, Inc. Imaging systems with multiple imaging pixel types and related methods
EP2362640B1 (en) 2010-02-15 2019-05-01 CSEM Centre Suisse d'Electronique et de Microtechnique SA - Recherche et Développement Compact low noise signal readout circuit and method for operating thereof
JP5025746B2 (ja) * 2010-03-19 2012-09-12 株式会社東芝 固体撮像装置
JP2011229120A (ja) * 2010-03-30 2011-11-10 Sony Corp 固体撮像装置、固体撮像装置の信号処理方法、及び、電子機器
JP5530277B2 (ja) 2010-07-09 2014-06-25 パナソニック株式会社 固体撮像装置およびその駆動方法
JP2013034045A (ja) 2011-08-01 2013-02-14 Sony Corp 固体撮像装置、撮像装置
JP5556823B2 (ja) * 2012-01-13 2014-07-23 株式会社ニコン 固体撮像装置および電子カメラ
JP2014230212A (ja) 2013-05-24 2014-12-08 キヤノン株式会社 光電変換装置及び撮像システム
KR102155480B1 (ko) * 2014-07-07 2020-09-14 삼성전자 주식회사 이미지 센서, 이를 포함하는 이미지 처리 시스템, 및 이를 포함하는 휴대용 전자 장치
WO2016019116A1 (en) * 2014-07-31 2016-02-04 Emanuele Mandelli Image sensors with electronic shutter
US9967501B2 (en) 2014-10-08 2018-05-08 Panasonic Intellectual Property Management Co., Ltd. Imaging device
CN105744183B (zh) 2014-12-26 2020-08-11 松下知识产权经营株式会社 摄像装置
US10264197B2 (en) * 2015-02-13 2019-04-16 Sony Semiconductor Solutions Corporation Imaging device, driving method, and electronic apparatus
JP6782431B2 (ja) 2016-01-22 2020-11-11 パナソニックＩｐマネジメント株式会社 撮像装置
US10998357B2 (en) * 2016-03-29 2021-05-04 Sony Corporation Solid-state imaging device having pixels with high and low sensitivity photoelectric conversion units, and electronic device including the same
JP6969539B2 (ja) * 2016-03-31 2021-11-24 ソニーグループ株式会社 固体撮像素子、固体撮像素子の駆動方法、及び、電子機器

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003051986A (ja) * 2001-05-28 2003-02-21 St Microelectronics Sa 低雑音ｃｍｏｓアクティブピクセル
JP2007214832A (ja) * 2006-02-09 2007-08-23 Sony Corp 固体撮像装置
JP2009272820A (ja) * 2008-05-02 2009-11-19 Konica Minolta Opto Inc 固体撮像装置
WO2014002330A1 (ja) * 2012-06-27 2014-01-03 パナソニック株式会社 固体撮像装置
JP2013145905A (ja) * 2013-03-04 2013-07-25 Canon Inc 撮像装置及び撮像システム
JP2016076921A (ja) * 2014-10-08 2016-05-12 パナソニックＩｐマネジメント株式会社 撮像装置およびその駆動方法
JP2016127593A (ja) * 2014-12-26 2016-07-11 パナソニックＩｐマネジメント株式会社 撮像装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021166584A1 (ja) * 2020-02-18 2021-08-26 ヌヴォトンテクノロジージャパン株式会社 固体撮像装置、及びそれを用いる撮像装置
WO2022102495A1 (ja) * 2020-11-13 2022-05-19 パナソニックＩｐマネジメント株式会社 撮像装置
WO2022153857A1 (ja) 2021-01-15 2022-07-21 パナソニックＩｐマネジメント株式会社 撮像装置

Also Published As

Publication number Publication date
US11070752B2 (en) 2021-07-20
JP6948649B2 (ja) 2021-10-13
CN108337409B (zh) 2021-06-22
US20180205896A1 (en) 2018-07-19
CN108337409A (zh) 2018-07-27

Similar Documents

Publication Publication Date Title
JP7349673B2 (ja) 撮像装置
JP7246009B2 (ja) 撮像装置
JP6948649B2 (ja) 撮像装置
US10021321B2 (en) Imaging device and imaging system
JP5358136B2 (ja) 固体撮像装置
US10141364B2 (en) Imaging device including unit pixel cell
JP2020188511A (ja) 撮像装置
US9456159B1 (en) Pixels with an active reset circuit in CMOS image sensors
JP2017005435A (ja) 撮像装置および信号処理回路
TW201519420A (zh) 紅外偵測器陣列之緩衝式直接注射像素
JP2008186894A (ja) 固体撮像素子
US11595599B2 (en) Imaging device
JP2012109888A (ja) 固体撮像装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200731

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20210413

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210525

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210721

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210824

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210907

R151 Written notification of patent or utility model registration

Ref document number: 6948649

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151