WO2021166584A1

WO2021166584A1 - 固体撮像装置、及びそれを用いる撮像装置

Info

Publication number: WO2021166584A1
Application number: PCT/JP2021/003103
Authority: WO
Inventors: 生熊　誠; 裕之網川; 阿部　豊
Original assignee: ヌヴォトンテクノロジージャパン株式会社
Priority date: 2020-02-18
Filing date: 2021-01-28
Publication date: 2021-08-26
Also published as: EP4109889A1; EP4109889A4; JPWO2021166584A1; US20220367557A1; CN115066887A

Abstract

固体撮像装置は、画素回路（３）と、負帰還回路（２１）とを備え、画素回路（３）は、フォトダイオード（ＰＤ）と、フォトダイオード（ＰＤ）で発生した信号電荷を保持する電荷蓄積部（ＦＤ０）と、電荷蓄積部（ＦＤ０）の信号電荷に対応する画素信号を出力する増幅トランジスタ（ＳＦ）と、電荷蓄積部（ＦＤ０）をリセットする第１のリセットトランジスタ（ＲＳ）と、信号電荷を保持するための第１の蓄積容量素子（Ｃ１）と、電荷蓄積部（ＦＤ０）と第１の蓄積容量素子（Ｃ１）との接続を制御する第１のトランジスタ（ＧＣ１）とを備え、負帰還回路（２１）は、増幅トランジスタ（ＳＦ）のリセット出力に応じた帰還信号を第１のリセットトランジスタ（ＲＳ）を介して電荷蓄積部（ＦＤ０）に負帰還する。

Description

固体撮像装置、及びそれを用いる撮像装置

　本発明は、固体撮像装置、及びそれを用いる撮像装置に関する。

　特許文献１は、リセットノイズを低減する負帰還回路を開示している。

米国特許第６７７７６６０号明細書

　しかしながら、従来技術によれば、ダイナミックレンジを拡大し、かつ、ＳＮを改善することが困難であるという問題がある。

　そこで、本開示では、ダイナミックレンジの拡大とＳＮ改善とを両立する固体撮像装置および撮像装置を提供する。

　上記課題を解決するため本開示にける固体撮像装置は、画素回路と、負帰還回路とを備え、前記画素回路は、フォトダイオードと、電荷蓄積部と、前記フォトダイオードで発生した信号電荷を前記電荷蓄積部に転送する転送トランジスタと、前記電荷蓄積部の信号電荷に対応する画素信号を出力する増幅トランジスタと、前記電荷蓄積部をリセットする第１のリセットトランジスタと、第１の蓄積容量素子と、前記電荷蓄積部と前記第１の蓄積容量素子との接続を制御する第１のトランジスタとを備え、前記負帰還回路は、前記増幅トランジスタのリセット出力に応じた帰還信号を前記第１のリセットトランジスタを介して前記電荷蓄積部（ＦＤ０）に負帰還する。転送Ｔｒ、および、フォトダイオード（ＰＤ）と蓄積容量素子Ｃの間にスイッチ素子を備え、低照度では第１の蓄積容量素子をＯＦＦ状態とすることによりＣＤＳ（相関二重サンプリング）によって低照度画質を改善し、高照度では第１の蓄積容量素子をＯＮ状態とすることにより高照度画質を改善しつつ、負帰還回路によってリセットノイズを低減することができる。

　本開示の固体撮像装置および撮像装置によれば、ダイナミックレンジの拡大とＳＮ改善とを両立することが可能になる。

図１Ａは、本開示の一態様における固体撮像装置の主要部の第１構成例を示す図である。図１Ｂは、本開示の一態様における固体撮像装置の主要部の第２構成例を示す図である。図１Ｃは、本開示の一態様における固体撮像装置の主要部の第３構成例を示す図である。図２は、実施の形態１Ａに係る固体撮像装置の構成例を示すブロック図である。図３は、画素アレイ部内の複数の領域を示す図である。図４は、画素アレイ部内の複数の領域を示す図である。図５は、実施の形態１Ａに係る画素回路と負帰還回路とを含む要部の回路例を示す図である。図６Ａは、実施の形態１Ａにおける固体撮像装置を積層裏面照射型イメージセンサとしての構成した例を示す図である。図６Ｂは、実施の形態１Ａにおける固体撮像装置を積層裏面照射型イメージセンサとしての構成した例を示す図である。図６Ｃは、実施の形態１Ａにおける固体撮像装置を積層裏面照射型イメージセンサとしての構成した例を示す図である。図６Ｄは、実施の形態１Ａにおける固体撮像装置を積層裏面照射型イメージセンサとしての構成した例を示す図である。図７は、実施の形態１ＡにおけるＨＣＧ読み出し動作による固体撮像装置のｎ回の露光動作を示すタイムチャートである。図８は、実施の形態１ＡにおけるＬＣＧ読み出し動作のタイミング例を示す図である。図９は、ＬＣＧ読み出し動作におけるＣＤＳの読み出し順序を示す図である。図１０Ａは、スロープ信号の波形を示す図である。図１０Ｂは、スロープ期間とリセットノイズレベルとの関係を示す図である。図１１は、フォトダイオードと蓄積容量素子の電荷の蓄積に関するタイミングを示す図である。図１２Ａは、リセットノイズのばらつき算出単位となる水平走査行を示す図である。図１２Ｂは、水平走査行単位のリセットノイズのばらつき（標準偏差）を示す図である。図１３は、スロープ信号を生成する処理例を示すフローチャートである。図１４は、スロープ信号を生成する他の処理例を示すフローチャートである。図１５は、スロープ信号を生成するさらに他の処理例を示すフローチャートである。図１６は、ＷＤＲの画素内での実施方法の概要を示す図である。図１７は、低照度フレーム用のＨＣＧ読み出し動作と、高照度フレーム用のＬＣＧ読み出し動作とにおける、ＦＤ電位を表す図である。図１８Ａは、比較例として、負帰還回路を備えない場合のＬＣＧ読み出しにおける被写体照度とゲイン（ＳＮ比）との関係を示す図である。図１８Ｂは、実施の形態１Ａに係るＨＣＧ読み出しにおける被写体照度とゲイン（ＳＮ比）との関係を示す図である。図１８Ｃは、比較例として、負帰還回路を備えない場合のＨＣＧ読み出しにおける被写体照度とゲイン（ＳＮ比）との関係を示す図である。図１８Ｄは、実施の形態１Ａに係るＨＣＧ読み出しにおける被写体照度とゲイン（ＳＮ比）との関係を示す図である。図１９は、フォトダイオードと蓄積容量素子の電荷の蓄積に関するタイミングを示す図である。図２０Ａは、蓄積容量素子を接続している状態（つまりＬＣＧ読み出し動作）での読出しタイミング例を示す図である。図２０Ｂは、図２０ＡのＬＣＧ読み出し動作におけるリセット成分と信号成分の読み出し順序を示す図である。図２１は、実施の形態２Ａに係る画素回路と負帰還回路とを含む要部の回路例を示す図である。図２２は、実施の形態２Ａに係る蓄積容量素子を接続している状態でのＬＣＧ読出し動作のタイミング例を示す図である。図２３は、実施の形態２Ｂに係る蓄積容量素子を接続している状態での読出しタイミング例を示す図である。図２４は、実施の形態３Ａに係る画素回路と負帰還回路とを含む要部の回路例を示す図である。図２５は、実施の形態３Ａに係る蓄積容量素子を接続している状態でのＬＣＧ読出し動作のタイミング例を示す図である。図２６は、実施の形態３Ｂに係る蓄積容量素子を接続している状態でのＬＣＧ読出し動作のタイミング例を示す図である。図２７は、実施の形態４に係る画素回路と負帰還回路とを含む要部の回路例を示す図である。図２８Ａは、実施の形態４での１フレームの読出し順を示すタイムチャートである。図２８Ｂは、図２８ＡのＨＣＧ読み出しおよびＬＣＧ読み出しにおけるリセット成分と信号成分の読み出し順序を示す図である。図２９は、２フレームを用いたＷＤＲ合成をする信号処理部の構成例を示す図である。図３０Ａは、比較例として、負帰還回路を備えない場合のＬＣＧ読み出しにおける被写体照度とゲイン（ＳＮ比）との関係を示す図である。図３０Ｂは、比較例として、負帰還回路を備えない場合のＬＣＧ読み出しにおける被写体照度とゲイン（ＳＮ比）との関係を示す図である。図３０Ｃは、実施の形態４に係るＬＣＧ読み出しにおける被写体照度とゲイン（ＳＮ比）との関係を示す図である。図３０Ｄは、実施の形態４に係るＬＣＧ読み出しにおける被写体照度とゲイン（ＳＮ比）との関係を示す図である。図３１Ａは、比較例として、負帰還回路を備えない場合のＬＣＧ読み出しにおける被写体照度と信号出力レベル（ＬＳＢ）との関係を示す図である。図３１Ｂは、比較例として、負帰還回路を備えない場合のＬＣＧ読み出しにおける被写体照度と信号出力レベル（ＬＳＢ）との関係を示す図である。図３１Ｃは、実施の形態４に係るＬＣＧ読み出しにおける被写体照度と信号出力レベル（ＬＳＢ）との関係を示す図である。図３１Ｄは、実施の形態４に係るＬＣＧ読み出しにおける被写体照度と信号出力レベル（ＬＳＢ）との関係を示す図である。図３２は、実施の形態５に係る画素回路と負帰還回路とを含む要部の回路例を示す図である。図３３Ａは、実施の形態５での１フレームの読出し順を示すタイムチャートである。図３３Ｂは、図３３ＡのＨＣＧ読み出しおよびＬＣＧ読み出しにおけるリセット成分と信号成分の読み出し順序を示す図である。図３４Ａは、実施の形態６に係る画素回路と負帰還回路とを含む要部の回路例を示す図である。図３４Ｂは、３フレームを用いたＷＤＲ合成をする信号処理部の構成例を示す図である。図３５Ａは、実施の形態６での１フレームの読出し順を示すタイムチャートである。図３５Ｂは、図３５ＡのＨＣＧ読み出し、ＭＣＧ読み出しおよびＬＣＧ読み出しにおけるリセット成分と信号成分の読み出し順序を示す図である。図３６は、フォトダイオードと２つの蓄積容量素子との電荷の蓄積に関するタイミングの一例を示す図である。図３７は、ＷＤＲの画素内での合成方法の概要を示す説明図である。図３８は、図３７のＨＣＧ読み出し、ＭＣＧ読み出しおよびＬＣＧ読み出しにおけるＦＤ電位を示す図である。図３９Ａは、比較例として、負帰還回路を備えない場合のＬＣＧ読み出しにおける被写体照度とゲイン（ＳＮ比）との関係を示す図である。図３９Ｂは、比較例として、負帰還回路を備えない場合のＬＣＧ読み出しにおける被写体照度とゲイン（ＳＮ比）との関係を示す図である。図３９Ｃは、実施の形態６に係るＬＣＧ読み出しにおける被写体照度とゲイン（ＳＮ比）との関係を示す図である。図３９Ｄは、実施の形態６に係るＬＣＧ読み出しにおける被写体照度とゲイン（ＳＮ比）との関係を示す図である。図４０は、実施の形態７に係る画素回路と負帰還回路とを含む要部の回路例を示す図である。図４１Ａは、実施の形態７での１フレームの読出し順を示すタイムチャートである。図４１Ｂは、図４１ＡのＨＣＧ読み出し、ＭＣＧ読み出しおよびＬＣＧ読み出しにおけるリセット成分と信号成分の読み出し順序を示す図である。図４２は、実施の形態８に係る画素回路と負帰還回路とを含む要部の回路例を示す図である。図４３Ａは、実施の形態８での１フレームの読出し順を示すタイムチャートである。図４３Ｂは、図４３ＡのＨＣＧ読み出し、ＭＣＧ読み出しおよびＬＣＧ読み出しにおけるリセット成分と信号成分の読み出し順序を示す図である。図４４は、フォトダイオードと２つの蓄積容量素子との電荷の蓄積に関するタイミングの一例を示す図である。図４５は、実施の形態９に係る画素回路と負帰還回路とを含む要部の回路例を示す図である。図４６Ａは、実施の形態９での１フレームの読出し順を示すタイムチャートである。図４６Ｂは、図４６ＡのＨＣＧ読み出し、ＭＣＧ読み出しおよびＬＣＧ読み出しにおけるリセット成分と信号成分の読み出し順序を示す図である。図４７は、実施の形態１０に係る撮像装置の構成例を示すブロック図である。図４８は、施の形態１０に係る撮像装置の他の構成例を示すブロック図である。図４９は、実施の形態１０に係る撮像装置の自動車への搭載例を示す図である。図５０は、実施の形態１０に係る図４９の搭載例における撮像範囲の一例を示す図である。図５１Ａは、特許文献１における、フォトダイオードに直接接続されているＦＤ容量が小さいときの、被写体照度とＳＮの関係を示す図である。図５１Ｂは、図５１ＡよりもＦＤ容量が大きいときの、被写体照度とＳＮの関係を示す図である。

　（本開示の基礎となった知見）
　本発明者らは、背景技術の欄に記載した固体撮像装置に関し、以下の課題が生じることを見出した。

　特許文献１に開示された固体撮像装置は、フォトダイオードで生じた信号電荷をそのまま浮遊拡散層（以下ＦＤ容量と呼ぶ）に蓄積し、ソースフォロア回路から出力されたリセットレベルを、フィードバックアンプとフィードバックラインを介して、リセットトランジスタＲＳに入力するフィードバック回路により、リセットノイズを低減する。

　図５１Ａは、特許文献１における、フォトダイオードに直接接続されているＦＤ容量が小さいときの、被写体照度とＳＮ（Ｓｉｇｎａｌ　ｔｏ　Ｎｏｉｓｅ　ｒａｔｉｏ）の関係を示す図である。横軸は被写体照度を示し、縦軸はＳＮを示す。ｍｉｎは撮像可能な最低被写体照度を示し、ｍａｘは最大被写体照度を示す。ＦＤ容量を小さくすれば、最低被写体照度は良くなる（低くなる）が、最大被写体照度は悪くなる（低くなる）ことがわかる（課題１）。

　図５１Ｂは、逆に、ＦＤ容量が大きいときの、被写体照度とＳＮの関係を示す図である。ＦＤ容量を大きくすれば、最低被写体照度は悪くなる（高くなる）が、最大被写体照度は良くなる（高くなる）ことがわかる（課題２）。

　ＦＤ容量を大きくしても小さくしてもダイナミックレンジを大きく拡大することはできない。

　また、ＦＤ容量を実質的に拡大または可変にするためにＦＤ容量に他の容量素子を追加可能にする構成が考えられるが、容量素子を追加すれば、リセットノイズが生じやすいという別の問題が生じる（課題３）。

　（本開示の一態様における固体撮像装置の概要）
　本開示の一態様における固体撮像装置は、フォトダイオードから溢れた信号電荷を保持するために、オーバーフローゲートとしてのスイッチ素子と蓄積容量素子とを１組とした蓄積回路を、直列に多段（ｍ≧１）で構成したオーバーフロー信号電荷用の蓄積回路群を設けている。ここで、フォトダイオードＰＤに対して、横方向に直列に上記蓄積回路群が並んだ構成と、縦方向に直列に上記蓄積回路群が並んだ構成とがある。

　露光期間中に、ｍ＝１の場合はフォトダイオードＰＤから溢れた電荷を、蓄積回路の蓄積容量素子で受ける。ｍ＞２の場合は、さらにこの蓄積容量素子から溢れた電荷を、後段の蓄積回路内の蓄積容量素子で受けるように構成される。　

　また、蓄積回路内の蓄積容量素子は信号電荷を完全転送できないため、信号のシャッター時とリセット時においてリセットノイズを発生する。ここでリセットノイズとはｋＴＣノイズを示している。ノイズレベルは電荷量では√（ｋＴＣ）（Ｃ）、または、√（ｋＴＣ）／ｅ（ｅｌｅ）、電圧では√（ｋＴ／Ｃ）（Ｖ）で表わされる。このようなリセットノイズを抑制するために、本開示の一態様における固体撮像装置は、さらに、リセット信号を負帰還する負帰還回路を有している。

　つづいて、本開示の一態様における固体撮像装置の概要について、図１Ａ～図１Ｃに示す３つの構成例を説明する。

　［０．１　固体撮像装置の第１構成例］
　まず、第１の構成例について説明する。第１の構成例は、上記の蓄積回路を縦方向に２段(ｍ＝２)接続した構成を示す。

　図１Ａは、本開示の一態様における固体撮像装置１００の主要部の第１構成例を示す図である。

　図１Ａにおける固体撮像装置１００は、画素回路３と、負帰還回路２１とを備える。

　同図では、行列状に配置された複数の画素回路３の１つを図示してある。画素回路３は、フォトダイオードＰＤ、転送トランジスタＴＧ、電荷蓄積部ＦＤ０、転送トランジスタＴＧ、増幅トランジスタＳＦ、リセットトランジスタＲＳ、第１の蓄積容量素子Ｃ１、第１のトランジスタＧＣ１、第２の蓄積容量素子Ｃ２、第２のトランジスタＧＣ２、および選択トランジスタＳＥＬを備える。

　フォトダイオードＰＤは、入射光を信号電荷に変換する光電変換素子である。露光時にフォトダイオードＰＤを溢れた信号電荷は、同図の点線の矢線のように、第１の蓄積容量素子Ｃ１に伝送され保持される。さらに第１の蓄積容量素子Ｃ１で溢れた信号電荷は、第２の蓄積容量素子Ｃ２に伝送され保持される。

　電荷蓄積部ＦＤ０は、例えば浮遊拡散層として形成され、フォトダイオードＰＤで発生した信号電荷を保持する。同図では、電荷蓄積部ＦＤ０の容量、または容量素子としての電荷蓄積部ＦＤ０をＣ０とする。

　増幅トランジスタＳＦは、電荷蓄積部ＦＤ０の信号電荷に対応する画素信号を、選択トランジスタＳＥＬを介して垂直信号線１９に出力する。

　リセットトランジスタＲＳは、電荷蓄積部ＦＤ０をリセットする。具体的には、リセットトランジスタＲＳは、第１のトランジスタＧＣ１および第２のトランジスタＧＣ２の制御によって、３通りのリセットが可能である。すなわち、リセットトランジスタＲＳは、(ｉ)浮遊拡散層ＦＤ０、第１の蓄積容量素子Ｃ１および第２の蓄積容量素子Ｃ２のリセット、（ｉｉ）第１の蓄積容量素子Ｃ１および第２の蓄積容量素子Ｃ２のリセット、（ｉｉｉ）第２の蓄積容量素子Ｃ２のリセットが可能である。

　第１の蓄積容量素子Ｃ１は、フォトダイオードＰＤから溢れた信号電荷を保持する。例えば、第１の蓄積容量素子Ｃ１は、露光時に、フォトダイオードＰＤから溢れた信号電荷を、転送トランジスタＴＧおよび第１のトランジスタＧＣ１を介して蓄積する。

　第１のトランジスタＧＣ１は、電荷蓄積部ＦＤ０と第１の蓄積容量素子Ｃ１との接続を制御するトランジスタである。第１のトランジスタＧＣ１は、スイッチ素子としてオン状態およびオフ状態をとる。さらに、転送トランジスタＴＧおよび第１のトランジスタＧＣ１のゲート電圧は、露光時に、完全なオフ状態でなくてもよく、フォトダイオードＰＤから溢れた信号電荷を、転送トランジスタＴＧから電荷蓄積部ＦＤ０および第１のトランジスタＧＣ１を介して第１の蓄積容量素子Ｃ１に伝送可能なように設定される。

　第２の蓄積容量素子Ｃ２は、第１の蓄積容量素子Ｃ１から溢れた信号電荷を保持する。例えば、第２の蓄積容量素子Ｃ２は、第１の蓄積容量素子Ｃ１から溢れた信号電荷を、第２のトランジスタＧＣ２を介して蓄積する。

　第２のトランジスタＧＣ２は、第１の蓄積容量素子Ｃ１と第２の蓄積容量素子Ｃ２との接続を制御するゲイン制御用のトランジスタである。第２のトランジスタＧＣ２は、スイッチ素子としてオン状態およびオフ状態をとる。さらに、第２のトランジスタＧＣ２のゲート電圧は、露光時に、完全なオフ状態でなくてもよく、第１の蓄積容量素子Ｃ１から溢れた信号電荷を、第２のトランジスタＧＣ２を介して第２の蓄積容量素子Ｃ２に伝送可能なように設定される。

　選択トランジスタＳＥＬは、増幅トランジスタＳＦから垂直信号線１９への画素信号を出力するかしないかを選択するスイッチ素子である。画素信号には、リセットレベルと、信号レベルの少なくとも２種類ある。

　負帰還回路２１は、画素回路３の列毎に１つ設けられる。あるいは、画素回路３毎に設けられる。負帰還回路２１は、垂直信号線１９から増幅トランジスタＳＦのリセット出力に応じた帰還信号を、フィードバックライン２０から第１のリセットトランジスタＲＳを介して電荷蓄積部ＦＤ０に負帰還する。具体的には、負帰還回路２１は、フィードバックアンプＦＡを有する。フィードバックアンプＦＡのマイナス入力端子には、増幅トランジスタＳＦのリセット出力が垂直信号線１９を介して入力される。フィードバックアンプＦＡのプラス入力端子には、リセットレベルの基準となる基準電圧ＶＲＥＦが入力される。フィードバックアンプＦＡの出力端子は、基準電圧ＶＲＥＦとリセット出力との差分を、フィードバックライン２０を介して第１のリセットトランジスタＲＳを介して電荷蓄積部ＦＤ０に負帰還する。

　図１Ａに示す固体撮像装置１００の第１構成例では、フォトダイオードＰＤから溢れた信号電荷を保持するために、スイッチ素子と蓄積容量素子を１組とし、直列に多段（ｍ≧１）で構成したオーバーフロー用の蓄積回路群を設けている。図１Ａではｍ＝２の例である。第１段目の蓄積回路は、第１のトランジスタＧＣ１と第１の蓄積容量素子Ｃ１との組である。第２段目の蓄積回路は、第２のトランジスタＧＣ２と第２の蓄積容量素子Ｃ２との組である。なお、転送トランジスタＴＧと電荷蓄積部ＦＤ０との組は、第０段目の蓄積回路とみなしてもよい。蓄積回路群は、リセットノイズの発生源となるが、負帰還回路２１によりリセットされる。これにより、リセットノイズを抑制することができる。

　このように構成により、ダイナミックレンジの拡大とＳＮ改善とを両立することが可能になる。

　［０．２　固体撮像装置の第２構成例］
　次に、第２の構成例について説明する。第２の構成例は、上記の蓄積回路を横方向に２段(ｍ＝２)接続した構成を示す。

　図１Ｂは、本開示の一態様における固体撮像装置１００の主要部の第２構成例を示す図である。図１Ｂの第２の構成例は、図１Ａの第１の構成例と比較して、画素回路３内部の回路構成が異なっている。以下では、異なる点を中心に説明する。

　画素回路３は、図１Ａと比べて、第１の蓄積容量素子Ｃ１、第１のトランジスタＧＣ１、第２の蓄積容量素子Ｃ２、および第２のトランジスタＧＣ２の代わりに、第１の蓄積容量素子Ｃ３、第１のトランジスタＧＣ、第２の蓄積容量素子Ｃ４、および第２のトランジスタＴＧＣが追加された点とが異なっている。

　露光時にフォトダイオードＰＤを溢れた信号電荷は、同図の点線の矢線のように、第２の蓄積容量素子Ｃ４に伝送され保持される。ここで、フォトダイオードＰＤと第２の蓄積容量素子Ｃ４の間には、オーバーフロー素子ＯＦはないが、ポテンシャル構造により、電荷が本経路で伝送されるようになっている。

　リセットトランジスタＲＳは、第１のトランジスタＧＣおよび第２のトランジスタＴＧＣの制御によって、３通りのリセットが可能である。すなわち、リセットトランジスタＲＳは、(ｉ)浮遊拡散層ＦＤ０、第１の蓄積容量素子Ｃ３および第２の蓄積容量素子Ｃ４のリセット、（ｉｉ）第１の蓄積容量素子Ｃ３および第２の蓄積容量素子Ｃ４のリセット、（ｉｉｉ）第１の蓄積容量素子Ｃ３のリセットが可能である。

　第１の蓄積容量素子Ｃ３には、転送トランジスタＴＧがオン状態において電荷蓄積部ＦＤ０で溢れた電荷が、同図の点線の矢線のように、伝送され保持される。

　第１のトランジスタＧＣは、電荷蓄積部ＦＤ０と第１の蓄積容量素子Ｃ３との接続を制御するトランジスタである。第１のトランジスタＧＣは、スイッチ素子としてオン状態およびオフ状態をとる。

　露光時にフォトダイオードＰＤを溢れた信号電荷は、同図の点線の矢線のように、第２の蓄積容量素子Ｃ４に伝送され保持される。

　第２のトランジスタＴＧＣは、第１の蓄積容量素子Ｃ３と第２の蓄積容量素子Ｃ４との接続を制御するゲイン制御用のトランジスタである。第２のトランジスタＴＧＣは、スイッチ素子としてオン状態およびオフ状態をとる。

　図１Ｂに示す固体撮像装置１００の第２構成例では、フォトダイオードＰＤから溢れた信号電荷を保持するために、スイッチ素子と蓄積容量素子を１組とし、直列に多段（ｍ≧１）で構成したオーバーフロー用の蓄積回路群を設けている。図１Ｂではｍ＝２の例である。第１段目の蓄積回路は、第１のトランジスタＧＣと第１の蓄積容量素子Ｃ３との組である。第２段目の蓄積回路は、第２のトランジスタＴＧＣと第２の蓄積容量素子Ｃ４との組である。なお、転送トランジスタＴＧと電荷蓄積部ＦＤ０との組は、第０段目の蓄積回路とみなしてもよい。

　この第２の構成例により、ダイナミックレンジの拡大とＳＮ改善とを両立することが可能になる。

　［０．３　固体撮像装置の第３構成例］
　次に、第３の構成例について説明する。第３の構成例は、上記の蓄積回路を横方向に２段(ｍ＝２)接続した第２の構成例にオーバーフロー素子を追加した構成を示す。

　図１Ｃは、本開示の一態様における固体撮像装置１００の主要部の第３構成例を示す図である。図１Ｃの第３の構成例は、図１Ｂの第２の構成例と比較して、画素回路３に、オーバーフロー素子ＯＦを追加している点が異なっている。以下、異なる点を中心に説明する。

　オーバーフロー素子ＯＦは、フォトダイオードＰＤから溢れた信号電荷を、転送トランジスタＴＧを介して第２の蓄積容量素子Ｃ３に伝送させないで、オーバーフロー素子ＯＦを介して第１の蓄積容量素子Ｃ４に伝送させる。

　さらに、第１の蓄積容量素子Ｃ４を溢れた信号電荷は、第１のトランジスタＴＧＣを介して第２の蓄積容量素子Ｃ３に伝送される。

　図１Ｃの第３構成例は、点線の矢線が示すように、図１Ｂの第２構成例と比べて、フォトダイオードＰＤから溢れた信号電荷が流れる方向は同じである。第３構成例では、フォトダイオードＰＤから溢れた信号電荷が電荷蓄積部ＦＤ０を通過しないで蓄積容量Ｃ４に蓄積されるので、第１構成例よりも暗電流成分を低減することができる。また、第２構成例よりも、オーバーフロー素子ＯＦがあるために、オーバーフローのレベルを制御することが可能である。

　上記の第１～第３構成例では、低照度フレームを撮像動作、高照度フレームの撮像動作、低照度フレームと高照度フレームとを合成する撮像動作、低照度フレームと中照度フレームと高照度フレームとを合成する撮像動作などを実施する。

　ここで低照度フレームとは、例えば、ｍ段の蓄積回路を全てオフにした状態で撮像されるフレームをいい、低照度の環境下に適している。高照度フレームは、例えば、ｍ段の蓄積回路を全てオンにした状態で撮像されるフレームをいい、高照度の環境下に適している。中照度フレームは、例えば、ｍ段の蓄積回路の幾つかをオンにした状態で撮像されるフレームをいい、中照度の環境下に適している。なお、高照度、中照度、低照度は絶対的な照度の意味ではなく、相対的な関係を意味する。

　例えば、低照度フレームの撮像においては、ｍ段の蓄積回路ＯＦＦ状態で撮像することにより、フォトダイオードＰＤから電荷蓄積部ＦＤ０に完全転送された信号電荷をＣＤＳ（＝信号成分－リセット成分）によって読み出される。

　また、高照度フレームの撮像においては、各蓄積回路内のスイッチ素子の制御電圧に緩やかなスロープ信号を印加することによりＯＮ状態からＯＦＦ状態に移行させながら、フィードバックアンプＦＡを介した負帰還によって、蓄積容量素子のリセットノイズを低減することができる。さらに、フォトダイオードＰＤからの信号と蓄積容量素子からの信号をそれぞれ読み出して合成することも可能である。

　これによって、さらに、低照度領域において読み出した信号成分と高照度領域において読み出した信号成分とを対応付けて合成する、もしくは、照度に応じて適切なフレームを選択的に読出すことにより、ダイナミックレンジを拡大することが実現可能となる。

　このような方法によれば、低照度フレームの撮像においては、フォトダイオードＰＤから電荷蓄積部ＦＤ０に転送された信号電荷のみを使用することで、画素内ゲインつまり増幅トランジスタＳＦによる信号電荷を電圧に変換するゲインを高くでき、増幅トランジスタＳＦやアナログ回路で発生するノイズに対して、受光量に応じた電圧（画素信号）が大きくすることができる。つまり、暗い被写体に対しては、ＳＮ（ＳｉｇｎａｌｔｏＮｏｉｓｅｒａｔｉｏ）の高い高画質の画像の出力を可能にしている。

　一方、高照度フレームの撮像においては、ｍ段の蓄積回路を使用して、画素内ゲインを低くすることで、ダイナミックレンジを拡大し、高照度の受光を可能にしている。さらに、負帰還回路２１によりＳＮを改善することができる。つまり、明るい被写体に対しては、被写体に応じた階調を正確に再現して白とびのない画像の出力を可能にしている。

　そこで、本発明者らは、ダイナミックレンジ拡大とＳＮを改善する技術として、フォトダイオードＰＤに蓄積容量素子（Ｃ１、Ｃ２、Ｃ３、Ｃ４）を加えて、さらに、スイッチ素子（トランジスタ（ＧＣ１、ＧＣ２、ＧＣ）、蓄積電荷用転送素子（ＴＧＣ）を備える構成により、ダイナミックレンジ拡大とＳＮ改善を可能にした。さらには、通常は、信号レベルをあげるとＳＮが悪化するが、信号レベルをあげた場合でもＳＮの悪化を抑制するができる。

　さらに、ＷＤＲ（Ｗｉｄｅ　Ｄｙｎａｍｉｃ　Ｒａｎｇｅ）化用の低照度フレームと中照度フレームと高照度フレームの３フレームは完全同一タイミングで完全同一画素により生成可能であるから、偽色や着色やブレは発生しなくなることが可能になる。

　また、ローリングシャッター方式に加えてグローバルシャッター方式へも拡張できる。これにより、ＴＯＦ（Ｔｉｍｅ　Ｏｆ　Ｆｌｉｇｈｔ）方式の測距装置としても展開できる。

　また、ＷＤＲ化用のフレーム数は、蓄積回路の段数ｍに依存して、２枚や３枚から５枚へも拡張でき、ダイナミックレンジを拡大することができる。

　また、一般に、高飽和画素を使用することは、非常に困難であるが、本実施の形態により、フォトダイオードＰＤの少ない容量で、飽和レベルの拡大を図ることができる。蓄積回路内の蓄積容量の拡大には、容量端子間の電圧振幅の拡大、また限られた画素セル内で容量面積を拡大するために、固体撮像相違を構成する半導体チップの３次元化や複数レイヤー化を実施してもよい。

　例えば、蓄積回路内の蓄積容量素子は、画素を有する半導体チップに配置してもよいし、ロジック回路を有する半導体チップに配置してもよい。また、画素を有する半導体チップに配置した場合でも、蓄積容量素子はメタル層の最上位層で形成してもよいし、最下位層で形成してもよい。

　また、蓄積容量素子の配線とシリコン基板の接続するためのコンタクトまたはプラグ部は暗時特性（暗電流、ノイズ、固定ザラ）の発生源になり得る。また、画素チップとロジックチップはＴＳＶ接続部やハイブリッド接続部においても暗時特性（暗電流、ノイズ、固定ザラ）の発生源になる。

　これらノイズが、リセットノイズに重畳した場合には、負帰還回路２１によって低減することができ、負帰還回路２１がないときに比較して、より低ノイズを実現することができる。

　以上の概要で説明したように、本開示の一態様に係る固体撮像装置は、画素回路３と、負帰還回路２１とを備え、画素回路３は、フォトダイオードＰＤと、電荷蓄積部ＦＤ０と、フォトダイオードＰＤで発生した信号電荷を電荷蓄積部ＦＤ０に転送する転送トランジスタＴＧと、電荷蓄積部ＦＤ０の信号電荷に対応する画素信号を出力する増幅トランジスタＳＦと、電荷蓄積部ＦＤ０をリセットする第１のリセットトランジスタＲＳと、第１の蓄積容量素子Ｃ１／Ｃ４と、電荷蓄積部ＦＤ０と第１の蓄積容量素子Ｃ１／Ｃ４との接続を制御する第１のトランジスタＧＣ１／ＴＧＣとを備え、負帰還回路２１は、増幅トランジスタＳＦのリセット出力に応じた帰還信号を第１のリセットトランジスタＲＳを介して電荷蓄積部ＦＤ０に負帰還する。

　これによれば、第１の蓄積容量素子Ｃ１またはＣ４および第１のトランジスタＧＣ１／ＴＧＣによる飽和信号電荷量の拡大および切り替えによってダイナミックレンジを拡大することができる。加えて、負帰還回路２１によって電荷蓄積部ＦＤ０および第１の蓄積容量素子Ｃ１またはＣ４のリセットレベルにリセットできるので、リセット時のｋＴＣノイズを抑制することができ、画質を改善することができる。

　ここで、転送トランジスタＴＧおよび第１のトランジスタＧＣ１／ＴＧＣのゲート電圧は、露光時に、フォトダイオードＰＤから溢れた信号電荷を第１の蓄積容量素子Ｃ１／Ｃ４に伝送可能なように設定されてもよい。

　これによれば、溢れた信号電荷を利用して、低照度用の画素信号と、高照度用の画素信号とを生成することが可能であり、容易にダイナミックレンジを拡大することができる。

　ここで、第１のトランジスタＧＣ１は、第１のリセットトランジスタＲＳと電荷蓄積部ＦＤ０との間に、第１のリセットトランジスタＲＳと直列に接続され、第１の蓄積容量素子Ｃ１は、第１のリセットトランジスタＲＳと第１のトランジスタＧＣ１との接続点に接続されてもよい。

　これによれば、図１Ａの第１構成例で示した蓄積回路を縦方向に少なくとも１段備える構成とすることができる。例えば、低照度フレーム用の画素信号と、高照度フレーム用の画素信号とを選択的に、あるいは、同時に生成することが可能になる。

　ここで、第１のトランジスタＴＧＣは、第１のリセットトランジスタＲＳおよび電荷蓄積部ＦＤ０との接続点と、第１の蓄積容量素子Ｃ４とを接続してもよい。

　これによれば、図１Ｃの第２構成例で示した蓄積回路を横方向に少なくとも１段備える構成とすることができる。例えば、低照度フレーム用の画素信号と、高照度フレーム用の画素信号とを選択的に、あるいは、同時に生成することが可能になる。

　ここで、固体撮像装置は、さらに、フォトダイオードＰＤで溢れた信号電荷を第１の蓄積容量素子Ｃ４に伝送するオーバーフロー素子ＯＦを備えてもよい。

　これによれば、図１Ｃの第３構成例で示した蓄積回路を横方向に少なくとも１段備え、かつ、オーバーフロー素子ＯＦを備える構成とすることができる。例えば、溢れた信号電荷は、電荷蓄積部ＦＤ０を通らずに第１の蓄積容量素子に伝送可能なので、暗電流等によるノイズを抑制することができる。

　ここで、固体撮像装置は、さらに、第１のリセットトランジスタＲＳと第１のトランジスタＧＣ１との間に直列に挿入された第２のトランジスタＧＣ２と、第１のリセットトランジスタＲＳと第２のトランジスタＧＣ２との接続点に接続され、第１のトランジスタＧＣ１および第２のトランジスタＧＣ２を介して電荷蓄積部ＦＤ０に接続される第２の蓄積容量素子Ｃ２とを備えてもよい。

　これによれば、図１Ａの第１構成例で示した蓄積回路を縦方向に少なくとも２段備える構成とすることができる。例えば、低照度フレーム用の画素信号と、中照度フレーム用の画素信号と、高照度フレーム用の画素信号とを選択的に、あるいは、同時に生成することが可能になる。また、低照度用フレームと中照度フレームとを合成して、ダイナミックレンジを拡大することもできる。

　ここで、固体撮像装置は、さらに、第１のリセットトランジスタＲＳと第１のトランジスタＴＧＣとの接続点と、電荷蓄積部ＦＤ０との間に挿入された第２のトランジスタＧＣと、第１のリセットトランジスタＲＳと第１のトランジスタＴＧＣとの接続点に接続された第２の蓄積容量素子Ｃ３とを備えてもよい。

　これによれば、図１Ｂ、図１Ｃの第２、第３構成例で示した蓄積回路を横方向に少なくとも２段備える構成とすることができる。例えば、低照度フレーム用の画素信号と、中照度フレーム用の画素信号と、高照度フレーム用の画素信号とを選択的に、あるいは、同時に生成することが可能になる。また、低照度用フレームと中照度フレームとを合成して、ダイナミックレンジを拡大することもできる。

　ここで、固体撮像装置は、複数の画素回路３と、複数の画素回路３に対して同時露光を駆動する駆動部と、複数の画素回路３を走査することにより画素信号を読み出す制御回路とを備えてもよい。

　これによれば、全画素を同時露光するグローバルシャッターを可能にし、ダイナミックレンジを拡大し、かつ、リセット時のｋＴＣノイズを抑制することができ、画質を改善することができる。

　ここで、固体撮像装置は、画素回路３から、第１フレームを構成するための第１画素信号と、第１フレームよりも高い照度用の第２フレームを構成するための第２画素信号とを読み出す制御回路を備え、第１画素信号は、フォトダイオードＰＤから電荷蓄積部ＦＤ０に転送された信号電荷に対応し、第２画素信号は、フォトダイオードＰＤから電荷蓄積部ＦＤ０および第１の蓄積容量素子Ｃ１に転送および混合された信号電荷に対応し、第１画素信号および第２画素信号は、１つの画素回路３のフォトダイオードＰＤで同じ露光期間に発生した信号電荷に基づいていてもよい。

　これによれば、１フレーム期間内に、低照度用の第１フレームと、高照度用の第２フレームとを同時に生成することができ、ダイナミックレンジを拡大し、かつ、リセット時のｋＴＣノイズを抑制することができる。

　ここで、固体撮像装置は、画素回路３から、第１フレームを構成するための第１画素信号と、第１フレームよりも高い照度用の第２フレームを構成するための第２画素信号と、第２フレームよりも高い照度用の第３フレームを構成するための第３画素信号とを読み出す制御回路を備え、第１画素信号は、フォトダイオードＰＤから電荷蓄積部ＦＤ０に転送された信号電荷に対応し、第２画素信号は、フォトダイオードＰＤから電荷蓄積部ＦＤ０および第１の蓄積容量素子Ｃ１に転送および混合された信号電荷に対応し、第３画素信号は、フォトダイオードＰＤから電荷蓄積部ＦＤ０、第１の蓄積容量素子Ｃ１および第２の蓄積容量素子Ｃ２に転送および混合された信号電荷に対応し、第１画素信号、第２画素信号および第３画素信号は、１つの画素回路３のフォトダイオードＰＤで同じ露光期間に発生した信号電荷に基づいていてもよい。

　これによれば、１フレーム期間内に、低照度用の第１フレームと、中照度用の第２フレームと、高照度用の第３フレームとを同時露光して生成することができ、ダイナミックレンジをさらに拡大し、かつ、リセット時のノイズを抑制することができる。

　ここで、固体撮像装置は、画素回路３から、第１フレームを構成する第１画素信号と、第１フレームよりも高い照度用の第２フレームを構成する第２画素信号と、第２フレームよりも高い照度用の第３フレームを構成する第３画素信号とを読み出す制御回路を備え、第１画素信号は、フォトダイオードＰＤから電荷蓄積部ＦＤ０に転送された信号電荷に対応し、第２画素信号は、フォトダイオードＰＤから電荷蓄積部ＦＤ０および第１の蓄積容量素子Ｃ１に転送および混合された信号電荷に対応し、第３画素信号は、フォトダイオードＰＤから電荷蓄積部ＦＤ０、第１の蓄積容量素子Ｃ１および第２の蓄積容量素子Ｃ２に転送および混合された信号電荷に対応し、第１画素信号、第２画素信号および第３画素信号は、１つの画素回路３のフォトダイオードＰＤで異なる露光期間に発生した信号電荷に基づいていてもよい。

　これによれば、１フレーム期間内に、低照度用の第１フレームと、中照度用の第２フレームと、高照度用の第３フレームとを異なるタイミングで露光して生成することができ、ダイナミックレンジをさらに拡大し、かつ、リセット時のｋＴＣノイズを抑制することができる。

　ここで、第１のリセットトランジスタＲＳおよび第１のトランジスタのうち少なくとも第１のリセットトランジスタＲＳに入力される制御信号は、オン状態からオフ状態に徐々に移行させるスロープ状の電圧波形を有していてもよい。

　これによれば、負帰還回路２１によりリセットにより、リセットノイズの発生をさらに抑制することができる。

　ここで、固体撮像装置は、さらに、複数の画素回路３のうちの所定の領域に属する画素回路３を対象に、リセットノイズレベルを測定する測定部と、測定結果に基づいてリセットノイズレベルのばらつきを小さくするようにスロープ状の電圧波形の傾きを決定する決定部と、を備えてもよい。

　これによれば、固体撮像装置の特性に応じて、リセットノイズレベルを抑制することができる。

　ここで、測定部は、所定の領域に属する画素回路の行毎に、電圧波形の傾きを変化させながらリセットレベルを測定し、決定部は、所定の領域に属する画素回路の行毎のばらつきに基づいて電圧波形の最適な傾きを決定してもよい。

　これによれば、固体撮像装置の特性が変化しても、リセットノイズレベルを適切に抑制することができる。

　ここで、固体撮像装置は、行列状に配置された複数の画素回路３の列毎に、または、画素回路３毎に負帰還回路２１を備え、負帰還回路２１は、対応する列に属する画素回路３の第１のリセットトランジスタＲＳに、または、対応する画素回路３の第１のリセットトランジスタＲＳに帰還信号を出力する第１フィードバックアンプを備えていてもよい。

　これによれば、負帰還回路２１は、画素回路３の列毎に、または、画素回路３毎に備えることができる。

　ここで、負帰還回路２１は、列毎に備えられ、画素回路(３)は、さらに、電荷蓄積部ＦＤ０をリセットする第２のリセットトランジスタＲＳ２を備え、負帰還回路２１は、さらに、対応する列に属する画素回路３の第２のリセットトランジスタＲＳ２に帰還信号を出力する第２フィードバックアンプを備えてもよい。

　これによれば、異なる２つの画素行に対して負帰還回路２１によるリセットを行うことができる。例えば、１つの行に露光開始時のリセットを実行し、かつ、他の行に読み出し時のリセットを実行することができる。

　ここで、固体撮像装置は、貼り合わされた第１半導体チップと第２半導体チップとを含み、第１半導体チップは、各画素回路のフォトダイオードＰＤおよび第１の蓄積容量素子Ｃ１／Ｃ４を備え、第２半導体チップは、画素回路の各列に対応する、または、各画素回路に対応する第１フィードバックアンプを備えてもよい。

　これによれば、負帰還回路２１および第１の蓄積容量素子Ｃ１の配置設計の自由度を高め、列ごとまたは画素毎に負帰還をかけることができるので寄生抵抗、寄生容量を比較的低減することができ、高速化することで高周波ノイズも低減することができ、リセットノイズを低減することができる。

　ここで、負帰還回路２１は、画素回路毎に備えられ、固体撮像装置は、貼り合わされた第１半導体チップと第２半導体チップとを含み、第１半導体チップは、各画素回路のフォトダイオードＰＤを備え、第２半導体チップは、各画素回路に対応する第１フィードバックアンプおよび第１の蓄積容量素子Ｃ１／Ｃ４を備えてもよい。

　これによれば、画素ごとに負帰還がかかり高速化できるので高周波ノイズも低減することができ、リセットノイズを大幅に低減することができる。

　ここで、固体撮像装置は、貼り合わされた第１半導体チップと第２半導体チップとを含み、第１半導体チップは、各画素回路のフォトダイオードＰＤおよび電荷蓄積部ＦＤ０を備え、第２半導体チップは、各画素回路の第１の蓄積容量素子Ｃ１／Ｃ４を備えてもよい。

　これによれば、第１半導体チップでは画素ごとにフォトダイオードＰＤと蓄積容量素子Ｃを搭載し、第２半導体チップでは画素ごとに蓄積容量素子を搭載することができ、ダイナミックレンジを大幅に拡大することができる。

　また、本開示の一態様に係る撮像装置は、上記の固体撮像装置を備える撮像装置であって、撮像装置は、輸送機器用途のビューシステム、ＡＤＡＳ先進運転支援システムのセンシングシステム、自動運転のセンシングシステムの少なくとも１つに対応し、撮像装置は、輸送機器の前方、サラウンド、サイド、リア、ルームミラーの少なくとも１つに搭載される。

　以下、本開示を実施するための形態に係る固体撮像装置を、図面を参照しながら説明する。

　（実施の形態１Ａ）
　まず、本実施の形態に係る固体撮像装置の構成例について説明する。実施の形態１Ａでは、図１Ａの第１構成例において蓄積回路を縦方向に１段備える構成例について詳しく説明する。

　［１Ａ．１　固体撮像装置１００の構成例］
　図２は、実施の形態１Ａに係る固体撮像装置１００の構成例を示すブロック図である。

　同図に示す固体撮像装置１００は、画素アレイ部１０、水平走査回路１２、垂直走査回路１４、複数の垂直信号線１９、タイミング制御部２００、カラム処理部２６、参照信号生成部２７、出力回路２８、および信号処理部７０、８０を備える。また、固体撮像装置１００は、外部からマスタークロック信号の入力を受けるＭＣＬＫ端子、外部との間でコマンドまたはデータを送受信するためのＤＡＴＡ端子、外部へ映像データを送信するためのＤ１端子等を備え、これ以外にも電源電圧、グラウンド電圧が供給される端子類を備える。

　画素アレイ部１０は、行列状に配置された複数の画素回路３を有する。複数の画素回路３は、図２ではｎ行ｍ列に配置されている。各画素回路３は、高感度画素と蓄積容量素子（Ｃ１、Ｃ２、Ｃ３、Ｃ４）、オーバーフロー素子（ＯＦ）、ゲイン制御素子（ＧＣ１、ＧＣ２、ＧＣ）、蓄積電荷用転送素子（ＴＧＣ）、電荷用転送素子（ＴＧ）を含む。なお、オーバーフロー素子は、オーバーフローゲートとも呼ぶ。

　水平走査回路１２は、複数のカラムＡＤ回路２５内のメモリ２５６を順に走査することにより、ＡＤ変換された画素信号を、水平信号線を介して信号処理部７０および８０に出力する。この走査は、カラムＡＤ回路２５の並び順と同じでよい。

　垂直走査回路１４は、画素アレイ部１０内の画素回路３の行毎に設けられた水平走査線群（行制御線群とも呼ぶ）１５を行単位に走査する。これにより、垂直走査回路１４は、画素回路３を行単位に選択し、選択した行に属する画素回路３から画素信号をｍ本の垂直信号線１９に同時に出力させる。水平走査線群１５は、画素回路３の行と同数設けられる。

　図２では、ｎ個の水平走査線群１５（図２ではＶ１、Ｖ２、・・・、Ｖｎ）が設けられている。水平走査線群１５のそれぞれは、リセット制御線φＲＳ、蓄積電荷用転送制御線φ（ＴＧ）Ｃ、ゲイン制御線φＧＣ１、φＧＣ２、φＧＣ、選択制御線φＳＥＬ、オーバーフロー制御線φＯＦ、を含む。

　垂直信号線１９は、画素アレイ部１０内の画素回路３の列毎に設けられ、選択された行に属する画素回路３からの画素信号をカラムＡＤ回路２５に伝播する。複数の垂直信号線１９は、図２では垂直信号線（Ｈ０、・・・、Ｈｍ）のｍ＋１本からなる。複数のＡＤＣ入力線は、図２ではＡＤＣ入力線（ＡＤＩＮ０、・・・、ＡＤＩＮｍ）のｍ＋１本からなる。

　スロープ信号生成部３０では、画素トランジスタの制御信号スイッチ素子である、少なくともリセット制御線φＲＳ、加えて、蓄積電荷用転送制御線φＴＧＣ、ゲイン制御線φＧＣ１、φＧＣ２、φＧＣ、オーバーフロー制御線φＯＦの制御信号のスロープを決定して、最適なスロープ信号を生成してリセットノイズを低減する。

　垂直走査回路１４にはスロープ信号生成部３０から供給された出力信号を、制御信号群ＣＮ１に基づいて、画素の制御信号（Ｖ１、Ｖ２、・・・、Ｖｎ）として供給する。

　タイミング制御部２００は、種々の制御信号群を生成することにより、固体撮像装置１００の全体を制御する。種々の制御信号群には、制御信号群ＣＮ１、ＣＮ２、ＣＮ４、ＣＮ５、ＣＮ８、カウンタクロック信号ＣＫ０、ＣＫ１が含まれる。例えば、タイミング制御部２００は、端子を介してマスタークロックＭＣＬＫを受け取り、種々の内部クロックを生成し水平走査回路１２や垂直走査回路１４などを制御する。

　カラム処理部２６は、列毎に設けられたカラムＡＤ回路２５を備える。各カラムＡＤ回路２５は、垂直信号線１９からの画素信号をＡＤ変換する。

　カラムＡＤ回路２５のそれぞれは、フィードバックアンプＦＡ、電圧比較器２５２、カウンタ部２５４、およびメモリ２５６を備える。

　フィードバックアンプＦＡは、垂直信号線１９からのアナログの画素信号と、基準信号生成部２９で生成される基準信号ＶＲＥＦと比較し、例えば、基準信号ＶＲＥＦが画素信号より大きくなった時に出力信号を画素にフィードバックして画素信号が大きくなるようにして負帰還回路２１を構成する。フィードバックアンプＦＡの複数の出力信号線であるフィードバックライン２０は、図２では（Ｈ０、・・・、Ｈｍ）のカラム数と同じの（ｍ＋１）本、もしくは、その２倍の２ｘ（ｍ＋１）本からなる。なお、ここで、シャッターとリセットを同時に行うときは（ｍ＋１）本、シャッターとリセットを同時に行わないときは２ｘ（ｍ＋１）本となる。

　電圧比較器２５２は、垂直信号線１９からのアナログの画素信号と、参照信号生成部２７で生成される、ランプ波形（つまり三角波）を含む参照信号ＲＡＭＰとを比較し、例えば、前者が後者より大きくなった時に比較結果を示す出力信号を反転する。

　カウンタ部２５４は、参照信号ＲＡＭＰ中の三角波の変化開始から電圧比較器２５２の出力信号が反転するまでの時間をカウントする。反転するまでの時間は、アナログ画素信号の値に応じて定まるので、カウント値はデジタル化された画素信号の値になる。

　メモリ２５６は、カウンタ部２５４のカウント値つまりデジタルの画素信号を保持する。

　参照信号生成部２７は、三角波を含む参照信号ＲＡＭＰを生成し、各カラムＡＤ回路２５内の電圧比較器２５２のプラス入力端子に参照信号ＲＡＭＰを出力する。

　出力回路２８は、デジタルの画素信号を映像データ端子Ｄ１に出力する。

　信号処理部７０は、ＷＤＲ合成回路７６を有し、メモリ７７、低照度信号回路７１、中照度信号回路７２、高照度信号回路７３、ＷＤＲ合成回路７６から構成される。

　信号処理部８０は、リセットノイズ検出領域のリセットノイズをノイズ算出回路８６で検出して、ノイズの最適値を最適値保持回路８７に保持する。なお、リセットノイズ検出領域は、例えば、図３のＯＢ領域１４、もしくは、図４のプリＯＢ領域１５としてもよい。図３および図４は、画素アレイ部１０内の複数の領域を示す図である。ＯＢ領域Ａ１４は、光学的黒画素を含む領域である。プリＯＢ領域Ａ１５は、ＯＢ領域のうち、リセットノイズ検出等の特定用途にさだめられた領域である。有効領域Ａ１６は、撮像により画像を形成するための画素回路３を含む領域である。そして、信号処理部８０は、リセットノイズ検出領域での探索が終了しだい、その最適値をタイミング制御回路に送信して、スロープ信号生成部３０は最適なスロープ電圧で、図３では有効領域１６、図４ではＯＢ領域１４と有効領域１６で信号を読み出す。

　これにより、信号処理部７０と信号処理部８０では、ダイナミックレンジの拡大とＳＮの改善との両立を図る。

　なお、垂直走査回路１４、参照信号生成部２７、基準信号生成部２９、スロープ信号生成部３０、フィードバックライン２０をまとめて駆動部と呼ぶことがある。カラム処理部２６、水平走査回路１２をまとめて制御部と呼ぶことがある。ノイズ算出回路８６を測定部と呼ぶことがある。最適値保持回路８７を決定部と呼ぶことがある。

　［１Ａ．２　画素回路の構成例］
　次に、画素回路３の構成例について説明する。

　図５は、実施の形態１Ａに係る画素回路３と負帰還回路２１とを含む要部の回路例を示す図である。同図の画素回路３は、フォトダイオードＰＤと、転送トランジスタＴＧと、蓄積容量素子Ｃ１と浮遊拡散層ＦＤ１と、寄生容量Ｃ０と浮遊拡散層ＦＤ０と、リセットトランジスタＲＳと、ゲイン制御トランジスタＧＣ１と、増幅トランジスタＳＦと、選択トランジスタＳＥＬとを備える。

　また、水平走査線群１５は、リセット制御線φＲＳ、読み出し制御線φＴＧ、ゲイン制御線φＧＣ１、選択制御線φＳＥＬ、を含む。

　フォトダイオードＰＤは、フォトダイオード等の光電変換素子であり、所定の感度で光電変換する、すなわち、受光量に応じた電荷を発生する。

　また、浮遊拡散層ＦＤ０に接続される容量Ｃ０は、フォトダイオードＰＤから転送される信号電荷（例えば電子）を保持し、保持する信号電荷を電圧に変換し、変換した電圧を増幅トランジスタＳＦのゲートに供給する。浮遊拡散層ＦＤ０の実質的な容量は、浮遊拡散層ＦＤ０そのものの容量だけでなく、増幅トランジスタＳＦのゲート容量、増幅トランジスタＳＦのゲート－ドレイン間容量、および、ゲイン制御トランジスタＧＣ１がオフのときのゲイン制御トランジスタＧＣ１のソース配線の浮遊容量を含む。

　転送トランジスタ（ＴＧ）は、読み出し制御信号φＴＧに応じてオンおよびオフするスイッチトランジスタである。転送トランジスタＴＧは、読み出し制御信号φＴＲがハイレベルのときに、フォトダイオードＰＤが光電変換した信号電荷を浮遊拡散層ＦＤに転送する。

　蓄積容量素子Ｃ１には、フォトダイオードＰＤが光電変換した信号電荷が溢れた場合に、ゲイン制御素子ＧＣ１の制御電圧を調整することにより転送される。または、予め設定した電位を超えた際に転送される。

　リセットトランジスタＲＳは、リセット制御信号φＲＳに応じてオンおよびオフするスイッチトランジスタである。リセットトランジスタＲＳは、リセット制御信号φＲＳがハイレベルのときに、ドレインに印加されている電源電圧をリセットレベルとして、ゲイン制御トランジスタＧＣ１を介して、浮遊拡散層ＦＤ０に設定する。つまり、リセットトランジスタＲＳは、リセット制御信号φＲＳがハイレベルのときに、浮遊拡散層ＦＤ０をリセットレベルにリセットする。

　ゲイン制御トランジスタＧＣ１は、ゲイン制御信号φＧＣ１に応じて、浮遊拡散層ＦＤ０と浮遊拡散層ＦＤ１とを電気的に切断または接続する。これにより、浮遊拡散層ＦＤ０における信号電荷を電圧に変換する変換ゲインに変更する。すなわち、フォトダイオードＰＤから浮遊拡散層ＦＤ０への信号電荷の転送において、ゲイン制御トランジスタＧＣ１をオフにすれば浮遊拡散層ＦＤ０の変換ゲインをより高くでき、Ｃ０となる。逆に、ゲイン制御トランジスタＧＣ１をオンにすれば浮遊拡散層ＦＤ０とＦＤ１は接続されて、変換ゲインをより低くでき、Ｃ０＋Ｃ１となる。

　増幅トランジスタＳＦは、垂直信号線１９に接続されたロード電流源３０とペアとともにソースフォロアを構成し、ゲートの電圧つまり浮遊拡散層ＦＤ０の電圧をアナログ画素信号として垂直信号線１９に出力する。

　選択トランジスタＳＥＬは、選択制御信号φＳＥＬに応じてオンおよびオフするスイッチトランジスタである。選択トランジスタＳＥＬは、選択制御信号φＳＥＬがハイレベルのとき、増幅トランジスタＳＦのソースと垂直信号線１９とを電気的に接続する。

　［１Ａ．３　画素回路と負帰還回路の積層ＢＳＩによる構成例］
　画素セルの微細化が進んだ際には、もしくは、ダイナミックレンジの拡大の際には、フォトダイオードＰＤの受光側とは反対側の配線層側に、ＭＩＭ容量やＭＯＳ容量を設けて、フォトダイオードの開口面積を大きくすることにより実現できる。トレンチ容量をセル内に設けることも可能である。

　また、固体撮像装置１００は、積層裏面照射型イメージセンサとしても構成可能である。

　図６Ａは実施の形態１Ａにおける固体撮像装置を積層裏面照射型イメージセンサとしての構成した例を示す図である。同図の固体撮像装置は、貼り合わされた第１半導体チップと第２半導体チップとを含む。第１の半導体チップと第２の半導体チップとはそれぞれの配線層側の面で互いに貼り合わされる。図中のＰＤはフォトダイオードＰＤ、Ｃは第１の蓄積容量素子Ｃ１、ａｍｐはフィードバックアンプＦＡを示す。

　第１の半導体チップは、同図ではトップチップと記され、裏面照射型ＣＭＯＳイメージセンサとしての固体撮像装置１００の主要部を含む。この第１の半導体チップは、各画素回路３のフォトダイオードＰＤおよび第１の蓄積容量素子Ｃ１を備える。

　第２の半導体チップは、同図ではボトムチップと記され、例えば信号処理部７０、８０等の主要なロジック回路を含む。この第２半導体チップは、画素回路３の各列に対応するフィードバックアンプＦＡを備える。

　このような固体撮像装置１００において、積層ＢＳＩ型ＣＩＳとしてトップチップに各画素を搭載し、ボトムチップに画素列ごとに対応するフィードバックアンプＦＡを搭載する。つまり、トップチップでは画素ごとにＰＤと蓄積容量素子Ｃを搭載し、ボトムチップでは列ごとにフィードバックアンプを構成することができ、列ごとに負帰還をかけることができるので寄生抵抗・寄生容量を比較的低減することができ、高速化することで高周波ノイズも低減することができ、リセットノイズを低減することができる。トップチップとボトムチップとは、具体的には、図５の接続点Ａ、Ｂ、Ｂ´を設けてもよい。

　図６Ｂは実施の形態１Ａにおける固体撮像装置を積層裏面照射型イメージセンサとしての構成した例を示す図である。積層ＢＳＩ型ＣＩＳにして、画素チップ（トップチップ）の各画素を搭載し、ロジックチップ（ボトムチップ）に各画素に対応してフィードバックアンプを搭載する。トップチップでは各画素にフォトダイオードＰＤと蓄積容量素子Ｃを搭載し、ボトムチップでは各画素にフィードバックアンプを構成することができ、画素ごとに負帰還をかけることができるので寄生抵抗・寄生容量を低減することができ、高速化することで高周波ノイズも低減することができ、リセットノイズを大幅に低減することができる。

　図６Ｃは実施の形態１Ａにおける固体撮像装置を積層裏面照射型イメージセンサとしての構成した例を示す図である。積層ＢＳＩ型ＣＩＳにして、画素チップ（トップチップ）の各画素を搭載し、ロジックチップ（ボトムチップ）に画素ごとに対応してフィードバックアンプを搭載する。トップチップでは画素ごとにフォトダイオードＰＤを搭載し、ボトムチップでは画素ごとに蓄積容量素子Ｃとフィードバックアンプを構成することができ、画素ごとに負帰還がかかり高速化できるので高周波ノイズも低減することができ、リセットノイズを大幅に低減することができる。

　図６Ｄは実施の形態１Ａにおける固体撮像装置を積層裏面照射型イメージセンサとしての構成した例を示す図である。積層ＢＳＩ型ＣＩＳにして、画素チップ（トップチップ）の各画素を搭載し、ロジックチップ（ボトムチップ）に各画素に対応してフィードバックアンプを搭載する。トップチップでは画素ごとにフォトダイオードＰＤと蓄積容量素子Ｃを搭載し、ボトムチップでは画素ごとに蓄積容量素子Ｃを構成することができ、ダイナミックレンジを大幅に拡大することができる。

　［１Ａ．４　ポリプラグによる特性改善］
　次に、固体撮像装置１００を図６Ａ～図６Ｄのような積層裏面照射型イメージセンサとして構成した場合の画素の構成例について説明する。

　一般に、ＭＩＭ（ＭｅｔａｌＩｎｓｕｌａｔｏｒＭｅｔａｌ）容量やＭＯＳ（ＭｅｔａｌＯｘｉｄｅＳｅｍｉｃｏｎｄｕｃｔｏｒ）容量の一端の配線を基板と通常のコンタクトにすると、コンタクト部の形成時にダメージを受け、暗時特性（暗電流、ノイズ、固定ザラ）が課題となる。

　一方、ＭＩＭ容量やＭＯＳ容量の一端の基板につながる配線をメタル配線ではなくポリシリコン配線を使用したポリプラグとすると、接続部のダメージが低減され暗時特性（暗電流、ノイズ、固定ザラ）を抑制することができる。

　さらに、増幅トランジスタＳＦのゲート配線の一端の基板につながる配線をメタル配線でなく、ポリシリコン配線を使用したポリプラグ（ポリシリコンコンタクト（ｎ））とすると、接続部のダメージが低減され暗時特性（暗電流、ノイズ、固定ザラ）を抑制することができる。

　また、容量素子を構成する信号電荷（負電荷）を蓄積するプラグ部の電位（Ａ，Ｂ，Ｃ）は、ＧＮＤに対する電位が高いと暗時特性（暗電流、ノイズ、固定ザラ）が増加する。このため、蓄積容量素子Ｃ１の逆側の電位（ＶＣ１）は、露光中はＧＮＤと画素電位の中間電位に設定することにより暗時特性を改善することができる。

　［１Ａ．５　ＨＣＧ読み出し動作例］
　次に、図５の固体撮像装置１００において、ＨＣＧ（Ｈｉｇｈ　Ｃｏｎｔｒｏｌ　Ｇａｉｎ）読み出し動作について説明する。ＨＣＧ読み出し動作は、第１のトランジスタＧＣ１をオフ状態として第１の蓄積容量素子Ｃ１を用いない撮像動作であり、信号電荷の蓄積に浮遊拡散層ＦＤ０のみを用いて増幅トランジスタＳＦの変換ゲインを高くする。それゆえ、ＨＣＧ動作は、高感度の撮像動作であり、低照度の環境下での撮像に適している。ＨＣＧ読み出し動作におけるＣＤＳ（相関二重サンプリング）では、アナログ画素信号のリセットレベルを読み出した後に、信号レベルを読み出す。ＣＤＳでは、リセットレベルと信号レベルの差分をとる。

　図７は、実施の形態１ＡにおけるＨＣＧ読み出し動作による、固体撮像装置１００のｎ回の露光動作を示すタイムチャートである。

　ダウンカウント期間は、増幅トランジスタＳＦから出力されるアナログ画素信号のうちのリセット成分のレベルをＡＤ変換するための期間である。ダウンカウント期間の開始（三角波の変化開始）から電圧比較器２５２の出力が反転するまでの時間がカウンタ部２５４によりダウンカウントされる。このカウント値はアナログ画素信号のリセット成分ＶｒｓｔのＡＤ変換結果そのものである。

　アップカウント期間は、増幅トランジスタＳＦから出力される、アナログ画素信号のうちのデータ成分のレベルをＡＤ変換するための期間である。アップカウント期間の開始（三角波の変化開始）から電圧比較器２５２の出力が反転するまでの時間がカウンタ部によりアップカウントされる。このアップカウントは、アナログ画素信号のうちのデータ成分をデジタル値に変換する。

　このアップカウントは、リセット成分を示すダウンカウント値を初期値とするので、アップカウント期間の終了時のカウント値は、データ成分からリセット成分を減算するＣＤＳ（ＣｏｒｒｅｌａｔｅｄＤｏｕｂｌｅＳａｍｐｌｉｎｇ：相関二重検出）の結果を表す。つまり、アップカウント期間の終了時のカウント値は、信号成分を表すデジタル値そのものである。このように、カラムＡＤ回路２５は、誤差となる各列のクロックスキューやカウンタディレイ等のばらつきを排除して、真の信号成分のみを取り出す、つまり、デジタルＣＤＳを行う。

　［１Ａ．６　ＬＣＧ読み出し動作例］
　次に、図５の１００において、ＬＣＧ（Ｌｏｗ　Ｃｏｎｔｒｏｌ　Ｇａｉｎ）読み出し動作について説明する。ＬＣＧ読み出し動作は、第１のトランジスタＧＣ１をオン状態として第１の蓄積容量素子Ｃ１を用いる撮像動作であり、信号電荷の蓄積に浮遊拡散層ＦＤ０と第１の蓄積容量素子Ｃ１を共に用いて、増幅トランジスタＳＦの変換ゲインを低くする。それゆえ、ＬＣＧ動作は、低感度の撮像動作であり、高照度の環境下での撮像に適している。ＬＣＧ読み出し動作におけるＣＤＳ（相関二重サンプリング）では、信号レベルを読み出した後、フィードバックアンプＦＡによるリセットレベルを読み出す。つまり、ＬＣＧ読み出し動作では、信号レベルとリセットレベルの読み出し順序が、ＨＣＧ読み出し動作と逆である。

　図８は、実施の形態１ＡでのＬＣＧ読み出し動作における１フレームの読出し順を示すものである。

　浮遊拡散層ＦＤ１における信号電荷を電圧に変換するゲインは、ゲイン制御トランジスタＧＣ１のオンおよびオフに応じて高いゲインと低いゲインとに選択的に切り替え可能である。

　ＨＣＧ読み出し動作の場合は、図７に示したように、１Ｈの通常のＣＤＳ順序は、ＨＣＧ（Ｒ：リセット成分）→ＨＣＧ（Ｓ：信号成分）となる。この遷移は浮遊拡散層ＦＤ０の変換ゲインが高い状態でのフォトダイオードＰＤから浮遊拡散層ＦＤ０への信号電荷の読み出しとなる。この遷移は、通常のＣＤＳであるためリセットノイズをキャンセルしてゼロにすることができる。

　図９はＬＣＧ読み出し動作におけるＣＤＳ用の画素信号の読み出し順序を示す図である。ＬＣＧの場合は、ＬＣＧ（Ｓ：信号成分）→ＬＣＧ（Ｒ：リセット成分）となる。この遷移は浮遊拡散層ＦＤ１の変換ゲインが低い状態での蓄積容量素子Ｃ０と蓄積容量素子Ｃ１から浮遊拡散層ＦＤ０への信号電荷の読み出しとなる。

　この遷移は、ＤＣ的なオフセット（リセットカップリング）は除去することができるが、画素リセットノイズはキャンセルできずにｋＴＣノイズとして残存することになる。

　ここで、Ｌｏｎｇ露光、Ｍｉｄｄｌｅ露光、Ｓｈｏｒｔ露光の用語について定義する。本来、Ｌｏｎｇ露光は露光時間を長くした低照度用、Ｍｉｄｄｌｅ露光は露光時間を中くらいにした中照度用、Ｓｈｏｒｔ露光は露光時間を短くした高照度用である。本明細書では、全てのフレームで同一の露光時間とした場合には、Ｌｏｎｇ、Ｍｉｄｄｌｅ、Ｓｈｏｒｔの用語は、露光時間の長さの違いを意味するものではなく、Ｌｏｎｇ露光は低照度用、Ｍｉｄｄｌｅ露光は中照度用、Ｓｈｏｒｔ露光は高照度用の露光であると定義とする。

　このＳｈｏｒｔ露光（高照度）でのｋＴＣノイズは低照度側であらわれる。例えば図１８Ｂに示している。ここで、ｋＴＣノイズは、電荷量では√（ｋＴＣ）、で表される。このノイズは、信号レベルよりも十分に小さくなるように設定しなければならない。このように、Ｓｈｏｒｔ露光（高照度）とＬｏｎｇ露光（低照度）の境界においては、後者のＳＮを前者のＳＮよりも十分に良くする必要がある。

　［１Ａ．７　負帰還回路の構成と動作例］
　高照度では蓄積容量素子ＣをＯＮして負帰還回路２１によりリセットノイズの低減しながら最大被写体照度を上げることができる。一般に、リセットトランジスタの制御電圧とゲイン制御素子ＧＣ１の制御電圧を急峻にＯＦＦすると、蓄積容量素子（Ｃ１）と容量Ｃ０にはリセットノイズ（ｋＴＣノイズ）が発生してしまう。

　対策は、フォトダイオードＰＤと蓄積容量素子（Ｃ１）の間にスイッチ素子を設け、このスイッチ素子の一端を、ＳＦ素子を介して、垂直信号線を通して、フィードバックアンプの負の入力端に接続し、フィードバックの出力信号であるフィードバックライン２０は、スイッチ素子の他端に接続され負帰還を構成する。ここで、スイッチ素子は、リセットトランジスタとゲイン制御素子ＧＣ１である。フィードバックアンプの正の入力端子にはＤＣ電圧の基準電圧ＶＲＥＦが接続される。

　また、第１のトランジスタＧＣ１、転送トランジスタＴＧおよび第１のリセットトランジスタＲＳのうち少なくとも第１のリセットトランジスタＲＳに入力される制御信号は、オン状態からオフ状態に徐々に移行させるスロープ状の電圧波形を有する。以下では、スロープ状の電圧波形を有する信号をスロープ信号と呼ぶ。

　図１０Ａは、スロープ信号の波形を示す図である。図１０Ａに示すようにリセットトランジスタの制御電圧とゲイン制御素子ＧＣ１の制御電圧をスロープ信号として緩やかに変化する。図１０Ｂは、スロープ期間とリセットノイズレベルとの関係を示す図である。図１０Ｂに示すようにリセットノイズは、負帰還がかかりながら、フィードバックアンプの一端の入力電圧が基準電圧ＶＲＥＦになるように漸近していく。両電位がより近くなるにしたがい、ＦＤ部の電圧の変化率は小さくなる。両電位が等しくなると、ＦＤ部の電位は固定される。

　そして、最後にこのフィードバックアンプを負帰還回路２１から切り離すことにより、動作を完了することができる。

　最後に、信号成分からリセット成分を減算することにより、リセットノイズを低減でき、ＳＮがよい状態で信号を取り出すことができる。

　ここで、フィードバックアンプの帯域幅は、画素部の帯域幅より広い方が良く、この場合は、リセットノイズの高周波成分を効率よくキャンセルすることができる。

　以上の通り、本実施形態では、ダイナミックレンジの拡大とＳＮ改善とを両立することが可能になる。

　図１１はフォトダイオードＰＤと蓄積容量素子Ｃ１の電荷の蓄積に関するタイミングを示す図である。フォトダイオードＰＤは１Ｖ期間（１垂直同期期間）を露光し続けて電荷量はＱ０である。このフォトダイオードＰＤから溢れた電荷を受ける蓄積容量素子Ｃ１はＱ１信号となる。Ｑ０とＱ１は完全に同一タイミングで露光する。

　ローリングシャッター方式では、リセットは行走査によって行ごとに行う。その後、露光をスタートし、露光時間はＴ＿Ｑ０＝Ｔ＿Ｑ１で表される。次に、フォトダイオードからの電荷の読出しは、蓄積容量素子Ｃ１へ行ごとに行う。その後、ローリングシャッター方式で、蓄積容量素子Ｃ１の信号電荷は読み出されることになる。

　蓄積容量素子Ｃ１を接続していない状態でのＨＣＧ読出し動作のタイミング例は図７と同一である。

　蓄積容量素子Ｃ１を接続している状態でのＬＣＤ読出し動作のタイミング例を図８に示す。

　まずは、時刻ｔ１からｔ２においてフォトダイオードＰＤとＦＤ０、ＦＤ１をリセットして露光スタートを待つ。そして時刻ｔ３からｔ４においてシャッター動作を行い露光がスタートする。時刻ｔ５において露光時間は終了する。時刻ｔ５からｔ６においてフォトダイオードに蓄積された信号電荷を転送信号（ＴＧ）によってＦＤ０、ＦＤ１に転送する。時刻ｔ６からｔ７の間に信号成分は読み出される。次に時刻ｔ７からｔ８の間にリセット動作を行う。時刻ｔ８からｔ９の間にリセット成分は読み出される。

　ここで、時刻ｔ３とｔ４のシャッター期間、また、時刻ｔ７とｔ８のリセット期間にはリセットノイズが発生する。このため、この期間には負帰還回路２１がはたらき、リセット制御信号ＲＳを緩やかにＯＦＦさせることにより、リセットノイズは低減することになる。このときの、このときの、リセットトランジスタ（ＲＳ）にはスロープ状の信号を印加する様子を示している。

　従来は、フォトダイオードＰＤと蓄積容量素子Ｃはあるが転送Ｔｒとスイッチ素子がなかったので低照度時と高照度時を選択して切り替えることができなかった。

　本実施形態では、低照度時はフォトダイオードに蓄積された信号電荷は転送Ｔｒによって転送され、ＣＤＳされて読み出されるのでリセットノイズは完全に除去できる。一方、高照度時は、フォトダイオードに蓄積された信号電荷と蓄積容量素子に蓄積された信号電荷を、スイッチ素子を介して読み出すが、シャッター時とリセット時に負帰還回路２１でリセットノイズを低減させるので、ＳＮは大幅に改善できるようになる。このように、低照度時と高照度時を選択して切り替えることができるようになる。

　［１Ａ．８　スイッチ素子の制御信号となるスロープ信号の回路例］
　本実施形態は、フォトダイオードＰＤと転送トランジスタ（ＴＧ）と負帰還回路２１で構成され、負帰還回路２１は、リセットトランジスタとスイッチ素子と蓄積容量素子（Ｃ１、Ｃ２）と増幅アンプＳＦとフィードバックアンプで構成される。そして、スイッチ素子は、ゲイン制御素子（ＧＣ１、ＧＣ２、ＧＣ）、蓄積電荷用転送素子（ＴＧＣ）から構成される。また、オーバーフロー素子（ＯＦ）も加えられる。

　これらリセットトランジスタとスイッチ素子の制御信号は、前記の通り、シャッター時と読み出し時に緩やかにスロープ状の信号を印加してＯＦＦすることにより負帰還回路２１がうまく動作して、リセットノイズが低減していく。例えば、図１０Ａはこのスロープ信号をスロープ期間の間に緩やかにＯＦＦさせていく様子を示している。図１０Ｂは、このスロープ期間とリセットノイズのレベルの関係を示したものである。スロープ期間の初期は急激に低下するが、しばらく経過した後にノイズレベルは緩やかに低下していくことがわかる。

　ここでの課題は、スイッチ素子のプロセス・電源電圧・温度によるバラツキである。プロセスのバラツキであれば出荷検査で最適値に固定できる。一方、電源電圧・温度のバラツキは実際の動作時によって変動するため、動作中に補正する必要がある。

　図２には対策としての回路を示している。スロープ信号生成部３０では、ＤＡＣ回路が内蔵されており、まず、タイミング制御部２００から送信されるクロックＣＫ１と制御信号ＣＮ５を用いてスロープ信号を生成する。スロープ信号は、リセットノイズ検出領域（図３のＯＢ領域１４、または、図４のプリＯＢ領域１５のノイズ成分を読み出す際に、制御信号ＣＮ５によって１Ｈごとに信号を読出し、クロックＣＫ１によってそのスロープの傾きが決まるように構成されている。

　図１２Ａは、リセットノイズのばらつき算出単位となる水平走査行を示す図である。図１２Ｂは、水平走査行単位のリセットノイズのばらつき（標準偏差）を示す図である。リセットノイズ検出領域での読み出し信号は、信号処理部８０の中のノイズ算出回路８６にて、図１２Ａに示す１Ｈ（つまり１水平走査）ごとに、図１２Ｂの正規分布をとり、ノイズ信号のσ（標準偏差）を算出し、最適値保持回路８７にて、もっとも最適な傾きの設定が保持される。

　ここで最適値は、リセットノイズ検出領域の信号の読出の最小値であるとき、もしくは、前記スロープ状の電圧の傾きが変わった前後で差分が所望値以下であるときの値である。

　また、スイッチ素子を構成するリセットトランジスタ、オーバーフロー素子ＯＦまたはゲイン制御素子ＧＣ１、ＧＣ２、蓄積電荷用転送素子ＴＧＣのスロープの傾きは、各々の最適値を１Ｈごとに動作させて順次選択しても良い、もしくは、全ての最適値を１Ｈごとに動作させて順次選択して、決めてもよい。

　信号処理部８０は、所定の領域としてリセットノイズ検出領域に属する画素回路の行毎に、前記電圧波形の傾きを変化させながら前記リセットレベルを測定し、そのばらつきσ（標準偏差）算出し、所定の領域に属する画素回路の行毎のばらつきに基づいて電圧波形の最適な傾きを決定する。

　［１Ａ．９　スイッチ素子の制御信号となるスロープ信号の動作例］
　本実施形態では図３のＯＢ領域１４、または、図４のプリＯＢ領域を使用してスロープ信号を生成する。

　図１３はスロープ信号を生成する処理例を示すフローチャートである。まずは、＜Ｓ１＞で１フレームの先頭行の走査をスタートして、＜Ｓ２＞でＯＢ領域１４またはプリＯＢ領域１５の信号を読み出す。ここで＜Ｓ３＞でスロープ信号を初期設定にしてｍＨ目のリセット制御信号を生成する。＜Ｓ４＞で、図１２Ｂで示すようなこのｓＨ目のリセットノイズの標準偏差σを算出する。＜Ｓ５＞では最適なノイズレベルσを探索するアルゴリズムにしたがって、行走査を実施して、この＜Ｓ４＞＜Ｓ５＞の動作を繰り返し行って、ノイズレベルσが最適値となるスロープ信号を選択する。＜Ｓ６＞では、図３では有効エリア１６、または、図４ではＯＢ領域１５の信号を前記選択信号で制御する。ここで、ｍＨ目とｓＨ目はアルゴリズムで設定された値である。

　また、図１４はスロープ信号を生成する他の処理例を示すフローチャートである。まずは、＜Ｓ１＞で１フレームの先頭行の走査をスタートして、＜Ｓ２＞でＯＢ領域１４またはプリＯＢ領域１５の信号を読み出す。ここで＜Ｓ３＞でスロープ信号を初期設定にして１Ｈ目のリセット制御信号を生成する。＜Ｓ４＞で、図１２Ｂで示すようなこの１Ｈ目のリセットノイズの標準偏差σを算出する。＜Ｓ５＞ではこのスロープ信号を調整して２Ｈ目のリセット制御信号を生成する。＜Ｓ６＞でスロープ信号を初期設定にして１Ｈ目のリセット制御信号を生成する。このように１Ｈごとにリセットノイズの標準偏差σを算出していく。＜Ｓ７＞ではこのスロープ信号を調整してｎＨ目のリセット制御信号を生成する。＜Ｓ８＞でスロープ信号を初期設定にしてｎＨ目のリセット制御信号を生成する。そして、＜Ｓ９＞にてリセットノイズの標準偏差σが最適値となるスロープを決定する。＜Ｓ１０＞では、図３では有効エリア１６、または、図４ではＯＢ領域１５の信号を前記選択信号で制御する。

　また、図１５は、スロープ信号を生成するさらに他の処理例を示すフローチャートである。まずは、＜Ｓ１＞で１フレームの先頭行の走査をスタートして、＜Ｓ２＞でＯＢ領域１４またはプリＯＢ領域１５の信号を読み出す。ここで＜Ｓ３＞でスロープ信号を初期設定にして１Ｈ目のリセット制御信号を生成する。＜Ｓ４＞で図１２Ｂに示すようなこの１Ｈ目のリセットノイズの標準偏差σを算出する。＜Ｓ５＞ではこのスロープ信号を調整して２Ｈ目のリセット制御信号を生成する。

　＜Ｓ６＞で２Ｈ目のノイズレベルのσを算出し、前行目との差分を算出し、所望値と比較する。差分が所望値以下のときには、その値を最適値とみなして、＜Ｓ１０＞では、図３では有効エリア、または、図４ではＯＢ領域の信号を前記選択信号で制御する。

　逆に、差分が所望値以上のときには、この動作を以降はｎＨまで繰り返し行う。

　＜Ｓ７＞ではこのスロープ信号を調整してｎＨ目のリセット制御信号を生成する。

　＜Ｓ８＞でｎＨ目のノイズレベルのσを算出し、前行目との差分を算出し、所望値と比較する。差分が所望値以下のときには、その値を最適値とみなして、＜Ｓ１０＞では、図３では有効エリア、または、図４ではＯＢ領域の信号を前記選択信号で制御する。

　逆に、差分が所望値以上のときには、＜Ｓ９＞ではノイズレベルσが所望値に最も近いスロープ信号を選択する。そして、＜Ｓ１０＞では、図３では有効エリア１６、または、図４ではＯＢ領域の信号１５を前記選択信号で制御する。

　図３ではＯＢ領域１４をリセットノイズ検出領域としている。メリットはチップ面積の拡大を抑制できることである。ただ、ＯＢ領域１４のゲインは有効領域１６のゲインと同じ値に設定されるため、ゲインが低いときは精検出度が劣るという課題がある。また、ＯＢ領域には大きなリセットノイズが重畳してしまう可能性もある。

　図４ではプリＯＢ領域１５をリセットノイズ検出領域としている。メリットは常に測定するゲインを一定にした状態でリセットノイズを検出できるので、ゲインを高くして検出すれば、精度はあがり安定して検出できるようになる。

　［１Ａ．１０　ダイナミックレンジの拡大］
　本実施の形態の特徴は、ＷＤＲの合成は行わず、低照度領域、または、高照度領域を、照度状況に応じて選択して、ダイナミックレンジを拡大するものである。

　例えば、夜は低照度フレームを使い、昼は高照度フレームを使うなどが考えられる。もしくは、運転走行時のその瞬間での照度に応じて、低照度フレームか高照度フレームかを選択してもよい。

　このとき、Ｌｏｎｇ、Ｓｈｏｒｔの２フレームは完全に同一タイミングで露光され、完全に同一画素を使用しているため、偽色や着色やブレは発生しなくなることにある。

　図１６はＷＤＲの画素内での実施方法の概要を示す図である。図２９は、２フレームを用いたＷＤＲ合成をする信号処理部７０の構成例を示す図である。ただし、本実施形態では合成は実施しないのでＷＤＲ合成回路７６は搭載する必要はない。ＷＤＲとしては、Ｌｏｎｇ露光（低照度）はＱ０の信号電荷、Ｓｈｏｒｔ露光（高照度）は（Ｑ０＋Ｑ１）の信号電荷として、ＷＤＲを実施する。

　図１６の［１］［２］［３］［４］の横軸は、照度と露光時間の積、一定時間の照度、または、一定照度での露光時間を示す。縦軸は、［１］は電荷蓄積レベルを示す。［２］はＦＤ電位を示す。［３］はＡＤ変換後の値を示す。［４］はＳＮを示す。

　図１７は、低照度フレーム用のＨＣＧ読み出し動作と、高照度フレーム用のＬＣＧ読み出し動作とにおける、ＦＤ電位を表す図である。以下、ＨＣＧ読み出しをＲｅａｄ１、ＬＣＧ読み出しをＲｅａｄ２と記すことがある。

　図１８Ａ～図１８Ｄは、実施の形態１Ａに係る被写体照度とゲイン（ＳＮ比）との関係を示す図である。図１８Ａは、比較例として負帰還回路２１を備えない場合のＬＣＧ読み出しにおける被写体照度とゲイン（ＳＮ比）との関係を示す図である。図１８Ｂは、実施の形態１Ａに係るＬＣＧ読み出しにおける被写体照度とゲイン（ＳＮ比）との関係を示す図である。

　図１８Ｃは、比較例として、負帰還回路２１を備えない場合のＨＣＧ読み出しにおける被写体照度とゲイン（ＳＮ比）との関係を示す図である。図１８Ｄは、実施の形態１Ａに係るＨＣＧ読み出しにおける被写体照度とゲイン（ＳＮ比）との関係を示す図である。

　図１８Ｂと図１８Ｄは、Ｒｅａｄ１のＬｏｎｇフレーム（つまり低照度フレーム用のＨＣＧ読み出し）であり、リセットノイズは発生しないので同等である。

　図１８Ａと図１８Ｃは、Ｒｅａｄ２のＳｈｏｒｔフレーム（つまり高照度フレーム用のＬＣＧ読み出し）を示したものであり、図１８Ａのごとくリセットノイズは発生するが、図１８Ｃのごとくリセットノイズを低減することによって低照度側のＳＮは良化することがわかる。ダイナミックレンジは、蓄積容量によって、非常に暗い照度（０．１Ｌｕｘ）から非常に明るい照度（１０万Ｌｕｘ：太陽光に相当）まで拡大され、ダイナミックレンジは１２０ｄＢ以上であり、フレームのつなぎ部のＳＮは２０ｄＢ以上であることがわかる。

　ＷＤＲの合成は行わずに、低照度領域、または、高照度領域を、照度状況に応じて選択して、ダイナミックレンジを拡大し、さらに、低照度でのノイズ改善と高照度でのダイナミックレンジ拡大を行うこともできる。

　このように、本実施の形態により、蓄積容量素子のリセットノイズを低減した状態で、ダイナミックレンジとＳＮの改善を両立することが可能になる。

　（実施の形態１Ｂ）
　実施の形態１Ａはローリングシャッター方式の読出しを説明したが、実施の形態１Ｂはグローバルシャッター方式の読出しにも対応する。

　グローバルシャッター方式では、ローリングシャッターと比較して、高速動作する物体を撮像した際の歪を抑制することができる。

　実施の形態１Ｂにおける固体撮像装置１００は、実施の形態１Ａと比べて、同じでよいが、主に、垂直走査回路１４の駆動がグローバルシャッターにも対応する点が異なっている。以下では、異なる点を中心に説明する。

　［１Ｂ．１　負帰還回路の構成と動作例］
　図１９はフォトダイオードＰＤと蓄積容量素子Ｃ１の電荷の蓄積に関するタイミングを示す図である。フォトダイオードＰＤは１Ｖ期間（１垂直同期期間）を露光し続けて電荷量はＱ０である。このフォトダイオードＰＤから溢れた電荷を受ける蓄積容量素子Ｃ１はＱ１信号となる。Ｑ０とＱ１は完全に同一タイミングで露光する。

　グローバルシャッター方式では、グローバルリセットは全画素に対して一括して行う。その後、露光をスタートし、露光時間はＴ＿Ｑ０＋Ｑ１で表される。次に、フォトダイオードからの電荷の読出しは、蓄積容量素子Ｃ１へ一括して行う。その後、ローリングシャッター方式で、蓄積容量素子Ｃ１の信号電荷は読み出されることになる。

　蓄積容量素子Ｃ１を接続している状態（つまりＬＣＧ読み出し動作）での読出しタイミング例は図２０Ａである。

　図２０Ａを用いて、タイミングを説明する。

　まずは、時刻ｔ１からｔ２においてフォトダイオードＰＤとＦＤ０、ＦＤ１をリセットして露光スタートを待つ。そして時刻ｔ２からｔ３においてグローバルシャッター動作を行い露光がスタートする。時刻ｔ４において露光時間は終了する。時刻ｔ４からｔ５においてフォトダイオードに蓄積された信号電荷を転送信号（ＴＧ）によってＦＤ０、ＦＤ１に転送する。時刻ｔ５において、ゲイン制御トランジスタＧＣ１はＯＮすることにより、より多くの信号電荷を受けることができるように変換ゲインを低く設定することができる。時刻ｔ５からｔ６は、ローリングシャッター方式での該当行までの読出しを待っている時間である。そして、該当行になったときに、時刻ｔ６からｔ７の間に信号成分は読み出される。次に時刻ｔ７からｔ８の間にリセット動作を行う。時刻ｔ８からｔ９の間にリセット成分は読み出される。

　ここで、時刻ｔ２とｔ３のグローバルのシャッター期間、また、時刻ｔ７とｔ８のリセット期間にはリセットノイズが発生する。このため、この期間には負帰還回路２１がはたらき、リセット制御信号ＲＳを緩やかにＯＦＦさせることにより、リセットノイズは低減することになる。このときの、リセットトランジスタ（ＲＳ）にはスロープ状の信号を印加する様子を示している。

　図２０Ｂは、図２０ＡのＬＣＧ読み出し動作におけるリセット成分と信号成分の読み出し順序を示す図である。同図のように、ＬＣＧ読み出し動作では、信号成分、リセット成分の順に読み出される。

　（実施の形態２Ａ）
　実施の形態２Ａでは、図１Ｂの第２構成例において蓄積回路を横方向に１段備える構成例について詳しく説明する。以下では、実施の形態１Ａと異なる点を中心に説明する。

　［２Ａ．１　画素回路の構成例］
　次に、画素回路３の構成例について説明する。

　図２１は、実施の形態２Ａに係る画素回路３と負帰還回路２１とを含む要部の回路例を示す図である。同図の画素回路３は、フォトダイオードＰＤと、転送トランジスタＴＧと、蓄積容量素子Ｃ２と、蓄積用転送トランジスタＴＧＣと、浮遊拡散層ＦＤ０と、寄生容量Ｃ０と、浮遊拡散層ＦＤ２と、リセットトランジスタＲＳと、増幅トランジスタＳＦと、選択トランジスタＳＥＬとを備える。

　また、水平走査線群１５は、リセット制御線φＲＳ、読み出し制御線φＴＧ、蓄積用転送トランジスタ制御線φＴＧＣ、選択制御線φＳＥＬ、を含む。

　また、浮遊拡散層ＦＤ０に接続される容量Ｃ０は、フォトダイオードＰＤから転送される信号電荷（例えば電子）を保持し、保持する信号電荷を電圧に変換し、変換した電圧を増幅トランジスタＳＦのゲートに供給する。浮遊拡散層ＦＤ０の実質的な容量は、浮遊拡散層ＦＤ０そのものの容量だけでなく、増幅トランジスタＳＦのゲート容量、増幅トランジスタＳＦのゲート－ドレイン間容量の浮遊容量を含む。

　転送トランジスタＴＧは、読み出し制御信号φＴＧに応じてオンおよびオフするスイッチトランジスタである。転送トランジスタＴＧは、読み出し制御信号φＴＲがハイレベルのときに、フォトダイオードＰＤが光電変換した信号電荷を浮遊拡散層ＦＤに転送する。

　蓄積用転送トランジスタＴＧＣは、読み出し制御信号φＴＧＣに応じてオンおよびオフするスイッチトランジスタである。蓄積用転送トランジスタＴＧＣは、読み出し制御信号φＴＧＣがハイレベルのときに、蓄積容量素子Ｃ４に蓄積された信号電荷を浮遊拡散層ＦＤ０に転送する。

　蓄積容量素子Ｃ４には、フォトダイオードＰＤが光電変換した信号電荷が溢れた場合に、蓄積用転送トランジスタＴＧＣの制御電圧φＴＧＣを調整することにより転送される。または、予め設定した電位を超えた際に転送される。

　また、蓄積容量素子Ｃ０は、浮遊拡散層ＦＤ０における信号電荷を電圧に変換する変換ゲインに変更する。すなわち、フォトダイオードＰＤから浮遊拡散層ＦＤ０への信号電荷の転送において、蓄積用転送トランジスタＴＧＣをオフにすれば浮遊拡散層ＦＤ０の変換ゲインをより高くでき、Ｃ０となる。逆に、蓄積用転送トランジスタＴＧＣをオンにすれば浮遊拡散層ＦＤ０とＦＤ１は接続されて、より多くの信号電荷を蓄積できるように変換ゲインを低くでき、Ｃ０＋Ｃ４となる。

　リセットトランジスタＲＳは、リセット制御信号φＲＳに応じてオンおよびオフするスイッチトランジスタである。リセットトランジスタＲＳは、リセット制御信号φＲＳがハイレベルのときに、ドレインに印加されている電源電圧をリセットレベルとして、浮遊拡散層ＦＤ０に設定する。つまり、リセットトランジスタＲＳは、リセット制御信号φＲＳがハイレベルのときに、浮遊拡散層ＦＤ０をリセットレベルにリセットする。

　［２Ａ．２　負帰還回路の構成と動作例］
　図１１に示した、フォトダイオードＰＤと蓄積容量素子Ｃ２の電荷の蓄積に関するタイミングは、実施の形態１Ａと同様である。

　実施の形態２Ａに係る蓄積容量素子Ｃ４を接続していない状態でのＨＣＧ読出し動作のタイミング例は図７と同一である。

　蓄積容量素子Ｃ４を接続している状態でのＬＣＧ読出し動作のタイミング例を図２２に示す。

　まずは、時刻ｔ１からｔ２においてフォトダイオードＰＤとＦＤ０、ＦＤ１をリセットして露光スタートを待つ。そして時刻ｔ３からｔ４においてシャッター動作を行い露光がスタートする。時刻ｔ５において露光時間は終了する。時刻ｔ５において、蓄積用転送トランジスタＴＧＣはＯＮすることにより、より多くの信号電荷を受けることができるように変換ゲインを低く設定することができる。時刻ｔ５からｔ６においてフォトダイオードに蓄積された信号電荷を転送信号ＴＧによってＦＤ０、ＦＤ１に転送する。時刻ｔ６からｔ７の間に信号成分は読み出される。次に時刻ｔ７かたｔ８の間にリセット動作を行う。時刻ｔ８からｔ９の間にリセット成分は読み出される。

　ここで、時刻ｔ３とｔ４のシャッター期間、また、時刻ｔ７とｔ８のリセット期間にはリセットノイズが発生する。このため、この期間には負帰還回路２１がはたらき、リセット制御信号ＲＳと蓄積電荷用転送素子ＴＧＣを緩やかにＯＦＦさせることにより、リセットノイズは低減することになる。このときの、リセットトランジスタ（ＲＳ）と蓄積電荷用転送素子（ＴＧＣ）にはスロープ状の信号を印加する様子を実線で示している。もしくは、他の方法として、時刻ｔ３とｔ４のシャッター期間に、負帰還回路２１をはたらかせ、リセット制御信号ＲＳを緩やかＯＦＦさせて、蓄積電荷用転送素子ＴＧＣを急峻にＯＦＦさせる様子を破線で示している。このとき、電荷蓄積の法則により、蓄積容量素子Ｃ４のリセットノイズは低減しないが、ＦＤ０には正負逆方向のリセットノイズが発生していることになる。信号読出（ＬＣＧ）まではＦＤ部はリセットされないので、このとき、蓄積容量素子Ｃ４とＦＤ部のリセットノイズはキャンセルされてゼロとすることができる。

　（実施の形態２Ｂ）
　実施の形態２Ａはローリングシャッター方式の読出しを説明したが、実施の形態２Ｂはグローバルシャッター方式の読出しにも対応する。

　実施の形態２Ｂにおける固体撮像装置１００は、実施の形態２Ａと比べて、同じでよいが、主に、垂直走査回路１４の駆動がグローバルシャッターにも対応する点が異なっている。以下では、異なる点を中心に説明する。

　［２Ｂ．１　負帰還回路の構成と動作例］
　図１９に示した、フォトダイオードＰＤと蓄積容量素子Ｃ１の電荷の蓄積に関するタイミングは、実施の形態１Ｂと同じである。　

　実施の形態２Ｂに係る蓄積容量素子Ｃ４を接続している状態での読出しタイミング例を図２３に示す。

　図２３を用いて、タイミングを説明する。

　まずは、時刻ｔ１からｔ２においてフォトダイオードＰＤとＦＤ０、ＦＤ１をリセットして露光スタートを待つ。そして時刻ｔ２からｔ３においてグローバルシャッター動作を行い露光がスタートする。時刻ｔ４において露光時間は終了する。時刻ｔ４からｔ５においてフォトダイオードに蓄積された信号電荷を転送信号ＴＧによってＦＤ０、ＦＤ２に転送する。時刻ｔ４において、蓄積用転送トランジスタＴＧＣはＯＮすることにより、より多くの信号電荷を受けることができるように変換ゲインを低く設定することができる。時刻ｔ５からｔ６は、ローリングシャッター方式での該当行までの読出しを待っている時間である。そして、該当行になったときに、時刻ｔ６からｔ７の間に信号成分は読み出される。次に時刻ｔ７からｔ８の間にリセット動作を行う。時刻ｔ８からｔ９の間にリセット成分は読み出される。

　ここで、時刻ｔ２とｔ３のグローバルのシャッター期間、また、時刻ｔ７とｔ８のリセット期間にはリセットノイズが発生する。このため、この期間には負帰還回路２１がはたらき、リセット制御信号ＲＳと蓄積電荷用転送素子ＴＧＣを緩やかにＯＦＦさせることにより、リセットノイズは低減することになる。このときの、リセットトランジスタ（ＲＳ）と蓄積電荷用転送素子（ＴＧＣ）にはスロープ状の信号を印加する様子を実線で示している。もしくは、他の方法として、時刻ｔ２とｔ３のシャッター期間に、負帰還回路２１をはたらかせ、リセット制御信号ＲＳを緩やかＯＦＦさせて、蓄積電荷用転送素子ＴＧＣを急峻にＯＦＦさせる様子を破線で示している。このとき、電荷蓄積の法則により、蓄積容量素子Ｃ４のリセットノイズは低減しないが、ＦＤ０には正負逆方向のリセットノイズが発生していることになる。信号読出（ＬＣＧ）まではＦＤ部はリセットされないので、このとき、蓄積容量素子Ｃ４とＦＤ部のリセットノイズはキャンセルされてゼロとすることができる。

　（実施の形態３Ａ）
　実施の形態３Ａでは、図１Ｃの第３構成例において蓄積回路を横方向に１段備える構成例について詳しく説明する。以下では、実施の形態１Ａと異なる点を中心に説明する。

　実施の形態３Ａにおける固体撮像装置１００について実施の形態１との差分の観点で説明する。固体撮像装置１００の構成例については、水平走査線群１５の制御数には違いがあるが、それ以外は同じ構成である。

　本実施形態においては、フォトダイオードＰＤから溢れた電荷はＦＤ部や表面付近を通らずに直接蓄積容量素子Ｃ４に蓄積されるので暗電流成分を低減することができる。

　［３Ａ．１　画素回路の構成例］
　次に、画素回路３の構成例について説明する。

　図２４は、実施の形態３Ａに係る画素回路３と負帰還回路２１とを含む要部の回路例を示す図である。同図の画素回路３は、フォトダイオード（ＰＤ）と、転送トランジスタＴＧと、オーバーフローゲートＯＦ１と、蓄積容量素子Ｃ４と、蓄積用転送トランジスタＴＧＣと、浮遊拡散層ＦＤ０と、寄生容量Ｃ０と、浮遊拡散層ＦＤ２と、リセットトランジスタＲＳと、増幅トランジスタＳＦと、選択トランジスタＳＥＬとを備える。

　また、水平走査線群１５は、リセット制御線φＲＳ、読み出し制御線φＴＧ、オーバーフロー制御線φＯＦ１、選択制御線φＳＥＬ、を含む。

　蓄積用転送トランジスタＴＧＣは、読み出し制御信号φＴＧＣに応じてオンおよびオフするスイッチトランジスタである。転送トランジスタＴＧＣは、読み出し制御信号φＴＧＣがハイレベルのときに、蓄積容量素子Ｃ４に蓄積された信号電荷を浮遊拡散層ＦＤに転送する。

　オーバーフローゲートＯＦは、読み出し制御信号φＯＦに応じてオンおよびオフするオーバーフローゲート兼スイッチトランジスタである。オーバーフローゲートＯＦ１は、読み出し制御信号φＯＦがハイレベルのときに、フォトダイオードＰＤが光電変換した信号電荷を、オーバーフローゲートＯＦを介して、蓄積容量素子Ｃ４に転送される。

　また、蓄積容量素子Ｃ４は、浮遊拡散層ＦＤ０における信号電荷を電圧に変換する変換ゲインに変更する。すなわち、フォトダイオードＰＤから浮遊拡散層ＦＤ０への信号電荷の転送において、蓄積用転送トランジスタＴＧＣをオフにすれば浮遊拡散層ＦＤ０の変換ゲインをより高くでき、Ｃ０となる。逆に、蓄積用転送トランジスタＴＧＣをオンにすれば浮遊拡散層ＦＤ０とＦＤ１は接続されて、より多くの信号電荷を蓄積できるように変換ゲインを低くでき、Ｃ０＋Ｃ４となる。

　［３Ａ．２　負帰還回路の構成と動作例］
　図１１に示したフォトダイオードＰＤと蓄積容量素子Ｃ１の電荷の蓄積に関するタイミングは、実施の形態１Ａと同じである。　

　蓄積容量素子Ｃ４を接続していない状態でのＨＣＧ読出し動作のタイミング例は図７と同一である。

　蓄積容量素子Ｃ４を接続している状態でのＬＣＧ読出し動作のタイミング例を図２５に示す。

　まずは、時刻ｔ１からｔ２においてフォトダイオードＰＤとＦＤ０、ＦＤ２をリセットして露光スタートを待つ。そして時刻ｔ３からｔ４においてシャッター動作を行い露光がスタートする。時刻ｔ５において露光時間は終了する。時刻ｔ５において、蓄積用転送トランジスタＴＧＣはＯＮすることにより、より多くの信号電荷を受けることができるように変換ゲインを低く設定することができる。時刻ｔ５からｔ６においてフォトダイオードに蓄積された信号電荷を転送信号ＴＧによってＦＤ０、ＦＤ１に転送する。時刻ｔ６からｔ７の間に信号成分は読み出される。次に時刻ｔ７かたｔ８の間にリセット動作を行う。時刻ｔ８からｔ９の間にリセット成分は読み出される。

　（実施の形態３Ｂ）
　実施の形態１Ｂにおける固体撮像装置１００は、実施の形態１Ａと比べて、同じでよいが、主に、垂直走査回路１４の駆動がグローバルシャッターにも対応する点が異なっている。以下では、異なる点を中心に説明する。

　［３Ｂ．１　負帰還回路の構成と動作例］
　図１９に示した、フォトダイオードＰＤと蓄積容量素子Ｃ１の電荷の蓄積に関するタイミングは、実施の形態１Ｂと同様である。ただしフォトダイオードＰＤは１Ｖ期間（１垂直同期期間）を露光し続けて電荷量はＱ０である。このフォトダイオードＰＤから溢れた電荷を、オーバーフローゲートＯＦ１を介して受ける蓄積容量素子ＣはＱ１信号となる。Ｑ０とＱ１は完全に同一タイミングで露光する。

　グローバルシャッター方式では、グローバルリセットは全画素に対して一括して行う。その後、露光をスタートし、露光時間はＴ＿Ｑ０＋Ｑ１で表される。次に、フォトダイオードからの電荷の転送は、オーバーフローゲートＯＦ１の制御電圧を調整することにより、蓄積容量素子Ｃ４へ一括して行う。その後、ローリングシャッター方式で、蓄積用転送トランジスタＴＧＣをＯＮすることにより、蓄積容量素子Ｃ２の信号電荷は読み出されることになる。

　実施の形態３Ｂに係る蓄積容量素子Ｃ４を接続している状態でのＬＣＧ読出し動作のタイミング例を図２６に示す。

　図２６を用いて、タイミングを説明する。

　まずは、時刻ｔ１からｔ２においてフォトダイオードＰＤとＦＤ０、ＦＤ１をリセットして露光スタートを待つ。そして時刻ｔ２からｔ３においてグローバルシャッター動作を行い露光がスタートする。そして時刻ｔ３からｔ４において光電変換された電荷が蓄積容量素子Ｃ４に全て蓄積されるようにオーバーフローゲートをＯＮにしておく。時刻ｔ４において露光時間は終了するので、オーバーフローゲートをＯＦＦにする。時刻ｔ６において、蓄積用転送トランジスタＴＧＣはＯＮすることにより、より多くの信号電荷を受けることができるように変換ゲインを低く設定することができる。時刻ｔ５からｔ６は、ローリングシャッター方式での該当行までの読出しを待っている時間である。そして、該当行になったときに、時刻ｔ６からｔ７の間に信号成分は読み出される。次に時刻ｔ７からｔ８の間にリセット動作を行う。時刻ｔ８からｔ９の間にリセット成分は読み出される。

　（実施の形態４）
　実施の形態４における固体撮像装置１００について実施の形態１Ａとの差分の観点で説明する。固体撮像装置１００の構成例については、水平走査線群１５の制御数には違いがあるが、それ以外は同じ構成である。

　実施の形態１Ａは高照度領域の信号と低照度領域の信号を選択する手段を設けたが、実施の形態４は、１フレーム期間に、高照度フレーム構成用の画素信号と低照度フレーム構成用の画素信号の２種類の画素信号を読み出して、それらを合成する。これにより、ダイナミックレンジを拡大することができる。

　［４．１　画素回路の構成例］
　次に、画素回路３の構成例について説明する。

　図２７は、実施の形態４に係る画素回路３と負帰還回路２１とを含む要部の回路例を示す図である。同図は、実施の形態３Ａの図２４と同等であり、また、図１Ｃの第３構成例において蓄積回路を横方向に１段備える構成例と同等である。以下では、異なる点を中心に説明する。

　［４．２　本実施形態の読み出し動作例］
　図２８Ａは、実施の形態４での１フレームの読出し順を示すタイムチャートである。

　１Ｈの通常のＣＤＳ順序は、ＨＣＧの場合は、ＨＣＧ（Ｒ：リセット成分）→ＨＣＧ（Ｓ：信号成分）となる。この遷移は浮遊拡散層ＦＤ０の変換ゲインが高い状態でのフォトダイオードＰＤから浮遊拡散層ＦＤ０への信号電荷の読み出しとなる。

　この遷移は、通常のＣＤＳであるためリセットノイズをキャンセルしてゼロにすることができる。

　図２８Ｂは、図２８ＡのＨＣＧ読み出しおよびＬＣＧ読み出しにおけるリセット成分と信号成分の読み出し順序を示す図である。同図は１ＨのＣＤＳ順序であり、ＬＣＧの場合は、ＬＣＧ（Ｓ：信号成分）→ＬＣＧ（Ｒ：リセット成分）となる。この遷移は浮遊拡散層ＦＤ１の変換ゲインが低い状態での蓄積容量素子Ｃ０と蓄積容量素子Ｃ１から浮遊拡散層ＦＤ０への信号電荷の読み出しとなる。

　この遷移は、ＬＣＧでは、ＤＣ的なオフセット（リセットカップリング）は除去することができるが、画素リセットノイズはキャンセルできずにｋＴＣノイズとして残存することになる。

　このＳｈｏｒｔ露光（高照度）でのｋＴＣノイズは低照度側であらわれる。例えば図３０Ｃに示している。ここで、ｋＴＣノイズは、電荷量では√（ｋＴＣ）、で表される。このノイズは、信号レベルよりも十分に小さくなるように設定しなければならない。このように、Ｓｈｏｒｔ露光（高照度）とＬｏｎｇ露光で低照度の境界においては、後者のＳＮを前者のＳＮよりも十分に良くする必要がある。

　［４．３　負帰還回路の構成と動作例］
　図１１に示した、フォトダイオードＰＤと蓄積容量素子Ｃ１の電荷の蓄積に関するタイミングは、実施の形態１Ａと同様である。

　図２８Ａを用いて、タイミングを説明する。

　まずは、時刻ｔ１からｔ２においてフォトダイオードＰＤとＦＤ０、ＦＤ１をリセットして露光スタートを待つ。そして時刻ｔ３からｔ４においてシャッター動作を行い露光がスタートする。時刻ｔ５において露光時間は終了する。

　ＨＣＧでは、時刻ｔ５からｔ６の間にリセット動作を行う。時刻ｔ８からｔ９の間にリセット成分は読み出される。次に時刻ｔ７からｔ８においてフォトダイオードに蓄積された信号電荷を転送信号ＴＧによってＦＤ０に転送する。時刻ｔ８からｔ９の間に信号成分は読み出される。

　ＬＣＧでは、時刻ｔ９からｔ１０においてフォトダイオードに蓄積された信号電荷を転送信号ＴＧによってＦＤ０に転送する。時刻ｔ１０からｔ１１の間に信号成分は読み出される。次に時刻ｔ１１からｔ１２の間にリセット動作を行う。時刻ｔ１２からｔ１３の間にリセット成分は読み出される。

　ここで、時刻ｔ３とｔ４のシャッター期間、また、時刻ｔ１１とｔ１２のリセット期間にはリセットノイズが発生する。このため、この期間には負帰還回路２１がはたらき、リセット制御信号ＲＳを緩やかにＯＦＦさせることにより、リセットノイズは低減することになる。このときの、リセットトランジスタ（ＲＳ）にはスロープ状の信号を印加する様子を示している。

　［４．４　ダイナミックレンジの拡大］
　本実施の形態の特徴は、ＷＤＲを合成するＬｏｎｇ、Ｓｈｏｒｔの２フレームは完全に同一タイミングで露光され、完全に同一画素を使用しているため、偽色や着色やブレは発生しなくなることにある。

　図１６はＷＤＲの画素内での合成方法の概要を示す。図２９は、２フレームを用いたＷＤＲ合成をする信号処理部の構成例を示す図である。ＷＤＲとしては、Ｌｏｎｇ露光（低照度）はＱ０の信号電荷、Ｓｈｏｒｔ露光（高照度）は（Ｑ０＋Ｑ１）の信号電荷として、ＷＤＲを合成する。

　図１７は、低照度フレームを読み出すための１回目のＲｅａｄ１、高照度フレームを読み出すための２回目のＲｅａｄ２の信号電荷量とＦＤ電位を表す図である。

　図３０Ａ～図３０Ｄは、実施の形態４に係る被写体照度とゲイン（ＳＮ比）との関係を示す図である。

　図３０Ａ、図３０Ｂは、比較例として、負帰還回路２１を備えない場合のＬＣＧ読み出しにおける被写体照度とゲイン（ＳＮ比）との関係を示す図である。図３０Ａではアナログゲインが０ｄＢであり、図３０Ｂではアナログゲインが１２ｄＢである。

　図３０Ｃ、図３０Ｄは、実施の形態４に係るＬＣＧ読み出しにおける被写体照度とゲイン（ＳＮ比）との関係を示す図である。図３０Ｃではアナログゲインが０ｄＢであり、図３０Ｄではアナログゲインが１８ｄＢである。

　図３０Ａは、実際に１回目のＲｅａｄ１をＷＤＲのＬｏｎｇフレーム（低照度フレーム）、２回目のＲｅａｄ２をＷＤＲのＳｈｏｒｔフレーム（高照度フレーム）として合成したものである。フレームのつなぎ部のＳＮは２０ｄＢ以上、ダイナミックレンジは１２０ｄＢ以上である。ダイナミックレンジは、蓄積容量によって、非常に暗い照度（０．１Ｌｕｘ）から非常に明るい照度（１０万Ｌｕｘ：太陽光に相当）まで拡大されている。

　信号処理部７０を構成するＷＤＲ合成回路７６の詳細は図２９である。第１低照度フレームの画素信号（Ｌｏｎｇ露光）と第２高照度フレームの画素信号（Ｓｈｏｒｔ露光）を合成する。この合成により、ワイドダイナミックレンジ機能（ＷＤＲ機能）を実現する、つまり、ダイナミックレンジが拡大される。

　低照度領域でのフレームの画素信号（Ｌｏｎｇ露光）は画素内ゲインが高く設定され、高照度領域のフレームでの画素信号（Ｓｈｏｒｔ露光）は画素内ゲインが低く設定され、低照度でのノイズ改善と高照度でのダイナミックレンジ拡大を行うこともできる。

　ＳＮと信号出力レベルの対応関係を図３０Ａと図３１Ａ、図３０Ｂと図３１Ｂ、図３０Ｃと図３１Ｃ、図３０Ｄと図３１Ｄに示す。

　図３１Ａ、図３１Ｂは、比較例として、負帰還回路２１を備えない場合のＬＣＧ読み出しにおける被写体照度と信号出力レベル（ＬＳＢ）との関係を示す図である。図３１Ａではアナログゲインが０ｄＢであり、図３１Ｂではアナログゲインが１２ｄＢである。

　図３１Ｃ、図３１Ｄは、実施の形態４に係るＬＣＧ読み出しにおける被写体照度と信号出力レベル（ＬＳＢ）との関係を示す図である。図３１Ｃではアナログゲインが０ｄＢであり、図３１Ｄのアナログゲインが１８ｄＢである。

　この例では列ＡＤＣは１２ｂｉｔとした場合のものであり、信号出力レベルは４０９５ＬＳＢ（ＭＳＢ）で制約される。まず低照度領域の信号は低照度フレームが使用され、照度に比例して大きくなり４０９５ＬＳＢ（ＭＳＢ）で制約される。次に、高照度領域の信号は高照度フレームが使用され、照度に比例して大きくなり４０９５ＬＳＢ（ＭＳＢ）で制約され、この値で最大被写体照度は決まる。

　なお、ここで、ダイナミックレンジとは、最大被写体照度－最低被写体照度で表され、最低被写体照度はＳＮ＝１ｄＢで定義されることが多い。

　つまり、低照度フレームが使用される範囲は、アナログゲインを上げていったとき信号レベルがＭＳＢ以下であることである。また高照度フレームが使用される範囲は、アナログゲインを上げていったとき信号レベルがＭＳＢ以下であることである。

　このためゲインを上げたときは信号レベルが上がるので、このＭＳＢに対応する最大被写体照度が低照度側で下がってくる。このときの課題が、低照度フレームと高照度フレームとの境界におけるＳＮ悪化であり、この原因は、高照度フレームでのリセットノイズにともなうものである。

　本実施の形態では、このリセットノイズを負帰還回路２１にて低減させるため、従来技術よりも、ゲインを上げた状態で使用することができる。例えば、対策がないときは図３０Ｂに示すようにアナログゲインは１２ｄＢまでしか伸ばすことができなかった。しかし、リセットノイズを低減する対策があるときには、図３０Ｄに示すようにアナログゲインは１８ｄＢまで使用することができる。なお、使用の許容値はＳＮ２０ｄＢ以上としている。

　（実施の形態５）
　実施の形態５における固体撮像装置１００について実施の形態１Ｃとの差分の観点で説明する。固体撮像装置１００の構成例については、水平走査線群１５の制御数には違いがあるが、それ以外は同じ構成である。

　実施の形態２Ａ，実施形態３Ａでは高照度領域の信号と低照度領域の信号を選択する手段を設けたが、実施の形態５は高照度領域の信号と低照度領域の信号の２フレームを合成する手段を設けているためダイナミックレンジを拡大することができる。

　［５．１　画素回路の構成例］
　次に、画素回路３の構成例について説明する。

　図３２は、実施の形態５に係る画素回路３と負帰還回路２１とを含む要部の回路例を示す図である。同図は、実施の形態１Ａの図５と同等であり、また、図１Ａの第１構成例において蓄積回路を縦方向に１段備える構成例と同等である。以下では、異なる点を中心に説明する。

　［５．２　本実施形態の読み出し動作例］
　図３３Ａは、実施の形態５での１フレームの読出し順を示すタイムチャートである。

　１Ｈの通常のＣＤＳ順序は、ＨＣＧの場合は、ＨＣＧ（Ｒ：リセット成分）→ＨＣＧ（Ｓ：信号成分）となる。この遷移は浮遊拡散層ＦＤ０の変換ゲインが高い状態でのフォトダイオード（ＰＤ）から浮遊拡散層ＦＤ０への信号電荷の読み出しとなる。

　図３３Ｂは、図３３ＡのＨＣＧ読み出しおよびＬＣＧ読み出しにおけるリセット成分と信号成分の読み出し順序を示す図である。同図は１ＨのＣＤＳ順序であり、ＬＣＧの場合は、ＬＣＧ（Ｓ：信号成分）→ＬＣＧ（Ｒ：リセット成分）となる。この遷移は浮遊拡散層ＦＤ１の変換ゲインが低い状態での蓄積容量素子Ｃ０と蓄積容量素子Ｃ４から浮遊拡散層ＦＤ０への信号電荷の読み出しとなる。

　［５．３　負帰還回路の構成と動作例］
　図１１に示した、フォトダイオードＰＤと蓄積容量素子Ｃ１の電荷の蓄積に関するタイミングは、実施の形態４と同様である。

　図３３Ａを用いて、タイミングを説明する。

　ここで、時刻ｔ３とｔ４のシャッター期間、また、時刻ｔ１１とｔ１２のリセット期間にはリセットノイズが発生する。このため、この期間には負帰還回路２１がはたらき、リセット制御信号ＲＳと蓄積電荷用転送素子ＴＧＣを緩やかにＯＦＦさせることにより、リセットノイズは低減することになる。このときの、リセットトランジスタ（ＲＳ）と蓄積電荷用転送素子（ＴＧＣ）にはスロープ状の信号を印加する様子を実線で示している。

　［５．４　ダイナミックレンジの拡大］
　本実施の形態の特徴は、ＷＤＲを合成するＬｏｎｇ、Ｓｈｏｒｔの２フレームは完全に同一タイミングで露光され、完全に同一画素を使用しているため、偽色や着色やブレは発生しなくなることにある。

　図１６は、低照度フレームを読み出すための１回目のＲｅａｄ１、高照度フレームを読み出すための２回目のＲｅａｄ２の信号電荷量とＦＤ電位を表す図である。

　図３０Ａ、１３７Ｂ、１３７Ｃ、１３７Ｄは、実施の形態５に係る被写体照度とゲイン（ＳＮ比）との関係を示す図である。

　図３０Ａは、実際に１回目のＲｅａｄ１をＷＤＲのＬｏｎｇフレーム（低照度フレーム）、２回目のＲｅａｄ２をＷＤＲのＳｈｏｒｔフレーム（高照度フレーム）として合成したものである。フレームのつなぎ部のＳＮは２０ｄＢ以上、ダイナミックレンジは１２０ｄＢ以上である。）ダイナミックレンジは、蓄積容量によって、非常に暗い照度（０．１Ｌｕｘ）から非常に明るい照度（１０万Ｌｕｘ：太陽光に相当）まで拡大されている。

　本実施例では、このリセットノイズを負帰還回路２１にて低減させるため、従来技術よりも、ゲインを上げた状態で使用することができる。例えば、対策がないときは図３０Ｂに示すようにアナログゲインは１２ｄＢまでしか伸ばすことができなかった。しかし、リセットノイズを低減する対策があるときには、図３０Ｄに示すようにアナログゲインは１８ｄＢまで使用することができる。なお、使用の許容値はＳＮ２０ｄＢ以上としている。

　（実施の形態６）
　実施の形態６における固体撮像装置１００について実施の形態１Ａとの差分の観点で説明する。固体撮像装置１００の構成例については、画素のゲイン制御トランジスタＭＣＧの追加、水平走査線群１５の制御数には違いがあるが、それ以外は同じ構成である。

　実施の形態１Ａは高照度領域の信号と低照度領域の信号を選択する手段を設けたが、実施の形態６は高照度領域の信号と中間照度の信号と低照度領域の信号の３フレームを合成する手段を設けている。このため、各フレームの境界のＳＮを良好にすることができ、また、リセットノイズ低減の効果によりアナログゲインを高くして使用することができ、低照度特性が良化させることができる。

　［６．１　画素回路の構成例］
　次に、画素回路３の構成例について説明する。

　図３４Ａは、実施の形態６に係る画素回路３と負帰還回路２１とを含む要部の回路例を示す図である。同図は、図１Ａの第１構成例と同等、すなわち、蓄積回路を縦方向に２段備える構成例と同等である。以下では、異なる点を中心に説明する。

　［６．２　本実施形態の読み出し動作例］
　図３５Ａは、実施の形態６での１フレームの読出し順を示すものである。

　浮遊拡散層ＦＤ１における信号電荷を電圧に変換するゲインは、ゲイン制御トランジスタＧＣ１、ＧＣ２のオンおよびオフに応じて高いゲインと中間ゲイン（ＭＣＧ）と低いゲインとに選択的に切り替え可能である。

　図３５Ｂは、図３５ＡのＨＣＧ読み出し、ＭＣＧ読み出しおよびＬＣＧ読み出しにおけるリセット成分と信号成分の読み出し順序を示す図である。同図は１ＨのＣＤＳ順序であり、ＨＣＧの読出し後は、ＭＣＧ（Ｓ：信号成分）→ＬＣＧの場合は、ＬＣＧ（Ｓ：信号成分）→ＬＣＧ（Ｒ：リセット成分）→ＭＣＧ（Ｒ：リセット成分）となる。

　中間ゲイン（ＭＣＧ）ではこの遷移は浮遊拡散層ＦＤ１の変換ゲインが低い状態での蓄積容量素子Ｃ０と蓄積容量素子Ｃ１から浮遊拡散層ＦＤ０への信号電荷の読み出しとなる。

　低ゲイン（ＬＣＧ）ではこの遷移は浮遊拡散層ＦＤ２の変換ゲインが低い状態での蓄積容量素子Ｃ０と蓄積容量素子Ｃ１と蓄積容量素子Ｃ１から浮遊拡散層ＦＤ０への信号電荷の読み出しとなる。

　この遷移は、ＭＣＧとＬＣＧでは、ＤＣ的なオフセット（リセットカップリング）は除去することができるが、画素リセットノイズはキャンセルできずにｋＴＣノイズとして残存することになる。

　このＭｉｄｄｌｅ露光（中照度）でのｋＴＣノイズは中照度側であらわれる。例えば図３９Ａに示している。ここで、ｋＴＣノイズは、電荷量では√（ｋＴＣ）、で表される。このノイズは、信号レベルよりも十分に小さくなるように設定しなければならない。このように、Ｍｉｄｄｌｅ露光（高照度）とＬｏｎｇ露光で低照度の境界においては、後者のＳＮを前者のＳＮよりも十分に良くする必要がある。

　このＳｈｏｒｔ露光（高照度）でのｋＴＣノイズは低照度側であらわれる。例えば図３９Ａに示している。ここで、ｋＴＣノイズは、電荷量では√（ｋＴＣ）、で表される。このノイズは、信号レベルよりも十分に小さくなるように設定しなければならない。このように、Ｍｉｄｄｌｅ露光（高照度）とＬｏｎｇ露光で低照度の境界においては、後者のＳＮを前者のＳＮよりも十分に良くする必要がある。

　［６．３　負帰還回路の構成と動作例］
　図３６はフォトダイオードＰＤと蓄積容量素子Ｃ１の電荷の蓄積に関するタイミングの一例を示したものである。フォトダイオードＰＤは１Ｖ期間（１垂直同期期間）を露光し続けて電荷量はＱ０である。このフォトダイオードＰＤから溢れた電荷を受ける蓄積容量素子Ｃ１はＱ１信号となる。さらに蓄積容量素子Ｃ１から溢れた電荷を受ける蓄積容量素子Ｃ２はＱ２信号となるＱ０とＱ１とＱ２は完全に同一タイミングで露光する。

　ローリングシャッター方式では、リセットは行走査によって行ごとに行う。その後、露光をスタートし、露光時間はＴ＿Ｑ０＝Ｔ＿Ｑ１＝Ｔ＿Ｑ２で表される。

　図３５Ａを用いて、タイミングの一例を説明する。

　まずは、時刻ｔ１からｔ２においてフォトダイオードＰＤとＦＤ０、ＦＤ１、ＦＤ２をリセットして露光スタートを待つ。そして時刻ｔ３からｔ４においてシャッター動作を行い露光がスタートする。時刻ｔ５において露光時間は終了する。

　時刻ｔ５からｔ６の間にリセット動作を行う。時刻ｔ６からｔ７の間にＨＣＧのリセット成分は読み出される。次に時刻ｔ７からｔ８においてフォトダイオードに蓄積された信号電荷を転送信号ＴＧによってＦＤ０に転送する。時刻ｔ８からｔ９の間にＨＣＧの信号成分は読み出される。

　ｔ９においてフォトダイオードに蓄積された信号電荷を、転送信号ＧＣ１をＯＮすることによりＦＤ１に転送する。時刻ｔ９からｔ１０においてフォトダイオードに蓄積された信号電荷を転送信号ＴＧによってＦＤ１に転送する。時刻ｔ１０からｔ１１の間にＬＣＧの信号成分は読み出される。

　ｔ１１においてフォトダイオードに蓄積された信号電荷を、転送信号ＧＣ２をＯＮすることによりＦＤ２に転送する。時刻ｔ１１からｔ１２においてフォトダイオードに蓄積された信号電荷を転送信号ＴＧによってＦＤ１に転送する。時刻ｔ１２からｔ１３の間にＬＣＧの信号成分は読み出される。

　時刻ｔ１３からｔ１４の間にＬＣＧのリセット動作を行う。時刻ｔ１４からｔ１５の間にＬＣＧのリセット成分は読み出される。

　時刻ｔ１５において、ＧＣ２をＯＦＦする。時刻ｔ１５からｔ１６の間にＭＣＧのリセット動作を行う。時刻ｔ１６からｔ１７の間にＭＣＧのリセット成分は読み出される。

　ここで、時刻ｔ３とｔ４のシャッター期間、時刻ｔ１３とｔ１４のリセット期間、時刻ｔ１５とｔ１６のリセット期間にはリセットノイズが発生する。このため、この期間には負帰還回路２１がはたらき、リセット制御信号ＲＳとゲイン制御信号ＧＣ２を緩やかにＯＦＦさせることにより、リセットノイズは低減することになる。このときの、リセットトランジスタ（ＲＳ）とゲイン制御信号（ＧＣ２）にはスロープ状の信号を印加する様子を示している。

　［６．４　ダイナミックレンジの拡大］
　本実施の形態の特徴は、ＷＤＲを合成するＬｏｎｇ、Ｍｉｄｄｌｅ、Ｓｈｏｒｔの３フレームは完全に同一タイミングで露光され、完全に同一画素を使用しているため、偽色や着色やブレは発生しなくなることにある。

　図３７はＷＤＲの画素内での合成方法の概要を示す。図３４Ｂは、３フレームを用いたＷＤＲ合成をする信号処理部の構成例を示す図である。ＷＤＲとしては、Ｌｏｎｇ露光（低照度）はＱ０の信号電荷、Ｍｉｄｄｌｅ露光（中照度）は（Ｑ０＋Ｑ１）の信号電荷、Ｓｈｏｒｔ露光（高照度）は（Ｑ０＋Ｑ１＋Ｑ２）の信号電荷として、ＷＤＲを合成する。

　図３７の［１］［２］［３］［４］の横軸は、照度と露光時間の積、一定時間の照度、または、一定照度での露光時間を示す。縦軸は、［１］は電荷蓄積レベルを示す。［２］はＦＤ電位を示す。［３］はＡＤ変換後の値を示す。［４］はＳＮを示す。

　図３８は、図３７のＨＣＧ読み出し、ＭＣＧ読み出しおよびＬＣＧ読み出しにおけるＦＤ電位を示す図である。すなわち、低照度フレームを読み出すための１回目のＲｅａｄ１、中照度フレームを読み出すための２回目のＲｅａｄ２、高照度フレームを読み出すための３回目のＲｅａｄ３の信号電荷量とＦＤ電位を表す図である。

　図３９Ａ～図３９Ｄは、実施の形態６に係る被写体照度とゲイン（ＳＮ比）との関係を示す図である。

　図３９Ａ、図３９Ｂは、比較例として、負帰還回路２１を備えない場合のＬＣＧ読み出しにおける被写体照度とゲイン（ＳＮ比）との関係を示す図である。図３９Ａではアナログゲインが０ｄＢであり、図３９Ｂではアナログゲインが２４ｄＢである。

　図３９Ｃ、図３９Ｄは、実施の形態６に係るＬＣＧ読み出しにおける被写体照度とゲイン（ＳＮ比）との関係を示す図である。図３９Ｃではアナログゲインが０ｄＢであり、図３９Ｄではアナログゲインが３０ｄＢである。

　図３９Ａは、実際に１回目のＲｅａｄ１をＷＤＲのＬｏｎｇフレーム（低照度フレーム）、２回目のＲｅａｄ２をＷＤＲのＭｉｄｄｌｅフレーム（中照度フレーム）３回目のＲｅａｄ３をＷＤＲのＳｈｏｒｔフレーム（高照度フレーム）として合成したものである。フレームのつなぎ部のＳＮは２０ｄＢ以上、ダイナミックレンジは１２０ｄＢ以上である。）ダイナミックレンジは、蓄積容量によって、非常に暗い照度（０．１Ｌｕｘ）から非常に明るい照度（１０万Ｌｕｘ：太陽光に相当）まで拡大されている。

　信号処理部７０を構成するＷＤＲ合成回路７６の詳細は図３４Ｂである。第１低照度フレームの画素信号（Ｌｏｎｇ露光）と第２中照度フレームの画素信号（Ｍｉｄｄｌｅ露光）と第３高照度フレームの画素信号（Ｓｈｏｒｔ露光）を合成する。この合成により、ワイドダイナミックレンジ機能（ＷＤＲ機能）を実現する、つまり、ダイナミックレンジが拡大される。

　低照度領域でのフレームの画素信号（Ｌｏｎｇ露光）は画素内ゲインが高く設定され、中照度領域のフレームでの画素信号（Ｍｉｄｄｌｅ露光）は画素内ゲインが中間に設定され、高照度領域のフレームでの画素信号（Ｓｈｏｒｔ露光）は画素内ゲインが低く設定され、低照度でのノイズ改善と高照度でのダイナミックレンジ拡大を行うこともできる。

　本実施例では、このリセットノイズを負帰還回路２１にて低減させるため、従来技術よりも、ゲインを上げた状態で使用することができる。例えば、対策がないときは図３９Ｂに示すようにアナログゲインは２４ｄＢまでしか伸ばすことができなかった。しかし、リセットノイズを低減する対策があるときには、図３９Ｄに示すようにアナログゲインは３０ｄＢまで使用することができる。なお、使用の許容値はＳＮ２０ｄＢ以上としている。

　（実施の形態７）
　実施の形態７における固体撮像装置１００について実施の形態３との差分の観点で説明する。固体撮像装置１００の構成例については、画素のゲイン制御トランジスタＭＣＧの追加、水平走査線群１５の制御数には違いがあるが、それ以外は同じ構成である。

　実施の形態３Ａは高照度領域の信号と低照度領域の信号を選択する手段を設けたが、実施の形態７は高照度領域の信号と中間照度の信号と低照度領域の信号の３フレームを合成する手段を設けている。このため、各フレームの境界のＳＮを良好にすることができ、また、リセットノイズ低減の効果によりアナログゲインを高くして使用することができ、低照度特性が良化させることができる。

　［７．１　画素回路の構成例］
　次に、画素回路３の構成例について説明する。

　図４０は、実施の形態７に係る画素回路３と負帰還回路２１とを含む要部の回路例を示す図である。同図は、図１Ｃの第３構成例と同等、すなわち、蓄積回路を横方向に２段備える構成例と同等である。以下では、異なる点を中心に説明する。

　［７．２　本実施形態の読み出し動作例］
　図４１Ａは、実施の形態７での１フレームの読出し順を示すタイムチャートである。

　浮遊拡散層ＦＤ１における信号電荷を電圧に変換するゲインは、ゲイン制御トランジスタＧＣ、蓄積用転送トランジスタＴＧＣ１のオンおよびオフに応じて高いゲインと中間ゲイン（ＭＣＧ）と低いゲインとに選択的に切り替え可能である。

　図４１Ｂは、図４１ＡのＨＣＧ読み出し、ＭＣＧ読み出しおよびＬＣＧ読み出しにおけるリセット成分と信号成分の読み出し順序を示す図である。同図は１ＨのＣＤＳ順序であり、読出し順は、ＭＣＧ（Ｒ：リセット成分）→ＨＣＧ（Ｒ：リセット成分）→ＨＣＧ（Ｓ：信号成分）→ＭＣＧ（Ｓ：信号成分）→ＬＣＧ（Ｓ：信号成分）→ＬＣＧ（Ｒ：リセット成分）となる。

　中間ゲイン（ＭＣＧ）ではこの遷移は浮遊拡散層ＦＤ１の変換ゲインが低い状態での蓄積容量素子Ｃ０と蓄積容量素子Ｃ３から浮遊拡散層ＦＤ０への信号電荷の読み出しとなる。

　低ゲイン（ＬＣＧ）ではこの遷移は浮遊拡散層ＦＤ２の変換ゲインが低い状態での蓄積容量素子Ｃ０と蓄積容量素子Ｃ３と蓄積容量素子Ｃ４から浮遊拡散層ＦＤ０への信号電荷の読み出しとなる。

　また、このＳｈｏｒｔ露光（高照度）でのｋＴＣノイズは低照度側であらわれる。例えば図１８Ｂに示している。ここで、ｋＴＣノイズは、電荷量では√（ｋＴＣ）、で表される。このノイズは、信号レベルよりも十分に小さくなるように設定しなければならない。このように、Ｍｉｄｄｌｅ露光（高照度）とＬｏｎｇ露光で低照度の境界においては、後者のＳＮを前者のＳＮよりも十分に良くする必要がある。

　［７．３　負帰還回路の構成と動作例］
　図３６はフォトダイオードＰＤと２つの蓄積容量素子Ｃ１、Ｃ２の電荷の蓄積に関するタイミングの一例を示す図である。フォトダイオードＰＤは１Ｖ期間（１垂直同期期間）を露光し続けて電荷量はＱ０である。このフォトダイオードＰＤから溢れた電荷を受ける蓄積容量素子Ｃ１はＱ１信号となる。さらに蓄積容量素子Ｃ１から溢れた電荷を受ける蓄積容量素子Ｃ４はＱ２信号となるＱ０とＱ１とＱ２は完全に同一タイミングで露光する。

　図４１Ａを用いて、タイミングの一例を説明する。

　まず時刻ｔ５においてゲイン制御信号ＧＣ１をＯＮすることによりによってＦＤ１に転送する。時刻ｔ５からｔ６の間にリセット動作を行う。時刻ｔ６からｔ７の間にＨＣＧのリセット成分は読み出される。

　次に時刻ｔ７からｔ８の間にリセット動作を行う。時刻ｔ８からｔ９の間にＨＣＧのリセット成分は読み出される。

　次に時刻ｔ９からｔ１０においてフォトダイオードに蓄積された信号電荷を転送信号ＴＧによってＦＤ０に転送する。時刻ｔ１０からｔ１１の間にＨＣＧの信号成分は読み出される。

　時刻ｔ１１においてフォトダイオードに蓄積された信号電荷を、転送信号ＧＣ１をＯＮすることによってＦＤ１に転送する。時刻ｔ１１からｔ１２においてフォトダイオードに蓄積された信号電荷を転送信号ＴＧによってＦＤ１に転送する。時刻ｔ１２からｔ１３の間にＨＣＧの信号成分は読み出される。

　時刻ｔ１３においてフォトダイオードに蓄積された信号電荷を、蓄積用転送トランジスタＴＧＣをＯＮすることによりＦＤ２に転送する。時刻ｔ１３からｔ１４において蓄積容量素子Ｃ２に蓄積された信号電荷を転送信号ＴＧＣによってＦＤ２に転送する。時刻ｔ１４からｔ１５の間にＬＣＧの信号成分は読み出される。

　時刻ｔ１５からｔ１６の間にリセット動作を行う。時刻ｔ１６からｔ１７の間にＭＣＧのリセット成分は読み出される。

　時刻ｔ１６において、各トランジスタをＯＦＦする。

　ここで、時刻ｔ３とｔ４のシャッター期間、また、時刻ｔ１５とｔ１６のリセット期間にはリセットノイズが発生する。このため、この期間には負帰還回路２１がはたらき、リセット制御信号ＲＳと蓄積電荷用転送素子ＴＧＣを緩やかにＯＦＦさせることにより、リセットノイズは低減することになる。このときの、リセットトランジスタ（ＲＳ）と蓄積電荷用転送素子（ＴＧＣ）にはスロープ状の信号を印加する様子を実線で示している。

　［７．４　ダイナミックレンジの拡大］
　本実施の形態の特徴は、ＷＤＲを合成するＬｏｎｇ、Ｍｉｄｄｌｅ、Ｓｈｏｒｔの３フレームは完全に同一タイミングで露光され、完全に同一画素を使用しているため、偽色や着色やブレは発生しなくなることにある。

　図３７はＷＤＲの画素内での合成方法の概要を示す説明図である。図３４Ｂは、３フレームを用いたＷＤＲ合成をする信号処理部の構成例を示す図である。ＷＤＲとしては、Ｌｏｎｇ露光（低照度）はＱ０の信号電荷、Ｍｉｄｄｌｅ露光（中照度）は（Ｑ０＋Ｑ１）の信号電荷、Ｓｈｏｒｔ露光（高照度）は（Ｑ０＋Ｑ１＋Ｑ２）の信号電荷として、ＷＤＲを合成する。

　図３７は、低照度フレームを読み出すための１回目のＲｅａｄ１、中照度フレームを読み出すための２回目のＲｅａｄ２、高照度フレームを読み出すための３回目のＲｅａｄ３の信号電荷量とＦＤ電位を表す図である。

　図３９Ａ～図３９Ｄは、実施の形態７に係る被写体照度とゲイン（ＳＮ比）との関係を示す図である。

　（実施の形態８）
　実施の形態６は１Ｖ露光あるためリード行とシャッター行が同一の読出しであったためフィードバックアンプが１つであり、実施の形態８はリード行とシャッター行が同一でないためフィードバックアンプが２つであるときの読出しである。それぞれ独立に負帰還を構成することができ、１フレーム期間内で露光時間を自由に、しかも複数回設定できる。

　［８．１　画素回路の構成例］
　次に、画素回路３の構成例について説明する。

　図４２は、実施の形態８に係る画素回路３と負帰還回路２１とを含む要部の回路例を示す図である。同図は、図１Ａの第１構成例、または、実施の形態５の図３２の構成例に対して、第２のリセットトランジスタＲＳ２と、選択トランジスタＳＥＬ２と、電流源と、負帰還回路２１ａとが追加された点が異なる。　

　これによれば、異なる２つの画素行に対して負帰還回路２１、２１ａによる負帰還によるリセットを行うことができる。例えば、１つの行に露光開始時のリセットを実行し、かつ、他の行に読み出し時のリセットを実行することができる。

　以下異なる点を中心に説明する。

　［８．２　本実施形態の読み出し動作例］
　図４３Ａは、実施の形態８Ａでの１フレームの読出し順を示すタイムチャートである。

　浮遊拡散層ＦＤ１における信号電荷を電圧に変換するゲインは、ゲイン制御トランジスタＧＣ１、ＧＣ２のオンおよびオフに応じて高いゲインと中間ゲイン（ＭＣＧ）と低いゲイン（ＬＣＧ）とに選択的に切り替え可能である。

　１Ｈの通常のＣＤＳ順序は、ＨＣＧの場合は、ＨＣＧ（Ｒ：リセット成分）→ＨＣＧ（Ｓ：信号成分）となる。この遷移は浮遊拡散層ＦＤ０の変換ゲインが高い状態でのフォトダイオードＰＤから浮遊拡散層ＦＤ０への信号電荷の読み出しとなる。この遷移は、通常のＣＤＳであるためリセットノイズをキャンセルしてゼロにすることができる。

　ＭＣＧの場合は、ＭＣＧ（Ｒ：リセット成分）→ＭＣＧ（Ｓ：信号成分）となる。この遷移は浮遊拡散層ＦＤ０とＦＤ１の変換ゲインが中間の状態でのフォトダイオードＰＤから浮遊拡散層ＦＤ０への信号電荷の読み出しとなる。

　ＬＣＧの場合は、ＬＣＧ（Ｒ：リセット成分）→ＬＣＧ（Ｓ：信号成分）となる。この遷移は浮遊拡散層ＦＤ０とＦＤ１とＦＤ２の変換ゲインが中間の状態でのフォトダイオードＰＤから浮遊拡散層ＦＤ０への信号電荷の読み出しとなる。この遷移は、通常のＣＤＳではないのでリセットノイズをキャンセルできず、負帰還回路２１を使ってリセットノイズを低減する。

　図４３Ｂは、図４３ＡのＨＣＧ読み出し、ＭＣＧ読み出しおよびＬＣＧ読み出しにおけるリセット成分と信号成分の読み出し順序を示す図である。同図は１ＨのＣＤＳ順序であり、ＨＣＧ（Ｒ：リセット成分）→ＨＣＧ（Ｓ：信号成分）→ＭＣＧ（Ｓ：信号成分）→ＭＣＧ（Ｒ：リセット成分）→ＬＣＧ（Ｓ：信号成分）→ＬＣＧ（Ｒ：リセット成分）となる。

　このＭＣＧとＬＣＧの遷移は、ＤＣ的なオフセット（リセットカップリング）は除去することができるが、画素リセットノイズはキャンセルできずにｋＴＣノイズとして残存することになる。

　このＭｉｄｄｌｅ露光（中照度）でのｋＴＣノイズは中照度であらわれる。ここで、ｋＴＣノイズは、電荷量では√（ｋＴＣ）、で表される。このノイズは、信号レベルよりも十分に小さくなるように設定しなければならない。このように、Ｍｉｄｄｌｅ露光（高照度）とＬｏｎｇ露光で低照度の境界においては、後者のＳＮを前者のＳＮよりも十分に良くする必要がある。

　このＳｈｏｒｔ露光（高照度）でのｋＴＣノイズは低照度側であらわれる。ここで、ｋＴＣノイズは、電荷量では√（ｋＴＣ）、で表される。このノイズは、信号レベルよりも十分に小さくなるように設定しなければならない。このように、Ｍｉｄｄｌｅ露光（高照度）とＬｏｎｇ露光で低照度の境界においては、後者のＳＮを前者のＳＮよりも十分に良くする必要がある。

　［８．３　負帰還回路の構成と動作例］
　図４４はフォトダイオードＰＤと蓄積容量素子Ｃ１と蓄積容量素子Ｃ２の電荷の蓄積に関するタイミングの一例を示したものである。これらＰＤ，Ｃ１，Ｃ２の蓄積時間を同一にした状態で、１回目の露光時間をＴ＿Ｑ０とし、２回目の露光時間をＴ＿Ｑ１とし、２回目の露光時間をＴ＿Ｑ３とし、Ｔ＿Ｑ０＞Ｔ＿Ｑ１＞Ｔ＿Ｑ２の関係で連続的に１Ｖ期間（１垂直同期期間）を露光する。

　フォトダイオードＰＤの電荷はＱ０、蓄積容量素子Ｃ１の電荷はＱ１、蓄積容量素子Ｃ２の電荷はＱ２とした場合、Ｔ＿Ｑ０ではＱ０の信号電荷、Ｔ＿Ｑ１ではＱ０＋Ｑ１の信号電荷、Ｔ＿Ｑ２ではＱ０＋Ｑ１＋Ｑ２の信号電荷が蓄積される。

　ローリングシャッター方式では、リセットは行走査によって行ごとに行う。フォトダイオードからの電荷の読出しは、蓄積容量素子Ｃ１、Ｃ２へ行ごとに行う。その後、ローリングシャッター方式で、蓄積容量素子Ｃ１、Ｃ２の信号電荷は読み出されることになる。

　図４３Ａを用いて、タイミングの一例を説明する。

　時刻ｔ５からｔ６の間にリセット動作を行う。時刻ｔ６からｔ７の間にＨＣＧのリセット成分は読み出される。次に時刻ｔ７からｔ８においてフォトダイオードに蓄積された信号電荷を転送信号（ＴＧ）によってＦＤ０に転送する。時刻ｔ８からｔ９の間にＨＣＧの信号成分は読み出される。

　時刻ｔ９においてフォトダイオードに蓄積された信号電荷を、転送信号ＧＣ１をＯＮすることによってＦＤ１に転送する。時刻ｔ９からｔ１０においてフォトダイオードに蓄積された信号電荷を転送信号（ＴＧ）によってＦＤ１に転送する。時刻ｔ１０からｔ１１の間にＬＣＧの信号成分は読み出される。

　次は、時刻ｔ９からｔ１０においてフォトダイオードＰＤとＦＤ０、ＦＤ１、ＦＤ２をリセットして露光スタートを待つ。そして時刻ｔ１１からｔ１２においてシャッター動作を行い露光がスタートする。時刻ｔ１３において露光時間は終了する。

　時刻ｔ１３において蓄積容量素子Ｃ１に蓄積された信号電荷を、転送信号ＧＣ１をＯＮすることによってＦＤ１に転送する。時刻ｔ１３からｔ１４においてフォトダイオードに蓄積された信号電荷と蓄積容量素子Ｃ１に蓄積された電荷を転送信号（ＴＧ）によってＦＤ１に転送する。時刻ｔ１４からｔ１５の間にＬＣＧの信号成分は読み出される。

　時刻ｔ１５からｔ１６の間にリセット動作を行う。時刻ｔ１６からｔ１７の間にＨＣＧのリセット成分は読み出される。

　次は、時刻ｔ１７からｔ１８においてフォトダイオードＰＤとＦＤ０、ＦＤ１、ＦＤ２をリセットして露光スタートを待つ。そして時刻ｔ１９からｔ２０においてシャッター動作を行い露光がスタートする。時刻ｔ２１において露光時間は終了する。

　時刻ｔ２１において蓄積容量素子Ｃ２に蓄積された信号電荷を、転送信号ＧＣ２をＯＮすることによってＦＤ１に転送する。時刻ｔ２３からｔ２４においてフォトダイオードに蓄積された信号電荷と蓄積容量素子Ｃ１に蓄積された電荷と蓄積容量素子Ｃ２に蓄積された電荷を転送信号（ＴＧ）によってＦＤ１に転送する。時刻ｔ２２からｔ２３の間にＬＣＧの信号成分は読み出される。

　時刻ｔ２３からｔ２４の間にリセット動作を行う。時刻ｔ２４からｔ２５の間にＨＣＧのリセット成分は読み出される。

　ここで、時刻ｔ１１とｔ１２のシャッター期間、時刻ｔ１５とｔ１６のリセット期間、時刻ｔ１９とｔ２０のシャッター期間、時刻ｔ２３とｔ２４のリセット期間にはリセットノイズが発生する。このため、この期間には負帰還回路２１がはたらき、リセット制御信号ＲＳとゲイン制御信号ＧＣ２を緩やかにＯＦＦさせることにより、リセットノイズは低減することになる。このときの、リセットトランジスタ（ＲＳ）とゲイン制御信号（ＧＣ２）にはスロープ状の信号を印加する様子を示している。

　［８．４　ダイナミックレンジの拡大］
　実施形態１～７においては、ＷＤＲを合成するＬｏｎｇ、Ｍｉｄｄｌｅ、Ｓｈｏｒｔの３フレームは完全に同一タイミングで露光され、完全に同一画素を使用しているため、偽色や着色やブレは発生しなくなることであった。

　本実施の形態８の特徴は、ＷＤＲを合成するＬｏｎｇ、Ｍｉｄｄｌｅ、Ｓｈｏｒｔの３フレームは、シャッターとリードで２つの負帰還回路２１、２１ａを備えるため、独立に時間を変えることができる。このため、例えば、露光時間を短くすることによりＤレンジは拡大することができる。

　実施の形態８に係る被写体照度とゲイン（ＳＮ比）との関係は実施形態６、７での図３９Ａ、１４８Ｂ、１４８Ｃ、１４８Ｄに対して、露光時間を可変することにより、ダイナミックレンジを拡大することができる。

　ＰＤ，Ｃ１，Ｃ２の蓄積時間を同一にした状態で、例えば、１回目の露光時間をＴ＿Ｑ０とし、２回目の露光時間をＴ＿Ｑ１とし、２回目の露光時間をＴ＿Ｑ３とし、Ｔ＿Ｑ０＞Ｔ＿Ｑ１＞Ｔ＿Ｑ２の関係で連続的に１Ｖ期間（１垂直同期期間）を露光する。

　このとき、フォトダイオードＰＤの電荷はＱ０、蓄積容量素子Ｃ１の電荷はＱ１、蓄積容量素子Ｃ２の電荷はＱ２とした場合、Ｔ＿Ｑ０ではＱ０の信号電荷、Ｔ＿Ｑ１ではＱ０＋Ｑ１の信号電荷、Ｔ＿Ｑ２ではＱ０＋Ｑ１＋Ｑ２の信号電荷が蓄積される。

　低照度領域でのフレームの画素信号（Ｌｏｎｇ露光）は画素内ゲインｘ露光時間が高く設定され、中照度領域のフレームでの画素信号（Ｍｉｄｄｌｅ露光）は画素内ゲインｘ露光時間が中間に設定され、高照度領域のフレームでの画素信号（Ｓｈｏｒｔ露光）は画素内ゲインｘ露光時間が低く設定され、低照度でのノイズ改善と高照度でのダイナミックレンジ拡大を行うこともできる。

　ここで、例として、３枚露光のＬｉｎｅ－ｂｙ－Ｌｉｎｅ制御としたが、３枚以上の露光としても実現できる。

　（実施の形態９）
　実施の形態７は１Ｖ露光あるためリード行とシャッター行が同一の読出しであったためフィードバックアンプが１つであり、実施の形態９はリード行とシャッター行が同一でないためフィードバックアンプが２つであるときの読出しである。それぞれ独立に負帰還を構成することができ、１フレーム期間内で露光時間を自由に、しかも複数回設定できる。

　［９．１　画素回路の構成例］
　次に、画素回路３の構成例について説明する。

　図４５は、実施の形態９に係る画素回路３と負帰還回路２１とを含む要部の回路例を示す図である。同図は、図１Ｃの第３構成例、または、実施の形態７の図４０の構成例に対して、第２のリセットトランジスタＲＳ２と、選択トランジスタＳＥＬ２と、電流源と、負帰還回路２１ａとが追加された点が異なる。

　これによれば、異なる２つの画素行に対して負帰還回路２１、２１ａによるリセットを行うことができる。例えば、１つの行に露光開始時のリセットを実行し、かつ、他の行に読み出し時のリセットを実行することができる。

　［９．２　本実施形態の読み出し動作例］
　図４６Ａは、実施の形態９での１フレームの読出し順を示すタイムチャートである。

　浮遊拡散層ＦＤ１における信号電荷を電圧に変換するゲインは、ゲイン制御トランジスタＧＣ１、蓄積用転送トランジスタ（ＴＧ）Ｃのオンおよびオフに応じて高いゲインと中間ゲイン（ＭＣＧ）と低いゲインとに選択的に切り替え可能である。

　ＭＣＧの場合は、ＭＣＧ（Ｒ：リセット成分）→ＭＣＧ（Ｓ：信号成分）となる。この遷移は浮遊拡散層ＦＤ０とＦＤ１の変換ゲインが中間の状態でのフォトダイオード（ＰＤから浮遊拡散層ＦＤ０への信号電荷の読み出しとなる。

　ＬＣＧの場合は、ＬＣＧ（Ｒ：リセット成分）→ＬＣＧ（Ｓ：信号成分）となる。この遷移は浮遊拡散層ＦＤ０とＦＤ１とＦＤ２の変換ゲインが中間の状態でのフォトダイオードＰＤから浮遊拡散層ＦＤ０への信号電荷の読み出しとなる。この遷移は、通常のＣＤＳではないのでリセットノイズをキャンセルできず、負帰還回路を使ってリセットノイズを低減する。

　図４６Ｂは、図４６ＡのＨＣＧ読み出し、ＭＣＧ読み出しおよびＬＣＧ読み出しにおけるリセット成分と信号成分の読み出し順序を示す図である。同図は、は１ＨのＣＤＳ順序であり、ＨＣＧ（Ｒ：リセット成分）→ＨＣＧ（Ｓ：信号成分）→ＭＣＧ（Ｓ：信号成分）→ＭＣＧ（Ｒ：リセット成分）→ＬＣＧ（Ｓ：信号成分）→ＬＣＧ（Ｒ：リセット成分）となる。

　［９．３　負帰還回路の構成と動作例］
　図４４はフォトダイオードＰＤと蓄積容量素子Ｃ１と蓄積容量素子Ｃ２の電荷の蓄積に関するタイミングの一例を示す図である。これらＰＤ，Ｃ１，Ｃ２の蓄積時間を同一にした状態で、１回目の露光時間をＴ＿Ｑ０とし、２回目の露光時間をＴ＿Ｑ１とし、２回目の露光時間をＴ＿Ｑ３とし、Ｔ＿Ｑ０＞Ｔ＿Ｑ１＞Ｔ＿Ｑ２の関係で連続的に１Ｖ期間（１垂直同期期間）を露光する。

　フォトダイオードＰＤの電荷はＱ０、蓄積容量素子Ｃ３の電荷はＱ１、蓄積容量素子Ｃ４の電荷はＱ２とした場合、Ｔ＿Ｑ０ではＱ０の信号電荷、Ｔ＿Ｑ１ではＱ０＋Ｑ１の信号電荷、Ｔ＿Ｑ２ではＱ０＋Ｑ１＋Ｑ２の信号電荷が蓄積される。

　図４６Ａを用いて、タイミングの一例を説明する。

　時刻ｔ２１において蓄積容量素子Ｃ４に蓄積された信号電荷を蓄積用転送トランジスタ（ＴＧ）ＣをＯＮすることによりによってＦＤ１に転送する。時刻ｔ２３からｔ２４においてフォトダイオードに蓄積された信号電荷と蓄積容量素子Ｃ１に蓄積された電荷と蓄積容量素子Ｃ２に蓄積された電荷を転送信号（ＴＧ）と蓄積用転送トランジスタ（ＴＧ）ＣによってＦＤ１に転送する。時刻ｔ２２からｔ２３の間にＬＣＧの信号成分は読み出される。

　ここで、時刻ｔ１１とｔ１２のシャッター期間、また、時刻ｔ１５とｔ１６のリセット期間にはリセットノイズが発生する。また、時刻ｔ１９とｔ２０のシャッター期間、また、時刻ｔ２３とｔ２４のリセット期間にはリセットノイズが発生する。このため、この期間には負帰還回路２１がはたらき、リセット制御信号ＲＳと蓄積電荷用転送素子ＴＧＣを緩やかにＯＦＦさせることにより、リセットノイズは低減することになる。このときの、リセットトランジスタ（ＲＳ）と蓄積電荷用転送素子（ＴＧＣ）にはスロープ状の信号を印加する様子を実線で示している。もしくは、他の方法として、時刻ｔ１１とｔ１２のシャッター期間、時刻ｔ１９とｔ２０のシャッター期間に、負帰還回路２１をはたらかせ、リセット制御信号ＲＳを緩やかＯＦＦさせて、蓄積電荷用転送素子ＴＧＣを急峻にＯＦＦさせる様子を破線で示している。このとき、電荷蓄積の法則により、蓄積容量素子Ｃ４のリセットノイズは低減しないが、ＦＤ０には正負逆方向のリセットノイズが発生していることになる。信号読出（ＬＣＧ）まではＦＤ部はリセットされないので、このとき、蓄積容量素子Ｃ４とＦＤ部のリセットノイズはキャンセルされてゼロとすることができる。

　［９．４　ダイナミックレンジの拡大］
　実施形態１～７においては、ＷＤＲを合成するＬｏｎｇ、Ｍｉｄｄｌｅ、Ｓｈｏｒｔの３フレームは完全に同一タイミングで露光され、完全に同一画素を使用しているため、偽色や着色やブレは発生しなくなることであった。

　本実施の形態９の特徴は、ＷＤＲを合成するＬｏｎｇ、Ｍｉｄｄｌｅ、Ｓｈｏｒｔの３フレームは、シャッターとリードで２つの負帰還回路２１を備えるため、独立に時間を変えることができる。このため、例えば、露光時間を短くすることによりＤレンジは拡大することができる。

　実施の形態９に係る被写体照度とゲイン（ＳＮ比）との関係は実施形態６、７での図３９Ａ、１４８Ｂ、１４８Ｃ、１４８Ｄに対して、露光時間を可変することにより、ダイナミックレンジを拡大することができる。

　このとき、フォトダイオードＰＤの電荷はＱ０、蓄積容量素子Ｃ３の電荷はＱ１、蓄積容量素子Ｃ４の電荷はＱ２とした場合、Ｔ＿Ｑ０ではＱ０の信号電荷、Ｔ＿Ｑ１ではＱ０＋Ｑ１の信号電荷、Ｔ＿Ｑ２ではＱ０＋Ｑ１＋Ｑ２の信号電荷が蓄積される。

　（実施の形態１０）
　以下、図面を参照しながら、実施の形態６に係る撮像装置について説明する。なお、本実施の形態に備わる撮像装置は、上述した実施の形態１～９に係る固体撮像装置１００を１つ以上備える。以下、詳細を説明する。

　図４７のビューシステムは、実施の形態１０に係る撮像装置の構成例を示すブロック図である。同図の撮像装置は、ＣＩＳ（ＣＭＯＳＩｍａｇｅＳｅｎｓｏｒ）９１、ＩＳＰ（ＩｍａｇｅＳｉｇｎａｌＰｒｏｃｅｓｓｏｒ）９２およびモニタ９を備え、例えば、デジタルカメラやスマートフォンのカメラである。ＣＩＳ９１は、各実施の形態に示した固体撮像装置１００である。ＩＳＰ９２は、ＣＩＳ９１からの画像信号を受けて、画像の拡大、縮小、圧縮符号化、復号化等々の画像処理を行う。モニタ９３は、撮像時のユーザ確認用のモニタである。

　なお、ＣＩＳ９１とＩＳＰ９２とは、１チップのＳｏＣ（ＳｙｓｔｅｍｏｎＣｈｉｐ）９０であってもよいし、別チップであってもよい。ＣＩＳ９１とＩＳＰ９２とが別チップある場合、信号処理部７０は、ＣＩＳ９１に備えられてもよいし、ＣＩＳ９２に備えられてもよい。また、信号処理部７０の一部は回路ではなくソフトウェアにより実現してもよい。

　また、図４８のＡＤＡＳ（先進運転支援システム）や自動運転でのセンシングシステムは、実施の形態１０に係る撮像装置の他の構成例を示すブロック図である。同図の撮像装置は、ＣＩＳ（ＣＭＯＳＩｍａｇｅＳｅｎｓｏｒ）９１、ＩＳＰ（ＩｍａｇｅＳｉｇｎａｌＰｒｏｃｅｓｓｏｒ）９２、センサー９４、センサーＥＣＵ（ＥｌｅｃｔｒｏｎｉｃＣｏｎｔｒｏｌＵｎｉｔ）９５、警告部９６、および制御部９７を備え、例えば、自動車に搭載されるカメラシステムである。ＣＩＳ９１とＩＳＰ９２とは、信号処理部７０と同様である。センサー９４は、例えば、測距用のレーダ（ｒａｄａｒ）センサー、測距用のライダー（Ｌｉｄａｒ：ＬｉｇｈｔＤｅｔｅｃｔｉｏｎａｎｄＲａｎｇｉｎｇ）センサーである。

　センサーＥＣＵ９５は、ＩＳＰ９２、センサー９４からの信号を受けた、警告部９６および制御部９７を制御する。警告部９６は、例えば、自動車のインスツルメントパネル内の各種の状態表示灯や警告灯等である。制御部９７は、例えば、自動車のステアリングやブレーキ等を動かすアクチュエーター等を制御する。

　なお、図２の撮像装置は、ビューシステムではモニタに接続され、ＡＤＡＳ（ＡｄｖａｎｃｅｄＤｒｉｖｅｒＡｓｓｉｓｔａｎｃｅＳｙｓｔｅｍ：先進運転支援システム）や自動運転などのセンシングシステムに対応し、前記センシングシステムではセンサーＥＣＵを介して、警告または制御（ステアリング、ブレーキなど）を実施するようにしてもよい。

　図４９は、実施の形態１０に係る撮像装置の自動車Ｍ１への搭載例を示す図である。図５０は、実施の形態１０に係る図４９の搭載例における撮像範囲の一例を示す図である。

　図４９では、例えば図２の撮像装置が複数の取り付け箇所Ｄ１～Ｄ９のそれぞれに取り付けられる。取り付け箇所Ｄ１は、自動車Ｍ１の前方部分である。取り付け箇所Ｄ２は、自動車Ｍ１の車体左側部分である。取り付け箇所Ｄ３は、自動車Ｍ１の車体右側部分である。取り付け箇所Ｄ４は、左側ドアミラーである。取り付け箇所Ｄ５は、右側ドアミラーである。取り付け箇所Ｄ６は、ルームミラーである。取り付け箇所Ｄ７は、自動車Ｍ１の後方中央部分である。取り付け箇所Ｄ８は、自動車Ｍ１の後方左側部分である。取り付け箇所Ｄ９は、自動車Ｍ１の後方右側部分である。

　また、図５０に示す、撮像範囲Ｓ１～Ｓ９は、取り付け箇所Ｄ１～Ｄ９の撮像カメラに対応している。

　図４９、図５０に示すように、ビュー用カメラやセンシング用カメラとしての撮像装置は、撮像の対象範囲に応じて、輸送機器（車両、自動車）の前方、サラウンド、サイド、リア、インテリジェントリアを取り付け位置にすることが出来る。

　以上のように、実施の形態１０における撮像装置は、上記の図４７または図４８の撮像装置を備え、ビューシステム、ＡＤＡＳ（先進運転支援システム）のセンシングシステム、および、自動運転のセンシングシステムのいずれか１つのシステムを構成する。

　ここで、前記撮像装置は、前記輸送機器の前方、左サイド、右サイド、ルームミラーの１つ以上に搭載されてもよい。

　また、撮像装置は、上記の固体撮像装置１００を備える撮像装置であって、輸送機器用途のビューシステム、ＡＤＡＳ（先進運転支援システム）のセンシングシステム、自動運転のセンシングシステムの少なくとも１つに対応し、前記撮像装置は、前記輸送機器の前方、サラウンド、サイド、リア、ルームミラーの少なくとも１つに搭載される。

　（その他の実施の形態）
　以上、本開示の固体撮像装置、及びそれを用いる撮像装置について、上記実施の形態に基づいて説明してきたが、本開示の固体撮像装置、及びそれを用いる撮像装置は、上記実施の形態に限定されるものではない。上記実施の形態における任意の構成要素を組み合わせて実現される別の実施の形態や、上記実施の形態に対して本開示の主旨を逸脱しない範囲で当業者が思いつく各種変形を施して得られる変形例や、本開示の固体撮像装置、及びそれを用いる撮像装置を内蔵した各種機器も本発明に含まれる。

　本開示は、固体撮像装置および撮像装置に利用可能である。

　３　　画素回路
２１　　負帰還回路
Ｃ１、Ｃ４　　第１の蓄積容量素子
Ｃ２、Ｃ３　　第２の蓄積容量素子
ＧＣ１、ＴＧＣ　　第１のトランジスタ
ＧＣ、ＧＣ２　　第２のトランジスタ
ＦＡ　　第１フィードバックアンプ
ＦＡ２　　第２フィードバックアンプ
ＦＤ０　　電荷蓄積部
ＯＦ　　オーバーフロー素子
ＰＤ　　フォトダイオード
ＲＳ　　第１のリセットトランジスタ
ＲＳ２　　第２のリセットトランジスタ
ＳＦ　　増幅トランジスタ
ＴＧ　　転送トランジスタ

Claims

　画素回路と、
　負帰還回路とを備え、
　前記画素回路は、
　フォトダイオードと、
　電荷蓄積部と、
　前記フォトダイオードで発生した信号電荷を前記電荷蓄積部に転送する転送トランジスタと、
　前記電荷蓄積部の信号電荷に対応する画素信号を出力する増幅トランジスタと、
　前記電荷蓄積部をリセットする第１のリセットトランジスタと、
　第１の蓄積容量素子と、
　前記電荷蓄積部と前記第１の蓄積容量素子との接続を制御する第１のトランジスタとを備え、
　前記負帰還回路は、前記増幅トランジスタのリセット出力に応じた帰還信号を前記第１のリセットトランジスタを介して前記電荷蓄積部に負帰還する
固体撮像装置。
　前記転送トランジスタおよび前記第１のトランジスタのゲート電圧は、露光時に、前記フォトダイオードから溢れた信号電荷を前記第１の蓄積容量素子に伝送可能なように設定される
請求項１に記載の固体撮像装置。
　前記第１のトランジスタは、前記第１のリセットトランジスタと前記電荷蓄積部との間に、前記第１のリセットトランジスタと直列に接続され、
　前記第１の蓄積容量素子は、前記第１のリセットトランジスタと前記第１のトランジスタとの接続点に接続される
請求項１または２に記載の固体撮像装置。
　前記第１のトランジスタは、前記第１のリセットトランジスタおよび前記電荷蓄積部との接続点と、前記第１の蓄積容量素子とを接続する
請求項１または２に記載の固体撮像装置。
　さらに、前記フォトダイオードで溢れた信号電荷を前記第１の蓄積容量素子に伝送するオーバーフロー素子を備える
請求項４に記載の固体撮像装置。
　さらに、
　前記第１のリセットトランジスタと前記第１のトランジスタとの間に直列に挿入された第２のトランジスタと、
　前記第１のリセットトランジスタと前記第２のトランジスタとの接続点に接続され、前記第１のトランジスタおよび前記第２のトランジスタを介して前記電荷蓄積部に接続される第２の蓄積容量素子とを備える
請求項３に記載の固体撮像装置。
　さらに、
　前記第１のリセットトランジスタと前記第１のトランジスタとの接続点と、前記電荷蓄積部との間に挿入された第２のトランジスタと、
　前記第１のリセットトランジスタと前記第１のトランジスタとの前記接続点に接続された第２の蓄積容量素子とを備える
請求項４または５に記載の固体撮像装置。
　前記固体撮像装置は、複数の前記画素回路と、
　複数の前記画素回路に対して同時露光を駆動する駆動部と、
　複数の前記画素回路を走査することにより前記画素信号を読み出す制御回路とを備える
請求項１～７のいずれか一項に記載の固体撮像装置。
　前記画素回路から、第１フレームを構成するための第１画素信号と、前記第１フレームよりも高い照度用の第２フレームを構成するための第２画素信号とを読み出す制御回路を備え、
　前記第１画素信号は、前記フォトダイオードから前記電荷蓄積部に転送された信号電荷に対応し、
　前記第２画素信号は、前記フォトダイオードから前記電荷蓄積部および前記第１の蓄積容量素子に転送および混合された信号電荷に対応し、
　前記第１画素信号および第２画素信号は、１つの画素回路の前記フォトダイオードで同じ露光期間に発生した信号電荷に基づく
請求項１～５のいずれか一項に記載の固体撮像装置。
　前記画素回路から、第１フレームを構成するための第１画素信号と、前記第１フレームよりも高い照度用の第２フレームを構成するための第２画素信号と、前記第２フレームよりも高い照度用の第３フレームを構成するための第３画素信号とを読み出す制御回路を備え、
　前記第１画素信号は、前記フォトダイオードから前記電荷蓄積部に転送された信号電荷に対応し、
　前記第２画素信号は、前記フォトダイオードから前記電荷蓄積部および前記第１の蓄積容量素子に転送および混合された信号電荷に対応し、
　前記第３画素信号は、前記フォトダイオードから前記電荷蓄積部、前記第１の蓄積容量素子および前記第２の蓄積容量素子に転送および混合された信号電荷に対応し、
　前記第１画素信号、第２画素信号および第３画素信号は、１つの画素回路の前記フォトダイオードで同じ露光期間に発生した信号電荷に基づく
請求項６または７に記載の固体撮像装置。
　前記画素回路から、第１フレームを構成する第１画素信号と、前記第１フレームよりも高い照度用の第２フレームを構成する第２画素信号と、前記第２フレームよりも高い照度用の第３フレームを構成する第３画素信号とを読み出す制御回路を備え、
　前記第１画素信号は、前記フォトダイオードから前記電荷蓄積部に転送された信号電荷に対応し、
　前記第２画素信号は、前記フォトダイオードから前記電荷蓄積部および前記第１の蓄積容量素子に転送および混合された信号電荷に対応し、
　前記第３画素信号は、前記フォトダイオードから前記電荷蓄積部、前記第１の蓄積容量素子および前記第２の蓄積容量素子に転送および混合された信号電荷に対応し、
　前記第１画素信号、第２画素信号および第３画素信号は、１つの画素回路の前記フォトダイオードで異なる露光期間に発生した信号電荷に基づく
請求項６または７に記載の固体撮像装置。
　前記第１のリセットトランジスタおよび前記第１のトランジスタのうち少なくとも第１のリセットトランジスタに入力される制御信号は、オン状態からオフ状態に徐々に移行させるスロープ状の電圧波形を有する
請求項１～１１のいずれか一項に記載の固体撮像装置。
　さらに、複数の前記画素回路のうちの所定の領域に属する画素回路を対象に、リセットノイズレベルを測定する測定部と、
　測定結果に基づいてリセットノイズレベルのばらつきを小さくするように前記スロープ状の電圧波形の傾きを決定する決定部と、を備える
請求項１２に記載の固体撮像装置。
　前記測定部は、前記所定の領域に属する画素回路の行毎に、前記電圧波形の傾きを変化させながら前記リセットノイズレベルを測定し、
　前記決定部は、前記所定の領域に属する画素回路の行毎の前記ばらつきに基づいて前記電圧波形の最適な傾きを決定する
請求項１３に記載の固体撮像装置。
　行列状に配置された複数の前記画素回路の列毎に、または、画素回路毎に前記負帰還回路を備え、
　前記負帰還回路は、対応する列に属する前記画素回路の第１のリセットトランジスタに、または、対応する前記画素回路の第１のリセットトランジスタＲＳに前記帰還信号を出力する第１フィードバックアンプを備える
請求項１～１４のいずれか一項に記載の固体撮像装置。
　前記負帰還回路は、前記列毎に備えられ、
　前記画素回路は、さらに、前記電荷蓄積部をリセットする第２のリセットトランジスタを備え、
　前記負帰還回路は、さらに、対応する列に属する前記画素回路の第２のリセットトランジスタに前記帰還信号を出力する第２フィードバックアンプを備える
請求項１５に記載の固体撮像装置。
　前記固体撮像装置は、貼り合わされた第１半導体チップと第２半導体チップとを含み、
　前記第１半導体チップは、各画素回路の前記フォトダイオードおよび第１の蓄積容量素子を備え、
　前記第２半導体チップは、前記画素回路の各列に対応する、または、各前記画素回路に対応する第１フィードバックアンプを備える
請求項１５に記載の固体撮像装置。
　前記負帰還回路は、前記画素回路毎に備えられ、
　前記固体撮像装置は、貼り合わされた第１半導体チップと第２半導体チップとを含み、
　前記第１半導体チップは、各画素回路の前記フォトダイオードを備え、
　前記第２半導体チップは、各画素回路に対応する第１フィードバックアンプおよび第１の蓄積容量素子を備える
請求項１５に記載の固体撮像装置。
　前記固体撮像装置は、貼り合わされた第１半導体チップと第２半導体チップとを含み、
　前記第１半導体チップは、各画素回路の前記フォトダイオードおよび電荷蓄積部を備え、
　前記第２半導体チップは、各画素回路の第１の蓄積容量素子を備える
請求項１５に記載の固体撮像装置。
　請求項１～１９のいずれか一項に記載の固体撮像装置を備える撮像装置であって、
　前記撮像装置は、輸送機器用途のビューシステム、ＡＤＡＳ（先進運転支援システム）のセンシングシステム、自動運転のセンシングシステムの少なくとも１つに対応し、
　前記撮像装置は、前記輸送機器の前方、サラウンド、サイド、リア、ルームミラーの少なくとも１つに搭載される
撮像装置。