CN105742303B - 摄像装置 - Google Patents

摄像装置 Download PDF

Info

Publication number
CN105742303B
CN105742303B CN201510836849.7A CN201510836849A CN105742303B CN 105742303 B CN105742303 B CN 105742303B CN 201510836849 A CN201510836849 A CN 201510836849A CN 105742303 B CN105742303 B CN 105742303B
Authority
CN
China
Prior art keywords
transistor
electrode
drain
signal
source
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201510836849.7A
Other languages
English (en)
Other versions
CN105742303A (zh
Inventor
村上雅史
西村佳寿子
阿部豊
松长诚之
佐藤好弘
平濑顺司
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Intellectual Property Management Co Ltd
Original Assignee
Panasonic Intellectual Property Management Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2015207381A external-priority patent/JP6307771B2/ja
Application filed by Panasonic Intellectual Property Management Co Ltd filed Critical Panasonic Intellectual Property Management Co Ltd
Priority to CN202010842076.4A priority Critical patent/CN111968998A/zh
Publication of CN105742303A publication Critical patent/CN105742303A/zh
Application granted granted Critical
Publication of CN105742303B publication Critical patent/CN105742303B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14632—Wafer-level processed structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14665—Imagers using a photoconductor layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/65—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to reset noise, e.g. KTC noise related to CMOS structures by techniques other than CDS
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K39/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic radiation-sensitive element covered by group H10K30/00
    • H10K39/30—Devices controlled by radiation
    • H10K39/32—Organic image sensors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K30/00—Organic devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)

Abstract

一种摄像装置，具备：单位像素单元，包括对入射光进行光电变换并生成电信号的光电变换部、检测电信号的信号检测电路及将第1电容和电容值比其大的第2电容串联的电容电路；及反馈电路，形成使电信号负反馈的反馈路径；光电变换部具有光电变换膜、光电变换膜的受光面侧的第1电极及与第1电极相反侧的面的第2电极；信号检测电路包括栅极连接于第2电极、将与第2电极的电位相应的信号电压放大并输出的第1晶体管、和源极及漏极的一方连接于第2电极的第2晶体管；反馈电路在反馈路径的一部分中包含第1晶体管及反向放大器，使电信号经由第1晶体管及反向放大器向第2晶体管的源极及漏极的另一方负反馈；电容电路设置在第2电极与基准电位之间。

Description

摄像装置
技术领域
本申请涉及摄像装置。本申请特别涉及具有包括层叠在半导体基板上的光电变换膜的光电变换部的摄像装置。
背景技术
作为MOS(Metal Oxide Semiconductor)型的摄像装置提出了层叠型的摄像装置。在层叠型的摄像装置中，在半导体基板的最表面层叠光电变换膜，将在光电变换膜内通过光电变换产生的电荷向电荷蓄积区域(称作“浮置扩散区”)蓄积。摄像装置在半导体基板内使用CCD(Charge Coupled Device)电路或CMOS(Complementary MOS)电路将该蓄积的电荷读出。例如专利文献1公开了这样的摄像装置。
专利文献1：特开2009－164604号公报
专利文献2：特开2011－228621号公报
发明内容
在摄像装置的领域中，有噪声降低的要求。特别是，有想要将复位时发生的kTC噪声(也称作“复位噪声”)降低的要求。
根据本申请的非限定性的某个例示性的实施方式，提供以下技术方案。
一种摄像装置，具备：单位像素单元，包括对入射光进行光电变换并生成电信号的光电变换部、检测上述电信号的信号检测电路、以及将第1电容和电容值比上述第1电容大的第2电容串联连接而成的电容电路；以及反馈电路，形成使上述电信号负反馈的反馈路径；上述光电变换部具有光电变换膜、形成于上述光电变换膜的受光面侧的第1电极、以及形成于上述光电变换膜的与上述第1电极相反侧的面的第2电极；上述信号检测电路包括第1晶体管和第2晶体管，上述第1晶体管的栅极连接于上述第2电极，上述第1晶体管将与上述第2电极的电位相应的信号电压进行放大并输出，上述第2晶体管的源极及漏极中的一方连接于上述第2电极；上述反馈电路在上述反馈路径的一部分中包含上述第1晶体管及反向放大器，使上述电信号经由上述第1晶体管及上述反向放大器向上述第2晶体管的上述源极及上述漏极中的另一方负反馈；上述电容电路设置在上述第2电极与基准电位之间。
另一种摄像装置，具备：单位像素单元，包括对入射光进行光电变换并生成电信号的光电变换部、检测上述电信号的信号检测电路、以及将第1电容和电容值比上述第1电容大的第2电容串联连接而成的电容电路；以及反馈电路，形成使上述电信号负反馈的反馈路径；上述光电变换部具有光电变换膜、形成于上述光电变换膜的受光面侧的第1电极、以及形成于上述光电变换膜的与上述第1电极相反侧的面的第2电极；上述信号检测电路包括第1晶体管和第2晶体管，上述第1晶体管将与上述第2电极的电位相应的信号电压进行放大并输出，上述第2晶体管的源极及漏极中的一方连接于上述第2电极；上述第1电容连接在上述第2晶体管的上述源极与上述漏极之间；上述反馈电路使上述电信号向上述第2晶体管的上述源极及上述漏极中的另一方负反馈；上述电容电路设置在上述第2电极与基准电位之间。
另外，包括性或具体的形态也可以通过元件、器件、系统、集成电路及方法实现。此外，包括性或具体的形态也可以通过元件、器件、系统、集成电路及方法的任意的组合实现。
所公开的实施方式的追加性的效果及优点根据说明书及附图会变得清楚。效果及/或优点由说明书及附图所公开的各种实施方式或特征分别提供，不是为了得到它们的1个以上而需要全部。
发明效果
根据本发明的一技术方案，提供一种能够进一步降低kTC噪声等噪声的摄像装置。
附图说明
图1是表示有关第1实施方式的摄像装置的例示性的电路结构的示意图。
图2是表示图1所示的单位像素单元11的例示性的电路结构的示意图。
图3是用来说明有关第1实施方式的摄像装置的第1模式下的晶体管的动作的一例的时间图。
图4是用来说明有关第1实施方式的摄像装置的第2模式下的晶体管的动作的一例的时间图。
图5是示意地表示单位像素单元11中的各元件的布局的一例的俯视图。
图6是示意地表示图5所示的A－A’线截面的剖视图。
图7是示意地表示单位像素单元11中的各元件的布局的另一例的俯视图。
图8是示意地表示图7所示的B－B’线截面的剖视图。
图9是用来说明摄像装置101的例示性的制造方法的示意性的剖视图。
图10是用来说明摄像装置101的例示性的制造方法的示意性的剖视图。
图11是用来说明摄像装置101的例示性的制造方法的示意性的剖视图。
图12是用来说明摄像装置101的例示性的制造方法的示意性的剖视图。
图13是表示有关第1实施方式的摄像装置的单位像素单元的另一例示性的电路结构的示意图。
图14是表示有关第2实施方式的摄像装置的单位像素单元的例示性的电路结构的示意图。
图15是表示有关第3实施方式的摄像装置的单位像素单元的例示性的电路结构的示意图。
图16是用来说明有关第3实施方式的摄像装置的第1模式下的晶体管的动作的一例的时间图。
图17是用来说明有关第3实施方式的摄像装置的第2模式下的晶体管的动作的一例的时间图。
图18是表示有关第3实施方式的变形例的摄像装置的单位像素单元14a的例示性的电路结构的示意图。
图19是表示有关第3实施方式的摄像装置的另一变形例的单位像素单元14b的例示性的电路结构的示意图。
图20是表示有关第4实施方式的摄像装置的单位像素单元的器件构造的一例的示意性的剖视图。
图21是表示图20所示的单位像素单元60A的上部电极62u、电介体层62d及下部电极62b的配置的一例的示意性的俯视图。
图22是表示有关第4实施方式的摄像装置的单位像素单元的器件构造的再另一例的示意性的剖视图。
图23是表示图22所示的单位像素单元60B的上部电极62u、电介体层62d及下部电极62b的配置的一例的示意性的俯视图。
图24是表示有关第4实施方式的摄像装置的单位像素单元的器件构造的再另一例的示意性的剖视图。
图25是表示图24所示的单位像素单元60C的上部电极62u、电介体层62d及下部电极62b的配置的一例的示意性的俯视图。
图26是表示有关第5实施方式的相机系统的结构例的示意图。
具体实施方式
在详细说明本发明的实施方式之前，说明本发明者的认识。
作为蓄积在电荷蓄积区域中的电荷的读出电路，已知有在像素内配置有3个晶体管的结构。例如在专利文献2的图4中，记载有具有输出晶体管、行选择晶体管及将浮置扩散区复位的复位晶体管的信号读出电路。此外，还已知有在像素内还设有将通过光电变换生成的电荷向浮置扩散区传送的传送晶体管的读出电路。例如专利文献2的图7中的信号读出电路具有复位晶体管、输出晶体管、行选择晶体管及用于电荷传送的晶体管这4个晶体管。这4个晶体管中，第4晶体管连接在像素电极与浮置扩散区之间。该第4晶体管是将通过光电变换生成并收集到像素电极中的电荷向浮置扩散区传送的传送晶体管。以下，有将在像素内具有传送晶体管的读出电路称作“4Tr读出电路”的情况。此外，有将在像素内不具有传送晶体管的读出电路称作“3Tr读出电路”的情况。为了参考，在本说明书中引用特开2011－228621号公报的公开内容的全部。
在半导体基板形成有光电二极管的所谓CCD图像传感器或CMOS图像传感器中，已知通过在4Tr读出电路中应用相关双采样(correlated doublesampling CDS))能够将复位kTC噪声的影响除去。但是，根据本发明者的研究，在层叠型的摄像装置中，难以通过上述方法将复位kTC噪声的影响除去。
对层叠型的摄像装置而言，典型地，为了光电变换部与半导体基板之间的电连接，在光电变换部与半导体基板之间夹着金属配线或金属层。因此，难以将由像素电极收集到的电荷完全传送到浮置扩散区。因而，在层叠型的摄像装置中，单纯地采用在像素内设置传送晶体管并应用相关双采样的方法并不能说是有效的。希望在层叠型的摄像装置中降低kTC噪声。
本发明的一技术方案的概要是以下这样的。
[项目1]
一种摄像装置，具备：单位像素单元，包括对入射光进行光电变换并生成电信号的光电变换部、检测电信号的信号检测电路、以及将第1电容和电容值比第1电容大的第2电容串联连接而成的电容电路；以及反馈电路，形成使电信号负反馈的反馈路径；光电变换部具有光电变换膜、形成于光电变换膜的受光面侧的第1电极、以及形成于光电变换膜的与第1电极相反侧的面的第2电极；信号检测电路包括第1晶体管和第2晶体管，第1晶体管的栅极连接于第2电极，第1晶体管将与第2电极的电位相应的信号电压进行放大并输出，第2晶体管的源极及漏极中的一方连接于第2电极；使电信号向第2晶体管的源极及漏极中的另一方负反馈；电容电路设置在第2电极与基准电位之间。根据该结构，通过与光电变换部串联连接的电容电路，能够有效地降低在像素的复位动作中产生的复位kTC噪声。
[项目2]
一种摄像装置，具备：单位像素单元，包括对入射光进行光电变换并生成电信号的光电变换部、检测电信号的信号检测电路、以及将第1电容和电容值比第1电容大的第2电容串联连接而成的电容电路；以及反馈电路，形成使电信号负反馈的反馈路径；光电变换部具有光电变换膜、形成于光电变换膜的受光面侧的第1电极、以及形成于光电变换膜的与第1电极相反侧的面的第2电极；信号检测电路包括第1晶体管和第1晶体管，第1晶体管的栅极连接于第2电极，第1晶体管将与第2电极的电位相应的信号电压进行放大并输出，第2晶体管的源极及漏极中的一方连接于第2电极；反馈电路使信号检测电路的输出向第2晶体管的源极及漏极中的另一方负反馈；电容电路设置在第2电极与基准电位之间。根据该结构，通过与光电变换部串联连接的电容电路，能够有效地降低在像素的复位动作中产生的复位kTC噪声。
[项目3]
如项目1或2所述的摄像装置，反馈电路在反馈路径的一部分中包含第1晶体管及反向放大器，使电信号经由上述第1晶体管及上述反向放大器向上述第2晶体管的上述源极及上述漏极的另一方负反馈。
[项目4]
如项目1～3中任一项所述的摄像装置，第1电容连接在第2晶体管的源极与漏极之间。根据该结构，能够将第2晶体管兼用作复位晶体管及增益切换用晶体管。因此，能够实现单元的微细化。此外，能够降低对于电荷蓄积节点的晶体管接合泄漏，能够实现低暗电流化。
[项目5]
如项目4所述的摄像装置，第1电容及第2晶体管被并联连接。
[项目6]
如项目1～5中任一项所述的摄像装置，第2电容连接于第2晶体管的源极或漏极的至少一方。
[项目7]
如项目4或5所述的摄像装置，通过将第2晶体管导通截止，切换第2电极的电位的变化量。根据该结构，能够切换摄像装置的灵敏度。
[项目8]
如项目1～7中任一项所述的摄像装置，信号检测电路还包括将第1晶体管的输出向反馈电路有选择地输出的第3晶体管。
[项目9]
如项目1～8中任一项所述的摄像装置，信号检测电路还包括将由反馈电路反馈到第1电容中的电信号向第2晶体管的源极及漏极中的另一方有选择地传递的第4晶体管。根据该结构，能够通过第2晶体管有选择地形成反馈电路。
[项目10]
如项目1～8中任一项所述的摄像装置，信号检测电路还包括连接在第2晶体管的源极与漏极之间、将由反馈电路反馈的电信号有选择地向第1电容传递的第4晶体管。
[项目11]
实现一种摄像装置，具备单位像素单元，该单位像素单元包括对入射光进行光电变换的光电变换部、检测光电变换部的信号的信号检测电路、以及将第1电容和电容值比第1电容大的第2电容串联连接而成的电容电路；光电变换部具有光电变换膜、形成在光电变换膜的受光面侧的第1电极、以及形成于光电变换膜的与第1电极相反侧的面的第2电极；信号检测电路包括将与第2电极的电位相应的信号电压进行放大并输出的第1晶体管、和源极及漏极中的一方连接于第2电极的第2晶体管；电容电路设置在第2电极与基准电位之间，第1电容连接在第2晶体管的源极与漏极之间；通过将第2晶体管导通截止，切换第2电极的电位的变化量。根据该结构，实现能够切换摄影灵敏度的摄像装置。
[项目12]
如项目11所述的摄像装置，根据摄影模式将第2晶体管导通截止。
[项目13]
如项目12所述的摄像装置，摄影模式包括当被摄体明亮时摄影的模式和当被摄体较暗时摄影的模式。
[项目14]
一种摄像装置，具备单位像素单元，该单位像素单元包括对入射光进行光电变换的光电变换部、以及检测由光电变换部生成的信号的信号检测电路；光电变换部具有光电变换膜、形成在光电变换膜的受光面侧的第1电极、以及隔着光电变换膜而与第1电极对置的第2电极；信号检测电路包括其栅极连接于第2电极的放大晶体管、源极及漏极中的一方连接于第2电极的复位晶体管、第1电容元件、以及具有比第1电容元件大的电容值的第2电容元件；放大晶体管及复位晶体管形成在相同的半导体基板上；第2电容元件包括设置在半导体基板的一部分上的第1绝缘膜、和隔着第1绝缘膜而与半导体基板的一部分对置的第3电极；第1电容元件包括形成在第3电极上的第2绝缘膜、和连接于第2电极且当从半导体基板的法线方向观察时其至少一部分隔着第2绝缘膜而与第3电极重叠的第4电极。
根据项目14的结构，能够在抑制信号电荷的蓄积区域整体的电容值的增加的同时，缩小伴随着复位产生的kTC噪声。
[项目15]
如项目14所述的摄像装置，还具备使信号检测电路的输出负反馈的反馈电路；反馈电路的输出线连接于复位晶体管的源极及漏极中的另一方。
根据项目15的结构，能够在短时间内消除所产生的kTC噪声。
[项目16]
如项目14或15所述的摄像装置，半导体基板的一部分连接于供给灵敏度调整用电压的电压源。
根据项目16的结构，能够控制将信号电荷进行蓄积的电荷蓄积节点的电位，能够调整摄像装置的灵敏度。
[项目17]
如项目14～16中任一项所述的摄像装置，第3电极连接于复位晶体管的源极及漏极中的另一方。
根据项目17的结构，通过复位晶体管的ON及OFF的切换，能够选择经由第1电容元件将第2电容元件连接到电荷蓄积节点、还是经由复位晶体管将第2电容元件连接到电荷蓄积节点。
[项目18]
如项目14～17中任一项所述的摄像装置，信号检测电路具有形成在半导体基板上、根据输入信号将放大晶体管的输出作为对于反馈电路的输入供给的地址晶体管。
根据项目18的结构，能够选择共用反馈线的多个单位像素单元中的1个来执行复位及/或噪声消除。
[项目19]
如项目14～18中任一项所述的摄像装置，第4电极是将放大晶体管的栅极与复位晶体管的源极及漏极中的一方连接的配线层的一部分。
根据项目19的结构，不用增加工序就能够在单位像素单元内形成第1电容元件。
[项目20]
如项目14～19中任一项所述的摄像装置，第3电极及第4电极由多晶硅形成。
根据项目20的结构，能够实现具有平坦的CV特性的高精度的第1电容元件。
[项目21]
如项目14～20中任一项所述的摄像装置，包括隔着第2绝缘膜而与第3电极重叠的第5电极，第5电极具有与半导体基板的一部分电连接的第3电容元件。
根据项目21的结构，不附加专用的工序就能够进一步形成与第2电容元件电连接的电容元件。由此，能够得到更大的合成电容，所以能够更有效地缩小kTC噪声。
[项目22]
一种摄像装置，具备单位像素单元，该单位像素单元包括对入射光进行光电变换的光电变换部、以及检测由光电变换部生成的信号的信号检测电路；光电变换部具有光电变换膜、形成在光电变换膜的受光面侧的第1电极和隔着光电变换膜而与第1电极对置的第2电极；信号检测电路包括其栅极连接于第2电极的放大晶体管、源极及漏极中的一方连接于第2电极的复位晶体管、第1电容元件和具有比第1电容元件大的电容值的第2电容元件；放大晶体管及复位晶体管形成在相同的半导体基板上；第2电容元件包括配置在半导体基板与第2电极之间的第3电极、与第3电极相比距第2电极更远的第4电极、以及配置在第3电极与第4电极之间的第1电介体层。
根据项目22的结构，能够在抑制信号电荷的蓄积区域整体的电容值的增加的同时，缩小伴随着复位产生的kTC噪声。
[项目23]
如项目22所述的摄像装置，第2电容元件的第4电极是形成于半导体基板的杂质区域；第1电容元件包括第2电介体层；第1电容元件的一方的电极在从半导体基板的法线方向观察时其至少一部分具有与第3电极的重叠；第1电容元件的第2电介体层配置在一方的电极与第3电极之间。
根据项目23的结构，能够在抑制制造工序的增加的同时，形成比较高电容的第2电容元件。
[项目24]
如项目23所述的摄像装置，一方的电极是将放大晶体管的栅极与复位晶体管的源极及漏极中的一方连接的配线层的一部分。
根据项目24的结构，不用增加工序就能够在单位像素单元内形成第1电容元件。
[项目25]
如项目23或24所述的摄像装置，具有包括隔着第2电介体层而与第3电极重叠的第5电极、第5电极与第4电极电连接的第3电容元件。
根据项目25的结构，不附加专用的工序就能够进一步形成与第2电容元件电连接的电容元件。由此，能够得到更大的合成电容，所以能够更有效地缩小kTC噪声。
[项目26]
如项目22～25中任一项所述的摄像装置，第3电极连接于复位晶体管的源极及漏极中的另一方。
根据项目26的结构，通过复位晶体管的ON及OFF的切换，能够选择经由第1电容元件将第2电容元件连接到电荷蓄积节点、还是经由复位晶体管将第2电容元件连接到电荷蓄积节点。
[项目27]
如项目22～26中任一项所述的摄像装置，还具备使信号检测电路的输出负反馈的反馈电路；反馈电路的输出线连接于复位晶体管的源极及漏极的另一方。
根据项目27的结构，能够在短时间内消除所产生的kTC噪声。
[项目28]
如项目27所述的摄像装置，信号检测电路具有形成在半导体基板上、并且根据输入信号将放大晶体管的输出作为对于反馈电路的输入供给的地址晶体管。
根据项目28的结构，能够选择共用反馈线的多个单位像素单元中的1个而执行复位及/或噪声消除。
[项目29]
如项目22～28中任一项所述的摄像装置，第4电极连接于供给灵敏度调整用电压的电压源。
根据项目29的结构，能够控制蓄积信号电荷的电荷蓄积节点的电位，能够调整摄像装置的灵敏度。
[项目30]
如项目1～29中任一项所述的摄像装置，反馈电路在反馈路径的一部分中包含第1晶体管及反向放大器，使电信号经由第1晶体管及反向放大器向第2晶体管的源极及漏极中的另一方负反馈。
以下，参照附图详细地说明本发明的实施方式。另外，以下说明的实施方式都表示包括性或具体的例子。在以下的实施方式中表示的数值、形状、材料、构成要素、构成要素的配置及连接形态、步骤、步骤的顺序等是一例，不是限定本发明的意思。在本说明书中说明的各种形态只要不发生矛盾则能够相互组合。此外，关于以下的实施方式的构成要素中的、在表示最上位概念的独立权利要求中没有记载的构成要素，设为任意的构成要素进行说明。在以下的说明中，将具有实质上相同的功能的构成要素用共通的标号表示而有时省略说明。
(第1实施方式)
图1示意地表示有关第1实施方式的摄像装置的例示性的电路结构。图1所示的摄像装置101具备多个单位像素单元11和周边电路。多个单位像素单元11通过在半导体基板上2维排列而形成感光区域(像素区域)。半导体基板并不限定于其整体是半导体的基板。半导体基板也可以是在形成感光区域的一侧的表面设有半导体层的绝缘性基板等。
在图1所示的例子中，多个单位像素单元11在行方向及列方向上排列。在本说明书中，所谓行方向及列方向，是指行及列分别延伸的方向。即，在图中，纸面中的垂直方向是列方向，水平方向是行方向。多个单位像素单元11也可以1维地排列。换言之，摄像装置101可以是线传感器。
单位像素单元11分别连接于电源配线22。对于各单位像素单元11，经由电源配线22供给规定的电源电压。如后面详细说明那样，单位像素单元11分别包括具有层叠在半导体基板上的光电变换膜的光电变换部。此外，如图1所示，摄像装置101具有用来对全部的光电变换部施加相同的一定电压的蓄积控制线17。
摄像装置101的周边电路包括垂直扫描电路(也称作“行扫描电路”)16、负载电路19、列信号处理电路(也称作“行信号蓄积电路”)20、水平信号读出电路(也称作“列扫描电路”)21和反向放大器24。在图1所示的结构中，列信号处理电路20、负载电路19及反向放大器24按2维排列的单位像素单元11的每个列配置。即，在该例中，周边电路包括多个列信号处理电路20、多个负载电路19和多个反向放大器24。
垂直扫描电路16连接于地址信号线30及复位信号线26。垂直扫描电路16通过对地址信号线30施加规定的电压，将配置在各行中的多个单位像素单元11以行单位选择。由此，执行所选择的单位像素单元11的信号电压的读出和后述的像素电极的复位。
在图1所示的例子中，垂直扫描电路16还连接于反馈控制线28及灵敏度调整线32。如后述那样，通过由垂直扫描电路16对反馈控制线28施加规定的电压，能够形成使单位像素单元11的输出负反馈的反馈电路。此外，垂直扫描电路16能够经由灵敏度调整线32向多个单位像素单元11供给规定的电压。如后面详细说明那样，在本发明中，单位像素单元11分别在像素内具有1个以上的电容元件。在本说明书中，“电容元件(capacitor)”意味着在电极之间夹着绝缘膜等电介体的构造。本说明书中的“电极”并不限定于由金属形成的电极，而被解释为广泛地包含多晶硅层等。本说明书中的“电极”也可以是半导体基板的一部分。
配置在各列中的单位像素单元11经由对应于各列的垂直信号线18电连接于列信号处理电路20。在垂直信号线18电连接着负载电路19。列信号处理电路20进行以相关双采样为代表的噪音抑制信号处理及模拟－数字变换(AD变换)等。在与单位像素单元11的列对应设置的多个列信号处理电路20，电连接着水平信号读出电路21。水平信号读出电路21从多个列信号处理电路20向水平共通信号备123依次读出信号。
在图1所例示的结构中，对应于各列设有多个反向放大器24。反向放大器24的负侧的输入端子连接于对应的垂直信号线18。对于反向放大器24的正侧的输入端子，供给规定的电压(例如IV或IV附近的正电压)Vref。此外，反向放大器24的输出端子经由与各列对应设置的反馈线25连接于具有与该反向放大器24的负侧的输入端子的连接的多个单位像素单元11。反向放大器24构成使来自单位像素单元11的输出负反馈的反馈电路的一部分。将反向放大器24也称作反馈放大器。反向放大器24包括用来使反向放大增益变化的增益调整端子24a。反向放大器24的动作在后面叙述。
图2表示图1所示的单位像素单元11的例示性的电路结构。单位像素单元11包括光电变换部15和信号检测电路SC。
光电变换部15典型地具有在第1电极15a与第2电极(像素电极)15c之间夹着光电变换膜15b的构造。如后面参照附图说明那样，光电变换膜15b层叠在形成单位像素单元11的半导体基板上。光电变换膜15b由有机材料或非晶硅等无机材料形成。光电变换膜15b也可以包括由有机材料构成的层和由无机材料构成的层。
在光电变换膜15b的受光面侧设有第1电极15a。第1电极15a由ITO等透明的导电性材料形成。隔着光电变换膜15b在与第1电极15a对置的一侧设有第2电极15c。第2电极15c将在光电变换膜15b中通过光电变换产生的电荷收集。第2电极15c由铝、铜等金属、金属氮化物、或通过掺杂杂质被赋予了导电性的多晶硅等形成。
如图2所示，第1电极15a连接于蓄积控制线17，第2电极15c连接于电荷蓄积节点(也称作“浮置扩散节点”)44。通过经由蓄积控制线17控制第1电极15a的电位，能够利用第2电极15c收集通过光电变换产生的空穴－电子对中的空穴及电子的某一方。在作为信号电荷而利用空穴的情况下，只要使第1电极15a的电位比第2电极15c高就可以。以下，例示作为信号电荷而利用空穴的情况。例如将10V左右的电压经由蓄积控制线17向第1电极15a施加。由此，将信号电荷蓄积到电荷蓄积节点44中。当然，作为信号电荷也可以利用电子。
单位像素单元11所具有的信号检测电路SC包括放大晶体管(第1晶体管)34和第1复位晶体管(第2晶体管)36。此外，单位像素单元11包括将第1电容元件(第1电容)41及第2电容元件(第2电容)42串联连接而成的电容电路45。在图2所示的结构中，第2电容元件42具有比第1电容元件41大的电容值。在图2所例示的结构中，第1复位晶体管36的源极及漏极中的一方、以及第1电容元件41的一方电极连接于电荷蓄积节点44。即，它们具有与第2电极15c的电连接。第1复位晶体管36的源极及漏极中的另一方及第1电容元件41的另一方电极连接于第2电容元件42的一方电极。以下，有将包括第1电容元件41与第2电容元件42的连接点的节点称作复位漏极节点46的情况。
第2电容元件42的电极中的、没有与复位漏极节点46连接的电极连接于灵敏度调整线32。灵敏度调整线32的电位被设定为例如0V(基准电位)。灵敏度调整线32的电位在摄像装置101的动作时不需要被固定。例如，也可以从垂直扫描电路16供给脉冲电压。如后述那样，灵敏度调整线32能够利用于电荷蓄积节点44的电位的控制。当然，在摄像装置101的动作时，灵敏度调整线32的电位也可以被固定。
如图2所示，放大晶体管34的栅极连接于电荷蓄积节点44。换言之，放大晶体管34的栅极具有与第2电极15c的电连接。放大晶体管34的源极及漏极中的一方(如果是N沟道MOS则是漏极)连接于电源配线(源极跟随器电源)22，另一方连接于垂直信号线18。由放大晶体管34和负载电路19(在图2中未图示，参照图1)形成源极跟随器电路。放大晶体管34将由光电变换部15生成的信号放大。
如图2所示，单位像素单元11包括地址晶体管(第3晶体管)40。地址晶体管40的源极或漏极连接于放大晶体管34的源极及漏极中的没有与电源配线22连接的一侧。地址晶体管40的栅极连接于地址信号线30。在图2所例示的结构中，地址晶体管40构成信号检测电路SC的一部分。
与蓄积在电荷蓄积节点44中的信号电荷的量相应的电压被施加到放大晶体管34的栅极。放大晶体管34将该电压放大。被放大晶体管34放大后的电压作为信号电压由地址晶体管40有选择地读出。
在图2所例示的结构中，单位像素单元11还包括源极及漏极的一方连接于复位漏极节点46、另一方连接于反馈线25的第2复位晶体管(第4晶体管)38。即，在图2所示的结构中，第1复位晶体管36的源极及漏极中的连接于复位漏极节点46的一侧与反馈线25经由第2复位晶体管38连接。第2复位晶体管38的栅极连接于反馈控制线28。通过如后面详细说明那样控制反馈控制线28的电压，能够形成使信号检测电路SC的输出负反馈的反馈电路FC。
另外，放大晶体管34、第1复位晶体管36、地址晶体管40及第2复位晶体管38分别既可以是N沟道MOS，也可以是P沟道MOS。也不需要它们的全部统一为N沟道MOS或P沟道MOS中的某个。以下，例示放大晶体管34、第1复位晶体管36、地址晶体管40及第2复位晶体管38是N沟道MOS的情况。作为晶体管，除了场效应晶体管(FET)以外，也可以使用双极晶体管。
(摄像装置101的动作的概略)
接着，参照附图说明摄像装置101的动作的一例。如以下说明那样，根据图2所例示的结构，通过适当控制第1复位晶体管36及第2复位晶体管38的栅极电压，能够切换灵敏度不同的两个动作模式。这里说明的两个动作模式是能够以比较高的灵敏度摄像的第1模式及能够以比较低的灵敏度摄像的第2模式。
首先，说明第1模式下的摄像装置101的动作的概略。第1模式是适合于低照度下的摄像的模式。在低照度下，灵敏度较高则是有益的。但是，如果灵敏度比较高，则噪声也有可能被放大。根据本发明的实施方式，能够实现比较高的灵敏度，并且降低及/或除去kTC噪声的影响。
图3是用来说明第1模式下的晶体管的动作的一例的时间图。在图3中，ADD、RST1、RST2及GCNT分别示意地表示地址晶体管40的栅极电压、第1复位晶体管36的栅极电压、第2复位晶体管38的栅极电压及向反向放大器24的增益调整端子24a施加的电压的变化的一例。在图3所示的例子中，在时刻t0，地址晶体管40、第1复位晶体管36及第2复位晶体管38都是OFF。此外，反向放大器24的增益调整端子24a的电压是某个规定的值。为了简单，以下省略电子快门的动作的说明。
首先，通过控制地址信号线30的电位，使地址晶体管40成为ON(时刻t1)。此时，进行蓄积在电荷蓄积节点44中的信号电荷的读出。
接着，通过控制复位信号线26及反馈控制线28的电位，使第1复位晶体管36及第2复位晶体管38成为ON(时刻t2)。由此，电荷蓄积节点44与反馈线25经由第1复位晶体管36及第2复位晶体管38连接，形成使信号检测电路SC的输出负反馈的反馈电路FC。对共用反馈线25的多个单位像素单元11中的1个执行反馈电路FC的形成。通过地址晶体管40的栅极电压的控制，能够选择作为反馈电路FC的形成的对象的单位像素单元11。
这里，反馈电路FC是包括放大晶体管34、反向放大器24及第2复位晶体管38的负反馈放大电路。在时刻t1成为ON的地址晶体管40将放大晶体管34的输出作为对于反馈电路FC的输入来供给。
通过将电荷蓄积节点44与反馈线25电连接，将电荷蓄积节点44复位。此时，信号检测电路SC的输出被负反馈，由此垂直信号线18的电压收敛于施加在反向放大器24的正侧的输入端子上的电压Vref。即，在该例中，复位中的基准电压是电压Vref。在图2所例示的结构中，能够在电源电压(例如3.3V)与接地(0V)的范围内任意地设定电压Vref。换言之，作为复位中的基准电压，只要是一定的范围内，则可以使用任意的电压(例如电源电压以外的电压)。
此外，在时刻t2，控制反向放大器24的增益调整端子24a的电位，使反向放大器24的增益下降。在反向放大器24中，由于增益G与带宽B的积G×B是一定的，所以如果使增益G下降，则带宽B变宽(截止频率变高)。因此，能够加快负反馈放大电路中的上述收敛。
接着，使第1复位晶体管36成为OFF(时刻t3)。以下，有将从在时刻t2使第1复位晶体管36及第2复位晶体管38成为ON起到使第1复位晶体管36成为OFF的期间(图3中的时刻t2～时刻t3)称作“复位期间”的情况。在图3中，将复位期间通过箭头Rst示意地表示。通过在时刻t3使第1复位晶体管36成为OFF，产生kTC噪声。因此，在复位后的电荷蓄积节点44的电压中被添加kTC噪声。
参照图2可知，在第2复位晶体管38是ON的期间中，形成有反馈电路FC的状态持续。因此，如果设反馈电路FC的增益为A，则通过在时刻t3使第1复位晶体管36成为OFF而产生的kTC噪声被消除到1/(1+A)的大小。
在该例中，在使第1复位晶体管36即将成为OFF之前(噪声消除即将开始之前)的垂直信号线18的电压与施加在反向放大器24的负侧的输入端子上的电压Vref大致相等。这样，通过使噪声消除开始时的垂直信号线18的电压接近于噪声消除后的目标电压Vref，能够在比较短的时间内将kTC噪声消除。以下，有将从使第1复位晶体管36成为OFF起到使第2复位晶体管38成为OFF的期间(图3中的时刻t3～时刻t4)称作“噪声消除期间”的情况。在图3中，将噪声消除期间通过箭头Nc1示意地表示。
此外，在时刻t3，反向放大器24的增益处于被降低的状态。因此，能够在噪声消除期间的初期高速地进行噪声的消除。
接着，在时刻t3’控制反向放大器24的增益调整端子24a的电位，使反向放大器24的增益变高。由此，使噪声电平进一步降低。此时，由于增益G与带宽B的积G×B是一定的，所以通过提高增益G，带宽B变窄(截止频率变低)。即，在负反馈放大电路的收敛中需要时间。但是，由于在t3～t3’的期间已经将垂直信号线18的电压控制在收敛电平附近，所以要收敛的电压的宽度变小，能够抑制因带宽变窄带来的收敛时间的增大。
这样，根据本发明的实施方式，能够缩小通过使复位晶体管成为OFF而产生的kTC噪声，并且能够在比较短的时间内消除所产生的kTC噪声。
接着，使第2复位晶体管38成为OFF(时刻t4)，在规定的期间中执行曝光。通过在时刻t4使第2复位晶体管38成为OFF，发生kTC噪声。此时添加在电荷蓄积节点44的电压中的kTC噪声的大小是在单位像素单元11中没有设置第1电容元件41及第2电容元件42而将第2复位晶体管38直接连接于电荷蓄积节点44的情况的(Cfd/C2)1/2×(C1/(C1+Cfd))倍。在上述式中，Cfd、Cl及C2分别表示电荷蓄积节点44的电容值、第1电容元件41的电容值及第2电容元件42的电容值。另外，式中的“×”表示乘法。这样，第2电容元件42的电容值C2越大则产生的噪声自身越小，第1电容元件41的电容值C1越小则衰减率越大。因而，根据本发明的实施方式，通过适当设定第1电容元件41的电容值C1及第2电容元件42的电容值C2，能够将通过使第2复位晶体管38为OFF产生的kTC噪声充分地缩小。
在图3中，将曝光的期间用箭头Exp示意地表示。在曝光的期间中，以规定的定时进行被消除了kTC噪声的复位电压的读出(时刻t5)。另外，由于复位电压的读出所需要的时间是短时间，所以也可以在地址晶体管40的ON状态持续的状态下执行复位电压的读出。
通过取得在时刻t1与时刻t2之间被读出的信号与在时刻t5被读出的信号的差分，得到将固定噪声除去后的信号。这样，得到被除去了kTC噪声及固定噪声的信号。
另外，在第1复位晶体管36及第2复位晶体管38成为OFF的状态下，第2电容元件42经由第1电容元件41连接于电荷蓄积节点44。这里，设想不经由第1电容元件41而将电荷蓄积节点44与第2电容元件42直接连接的情况。在此情况下，将第2电容元件42直接连接时的信号电荷的蓄积区域整体的电容值是(Cfd+C2)。即，如果第2电容元件42具有比较大的电容值C2，则信号电荷的蓄积区域整体的电容值也成为较大的值，所以不能得到较高的变换增益(也可以说是较高的SN比)。所以，在本发明的实施方式中，经由第1电容元件41将第2电容元件42连接于电荷蓄积节点44。将这样的结构中的信号电荷的蓄积区域整体的电容值表示为(Cfd+(C1C2)/(C1+C2))。这里，在第1电容元件41具有比较小的电容值C1并且第2电容元件42具有比较大的电容值C2的情况下，信号电荷的蓄积区域整体的电容值大约为(Cfd+Cl)。即，信号电荷的蓄积区域整体的电容值的增加较小。这样，通过经由具有比较小的电容值的第1电容元件41将第2电容元件42连接到电荷蓄积节点44，能够抑制变换增益的下降。
在此情况下，也能够得到将通过使第1复位晶体管36成为OFF而产生的kTC噪声消除的效果、以及将通过使第2复位晶体管38成为OFF而产生的kTC噪声缩小的效果。
接着，参照图4说明能够以比较低的灵敏度进行摄像的第2模式下的摄像装置101的动作的概略。第2模式是适合于高照度下的摄像的模式。在高照度下，灵敏度较低是有利的。在比较低的灵敏度下，噪声的影响较小，但另一方面要求信号电荷的蓄积区域整体的电容较大。
图4是用来说明第2模式下的晶体管的动作的一例的时间图。在参照图3说明的第1模式下，使用第1复位晶体管36将电荷蓄积节点44复位。相对于此，在第2模式下，如以下说明那样，在使第1复位晶体管36成为ON的状态下，使用第2复位晶体管38将电荷蓄积节点44复位。
如图4所示，在第2模式下，第1复位晶体管36总是ON。并且，在时刻t1，与第1模式同样，使地址晶体管40成为ON。此时，进行蓄积在电荷蓄积节点44中的信号电荷的读出。反向放大器24的增益调整端子24a是某个规定的值。
接着，使第2复位晶体管38成为ON(时刻t2)。由此，形成使信号检测电路SC的输出负反馈的反馈电路FC，电荷蓄积节点44被复位。此时，复位中的基准电压是施加在反向放大器24的正侧的输入端子上的电压Vref。
此外，在时刻t2，控制反向放大器24的增益调整端子24a的电位，使反向放大器24的增益下降。在反向放大器24中，由于增益G与带宽B的积G×B是一定的，所以如果使增益G降低则带宽B变宽(截止频率变高)。因此，能够将负反馈放大电路中的上述收敛加快。
接着，使第2复位晶体管38成为OFF(时刻t4)。通过使第2复位晶体管38成为OFF，产生kTC噪声。在该例中，在时刻t4，处于反向放大器24的增益被降低的状态。因此，能够高速地进行负反馈放大电路中的收敛。在时刻t2，也可以通过控制反向放大器24的增益调整端子24a的电位，使反向放大器24的增益变高。在此情况下，负反馈放大电路的收敛需要时间，但能够使带宽B变窄(使截止频率变低)。增益调整端子24a的电位(也可以说是反向放大器24的增益)只要考虑在噪声的缩小中能够许容的时间适当地设定就可以。
然后，在规定的期间中执行曝光。在曝光的期间中以规定的定时进行复位电压的读出(时刻t5)。
在第2模式下，不存在噪声消除期间。但是，在利用于高照度下的摄像的第2模式中，散射噪声是支配性的，由kTC噪声带来的影响较小。通过取得在时刻t1与时刻t2之间读出的信号与在时刻t5读出的信号的差分，能够得到除去了固定噪声的信号。
根据以上的说明可知，在图2所例示的结构中，第1复位晶体管36兼具备将电荷蓄积节点44复位的复位晶体管的功能、和用来切换第1模式及第2模式的开关的功能。这样，通过第1复位晶体管36的ON及OFF的切换，能够切换是经由第1复位晶体管36将第2电容元件42连接到电荷蓄积节点44、还是经由第1电容元件41将第2电容元件42连接到电荷蓄积节点44。此外，第2电容元件42兼具备第1模式下的kTC噪声缩小的功能、和信号电荷的蓄积区域整体的电容增大的功能。根据本发明的实施方式，能够抑制像素内的元件数的增加，并且能够用简单的结构将动态范围扩大。这在像素的微细化方面特别有益。
(单位像素单元11的器件构造及摄像装置101的制造方法)
接着，参照图5及图6说明单位像素单元11的器件构造的一例。
图5示意地表示单位像素单元11中的各元件的布局的一例。图6示意地表示图5所示的A－A’线截面。如已经说明那样，单位像素单元11排列在半导体基板上。这里，说明作为半导体基板2(参照图6)而使用P型硅(Si)基板的例子。
在图5所例示的结构中，在单位像素单元11内配置有4个晶体管，即放大晶体管34、第1复位晶体管36、第2复位晶体管38及地址晶体管40。单位像素单元11通过分别形成于半导体基板2的元件分离区域2S而被分离。
这里，放大晶体管34及第1复位晶体管36都形成在半导体基板2上。此外，在这里说明的例子中，第2复位晶体管38及地址晶体管40也形成在半导体基板2上。例如如果着眼于第2复位晶体管38，则第2复位晶体管38包括形成在半导体基板2内的杂质区域(这里是N型区域)2d。这些杂质区域2d分别作为第2复位晶体管38的源极或漏极发挥功能。杂质区域2d典型地是形成在半导体基板2内的扩散层。以下，有将半导体基板2内的杂质区域2d称作“源极/漏极扩散层2d”的情况。在图5所例示的结构中，构成第2复位晶体管38的源极及漏极的两个源极/漏极扩散层2d的一方经由多晶硅插头sp1、多晶硅层s1及接触插头cp1连接于反馈线25(在图5中未图示，参照图2)。
在该半导体基板2上，还形成有第1电容元件41及第2电容元件42。在图5所例示的结构中，第2电容元件42在单位像素单元11内占据比较大的面积。由此，实现比较大的电容值。在这里说明的实施方式中，如图5所示，当从半导体基板的法线方向观察时，在与第2电容元件42重叠的位置形成第1电容元件41。如后面详细说明那样，第1电容元件41的上部电极41w是将第1复位晶体管36的源极或漏极(源极/漏极扩散层2d)与放大晶体管34的栅极电极34e电连接的配线(导电层)的一部分。
参照图6。如图6所示，单位像素单元11在半导体基板2上具有光电变换部15。在图6所示的例子中，在半导体基板2上层叠有层间绝缘层4s、4a、4b及4c，在它们之上层叠有光电变换部15的光电变换膜15b。在光电变换膜15b中在来自被摄体的光入射的一侧的受光面15h上设有第1电极15a。在受光面15h的相反侧的面配置有第2电极15c。第2电极15c在多个单位像素单元11之间被电分离。
在图6所例示的结构中，半导体基板2具备有比较高的受体(acceptor)浓度的阱2w(这里是P型杂质区域)和源极/漏极扩散层2d(这里是N型杂质区域)。如图6所示，第2复位晶体管38包括两个源极/漏极扩散层2d、形成在半导体基板2上的栅极绝缘膜38g、和形成在栅极绝缘膜38g上的栅极电极38e。在作为源极或漏极的两个源极/漏极扩散层2d之间，形成沟道区域38c。同样，第1复位晶体管36包括两个源极/漏极扩散层2d、形成在半导体基板2上的栅极绝缘膜36g、和形成在栅极绝缘膜36g上的栅极电极36e。在作为源极或漏极的两个源极/漏极扩散层2d之间形成沟道区域36c。在图6所示的例子中，第1复位晶体管36及第2复位晶体管38共用源极/漏极扩散层2d中的1个。此外，放大晶体管34也同样，包括两个源极/漏极扩散层2d、形成在半导体基板2上的栅极绝缘膜34g、和形成在栅极绝缘膜34g上的栅极电极34e。另外，在图6中，没有表示放大晶体管34的两个源极/漏极扩散层2d，表示了栅极绝缘膜34g、栅极电极34e、以及形成在两个源极/漏极扩散层2d之间的沟道区域34c。地址晶体管40(参照图5)也可以具有与放大晶体管34大致同样的结构。
半导体基板2具有用于元件间的电分离的元件分离区域2S。在该例中，第1复位晶体管36及第2复位晶体管38的组与放大晶体管34及地址晶体管40的组被元件分离区域2S分离(参照图5)。
半导体基板2具有通过被元件分离区域2S包围而与单位像素单元11的4个晶体管(放大晶体管34、第1复位晶体管36、第2复位晶体管38及地址晶体管40)电分离的电极区域42c。
在图6所例示的结构中，第2电容元件42包括设在电极区域42c上的电介体层(第1电介体层)42g、和隔着电介体层42g而与半导体基板2的一部分对置的上部电极42e。上部电极42e与第1复位晶体管36的源极及漏极中的没有连接于电荷蓄积节点44的一侧电连接。
在这里说明的实施方式中，第2电容元件42是所谓的MIS(MetalInsulatorSemiconductor)电容器。但是，如后述那样，这里第2电容元件42的上部电极42e不是由金属形成的电极，而是由多晶硅形成的电极。半导体基板2中的与上部电极42e对置的部分作为第2电容元件42的电极之一发挥功能。
电极区域42c与灵敏度调整线32(参照图2)电连接。对于电极区域42c，经由灵敏度调整线32从电压源(这里是垂直扫描电路16)施加规定的电压。通过控制电极区域42c的电位，能够控制电荷蓄积节点44的电位。换言之，通过调整经由灵敏度调整线32而向电极区域42c供给的电压，能够调整摄像装置101的灵敏度。
另外，当从半导体基板2的法线方向观察时，电介体层42g的形状及面积不需要与电极区域42c的形状及面积一致。电介体层42g不需要将电极区域42c的整体覆盖。电介体层42g也可以还形成在将电极区域42c包围的元件分离区域2s上。例如也可以通过离子注入，作为杂质浓度比阱2w的部分高的区域而形成电极区域42c。或者，也可以作为与阱2w的导电型不同的导电型的区域而形成电极区域42c。
如图6所示，上部电极41w将第1复位晶体管36的源极或漏极(源极/漏极扩散层2d)与放大晶体管34的栅极电极34e电连接。在图6所例示的结构中，上部电极41w经由接触插头cpa、配线层6s、通孔va、配线层6a、通孔vb、配线层6b及通孔vc而与第2电极15c电连接。典型地，接触插头cpa、配线层6s、6a及6b以及通孔va～vc由铜等金属形成。多晶硅插头sp2、上部电极41w、接触插头cpa、配线层6s、6a及6b、通孔va～vc、以及第1复位晶体管36的源极及漏极的一方(这里是漏极)作为电荷蓄积区域发挥功能。
如图6所示，上部电极41w延伸到第2电容元件42的上部电极42e之上。由上部电极41w、上部电极42e和夹在它们之间的绝缘膜(第2电介体层)41g形成第1电容元件41。换言之，第1电容元件41包括第2电容元件42的上部电极42e、形成在上部电极42e上的电介体层41g、和连接于光电变换部15的第2电极15c的上部电极41w。当从半导体基板2的法线方向观察时，第1电容元件41的上部电极41w的至少一部分隔着电介体层41g而与上部电极42e重叠。
在该例中，第1电容元件41和第2电容元件42共用用来形成电容元件的两个电极中的1个。另外，电介体层41g可以是层间绝缘层4s的一部分。这样，电介体层41g既可以是形成在半导体基板2上的层间绝缘层的一部分，也可以是与层间绝缘层不同的单独的绝缘膜(或绝缘层)。
这里，第1电容元件41的上部电极41w与第2电容元件42的上部电极42e同样，由多晶硅形成。具有在由多晶硅形成的两个电极之间夹着电介体的构造的电容元件的CV曲线在比较大的电压范围中具有平坦的部分。随着电荷蓄积节点44的电压对应于光量而变化，第1电容元件41的电极间的电压显现比较大的变动。如果将构成第1电容元件41的两个电极由多晶硅形成，则能够抑制元件尺寸的增大，并且实现具有平坦的CV特性的高精度的电容元件，所以是有益的。此外，如后述那样，还能够得到抑制摄像装置的制造工序中的工序数量的增大的优点。
这里，参照图7及图8说明第1实施方式的器件构造的另一例。
图7示意地表示单位像素单元11中的各元件的布局的另一例。图8示意地表示图7所示的B－B’线截面。图7及图8所例示的结构与参照图5及图6说明的结构的不同点是图7及图8所示的单位像素单元11还具有第3电容元件43这一点。
如图7及图8所示，第3电容元件43包括配置在第2电容元件42的上部电极42e上的上部电极43e。在图7及图8所例示的结构中，上部电极43e与构成第2电容元件42的一部分的半导体基板2的电极区域42c经由接触插头cp3电连接。如后述那样，第3电容元件43的上部电极43e隔着电介体层43g而与第2电容元件42的上部电极42e对置。即，第3电容元件43和第2电容元件42共用用来形成电容元件的两个电极中的1个，并且以电连接的方式并联连接。因而，能够使连接在复位漏极节点46与灵敏度调整线32之间的电容元件的电容值增大(参照图2)。由此，能够更有效地将kTC噪声缩小。
(摄像装置101的制造方法)
接着，参照图9～图12说明摄像装置101的制造方法的一例。图9～图11是与图5所示的A－A’线剖视图对应的图。图12是与图7所示的B－B’线剖视图对应的图。
首先，准备半导体基板2。这里使用P型硅基板。接着，使用光刻法，在半导体基板2上形成构图后的抗蚀剂的掩模。然后，通过在规定的注入条件下将受体(例如硼(B))进行离子注入，形成阱2w。
接着，使用光刻法，形成用来形成应配置到单位像素单元11中的晶体管的沟道区域的抗蚀剂掩模(抗蚀剂图案)。这里，在单位像素单元11内，形成放大晶体管34、第1复位晶体管36、第2复位晶体管38及地址晶体管40的4个晶体管。抗蚀剂掩模形成为，将要成为各晶体管的沟道区域的部分以外的部分覆盖。然后，通过在规定的注入条件下将受体或掺杂剂进行离子注入，形成各晶体管的沟道区域。在图9中，图示了放大晶体管34的沟道区域34c、第1复位晶体管36的沟道区域36c及第2复位晶体管38的沟道区域38c。通过使用离子注入，在各晶体管中能够实现希望的阈值电压。
此外，这里使用在半导体基板2的规定的区域具有开口的抗蚀剂掩模，向半导体基板2的规定的区域将掺杂剂(例如砷(As))进行离子注入。即，在该例中，通过向半导体基板2的规定的区域执行离子注入而形成电极区域42c。
接着，例如通过ISSG(In Situ Steam Generation)进行栅极氧化，在半导体基板2的主面上形成栅极氧化物的膜。典型地，栅极氧化物是二氧化硅(SiO2)。接着，通过化学气相沉积(Chemical Vapor Deposition(CVD))，将用来形成栅极电极的材料向栅极氧化物上堆积。这里，在栅极氧化物上形成多晶硅的膜。
接着，通过光刻法在多晶硅膜之上形成抗蚀剂掩模，通过执行干式蚀刻，从栅极氧化物的膜及多晶硅的膜分别形成栅极绝缘膜(栅极绝缘膜34g、36g、38g)及栅极电极(栅极电极34e、36e、36e)。此时，对于半导体基板2中的与形成4个晶体管的栅极绝缘膜及栅极电极的区域不同的区域上，也执行构图以形成栅极氧化物的膜及多晶硅的膜的层叠体。由此，能够形成在半导体基板2的一部分上依次层叠有第1电介体层42g及上部电极42e的构造。即，能够与4个晶体管的栅极绝缘膜及栅极电极的形成并行地执行作为MIS电容器的第2电容元件42(参照图9)。这样，根据本发明的实施方式，不用增加工序就能够在单位像素单元11内形成第2电容元件42。
接着，通过光刻法，形成将要成为各晶体管的源极区域及漏极区域的部分覆盖的抗蚀剂掩模。然后，通过在规定的注入条件下进行受体的离子注入，形成元件分离区域2s。此时，用来形成元件分离区域2S的受体没有被直接打入到各晶体管的栅极电极(栅极电极34e、36e、36e)及第2电容元件42的上部电极42e的正下方。这里，形成元件分离区域2S，以将第1复位晶体管36及第2复位晶体管38的组、放大晶体管34及地址晶体管40的组、以及第2电容元件42包围(参照图5)。在元件分离区域2s的形成后，将抗蚀剂掩模除去。
接着，通过光刻法，形成在要成为各晶体管的源极区域及漏极区域的部分具有开口的抗蚀剂掩模。然后，通过在规定的注入条件下进行掺杂剂的离子注入，形成源极/漏极扩散层2d(参照图9)。此时，也可以对单位像素单元11内的晶体管的栅极电极及/或第2电容元件42的上部电极42e适用所谓的栅极注入来将掺杂剂进行离子注入。
接着，通过CVD形成将构成各晶体管的栅极电极及第2电容元件42的上部电极42e的多晶硅层和半导体基板2覆盖的绝缘膜。典型地，此时形成的绝缘膜是二氧化硅膜。
接着，通过光刻法，在将多晶硅层及半导体基板2覆盖的绝缘膜上，形成用于接触孔形成的抗蚀剂掩模。然后，通过干式蚀刻在各晶体管的栅极电极上及源极/漏极扩散层2d上分别形成接触孔chg及接触孔chs，由此形成绝缘层48(参照图10)。另外，接触孔还形成在第2电容元件42的上部电极42e上。上部电极42e上的接触孔是为了将上部电极42e与复位漏极节点46电连接而设置的(参照图5)。
接着，经由在绝缘层48形成的接触孔chs及接触孔chg进行掺杂剂的离子注入，由此在各晶体管的栅极电极及源极/漏极扩散层2d上形成具有比较高的杂质浓度的区域(在图10中未图示)。然后，通过退火进行注入的杂质的活性化，由此使具有比较高的杂质浓度的区域低电阻化。
接着，通过CVD等，在绝缘层48上堆积含有高浓度的N型杂质的多晶硅的膜。此时，对在绝缘层48设置的接触孔(接触孔chs、chg)的内部也堆积多晶硅。
接着，通过光刻法形成抗蚀剂掩模。在抗蚀剂掩模的形成后，通过干式蚀刻在绝缘层48上形成多晶硅层，并形成将绝缘层48上的多晶硅层与源极/漏极扩散层2d连接的多晶硅插头(多晶硅插头spl、sp2)、以及将绝缘层48上的多晶硅层与各晶体管的栅极电极(栅极电极34e、36e、38e)连接的多晶硅插头(多晶硅插头sp3)。另外，作为与构成电荷蓄积节点44(例如参照图5)的一部分的源极/漏极扩散层2d的接触，使用由多晶硅形成的插头，由此能够避免如使用金属插头时的由金属/半导体界面引起的结晶缺陷的影响，所以能够得到抑制暗电流的优点。然后，将绝缘层48上的多晶硅层表面通过硅化物化而低电阻化，形成作为导电层的多晶硅层s1(参照图11)。
此时，通过多晶硅的构图，形成将第1复位晶体管36的源极或漏极与放大晶体管34的栅极电极34e连接的导电部(多晶硅配线)。构图以该导电部的至少一部分隔着绝缘层48而与第2电容元件42的上部电极42e重叠的方式进行。由此，能够形成具有绝缘膜被两个多晶硅层夹着的构造的第1电容元件41。根据上述结构可知，第1电容元件41的上部电极41w可以是多晶硅层s1的一部分。此外，第1电容元件41所具有的第2电介体层41g可以是绝缘层48的一部分。根据本发明的第1实施方式，不用增加工序就能够在单位像素单元11内形成第1电容元件41。
此外，如图12所示，也可以以在与第2电容元件42的上部电极42e重叠的位置形成与上部电极41w不同的导电部的方式执行多晶硅的构图。通过将该导电部与半导体基板2的电极区域42c电连接，能够使该导电部作为第3电容元件43的上部电极43e发挥功能。第3电容元件43所具有的电介体层43g与第1电容元件41所具有的第2电介体层41g同样，可以是绝缘层48的一部分。这样，根据本发明的实施方式，不用附加专用的工序，就能够在单位像素单元11内形成在比较大的电压范围中呈现平坦的CV特性的第3电容元件43。此外，能够抑制像素尺寸的扩大，并且增大第2电容元件42及第3电容元件43的合成电容。
在多晶硅层s1的形成后，依次形成层间绝缘层4s、用于配线层6s与上部电极41w之间的连接的接触插头cpa、配线层6s、层间绝缘层4a、通孔va、配线层6a、层间绝缘层4b、通孔vb、配线层6b、层间绝缘层4c及通孔vc。另外，层间绝缘层的数量等可以任意地设定，不需要是4层。通过在层间绝缘层4c上形成光电变换部15，能够得到图6或图8所示的单位像素单元11。
如以上说明，摄像装置101可以使用周知的半导体制造技术制造。通过这样得到的摄像装置101和使被摄体的像成像在光电变换膜15b的受光面15h上的光学系统，能够构成相机系统。也可以在光电变换部15的第1电极15a上还形成保护膜、滤色片及透镜(微透镜)等。
(第1实施方式的变形例)
参照图13说明本发明的第1实施方式的摄像装置的变形例。
图13示意地表示第1实施方式的摄像装置的单位像素单元12的例示性的电路结构。图13所例示的结构与图2所例示的结构的不同点，是第1复位晶体管36的源极及漏极中的没有与第2电极15c(电荷蓄积节点44)连接的一侧不是连接于复位漏极节点46而是连接于反馈线25这一点。
在图13所例示的结构中，不进行参照图3及图4说明的第1模式和第2模式的切换。但是，由于将第1复位晶体管36的源极及漏极中的没有与电荷蓄积节点44连接的一侧直接连接到反馈线25，所以能够得到用来确保第1复位晶体管36的驱动力的杂质分布的设计的自由度提高的优点。另外，图13所例示的结构中的、各晶体管的动作定时与上述第1模式是同样的。
在参照图2明的结构中，第1电容元件41的电极中的一方直接连接于第1复位晶体管36的源极及漏极中的一方，并且第1电容元件41的电极中的另一方直接连接于第1复位晶体管36的源极及漏极中的另一方。但是，如图13所示，第1复位晶体管36也可以并不一定与第1电容元件41并联连接。
图13所示的单位像素单元12中的各元件的布局及器件构造与参照图5及图7说明的布局及参照图6及图8说明的器件构造大致是同样的，所以省略说明。图13所示的单位像素单元12的制造方法也可以与参照图9～图12说明的制造方法是同样的。
(第2实施方式)
图14示意地表示有关第2实施方式的摄像装置的单位像素单元13的例示性的电路结构。如图14所例示那样，第2实施方式的摄像装置在单位像素单元13的各列中代替反向放大器24(参照图2及图13)而设有切换电路50这一点上与第1实施方式的摄像装置101不同。因此，在构成有关第2实施方式的摄像装置的各列的多个单位像素单元13中，反馈线25不将单位像素单元13间连接。
在各单位像素单元13中，反馈线25与第2复位晶体管38的源极或漏极中的没有与复位漏极节点46连接的一侧连接。地址晶体管40设置在放大晶体管34的源极或漏极的一方与反馈线25之间。地址晶体管40的连接于反馈线25的源极或漏极连接于垂直信号线18。以下，主要说明与第1实施方式的摄像装置101不同的点。
切换电路50包括与电源配线22并联连接的开关元件51、51’、和与垂直信号线18并联连接的开关元件52’、52。开关元件51、51’分别连接于电源电压(AVDD)及基准电位(AVSS)。此外，开关元件52’、52分别经由恒流源27’、27连接于电源电压(AVDD)及基准电位(AVSS)。
在单位像素单元13中，在信号读出时，经由地址信号线30向地址晶体管40的栅极施加电压，由此选择各列的单位像素单元13的1个。此外，通过将切换电路50的开关元件51及开关元件52接通，例如以从放大晶体管34朝向地址晶体管40的方向从恒流源27流过电流，检测由放大晶体管34放大后的电荷蓄积节点44的电位。
另一方面，在复位动作中，通过将切换电路50的开关元件51’及开关元件52’接通，在地址晶体管40及放大晶体管34中流过与信号读出时相反方向的电流。由此，构成包括放大晶体管34、地址晶体管40、反馈线25、第2复位晶体管38及第1复位晶体管36的反馈电路FC。此时，由于地址晶体管40及放大晶体管34被栅－阴连接，所以能够得到较大的增益。因此，反馈电路FC能够以较大的增益进行噪声消除。
本实施方式的摄像装置通过控制第1复位晶体管36及第2复位晶体管38，与第1实施方式的摄像装置同样，能够以能够用比较高的灵敏度摄像的第1模式及能够用比较低的灵敏度摄像的第2模式动作。此外，本实施方式的摄像装置与第1实施方式同样，能够降低kTC噪声。
此外，根据本实施方式的摄像装置，不具备反向放大器24，地址晶体管40及放大晶体管34兼作为信号检测电路SC、和反馈电路FC的放大器。因此，能够使构成摄像装置的电路的面积变小。此外，能够减少摄像装置的功耗。进而，通过栅－阴连接能够得到较大的增益，所以即使在第1电容元件41及第2电容元件42的电容较小的情况下，也能够降低kTC噪声。
图14所示的单位像素单元13中的各元件的布局可以与参照图5及图7说明的单位像素单元11中的布局大致同样。此外，单位像素单元13中的各元件的器件构造可以与参照图6及图8说明的单位像素单元11中的器件构造大致同样。因而，省略单位像素单元13中的各元件的布局及器件构造的说明。单位像素单元13的制造方法可以与参照图9～图12说明的单位像素单元11的制造方法是同样的。因而，省略单位像素单元13的制造方法的说明。
(第3实施方式)
图15表示有关第3实施方式的摄像装置的单位像素单元14的例示性的电路结构。与第2实施方式同样，第3实施方式的摄像装置在单位像素单元14的各列中代替反向放大器24(参照图2及图13)而设有切换电路50’这一点上与第1实施方式的摄像装置101不同。此外，在构成各列的多个单位像素单元14中，反馈线25不将单位像素单元14间连接。
在各单位像素单元14中，反馈线25与第2复位晶体管38的源极或漏极中的没有与复位漏极节点46连接的一侧连接。地址晶体管40的源极或漏极的一方经由垂直信号线18连接于恒流源27。地址晶体管40的源极或漏极的另一方与反馈线25及放大晶体管34的源极或漏极的一方连接。放大晶体管34的源极或漏极的另一方经由电源配线22连接于切换电路50’。
切换电路50’连接于并联连接的开关元件51、51’，开关元件51、51’分别连接于电源电压(AVDD)及基准电位(AVSS)。
本实施方式的摄像装置也与第1实施方式的摄像装置101同样，能够以能够用比较高的灵敏度摄像的第1模式、以及能够用比较低的灵敏度摄像的第2模式动作。
图16是用来说明第1模式下的晶体管的动作的一例的时间图。在图16中，ADD、RST1及RST2分别示意地表示地址晶体管40的栅极电压、第1复位晶体管36的栅极电压及第2复位晶体管38的栅极电压的变化的一例。在图16所示的例子中，在时刻t0，地址晶体管40、第1复位晶体管36及第2复位晶体管38都是OFF。为了简单，以下省略电子快门的动作的说明。
首先，通过控制地址信号线30的电位，使地址晶体管40成为ON(时刻t1)。此时，进行蓄积在电荷蓄积节点44中的信号电荷的读出。
接着，使地址晶体管40成为OFF(时刻t1’)。然后，通过控制复位信号线26及反馈控制线28的电位，使第1复位晶体管36及第2复位晶体管38成为ON(时刻t2)。此外，控制切换电路50’，向放大晶体管34的源极及漏极的一方施加基准电位(AVSS)。此时，地址晶体管40保持OFF的状态。由此，在单位像素单元14内，电荷蓄积节点44与反馈线25经由第1复位晶体管36及第2复位晶体管38连接，形成使包含放大晶体管34的信号检测电路SC的输出负反馈的反馈电路FC。
在时刻t3，使第1复位晶体管36成为OFF(时刻t3)。在时刻t3，通过使第1复位晶体管36成为OFF，产生kTC噪声。因此，复位后的电荷蓄积节点44的电压被添加了kTC噪声。如果设反馈电路FC的增益为A，则通过使第1复位晶体管36成为OFF而产生的kTC噪声被消除到1/(1+A)的大小。通过将反馈控制线28的电位设定为使第2复位晶体管38的动作带宽成为作为宽带宽的第1带宽，能够快速地抑制噪声。
接着，在时刻t3’，将反馈控制线28的电位设定为高电平与低电平的中间的电位。由此，第2复位晶体管38的动作带宽成为比第1带宽窄的第2带宽。
这里，在时刻t4，通过使第2复位晶体管38成为OFF，产生kTC噪声。因此，复位后的电荷蓄积节点44的电压进一步被添加kTC噪声。产生的kTC噪声在第2带宽比放大晶体管34的动作带宽低的状态下被反馈电路FC抑制，被消除到1/(1+A)1/2的大小。
接着，在时刻t5，使地址晶体管40成为ON。此外，控制切换电路50’，使放大晶体管34的源极及漏极的一方连接到电源电压(AVDD)。由此，例如，以从放大晶体管34朝向地址晶体管40的方向从恒流源27流过电流，检测被放大晶体管34放大后的电荷蓄积节点44的电位。检测出的电位经由垂直信号线18输出至恒流源27(列信号处理电路20，参照图1)。在图16中，将曝光的期间通过箭头Exp示意地表示。在曝光的期间中，在规定的定时进行被消除了kTC噪声的复位电压的读出(时刻t5’)。另外，由于复位电压的读出所需要的时间是短时间，所以也可以在地址晶体管40的ON状态持续的状态下执行复位电压的读出。
通过取得在时刻t1与时刻t1’之间读出的信号与在时刻t5’读出的信号的差分，能够得到除去了固定噪声的信号。这样，能够得到被除去了kTC噪声及固定噪声的信号。
图17是用来说明能够以比较低的灵敏度摄像的第2模式下的晶体管的动作的一例的时间图。如在第1实施方式中说明那样，除了第1复位晶体管36总是ON以外，与第1模式同样地被驱动，在各单位像素单元14内，通过反馈电路将kTC噪声抑制。
本实施方式的摄像装置也与第1实施方式同样，第1复位晶体管36兼具备将电荷蓄积节点44复位的复位晶体管的功能、和用来切换第1模式及第2模式的开关的功能。此外，第2电容元件42兼具备第1模式下的kTC噪声缩小的功能和信号电荷的蓄积区域整体的电容增大的功能。根据本实施方式，能够抑制像素内的元件数的增加，并且以简单的结构扩大动态范围。这在像素的微细化方面特别有益。
(第3实施方式的变形例)
图18示意地表示有关第3实施方式的变形例的摄像装置中的单位像素单元14a的例示性的电路结构。如图18所示，在该例中，也省略了反向放大器24(参照图2及图13)，反馈线25将第2复位晶体管38的源极或漏极中的没有与复位漏极节点46连接的一侧与放大晶体管34的源极或漏极连接。在图18所例示的结构中，放大晶体管34的输出被作为复位中的基准电压利用。
在图18所示的结构中，在电源配线22连接着电压切换电路54。电压切换电路54具有第1开关53a及第2开关53b的组。电压切换电路54切换对于电源配线22供给第1电压Va1及第2电压Va2中的哪一个。第1电压Va1例如是0V(接地)，第2电压Va2例如是电源电压。电压切换电路54既可以按每个像素设置，也可以在多个像素间共用。
通过这样的电路结构，也能够与第1实施方式同样缩小kTC噪声。
图19示意地表示有关第3实施方式的另一变形例的摄像装置中的单位像素单元14b的例示性的电路结构。在图19所例示的结构中，与参照图13说明的电路结构同样，第1复位晶体管36的源极及漏极中的没有与电荷蓄积节点44连接的一侧不是连接于复位漏极节点46而是连接于反馈线25。通过这样的电路结构，也能够与第1实施方式同样缩小kTC噪声。
图15所示的单位像素单元14、图18所示的单位像素单元14a及图19所示的单位像素单元14b中的各元件的布局可以与参照图5及图7说明的单位像素单元11中的布局大致同样。此外，单位像素单元14、14a及14b中的各元件的器件构造可以与参照图6及图8说明的单位像素单元11中的器件构造大致同样。因而，将单位像素单元14、14a及14b中的各元件的布局及器件构造的说明省略。图15所示的单位像素单元14、图18所示的单位像素单元14a及图19所示的单位像素单元14b的制造方法可以与参照图9～图12说明的单位像素单元11的制造方法是同样的。因而，将单位像素单元14、14a及14b的制造方法的说明省略。
(第4实施方式)
在上述实施方式中，在半导体基板2上设置电极区域42c，作为所谓的MIS电容器而形成第2电容元件42。但是，信号检测电路SC中的高电容的电容元件的结构并不限定于上述例子。如以下说明那样，也可以将具有在由金属或金属化合物形成的两个电极之间夹着电介体的构造的电容元件配置到设置在半导体基板2与光电变换部15之间的层间绝缘层内。以下，有将在由金属或金属化合物形成的两个电极之间夹着电介体的构造称作“MIM(Metal－Insulator－Metal)构造”的情况。通过将配置在半导体基板2与光电变换部15之间的层间绝缘层内的电容元件形成为具有所谓MIM构造的电容元件，容易得到更大的电容值。以下说明的器件构造对于上述第1～第3实施方式都能够适用。
图20示意地表示单位像素单元的器件构造的另一例。另外，图20所示的单位像素单元60A中的半导体基板2上的各元件的布局可以与图5所例示的单位像素单元11中的布局是同样的。图20是与图5所示的C－C’线剖视图对应的图。
图20所示的单位像素单元60A具有配置在半导体基板2与第2电极15c之间的电容元件62。电容元件62包括上部电极62u、下部电极62b、和配置在上部电极62u及下部电极62b之间的电介体层62d。如图20所示，下部电极62b配置得与上部电极62u相比距第2电极15c远(即，与上部电极62u相比距半导体基板2近)。另外，本说明书中的“上部”及“下部”的用语为了表示部件间的相对的配置而使用，并不是要限定本发明的摄像装置的姿势。
这里，在层间绝缘层4c上形成有下部电极62b，电容元件62被设置在层间绝缘层4c与光电变换膜15b之间的层间绝缘层4d覆盖。这样，通过在光电变换部15与放大晶体管34的栅极电极34e之间配置下部电极62b及上部电极62u，能够抑制包括放大晶体管34的栅极电极34e的配线层与下部电极62b及上部电极62u之间的干涉。因而，能够形成具有比较大的电极面积的电容元件62。
下部电极62b典型地是金属电极或金属氮化物电极。用来形成下部电极62b的材料的例子是Ti、TiN、Ta、TaN、Mo、Ru及Pt。下部电极62b也可以是设置在层间绝缘层4d内的配线层的一部分。
在下部电极62b上层叠有电介体层62d。在该例中，电介体层62d覆盖在下部电极62b中与第2电极15c对置的一侧的表面和侧面。
电介体层62d也可以由与构成层间绝缘层4d的材料(典型地是二氧化硅)不同的材料(例如金属氧化物或金属氮化物)形成。如果将电容元件62配置到设置在半导体基板2与光电变换部15之间的层间绝缘层内，则作为用来形成电介体层62d的材料而采用具有比较高的介电常数的材料是比较容易的。因此，容易实现比较大的电容值。用来形成电介体层62d的材料的例子，是含有从由Zr、Al、La、Ba、Ta、Ti、Bi、Sr、Si、Y及Hf构成的组中选择的1种以上的氧化物或氮化物。用来形成电介体层62d的材料既可以是2元类化合物，也可以是3元类化合物或4元类化合物。作为用来形成电介体层62d的材料，例如可以使用HfO2、Al2O3、ZrO2、TiO2、SrTiO3等具有比较高的介电常数的材料。电介体层62d也可以包含由相互不同的材料形成的两个以上的层。
在电介体层62d上层叠有上部电极62u。在该例中，上部电极62u覆盖在电介体层62d中与第2电极15c对置的一侧的表面和侧面。上部电极62u典型地是金属电极或金属氮化物电极。即，这里电容元件62具有所谓的MIM构造。作为用来形成上部电极62u的材料，可以使用与用来形成下部电极62b的材料同样的材料。上部电极62u也可以是设置在层间绝缘层4d内的配线层的一部分。
也可以在上部电极62u与电介体层62d之间配置由Cu、Al等金属或多晶硅等形成的保护层。通过在上部电极62u与电介体层62d之间配置保护层，能够抑制制造工序中的电介体层62d的损伤，所以能够抑制上部电极62u与下部电极62b之间的漏电流的发生。
上部电极62u具有开口AP。在开口AP内，配置有通孔vd、连接部66u及连接部66b。连接部66u及连接部66b与上部电极62u及下部电极62b分别同层。如图20所示，经由通孔vd、连接部66u及连接部66b将光电变换部15的第2电极15c与具有与放大晶体管34的栅极电极34e的连接的通孔vc连接。通孔vd可以由铜等金属形成。通孔vd、连接部66u及连接部66b构成单位像素单元60A中的电荷蓄积区域的一部分。
在图20所例示的结构中，下部电极62b中的在通孔vd的右侧表示的部分经由通孔vc1、配线层6b、通孔vb1、配线层6a、通孔va1、配线层6s及设置在层间绝缘层4s内的接触插头cpb，连接于第2电容元件42的上部电极42e。即，下部电极62b具有与在图20中未图示的复位漏极节点46的连接。这里，下部电极62b是按每个单位像素单元60A设置的单一的电极(参照后述的图21)，在图20中在开口AP的左右分离表示的下部电极62b的两个部分是等电位。
在该例中，上部电极62u将形成在与下部电极62b同层中的连接部64b覆盖。该连接部64b经由通孔vc3、配线层6b、通孔vb3、配线层6a及通孔va3连接于作为配线层6s的一部分的配线6z。该配线6z具有在图20中未图示的灵敏度调整线32的连接。即，电容元件62与上述的第2电容元件42以电连接的方式并联连接，与第2电容元件42同样地发挥功能。即，在该例中，单位像素单元60A具有将第1电容元件41与电容元件62及第2电容元件42串联连接而成的电容电路。
通过在单位像素单元内设置电容元件62，能够将第2电容元件42省略。在省略了第2电容元件42的情况下，不需要在半导体基板2中确保用于电极区域42c的区域。因此，半导体基板2中的元件布局的设计的自由度提高。例如，通过电极区域42c的省略，能够降低像素尺寸。或者，能够将半导体基板2上的晶体管(例如放大晶体管34)的尺寸扩大。通过晶体管的尺寸的扩大，能够降低晶体管的特性的偏差，所以能够降低单位像素单元间的灵敏度偏差。此外，通过晶体管的尺寸的扩大，驱动能力提高(也可以说是互导gm的提高)，所以能够进一步降低噪声。
另外，在该例中，上部电极62u在与光电变换部15的第2电极15c对置的面的相反侧的面中电连接于通孔vc3。这样，通过在距半导体基板2较近一侧的面设置用于上部电极62u与灵敏度调整线32之间的电连接的接触，能够避免配线的复杂化。此外，由于能够将上部电极62u与光电变换部15的第2电极15c之间的距离缩小，所以能够将相互相邻的像素间的电荷蓄积区域彼此的寄生电容降低。
在摄像装置101的动作时，对于上部电极62u经由灵敏度调整线32施加规定的电压。另外，这里上部电极62u与下部电极62b同样是按每个单位像素单元60A设置的单一的电极(参照后述的图21)，在图20中在开口AP的左右分离表示的、上部电极62u的两个部分是等电位。
图21表示从半导体基板2的法线方向观察单位像素单元60A时的上部电极62u、电介体层62d及下部电极62b的配置的一例。在图21中与图5同样也表示C－C’切断线。如图21所示，从半导体基板2的法线方向观察时的上部电极62u的形状与下部电极62b的形状不需要一致。当从半导体基板2的法线方向观察时，只要上部电极62u包含与下部电极62b的至少一部分对置的部分就可以。
在该例中，下部电极62b及上部电极62u在单位像素单元60A中占据较大的区域。因此，通过将下部电极62b及/或上部电极62u的至少一方形成为遮光性的电极，能够使下部电极62b或上部电极62u作为遮光层发挥功能。例如通过使上部电极62u作为遮光层发挥功能，能够将穿过了形成在第2电极15c间的间隙的光通过上部电极62u遮挡。由此，能够抑制穿过了形成在第2电极15c间的间隙的光入射到半导体基板2上的晶体管(例如放大晶体管34)的沟道区域中。例如，通过作为上部电极62u而形成厚度为100nm的TaN电极，能够实现充分的遮光性。
根据第4实施方式，能够抑制杂散光向半导体基板2上的晶体管的沟道区域的入射而抑制晶体管的特性的变动(例如阈值电压的变动)。通过抑制杂散光向半导体基板2上的晶体管的沟道区域的入射，各像素的晶体管的特性稳定，能够降低多个像素间的晶体管的动作的偏差。这样，抑制杂散光向半导体基板2上的晶体管的沟道区域的入射贡献于摄像装置的可靠性的提高。
在图21所例示的结构中，通过将上部电极62u在空间上分离，在单位像素单元60A之间将上部电极62u电分离。即，在该例中，在相互相邻的上部电极62u之间存在稍稍的间隙。但是，这里上部电极62u分别构成为经由灵敏度调整线32被供给规定的电压。因此，能够使相互相邻的上部电极62u间的距离与相互相邻的第2电极15c间的距离相比充分小。因而，能够将穿过了形成在第2电极15c间的间隙的光的大部分通过上部电极62u遮挡。另外，在图1所例示的电路结构中，对属于同一行的单位像素单元中的上部电极62u施加共通的电压。因而，也可以使用在多个列中在行方向上延伸的多个带状的电极作为上部电极62u。当然，也可以如图21所示将上部电极62u按每个单位像素单元60A在空间上分离，按每个上部电极62u供给独立的电压。
在该例中，上部电极62u的开口AP在图中形成在单位像素单元60A的下方。但是，开口AP的配置并不限定于该例。例如，也可以在单位像素单元60A的中央配置开口AP，以将连接部66u及连接部66b包围的方式形成上部电极62u。如果在单位像素单元60A的中央配置开口AP，使上部电极62u的形状为关于连接部66u对称性较高的形状，则能够降低单位像素单元60A内的电容的偏倚，所以是有益的。从半导体基板2的法线方向观察时的上部电极62u的形状并不限定于图21所示的形状。例如，上部电极62u也可以包含多个部分。关于电介体层62d及下部电极62b也是同样的。
如上述那样，在该例中，由于上部电极62u具有与灵敏度调整线32的连接，所以通过经由灵敏度调整线32向上部电极62u供给一定的电压，能够使摄像装置101的动作时的上部电极62u的电位成为一定。因而，通过以将连接部66u及连接部66b包围的方式形成上部电极62u、并将一定的电压施加在上部电极62u上，能够使上部电极62u作为屏蔽电极发挥功能。通过上部电极62u作为屏蔽电极发挥功能，能够抑制向电荷蓄积节点44的噪声混入。
如以上说明，在第4实施方式中，作为连接在复位漏极节点46与灵敏度调整线32之间的电容元件，将电容元件62配置在上部电极41w与光电变换部15的第2电极15c之间。如在图20中例示那样，该电容元件62被配置在单位像素单元的层间绝缘层(例如层间绝缘层4d)内。因而，作为具有所谓MIM构造的电容元件，能够形成电容元件62。即，在电容元件62中容易得到比较大的电容值。根据这样的结构，也与上述第1～第3实施方式同样，能够抑制信号电荷的蓄积区域整体的电容值的增加，并且将伴随复位发生的kTC噪声缩小。此外，如果电容元件62是高电容，则能够使信号电荷的蓄积区域整体的电容变大，所以对于高照度下的摄影是有利的。
(电容元件62的形成方法)
以下，说明具有单位像素单元60A的摄像装置的制造方法的概略。形成通孔vc为止的制造工序可以与第1实施方式大致同样，所以省略说明。如参照图12说明那样，也可以在与第2电容元件42的上部电极42e重叠的位置处形成与电极区域42c电连接的上部电极43e。这里，与通孔vc的形成并行地，也形成通孔vc1及vc3。
在通孔vc、vcl及vc3的形成后，在层间绝缘层4c上形成下部电极62b、连接部66b及连接部64b。作为用来形成下部电极62b、连接部66b及连接部64b的材料，这里使用TaN。在层间绝缘层4c上进行的下部电极62b，连接部66b及连接部64b的形成中，可以采用在通常的半导体工艺中导入的光刻法。然后，通过将电介体层62d的材料堆积而形成电介体膜，执行电介体膜的构图。
在电介体膜的形成中，可以采用例如原子层堆积法(Atomic LayerDeposition(ALD))。根据ALD，能够将相互不同的原子各层叠几个原子。这里，作为电介体膜而形成Hf的氧化物的膜。在Hf的氧化物的膜的形成中，作为前体而使用四(乙基甲基氨基)铪，在前体的导入后进行等离子放电。通过在氧气环境中进行等离子放电，促进Hf的氧化。通过反复进行上述工序，将HfO2一层层地层叠。例如，通过将气态的前体的导入和等离子放电反复进行250次，形成具有22nm的厚度的膜。
在电介体膜的构图中，可以采用在通常的半导体工艺中导入的光刻法。通过电介体膜的构图，形成电介体层62d。电介体层62d既可以是连续的单一的膜，也可以包含配置在下部电极62b上的相互不同的部位的多个部分。
在电介体层62d的形成后，与下部电极62b同样形成上部电极62u及连接部66u。然后，形成层间绝缘层4d及通孔vd，在层间绝缘层4d上形成光电变换部15，由此得到图20所示的器件构造。
也可以使用TiN、TaN、WN等金属氮化物来形成光电变换部15的第2电极15c。金属氮化物具有致密性良好、在高温下也不易发生杂质元素的移动及/或混入的性质。因此，通过将位于电介体层62d的上方的上部电极62u使用金属氮化物(这里是TaN)形成，并将第2电极15c使用金属氮化物形成，能够抑制由杂质引起的载体向电介体层62d的混入。通过抑制杂质向电介体层62d的混入，能够降低电容元件62中的上部电极62u与下部电极62b之间的漏电流。
此外，由于金属氮化物在溅射中不易发生迁移(migration)，所以容易形成平坦的表面。如果使用金属氮化物形成光电变换部15的第2电极15c，则能够实现经由平坦的界面的接合。通过抑制第2电极15c的表面的凹凸，能够实现第2电极15c与光电变换膜15b之间的顺畅的电荷输送。此外，能够抑制由界面缺陷引起的能级的发生，抑制暗电流。这样，如果将电容元件62的上部电极62u及光电变换部15的第2电极15c这两者用金属氮化物形成，则从漏电流及暗电流降低的观点来看是有益的。进而，如果使用金属氮化物形成电容元件62的下部电极62b，则能够进一步提高上部电极62u的平坦性，所以是有益的。此外，由于能够抑制电介体层62d的氧化，所以是有益的。
(第4实施方式的第1变形例)
图22示意地表示单位像素单元的器件构造的再另一例。图23表示将图22所示的单位像素单元60B从半导体基板2的法线方向观察时的上部电极62u、电介体层62d及下部电极62b的配置的一例。图22是与图23所示的C－C’线剖视图对应的图。图22及图23所示的单位像素单元60B与参照图20及图21说明的单位像素单元60A之间的主要的不同点是，上部电极62u及下部电极62b分别连接于复位漏极节点46及灵敏度调整线32这一点。
如图22所示，在该例中，上部电极62u经由连接部64b、通孔vc2、配线层6b、通孔vb2、配线层6a及通孔va2连接于作为配线层6s的一部分的配线6w。该配线6w具有与复位漏极节点46的连接。即，上部电极62u具有与复位漏极节点46的连接。另一方面，下部电极62b经由通孔vc3、配线层6b、通孔vb3、配线层6a及通孔va3连接于配线6z。该配线6z具有与灵敏度调整线32的连接。即，下部电极62b具有与灵敏度调整线32的连接。即，电容元件62在该例中也连接在复位漏极节点46与灵敏度调整线32之间。因而，电容元件62与上述第2电容元件42同样地发挥功能。此外，在该例中，由于下部电极62b具有与灵敏度调整线32的连接，所以能够经由灵敏度调整线32控制下部电极62b的电位。通过控制下部电极62b的电位，能够控制电荷蓄积节点44的电位并调整摄像装置的灵敏度。此外，如果在摄像装置的动作时经由灵敏度调整线32向下部电极62b供给一定的电压，则能够使下部电极62b作为屏蔽电极发挥功能。
如图22所示，在该例中，将第1复位晶体管36的源极或漏极(源极/漏极扩散层2d)与放大晶体管34的栅极电极34e连接的上部电极41x没有延伸到第2电容元件42的上部电极42e的上方。换言之，当从半导体基板2的法线方向观察时，上部电极41x与上部电极42e不具有重叠。因而，单位像素单元60B在层间绝缘层4s内不具有由相互对置的两个多晶硅层和夹在它们间的绝缘膜构成的第1电容元件41。
这里，如果着眼于光电变换部15及电容元件62，则光电变换部15的第2电极15c与电容元件62的上部电极62u隔着层间绝缘层4d而对置。如上述那样，在该例中，上部电极62u具有与复位漏极节点46的连接。即，由第2电极15c、上部电极62u及层间绝缘层4d形成的电容元件41B可以看作连接在电荷蓄积节点44与复位漏极节点46之间的电容元件。例如根据图2所示的电路结构可知，该电容元件41B与上述第1电容元件41同样地发挥功能。即，在该例中，通过将电容元件41B与电容元件62及第2电容元件42串联连接，形成电容电路。
这样，也可以代替第1电容元件41而利用形成在光电变换部15的第2电极15c与电容元件62的上部电极62u之间的电容作为低电容的电容元件。在这样的结构中，也只要能够通过电容元件62得到充分大的电容值，则能够将形成为所谓MIS电容器的第2电容元件42省略。
另外，例如也可以如图20所示的上部电极41w那样，将上部电极41x延伸到第2电容元件42的上部电极42e的上方。但是，从噪声的缩小及变换增益下降的抑制的观点看，上部电极41x不具有与第2电容元件42的上部电极42e的重叠更为有利。
单位像素单元60B的制造方法除了用来形成上部电极41x的抗蚀剂掩模的图案及用来形成配线层6s的抗蚀剂掩模的图案不同这一点以外，可以与单位像素单元60A的制造方法大致同样。因而，将单位像素单元60B的制造方法的说明省略。
(第4实施方式的第2变形例)
图24示意地表示单位像素单元的器件构造的再另一例。图25表示将图24所示的单位像素单元60C从半导体基板2的法线方向观察时的上部电极62u、电介体层62d及下部电极62b的配置的一例。图24是与图25所示的C－C’线剖视图对应的图。图24及图25所示的单位像素单元60C与参照图20及图21说明的单位像素单元60A之间的主要的不同点是，在层间绝缘层内代替第1电容元件41而形成具有下部电极62b作为一方的电极的低电容的电容元件41C这一点。
在图24所例示的单位像素单元60C中，与参照图20说明的单位像素单元60A同样，下部电极62b及上部电极62u分别连接于复位漏极节点46及灵敏度调整线32。单位像素单元60C与参照图22说明的单位像素单元60B同样，在层间绝缘层4s内不具有第1电容元件41。
在图24所例示的结构中，形成在层间绝缘层4b内的配线层6b包括配置在通孔vc与通孔vb之间的电极6bx。如在图24及图25中示意地表示那样，当从半导体基板2的法线方向观察时，该电极6bx具有与下部电极62b重叠的部分。即，电极6bx的至少一部分隔着层间绝缘层4c的至少一部分而与下部电极62b的至少一部分对置。由此，在电容元件62与配置在层间绝缘层(这里是层间绝缘层4c)内的配线层(这里是电极6bx)之间形成电容元件41C。层间绝缘层4c中的被下部电极62b及电极6bx夹着的部分作为电容元件41C中的电介体层发挥功能。由于下部电极62b具有与复位漏极节点46的连接，电极6bx具有与第2电极15c的连接，所以电容元件41C与上述第1电容元件41同样地发挥功能。即，在该例中，通过将电容元件41C与电容元件62及第2电容元件42串联连接，形成电容电路。
这样，也可以在电容元件62与配置在层间绝缘层内的配线层之间形成电容元件。根据这样的结构，能够将低电容(例如0.5fF左右)的电容元件比较容易地配置到单位像素单元内。在该例中，使用配线层6b的一部分(这里是电极6bx)作为低电容的电容元件的一方的电极，但低电容的电容元件的一方的电极也可以是配线层6a或6s等其他配线层的一部分。在参照图24及图25说明的结构中，也只要通过电容元件62能够得到充分大的电容值，则能够将形成为所谓MIS电容器的第2电容元件42省略。
单位像素单元60C的制造方法除了用来形成上部电极41x的抗蚀剂掩模的图案及用来形成电极6bx的抗蚀剂掩模的图案不同这一点以外，可以与单位像素单元60A的制造方法大致同样。因而，将单位像素单元60C的制造方法的说明省略。
(第5实施方式)
参照图26说明本实施方式的相机系统105。
图26示意地表示本实施方式的相机系统105的结构例。相机系统105具备透镜光学系统601、摄像装置602、系统控制器603和相机信号处理部604。
透镜光学系统601例如包括自动对焦用透镜、缩放用透镜及光圈。透镜光学系统601将光向摄像装置602的摄像面聚光。作为摄像装置602，可以广泛地使用上述第1至第4实施方式的摄像装置。
系统控制器603控制相机系统105整体。系统控制器603例如可以由微型计算机实现。
相机信号处理部604作为对来自摄像装置602的输出信号进行处理的信号处理电路发挥功能。相机信号处理部604例如进行伽马修正、颜色插补处理、空间插补处理及自动白平衡等处理。相机信号处理部604例如可以由DSP(Digital Signal Processor)等实现。
根据本实施方式的相机系统，通过利用第1至第4实施方式的摄像装置，能够适当地抑制读出时的复位噪声(kTC噪声)。结果，能够将电荷正确地读出，能够取得良好的图像。
此外，如在第1实施方式中详细叙述那样，能够实现能够切换被摄体明亮而能够以较低的灵敏度摄像的模式、和被摄体较暗而能够以比较高的灵敏度摄像的模式来进行摄影的相机系统。
工业实用性
根据本发明的实施方式，能够降低kTC噪声。此外，由于能够通过简单的结构实现动态范围的扩大，所以对于数字相机等是有用的。
标号说明
2半导体基板
2d漏极扩散层
2s元件分离区域
2w阱
4a～4d、4s层间绝缘层
6a、6b、6s配线层
6bx电极
6w、6z配线
11～14、14a、14b单位像素单元
15光电变换部
15a第1电极
15b光电变换膜
15c第2电极
15h受光面
16垂直扫描电路
17蓄积控制线
18垂直信号线
19负载电路
20列信号处理电路
21水平信号读出电路
22电源配线
23水平共通信号线
24反向放大器
24a增益调整端子
25反馈线
26复位信号线
27、27’恒流源
28反馈控制线
30地址信号线
32灵敏度调整线
34放大晶体管
34c沟道区域
34e栅极电极
34g栅极绝缘膜
36第1复位晶体管
36c沟道区域
36e栅极电极
36g栅极绝缘膜
38第2复位晶体管
38c沟道区域
38e栅极电极
38g栅极绝缘膜
40地址晶体管
41、41B、41C第1电容元件
41g电介体层
41w、41x上部电极
42第2电容元件
42c电极区域
42e上部电极
42g电介体层
43第3电容元件
43e上部电极
43g电介体层
44电荷蓄积节点
45电容电路
46复位漏极节点
50、50’切换电路
51开关元件
51’开关元件
52开关元件
52’开关元件
53a第1开关
53b第2开关
54电压切换电路
60A～60C单位像素单元
62电容元件
62b下部电极
62d电介体层
62u上部电极
101、602摄像装置
105相机系统
601透镜光学系统
602摄像装置
603系统控制器
604相机信号处理部

Claims (10)

1.一种摄像装置，其特征在于，具备：
单位像素单元，包括对入射光进行光电变换并生成信号电荷的光电变换部、将上述信号电荷进行蓄积的电荷蓄积区域、检测与上述信号电荷相应的电信号的信号检测电路、以及将第1电容和电容值比上述第1电容大的第2电容串联连接而成的电容电路；以及
反馈电路，形成使上述电信号负反馈的反馈路径；
上述信号检测电路包括第1晶体管和第2晶体管，上述第1晶体管的栅极连接于上述电荷蓄积区域，上述第1晶体管将与上述电荷蓄积区域的电位相应的信号电压进行放大并输出，上述第2晶体管的源极及漏极中的一方连接于上述电荷蓄积区域；
上述反馈电路在上述反馈路径的一部分中包含上述第1晶体管及反向放大器，使上述电信号经由上述第1晶体管及上述反向放大器向上述第2晶体管的上述源极及上述漏极中的另一方负反馈；
上述电容电路设置在上述电荷蓄积区域与基准电位之间。
2.如权利要求1所述的摄像装置，其特征在于，
上述第1电容连接在上述第2晶体管的上述源极与上述漏极之间。
3.如权利要求1所述的摄像装置，其特征在于，
上述第2电容连接于上述第2晶体管的上述源极或上述漏极的至少一方。
4.如权利要求2所述的摄像装置，其特征在于，
通过将上述第2晶体管导通截止，切换上述电荷蓄积区域的电位的变化量。
5.如权利要求1所述的摄像装置，其特征在于，
上述信号检测电路还包括第3晶体管，该第3晶体管将上述第1晶体管的输出向上述反馈电路有选择地输出。
6.如权利要求1所述的摄像装置，其特征在于，
上述信号检测电路还包括第4晶体管，该第4晶体管将由上述反馈电路反馈的上述电信号向上述第2晶体管的上述源极及上述漏极中的另一方有选择地传递。
7.如权利要求1所述的摄像装置，其特征在于，
上述信号检测电路还包括第4晶体管，该第4晶体管连接在上述第2晶体管的上述源极与上述漏极之间，将由上述反馈电路反馈的上述电信号有选择地向第1电容传递。
8.一种摄像装置，其特征在于，具备：
单位像素单元，包括对入射光进行光电变换并生成信号电荷的光电变换部、将上述信号电荷进行蓄积的电荷蓄积区域、检测与上述信号电荷相应的电信号的信号检测电路、以及将第1电容和电容值比上述第1电容大的第2电容串联连接而成的电容电路；以及
反馈电路，形成使上述电信号负反馈的反馈路径；
上述信号检测电路包括第1晶体管和第2晶体管，上述第1晶体管将与上述电荷蓄积区域的电位相应的信号电压进行放大并输出，上述第2晶体管的源极及漏极中的一方连接于上述电荷蓄积区域；
上述第1电容连接在上述第2晶体管的上述源极与上述漏极之间；
上述反馈电路使上述电信号向上述第2晶体管的上述源极及上述漏极中的另一方负反馈；
上述电容电路设置在上述电荷蓄积区域与基准电位之间。
9.如权利要求8所述的摄像装置，其特征在于，
上述反馈电路在上述反馈路径的一部分中包含上述第1晶体管及反向放大器，使上述电信号经由上述第1晶体管及上述反向放大器向上述第2晶体管的上述源极及上述漏极中的另一方负反馈。
10.如权利要求8所述的摄像装置，其特征在于，
通过将上述第2晶体管导通截止，切换上述电荷蓄积区域的电位的变化量。
CN201510836849.7A 2014-12-26 2015-11-26 摄像装置 Active CN105742303B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010842076.4A CN111968998A (zh) 2014-12-26 2015-11-26 摄像装置

Applications Claiming Priority (8)

Application Number Priority Date Filing Date Title
JP2014-264695 2014-12-26
JP2014264694 2014-12-26
JP2014264695 2014-12-26
JP2014-264694 2014-12-26
JP2015167556 2015-08-27
JP2015-167556 2015-08-27
JP2015-207381 2015-10-21
JP2015207381A JP6307771B2 (ja) 2014-12-26 2015-10-21 撮像装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN202010842076.4A Division CN111968998A (zh) 2014-12-26 2015-11-26 摄像装置

Publications (2)

Publication Number Publication Date
CN105742303A CN105742303A (zh) 2016-07-06
CN105742303B true CN105742303B (zh) 2020-08-25

Family

ID=56165147

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201510836849.7A Active CN105742303B (zh) 2014-12-26 2015-11-26 摄像装置
CN202010842076.4A Pending CN111968998A (zh) 2014-12-26 2015-11-26 摄像装置

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN202010842076.4A Pending CN111968998A (zh) 2014-12-26 2015-11-26 摄像装置

Country Status (2)

Country Link
US (6) US9917119B2 (zh)
CN (2) CN105742303B (zh)

Families Citing this family (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014002332A1 (ja) * 2012-06-27 2014-01-03 パナソニック株式会社 固体撮像装置
JP6494207B2 (ja) * 2014-07-31 2019-04-03 キヤノン株式会社 光電変換装置、光電変換システム、光電変換装置の駆動方法
US9967501B2 (en) 2014-10-08 2018-05-08 Panasonic Intellectual Property Management Co., Ltd. Imaging device
EP3252818B1 (en) * 2015-01-29 2019-11-20 Sony Semiconductor Solutions Corporation Solid-state imaging element and electronic device
JP6587123B2 (ja) * 2015-06-08 2019-10-09 パナソニックＩｐマネジメント株式会社 撮像装置
JP6782431B2 (ja) 2016-01-22 2020-11-11 パナソニックＩｐマネジメント株式会社 撮像装置
JP6646824B2 (ja) 2016-01-22 2020-02-14 パナソニックＩｐマネジメント株式会社 撮像装置
CN112788224B (zh) 2016-01-29 2023-04-04 松下知识产权经营株式会社 摄像装置
JP6886267B2 (ja) * 2016-10-13 2021-06-16 ソニーセミコンダクタソリューションズ株式会社 撮像素子および撮像装置
JP7102114B2 (ja) * 2016-11-11 2022-07-19 キヤノン株式会社 光電変換素子、撮像素子および撮像装置
KR20180060308A (ko) 2016-11-28 2018-06-07 삼성전자주식회사 이미지 센서
JP2018107725A (ja) * 2016-12-27 2018-07-05 キヤノン株式会社 光電変換装置、撮像システム
JP6920652B2 (ja) 2017-02-03 2021-08-18 パナソニックＩｐマネジメント株式会社 撮像装置
CN108807434B (zh) 2017-04-26 2023-12-05 松下知识产权经营株式会社 摄像装置及照相机系统
CN108878462B (zh) * 2017-05-12 2023-08-15 松下知识产权经营株式会社 摄像装置及照相机系统
JP6474014B1 (ja) 2017-07-05 2019-02-27 パナソニックＩｐマネジメント株式会社 撮像装置
JP7051332B2 (ja) * 2017-08-23 2022-04-11 キヤノン株式会社 有機化合物及び光電変換素子
TWI785043B (zh) 2017-09-12 2022-12-01 日商松下知識產權經營股份有限公司 電容元件、影像感測器、電容元件之製造方法及影像感測器之製造方法
CN109920808B (zh) * 2017-12-13 2024-05-14 松下知识产权经营株式会社 摄像装置
CN110099229B (zh) 2018-01-30 2023-04-28 松下知识产权经营株式会社 摄像装置
CN110197875A (zh) 2018-02-26 2019-09-03 松下知识产权经营株式会社 光电转换元件及其制造方法
JP7289079B2 (ja) * 2018-02-28 2023-06-09 パナソニックＩｐマネジメント株式会社 撮像装置
US10893222B2 (en) 2018-03-29 2021-01-12 Panasonic Intellectual Property Management Co., Ltd. Imaging device and camera system, and driving method of imaging device
JP2019212900A (ja) 2018-05-31 2019-12-12 パナソニックＩｐマネジメント株式会社 撮像装置
CN110556390A (zh) 2018-05-31 2019-12-10 松下知识产权经营株式会社 摄像装置
KR20210040363A (ko) * 2018-07-27 2021-04-13 가부시키가이샤 한도오따이 에네루기 켄큐쇼 촬상 장치 및 전자 기기
CN109061713B (zh) * 2018-08-08 2020-06-30 京东方科技集团股份有限公司 一种像素电路、阵列基板、x射线强度检测装置和方法
KR102551483B1 (ko) 2018-08-14 2023-07-04 삼성전자주식회사 이미지 센서 및 그 제조 방법
CN111048536A (zh) * 2018-10-15 2020-04-21 松下知识产权经营株式会社 摄像装置
KR102573305B1 (ko) 2018-10-18 2023-08-31 삼성전자 주식회사 Sl 기반의 3d 이미지 센서
WO2020144910A1 (ja) * 2019-01-08 2020-07-16 パナソニックＩｐマネジメント株式会社 撮像装置
JP7478968B2 (ja) 2019-03-20 2024-05-08 パナソニックＩｐマネジメント株式会社 撮像装置
CN113711358A (zh) * 2019-09-04 2021-11-26 松下知识产权经营株式会社 摄像装置
FR3105576B1 (fr) 2019-12-20 2023-07-28 Commissariat Energie Atomique Pixel à faible bruit pour capteur d'image
JP2021111692A (ja) * 2020-01-10 2021-08-02 パナソニックＩｐマネジメント株式会社 撮像装置および撮像装置の製造方法
CN115066887A (zh) * 2020-02-18 2022-09-16 新唐科技日本株式会社 固体摄像装置以及利用固体摄像装置的摄像装置
KR20210131795A (ko) 2020-04-24 2021-11-03 삼성전자주식회사 픽셀 어레이 및 이를 포함하는 이미지 센서
US20220013555A1 (en) * 2020-07-13 2022-01-13 Drs Network & Imaging Systems, Llc High-density capacitor for focal plane arrays
KR20220034973A (ko) * 2020-09-11 2022-03-21 삼성전자주식회사 이미지 센서

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013030820A (ja) * 2009-11-12 2013-02-07 Panasonic Corp 固体撮像装置

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001177084A (ja) 1999-12-14 2001-06-29 Olympus Optical Co Ltd 固体撮像素子
JP4366846B2 (ja) * 2000-08-22 2009-11-18 日本ビクター株式会社 固体撮像装置
FR2825219B1 (fr) * 2001-05-28 2003-09-05 St Microelectronics Sa Pixel actif cmos a bruit reduit
JP4304927B2 (ja) * 2002-07-16 2009-07-29 ソニー株式会社 固体撮像素子及びその製造方法
US7075049B2 (en) 2003-06-11 2006-07-11 Micron Technology, Inc. Dual conversion gain imagers
EP1508920A1 (en) * 2003-08-21 2005-02-23 STMicroelectronics S.A. CMOS light sensing cell
JP4238322B2 (ja) * 2004-04-01 2009-03-18 国立大学法人静岡大学 オフセット低減機能をもつｔｏｆ距離センサ
JP4844032B2 (ja) 2005-07-21 2011-12-21 株式会社ニコン 撮像装置
WO2008016049A1 (fr) 2006-07-31 2008-02-07 National University Corporation Shizuoka University Convertisseur a/n et circuit de lecture
JP4242427B2 (ja) * 2007-02-01 2009-03-25 シャープ株式会社 増幅型固体撮像装置
JP2008305983A (ja) * 2007-06-07 2008-12-18 Nikon Corp 固体撮像素子
KR100882467B1 (ko) 2007-12-28 2009-02-09 주식회사 동부하이텍 이미지센서 및 그 제조방법
JP4998295B2 (ja) * 2008-01-31 2012-08-15 セイコーエプソン株式会社 固体撮像装置、及び固体撮像装置用混入ノイズ抑止方法
WO2010058369A2 (en) 2008-11-24 2010-05-27 Philips Intellectual Property & Standards Gmbh X-ray detector
JP4499819B2 (ja) 2009-04-23 2010-07-07 国立大学法人東北大学 固体撮像装置
JP2011071481A (ja) 2009-08-28 2011-04-07 Fujifilm Corp 固体撮像装置，固体撮像装置の製造方法，デジタルスチルカメラ，デジタルビデオカメラ，携帯電話，内視鏡
JP2011091724A (ja) 2009-10-26 2011-05-06 Nikon Corp 固体撮像素子
JP4779054B1 (ja) 2010-03-31 2011-09-21 富士フイルム株式会社 固体撮像素子及び撮像装置
WO2013076919A1 (ja) * 2011-11-25 2013-05-30 パナソニック株式会社 固体撮像装置及びそれを備える撮像装置
JP2013192058A (ja) 2012-03-14 2013-09-26 Nikon Corp 撮像装置
WO2014024348A1 (ja) 2012-08-09 2014-02-13 パナソニック株式会社 固体撮像装置
JP6103859B2 (ja) * 2012-09-05 2017-03-29 キヤノン株式会社 光電変換装置
JP2014230212A (ja) 2013-05-24 2014-12-08 キヤノン株式会社 光電変換装置及び撮像システム
JP6395482B2 (ja) * 2014-07-11 2018-09-26 キヤノン株式会社 光電変換装置、および、撮像システム
US10212372B2 (en) * 2014-12-26 2019-02-19 Panasonic Intellectual Property Management Co., Ltd. Imaging device including signal line and unit pixel cell including charge storage region
JP6555468B2 (ja) * 2015-04-02 2019-08-07 パナソニックＩｐマネジメント株式会社 撮像装置
JP6808316B2 (ja) * 2015-12-04 2021-01-06 キヤノン株式会社 撮像装置、および、撮像システム
CN109920808B (zh) * 2017-12-13 2024-05-14 松下知识产权经营株式会社 摄像装置
KR102573305B1 (ko) * 2018-10-18 2023-08-31 삼성전자 주식회사 Sl 기반의 3d 이미지 센서

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013030820A (ja) * 2009-11-12 2013-02-07 Panasonic Corp 固体撮像装置

Also Published As

Publication number Publication date
US10770491B2 (en) 2020-09-08
CN111968998A (zh) 2020-11-20
CN105742303A (zh) 2016-07-06
US20190259793A1 (en) 2019-08-22
US20180166479A1 (en) 2018-06-14
US20230253422A1 (en) 2023-08-10
US20200365633A1 (en) 2020-11-19
US11329079B2 (en) 2022-05-10
US20220320161A1 (en) 2022-10-06
US9917119B2 (en) 2018-03-13
US20160190188A1 (en) 2016-06-30
US10325945B2 (en) 2019-06-18
US11670652B2 (en) 2023-06-06

Similar Documents

Publication Publication Date Title
CN105742303B (zh) 摄像装置
JP6785433B2 (ja) 撮像装置
US11653116B2 (en) Imaging device including signal line and unit pixel cell including charge storage region
US10490591B2 (en) Imaging device comprising multilayer wiring structure and capacitance element capable of having relatively large capacitance value
JP6390856B2 (ja) 撮像装置
CN108807434B (zh) 摄像装置及照相机系统
CN108878462B (zh) 摄像装置及照相机系统
JP6817605B2 (ja) 撮像装置
WO2021044762A1 (ja) 撮像装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant