TWI785043B - 電容元件、影像感測器、電容元件之製造方法及影像感測器之製造方法 - Google Patents

電容元件、影像感測器、電容元件之製造方法及影像感測器之製造方法 Download PDF

Info

Publication number
TWI785043B
TWI785043B TW107116435A TW107116435A TWI785043B TW I785043 B TWI785043 B TW I785043B TW 107116435 A TW107116435 A TW 107116435A TW 107116435 A TW107116435 A TW 107116435A TW I785043 B TWI785043 B TW I785043B
Authority
TW
Taiwan
Prior art keywords
heat treatment
electrode
dielectric layer
capacitive element
aforementioned
Prior art date
Application number
TW107116435A
Other languages
English (en)
Other versions
TW201913699A (zh
Inventor
德原健富
柴田聰
Original Assignee
日商松下知識產權經營股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商松下知識產權經營股份有限公司 filed Critical 日商松下知識產權經營股份有限公司
Publication of TW201913699A publication Critical patent/TW201913699A/zh
Application granted granted Critical
Publication of TWI785043B publication Critical patent/TWI785043B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02181—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing hafnium, e.g. HfO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02189—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing zirconium, e.g. ZrO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02356—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment to change the morphology of the insulating layer, e.g. transformation of an amorphous layer into a crystalline layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14692—Thin film technologies, e.g. amorphous, poly, micro- or nanocrystalline silicon
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K39/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic radiation-sensitive element covered by group H10K30/00
    • H10K39/30—Devices controlled by radiation
    • H10K39/32—Organic image sensors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14634—Assemblies, i.e. Hybrid structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/1469—Assemblies, i.e. hybrid integration

Abstract

本揭示一態樣之電容元件具備：第1電極；第2電極，係與前述第1電極相對向配置；及介電質層，係位在前述第1電極與前述第2電極之間，且分別與前述第1電極及前述第2電極相接。前述介電質層含有選自於由鉿氧化物及鋯氧化物所構成群組中之至少1者作為主成分。前述介電質層之膜厚為12nm以上。前述介電質層具有單斜晶系晶體結構。前述介電質層中所含氫濃度為2.5×1021 atoms/cm3 以下。

Description

電容元件、影像感測器、電容元件之製造方法及影像感測器之製造方法
本揭示涉及一種電容元件、影像感測器、電容元件之製造方法及影像感測器之製造方法。
發明背景 近年，周知有一種具有MIM(Metal Insulator-Metal，金屬-絕緣體-金屬)結構之電容元件。譬如，日本特開2016-76921號公報及日本特開2006-270123號公報中各自揭示了一種具備使用ZrO2 等高介電係數材料形成之絕緣膜的電容元件。
發明概要 本揭示之非作限定例示的一態樣之電容元件具備：第1電極；第2電極，係與前述第1電極相對向配置；及介電質層，係位在前述第1電極與前述第2電極之間，且分別與前述第1電極及前述第2電極連接。前述介電質層含有選自於由鉿氧化物及鋯氧化物所構成群組中之至少1者作為主成分。前述介電質層之膜厚為12nm以上。前述介電質層具有單斜晶系晶體結構。前述介電質層中所含氫濃度為2.5×1021 atoms/cm3 以下。
總括性或具體的態樣亦可以元件、器件、裝置、系統、積體電路或該等之製造方法來實現。又，總括性或具體的態樣亦可藉由元件、器件、裝置、系統、積體電路及製造方法之任意組合來實現。
所揭示之實施形態的附加效果及優點可從說明書及圖式明曉。效果及/或優點係由說明書及圖式中揭示之各種實施形態或特徵分別提供，要獲得1項以上該等效果及/或優點並無須全部具備。
用以實施發明之形態 (本揭示之基礎見地) 近年，周知有使用高介電係數之材料即所謂的高k(high-k)材料所形成的半導體裝置。譬如，在MOSFET(Metal Oxide Semiconductor，金屬氧化物半導體)之閘氧化膜及DRAM(Dynamic Random Access Memory，動態隨機存取記憶體)之記憶單元等可使用高k材料。
高k材料譬如為HfSiON、HfO2 、ZrO2 等。使用高k材料作為電容元件之介電質層時，比起用SiO2 之情況更能確保高電容值，同時可加厚介電質層之物理膜厚。因此，可抑制穿隧電流隨薄膜化增加的情況，同時實現電容元件的高電容化。
又，在具備積層有光電轉換膜的CMOS(Complementary Metal Oxide Semiconductor，互補性金屬氧化半導體)影像感測器中，亦可使用具備用高k材料形成之介電質層的電容元件。
然而，習知之電容元件有漏電流大、絕緣性低之問題。
譬如，在上述日本特開2016-76921號公報中，係將電容值高的電容元件當作可蓄積在光電轉換膜產生之電荷且將所蓄積之電荷量轉換成電壓的元件使用。
當電容元件作為影像感測器之電荷蓄積用途使用時，電容元件之漏電流會成為降低可蓄積之電荷量或增加雜訊的主因。以影像感測器的雜訊程度來說，低雜訊者為數個電子左右。因此，相較於其他的半導體裝置，特別要求提升電容元件的絕緣性。所以，用在影像感測器的電容元件亦可採用具有膜厚比用在MOSFET之閘極絕緣膜及DRAM之記憶單元之絕緣膜更厚的絕緣膜之電容元件。
然而，在影像感測器中，如日本特開2016-76921號公報中也有記載，構成訊號處理電路之電路元件多採用形成於矽(Si)基板之界面的MOSFET。在Si基板之界面，Si的未鍵結鍵也就是懸鍵會成為特性變動及劣化的原因。因此，現行會在氫氣環境下對Si基板進行熱處理，以將懸鍵予以氫封端。
但，要在已於氫氣環境下進行熱處理的Si基板上方形成電容元件時，在使用電漿之成膜步驟或蝕刻步驟中，可能會有氫從Si基板界面脫離的情況。因此吾等認為，為了恢復MOSFET之特性，形成電容元件之後也必須進行氫氣環境下之熱處理。
另，在日本特開2006-270123號公報中有揭示，在含有氫氣環境之非氧化性氣體環境下，對電容元件施行絕緣膜之形成溫度以上的熱處理，可提高絕緣性。
然而，本發明人等發現，日本特開2006-270123號公報中記載之方法僅在絕緣膜之物理膜厚很薄的情況下得以成立。本發明人等發現，在絕緣膜膜厚大的情況下於氫氣環境下進行熱處理後，電容元件之漏電流會增大。
因此，於電容元件形成後進行熱處理之後，有電容元件之絕緣性降低的問題。所以，現下還存有無法在提高設於Si基板之MOSFET特性的同時提高電容元件之絕緣性的問題。
本揭示一態樣之概要如下。
本揭示一態樣之電容元件具備：第1電極；第2電極，係與前述第1電極相對向配置；及介電質層，係位在前述第1電極與前述第2電極之間，且分別與前述第1電極及前述第2電極連接。前述介電質層含有選自於由鉿氧化物及鋯氧化物所構成群組中之至少1者作為主成分。前述介電質層之膜厚為12nm以上。前述介電質層具有單斜晶系晶體結構。前述介電質層中所含氫濃度為2.5×1021 atoms/cm3 以下。
藉此，可實踐減少漏電流且絕緣性高的電容元件。
另，本揭示一態樣之影像感測器具備選自於由光電轉換元件及光二極體所構成群組中之至少1種與上述電容元件。
藉此，影像感測器具備絕緣性高的電容元件，因此可提高影像感測器之特性。譬如，當影像感測器具備電容元件作為蓄積訊號電荷之元件時，可減少源自電容元件的雜訊。因此，可實踐高精度且高可靠性的影像感測器。又，當影像感測器具備電容元件作為用以減少kTC雜訊之回饋電路的構成要素時，可有效地減少kTC雜訊。因此，可實踐高精度且高可靠性的影像感測器。
又，本揭示一態樣之電容元件之製造方法，包含下列步驟：積層步驟，係依序積層第1電極、介電質層與第2電極，前述介電質層之膜厚為12nm以上且含有選自於由鉿氧化物及鋯氧化物所構成群組中之至少1者作為主成分；第1熱處理步驟，係在積層至少部分前述介電質層後，在氫除外之氣體環境下或在10-2 Pa以下之減壓下進行第1熱處理；及第2熱處理步驟，係在積層前述第2電極後，在氫氣環境下進行第2熱處理。
藉此，因在氫氣環境下之第2熱處理之前或之後，在氫除外之氣體環境下或在10-2 Pa以下之減壓下進行第1熱處理，故可抑制電容元件之漏電流。所以可製造絕緣性高的電容元件。
又譬如在前述積層步驟中，亦可在進行前述第1熱處理的同時積層前述第2電極。
藉此，可在同一處理室內進行第1熱處理與第2電極之積層，因此無需增加步驟數便可製造絕緣性高的電容元件。
又譬如在前述積層步驟中，亦可使用原子層沉積法(ALD法)來積層前述第2電極。
藉此，可在同一處理室內進行第1熱處理與第2電極之積層，因此無需增加步驟數便可製造絕緣性高的電容元件。且，使用ALD法可形成均勻的膜厚及膜質之第2電極，因此可製造可靠性高的電容元件。
又譬如前述第1熱處理亦可在積層前述介電質層之後且在積層前述第2電極之前執行。
藉此可製造絕緣性高的電容元件。
又譬如，前述第1熱處理亦可在積層前述第2電極之後且在進行前述第2熱處理之前執行。
藉此，譬如可在同一處理室內進行第1熱處理與第2熱處理，因此無需增加步驟數便可製造絕緣性高的電容元件。
又譬如，前述第1熱處理亦可在進行前述第2熱處理之後執行。
藉此，譬如可在同一處理室內進行第2熱處理與第1熱處理，因此無需增加步驟數便可製造絕緣性高的電容元件。
又譬如在前述積層步驟中，亦可使用濺鍍法在300℃以下之溫度下積層前述第2電極。
藉此使用濺鍍法可在短期間內形成第2電極，因此可縮減製造電容元件所需的時間。
又譬如在前述積層步驟中，亦可使用原子層沉積法在300℃以下之溫度下將前述介電質層積層至前述第1電極上。
藉此可使用ALD法形成均勻的膜厚及膜質之介電質層，因此可製造可靠性高的電容元件。
又譬如在前述積層步驟中，亦可使用原子層沉積法在300℃以下之溫度下供給前述介電質層之前驅物，且前述第1熱處理亦可在前述前驅物之供給結束後執行。
藉此，可在譬如ALD法所用之處理室內執行第1熱處理，因此無需增加步驟數便可製造絕緣性高的電容元件。
又譬如，前述第1熱處理亦可為350℃以上之溫度。
藉此，可以所需最低極限的熱預算(thermal budget)來製造絕緣性高的電容元件。 又，本揭示一態樣之影像感測器之製造方法，包含下列步驟：積層步驟，係依序積層第1電極、介電質層與第2電極，前述介電質層之膜厚為12nm以上且含有選自於由鉿氧化物及鋯氧化物所構成群組中之至少1者作為主成分；第1熱處理步驟，係在積層至少部分前述介電質層後，在氫除外之氣體環境下或在10-2 Pa以下之減壓下進行第1熱處理；第2熱處理步驟，係在積層前述第2電極後，在氫氣環境下進行第2熱處理；及形成光電轉換膜步驟，係在前述第1熱處理及前述第2熱處理之後形成含有有機材料之光電轉換膜。 本揭示一態樣之影像感測器之製造方法，亦可於前述第2熱處理之後，更包含形成薄膜電晶體之步驟。 又，本揭示另一態樣之影像感測器之製造方法包含下列步驟：積層步驟，係依序積層第1電極、介電質層與第2電極，前述介電質層之膜厚為12nm以上且含有選自於由鉿氧化物及鋯氧化物所構成群組中之至少1者作為主成分；第1熱處理步驟，係在積層至少部分前述介電質層後，在氫除外之氣體環境下或在10-2 Pa以下之減壓下進行第1熱處理；第2熱處理步驟，係在積層前述第2電極後，在氫氣環境下進行第2熱處理；及貼合步驟，係將形成有光二極體之第1半導體基板與形成有訊號處理電路之第2半導體基板予以貼合；前述貼合步驟係在選自於由前述第1熱處理及前述第2熱處理所構成群組中之至少一者之前進行。
以下一邊對照圖式一邊詳細說明本揭示之實施形態。另，以下說明之實施形態皆顯示總括性或具體的示例。以下實施形態中所示數值、形狀、材料、構成要素、構成要素之配置及連接形態、製造步驟、製造步驟順序等皆為一例，且旨趣不在限定本揭示。本說明書中說明之各種態樣只要不生矛盾即可彼此組合。另，以下實施形態之構成要素中，關於未記載於顯示最上位概念之獨立項中的構成要素，係視為任意的構成要素來說明。
又，各圖皆為示意圖，未必是經過嚴謹圖示之物。因此，各圖中的縮尺等未必一致。又，各圖中實質上具有相同功能之構成要素係以共通的對照符號表示，且有時會省略或簡化說明。
另在本說明書中，「上方」及「下方」的用語並非指空間知覺上的絕對的上方向(垂直上方)及下方向(垂直下方)，而是用來規定根據積層構成之積層順序的相對位置關係的用語。又，「上方」及「下方」之用語不僅可應用在2個構成要素彼此空隔配置且在2個構成要素之間存在有另一構成要素的情況，亦可應用在2個構成要素彼此密著配置且2個構成要素相接之情況。
(實施形態) 圖1係顯示實施形態之電容元件10之例示結構的截面圖。
如圖1所示，電容元件10具有下電極11、介電質層12及上電極13。電容元件10係在基板(未圖示)之上方依序積層下電極11、介電質層12及上電極13而形成。
下電極11及上電極13係彼此作相對向配置之第1電極及第2電極的一例。介電質層12係位在下電極11與上電極13之間，且分別與下電極11及上電極13相接。
如圖1所示，電容元件10為平行板型電容元件。具體上係下電極11、介電質層12及上電極13分別構成為具有略均勻膜厚的平板狀。下電極11與上電極13係夾著介電質層12且彼此平行配置。下電極11之上面接觸介電質層12之下面。上電極13之下面接觸介電質層12之上面。
另，電容元件10之電極面積相當於上電極13與下電極11在俯視下相疊之面積。俯視係指從積層方向觀看電容元件10的情況。積層方向與圖1所示深度方向相反，亦即係指由下往上之方向。
下電極11係電容元件10所具備之第1電極的一例。下電極11係以導電性材料形成。導電性材料可使用鈦(Ti)、鋁(Al)、金(Au)或鉑(Pt)等金屬單體。或者，導電性材料亦可使用氮化鈦(TiN)、氮化鉭(TaN)或氮化鉿(HfN)等導電性氮化物。又，導電性材料亦可使用氧化銦錫(ITO：Indium Tin Oxide)或氧化鋅(ZnO)等導電性氧化物。
下電極11譬如可使用下列方法形成：金屬有機氣相沉積法(MOCVD：Metal Organic Chemical Vapor Deposition)、原子層沉積法(ALD：Atomic Layer Deposition)或濺鍍法等。下電極11譬如係在基板上方將導電性材料成膜成薄膜狀而形成。下電極11之膜厚譬如為30nm，惟不受此限。
上電極13係電容元件10所具備之第2電極的一例。上電極13可使用與下電極11相同之材料形成，亦可使用不同的材料形成。上電極13與下電極11同樣地可使用MOCVD法、ALD法或濺鍍法等形成。上電極13譬如可在介電質層12上且與下電極11在俯視下相疊之區域，將導電性材料成膜成薄膜狀而形成。上電極13之膜厚譬如為200nm，惟不受此限。
介電質層12係使用介電係數高於二氧化矽(SiO2 )的高k材料所形成。具體上，介電質層12含有選自於由鉿(Hf)氧化物及鋯(Zr)氧化物所構成群組中之至少1者作為主成分。介電質層12含有50%以上選自於由鉿氧化物及鋯氧化物所構成群組中之至少1者。介電質層12可使用ALD法或EB(Electron Beam，電子束)蒸鍍法等形成。介電質層12譬如可在下電極11上，將由選自於由鉿氧化物及鋯氧化物所構成群組中之至少1者所構成的介電質膜成膜成薄膜狀而形成。
介電質層12之膜厚為12nm以上。介電質層12之膜厚譬如亦可為12nm以上且50nm以下。介電質層12具有單斜晶系晶體結構。介電質層12含有氫(H)。介電質層12中所含氫濃度為2.5×1021 atoms/cm3 以下。
介電質層12之膜厚譬如可從使用穿透型電子顯微鏡所拍攝之照片，來測定物理膜厚。或者，當已知電容元件10之面積(S)及介電質層12之介電係數(ε)時，亦可從電容元件10之電容值(C)根據下式(1)算出平均膜厚(d)。
[數學式1]
Figure 02_image001
介電質層12之晶體結構可藉由使用X射線繞射(XRD：X-Ray Diffraction)法進行分析而得知。此時的入射光亦可使用能量較高的放射光。又，晶體結構也能藉由截面TEM(Transmission Electron Microscope，穿透式電子顯微鏡)而得知。
介電質層12中所含氫濃度譬如可使用飛行時間型二次離子質譜分析法(ToF-SIMS：Time-of-Flight Secondary Ion Mass Spectrometry)進行測定。另，介電質層12之膜厚、晶體結構及氫濃度之測定方法不限於該等。
以下將列舉具體的元件構成為例，以圖式詳細說明本實施形態之電容元件10。
本發明人等製作了多件電容元件10的試樣，並以各試樣來評估特性。多件試樣中包含介電質層12之膜厚不同的電容元件10。首先，各試樣共通的條件如下。
本發明人等製作之電容元件10具有於Si基板上依序積層有下電極11、介電質層12及上電極13之結構，且該Si基板於表面具有熱氧化膜。下電極11係利用MOCVD法成膜而成且膜厚為30nm之TiN膜。介電質層12係由利用ALD法在基板溫度250℃之條件下成膜而成且由鉿氧化物(HfOX )所構成之膜。上電極13係利用EB蒸鍍法成膜而成且膜厚為100nm之Pt膜。此時，藉由將下電極11及上電極13之至少一者予以圖案化，可使電容元件10之面積亦即上電極13與下電極11在俯視下重疊之面積成為1mm四方。
首先，測定以上述方法製出之電容元件10的漏電流。其後，將經過測定之電容元件10在氫氣環境下，在400℃、30分鐘之條件下進行熱處理後，再次測定漏電流。氫氣環境下之熱處理係在積層了上電極13後執行之第2熱處理的一例。氫氣環境下之熱處理亦稱為氫退火。此時，將要進行熱處理之處理室內一次抽真空後，於處理室內僅注入純度高的氫氣直到成為1atm為止。另，此處的真空係指氣壓為10-2 Pa以下之狀態。
圖2係顯示相對於本實施形態之電容元件10之介電質層12之膜厚，電容元件10在氫氣環境下之熱處理前後的漏電流變化率之圖。圖2中，縱軸表示漏電流之變化率。橫軸表示介電質層12之膜厚。漏電流之變化率係以將氫氣環境下之熱處理後的漏電流值，除以氫氣環境下之熱處理前的漏電流值所得之值作表示。
從圖2可知，隨著HfOx 之膜厚變大，在氫氣環境下進行熱處理後漏電流也越增大。另，在測定漏電流時，係以下電極11為共通端子，對上電極13賦予直流3V之電壓並在開始經過20秒後之時間點，測定在上電極13側流通之電流值。又，漏電流之測定使用了Keysight公司製半導體參數分析儀4156C。
又，圖2中係針對13.5nm、18nm及20nm之各膜厚測定4個電容元件10之漏電流，並標示(plot)出其中位數。圖2中，係以虛線表示所標示之3點的線性近似曲線。結果可知，當膜厚為12nm以上時，漏電流有因氫氣環境下之熱處理而增加。
接下來，說明減少因氫氣環境下之熱處理而增加的漏電流之方法。首先，本發明人等對已進行氫氣環境下之熱處理後的電容元件10進一步執行氮氣環境下之熱處理。氮氣環境下之熱處理亦稱氮退火。以下以圖3來說明在氮氣環境下之熱處理前後測得的漏電流值之變化。
圖3係顯示圖2之已進行氫氣環境下之熱處理後的電容元件10在氮氣環境下進行熱處理前後的電容元件10之漏電流值之變化圖。圖3中，縱軸表示漏電流之電流值[A]。橫軸表示膜厚[nm]。圖3中，以黑色圓點表示的數據係指電容元件10在氫氣環境下之熱處理後且在氮氣環境下進行熱處理前的漏電流，以白色圓點表示的數據係指電容元件10在氮氣環境下進行熱處理後的漏電流。
在此，針對因氫氣環境下之熱處理而使漏電流情況惡化的電容元件10，進一步在氮氣環境下在400℃、30分鐘之條件下進行熱處理。並於該熱處理前後測定電容元件10之漏電流值。
氮氣環境下之熱處理係在積層至少部分介電質層12後，在氫除外之氣體環境下執行之第1熱處理的一例。此時，與上述氫氣之條件同樣地，將處理室內一次抽真空後，僅注入氮氣直到成為1atm為止。此處的真空係指氣壓為10-2 Pa以下之狀態。
由圖3可知，無關介電質層12之膜厚，漏電流都會因氮氣環境下之熱處理而降低。藉由進行氮氣環境下之熱處理，熱處理前之漏電流值約減少了1位數。另，關於圖3所示各膜厚之標示，係標示出針對4個電容元件10之測定結果的中位數。又，氮氣環境下之熱處理前後的測定值全部採用同一元件之測定結果。
接下來，本發明人等將進行氫氣環境下之熱處理與氮氣環境下之熱處理的順序做對換，探討電容元件10的漏電流值變化。以下以圖4及圖5說明依熱處理之順序而產生的漏電流值之變化。
首先，以圖4說明與圖3同樣地於氫氣環境下之熱處理後進行了氮氣環境下之熱處理的情況。圖4係顯示依序進行了本實施形態之電容元件10所具備之膜厚為20nm之介電質層12的成膜處理、氫氣環境下之熱處理及氮氣環境下之熱處理時，電容元件10於各處理後的漏電流的圖。圖4中，縱軸表示漏電流之電流密度[A/cm2 ]。橫軸表示電容元件10之電容密度[fF/μm2 ]。圖4中，以菱形表示之數據係電容元件10在剛成膜介電質層12後的數據，以方形表示之數據係電容元件10在氫氣環境下之熱處理後的數據，以白色圓點表示之數據係電容元件10在氮氣環境下進行熱處理後的數據。
此處，係在剛成膜介電質層12後、進行氫氣環境下之熱處理後及進行氮氣環境下之熱處理後的3個時間點，分別測定電容元件10之電容密度及電流密度。如圖4所示，經過氫氣環境下之熱處理後，漏電流比剛成膜後暫且提升。然而，藉由執行其後的氮氣環境下之熱處理，漏電流比剛成膜後降低了約70%左右。此與以圖2及圖3所說明之結果相同。
其他，譬如亦可在形成電容元件10之前執行氫氣環境下之熱處理。藉此，在要形成電容元件10的區域周圍會含有氫吸除(gettering)能力高的材料。此時，同樣地亦可藉由執行氮氣環境下之熱處理，來降低漏電流。具體上認為，可能是在電容元件10之形成過程或形成後，氫從氫吸除能力高的材料擴散至電容元件10，而增加電容元件10之漏電流。針對此，藉由執行氮氣環境下之熱處理，可抑制該漏電流之增加。
接著，以圖5說明在氮氣環境下之熱處理後執行了氫氣環境下之熱處理的情況。圖5係顯示依序進行了本實施形態之電容元件10所具備之膜厚為20nm之介電質層12的成膜處理、氮氣環境下之熱處理及氫氣環境下之熱處理時，電容元件10於各處理後的漏電流的圖。圖5中，縱軸表示漏電流之電流密度[A/cm2 ]。橫軸表示電容元件10之電容密度[fF/μm2 ]。圖5中，以菱形表示之數據係電容元件10在剛成膜介電質層12後的數據，以白色圓點表示之數據係電容元件10在氮氣環境下進行熱處理後的數據，以方形表示之數據係電容元件10在氫氣環境下之熱處理後的數據。
與圖4之情況同樣係在剛成膜介電質層12後、進行氮氣環境下之熱處理後及進行氫氣環境下之熱處理後的3個時間點，分別測定電容元件10之電容密度及電流密度。如圖5所示，可知於成膜介電質層12後，藉由在氮氣環境下進行熱處理，可減低漏電流。又可知，漏電流因氮氣環境下之熱處理而一旦降低的電容元件10即使於其後執行氫氣環境下之熱處理，也不會發生如圖2所說明之漏電流增加的情況。換言之，先執行氮氣環境下之熱處理，即使於其後進行氫氣環境下之熱處理，也能抑制漏電流增加。
如以上，不論是先執行氫氣環境下之熱處理或氮氣環境下之熱處理，皆可降低漏電流。亦即，不管氫氣環境下之熱處理與氮氣環境下之熱處理之排序，藉由執行2種熱處理，皆可降低電容元件10之漏電流。
在此說明本實施形態之電容元件10之介電質層12的物性。
本發明人等係藉由ToF-SIMS測定介電質層12中所含氫濃度。首先，以圖6說明氫濃度的測定結果。
圖6係顯示具備膜厚20nm之介電質層12的電容元件10在僅執行氫氣環境下之熱處理後的電容元件10所含氫濃度、與在僅執行氮氣環境下之熱處理後的電容元件10所含氫濃度之圖。此處係使用ToF-SIMS測定氫濃度。另，測定區係設定為未形成上電極13的區域，也就是HfOX 表面露出的區域。圖6中，實線表示僅執行氫氣環境下之熱處理後的電容元件10中所含氫濃度，點虛線表示僅執行氮氣環境下之熱處理後的電容元件10中所含氫濃度。
如從圖6明示，比起在氮氣環境下進行熱處理後的電容元件10，在氫氣環境下進行熱處理後的電容元件10其HfOX 膜中之氫濃度較大。又，兩種電容元件10的氫濃度都是愈往深度方向愈行減少。深度大概是20nm以上且50nm以下之範圍，相當於構成下電極11的TiN膜。氫濃度在相當於下電極11與介電質層12之界面的深度19nm至20nm之範圍內具有極小值，並在比該極小值更深的範圍內呈上升狀態。
如圖2中所說明，HfOX 膜之膜厚一旦在12nm以上，漏電流便會因氫氣環境下之熱處理而增加。圖6中，以虛線表示出從相當於氫濃度之極小值的深度至12nm之範圍。該範圍內的氫濃度最大值係已進行氫氣環境下之熱處理後的電容元件10在從相當於濃度極小值之深度恰淺12nm之地點的氫濃度。具體上，濃度最大值為2.5×1021 atoms/cm3 。
因此，HfOX 膜中之氫濃度大於2.5×1021 atoms/cm3 時，便可稱電容元件10之漏電流增加。所以，膜厚12nm及介電質層12中所含氫濃度2.5×1021 atoms/cm3 ，即相當於原本藉由熱處理所得的漏電流之降低效果與HfOX 膜因含有氫而導致的漏電流之上升效果相互抵銷的極限。
譬如，當介電質層12之膜厚大於12nm時，HfOX 膜因含有氫而導致的漏電流之上升效果有可能會大於藉由熱處理所得的漏電流之降低效果。又，當介電質層12所含氫濃度大於2.5×1021 atoms/cm3 時，HfOX 膜因含有氫而導致的漏電流之上升效果有可能會大於藉由熱處理所得的漏電流之降低效果。
接下來，本發明人等使用XRD法分析介電質層12之晶體結構。以下以圖7說明該分析結果。
圖7係顯示藉由XRD解析以下電容元件各自具備的介電質層12之表面所得繞射強度之圖：剛成膜膜厚20nm之介電質層12後的電容元件10、僅執行氫氣環境下之熱處理後的電容元件及僅執行氮氣環境下之熱處理後的電容元件。圖7中，縱軸表示繞射強度。橫軸表示入射角。在此，與ToF-SIMS時相同，解析區係HfOX 表面露出之區域。入射光之X射線採微小入射角，所以是解析最表面之HfOX 膜的晶體結構。
從圖7可知，使用ALD法剛成膜後的HfOX 膜於繞射強度未表現出明確的峰值，呈非晶質狀態。相對於此，不論是氫氣環境或氮氣環境，在進行400℃、30分鐘之熱處理後，都可確認單斜晶系晶體峰值。
因此，可謂HfOX 膜在進行熱處理後結晶化與漏電流隨氫濃度增加的效果係相互獨立的。
如以上，本實施形態之電容元件10係利用以下機制：漏電流因執行氫氣環境下之熱處理而增加，但一旦執行氮氣環境下之熱處理便可抑制漏電流增加。吾等認為，該機制並不是因為構成介電質層12之氧化膜因氫而還原所致，而是因為氧化膜內包氫而提升陷阱密度(trap density)所致。
假設，當假定是氧化膜因氫而還原造成漏電流增加，則在執行氮氣環境下之熱處理後，只要進行氫氣環境下之熱處理，漏電流照理上應該會增加。然而，從圖5可知並未發生此現象。
相對地，HfOX 膜在剛成膜後，缺陷密度很多。因此，若執行氫氣環境下之熱處理，有可能氫就會被缺陷能階攫獲，而成為致使陷阱能階(trap level)增加的要因。如此想來，膜厚越增加，被捕獲在HfOX 膜中的氫量也會越增加，所以也與圖2之結果不謀而合。因此，只要預先執行氮氣環境下之熱處理，減少HfOx 膜之缺陷密度，被捕獲的氫量也會減少。從而也可料想亦可充分抑制電容元件10之漏電流增加的情況。
接下來，以圖8說明氮氣環境下之熱處理的溫度與漏電流減少量之關係。
圖8係顯示本實施形態之電容元件10在改變氮氣環境下之熱處理溫度後的漏電流之變化圖。圖8中，縱軸表示漏電流之電流密度[A/cm2 ]。橫軸表示執行氮氣環境下之熱處理時的溫度[℃]。
以白色菱形表示之標示係指於氮氣環境下之熱處理後的漏電流之電流密度。以黑色菱形表示之標示係指剛成膜介電質層12後的漏電流之電流密度。
由圖8可知，氮氣環境下之熱處理溫度只要在350℃以上即可。另，漏電流之降低效果在350℃以上之溫度即達飽和。又，氮氣環境下之熱處理溫度亦可小於350℃。如圖8所示，可知即使為250℃及300℃時，漏電流亦比剛成膜介電質層12後少。
以下，以圖9說明本發明人等針對氮氣環境以外之氣體環境下的熱處理進行研討的結果。
圖9係剛成膜膜厚20nm之剛成膜介電質層12後的電容元件10、僅執行氫氣環境下之熱處理後的電容元件、僅執行真空下之熱處理後的電容元件及僅執行氮氣環境下之熱處理後的電容元件之各自的漏電流的圖。另，真空下之熱處理亦稱真空退火。此處的真空係指氣壓為10-2 Pa以下之狀態。
圖9中，縱軸表示漏電流之電流密度[A/cm2 ]。橫軸表示電容元件10之電容密度[fF/μm2 ]。以白色的三角形、菱形及圓點表示之標示個別表示氮氣環境下之熱處理、氫氣環境下之熱處理及真空下之熱處理後的漏電流。以黑色的三角形、菱形及圓點表示之標示則皆表示執行熱處理前之剛成膜後的漏電流。
由圖9可知，在氮氣環境下之熱處理與在真空環境下之熱處理中所得漏電流之降低效果幾乎相同。因此可知，至此所述氮氣環境下之熱處理未必非得為氮氣環境。具體上，亦可為氫濃度非常低的真空下或氫除外之氬等惰性氣體之氣體環境下。或者，氫除外之氣體環境下之熱處理亦可為氧氣環境下之熱處理。
由以上事項可知，在本實施形態中，作為氮氣環境之替代，只要在氫氣環境下之熱處理之前或之後執行氫除外之氣體環境下之熱處理即可。藉此可抑制電容元件10之漏電流。
根據以上結果，以圖10至圖14說明本實施形態之電容元件10之製造方法的具體例。圖10至圖14係分別顯示本實施形態之電容元件10之製造方法自第1例至第4例的流程圖。
另，在此前提，電容元件10之製造方法包含：依序積層下電極11、介電質層12、上電極13的步驟，及於積層上電極13之後執行氫氣環境下之熱處理的步驟。亦即，氫氣環境下之熱處理均在積層上電極13之後執行。又，電容元件10之製造方法還包含在積層至少部分介電質層12後，在氫除外之氣體環境下或在10-2 Pa以下之減壓下進行熱處理的步驟。
以下，首先以圖10說明電容元件10之製造方法的第1例。第1例中，將氮氣環境下之熱處理與形成上電極13之步驟併用。
如圖10所示，首先於基板上方形成下電極11(S10)。譬如，使用MOCVD法形成膜厚30nm之TiN膜而形成下電極11。
接著於下電極11上使用ALD法形成介電質層12(S20)。此時的基板溫度譬如為250℃以上且300℃以下。譬如，於下電極11上形成膜厚20nm之鉿氧化物而形成介電質層12。又，亦可取代鉿氧化物而成膜鋯氧化物。
接下來於介電質層12上使用ALD法形成上電極13(S35)。此時的基板溫度為350℃以上，譬如370℃。譬如，藉由在10-2 Pa以下之減壓下成膜鉑膜，形成上電極13並同時對介電質層12進行熱處理。該熱處理相當於在氫除外之氣體環境下或在10-2 Pa以下之減壓下的第1熱處理。亦即，在步驟S35進行第1熱處理的同時積層上電極13。
在譬如使用ALD法形成上電極13時，譬如可將基板溫度設定為350℃至400℃之範圍。又，利用ALD法成膜時係從10-2 Pa以下之減壓狀態對處理室內交錯供給前驅氣體、氧氣或氮氣的反應氣體及載氣之氬氣。所以，可實質上進行10-2 Pa以下之減壓下或氫除外之氣體環境下的熱處理。
最後，對電容元件10進行氫氣環境下之熱處理(S50)。氫氣環境下之熱處理可在250℃以上之溫度下進行。
經過以上步驟，便可製造漏電流降低且絕緣性高的電容元件10。
接下來，以圖11說明電容元件10之製造方法的第2例。在第2例，氫除外之氣體環境下或10-2 Pa以下之減壓下的第1熱處理係在積層介電質層12後且在積層上電極13之前進行當作後退火處理。譬如，在第2例係於剛成膜HfOx 膜後即進行真空下或氫除外之氣體環境下的熱處理，然後形成上電極13。
具體上如圖11所示，首先於基板上方形成下電極11(S10)。接著於下電極11上使用ALD法形成介電質層12(S20)。另，該等處理與電容元件10之製造方法的第1例相同。
接下來，進行氫除外之氣體環境下或10-2 Pa以下之減壓下的熱處理(S30)。具體上係以350℃之溫度對介電質層12進行熱處理。該熱處理係在使用ALD法之處理室內進行。
此時，亦可在HfOx 膜之成膜步驟的最終步驟提高溫度。具體上，亦可在使用ALD法進行之HfOx 膜形成步驟中，於前驅物(precursor)之供給及反應氣體之供給循環全部結束後，提高基板溫度。另，在ALD法中前驅物之供給係在300℃以下之溫度下進行。另，步驟S30之熱處理亦可在與ALD法不同之處理室內進行。
接著使用濺鍍法形成上電極13(S40)。譬如，在300℃以下之溫度於介電質層12上形成鉑膜而形成上電極13。
最後，對電容元件10進行氫氣環境下之熱處理(S50)。該熱處理與電容元件10之製造方法的第1例相同。
經過以上步驟，便可製造漏電流降低且絕緣性高的電容元件10。
接下來，以圖12說明電容元件10之製造方法的第3例。在第3例，氫除外之氣體環境下或10-2 Pa以下之減壓下的第1熱處理係在積層上電極13後且在執行氫氣環境下之第2熱處理之前進行。
具體上如圖12所示，首先於基板上方形成下電極11(S10)。接著於下電極11上使用ALD法形成介電質層12(S20)。然後於介電質層12上使用濺鍍法形成上電極13(S40)。另，該等處理與電容元件10之製造方法的第2例相同。
形成上電極13之後，進行氫除外之氣體環境下或10-2 Pa以下之減壓下的熱處理(S45)。具體上係以350℃之溫度對具備介電質層12之電容元件10進行熱處理。該熱處理可在濺鍍法所用之處理室內或在其他具備加熱裝置之處理室內進行。
最後，對電容元件10進行氫氣環境下之熱處理(S50)。該熱處理與電容元件10之製造方法的第1例及第2例相同。
經過以上步驟，便可製造漏電流降低且絕緣性高的電容元件10。
接下來，以圖13說明電容元件10之製造方法的第4例。在第4例，氫除外之氣體環境下或真空下的第1熱處理係在進行氫氣環境下之第2熱處理後進行。
與圖12比較便可知，在圖13中所示第4例中，步驟S50之氫氣環境下的第2熱處理，比步驟S45之氫除外之氣體環境下或10-2 Pa以下之減壓下的第1熱處理更早執行。
經過以上步驟，便可製造漏電流降低且絕緣性高的電容元件10。
接下來，以圖14說明具備本實施形態之電容元件10的影像感測器100。圖14係顯示本實施形態之影像感測器100之截面結構的截面圖。
影像感測器100具備多個配列成矩陣狀的像素。多個像素各自具備：光電轉換元件，可將所接收之光進行光電轉換生成電訊號；及像素電路，可處理由該光電轉換元件生成之電訊號。圖14顯示影像感測器100之1個像素的截面構成。
如圖14所示，本實施形態之影像感測器100係作為一例表示具有在像素電路上方積層有光電轉換膜132之積層結構的影像感測器。具體上，影像感測器100具備基板110、多層配線結構120及光電轉換元件130。
基板110為半導體基板，譬如Si基板。
多層配線結構120含有可處理由光電轉換元件130生成之電訊號的像素電路。具體上如圖14所示，多層配線結構120中包含多個電晶體Tr1、Tr2及Tr3、多個電容元件Cs及Cc以及多條配線。
多個電晶體Tr1、Tr2及Tr3分別為重置電晶體(reset transistor)及電荷讀取用電晶體等。電晶體Tr1、Tr2及Tr3譬如為MOSFET。各電晶體之源極區域及汲極區域等係形成在基板110之表面區域。
電容元件Cc係用以蓄積從光電轉換元件130取出之訊號電荷的電容元件。電容元件Cs係用以除去kTC雜訊之電容元件。各電晶體、各電容元件及各配線係被由矽氧化膜等絕緣性材料形成之層間絕緣膜等分離開。
光電轉換元件130具備像素電極131、光電轉換膜132及透明電極133。像素電極131與透明電極133係將光電轉換膜132夾在中間而彼此相對向配置。光電轉換膜132係以面分別與像素電極131及透明電極133接觸。
像素電極131係就每個像素彼此分離設置。像素電極131譬如係用鋁或銅等金屬等之導電性材料所形成。
光電轉換膜132係用有機材料或非晶矽等之無機材料所形成。當光穿透透明電極133入射時，光電轉換膜132會根據所入射之光量生成訊號電荷。訊號電荷便藉由像素電極131取出而蓄積至電容元件Cc。
透明電極133係用ITO等透明導電性材料所形成。透明電極133及光電轉換膜132譬如係設置成各像素通用。
本實施形態之電容元件10譬如可當作電容元件Cs利用。具體上如圖14所示，影像感測器100具備電容元件10作為除去kTC雜訊的電容元件。在基板110之上方且多層配線結構120之內依序積層下電極11、介電質層12及上電極13，藉此而設置電容元件10。
另，電容元件10亦可當作用以蓄積訊號電荷之電容元件Cc利用。藉此，就算是對高照度的入射光也不會過曝而可曝光，從而可實現飽和電子數多的像素。 電容元件10在影像感測器100除了上述以外，亦可採取各種利用形態。譬如，亦可將電容元件10當作暫時保存電荷的電容元件利用。又，電容元件10亦可以是藉由電晶體與影像感測器100中的FD(Floating Diffusion，浮動擴散)連接，根據訊號電荷做選擇性使用的構成。 又，電容元件10不限於影像感測器100之像素部，亦可設置在列電路等周邊電路部。譬如，藉由當作抽樣保持電路之電容元件利用，可達成漏電流少、雜訊少的抽樣。
在影像感測器100，於電容元件10下方設有多個由MOSFET所構成的電晶體Tr1、Tr2及Tr3。因此，於電容元件10形成後，為了恢復MOSFET之特性，會執行氫氣環境下之熱處理。然而，如上述，氫氣環境下之熱處理會使電容元件10之漏電流增加。
爰此，如上述在本實施形態中藉由在氫氣環境下之熱處理之前或之後，執行氫除外之氣體環境下或10-2 Pa以下之減壓下的熱處理，可降低電容元件10之漏電流。藉此，可實踐絕緣性高的電容元件10。又，影像感測器100具備絕緣性高的電容元件10，因此可提高可靠性。 於光電轉換膜132使用有機材料時，亦可在形成光電轉換膜132之前，對電容元件10進行氫氣環境下之第2熱處理及氫除外之氣體環境下或10-2 Pa以下之減壓下的第1熱處理。具體上，形成光電轉換膜132之步驟亦可在下列步驟後進行：圖10所示製造方法中的氫氣環境下之熱處理(S50)後、圖11所示製造方法中的氫氣環境下之熱處理(S50)後、圖12所示製造方法中的氫氣環境下之熱處理(S50)後、或是圖13所示製造方法中的氫除外之氣體環境下或10-2 Pa以下之減壓下的熱處理(S45)後。 如此一來，即使於光電轉換膜132使用耐熱性低的有機材料或與氫之反應性高的有機材料，也不會因為形成電容元件10而發生光電轉換膜132之特性改變及劣化。在此情況下，電容元件10係設置在由MOSFET所構成之電晶體Tr1、Tr2、Tr3與光電轉換膜132之間。 又，於光電轉換膜132使用非晶矽時，對電容元件10進行氫氣環境下之第2熱處理可兼當使非晶矽膜之懸鍵氫封端的處理步驟。具體上，將由非晶矽所構成之光電轉換膜132之懸鍵予以氫封端的步驟，可與圖10至圖13所示製造方法中的氫氣環境下之熱處理(S50)同時進行。藉此，可減少熱處理之步驟數，並且製得缺陷少的非晶矽膜。 於光電轉換膜132使用非晶矽時，電容元件10雖是位在由MOSFET所構成之電晶體Tr1、Tr2、Tr3的上方，不過可任意設在光電轉換膜132之上方或下方。亦即，形成由非晶矽所構成之光電轉換膜132的步驟可在圖10所示製造方法中的形成下電極11之步驟(S10)前、形成上電極13之步驟(S35)後、圖11至圖13所示製造方法中的形成下電極11之步驟(S10)前、或是圖11至圖13所示製造方法中的形成上電極13之步驟(S40)後進行。 又，多個電晶體Tr1、Tr2及Tr3可以全部或部分由薄膜電晶體(TFT：Thin Film Transistor)代替。TFT不受Si基板上的位置制約，可形成在電容元件10之下方及上方、光電轉換膜132之下方及上方中之任一位置。於TFT半導體層可使用有機半導體材料、氫化非晶矽、及InGaZnO或InAlGaZnO之氧化物半導體材料。 於TFT半導體層使用與氫反應性高的有機半導體材料或氧化物半導體材料時，亦可於形成電容元件10之後形成TFT。具體上，形成TFT之步驟亦可在圖10至圖13所示製造方法中的氫氣環境下之熱處理(S50)後進行。此時，多個電晶體Tr1、Tr2及Tr3中以TFT構成之電晶體可設置在電容元件10之上方。
另，影像感測器100不限於具有光電轉換元件130之構成，亦可具有基板上形成有受光區域之結構，也就是具有光二極體。又，影像感測器100亦可具有光電轉換元件130及光二極體兩者。影像感測器100具有光二極體時，與具有光電轉換元件130之情況同樣地，電容元件10可採取各種利用形態。 影像感測器100具有光二極體時，亦可將具有多個光二極體的半導體基板與具有以多個電晶體構成之訊號處理電路的半導體基板貼合。這種結構係如日本特開2016-181935號公報中記載所稱之垂直晶片堆疊的結構。在此，「將半導體基板貼合」包含將半導體基板彼此直接貼合及透過形成在各半導體基板上的多層配線結構進行貼合。 此時，本實施形態之電容元件10在氫氣環境下的第2熱處理及在氫除外之氣體環境下或在10-2 Pa以下之減壓下的第1熱處理中之至少一者亦可在將2個半導體基板予以貼合後執行。具體上，將具有光二極體之半導體基板與具有訊號處理電路之半導體基板予以貼合之步驟亦可在下列步驟之間進行：在圖10所示製造方法中的形成上電極13之步驟(S35)與氫氣環境下之熱處理(S50)之間、在圖11所示製造方法中的形成上電極13之步驟(S40)與氫氣環境下之熱處理(S50)之間、在圖12所示製造方法中的形成上電極13之步驟(S40)與氫除外之氣體環境下或10-2 Pa以下之減壓下的熱處理(S45)之間、或是在圖13所示製造方法中的形成上電極13之步驟(S40)與氫氣環境下之熱處理(S50)之間。 另，電容元件10亦可形成在2個半導體基板上各自形成有的多層配線結構中之其中一者或兩者，而形成於兩者時，可在貼合基板後藉由執行氫氣環境下之第2熱處理及氫除外之氣體環境下或10-2 Pa以下之減壓下的第1熱處理，以同時製得漏電流少的電容元件。
(其他實施形態) 以上根據實施形態說明了1種或多種態樣之電容元件、影像感測器及電容元件之製造方法，惟本揭示不受該等實施形態限定。在不脫離本揭示主旨之前提下，本揭示之範圍內亦包含本技術領域中具備通常知識者將可思及的各種變形實施於本實施形態的變形例，以及將不同實施形態之構成要素加以組合而構築之形態。
譬如，電容元件10亦可非為平行板型電容元件。以下以圖15說明實施形態之變形例的電容元件。
圖15係顯示本變形例之電容元件20之例示結構的截面圖。圖15中所示電容元件20不是平行板型電容元件，而是3維結構型電容元件。具體上，電容元件20具備下電極21、介電質層22及上電極23。另，電容元件20與實施形態之電容元件10相較下，除了其截面結構有所不同以外，構成各層之材料及製造方法等皆與實施形態之電容元件10相同。
如圖15所示，下電極21與介電質層22之界面具有從上電極23往下電極21之方向亦即往深度方向凹陷的凹槽狀。介電質層22係以略均勻的膜厚沿著凹槽狀設置。在本變形例中，下電極21也是以略均勻的膜厚沿著凹槽狀設置。上電極23係以上面略平坦且下面沿著凹槽狀設置。
藉此，在凹槽狀之溝的側面部即會增加上電極23與下電極21彼此相對向的區域。因此，在俯視下，雖然大小與圖1所示電容元件10相同，但電容元件20之表面積變大，使電容大增。
另，在圖15中雖列舉具有2個溝之凹槽狀為一例，不過溝之個數可為1個亦可為3個以上。又藉由增加溝之個數或加深溝深，可增加電容元件20之電容。
另，上述各實施形態可在申請專利範圍或與之相當的範圍內進行各種變化、取代、附加、省略等。
10、20‧‧‧電容元件11、21‧‧‧下電極12、22‧‧‧介電質層13、23‧‧‧上電極100‧‧‧影像感測器110‧‧‧基板120‧‧‧多層配線結構130‧‧‧光電轉換元件131‧‧‧像素電極132‧‧‧光電轉換膜133‧‧‧透明電極Tr1、Tr2、Tr3‧‧‧電晶體Cs、Cc‧‧‧電容元件
圖1係顯示實施形態之電容元件之例示結構的截面圖。 圖2係顯示相對於實施形態之電容元件之介電質層之膜厚，電容元件在氫氣環境下之熱處理前後的漏電流值變化率之圖。 圖3係顯示圖2之已進行氫氣環境下之熱處理後的電容元件在氮氣環境下進行熱處理前後的電容元件之漏電流值之變化圖。 圖4係顯示依序進行了實施形態之電容元件所具備之膜厚為20nm之介電質層的成膜處理、氫氣環境下之熱處理及氮氣環境下之熱處理時，電容元件於各處理後的漏電流的圖。 圖5係顯示依序進行了實施形態之電容元件所具備之膜厚為20nm之介電質層的成膜處理、氮氣環境下之熱處理及氫氣環境下之熱處理時，電容元件於各處理後的漏電流的圖。 圖6係顯示具備膜厚20nm之介電質層的電容元件在僅執行氫氣環境下之熱處理後的電容元件所含氫濃度、與在僅執行氮氣環境下之熱處理後的電容元件所含氫濃度之圖。 圖7係顯示藉由XRD解析以下電容元件各自具備的介電質層表面所得繞射強度之圖：剛成膜膜厚20nm之介電質層後的電容元件、僅執行氫氣環境下之熱處理後的電容元件及僅執行氮氣環境下之熱處理後的電容元件。 圖8係顯示實施形態之電容元件在改變氮氣環境下之熱處理溫度後的漏電流之變化圖。 圖9係顯示剛成膜膜厚20nm之介電質層後的電容元件、僅執行氫氣環境下之熱處理後的電容元件、僅執行真空下之熱處理後的電容元件及僅執行氮氣環境下之熱處理後的電容元件各自的漏電流的圖。 圖10係顯示實施形態之電容元件之製造方法第1例的流程圖。 圖11係顯示實施形態之電容元件之製造方法第2例的流程圖。 圖12係顯示實施形態之電容元件之製造方法第3例的流程圖。 圖13係顯示實施形態之電容元件之製造方法第4例的流程圖。 圖14係顯示具備實施形態之電容元件的影像感測器之截面結構的截面圖。 圖15係顯示實施形態之變形例之電容元件之例示結構的截面圖。

Claims (15)

  1. 一種電容元件，具備： 第1電極； 第2電極，係與前述第1電極相對向配置；及 介電質層，係位在前述第1電極與前述第2電極之間，且分別與前述第1電極及前述第2電極相接； 前述介電質層含有選自於由鉿氧化物及鋯氧化物所構成群組中之至少1者作為主成分； 前述介電質層之膜厚為12nm以上； 前述介電質層具有單斜晶系晶體結構； 前述介電質層中所含氫濃度為2.5×1021 atoms/cm3 以下。
  2. 一種影像感測器，具備選自於由光電轉換元件及光二極體所構成群組中之至少1者、與電容元件； 前述電容元件具備： 第1電極； 第2電極，係與前述第1電極相對向配置；及 介電質層，係位在前述第1電極與前述第2電極之間，且分別與前述第1電極及前述第2電極相接； 前述介電質層含有選自於由鉿氧化物及鋯氧化物所構成群組中之至少1者作為主成分； 前述介電質層之膜厚為12nm以上； 前述介電質層具有單斜晶系晶體結構； 前述介電質層中所含氫濃度為2.5×1021 atoms/cm3 以下。
  3. 一種電容元件之製造方法，包含下列步驟： 積層步驟，係依序積層第1電極、介電質層與第2電極，前述介電質層之膜厚為12nm以上且含有選自於由鉿氧化物及鋯氧化物所構成群組中之至少1者作為主成分； 第1熱處理步驟，係在積層至少部分前述介電質層後，在氫除外之氣體環境下或在10-2 Pa以下之減壓下進行第1熱處理；及 第2熱處理步驟，係在積層前述第2電極後，在氫氣環境下進行第2熱處理。
  4. 如請求項3之電容元件之製造方法，其中前述積層步驟中，係於進行前述第1熱處理的同時積層前述第2電極。
  5. 如請求項4之電容元件之製造方法，其中前述積層步驟中，係使用原子層沉積法積層前述第2電極。
  6. 如請求項3之電容元件之製造方法，其中前述第1熱處理係在積層前述介電質層之後且在積層前述第2電極之前進行。
  7. 如請求項3之電容元件之製造方法，其中前述第1熱處理係在積層前述第2電極之後且在進行前述第2熱處理之前進行。
  8. 如請求項3之電容元件之製造方法，其中前述第1熱處理係在進行前述第2熱處理之後進行。
  9. 如請求項6之電容元件之製造方法，其中前述積層步驟中，係使用濺鍍法在300℃以下之溫度下積層前述第2電極。
  10. 如請求項3之電容元件之製造方法，其中前述積層步驟中，係使用原子層沉積法在300℃以下之溫度下將前述介電質層積層至前述第1電極上。
  11. 如請求項3之電容元件之製造方法，其中前述積層步驟中，係使用原子層沉積法在300℃以下之溫度下供給前述介電質層之前驅物，且前述第1熱處理係在前述前驅物之供給結束後進行。
  12. 如請求項3之電容元件之製造方法，其中前述第1熱處理係在350℃以上之溫度下進行。
  13. 一種影像感測器之製造方法，包含下列步驟： 積層步驟，係依序積層第1電極、介電質層與第2電極，前述介電質層之膜厚為12nm以上且含有選自於由鉿氧化物及鋯氧化物所構成群組中之至少1者作為主成分； 第1熱處理步驟，係在積層至少部分前述介電質層後，在氫除外之氣體環境下或在10-2 Pa以下之減壓下進行第1熱處理； 第2熱處理步驟，係在積層前述第2電極後，在氫氣環境下進行第2熱處理；及 形成光電轉換膜步驟，係在前述第1熱處理及前述第2熱處理之後形成含有有機材料之光電轉換膜。
  14. 如請求項13之影像感測器之製造方法，其於前述第2熱處理之後，更包含形成薄膜電晶體之步驟。
  15. 一種影像感測器之製造方法，包含下列步驟： 積層步驟，係依序積層第1電極、介電質層與第2電極，前述介電質層之膜厚為12nm以上且含有選自於由鉿氧化物及鋯氧化物所構成群組中之至少1者作為主成分； 第1熱處理步驟，係在積層至少部分前述介電質層後，在氫除外之氣體環境下或在10-2 Pa以下之減壓下進行第1熱處理； 第2熱處理步驟，係在積層前述第2電極後，在氫氣環境下進行第2熱處理；及 貼合步驟，係將形成有光二極體之第1半導體基板與形成有訊號處理電路之第2半導體基板予以貼合； 前述貼合步驟係在選自於由前述第1熱處理及前述第2熱處理所構成群組中之至少一者之前進行。
TW107116435A 2017-09-12 2018-05-15 電容元件、影像感測器、電容元件之製造方法及影像感測器之製造方法 TWI785043B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2017-175112 2017-09-12
JP2017175112 2017-09-12

Publications (2)

Publication Number Publication Date
TW201913699A TW201913699A (zh) 2019-04-01
TWI785043B true TWI785043B (zh) 2022-12-01

Family

ID=65631650

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107116435A TWI785043B (zh) 2017-09-12 2018-05-15 電容元件、影像感測器、電容元件之製造方法及影像感測器之製造方法

Country Status (4)

Country Link
US (2) US10615247B2 (zh)
JP (1) JP7157952B2 (zh)
CN (1) CN109494303B (zh)
TW (1) TWI785043B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109494215A (zh) * 2017-09-11 2019-03-19 松下知识产权经营株式会社 电容元件、图像传感器以及电容元件的制造方法
KR20210117005A (ko) * 2020-03-18 2021-09-28 삼성전자주식회사 수소가 함유된 산화물층을 포함하는 반도체 소자 및 커패시터
FI130118B (fi) * 2020-03-30 2023-03-06 Turun Yliopisto Menetelmä, puolijohderakenne ja tyhjiökäsittelyjärjestelmä
JPWO2022102342A1 (zh) * 2020-11-13 2022-05-19

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW426933B (en) * 1997-03-27 2001-03-21 Texas Instruments Inc Capacitor and memory structure and method
TW200511908A (en) * 2003-07-17 2005-03-16 Du Pont Thin film dielectrics for capacitors and methods of making thereof
CN103515403A (zh) * 2012-06-14 2014-01-15 索尼公司 固态成像元件、固态成像元件的校正方法、快门装置和电子设备
TW201533903A (zh) * 2013-12-26 2015-09-01 Semiconductor Energy Lab 半導體裝置及其製造方法
TW201727681A (zh) * 2015-10-30 2017-08-01 半導體能源研究所股份有限公司 電容器、半導體裝置、模組以及電子裝置的製造方法

Family Cites Families (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7378719B2 (en) * 2000-12-20 2008-05-27 Micron Technology, Inc. Low leakage MIM capacitor
JP5068402B2 (ja) * 2000-12-28 2012-11-07 公益財団法人国際科学振興財団 誘電体膜およびその形成方法、半導体装置、不揮発性半導体メモリ装置、および半導体装置の製造方法
US7037574B2 (en) * 2001-05-23 2006-05-02 Veeco Instruments, Inc. Atomic layer deposition for fabricating thin films
JP4108602B2 (ja) * 2001-08-28 2008-06-25 Ｔｄｋ株式会社 薄膜容量素子用組成物、高誘電率絶縁膜、薄膜容量素子および薄膜積層コンデンサ
JP4376490B2 (ja) 2002-07-19 2009-12-02 富士通マイクロエレクトロニクス株式会社 半導体装置の製造方法
CN1762045A (zh) * 2003-03-07 2006-04-19 应用材料有限公司 用于较低eot等离子体氮化的栅电介质的两步后氮化退火
US7785947B2 (en) * 2005-04-28 2010-08-31 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device comprising the step of forming nitride/oxide by high-density plasma
JP3957732B2 (ja) 2006-06-19 2007-08-15 Ｎｅｃエレクトロニクス株式会社 半導体装置の製造方法
US8184191B2 (en) * 2006-08-09 2012-05-22 Tohoku University Optical sensor and solid-state imaging device
JP2008112762A (ja) * 2006-10-27 2008-05-15 Tokyo Electron Ltd 高誘電体膜の形成方法および半導体装置の製造方法
JP4552973B2 (ja) * 2007-06-08 2010-09-29 セイコーエプソン株式会社 半導体装置の製造方法
JP5683059B2 (ja) * 2007-09-28 2015-03-11 富士フイルム株式会社 撮像素子
WO2009057589A1 (ja) * 2007-10-30 2009-05-07 Nec Corporation キャパシタとそれを有する半導体装置およびキャパシタの製造方法
JP5157843B2 (ja) * 2007-12-04 2013-03-06 住友電気工業株式会社 炭化ケイ素半導体装置およびその製造方法
JP5354944B2 (ja) * 2008-03-27 2013-11-27 株式会社東芝 半導体装置および電界効果トランジスタ
TW201014926A (en) * 2008-10-15 2010-04-16 Nat Univ Tsing Hua Method for producing metallic oxide film having high dielectric constant
JP5385723B2 (ja) 2009-08-21 2014-01-08 株式会社日立国際電気 半導体装置の製造方法及び半導体装置
JP5659592B2 (ja) * 2009-11-13 2015-01-28 ソニー株式会社 印刷回路基板の製造方法
WO2011089852A1 (en) * 2010-01-22 2011-07-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor memory device and driving method thereof
KR102015762B1 (ko) * 2010-02-19 2019-08-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 메모리 장치, 그 구동 방법, 및 반도체 장치 제작 방법
JP5576719B2 (ja) * 2010-06-10 2014-08-20 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US8357583B2 (en) * 2010-09-10 2013-01-22 Elpida Memory, Inc. Method for manufacturing semiconductor device
JP5052693B1 (ja) * 2011-08-12 2012-10-17 富士フイルム株式会社 薄膜トランジスタ及びその製造方法、表示装置、イメージセンサー、ｘ線センサー並びにｘ線デジタル撮影装置
US8890047B2 (en) 2011-09-21 2014-11-18 Aptina Imaging Corporation Stacked-chip imaging systems
US9818763B2 (en) * 2013-07-12 2017-11-14 Semiconductor Energy Laboratory Co., Ltd. Display device and method for manufacturing display device
JP2015041677A (ja) * 2013-08-21 2015-03-02 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JP6598436B2 (ja) * 2014-08-08 2019-10-30 キヤノン株式会社 光電変換装置、撮像システム、及び光電変換装置の製造方法
JP6213743B2 (ja) 2014-10-08 2017-10-18 パナソニックＩｐマネジメント株式会社 撮像装置およびその駆動方法
CN107004602A (zh) * 2014-10-20 2017-08-01 株式会社半导体能源研究所 半导体装置、其制造方法、显示装置以及显示模块
JP6307771B2 (ja) 2014-12-26 2018-04-11 パナソニックＩｐマネジメント株式会社 撮像装置
CN105742303B (zh) 2014-12-26 2020-08-25 松下知识产权经营株式会社 摄像装置
US9954112B2 (en) * 2015-01-26 2018-04-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
CN106571300A (zh) * 2015-10-12 2017-04-19 南京励盛半导体科技有限公司 一种碳化硅半导体器件的栅极介质层的制造工艺

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW426933B (en) * 1997-03-27 2001-03-21 Texas Instruments Inc Capacitor and memory structure and method
TW200511908A (en) * 2003-07-17 2005-03-16 Du Pont Thin film dielectrics for capacitors and methods of making thereof
CN103515403A (zh) * 2012-06-14 2014-01-15 索尼公司 固态成像元件、固态成像元件的校正方法、快门装置和电子设备
TW201533903A (zh) * 2013-12-26 2015-09-01 Semiconductor Energy Lab 半導體裝置及其製造方法
TW201727681A (zh) * 2015-10-30 2017-08-01 半導體能源研究所股份有限公司 電容器、半導體裝置、模組以及電子裝置的製造方法

Also Published As

Publication number Publication date
CN109494303A (zh) 2019-03-19
US20190081131A1 (en) 2019-03-14
CN109494303B (zh) 2024-01-19
JP2019054237A (ja) 2019-04-04
US20200194541A1 (en) 2020-06-18
US10615247B2 (en) 2020-04-07
TW201913699A (zh) 2019-04-01
US10910467B2 (en) 2021-02-02
JP7157952B2 (ja) 2022-10-21

Similar Documents

Publication Publication Date Title
TWI785043B (zh) 電容元件、影像感測器、電容元件之製造方法及影像感測器之製造方法
US10192921B2 (en) Solid state imaging device for reducing dark current, method of manufacturing the same, and imaging apparatus
US9178006B2 (en) Methods to improve electrical performance of ZrO2 based high-K dielectric materials for DRAM applications
WO2016076168A1 (ja) 半導体装置およびその製造方法
JP2015170859A (ja) 放射を検知するためのフォトセンサアレイおよびそれを準備するための方法
JP7186367B2 (ja) 容量素子及びイメージセンサ
JP7325007B2 (ja) 容量素子、及び容量素子の製造方法
JP2007115733A (ja) 強誘電体キャパシタ、強誘電体メモリ、及びそれらの製造方法
US10916621B2 (en) Capacitor including first electrode, second electrode, and dielectric layer, image sensor, and method for producing capacitor
WO2023199707A1 (ja) 撮像装置