CN109494303B - 电容元件、图像传感器、电容元件的制造方法以及图像传感器的制造方法 - Google Patents

电容元件、图像传感器、电容元件的制造方法以及图像传感器的制造方法 Download PDF

Info

Publication number
CN109494303B
CN109494303B CN201810862104.1A CN201810862104A CN109494303B CN 109494303 B CN109494303 B CN 109494303B CN 201810862104 A CN201810862104 A CN 201810862104A CN 109494303 B CN109494303 B CN 109494303B
Authority
CN
China
Prior art keywords
heat treatment
electrode
dielectric layer
capacitor element
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810862104.1A
Other languages
English (en)
Other versions
CN109494303A (zh
Inventor
德原健富
柴田聪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Intellectual Property Management Co Ltd
Original Assignee
Panasonic Intellectual Property Management Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Intellectual Property Management Co Ltd filed Critical Panasonic Intellectual Property Management Co Ltd
Publication of CN109494303A publication Critical patent/CN109494303A/zh
Application granted granted Critical
Publication of CN109494303B publication Critical patent/CN109494303B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02181—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing hafnium, e.g. HfO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02189—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing zirconium, e.g. ZrO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02356—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment to change the morphology of the insulating layer, e.g. transformation of an amorphous layer into a crystalline layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14692—Thin film technologies, e.g. amorphous, poly, micro- or nanocrystalline silicon
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K39/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic radiation-sensitive element covered by group H10K30/00
    • H10K39/30—Devices controlled by radiation
    • H10K39/32—Organic image sensors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14634—Assemblies, i.e. Hybrid structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/1469—Assemblies, i.e. hybrid integration

Abstract

本申请的一个方案的电容元件具备：第一电极；第二电极，该第二电极与所述第一电极相对置地配置；以及电介质层，该电介质层位于所述第一电极与所述第二电极之间，并且与所述第一电极和所述第二电极分别接触。所述电介质层含有选自铪的氧化物和锆的氧化物中的至少一种作为主要成分。所述电介质层的膜厚为12nm以上。所述电介质层具有单斜晶系晶体结构。所述电介质层中所包含的氢的浓度为2.5×1021原子/cm3以下。

Description

电容元件、图像传感器、电容元件的制造方法以及图像传感器 的制造方法
技术领域
本申请涉及电容元件、图像传感器、电容元件的制造方法以及图像传感器的制造方法。
背景技术
近年来，已知具有MIM(Metal Insulator-Metal；金属绝缘体金属)结构的电容元件。例如，日本特开2016-76921号公报和日本特开2006-270123号公报分别公开了具备使用ZrO2等介电常数高的材料形成的绝缘膜的电容元件。
发明内容
本申请的非限定性的某示例性的一个方案的电容元件具备：第一电极；第二电极，该第二电极与上述第一电极相对置地配置；以及电介质层，该电介质层位于上述第一电极与上述第二电极之间，并且与上述第一电极和上述第二电极分别接触。上述电介质层含有选自铪的氧化物和锆的氧化物中的至少一种作为主要成分。上述电介质层的膜厚为12nm以上。上述电介质层具有单斜晶系晶体结构。上述电介质层中所包含的氢的浓度为2.5×1021原子/cm3以下。
总的或具体方案可以通过元件、器件、装置、系统、集成电路或它们的制造方法来实现。另外，总的或具体方案也可以通过任意组合元件、器件、装置、系统、集成电路和制造方法来实现。
所公开的实施方式的追加效果和优点可以由说明书和附图来明确。效果和/或优点是由说明书和附图所公开的各个实施方式或特征独自提供的，为了得到它们中的一个以上并不需要所有实施方式或特征。
附图说明
图1是表示实施方式电容元件的示例性结构的剖视图。
图2是表示氢气氛下的热处理前后电容元件的泄漏电流值的变化率相对于实施方式电容元件的电介质层的膜厚的图。
图3是表示对于图2中的在氢气氛下进行了热处理之后的电容元件在氮气氛下进行热处理前后电容元件的泄漏电流值的变化的图。
图4是表示依次进行了实施方式电容元件所具备的膜厚为20nm的电介质层的成膜处理、氢气氛下的热处理和氮气氛下的热处理时的各处理之后电容元件的泄漏电流的图。
图5是表示依次进行了实施方式电容元件所具备的膜厚为20nm的电介质层的成膜处理、氮气氛下的热处理和氢气氛下的热处理时的各处理之后电容元件的泄漏电流的图。
图6是表示具备膜厚为20nm的电介质层并且仅进行了氢气氛下的热处理的电容元件与仅进行了氮气氛下的热处理的电容元件各自中所包含的氢浓度的图。
图7是表示膜厚为20nm的电介质层的刚成膜后的电容元件、仅进行了氢气氛下的热处理的电容元件和仅进行了氮气氛下的热处理的电容元件各自所具备的电介质层的表面通过XRD分析得到的衍射强度的图。
图8是表示实施方式电容元件的改变氮气氛下的热处理温度时的泄漏电流的变化的图。
图9是表示膜厚为20nm的电介质层的刚成膜后的电容元件、仅进行了氢气氛下的热处理的电容元件、仅进行了真空下的热处理的电容元件和仅进行了氮气氛下的热处理的电容元件各自的泄漏电流的图。
图10是表示实施方式电容元件的制造方法的第一例的流程图。
图11是表示实施方式电容元件的制造方法的第二例的流程图。
图12是表示实施方式电容元件的制造方法的第三例的流程图。
图13是表示实施方式电容元件的制造方法的第四例的流程图。
图14是表示具备实施方式电容元件的图像传感器的截面结构的剖视图。
图15是表示实施方式的变形例电容元件的示例性结构的剖视图。
符号说明
10、20 电容元件
11、21 下部电极
12、22 电介质层
13、23 上部电极
100 图像传感器
110 基板
120 多层布线结构
130 光电转换元件
131 像素电极
132 光电转换膜
133 透明电极
具体实施方式
(作为本申请的基础的认识)
近年来，已知有使用高介电常数的材料即所谓的high-k材料形成的半导体装置。例如，在MOSFET(Metal Oxide Semiconductor；金属氧化物半导体)的栅极氧化膜和DRAM(Dynamic Random Access Memory；动态随机存取存储器)的存储单元等中使用high-k材料。
high-k材料例如为HfSiON、HfO2、ZrO2等。在使用high-k材料作为电容元件的电介质层的情况下，与使用了SiO2时相比能够在确保高容量值的同时增加电介质层的物理膜厚。因此，能够在抑制与薄膜化相伴的隧道电流增加的同时实现电容元件的高容量化。
另外，在具备层叠而成的光电转换膜的CMOS(Complementary Metal OxideSemiconductor；互补金属氧化物半导体)图像传感器中也使用了具备利用high-k材料形成的电介质层的电容元件。
但是，就现有电容元件来说，存在泄漏电流大、绝缘性低这样的问题。
例如，上述日本特开2016-76921号公报将容量值高的电容元件用作蓄积在光电转换膜中产生的电荷并且将所蓄积的电荷量转换为电压的元件。
在电容元件被用作图像传感器中的电荷蓄积用的情况下，电容元件的泄漏电流成为使蓄积的电荷量降低或使噪声增加的原因。图像传感器的噪声水平低，为几电子程度。由此，与其他半导体装置相比，尤其要求提高电容元件的绝缘性。因此，作为用于图像传感器的电容元件，可以使用具备膜厚与用于MOSFET的栅极绝缘膜和DRAM的存储单元的绝缘膜相比较厚的绝缘膜的电容元件。
但是，就图像传感器来说，如日本特开2016-76921号公报中所述的那样，大多使用了形成于硅(Si)基板的界面的MOSFET作为构成信号处理电路的电路元件。在Si基板的界面处，Si的未结合键即悬空键成为特性变动和劣化的原因。因此，通过在氢气氛下对Si基板进行热处理，使悬空键发生氢封端。
但是，在于氢气氛下进行了热处理的Si基板的上方形成电容元件的情况下，氢在使用等离子体的成膜工序或蚀刻工序中有时会从Si基板的界面脱离。因此，可以认为为了使MOSFET的特性恢复在形成电容元件之后也需要氢气氛下的热处理。
此外，日本特开2006-270123号公报公开了：以包含氢气氛的非氧化性气氛对电容元件进行绝缘膜的形成温度以上的热处理，由此能够提高绝缘性。
但是，本申请的发明者们发现了日本特开2006-270123号公报中所述的方法仅在绝缘膜的物理膜厚薄的情况下成立。本申请的发明者们发现了电容元件的泄漏电流在绝缘膜的膜厚大的情况下以氢气氛进行热处理时增大。
因此，在形成电容元件之后进行了热处理的情况下，存在电容元件的绝缘性降低这样的问题。因此，存在无法在提高设置于Si基板的MOSFET的特性的同时提高电容元件的绝缘性这样的问题。
本申请的一个方案的概要如下所述。
本申请的一个方案的电容元件具备：第一电极；第二电极，该第二电极与所述第一电极相对置地配置；以及电介质层，该电介质层位于所述第一电极与所述第二电极之间，并且与所述第一电极和所述第二电极分别接触。所述电介质层含有选自铪的氧化物和锆的氧化物中的至少一种作为主要成分。所述电介质层的膜厚为12nm以上。所述电介质层具有单斜晶系晶体结构。所述电介质层中所包含的氢的浓度为2.5×1021原子/cm3以下。
由此，可实现泄漏电流降低、绝缘性高的电容元件。
另外，本申请的一个方案的图像传感器具备选自光电转换元件和光电二极管中的至少一种以及上述电容元件。
由此，由于图像传感器具备绝缘性高的电容元件，因此能够提高图像传感器的特性。例如，在图像传感器具备电容元件作为蓄积信号电荷的元件时，能够减少由电容元件所带来的噪声。因此，可实现高精度并且可靠性高的图像传感器。此外，图像传感器具备电容元件作为减少kTC噪声的反馈电路的构成要素时，能够有效地进行kTC噪声的降低。因此，可实现高精度并且可靠性高的图像传感器。
此外，本申请的一个方案的电容元件的制造方法包括下述工序：依次层叠第一电极、含有选自铪的氧化物和锆的氧化物中的至少一种作为主要成分并且膜厚为12nm以上的电介质层以及第二电极的工序；在层叠了所述电介质层的至少一部分之后在除去氢的气氛下或10-2Pa以下的减压下进行第一热处理的工序；以及在层叠了所述第二电极之后在氢气氛下进行第二热处理的工序。
由此，在氢气氛下的第二热处理之前或之后在除去氢的气氛下或10-2Pa以下的减压下进行第一热处理，因此能够抑制电容元件的泄漏电流。因此，能够制造绝缘性高的电容元件。
另外，例如可以在所述层叠的工序中一边进行所述第一热处理一边层叠所述第二电极。
由此，能够在同一腔室内进行第一热处理和第二电极的层叠，因而能够不增加工序数地制造绝缘性高的电容元件。
此外，例如可以在所述层叠的工序中使用原子层沉积法(ALD法)来层叠所述第二电极。
由此，能够在同一腔室内进行第一热处理和第二电极的层叠，因而能够不增加工序数地制造绝缘性高的电容元件。另外，由于是使用ALD法来形成均匀膜厚和膜质的第二电极，因此能够制造可靠性高的电容元件。
另外，所述第一热处理例如可以在层叠所述电介质层之后并且层叠所述第二电极之前进行。
由此，能够制造绝缘性高的电容元件。
此外，所述第一热处理例如可以在层叠所述第二电极之后并且进行所述第二热处理之前进行。
由此，例如能够在同一腔室内进行第一热处理和第二热处理，因而能够不增加工序数地制造绝缘性高的电容元件。
另外，所述第一热处理例如可以在进行了所述第二热处理之后进行。
由此，例如能够在同一腔室内进行第二热处理和第一热处理，因而能够不增加工序数地制造绝缘性高的电容元件。
此外，例如可以在所述层叠的工序中使用溅射法以300℃以下的温度层叠所述第二电极。
由此，使用溅射法以短时间形成第二电极，因而能够削减电容元件的制造所需要的时间。
另外，例如可以在所述层叠的工序中使用原子层沉积法以300℃以下的温度在所述第一电极上层叠所述电介质层。
由此，使用ALD法来形成均匀膜厚和膜质的电介质层，因而能够制造可靠性高的电容元件。
此外，例如在所述层叠的工序中使用原子层沉积法以300℃以下的温度供给所述电介质层的前体，所述第一热处理可以在所述前体的供给完成之后进行。
由此，例如能够在用于ALD法的腔室内进行第一热处理，因而能够不增加工序数地制造绝缘性高的电容元件。
另外，所述第一热处理例如可以为350℃以上的温度。
由此，能够以所需最低限度的热预算来制造绝缘性高的电容元件。
此外，本申请的一个方案的图像传感器的制造方法包括下述工序：依次层叠第一电极、含有选自铪的氧化物和锆的氧化物中的至少一种作为主要成分并且膜厚为12nm以上的电介质层以及第二电极的工序；在层叠了所述电介质层的至少一部分之后在除去氢的气氛下或10-2Pa以下的减压下进行第一热处理的工序；在层叠了所述第二电极之后在氢气氛下进行第二热处理的工序；以及在所述第一热处理和所述第二热处理之后形成包含有机材料的光电转换膜的工序。
本申请的一个方案的图像传感器的制造方法可以在所述第二热处理之后进一步包括形成薄膜晶体管的工序。
另外，本申请的另一方案的图像传感器的制造方法包括下述工序：依次层叠第一电极、含有选自铪的氧化物和锆的氧化物中的至少一种作为主要成分并且膜厚为12nm以上的电介质层以及第二电极的工序；在层叠了所述电介质层的至少一部分之后在除去氢的气氛下或10-2Pa以下的减压下进行第一热处理的工序；在层叠了所述第二电极之后在氢气氛下进行第二热处理的工序；以及使形成有光电二极管的第一半导体基板与形成有信号处理电路的第二半导体基板贴合的工序，其中，所述贴合的工序在选自所述第一热处理和所述第二热处理中的至少一者之前进行。
下面，参照附图对本申请的实施方式进行详细说明。此外，以下进行说明的实施方式均示出总的或具体例子。以下实施方式所示出的数值、形状、材料、构成要素、构成要素的配置和连接形态、制造工序、制造工序的顺序等仅是一个例子，主旨并不是限定本申请。只要不产生矛盾，则本说明书中所说明的各种方案可以相互组合。另外，就以下实施方式中的构成要素之中未记载于示出最上位概念的独立权利要求的构成要素来说，其作为任选构成要素来进行说明。
另外，各图仅为示意图，未必严密地进行图示。因此，例如各图中比例尺等未必一致。此外，各图中，实质上具有相同功能的构成要素以通用的附图标记来表示，有时省略或简化说明。
此外，本说明书中，“上方”和“下方”这两个术语并不是指绝对的空间识别中的朝上方向(铅直上方)和朝下方向(铅直下方)，而是用作基于层叠构成中的层叠顺序通过相对位置关系来规定的术语。另外，“上方”和“下方”这两个术语不仅适用于两个构成要素相互隔开间隔而配置并且在两个构成要素之间存在其他构成要素的情况，还适用于两个构成要素相互密合地配置并且两个构成要素接触的情况。
(实施方式)
图1是表示实施方式的电容元件10的示例性结构的剖视图。
如图1所示，电容元件10具有下部电极11、电介质层12和上部电极13。电容元件10通过在基板(未图示)的上方依次层叠下部电极11、电介质层12和上部电极13而形成。
下部电极11和上部电极13为相互相对置地配置的第一电极和第二电极的一个例子。电介质层12位于下部电极11与上部电极13之间，并且与下部电极11和上部电极13分别接触。
如图1所示，电容元件10为平行平板型电容元件。具体来说，下部电极11、电介质层12和上部电极13分别被构成为具有大致均匀的膜厚的平板状。下部电极11和上部电极13夹着电介质层12相互平行地配置。下部电极11的上表面与电介质层12的下表面接触。上部电极13的下表面与电介质层12的上表面接触。
此外，电容元件10的电极面积相当于上部电极13和下部电极11在俯视时重叠的面积。俯视是指由层叠方向观察电容元件10。层叠方向为图1所示的深度方向的相反方向即从下向上的方向。
下部电极11是电容元件10所具备的第一电极的一个例子。下部电极11使用导电性材料来形成。作为导电性材料，使用钛(Ti)、铝(Al)、金(Au)或铂(Pt)等金属单质。或者，作为导电性材料，使用氮化钛(TiN)、氮化钽(TaN)或氮化铪(HfN)等导电性氮化物。此外，作为导电性材料，也可以使用氧化铟锡(ITO：Indium Tin Oxide)或氧化锌(ZnO)等导电性氧化物。
下部电极11例如使用有机金属气相沉积法(MOCVD：Metal Organic ChemicalVapor Deposition)、原子层沉积法(ALD：Atomic Layer Deposition)或溅射法等来形成。下部电极11例如通过在基板的上方将导电性材料以薄膜状成膜来形成。下部电极11的膜厚例如为30nm，但不限于此。
上部电极13是电容元件10所具备的第二电极的一个例子。上部电极13可以使用与下部电极11相同的材料来形成，也可以使用不同的材料来形成。上部电极13与下部电极11同样地使用MOCVD法、ALD法或溅射法等来形成。上部电极13例如通过作为电介质层12上的区域的俯视时与下部电极11重复的区域将导电性材料以薄膜状成膜来形成。上部电极13的膜厚例如为200nm，但不限于此。
电介质层12使用介电常数高于二氧化硅(SiO2)的high-k材料来形成。具体来说，电介质层12含有选自铪(Hf)的氧化物和锆(Zr)的氧化物中的至少一种作为主要成分。电介质层12含有50％以上的选自铪的氧化物和锆的氧化物中的至少一种。电介质层12使用ALD法或EB(Electron Beam；电子束)蒸镀法等来形成。电介质层12例如通过在下部电极11上将由选自铪的氧化物和锆的氧化物中的至少一种构成的电介质膜以薄膜状成膜来形成。
电介质层12的膜厚为12nm以上。电介质层12的膜厚例如可以为12nm～50nm。电介质层12具有单斜晶系晶体结构。电介质层12含有氢(H)。电介质层12中所包含的氢的浓度为2.5×1021原子/cm3以下。
电介质层12的膜厚例如可以由使用透射型电子显微镜拍摄得到的照片来测定物理膜厚。或者，在电容元件10的面积(S)和电介质层12的介电常数(ε)已知的情况下，也可以由电容元件10的容量值(C)基于以下的式(1)来算出平均膜厚(d)。
电介质层12的晶体结构可以通过进行使用了X射线衍射(XRD：X-RayDiffraction)法的分析来获知。此时的入射光也可以使用能量更高的放射光。另外，晶体结构也可以通过截面TEM(Transmission Electron Microscope；透射电子显微镜)来获知。
电介质层12中所包含的氢的浓度例如可以使用飞行时间型二次离子质谱法(ToF-SIMS：Time-of-Flight Secondary Ion Mass Spectrometry)来进行测定。此外，电介质层12的膜厚、晶体结构和氢的浓度的测定方法不限于这些。
下面，以具体的元件构成为例使用附图对本实施方式中的电容元件10的详细情况进行说明。
本申请的发明者们制作出电容元件10的多个样品，使用各样品对特性进行了评价。多个样品包含电介质层12的膜厚不同的电容元件10。首先，各样品共通的条件如下所述。
本申请的发明者们所制得的电容元件10具有在表面具有热氧化膜的Si基板上依次层叠下部电极11、电介质层12和上部电极13而成的结构。下部电极11是通过MOCVD法成膜的膜厚为30nm的TiN膜。电介质层12是通过ALD法在基板温度为250℃的条件下成膜得到的由铪的氧化物(HfOX)构成的膜。上部电极13是通过EB蒸镀法成膜得到的膜厚为100nm的Pt膜。此时，通过将下部电极11和上部电极13中的至少一者布图，电容元件10的面积即上部电极13与下部电极11在俯视时重叠的面积为1mm见方。
首先，对由上述方法制得的电容元件10的泄漏电流进行了测定。之后，对于所测得的电容元件10在氢气氛下以400℃、30分钟的条件进行了热处理，之后再次对泄漏电流进行了测定。氢气氛下的热处理是在将上部电极13层叠之后进行的第二热处理的一个例子。氢气氛下的热处理也称为氢退火。此时，将进行热处理的腔室内一度抽真空，然后仅使纯度高的氢气流入腔室内直至达到1atm。此外，此处的真空是气压为10-2Pa以下的状态。
图2是表示氢气氛下的热处理前后电容元件10的泄漏电流的变化率相对于本实施方式的电容元件10的电介质层12的膜厚的图。图2中，纵轴表示泄漏电流的变化率。横轴表示电介质层12的膜厚。泄漏电流的变化率以将氢气氛下的热处理后的泄漏电流值除以氢气氛下的热处理前的泄漏电流值所得到的值来表示。
由图2可知：随着HfOx的膜厚增大，在氢气氛下进行了热处理时泄漏电流逐渐增大。此外，在泄漏电流的测定中，将下部电极11作为共通端子，对从向上部电极13开始施加直流3V的电压起经过20秒的时刻的流向上部电极13侧的电流值进行了测定。另外，在泄漏电流的测定中使用了Keysight公司制造的半导体参数分析器4156C。
另外，图2就13.5nm、18nm和20nm各膜厚对四个电容元件10的泄漏电流进行测定，对其中央值进行了标绘。图2以虚线表示标绘出来的三点的线性近似曲线。其结果是，可知：在膜厚为12nm以上的情况下，通过氢气氛下的热处理，泄漏电流增加。
接着，对使通过氢气氛下的热处理而增加了的泄漏电流降低的方法进行说明。首先，本申请的发明者们对于进行了氢气氛下的热处理的电容元件10进一步进行了氮气氛下的热处理。氮气氛下的热处理也称为氮退火。以下，使用图3对于在氮气氛下的热处理的前后所测得的泄漏电流值的变化进行说明。
图3是表示对于图2中的进行了氢气氛下的热处理后的电容元件10在氮气氛下进行了热处理前后的电容元件10的泄漏电流值的变化的图。图3中，纵轴表示泄漏电流的电流值[A]。横轴表示膜厚[nm]。图3中，黑色圆所示的数据表示在氢气氛下的热处理后并且在氮气氛下热处理前的电容元件10的泄漏电流，白色圆所示的数据表示在氮气氛下进行热处理后的电容元件10的泄漏电流。
此处，对于通过氢气氛下的热处理而使泄漏电流发生了恶化的电容元件10进一步在氮气氛下以400℃、30分钟的条件进行了热处理。在该热处理的前后，对电容元件10的泄漏电流值进行了测定。
氮气氛下的热处理是在层叠了电介质层12的至少一部分之后在除去氢的气氛下进行的第一热处理的一个例子。此时，与上述氢气的条件同样地在将腔室内一度抽真空之后仅使氮气流入直至达到1atm。此处的真空是气压为10-2Pa以下的状态。
由图3可知：通过氮气氛下的热处理，泄漏电流与电介质层12的膜厚无关地降低。通过进行氮气氛下的热处理，热处理前的泄漏电流值降低约一位数。此外，就图3所示的各膜厚的标绘来说，也是对相对于四个电容元件10的测定结果的中央值进行了标绘。另外，作为氮气氛下的热处理前后的测定值，全部使用了同一元件的测定结果。
接着，本申请的发明者们互换进行氢气氛下的热处理和氮气氛下的热处理的顺序，并对电容元件10的泄漏电流值的变化进行了研究。以下，使用图4和图5对由热处理顺序导致的泄漏电流值的变化进行说明。
首先，使用图4对与图3同样地在氢气氛下的热处理后进行了氮气氛下的热处理的情况进行说明。图4是表示依次进行了本实施方式的电容元件10所具备的膜厚为20nm的电介质层12的成膜处理、氢气氛下的热处理、氮气氛下的热处理时的各处理后的电容元件10的泄漏电流的图。图4中，纵轴表示泄漏电流的电流密度[A/cm2]。横轴表示电容元件10的容量密度[fF/μm2]。图4中，菱形所示的数据表示电介质层12的刚成膜后的电容元件10的数据，四角形所示的数据表示氢气氛下的热处理后的电容元件10的数据，白色圆所示的数据表示在氮气氛下进行热处理后的电容元件10的数据。
此处，在电介质层12的刚成膜后、进行了氢气氛下的热处理后和进行了氮气氛下的热处理后的三个时刻，分别对电容元件10的容量密度和电流密度进行了测定。如图4所示，通过氢气氛下的热处理，泄漏电流与刚成膜后相比暂时上升。但是，通过进行之后的氮气氛下的热处理，泄漏电流与刚成膜后相比降低70％左右。这与使用图2和图3进行了说明的结果相同。
除此以外，例如也可以在形成电容元件10前进行氢气氛下的热处理。由此，在形成电容元件10的区域的周边包含吸氢能力高的材料。在该情况下，通过同样地进行氮气氛下的热处理，也能够降低泄漏电流。具体来说，在电容元件10的形成过程或形成后，氢从吸氢能力高的材料向电容元件10扩散，可以认为有可能增加电容元件10的泄漏电流。与此相对，通过进行氮气氛下的热处理，能够抑制该泄漏电流的增加。
接着，使用图5对在氮气氛下的热处理之后进行了氢气氛下的热处理的情况进行说明。图5是表示依次进行了本实施方式的电容元件10所具备的膜厚为20nm的电介质层12的成膜处理、氮气氛下的热处理、氢气氛下的热处理时的各处理后的电容元件10的泄漏电流的图。图5中，纵轴表示泄漏电流的电流密度[A/cm2]。横轴表示电容元件10的容量密度[fF/μm2]。图5中，菱形所示的数据表示电介质层12的刚成膜后的电容元件10的数据，白色圆所示的数据表示在氮气氛下热处理后的电容元件10的数据，四角形所示的数据表示氢气氛下的热处理后的电容元件10的数据。
与图4的情况同样地，在电介质层12的刚成膜后、进行了氮气氛下的热处理后和进行了氢气氛下的热处理后的三个时刻，分别对电容元件10的容量密度和电流密度进行了测定。由图5可知：通过在电介质层12的成膜后在氮气氛下进行热处理，泄漏电流降低。另外，可知：通过氮气氛下的热处理而使泄漏电流一度降低了的电容元件10就算之后进行氢气氛下的热处理也不发生使用图2进行了说明的那样的泄漏电流的增加。换言之，通过先进行氮气氛下的热处理，在之后进行氢气氛下的热处理的情况下也能抑制泄漏电流的增加。
如上所述，无论在先进行了氢气氛下的热处理与氮气氛下的热处理中的哪种的情况下，均能降低泄漏电流。即，不依赖于氢气氛下的热处理与氮气氛下的热处理的顺序，通过进行两种热处理，能够降低电容元件10的泄漏电流。
此处，对本实施方式的电容元件10的电介质层12的物性进行说明。
本申请的发明者们通过ToF-SIMS对电介质层12中所包含的氢的浓度进行了测定。首先，使用图6对氢的浓度的测定结果进行说明。
图6是表示具备膜厚为20nm的电介质层12并且仅进行了氢气氛下的热处理的电容元件10与仅进行了氮气氛下的热处理的电容元件10各自中所包含的氢的浓度的图。此处，使用ToF-SIMS对氢的浓度进行了测定。此外，测定区域为未形成上部电极13的区域即HfOX的表面露出的区域。图6中，实线表示仅进行了氢气氛下的热处理的电容元件10中所包含的氢的浓度，虚线表示仅进行了氮气氛下的热处理的电容元件10中所包含的氢的浓度。
由图6可知：与在氮气氛下进行了热处理的电容元件10相比，在氢气氛下进行了热处理的电容元件10的HfOX膜中的氢的浓度更大。另外，无论哪种电容元件10，氢的浓度均是随着在深度方向上前进而减少。深度约为20nm～50nm的范围相当于构成下部电极11的TiN膜。氢的浓度在相当于下部电极11与电介质层12的界面的深度为19nm～20nm的范围具有极小值，在比该极小值深的范围上升。
如以图2进行了说明的那样，当HfOX膜的膜厚为12nm以上时，通过氢气氛下的热处理而使泄漏电流增加。图6是以虚线示出从相当于氢浓度的极小值的深度起12nm的范围。该范围内的氢浓度的最大值是从相当于浓度的极小值的深度起仅浅12nm的位置处的进行了氢气氛下的热处理的电容元件10的氢的浓度。具体来说，浓度的最大值为2.5×1021原子/cm3。
因此，在HfOX膜中的氢的浓度大于2.5×1021原子/cm3的情况下，可以说电容元件10的泄漏电流增加。膜厚为12nm和电介质层12中所包含的氢的浓度为2.5×1021原子/cm3相当于原本通过热处理得到的泄漏电流的降低效果与由于HfOX膜包含氢所致的泄漏电流的上升效果相抵的边界。
例如，在电介质层12的膜厚大于12nm的情况下，可以认为由于HfOX膜包含氢所致的泄漏电流的上升效果大于由于热处理所致的泄漏电流的降低效果。另外，在电介质层12所包含的氢的浓度大于2.5×1021原子/cm3的情况下，可以认为由于HfOX膜包含氢所致的泄漏电流的上升效果大于由于热处理所致的泄漏电流的降低效果。
接着，本申请的发明者们使用XRD法对电介质层12的晶体结构进行了分析。下面，使用图7对该分析的结果进行说明。
图7是表示膜厚为20nm的电介质层12的刚成膜后的电容元件10、仅进行了氢气氛下的热处理的电容元件和仅进行了氮气氛下的热处理的电容元件各自所具备的电介质层12的表面的由XRD分析出来的衍射强度的图。图7中，纵轴表示衍射强度。横轴表示入射角。此处，与ToF-SIMS时同样地，分析区域为HfOX的表面露出的区域。由于作为入射光的X射线为微小入射角，因此进行了最外表面的HfOX膜的晶体结构的分析。
由图7可知：对于使用ALD法刚成膜后的HfOX膜来说，衍射强度未出现明确的峰，为非晶状态。与此相对，无论氢气氛和氮气氛，在进行了400℃、30分钟的热处理的情况下均能确认到单斜晶系晶体峰。
因此，就在进行了热处理的情况下HfOX膜结晶化来说，可以说与泄漏电流随着氢的浓度而增加的效果是独立的。
如上所述，本实施方式的电容元件10利用了下述机理：通过进行氢气氛下的热处理，泄漏电流增加，通过一度进行氮气氛下的热处理，能够抑制泄漏电流的增加。可以认为该机理不是基于构成电介质层12的氧化膜的氢所致的还原，而是基于氧化膜内含氢所致的陷阱密度的上升。
假如，在假定了通过由氢所致的氧化膜的还原而使泄漏电流增加的情况下，就算在进行了氮气氛下的热处理之后，若能进行氢气氛下的热处理则泄漏电流也应当增加。但是，由图5可知并未发生这种情况。
与此相对，HfOX膜在刚成膜后缺陷密度大。因此，当进行氢气氛下的热处理时，氢被被缺陷能级捕获，有可能成为使陷阱能级增加的原因。这样考虑，膜厚越增加，则被捕获到HfOX膜中的氢量也单纯增加，因此也与图2的结果匹配。因此，当预先进行氮气氛下的热处理、减少HfOx膜的缺陷密度时，被捕获的氢量也减少。因此，还能预测可充分地抑制电容元件10的泄漏电流的增加。
接着，使用图8对氮气氛下的热处理的温度与泄漏电流的减少量的关系进行说明。
图8是表示本实施方式的电容元件10的改变氮气氛下的热处理温度时的泄漏电流的变化的图。图8中，纵轴表示泄漏电流的电流密度[A/cm2]。横轴表示进行氮气氛下的热处理时的温度[℃]。
空心菱形所示的标绘表示氮气氛下的热处理后的泄漏电流的电流密度。实心菱形所示的标绘表示电介质层12的刚成膜后的泄漏电流的电流密度。
由图8可知：氮气氛下的热处理的温度只要为350℃以上就行。此外，在350℃以上的温度下，泄漏电流的降低效果饱和。另外，氮气氛下的热处理的温度也可以小于350℃。由图8可知：在250℃和300℃的情况下，与电介质层12的刚成膜后相比，泄漏电流也降低。
接着，本申请的发明者们对除了氮气氛以外的气氛下的热处理进行了研究，使用图9对其结果进行说明。
图9是表示膜厚为20nm的电介质层12的刚成膜后的电容元件10、仅进行了氢气氛下的热处理的电容元件、仅进行了真空下的热处理的电容元件和仅进行了氮气氛下的热处理的电容元件各自的泄漏电流的图。此外，真空下的热处理也称为真空退火。此处的真空是气压为10-2Pa以下的状态。
图9中，纵轴表示泄漏电流的电流密度[A/cm2]。横轴表示电容元件10的容量密度[fF/μm2]。空心三角、菱形和圆所示的标绘分别表示氮气氛下的热处理、氢气氛下的热处理和真空下的热处理后的泄漏电流。实心三角、菱形和圆所示的标绘均表示进行热处理前的刚成膜后的泄漏电流。
由图9可知：通过氮气氛下的热处理和真空气氛下的热处理得到的泄漏电流的降低效果基本上是相同的。因此，可知：迄今为止所提到的氮气氛下的热处理未必需要为氮气氛。具体来说，可以为氢浓度足够低的真空下或除去氢的氩等不活泼气体的气氛下。或者，除去氢的气氛下的热处理也可以为氧气气氛下的热处理。
由此，本实施方式只要在氢气氛下的热处理之前或之后代替氮气氛而进行除去氢的气氛下的热处理就行。由此，能够抑制电容元件10的泄漏电流。
根据上述结果，使用图10～图14对本实施方式的电容元件10的制造方法的具体例子进行说明。图10～图14分别为表示本实施方式的电容元件10的制造方法的第一例至第四例的流程图。
此外，作为前提，电容元件10的制造方法包括下述工序：依次层叠下部电极11、电介质层12和上部电极13的工序；以及在层叠了上部电极13之后进行氢气氛下的热处理的工序。即，氢气氛下的热处理均在层叠了上部电极13之后进行。另外，电容元件10的制造方法包括下述工序：在层叠了电介质层12的至少一部分之后在除去氢的气氛下或10-2Pa以下的减压下进行热处理的工序。
下面，首先使用图10对电容元件10的制造方法的第一例进行说明。第一例中与形成上部电极13的工序共用氮气氛下的热处理。
如图10如示，首先在基板的上方形成下部电极11(S10)。例如，使用MOCVD法将膜厚为30nm的TiN膜成膜，由此形成下部电极11。
接着，在下部电极11上使用ALD法形成电介质层12(S20)。此时的基板温度例如为250℃～300℃。例如，通过在下部电极11上将膜厚为20nm的铪的氧化物成膜，形成电介质层12。此外，也可以代替铪的氧化物来将锆的氧化物成膜。
接着，在电介质层12上使用ALD法形成上部电极13(S35)。此时的基板温度为350℃以上，例如为370℃。例如，通过在10-2Pa以下的减压下将铂膜成膜，在形成上部电极13的同时进行对于电介质层12的热处理。该热处理相当于除去氢的气氛下或10-2Pa以下的减压下的第一热处理。即，步骤S35是一边进行第一热处理一边层叠上部电极13。
在使用例如ALD法形成上部电极13的情况下，例如可以使基板温度为350℃～400℃的范围。另外，在通过ALD法进行成膜时，由10-2Pa以下的减压状态交替地向腔室内供给前驱物气体、氧或氮的反应气体和作为载气的氩气。因此，实质上可以进行10-2Pa以下的减压下或除去氢的气氛下的热处理。
最后，对电容元件10进行氢气氛下的热处理(S50)。氢气氛下的热处理在250℃以上的温度进行。
经过上述工序，泄漏电流降低，可制造绝缘性高的电容元件10。
接着，使用图11对电容元件10的制造方法的第二例进行说明。就第二例来说，除去氢的气氛下或10-2Pa以下的减压下的第一热处理在层叠电介质层12之后并且层叠上部电极13之前以后退火处理的方式来进行。例如，就第二例来说，在HfOx膜的刚成膜后进行真空下或除去氢的气氛下的热处理，之后进行上部电极13的形成。
具体来说，如图11所示，首先在基板的上方形成下部电极11(S10)。接着，在下部电极11上使用ALD法形成电介质层12(S20)。此外，这些处理与电容元件10的制造方法的第一例相同。
接着，进行除去氢的气氛下或10-2Pa以下的减压下的热处理(S30)。具体来说，在350℃的温度下对电介质层12进行热处理。该热处理在用于ALD法的腔室内进行。
此时，在HfOx膜的成膜工序中的最终步骤可以进行温度上升。具体来说，在使用ALD法进行的HfOx膜形成工序，在前体(前驱物)的供给和反应气体的供给循环全部完成之后可以升高基板温度。此外，ALD法中，前体的供给以300℃以下的温度进行。此外，步骤S30的热处理可以在与ALD法不同的腔室内进行。
接着，使用溅射法形成上部电极13(S40)。例如，在300℃以下的温度下在电介质层12上将铂膜成膜，由此形成上部电极13。
最后，对电容元件10进行氢气氛下的热处理(S50)。该热处理与电容元件10的制造方法的第一例相同。
经过上述工序，泄漏电流降低，可制造绝缘性高的电容元件10。
接着，使用图12对电容元件10的制造方法的第三例进行说明。第三例中，在层叠了上部电极13之后并且进行氢气氛下的第二热处理之前进行除去氢的气氛下或10-2Pa以下的减压下的第一热处理。
具体来说，如图12所示，首先在基板的上方形成下部电极11(S10)。接着，在下部电极11上使用ALD法形成电介质层12(S20)。接着，在电介质层12上使用溅射法形成上部电极13(S40)。此外，这些处理与电容元件10的制造方法的第二例相同。
在形成上部电极13之后，进行除去氢的气氛下或10-2Pa以下的减压下的热处理(S45)。具体来说，在350℃的温度下对具备电介质层12的电容元件10进行热处理。该热处理在用于溅射法的腔室内或其他加热装置所具备的腔室内进行。
最后，对电容元件10进行氢气氛下的热处理(S50)。该热处理与电容元件10的制造方法的第一例和第二例相同。
经过以上工序，泄漏电流降低，可制造绝缘性高的电容元件10。
接着，使用图13对电容元件10的制造方法的第四例进行说明。第四例中，在进行氢气氛下的第二热处理之后进行除去氢的气氛下或真空下的第一热处理。
与图12相比可知：图13所示的第四例是在步骤S45中的除去氢的气氛下或10-2Pa以下的减压下的第一热处理之前进行步骤S50中的氢气氛下的第二热处理。
经过以上工序，泄漏电流降低，可制造绝缘性高的电容元件10。
接着，使用图14对具备本实施方式的电容元件10的图像传感器100进行说明。图14是表示本实施方式的图像传感器100的截面结构的剖视图。
图像传感器100具备以矩阵状排列的多个像素。多个像素分别具备：通过对所接受的光进行光电转换而生成电信号的光电转换元件；以及对由该光电转换元件生成的电信号进行处理的像素电路。图14示出了图像传感器100的一个像素的截面构成。
如图14所示，本实施方式的图像传感器100作为一个例子示出具有在像素电路的上方层叠光电转换膜132而成的层叠结构的图像传感器。具体来说，图像传感器100具备基板110、多层布线结构120和光电转换元件130。
基板110为半导体基板，例如为Si基板。
多层布线结构120包含像素电路，该像素电路对由光电转换元件130生成的电信号进行处理。具体来说，如图14所示，多层布线结构120中包含多个晶体管Tr1、Tr2和Tr3、多个电容元件Cs和Cc以及多个布线。
多个晶体管Tr1、Tr2和Tr3分别为重置晶体管和电荷读出用晶体管等。晶体管Tr1、Tr2和Tr3例如为MOSFET。各晶体管的源区和漏区等形成于基板110的表面区域。
电容元件Cc是蓄积由光电转换元件130取出的信号电荷的电容元件。电容元件Cs是用于除去kTC噪声的电容元件。各晶体管、各电容元件和各布线被由硅氧化膜等绝缘性材料形成的层间绝缘膜等分离。
光电转换元件130具备像素电极131、光电转换膜132和透明电极133。像素电极131和透明电极133在它们之间夹着光电转换膜132，它们相互相对置地配置。光电转换膜132以面分别与像素电极131和透明电极133接触。
像素电极131对每个像素相互分离地设置。像素电极131例如使用铝或铜之类的金属等导电性材料形成。
光电转换膜132使用有机材料或非晶硅等无机材料形成。光电转换膜132在隔着透明电极133射入光的情况下生成与所射入的光的量相应的信号电荷。信号电荷隔着像素电极131被取出，蓄积于电容元件Cc。
透明电极133使用ITO等透明导电性材料形成。透明电极133和光电转换膜132例如对各像素共通地设置。
本实施方式的电容元件10例如用作电容元件Cs。具体来说，如图14所示，图像传感器100具备电容元件10作为kTC噪声除去用电容元件。在基板110的上方并且多层布线结构120的内部依次层叠下部电极11、电介质层12和上部电极13，由此设置电容元件10。
此外，电容元件10也可以用作用于蓄积信号电荷的电容元件Cc。由此，就算是对于高照度的入射光也能不白化(whiteout)地曝光，能够实现饱和电子数多的像素。
就图像传感器100来说，电容元件10除了上述以外还可以采取各种利用方式。例如，可以将电容元件10用作暂时保存电荷的电容元件。另外，也可以为下述构成：电容元件10隔着晶体管与图像传感器100中的FD(Floating Diffusion；浮动扩散)连接，根据信号电荷选择性地使用。
另外，电容元件10不限于图像传感器100的像素部，还可以设置于列电路等的周边电路部。例如，通过用作采样保持电路的电容元件，能够进行泄漏电流少、噪声少的采样。
就图像传感器100来说，在电容元件10的下方设置有由MOSFET构成的多个晶体管Tr1、Tr2和Tr3。因此，在形成电容元件10之后，为了恢复MOSFET的特性而进行氢气氛下的热处理。但是，如上所述，氢气氛下的热处理使电容元件10的泄漏电流增加。
因此，如上所述，本实施方式通过在氢气氛下的热处理之前或之后进行除去氢的气氛下或10-2Pa以下的减压下的热处理，能够降低电容元件10的泄漏电流。由此，能够实现绝缘性高的电容元件10。另外，图像传感器100由于具备绝缘性高的电容元件10，因此能够提高可靠性。
在光电转换膜132使用有机材料的情况下，可以在形成光电转换膜132之前进行对于电容元件10的氢气氛下的第二热处理和除去氢的气氛下或10-2Pa以下的减压下的第一热处理。具体来说，可以在图10所示的制造方法中的氢气氛下的热处理(S50)之后、图11所示的制造方法中的氢气氛下的热处理(S50)之后、图12所示的制造方法中的氢气氛下的热处理(S50)之后或者图13所示的制造方法中的除去氢的气氛下或10-2Pa以下的减压下的热处理(S45)之后进行形成光电转换膜132的工序。
由此，在将耐热性低的有机材料或与氢的反应性高的有机材料用于光电转换膜132的情况下，也不发生由于电容元件10的形成所致的光电转换膜132的特性变化和劣化。在该情况下，电容元件10设置于由MOSFET构成的晶体管Tr1、Tr2、Tr3与光电转换膜132之间。
另外，在光电转换膜132使用非晶硅的情况下，对于电容元件10的氢气氛下的第二热处理可以兼作使非晶硅膜的悬空键氢封端的处理工序。具体来说，可以与图10～图13所示的制造方法中的氢气氛下的热处理(S50)同时进行使由非晶硅构成的光电转换膜132的悬空键氢封端的工序。由此，能够在减少热处理的工序数的同时得到缺陷少的非晶硅膜。
在光电转换膜132使用非晶硅的情况下，电容元件10为由MOSFET构成的晶体管Tr1、Tr2、Tr3的上方，但也可以设置于光电转换膜132的上方和下方中的任一者。即，形成由非晶硅构成的光电转换膜132的工序在图10所示的制造方法中的形成下部电极11的工序(S10)之前、形成上部电极13的工序(S35)之后、图11～图13所示的制造方法中的形成下部电极11的工序(S10)之前或者图11～图13所示的制造方法中的形成上部电极13的工序(S40)之后进行。
另外，多个晶体管Tr1、Tr2和Tr3也可以将全部或一部分以薄膜晶体管(TFT：ThinFilm Transistor)代替。TFT不被Si基板的位置限制，也可以形成于电容元件10的下方和上方、光电转换膜132的下方和上方中的任一位置。TFT的半导体层中可以使用有机半导体材料、氢化非晶硅、InGaZnO或InAlGaZnO之类的氧化物半导体材料。
在TFT的半导体层使用与氢的反应性高的有机半导体材料或氧化物半导体材料的情况下，可以在形成电容元件10之后形成TFT。具体来说，可以在图10～图13所示的制造方法中的氢气氛下的热处理(S50)之后进行形成TFT的工序。在该情况下，多个晶体管Tr1、Tr2和Tr3之中的由TFT构成的晶体管设置于电容元件10的上方。
此外，图像传感器100不限于具有光电转换元件130的构成，也可以具有在基板形成有光接受区域的结构即光电二极管。另外，图像传感器100也可以具有光电转换元件130和光电二极管这两者。在图像传感器100具有光电二极管的情况下，电容元件10也与具有光电转换元件130时同样地可以采取各种利用方式。
在图像传感器100具有光电二极管的情况下，可以使具有多个光电二极管的半导体基板与具有由多个晶体管构成的信号处理电路的半导体基板贴合。这种结构是日本特开2016-181935号公报所述的被称为垂直芯片堆叠的结构。此处，“使半导体基板贴合”包括使半导体基板彼此直接贴合和隔着形成于各半导体基板上的多层布线结构贴合。
此时，本实施方式的电容元件10的氢气氛下的第二热处理和除去氢的气氛下或10-2Pa以下的减压下的第一热处理中的至少一者可以在使两个半导体基板贴合之后进行。具体来说，可以在图10所示的制造方法中的形成上部电极13的工序(S35)与氢气氛下的热处理(S50)之间、图11所示的制造方法中的形成上部电极13的工序(S40)与氢气氛下的热处理(S50)之间、图12所示的制造方法中的形成上部电极13的工序(S40)与除去氢的气氛下或10-2Pa以下的减压下的热处理(S45)之间或者图13所示的制造方法中的形成上部电极13的工序(S40)与氢气氛下的热处理(S50)之间进行使具有光电二极管的半导体基板与具有信号处理电路的半导体基板贴合的工序。
此外，电容元件10可以形成于分别形成在两个半导体基板的多层布线结构之中的一者或两者；在形成于两者的情况下，通过在使基板贴合之后进行氢气氛下的第二热处理和除去氢的气氛下或10-2Pa以下的减压下的第一热处理，能够同时得到泄漏电流少的电容元件。
(其他实施方式)
以上，基于实施方式对一个或多个方案的电容元件、图像传感器以及电容元件的制造方法进行了说明，但本申请不限于这些实施方式。只要不脱离本申请的主旨，则对本实施方式实施了本领域技术人员可想到的各种变形的方式以及将不同实施方式中的构成要素组合所构建的方式也包括在本申请的范围内。
例如，电容元件10也可以不是平行平板型电容元件。使用图15对实施方式的变形例的电容元件进行说明。
图15是表示本变形例的电容元件20的示例性结构的剖视图。图15所示的电容元件20不是平行平板型电容元件，而是三维结构型电容元件。具体来说，电容元件20具备下部电极21、电介质层22和上部电极23。此外，电容元件20与实施方式的电容元件10相比除了其截面结构不同这点以外，构成各层的材料和制造方法等均与实施方式的电容元件10相同。
如图15所示，下部电极21与电介质层22的界面具有在从上部电极23向下部电极21的方向即深度方向凹陷的沟槽形状。电介质层22沿着沟槽形状以大致均匀的膜厚设置。本变形例中，下部电极21也沿着沟槽形状以大致均匀的膜厚设置。上部电极23的上表面大致平坦，并且下表面沿着沟槽形状设置。
由此，在沟槽形状中的槽的侧面部，上部电极23和下部电极21相互相对置的区域增加。因此，俯视时，就算是与图1所示的电容元件10为相同大小，电容元件20的表面积也增大，容量也增大。
另外，图15作为一个例子示出了具有两个槽的沟槽形状，但槽的个数可以为一个，也可以为三个以上。此外，通过增加槽的个数或使槽变深，能够增大电容元件20的容量。
此外，上述各实施方式在权利要求书或其均等的范围可以进行各种变更、置换、附加、省略等。

Claims (15)

1.一种电容元件，其具备：
第一电极；
第二电极，该第二电极与所述第一电极相对置地配置；以及
电介质层，该电介质层位于所述第一电极与所述第二电极之间，并且与所述第一电极和所述第二电极分别接触，
其中，所述电介质层含有选自铪的氧化物和锆的氧化物中的至少一种作为主要成分，
所述电介质层的膜厚为12nm以上，
所述电介质层具有单斜晶系晶体结构，
所述电介质层中所包含的氢的浓度为2.5×1021原子/cm3以下。
2.一种图像传感器，其具备选自光电转换元件和光电二极管中的至少一种以及电容元件，
其中，所述电容元件具备：
第一电极；
第二电极，该第二电极与所述第一电极相对置地配置；以及
电介质层，该电介质层位于所述第一电极与所述第二电极之间，并且与所述第一电极和所述第二电极分别接触，
所述电介质层含有选自铪的氧化物和锆的氧化物中的至少一种作为主要成分，
所述电介质层的膜厚为12nm以上，
所述电介质层具有单斜晶系晶体结构，
所述电介质层中所包含的氢的浓度为2.5×1021原子/cm3以下。
3.一种电容元件的制造方法，其包括下述工序：
依次层叠第一电极、含有选自铪的氧化物和锆的氧化物中的至少一种作为主要成分并且膜厚为12nm以上的电介质层以及第二电极的工序；
在层叠了所述电介质层的至少一部分之后在除去氢的气氛下或10-2Pa以下的减压下进行第一热处理的工序；以及
在层叠了所述第二电极之后在氢气氛下进行第二热处理的工序。
4.根据权利要求3所述的电容元件的制造方法，其中，在所述层叠的工序中一边进行所述第一热处理一边层叠所述第二电极。
5.根据权利要求4所述的电容元件的制造方法，其中，在所述层叠的工序中使用原子层沉积法来层叠所述第二电极。
6.根据权利要求3所述的电容元件的制造方法，其中，所述第一热处理在层叠所述电介质层之后并且层叠所述第二电极之前进行。
7.根据权利要求3所述的电容元件的制造方法，其中，所述第一热处理在层叠所述第二电极之后并且进行所述第二热处理之前进行。
8.根据权利要求3所述的电容元件的制造方法，其中，所述第一热处理在进行了所述第二热处理之后进行。
9.根据权利要求6所述的电容元件的制造方法，其中，在所述层叠的工序中使用溅射法以300℃以下的温度层叠所述第二电极。
10.根据权利要求3所述的电容元件的制造方法，其中，在所述层叠的工序中使用原子层沉积法以300℃以下的温度在所述第一电极上层叠所述电介质层。
11.根据权利要求3所述的电容元件的制造方法，其中，在所述层叠的工序中使用原子层沉积法以300℃以下的温度供给所述电介质层的前体，
所述第一热处理在所述前体的供给完成之后进行。
12.根据权利要求3所述的电容元件的制造方法，其中，所述第一热处理以350℃以上的温度进行。
13.一种图像传感器的制造方法，其包括下述工序：
依次层叠第一电极、含有选自铪的氧化物和锆的氧化物中的至少一种作为主要成分并且膜厚为12nm以上的电介质层以及第二电极的工序；
在层叠了所述电介质层的至少一部分之后在除去氢的气氛下或10-2Pa以下的减压下进行第一热处理的工序；
在层叠了所述第二电极之后在氢气氛下进行第二热处理的工序；以及在所述第一热处理和所述第二热处理之后形成包含有机材料的光电转换膜的工序。
14.根据权利要求13所述的图像传感器的制造方法，其中，在所述第二热处理之后进一步包括形成薄膜晶体管的工序。
15.一种图像传感器的制造方法，其包括下述工序：
依次层叠第一电极、含有选自铪的氧化物和锆的氧化物中的至少一种作为主要成分并且膜厚为12nm以上的电介质层以及第二电极的工序；
在层叠了所述电介质层的至少一部分之后在除去氢的气氛下或10-2Pa以下的减压下进行第一热处理的工序；
在层叠了所述第二电极后在氢气氛下进行第二热处理的工序；以及
使形成有光电二极管的第一半导体基板与形成有信号处理电路的第二半导体基板贴合的工序，
其中，所述贴合的工序在选自所述第一热处理和所述第二热处理中的至少一者之前进行。
CN201810862104.1A 2017-09-12 2018-08-01 电容元件、图像传感器、电容元件的制造方法以及图像传感器的制造方法 Active CN109494303B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2017175112 2017-09-12
JP2017-175112 2017-09-12

Publications (2)

Publication Number Publication Date
CN109494303A CN109494303A (zh) 2019-03-19
CN109494303B true CN109494303B (zh) 2024-01-19

Family

ID=65631650

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810862104.1A Active CN109494303B (zh) 2017-09-12 2018-08-01 电容元件、图像传感器、电容元件的制造方法以及图像传感器的制造方法

Country Status (4)

Country Link
US (2) US10615247B2 (zh)
JP (1) JP7157952B2 (zh)
CN (1) CN109494303B (zh)
TW (1) TWI785043B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109494215A (zh) * 2017-09-11 2019-03-19 松下知识产权经营株式会社 电容元件、图像传感器以及电容元件的制造方法
KR20210117005A (ko) * 2020-03-18 2021-09-28 삼성전자주식회사 수소가 함유된 산화물층을 포함하는 반도체 소자 및 커패시터
FI130118B (fi) * 2020-03-30 2023-03-06 Turun Yliopisto Menetelmä, puolijohderakenne ja tyhjiökäsittelyjärjestelmä
JPWO2022102342A1 (zh) * 2020-11-13 2022-05-19

Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1484852A (zh) * 2000-12-28 2004-03-24 ����һ 电介质膜及其形成方法、半导体器件、非易失性半导体存储器件及半导体器件的制造方法
CN1578991A (zh) * 2001-08-28 2005-02-09 Tdk株式会社 薄膜电容元件用组合物、高电容率绝缘膜、薄膜电容元件和薄膜叠层电容器
CN1762045A (zh) * 2003-03-07 2006-04-19 应用材料有限公司 用于较低eot等离子体氮化的栅电介质的两步后氮化退火
CN1855399A (zh) * 2005-04-28 2006-11-01 株式会社半导体能源研究所 半导体器件和制造半导体器件的方法
WO2009057589A1 (ja) * 2007-10-30 2009-05-07 Nec Corporation キャパシタとそれを有する半導体装置およびキャパシタの製造方法
CN101529565A (zh) * 2006-10-27 2009-09-09 东京毅力科创株式会社 高电介质膜的形成方法和半导体装置的制造方法
TW201014926A (en) * 2008-10-15 2010-04-16 Nat Univ Tsing Hua Method for producing metallic oxide film having high dielectric constant
CN102065650A (zh) * 2009-11-13 2011-05-18 索尼公司 印刷电路板及其制造方法
CN102224594A (zh) * 2008-11-20 2011-10-19 住友电气工业株式会社 碳化硅半导体器件及其制造方法
CN103733345A (zh) * 2011-08-12 2014-04-16 富士胶片株式会社 薄膜晶体管及其制造方法、显示装置、图像传感器、x射线传感器以及x射线数字摄影装置
CN104425531A (zh) * 2013-08-21 2015-03-18 瑞萨电子株式会社 半导体器件及其制造方法
TW201639175A (zh) * 2015-01-26 2016-11-01 半導體能源研究所股份有限公司 半導體裝置及其製造方法
CN106571300A (zh) * 2015-10-12 2017-04-19 南京励盛半导体科技有限公司 一种碳化硅半导体器件的栅极介质层的制造工艺
CN107004602A (zh) * 2014-10-20 2017-08-01 株式会社半导体能源研究所 半导体装置、其制造方法、显示装置以及显示模块

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100547541B1 (ko) * 1997-03-27 2006-04-21 텍사스 인스트루먼츠 인코포레이티드 캐패시터와메모리구조및방법
US7378719B2 (en) * 2000-12-20 2008-05-27 Micron Technology, Inc. Low leakage MIM capacitor
US7037574B2 (en) * 2001-05-23 2006-05-02 Veeco Instruments, Inc. Atomic layer deposition for fabricating thin films
JP4376490B2 (ja) 2002-07-19 2009-12-02 富士通マイクロエレクトロニクス株式会社 半導体装置の製造方法
US7029971B2 (en) * 2003-07-17 2006-04-18 E. I. Du Pont De Nemours And Company Thin film dielectrics for capacitors and methods of making thereof
JP3957732B2 (ja) 2006-06-19 2007-08-15 Ｎｅｃエレクトロニクス株式会社 半導体装置の製造方法
US8184191B2 (en) * 2006-08-09 2012-05-22 Tohoku University Optical sensor and solid-state imaging device
JP4552973B2 (ja) 2007-06-08 2010-09-29 セイコーエプソン株式会社 半導体装置の製造方法
JP5683059B2 (ja) * 2007-09-28 2015-03-11 富士フイルム株式会社 撮像素子
JP5354944B2 (ja) * 2008-03-27 2013-11-27 株式会社東芝 半導体装置および電界効果トランジスタ
JP5385723B2 (ja) 2009-08-21 2014-01-08 株式会社日立国際電気 半導体装置の製造方法及び半導体装置
WO2011089852A1 (en) 2010-01-22 2011-07-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor memory device and driving method thereof
KR102015762B1 (ko) 2010-02-19 2019-08-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 메모리 장치, 그 구동 방법, 및 반도체 장치 제작 방법
JP5576719B2 (ja) 2010-06-10 2014-08-20 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US8357583B2 (en) * 2010-09-10 2013-01-22 Elpida Memory, Inc. Method for manufacturing semiconductor device
US8890047B2 (en) 2011-09-21 2014-11-18 Aptina Imaging Corporation Stacked-chip imaging systems
JP5942901B2 (ja) * 2012-06-14 2016-06-29 ソニー株式会社 固体撮像素子および電子機器
JP6400961B2 (ja) * 2013-07-12 2018-10-03 株式会社半導体エネルギー研究所 表示装置
JP6402017B2 (ja) * 2013-12-26 2018-10-10 株式会社半導体エネルギー研究所 半導体装置
JP6598436B2 (ja) 2014-08-08 2019-10-30 キヤノン株式会社 光電変換装置、撮像システム、及び光電変換装置の製造方法
JP6213743B2 (ja) 2014-10-08 2017-10-18 パナソニックＩｐマネジメント株式会社 撮像装置およびその駆動方法
CN105742303B (zh) 2014-12-26 2020-08-25 松下知识产权经营株式会社 摄像装置
JP6307771B2 (ja) 2014-12-26 2018-04-11 パナソニックＩｐマネジメント株式会社 撮像装置
TWI721026B (zh) * 2015-10-30 2021-03-11 日商半導體能源研究所股份有限公司 電容器、半導體裝置、模組以及電子裝置的製造方法

Patent Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1484852A (zh) * 2000-12-28 2004-03-24 ����һ 电介质膜及其形成方法、半导体器件、非易失性半导体存储器件及半导体器件的制造方法
CN1578991A (zh) * 2001-08-28 2005-02-09 Tdk株式会社 薄膜电容元件用组合物、高电容率绝缘膜、薄膜电容元件和薄膜叠层电容器
CN1762045A (zh) * 2003-03-07 2006-04-19 应用材料有限公司 用于较低eot等离子体氮化的栅电介质的两步后氮化退火
CN1855399A (zh) * 2005-04-28 2006-11-01 株式会社半导体能源研究所 半导体器件和制造半导体器件的方法
CN101529565A (zh) * 2006-10-27 2009-09-09 东京毅力科创株式会社 高电介质膜的形成方法和半导体装置的制造方法
WO2009057589A1 (ja) * 2007-10-30 2009-05-07 Nec Corporation キャパシタとそれを有する半導体装置およびキャパシタの製造方法
TW201014926A (en) * 2008-10-15 2010-04-16 Nat Univ Tsing Hua Method for producing metallic oxide film having high dielectric constant
CN102224594A (zh) * 2008-11-20 2011-10-19 住友电气工业株式会社 碳化硅半导体器件及其制造方法
CN102065650A (zh) * 2009-11-13 2011-05-18 索尼公司 印刷电路板及其制造方法
CN103733345A (zh) * 2011-08-12 2014-04-16 富士胶片株式会社 薄膜晶体管及其制造方法、显示装置、图像传感器、x射线传感器以及x射线数字摄影装置
CN104425531A (zh) * 2013-08-21 2015-03-18 瑞萨电子株式会社 半导体器件及其制造方法
CN107004602A (zh) * 2014-10-20 2017-08-01 株式会社半导体能源研究所 半导体装置、其制造方法、显示装置以及显示模块
TW201639175A (zh) * 2015-01-26 2016-11-01 半導體能源研究所股份有限公司 半導體裝置及其製造方法
CN106571300A (zh) * 2015-10-12 2017-04-19 南京励盛半导体科技有限公司 一种碳化硅半导体器件的栅极介质层的制造工艺

Also Published As

Publication number Publication date
US20190081131A1 (en) 2019-03-14
TWI785043B (zh) 2022-12-01
US20200194541A1 (en) 2020-06-18
US10910467B2 (en) 2021-02-02
TW201913699A (zh) 2019-04-01
US10615247B2 (en) 2020-04-07
JP2019054237A (ja) 2019-04-04
CN109494303A (zh) 2019-03-19
JP7157952B2 (ja) 2022-10-21

Similar Documents

Publication Publication Date Title
US10770500B2 (en) Solid state imaging device for reducing dark current
CN109494303B (zh) 电容元件、图像传感器、电容元件的制造方法以及图像传感器的制造方法
CN109494302B (zh) 电容元件、图像传感器以及电容元件的制造方法
US20120319179A1 (en) Metal gate and fabrication method thereof
KR101541544B1 (ko) 고체 촬상 장치와 그 제조 방법 및 촬상 장치
JP2019145790A (ja) 容量素子、及び容量素子の製造方法
JP2019050368A (ja) 容量素子、イメージセンサ、及び、容量素子の製造方法
JP2005183422A (ja) 高誘電率誘電体膜、ｍｏｓ型電界効果トランジスタ、及び半導体装置
WO2023199707A1 (ja) 撮像装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant