JP2019145790A - 容量素子、及び容量素子の製造方法 - Google Patents

容量素子、及び容量素子の製造方法 Download PDF

Info

Publication number
JP2019145790A
JP2019145790A JP2019017901A JP2019017901A JP2019145790A JP 2019145790 A JP2019145790 A JP 2019145790A JP 2019017901 A JP2019017901 A JP 2019017901A JP 2019017901 A JP2019017901 A JP 2019017901A JP 2019145790 A JP2019145790 A JP 2019145790A
Authority
JP
Japan
Prior art keywords
electrode
capacitive element
silicon
dielectric layer
interface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2019017901A
Other languages
English (en)
Other versions
JP7325007B2 (ja
Inventor
貴裕 小柳
Takahiro Koyanagi
貴裕 小柳
優子 留河
Yuko Tomekawa
優子 留河
原田　剛史
Takashi Harada
剛史 原田
川島　良男
Yoshio Kawashima
良男 川島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Intellectual Property Management Co Ltd
Original Assignee
Panasonic Intellectual Property Management Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Intellectual Property Management Co Ltd filed Critical Panasonic Intellectual Property Management Co Ltd
Publication of JP2019145790A publication Critical patent/JP2019145790A/ja
Application granted granted Critical
Publication of JP7325007B2 publication Critical patent/JP7325007B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02181—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing hafnium, e.g. HfO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02189—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing zirconium, e.g. ZrO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28568—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising transition metals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3215—Doping the layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14665—Imagers using a photoconductor layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
    • H01L28/91—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
    • H10B12/315—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor with the capacitor higher than a bit line

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Electromagnetism (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Semiconductor Memories (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

【課題】耐圧特性に優れた容量素子を提供する。【解決手段】本開示一態様に係る容量素子は、例えば下部電極１１である第１電極と、第１電極に対向する第２電極と、第１電極と第２電極との間に位置し、かつ第１電極に接する誘電体層１２と、を備える。第１電極のうち、第１電極と誘電体層１２との界面と接する第１部分、及び誘電体層１２のうち、界面と接する第２部分に珪素が含有される。第１部分及び第２部分の厚み方向に沿った、珪素の濃度分布は、界面を横切る凸部９０を含む。【選択図】図６

Description

本開示は、容量素子、及び容量素子の製造方法に関する。
従来、半導体集積回路の集積度を向上させるため、半導体集積回路が備える容量素子の単位面積あたりの容量密度を高める検討がなされている。容量密度を高める方策の１つとして、誘電率の高い材料を用いて容量素子の絶縁膜を形成することが検討されている。例えば、非特許文献１及び２などには、従来よく用いられていた酸化シリコン（ＳｉＯ２）よりも誘電率の高い酸化ハフニウム（ＨｆＯ２）を用いて形成された絶縁膜を備える容量素子が開示されている。
しかしながら、上記従来の容量素子では、耐圧が不十分であるという問題がある。
そこで、本開示は、耐圧特性に優れた容量素子及びその製造方法を提供する。
本開示の限定的ではない例示的な一態様に係る容量素子は、第１電極と、前記第１電極に対向する第２電極と、前記第１電極と前記第２電極との間に位置し、かつ前記第１電極に接する誘電体層と、を備える。前記第１電極のうち、前記第１電極と前記誘電体層との界面と接する第１部分、及び前記誘電体層のうち、前記界面と接する第２部分に珪素が含有される。前記第１部分及び前記第２部分の厚み方向に沿った、前記珪素の濃度分布は、前記界面を横切る凸部を含む。
また、本開示の限定的でない例示的な一態様に係る容量素子の製造方法は、第１電極を形成する工程と、前記第１電極を、シリコン化合物を含むガスに暴露することで、前記第１電極に珪素を含有させる工程と、前記第１電極上に誘電体層を形成する工程と、を含む。前記珪素を含有させる工程は、前記誘電体層を形成する工程の前に行われる。
本開示の一態様によれば、耐圧特性に優れた容量素子及びその製造方法を提供することができる。
図１は、実施の形態に係る容量素子の断面構造の一例を示す断面図である。 図２は、実施の形態に係る容量素子の断面構造の別の一例を示す断面図である。 図３Ａは、実施の形態に係る容量素子の製造方法の一工程を示す断面図である。 図３Ｂは、実施の形態に係る容量素子の製造方法の一工程を示す断面図である。 図３Ｃは、実施の形態に係る容量素子の製造方法の一工程を示す断面図である。 図３Ｄは、実施の形態に係る容量素子の製造方法の一工程を示す断面図である。 図４は、実施の形態に係る容量素子のＴｉＮに対するＳＩＭＳ分析結果を示す図である。 図５は、実施の形態に係る容量素子のＨｆＯに対するＳＩＭＳ分析結果を示す図である。 図６は、実施の形態に係る容量素子の深さ方向における珪素（Ｓｉ）の濃度分布を示す図である。 図７は、実施の形態に係る容量素子の深さ方向における炭素（Ｃ）の濃度分布を示す図である。 図８は、実施の形態に係る容量素子の電圧−電流特性の一例を示す図である。 図９は、実施の形態に係る容量素子を備えるイメージセンサの断面構造を示す断面図である。 図１０は、実施の形態に係る容量素子を備えるメモリデバイスの断面構造を示す断面図である。
（本開示の基礎となった知見）
容量素子の静電容量Ｃは、電極間に挟まれた誘電体層の誘電率をε、真空の誘電率をε０、誘電体層の膜厚をｔ、電極の面積をＳとした場合、Ｃ＝ε×ε０×Ｓ／ｔで表される。このため、容量密度を高める方策には、誘電体層の誘電率εを高めることだけでなく、誘電体層の膜厚ｔを薄くすることなどがある。
また、通常、容量素子の耐圧を高めるためには、誘電体層の膜厚を厚くすること、又は、バンドギャップが広い低誘電率の材料を用いることが行われる。なお、耐圧とは、電極間に流れるリーク電流が著しく増大する電圧である。
しかしながら、非特許文献１に示されているように、酸化ハフニウム（ＨｆＯ２）は、膜厚が増加するのに伴って、耐電界強度が低下する。なお、耐電界強度とは、リーク電流が著しく増大する電界強度であり、耐圧と同様の意義で用いられる。このため、酸化ハフニウムを用いて誘電体層を形成した場合、誘電体層の膜厚を増やしたとしても耐圧が低下するという問題がある。
本開示の一態様の概要は、以下の通りである。
本開示の一態様に係る容量素子は、第１電極と、前記第１電極に対向する第２電極と、前記第１電極と前記第２電極との間に位置し、かつ前記第１電極に接する誘電体層と、を備える。前記第１電極のうち、前記第１電極と前記誘電体層との界面と接する第１部分、及び前記誘電体層のうち、前記界面と接する第２部分に珪素が含有される。前記第１部分及び前記第２部分の厚み方向に沿った、前記珪素の濃度分布は、前記界面を横切る凸部を含む。
これにより、誘電体層に含まれる珪素が誘電体層内の欠陥を補間するので、電流パスが形成されるのを抑制することができる。したがって、容量素子の耐圧を高めることができる。このように、本態様によれば、耐圧特性に優れた容量素子を実現することができる。
また、本開示の一態様に係る容量素子において、例えば、前記誘電体層は、ハフニウムの酸化物及びジルコニウムの酸化物からなる群から選択される少なくとも１つにより構成されていてもよい。
これにより、ハフニウムの酸化物及びジルコニウムの酸化物は、誘電率が高い材料であるので、容量素子の高容量化を実現することができる。したがって、本態様によれば、容量素子の高容量化と高耐圧化とを両立させることができる。
また、本開示の一態様に係る容量素子において、例えば、前記凸部において前記珪素の濃度が最大となる位置は、前記第１部分内に位置してもよい。
これにより、凸部において前記珪素の濃度が最大となる位置の両側に広がるように珪素が分布しているので、頂点が第１電極内に位置していることで、誘電体層内の第１電極との界面近傍には多くの珪素が含有されている。このため、誘電体層内の界面近傍における欠陥が効果的に補間されるので、容量素子の耐圧を高めることができる。
また、本開示の一態様に係る容量素子において、例えば、前記凸部において前記珪素の濃度が最大となる位置における前記珪素の含有率は、１ａｔ％以上２５ａｔ％以下であってもよい。
これにより、前記凸部において前記珪素の濃度が最大となる位置における前記珪素の含有率が１ａｔ％以上であることで、誘電体層内にも欠陥が十分に補間できるだけの十分な量の珪素が含有される。したがって、誘電体層内の欠陥が補間されるので、容量素子の耐圧を高めることができる。また、前記凸部において前記珪素の濃度が最大となる位置における前記珪素の含有率が２５ａｔ％以下であることで、ハフニウムの酸化物又はジルコニウムの酸化物は高い誘電率を有する。したがって、容量素子の容量を高めることができる。このように、本態様によれば、容量素子の高容量化と高耐圧化とを両立させることができる。
また、本開示の一態様に係る容量素子において、例えば、前記第１電極は、窒化チタン及び窒化タンタルからなる群から選択される少なくとも１つにより構成されていてもよい。
これにより、窒化チタン又は窒化タンタルなどの窒化金属膜は、誘電体層を用いた半導体プロセスとの親和性が高いので、耐圧特性に優れた容量素子を容易に実現することができる。
また、本開示の一態様に係る容量素子において、例えば、前記凸部において前記珪素の濃度が最大となる位置は、前記厚み方向において前記界面から±１０ｎｍの範囲内に位置してもよい。
これにより、界面を基準に少なくとも±１０ｎｍの範囲には多くの珪素が分布しているので、誘電体層内にも欠陥が補間できるだけの充分な量の珪素が含有される。したがって、誘電体層内の欠陥が補間されるので、容量素子の耐圧を高めることができる。
また、例えば、本開示の一態様に係るイメージセンサは、上記容量素子を備える。
これにより、イメージセンサは、耐圧特性に優れた容量素子を備えるので、イメージセンサの耐圧特性も高めることができる。
また、例えば、本開示の一態様に係るメモリデバイスは、上記容量素子を備える。
これにより、メモリデバイスは、耐圧特性に優れた容量素子を備えるので、メモリデバイスの耐圧特性も高めることができる。
また、例えば、本開示の一態様に係る容量素子の製造方法は、第１電極を形成する工程と、前記第１電極を、シリコン化合物を含むガスに暴露することで、前記第１電極に珪素を含有させる工程と、前記第１電極上に誘電体層を形成する工程と、を含む。前記珪素を含有させる工程は、前記誘電体層を形成する工程の前に行われる。
これにより、第１電極に珪素が含有されるので、第１電極上に誘電体層を積層することで、積層された誘電体層内に珪素を効率良く含有させることができる。したがって、誘電体層内の欠陥が珪素によって補間されるので、電流パスが形成されるのを抑制することができる。
また、第１電極をシリコン化合物に暴露させることで、第１電極に珪素を添加するので、第１電極に添加される珪素の量を面内で均一にすることができる。特に、トレンチ構造を有する容量素子などの平行平板型ではない容量素子のように、第１電極が立体的な構造を有する場合であっても、シリコン化合物に暴露した表面から均一に珪素を添加することができる。したがって、珪素の偏りを低減し、誘電体層内の欠陥を面内で均一に補間することができ、電流パスが形成されるのを抑制することができる。
このように、本態様によれば、耐圧特性に優れた容量素子を製造することができる。
また、例えば、前記シリコン化合物は、シラン（ＳｉＨ４）、ジシラン（Ｓｉ２Ｈ６）、ジクロロシラン（ＳｉＨ２Ｃｌ２）、三塩化シラン（ＳｉＨＣｌ３）、四塩化珪素（ＳｉＣｌ４）、及び四フッ化珪素（ＳｉＦ４）のいずれかである。
これにより、シリコン化合物に含まれる珪素を均一に第１電極内に添加することができる。
以下、図面を参照しながら、本開示の実施の形態を詳細に説明する。なお、以下で説明する実施の形態は、いずれも包括的又は具体的な例を示す。以下の実施の形態で示される数値、形状、材料、構成要素、構成要素の配置及び接続形態、製造工程、製造工程の順序などは、一例であり、本開示を限定する主旨ではない。本明細書において説明される種々の態様は、矛盾が生じない限り互いに組み合わせることが可能である。また、以下の実施形態における構成要素のうち、独立請求項に記載されていない構成要素については、任意の構成要素として説明される。
また、各図は、模式図であり、必ずしも厳密に図示されたものではない。したがって、例えば、各図において縮尺などは必ずしも一致しない。また、各図において、実質的に同じ機能を有する構成要素は共通の参照符号で示し、説明を省略又は簡略化することがある。
また、本明細書において、「上方」及び「下方」という用語は、絶対的な空間認識における上方向（鉛直上方）及び下方向（鉛直下方）を指すものではなく、積層構成における積層順を基に相対的な位置関係により規定される用語として用いる。また、「上方」及び「下方」という用語は、２つの構成要素が互いに間隔を空けて配置されて２つの構成要素の間に別の構成要素が存在する場合のみならず、２つの構成要素が互いに密着して配置されて２つの構成要素が接する場合にも適用される。
（実施の形態）
［構成］
図１は、実施の形態に係る容量素子１０の断面構造の一例を示す断面図である。
図１に示すように、容量素子１０は、下部電極１１と、誘電体層１２と、上部電極１３とを有する。容量素子１０は、基板（図示せず）の上方に、下部電極１１、誘電体層１２及び上部電極１３をこの順で積層することで形成される。
下部電極１１及び上部電極１３は、互いに対向して配置された第１電極及び第２電極の一例である。誘電体層１２は、下部電極１１と上部電極１３との間に位置し、下部電極１１及び上部電極１３の各々に接している。
図１に示すように、容量素子１０は、平行平板型の容量素子である。具体的には、下部電極１１、誘電体層１２及び上部電極１３はそれぞれ、略均一な膜厚を有する平板状に構成されている。下部電極１１と上部電極１３とは、誘電体層１２を挟んで互いに平行に配置されている。下部電極１１の上面は、誘電体層１２の下面と接触している。上部電極１３の下面は、誘電体層１２の上面に接触している。
なお、容量素子１０の電極面積は、上部電極１３と下部電極１１とが平面視において重なる面積に相当する。平面視とは、容量素子１０を積層方向から見ることである。積層方向は、図１に示す深さ方向の反対、すなわち、下から上へ向かう方向である。
下部電極１１は、容量素子１０が備える第１電極の一例である。下部電極１１は、導電性の材料を用いて形成されている。導電性の材料としては、チタン（Ｔｉ）、アルミニウム（Ａｌ）、金（Ａｕ）又はプラチナ（Ｐｔ）などの金属単体が用いられる。あるいは、導電性の材料としては、窒化チタン（ＴｉＮ）、窒化タンタル（ＴａＮ）又は窒化ハフニウム（ＨｆＮ）などの導電性の窒化金属膜が用いられてもよい。また、導電性の材料としては、酸化インジウムスズ（ＩＴＯ：Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ）又は酸化亜鉛（ＺｎＯ）などの導電性の酸化物が用いられてもよい。
下部電極１１は、例えば、有機金属気相成長法（ＭＯＣＶＤ：Ｍｅｔａｌ Ｏｒｇａｎｉｃ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）、原子層堆積法（ＡＬＤ：Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ）又はスパッタリング法などを用いて形成される。下部電極１１は、例えば基板の上方に、導電性の材料を薄膜状に成膜することで形成される。下部電極１１の膜厚は、例えば１５ｎｍであるが、これに限らない。
上部電極１３は、容量素子１０が備える第２電極の一例である。上部電極１３は、下部電極１１と同じ材料を用いて形成されてもよく、異なる材料を用いて形成されてもよい。上部電極１３は、下部電極１１と同様に、ＭＯＣＶＤ法、ＡＬＤ法又はスパッタリング法などを用いて形成される。上部電極１３は、例えば誘電体層１２上の領域であって、下部電極１１と平面視において重複する領域に、導電性の材料を薄膜状に成膜することで形成される。上部電極１３の膜厚は、例えば２００ｎｍであるが、これに限らない。
誘電体層１２は、酸化シリコン（ＳｉＯ２）よりも誘電率が高いｈｉｇｈ−ｋ材料を用いて形成されている。具体的には、誘電体層１２は、ハフニウム（Ｈｆ）又はジルコニウム（Ｚｒ）の酸化物を主成分として含有している。誘電体層１２は、ハフニウム又はジルコニウムの酸化物を５０モル％以上含有している。誘電体層１２は、ＡＬＤ法、ＭＯＣＶＤ法又はＥＢ（Ｅｌｅｃｔｒｏｎ Ｂｅａｍ）蒸着法などを用いて形成される。誘電体層１２は、例えば下部電極１１上に、ハフニウム又はジルコニウムの酸化物により構成される誘電体膜を薄膜状に成膜することで形成される。
誘電体層１２は、単斜晶（Ｍｏｎｏｃｌｉｎｉｃ）系の結晶構造を有する。誘電体層１２は、常誘電体である。
誘電体層１２の膜厚は、例えば、透過型電子顕微鏡を用いて撮影された写真から物理膜厚を測定することが可能である。あるいは、容量素子１０の面積（Ｓ）と、誘電体層１２の誘電率（ε）とが既知である場合、容量素子１０の容量値（Ｃ）から、式：ｔ＝ε×Ｓ／Ｃに基づいて平均膜厚（ｔ）を算出することも可能である。
誘電体層１２の結晶構造は、Ｘ線回折（ＸＲＤ：Ｘ−Ｒａｙ Ｄｉｆｆｒａｃｔｉｏｎ）法を用いた分析を行うことで知ることが可能である。また、結晶構造は、断面ＴＥＭ（Ｔｒａｎｓｍｉｓｓｉｏｎ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）で知ることも可能である。
下部電極１１及び誘電体層１２の各々には、珪素（Ｓｉ）が含有されている。下部電極１１及び誘電体層１２の厚み方向に沿った、珪素の濃度分布は、下部電極１１と誘電体層１２との界面を横切る凸部を含む。詳細については、実施例を挙げて後で説明する。
下部電極１１及び誘電体層１２に含まれる珪素の濃度は、例えば、飛行時間型二次イオン質量分析法（ＴｏＦ−ＳＩＭＳ：Ｔｉｍｅ−ｏｆ−Ｆｌｉｇｈｔ Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｍｅｔｒｙ）を用いて測定することが可能である。なお、各層の膜厚、結晶構造、及び、珪素の濃度の測定方法は、これらに限らない。
なお、容量素子１０の断面構造は、図１に示した例に限らない。つまり、容量素子１０は、平行平板型の容量素子でなくてもよい。
図２は、本実施の形態の別の一例に係る容量素子２０の断面構造を示す断面図である。図２に示される容量素子２０は、平行平板型の容量素子ではなく、三次元構造型の容量素子である。具体的には、容量素子２０は、下部電極２１と、誘電体層２２と、上部電極２３とを備える。なお、容量素子２０は、図１に示される容量素子１０と比較して、その断面構造が相違する点を除いて、各層を構成する材料及び製造方法などは、容量素子１０と同様である。
図２に示されるように、下部電極２１と誘電体層２２との界面は、上部電極２３から下部電極２１に向かう方向、すなわち、深さ方向に凹んだトレンチ形状を有する。誘電体層２２は、トレンチ形状に沿って略均一な膜厚で設けられている。図２に示される例では、下部電極２１も、トレンチ形状に沿って略均一な膜厚で設けられている。上部電極２３は、上面が略平坦で、かつ、下面がトレンチ形状に沿って設けられている。
これにより、トレンチ形状における溝の側面部において、上部電極２３と下部電極２１とが互いに対向する領域が増える。このため、平面視において、図１に示す容量素子１０と同じ大きさであっても、容量素子２０の表面積が大きくなり、容量が大きくなる。
なお、図２では、２つの溝を有するトレンチ形状を一例に示したが、溝の個数は１つでもよく、３つ以上でもよい。また、溝の個数を多くする、又は、溝を深くすることで、容量素子２０の容量を大きくすることができる。
［容量素子の製造方法］
続いて、本実施の形態に係る容量素子１０の製造方法について、図３Ａから図３Ｄを用いて説明する。図３Ａから図３Ｄは、本実施の形態に係る容量素子１０の製造方法の各工程を示す断面図である。
容量素子１０の製造方法は、下部電極１１を形成する工程と、下部電極１１に珪素を含有させる工程と、下部電極１１上に誘電体層１２を積層する工程とを含んでいる。下部電極１１に珪素を含有させる工程は、誘電体層１２を積層する工程の前に行われる。
具体的には、まず、図３Ａに示されるように、基板（図示せず）の上方に、下部電極１１を形成する。例えば、ＭＯＣＶＤ法を用いてＴｉＮ膜を成膜することで、下部電極１１を形成する。ＴｉＮ膜の膜厚は、例えば１５ｎｍであるが、これに限らない。ＭＯＣＶＤ法に使用した原料は、例えば、ＴＤＭＡＴ（Ｔｉ［Ｎ（ＣＨ３）２］４、テトラキス（ジメチルアミド）チタニウム）などである。
次に、図３Ｂに示されるように、下部電極１１を、シリコン化合物を含むガスに暴露することで、下部電極１１に珪素を含有させる。具体的には、下部電極１１が配置されたチャンバー内にシリコン化合物を含むガスを供給することで、下部電極１１の表面をシリコン化合物に暴露する。シリコン化合物を含むガスは、例えばシラン（ＳｉＨ４）ガスであるが、これに限らない。例えば、シリコン化合物は、ジシラン（Ｓｉ２Ｈ６）、ジクロロシラン（ＳｉＨ２Ｃｌ２）、三塩化シラン（ＳｉＨＣｌ３）、四塩化珪素（ＳｉＣｌ４）、四フッ化珪素（ＳｉＦ４）などであってもよい。
次に、図３Ｃに示されるように、シリコン化合物に暴露した後の下部電極１１上に、ＡＬＤ法を用いて、誘電体層１２を形成する。このときの基板温度は、例えば２５０℃以上３００℃以下である。例えば、ハフニウムの酸化物（ＨｆＯｘ）を下部電極１１上に成膜することで、誘電体層１２を形成する。
ＡＬＤ法に使用した原料は、ＴＥＭＡＨ（Ｈｆ［ＮＣＨ３Ｃ２Ｈ５］４、テトラキス（エチルメチルアミノ）ハフニウム）である。原料ガスとＯ３ガスとを交互にチャンバー内へ導入することにより、シラン暴露後の下部電極１１上にＨｆＯｘ膜を成長させる。なお、原料は、ＴＤＭＡＨ（Ｈｆ［Ｎ（ＣＨ３）２］４、テトラキス（ジメチルアミノ）ハフニウム）であってもよい。
なお、ハフニウムの酸化物の代わりに、ジルコニウムの酸化物（ＺｒＯｘ）を成膜してもよい。ＨｆＯｘの膜厚は、例えば２１ｎｍであるが、これに限らない。なお、ＨｆＯｘ及びＺｒＯｘの添字ｘは、正の値である。例えばｘ＝２であるが、これに限らない。
次に、図３Ｄに示すように、誘電体層１２上に上部電極１３を形成する。例えば、ＭＯＣＶＤ法を用いて、ＴｉＮ膜を誘電体層１２上に成膜することで、上部電極１３を形成する。ＴｉＮ膜の膜厚は、例えば７０ｎｍであるが、これに限らない。
最後に、上部電極１３を形成した後、窒素（Ｎ２）雰囲気下の熱処理を行う。窒素雰囲気下の熱処理は、窒素アニールともいう。窒素アニールは、例えば４００℃で３０分行われる。
本実施の形態では、容量素子１０に対して、高温での熱処理を行わない。ここで、高温とは、誘電体層１２が常誘電性を維持できない範囲の温度であり、例えば１０００℃以上の温度である。仮に１０００℃の熱処理を行った場合、誘電体層１２の結晶状態は単斜晶（Ｍｏｎｏｃｌｉｎｉｃ）から斜方晶（Ｏｒｔｈｏｒｈｏｍｂｉｃ）に変化する。結晶状態の変化により、誘電体層１２は強誘電体になる。強誘電体となった誘電体層１２は、ヒステリシス特性を有する。このため、容量素子１０に対して、窒素アニールなどの熱処理を行う場合、当該熱処理の温度は、例えば、４００℃以下の温度である。
なお、トレンチ構造を有する容量素子２０の製造方法は、図３Ａから図３Ｄに示す容量素子１０の製造方法と同様である。例えば、下部電極２１を形成する前に、基板の上方に絶縁膜を形成し、当該絶縁膜の一部を除去することで、凹部を形成する。当該凹部に沿って下部電極２１を形成することで、トレンチ構造を有する下部電極２１を形成する。下部電極２１の形成後は、図３Ｂから図３Ｄに示される製造方法と同様に、シリコン化合物への暴露、誘電体層２２の形成、上部電極２３の形成、窒素アニールをこの順で行う。これにより、トレンチ構造の容量素子２０が製造される。
以下、本開示の実施例を説明する。以下に示す実施例は、本開示を説明するための例示であり、本開示を限定するものではない。
本発明者らは、以下に示す実施例に係る容量素子１０のサンプルと、比較例に係る容量素子のサンプルとを作製し、作製した各サンプルの特性を評価した。まず、各サンプルの具体的な製造条件について説明する。
［実施例］
まず、Ｓｉウエハからなる基板上に、下部電極１１としてＴｉＮ膜を膜厚１５ｎｍで成膜した。次に、３５０℃、９０Ｔｏｒｒの高温減圧雰囲気にした炉内で、ＳｉＨ４ガスに１８０ｓｅｃの暴露処理を行った。次に、誘電体層１２として、ＨｆＯｘを膜厚２１ｎｍで成膜した。次に、上部電極１３としてＴｉＮ膜を膜厚７０ｎｍで成膜した。その後、窒素雰囲気で４００℃、３０ｍｉｎの熱処理を行った。これにより、実施例に係る容量素子１０を作製した。
なお、誘電体層を構成するＨｆＯｘは、ＡＬＤ法で成膜した。ＡＬＤ法に使用した原料は、ＴＥＭＡＨ（Ｈｆ［ＮＣＨ３Ｃ２Ｈ５］４、テトラキス（エチルメチルアミノ）ハフニウム）である。原料ガスとＯ３ガスとを交互にチャンバー内へ導入することにより、下部電極１１上にＨｆＯｘ膜を成長させた。
また、下部電極１１及び上部電極１３の各々を構成するＴｉＮ膜は、ＭＯＣＶＤ法で成膜した。ＭＯＣＶＤ法に使用した原料は、例えば、ＴＤＭＡＴ（Ｔｉ［Ｎ（ＣＨ３）２］４、テトラキス（ジメチルアミド）チタニウム）などである。
また、上部電極１３を形成しない点以外は、実施例に係る容量素子１０と同様の製造条件に従って、膜分析用のサンプルを作製した。
［比較例］
本発明者らは、比較例として、シリコン化合物に下部電極１１を暴露させていない容量素子も作製した。比較例に係る容量素子は、下部電極１１をＳｉＨ４に暴露させない点を除いて、実施例と同様の条件に従って作製した。
また、上部電極を形成しない点以外は、比較例に係る容量素子と同様の製造条件に従って、膜分析用サンプルを作製した。
［特性の比較］
以下では、作製した実施例及び比較例に係る容量素子及び膜分析用サンプルの特性を分析した結果について説明する。
まず、図４及び図５を用いて、下部電極１１と誘電体層１２との界面の位置について説明する。
図４は、本実施の形態に係る容量素子のＴｉＮに対するＳＩＭＳ分析結果を示す図である。図５は、実施の形態に係る容量素子のＨｆＯに対するＳＩＭＳ分析結果を示す図である。
図４及び図５はそれぞれ、実施例及び比較例で作製した膜分析用サンプルを二次イオン質量分析（ＳＩＭＳ）法で評価した結果を示している。図４及び図５において、横軸は、誘電体層１２の上面からの深さを示している。図４の縦軸は、Ｔｉイオンの強度を示しており、図５の縦軸は、Ｈｆイオンの強度を示している。なお、イオンの強度は、対応する深さにおける分析対象の膜に含まれる原子の量（具体的には、濃度）に相当する。
図４に示されるように、深さが約１７ｎｍを超えると、Ｔｉイオンの強度が大きくなり始め、深さが約２６ｎｍ近傍で強度が飽和している。深さが約３２ｎｍを超えると、Ｔｉイオンの強度が減少を始め、約５８ｎｍ近傍でＴｉイオンがほとんど検知されなくなっている。
一方で、図５に示されるように、深さ方向に見ると、Ｈｆイオンの強度は略一定の状態を保ちながら、深さが約２０ｎｍでわずかに上昇している。Ｈｆイオンの強度は、深さが約２２ｎｍで最大に達した後、約３０ｎｍ近傍にかけて減少している。
本実施の形態では、下部電極１１と誘電体層１２との界面の位置は、Ｈｆイオンの強度の最大値、すなわち、Ｈｆイオンの強度が減少を始めるときの深さの位置であるとみなす。具体的には、図５に示されるように、界面の位置は、深さが約２２ｎｍの位置になる。実施例及び比較例では、成膜条件として２１ｎｍの厚さとなるようにＨｆＯ膜を成膜しているので、成膜条件に略合致した位置に界面が存在していることが分かる。
また、本実施の形態では、界面を含む所定の領域（以下では、界面領域と記載）の上端の位置は、Ｔｉイオンの強度が大きくなり始める位置であるとみなす。具体的には、界面領域の上端の位置は、図４に示されるように、深さが約１７ｎｍの位置になる。
また、界面領域の下端の位置は、Ｈｆイオンの強度が下げ止まる位置であるとみなす。具体的には、界面領域の下端の位置は、図５に示されるように、深さが約３１ｎｍの位置になる。
なお、図４及び図５では、実施例及び比較例のグラフを区別して図示していないが、略同じグラフとなった。すなわち、シリコン化合物による暴露処理の有無によっては、ＨｆＯ及びＴｉＮの結晶構造にほとんど影響を与えていない。このため、シリコン化合物による暴露処理を行ったとしても、誘電体層１２の高誘電性、及び、下部電極１１の導電性などは、シリコン化合物による暴露処理を行わない場合と同等である。
次に、図６を用いて、深さ方向における珪素（Ｓｉ）の濃度分布について説明する。
図６は、本実施の形態に係る容量素子の深さ方向における珪素（Ｓｉ）の濃度分布を示す図である。図６において、横軸は、誘電体層１２の上面からの深さを示しており、縦軸は、珪素の濃度を示している。
図６に示されるように、実施例と比較例とでは、特に界面領域における珪素の濃度が異なっている。具体的には、実施例に係るサンプルにおける珪素の濃度は、界面領域において、比較例に係るサンプルにおける珪素の濃度より高い。
実施例に係るサンプルにおける、珪素の濃度分布は、下部電極１１と誘電体層１２との界面の両側に亘る凸部９０を有している。凸部９０は、上端９２から頂点９１を通って下端９３に至る滑らかな山型の部分である。なお、凸部９０は、上端９２から下端９３までの間に複数の極大値を有する場合もある。
凸部９０の頂点９１は、界面近傍で珪素の濃度が最も高くなる部分である。すなわち、頂点９１は、凸部９０における珪素の濃度の最大値である。図６に示されるように、凸部９０の頂点９１は、下部電極１１内に位置している。つまり、凸部９０の頂点９１は、界面より下部電極１１側に位置している。頂点９１は、深さが約２５ｎｍの位置である。
頂点９１における珪素の含有率は、例えば１ａｔ％以上２５ａｔ％以下である。頂点９１における含有率は、頂点９１の深さにおける全元素に対する珪素が占める割合に相当する。図６に示されるように、頂点９１における濃度は約２×１０２１ａｔｏｍｓ／ｃｍ３であり、含有率に換算すると４ａｔ％となる。珪素の濃度は、深さ方向において、頂点９１を基準に両側に徐々に減少している。例えば、深さの浅い方向、すなわち、ＨｆＯｘ側に５ｎｍ離れた位置では、頂点９１の濃度の半分以下になっている。
凸部９０の上端９２は、頂点９１から深さの浅い方向に見た場合に、珪素の濃度の減少の程度が緩やかになる部分である。例えば、深さの浅い方向に対して、頂点９１から１ｎｍ刻みに珪素の濃度の減少の傾きを算出した場合、減少の傾きが半分以下になる位置が上端９２である。
図６に示されるように、凸部９０の上端９２は、誘電体層１２内に位置している。具体的には、上端９２は、界面領域外の誘電体層１２内に位置している。なお、上端９２は、界面領域内に位置していてもよい。上端９２は、深さが約１５ｎｍの位置である。図６に示されるように、上端９２における珪素の濃度は、約３×１０１９ａｔｏｍｓ／ｃｍ３である。
凸部９０の下端９３は、頂点９１から深さ方向に見た場合に、珪素の濃度の減少の程度が緩やかになる部分である。例えば、深さ方向に対して、頂点９１から１ｎｍ刻みに珪素の濃度の減少の傾きを算出した場合、減少の傾きが半分以下になる位置が下端９３である。図６に示されるように、凸部９０の下端９３は、下部電極１１内に位置している。具体的には、下端９３は、界面領域の下端に略一致する位置に位置している。なお、下端９３は、界面領域内に位置していてもよく、界面領域外の下部電極１１内に位置していてもよい。下端９３は、深さが約３１ｎｍの位置である。図６に示されるように、下端９３における珪素の濃度は、約７×１０１９ａｔｏｍｓ／ｃｍ３である。
なお、凸部９０の上端９２及び下端９３はそれぞれ、上述した例に限らない。例えば、上端９２及び下端９３はそれぞれ、減少の傾きが０になる位置であってもよい。あるいは、上端９２及び下端９３は、珪素の濃度が頂点９１の濃度に比べて一桁小さくなる位置であってもよい。
本実施の形態では、凸部９０の頂点９１は、深さ方向において界面を基準に±１０ｎｍの範囲内に位置している。なお、「−（マイナス）」は深さが浅いことを意味し、「＋（プラス）」は深さが深いことを意味している。つまり、頂点９１は、界面より１０ｎｍ浅い位置から、界面より１０ｎｍ深い位置までの範囲内に位置している。
図６に示されるように、頂点９１は、深さ方向において界面を基準に＋１０ｎｍの範囲内に位置している。頂点９１は、界面を基準に−１０ｎｍの範囲内に位置していてもよい。また、上端９２及び下端９３も、界面から±１０ｎｍの範囲内に位置している。
以上のように、シリコン化合物に下部電極１１を暴露させた後に誘電体層１２を形成することで、珪素は、界面を基準に下部電極１１側だけでなく、誘電体層１２側にも拡散していることが分かる。珪素は、誘電体層１２中の酸素欠損を補間するだけでなく、下部電極１１及び誘電体層１２中に含まれていた炭素に置き換わったものと推定される。なお、炭素は、下部電極１１及び誘電体層１２の成膜に用いる原料に含まれていた成分である。
ここで、図７を用いて、深さ方向における炭素（Ｃ）の濃度分布について説明する。
図７は、本実施の形態に係る容量素子の深さ方向における炭素（Ｃ）の濃度分布を示す図である。図７において、横軸は、誘電体層１２の上面からの深さを示しており、縦軸は、炭素の濃度を示している。
図７に示されるように、実施例と比較例とでは、特に界面領域における炭素の濃度が異なっている。具体的には、実施例に係るサンプルにおける炭素の濃度は、界面領域において、比較例に係るサンプルにおける炭素の濃度より低い。より具体的には、界面より誘電体層１２側において、実施例に係るサンプルにおける炭素の濃度は、比較例に係るサンプルにおける炭素の濃度より低い。
このように、シリコン化合物に下部電極１１を暴露させた後、誘電体層１２を積層することで、誘電体層１２内で不純物として含有される炭素の量が減少する。したがって、キャリアトラップとなりうる炭素の量が減少するので、電流パスの発生を抑制することができる。これにより、容量素子１０の耐圧が向上する。
なお、図４から図７はいずれも、上部電極１３を備えない膜分析用のサンプルの分析結果を示しているが、上部電極１３を備える容量素子１０についても同様である。
［電圧−電流特性］
ここで、実施例及び比較例に係る容量素子の電圧−電流特性について、図８を用いて説明する。
図８は、本実施の形態に係る容量素子の電圧−電流特性の一例を示す図である。具体的には、図８は、上述した実施例及び比較例の電圧−電流特性を示している。電流値の測定はＫｅｙｓｉｇｈｔ社製の半導体パラメータアナライザ４１５６Ｃを用いた。具体的には、下部電極１１に０Ｖを印加し、上部電極１３に印加する電圧を０Ｖから７Ｖの範囲でスイープさせながら、下部電極１１と上部電極１３との間に流れるリーク電流の電流値を測定した。電流値が１×１０９Ａ／ｃｍ２を超えたときに、容量素子１０が破壊したとみなし、そのときの電圧を絶縁破壊電圧とした。
比較例に係る容量素子では、絶縁破壊電圧が４．１８Ｖであった。これに対して、実施例に係る容量素子１０では、絶縁破壊電圧は４．８０Ｖであった。
以上の結果から、ＴｉＮなどからなる下部電極１１に対してＳｉＨ４などのシリコン化合物を暴露した後、ＨｆＯｘなどの誘電体層１２を積層することで、容量素子１０の耐圧が向上することが確認された。
なお、ＨｆＯｘの破壊モデルとして、パーコレーションモデル（Ｐｅｒｃｏｌａｔｉｏｎ ｍｏｄｅｌ）が提唱されている。パーコレーションモデルは、長時間のストレスにより発生した欠陥が電流パスを形成することで絶縁破壊を起こすというモデルである。本実施の形態に係る容量素子においても、パーコレーションモデルが適用できる。
したがって、珪素の誘電体層１２への添加による耐圧の向上効果は、誘電体層１２中に添加されたイオンが欠陥を補い、電流パスの形成を抑制したこと、及び、誘電体層１２中に含有する不純物である炭素の量を低減し、電流パスの形成を抑制したことによると考えられる。
なお、ここでは、下部電極１１としてＴｉＮ膜を利用したが、ＴａＮ膜、ＨｆＮ膜などの他の窒化金属膜でも同様の結果が得られる。また、下部電極１１として、ＩＴＯなどの導電性酸化物、又は、金属膜などを利用した場合でも同様の結果が得られる。誘電体層１２としても、ＨｆＯｘ膜の代わりに、ＺｒＯｘ膜などの他のｈｉｇｈ−ｋ材料を用いた場合でも同様の結果が得られる。また、シリコン化合物として、シラン以外のシリコンを含む材料を用いた場合も同様の結果が得られる。
［イメージセンサ］
続いて、本実施の形態に係る容量素子１０を備えるイメージセンサ１００について、図９を用いて説明する。図９は、本実施の形態に係るイメージセンサ１００の断面構造を示す断面図である。
イメージセンサ１００は、行列状に配列された複数の画素を備える。複数の画素の各々は、受光した光を光電変換することで電気信号を生成する光電変換素子と、当該光電変換素子によって生成された電気信号を処理する画素回路とを備える。図９は、イメージセンサ１００の１つの画素の断面構成を示している。
図９に示されるように、本実施の形態に係るイメージセンサ１００は、光電変換膜１３２を画素回路の上方に積層させた積層構造を有するイメージセンサである。具体的には、イメージセンサ１００は、基板１１０と、多層配線構造１２０と、光電変換素子１３０とを備える。
基板１１０は、半導体基板であり、例えばＳｉ基板である。
多層配線構造１２０は、光電変換素子１３０によって生成された電気信号を処理する画素回路を含んでいる。具体的には、図９に示されるように、多層配線構造１２０には、複数のトランジスタＴｒ１、Ｔｒ２及びＴｒ３と、複数の容量素子Ｃｓ及びＣｃと、複数の配線とが含まれる。
複数のトランジスタＴｒ１、Ｔｒ２及びＴｒ３はそれぞれ、リセットトランジスタ、及び、電荷の読み出し用のトランジスタなどである。トランジスタＴｒ１、Ｔｒ２及びＴｒ３は、例えばＭＯＳＦＥＴである。各トランジスタのソース領域及びドレイン領域などは、基板１１０の表面領域に形成されている。
容量素子Ｃｃは、光電変換素子１３０から取り出される信号電荷を蓄積する容量素子である。容量素子Ｃｓは、ｋＴＣノイズを除去するための容量素子である。各トランジスタ、各容量素子及び各配線は、シリコン酸化膜などの絶縁性材料から形成される層間絶縁膜などによって分離されている。
光電変換素子１３０は、画素電極１３１と、光電変換膜１３２と、透明電極１３３とを備える。画素電極１３１と透明電極１３３とは、光電変換膜１３２を間に挟んで、互いに対向して配置されている。光電変換膜１３２は、画素電極１３１と透明電極１３３との各々に面で接触している。
画素電極１３１は、画素毎に互いに分離して設けられている。画素電極１３１は、例えば、アルミニウム又は銅などの金属などの導電性材料を用いて形成されている。
光電変換膜１３２は、有機材料又はアモルファスシリコンなどの無機材料を用いて形成されている。光電変換膜１３２は、透明電極１３３を介して光が入射した場合に、入射した光の量に応じた信号電荷を生成する。信号電荷は、画素電極１３１を介して取り出され、容量素子Ｃｃに蓄積される。
透明電極１３３は、ＩＴＯなどの透明導電性材料を用いて形成されている。透明電極１３３及び光電変換膜１３２は、例えば、各画素に共通して設けられている。
本実施の形態に係る容量素子１０は、例えば、容量素子Ｃｓとして利用される。具体的には、図９に示されるように、イメージセンサ１００は、ｋＴＣノイズの除去用の容量素子Ｃｓとして、容量素子１０を備える。基板１１０の上方で、かつ、多層配線構造１２０の内部に、下部電極１１、誘電体層１２及び上部電極１３がこの順に積層されることで、容量素子１０が設けられている。
なお、容量素子１０は、信号電荷を蓄積するための容量素子Ｃｃとして利用されてもよい。これにより、高照度の入射光に対しても白飛びせずに露光できるようになり、飽和電子数の多い画素を実現することができる。
本実施の形態に係るイメージセンサ１００は、耐圧が高い容量素子１０を備えるので、信頼性を高めることができる。なお、イメージセンサ１００は、容量素子１０の代わりに、容量素子２０を備えてもよい。
［メモリデバイス］
次に、本実施の形態に係る容量素子２０を備えるメモリデバイス２００について、図１０を用いて説明する。図１０は、本実施の形態に係るメモリデバイス２００の断面構造を示す断面図である。
メモリデバイス２００は、例えば、ｅＤＲＡＭ（ｅｍｂｅｄｄｅｄ Ｄｙｎａｍｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）などの記憶装置である。なお、メモリデバイス２００は、キャパシタベースの記憶装置であれば、ｅＤＲＡＭに限定されない。
図１０に示されるように、本実施の形態に係るメモリデバイス２００は、基板２１０上に、ＤＲＡＭ形成領域２０１と、ロジック回路形成領域２０２とを備える。ＤＲＡＭ形成領域２０１には、メモリセル２２０と、トランジスタＴｒと、配線層２３０とが設けられている。
メモリデバイス２００では、例えば、ＤＲＡＭ形成領域２０１とロジック回路形成領域２０２とが行列状に複数配列されている。ＤＲＡＭ形成領域２０１に含まれるメモリセル２２０に電荷を書き込むことで、値を保持させることができる。図１０は、メモリデバイス２００の１つの単位領域の断面構成を示している。
基板２１０は、半導体基板であり、例えばＳｉ基板である。基板２１０上には、複数の絶縁膜２４０、２４１及び２４２が順に積層されている。
メモリセル２２０は、例えば、図２に示される容量素子２０である。メモリセル２２０は、基板２１０上に形成された絶縁膜２４１上に設けられている。具体的には、絶縁膜２４１には、絶縁膜２４０の上面を露出させる貫通孔が設けられており、メモリセル２２０は、当該貫通孔を利用したトレンチ構造を有する。
メモリセル２２０の下部電極２１は、絶縁膜２４０を貫通するコンタクトプラグ２３１を介してトランジスタＴｒのソース及びドレインの一方に接続されている。メモリセル２２０は、トランジスタＴｒを介して供給された電荷を蓄積する。
トランジスタＴｒは、メモリセル２２０に対する電荷の書き込み又は読み出しを行う。トラジスタＴｒは、例えばＭＯＳＦＥＴである。トランジスタＴｒのソース及びドレインなどは、基板２１０の表面領域に形成されている。トランジスタＴｒのソース及びドレインの他方は、絶縁膜２４０を貫通するコンタクトプラグ２３１、並びに、絶縁膜２４１及び２４２を貫通するコンタクトプラグ２３２を介して配線層２３０に接続されている。
配線層２３０は、メモリセル２２０に対して書き込む電荷を供給するため、かつ、メモリセル２２０に蓄積された電荷を読み出すための配線である。
ロジック回路形成領域２０２には、メモリセル２２０は設けられていない。ロジック回路形成領域２０２には、図示しないトランジスタなどが設けられており、ロジック回路が形成されている。ロジック回路は、例えば、ＤＲＡＭ形成領域２０１のトランジスタＴｒの制御などを行う。
以上のように、本実施の形態に係るメモリデバイス２００は、耐圧が高い容量素子２０を備えるので、信頼性を高めることができる。なお、メモリデバイス２００は、容量素子２０の代わりに、容量素子１０を備えてもよい。
（他の実施の形態）
以上、１つ又は複数の態様に係る容量素子及びその製造方法、並びに、イメージセンサ及びメモリデバイスについて、実施の形態に基づいて説明したが、本開示は、これらの実施の形態に限定されるものではない。本開示の主旨を逸脱しない限り、当業者が思いつく各種変形を本実施の形態に施したもの、及び、異なる実施の形態における構成要素を組み合わせて構築される形態も、本開示の範囲内に含まれる。
例えば、凸部９０の頂点９１における珪素の含有率は、１ａｔ％より小さくてもよく、２５ａｔ％より大きくてもよい。また、頂点９１は、珪素の濃度分布において、深さ方向における一点でなくてもよく、深さ方向において幅を有してもよい。
また、例えば、凸部９０の頂点９１は、誘電体層１２内に位置していてもよい。
また、例えば、珪素の濃度分布には、上部電極１３と誘電体層１２との界面の両側に亘る凸部が含まれてもよい。つまり、上部電極１３が第１電極の一例であり、下部電極１１が第２電極の一例であってもよい。
また、上記の各実施の形態は、特許請求の範囲又はその均等の範囲において種々の変更、置き換え、付加、省略などを行うことができる。
本開示は、耐圧特性に優れた容量素子、及び、当該容量素子を備えるＣＭＯＳイメージセンサなどの撮像素子、又は、ＤＲＡＭなどのメモリ素子などに適用可能である。本開示に係る容量素子は、特に、高感度の撮影、又は、ＨＤＲ（Ｈｉｇｈ Ｄｙｎａｍｉｃ Ｒａｎｇｅ）の撮影が求められる場合において有用である。光検出装置又はイメージセンサは、例えば、デジタルカメラ、車両搭載用カメラなどに適用される。デジタルカメラは、例えば、人、動植物、風景、建造物などを被写体とし、日中の屋外での撮影、又は、照明の少ない屋外若しくは夜間での撮影に利用され得る。また、車両搭載用カメラは、例えば、車両が安全に走行するための、制御装置に対する入力装置として利用され得る。あるいは、車両が安全に走行するための、オペレータの支援に利用され得る。
１０、２０ 容量素子
１１、２１ 下部電極
１２、２２ 誘電体層
１３、２３ 上部電極
９０ 凸部
９１ 頂点
９２ 上端
９３ 下端
１００ イメージセンサ
１１０、２１０ 基板
１２０ 多層配線構造
１３０ 光電変換素子
１３１ 画素電極
１３２ 光電変換膜
１３３ 透明電極
２００ メモリデバイス
２０１ ＤＲＡＭ形成領域
２０２ ロジック回路形成領域
２２０ メモリセル
２３０ 配線層
２３１、２３２ コンタクトプラグ
２４０、２４１、２４２ 絶縁膜

Claims (8)

  1. 第１電極と、
    前記第１電極に対向する第２電極と、
    前記第１電極と前記第２電極との間に位置し、かつ前記第１電極に接する誘電体層と、を備え、
    前記第１電極のうち、前記第１電極と前記誘電体層との界面と接する第１部分、及び前記誘電体層のうち、前記界面と接する第２部分に珪素が含有され、
    前記第１部分及び前記第２部分の厚み方向に沿った、前記珪素の濃度分布は、前記界面を横切る凸部を含む、
    容量素子。
  2. 前記誘電体層は、ハフニウムの酸化物及びジルコニウムの酸化物からなる群から選択される少なくとも１つにより構成される、
    請求項１に記載の容量素子。
  3. 前記凸部において前記珪素の濃度が最大となる位置は、前記第１部分内に位置する、
    請求項１または２に記載の容量素子。
  4. 前記凸部において前記珪素の濃度が最大となる位置における前記珪素の含有率は、１ａｔ％以上２５ａｔ％以下である、
    請求項１から３のいずれかに記載の容量素子。
  5. 前記第１電極は、窒化チタン及び窒化タンタルからなる群から選択される少なくとも１つにより構成される、
    請求項１から４のいずれかに記載の容量素子。
  6. 前記凸部において前記珪素の濃度が最大となる位置は、前記厚み方向において前記界面から±１０ｎｍの範囲内に位置する、
    請求項１から５のいずれかに記載の容量素子。
  7. 第１電極を形成する工程と、
    前記第１電極を、シリコン化合物を含むガスに暴露することで、前記第１電極に珪素を含有させる工程と、
    前記第１電極上に誘電体層を形成する工程と、を含み、
    前記珪素を含有させる工程は、前記誘電体層を形成する工程の前に行われる、
    容量素子の製造方法。
  8. 前記シリコン化合物は、シラン、ジシラン、ジクロロシラン、三塩化シラン、四塩化珪素、及び四フッ化珪素のいずれかである、
    請求項７に記載の容量素子の製造方法。
JP2019017901A 2018-02-15 2019-02-04 容量素子、及び容量素子の製造方法 Active JP7325007B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2018025144 2018-02-15
JP2018025144 2018-02-15

Publications (2)

Publication Number Publication Date
JP2019145790A true JP2019145790A (ja) 2019-08-29
JP7325007B2 JP7325007B2 (ja) 2023-08-14

Family

ID=67540247

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019017901A Active JP7325007B2 (ja) 2018-02-15 2019-02-04 容量素子、及び容量素子の製造方法

Country Status (3)

Country Link
US (1) US10923560B2 (ja)
JP (1) JP7325007B2 (ja)
CN (1) CN110164850A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021044762A1 (ja) * 2019-09-04 2021-03-11 パナソニックＩｐマネジメント株式会社 撮像装置
WO2021112247A1 (ja) * 2019-12-04 2021-06-10 国立大学法人東京工業大学 不揮発性記憶装置、不揮発性記憶素子及びその製造方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220033130A (ko) * 2020-09-09 2022-03-16 삼성전자주식회사 이미지 센서

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02148760A (ja) * 1988-11-29 1990-06-07 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
JPH04328862A (ja) * 1991-04-30 1992-11-17 Hitachi Ltd 半導体集積回路装置の製造方法
JPH0794678A (ja) * 1993-06-28 1995-04-07 Yasuo Tarui キャパシタおよびその形成方法
JPH07161934A (ja) * 1993-12-06 1995-06-23 Hitachi Ltd 半導体装置およびその製造方法
JPH0992798A (ja) * 1995-09-25 1997-04-04 Lg Semicon Co Ltd 半導体デバイスのキャパシタ構造及びその製造方法
JPH10341010A (ja) * 1997-06-06 1998-12-22 Texas Instr Japan Ltd 強誘電体キャパシタの作製方法及び強誘電体メモリ装置の製造方法
JP2007081265A (ja) * 2005-09-16 2007-03-29 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
JP2012009823A (ja) * 2010-05-28 2012-01-12 Tokyo Electron Ltd 成膜方法および成膜装置
JP2016197617A (ja) * 2015-04-02 2016-11-24 パナソニックＩｐマネジメント株式会社 撮像装置

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3058136B2 (ja) * 1997-11-04 2000-07-04 日本電気株式会社 半導体容量素子及びその製造方法
JP3208124B2 (ja) 1998-06-01 2001-09-10 松下電器産業株式会社 半導体装置、半導体装置の製造方法、および半導体装置の製造装置
JP2003045960A (ja) 2001-08-01 2003-02-14 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
WO2003019643A1 (fr) 2001-08-23 2003-03-06 Nec Corporation Dispositif semi-conducteur comportant un film isolant presentant une permittivite elevee et son procede de production
JP2004023008A (ja) * 2002-06-20 2004-01-22 Renesas Technology Corp 半導体集積回路装置およびその製造方法
JP2005183422A (ja) * 2003-12-16 2005-07-07 Nec Corp 高誘電率誘電体膜、ｍｏｓ型電界効果トランジスタ、及び半導体装置
TW200620472A (en) * 2004-09-09 2006-06-16 Tokyo Electron Ltd Thin film capacitor, method for forming same, and computer readable recording medium
JP4784065B2 (ja) * 2004-10-28 2011-09-28 ソニー株式会社 キャパシタおよびキャパシタの製造方法および半導体装置
KR100578824B1 (ko) * 2005-03-11 2006-05-11 삼성전자주식회사 박막 제조 방법 및 이를 이용한 게이트 구조물, 커패시터의제조 방법
JP2006344837A (ja) * 2005-06-09 2006-12-21 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
US8110469B2 (en) * 2005-08-30 2012-02-07 Micron Technology, Inc. Graded dielectric layers
JP2007115986A (ja) 2005-10-21 2007-05-10 Sharp Corp 薄膜デバイス及びその製造方法
JP2008078516A (ja) 2006-09-25 2008-04-03 Kyocera Corp 積層セラミックコンデンサおよびその製法
JP2009164424A (ja) * 2008-01-08 2009-07-23 Toshiba Corp 半導体装置およびその製造方法
WO2009093633A1 (ja) 2008-01-22 2009-07-30 Nec Corporation 容量素子を有する半導体装置
JP5835150B2 (ja) 2012-08-09 2015-12-24 株式会社村田製作所 積層セラミックコンデンサ
JP2014067866A (ja) 2012-09-26 2014-04-17 Ps4 Luxco S A R L 半導体装置の製造方法

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02148760A (ja) * 1988-11-29 1990-06-07 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
JPH04328862A (ja) * 1991-04-30 1992-11-17 Hitachi Ltd 半導体集積回路装置の製造方法
JPH0794678A (ja) * 1993-06-28 1995-04-07 Yasuo Tarui キャパシタおよびその形成方法
JPH07161934A (ja) * 1993-12-06 1995-06-23 Hitachi Ltd 半導体装置およびその製造方法
JPH0992798A (ja) * 1995-09-25 1997-04-04 Lg Semicon Co Ltd 半導体デバイスのキャパシタ構造及びその製造方法
JPH10341010A (ja) * 1997-06-06 1998-12-22 Texas Instr Japan Ltd 強誘電体キャパシタの作製方法及び強誘電体メモリ装置の製造方法
JP2007081265A (ja) * 2005-09-16 2007-03-29 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
JP2012009823A (ja) * 2010-05-28 2012-01-12 Tokyo Electron Ltd 成膜方法および成膜装置
JP2016197617A (ja) * 2015-04-02 2016-11-24 パナソニックＩｐマネジメント株式会社 撮像装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021044762A1 (ja) * 2019-09-04 2021-03-11 パナソニックＩｐマネジメント株式会社 撮像装置
WO2021112247A1 (ja) * 2019-12-04 2021-06-10 国立大学法人東京工業大学 不揮発性記憶装置、不揮発性記憶素子及びその製造方法

Also Published As

Publication number Publication date
US20190252488A1 (en) 2019-08-15
US10923560B2 (en) 2021-02-16
CN110164850A (zh) 2019-08-23
JP7325007B2 (ja) 2023-08-14

Similar Documents

Publication Publication Date Title
JP5374980B2 (ja) 固体撮像装置
JP7325007B2 (ja) 容量素子、及び容量素子の製造方法
US20160071947A1 (en) Method including a replacement of a dummy gate structure with a gate structure including a ferroelectric material
JP7186367B2 (ja) 容量素子及びイメージセンサ
US20060128108A1 (en) Method for forming a titanium nitride layer and method for forming a lower electrode of a MIM capacitor using the titanium nitride layer
US10910467B2 (en) Capacitor including first electrode, dielectric layer, and second electrode, image sensor, method for manufacturing capacitor, and method for manufacturing image sensor
US6326258B1 (en) Method of manufacturing semiconductor device having thin film capacitor
KR20160017793A (ko) 반도체 소자의 커패시터 제조 방법
US20120061800A1 (en) Capacitor element, manufacturing method thereof and semiconductor device
JP2019050368A (ja) 容量素子、イメージセンサ、及び、容量素子の製造方法
US8809970B2 (en) Semiconductor device and method for manufacturing the same
US20080054400A1 (en) Capacitor and method of manufacturing the same
US7300852B2 (en) Method for manufacturing capacitor of semiconductor element
US7847328B2 (en) Capacitor electrode, method for manufacturing the same, and semiconductor device
CN103839806A (zh) 半导体器件及其制造方法
US20080211065A1 (en) Semiconductor devices and methods of manufacture thereof
WO2018123435A1 (ja) 半導体装置およびその製造方法
US7408232B2 (en) Semiconductor device and method for fabricating the same
US20090057677A1 (en) Ferroelectric device and method for fabricating the same
JP2015084363A (ja) 半導体装置、及び半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20211227

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20221121

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230110

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230306

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230704

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230719

R151 Written notification of patent or utility model registration

Ref document number: 7325007

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151