JP4784065B2

JP4784065B2 - キャパシタおよびキャパシタの製造方法および半導体装置

Info

Publication number: JP4784065B2
Application number: JP2004313343A
Authority: JP
Inventors: 弘二郎長岡
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 2004-10-28
Filing date: 2004-10-28
Publication date: 2011-09-28
Anticipated expiration: 2024-10-28
Also published as: JP2006128333A

Description

本発明は、高誘電体膜を用いたキャパシタおよびキャパシタの製造方法およびそのキャパシタを用いた半導体装置に関するものである。

従来のキャパシタ用絶縁膜には、窒化酸化シリコン（ＳｉＯＮ）（比誘電率４〜７）、窒化シリコン（ＳｉＮ）（比誘電率７）等が用いられてきた。しかし、デバイスの微細化とそれに伴う高集積化に伴い、メモリーセルのキャパシタの高容量化、ＤＲＡＭ（ダイナミックランダムアクセスメモリ）の特性向上のためにキャパシタのリーク電流を低く抑える必要が生じてきている。

キャパシタ容量を上げるためには、キャパシタ面積を広げること、単位面積あたりの容量を上げる等の手法がある。前者のキャパシタ面積を広げるためには、キャパシタ構造に、例えばピラー形状やトレンチ形状など、さまざまな形状を採用することが行われている。さらにキャパシタの表面積を増加させるため、ＫＳＧや粗面ポリシリコンなどの技術も開発され、実デバイスでの適用が図られている。

キャパシタの容量は一般的に、Ｃ＝ε×Ｓ／ｔ（ε：キャパシタ絶縁膜の誘電率、Ｓ：キャパシタの実行面積、ｔ：キャパシタ絶縁膜の膜厚）で表される。ここで、単位面積あたりの容量を上げるには、誘電体膜を薄くする、もしくは誘電体膜自体の誘電率を上げればよい。誘電体膜自体の薄膜化は、ある程度可能であるが、薄くなるに従いリーク電流が増えるため、薄膜化には限界がある。そこで、残された方法としてキャパシタの誘電体膜に高誘電体材料を用いることが行われている。例えば、高誘電率の金属酸化膜の薄膜が用いられている。高誘電体金属酸化膜には、酸化アルミニウム（Ａｌ_２Ｏ_３）：比誘電率１０、酸化ハフニウム（ＨｆＯ_２）：比誘電率１５〜４０、ハフニウムシリケート（ＨｆＳｉＯ_ｘ）：比誘電率１１〜１５などがある。成膜には原子層蒸着法〔ＡＬＤ（Atomic Layer Deposition）法〕、有機金属−化学的気相成長法（ＭＯ−ＣＶＤ法）、スパッタリング法などがあるが、カバリッジ性能の面からＡＬＤ法、ＭＯ−ＣＶＤ法が用いられる。

例えば、酸化ハフニウムを誘電体膜に用いたキャパシタの製造工程は、まず、図９（１）に示すように、シリコン基板１０１を用意する。次に、図９（２）に示すように、上記シリコン基板１０１上に酸化ハフニウムからなる高誘電体層１０２を形成する。次に、図９（３）に示すように、酸化ハフニウム１０２上に電流層１０３を形成する。その後、熱処理を行う。この結果、図９（４）に示すように、高誘電体層１０２の酸化ハフニウムが結晶化する。

さらに、金属酸化膜からなる高誘電体膜の誘電率を向上させるためや、リーク性能、耐熱性の向上を図るために、金属酸化膜からなる高誘電体膜を成膜した後、アンモニア（ＮＨ₃）雰囲気などでアニール処理を行うことで、膜中に窒素を導入し、高誘電体金属酸窒化薄膜にする方法がとられている（例えば、非特許文献１参照。）。

T.Watababe,M.Takayanagi,R.Iijima,K.Ishimaru,H.Ishiuchi,Y.Tsunashima著「Design Guideline of HfSiON Gate Dielectrics for 65 nm CMOS Generation」Symposium on VLSI Technology Digest of Technical Papers ２００３年

解決しようとする問題点は、ディープトレンチ向けの高誘電体材料（Ｈｉｇｈ−ｋ材料）の一つである酸化ハフニウム（ＨｆＯ₂）は、耐熱性が不十分であり、後工程でかかる熱工程により結晶化が進み、結晶粒界に電流のリーク経路が形成されてしまい、その結果、リーク電流の増大が引き起こされるという点がある。また、リーク電流を低減させる施策として、シリコン（Ｓｉ）や窒素（Ｎ）を添加したＨｆＳｉＯ膜や、ＨｆＳｉＯＮ膜があるが、これらの膜を利用した場合、耐熱性は向上するものの誘電率が低下してしまうため、耐熱性を確保しつつ、リーク電流を抑え、容量を確保することが難しい点である。

本発明のキャパシタは、シリコンよりなる第１電極と、第１電極の上に形成され、シリコン窒化膜よりなる厚さ１ｎｍ以下の界面層と、界面層上に形成され、結晶構造がアモルファスで、ハフニウム元素に対するシリコン元素の量が６０％以上７０％以下の窒化ハフニウムシリケートよりなり、厚さ２ｎｍ以下の第１高誘電体層と、第１高誘電体層の上に形成され、アルミニウム、ハフニウム、タンタル、ジルコニウム、チタン、イリジウム、ランタン、イットリウムおよびプラセオジムのうちの少なくとも一つの元素を含む金属酸化膜よりなる第２高誘電体層と、第２高誘電体層の上に形成され、結晶構造がアモルファスで、ハフニウム元素に対するシリコン元素の量が６０％以上７０％以下の窒化ハフニウムシリケートよりなり、厚さ２ｎｍ以下の第３高誘電体層と、第３高誘電体層上に形成され、シリコンよりなる第２電極と、を備える。

本発明のキャパシタの製造方法は、シリコンよりなる第１電極を形成する工程と、第１電極上に、シリコン窒化膜よりなる厚さ１ｎｍ以下の界面層を形成する工程と、界面層上に、結晶構造がアモルファスで、ハフニウム元素に対するシリコン元素の量が６０％以上７０％以下のハフニウムシリケートよりなり、厚さ２ｎｍ以下の第１高誘電体層を、原子層蒸着法又は有機金属−化学気相成長法により形成する工程と、第１高誘電体層上に、アルミニウム、ハフニウム、タンタル、ジルコニウム、チタン、イリジウム、ランタン、イットリウムおよびプラセオジムのうちの少なくとも一つの元素を含む金属酸化膜よりなる第２高誘電体層を形成する工程と、第２高誘電体層上に、結晶構造がアモルファスで、ハフニウム元素に対するシリコン元素の量が６０％以上７０％以下のハフニウムシリケートよりなり、厚さ２ｎｍ以下の第１高誘電体層を、原子層蒸着法又は有機金属−化学気相成長法により形成する工程と、第１から第３高誘電体層を窒化処理する工程と、第３高誘電体層上に、シリコンよりなる第２電極を形成する工程と、を含む。

本発明の半導体装置は、基板上にキャパシタを備え、このキャパシタは、シリコンよりなる第１電極と、第１電極の上に形成され、シリコン窒化膜よりなる厚さ１ｎｍ以下の界面層と、界面層上に形成され、結晶構造がアモルファスで、ハフニウム元素に対するシリコン元素の量が６０％以上７０％以下の窒化ハフニウムシリケートよりなり、厚さ２ｎｍ以下の第１高誘電体層と、第１高誘電体層の上に形成され、アルミニウム、ハフニウム、タンタル、ジルコニウム、チタン、イリジウム、ランタン、イットリウムおよびプラセオジムのうちの少なくとも一つの元素を含む金属酸化膜よりなる第２高誘電体層と、第２高誘電体層の上に形成され、結晶構造がアモルファスで、ハフニウム元素に対するシリコン元素の量が６０％以上７０％以下の窒化ハフニウムシリケートよりなり、厚さ２ｎｍ以下の第３高誘電体層と、第３高誘電体層上に形成され、シリコンよりなる第２電極と、を備える。

本発明のキャパシタは、キャパシタを構成する誘電体層が、高誘電体材料からなる高誘電体層を含み、この高誘電体層は、少なくともキャパシタを構成する第１電極、第２電極および誘電体層の一部を構成する界面層との界面を有するもので、第１電極側および第２電極側の少なくとも一方の側に結晶構造がアモルファスの層を有するため、このアモルファス層によってリーク電流経路の生成が防止でき、リーク電流の発生を防止することができるという利点がある。また、誘電体層の内部は結晶化した状態であってよいので、高誘電率状態を維持でき、誘電体層としては高い誘電率を確保することができる。よって、耐熱性を有した低リーク電流で高容量のキャパシタを提供することができる。

本発明のキャパシタの製造方法は、誘電体層の一部を構成する界面層上にアモルファス状態を維持する第１高誘電体層を形成する工程と、第１高誘電体層上に高誘電体からなる第２高誘電体層を形成する工程と、第２高誘電体層上にアモルファス状態を維持する第３高誘電体層を形成する工程とを有するため、第２高誘電体層を結晶化した状態とすることができるので、第２誘電体層を高誘電率状態に維持でき、誘電体層としては高い誘電率を確保することができる。また、第２高誘電体層を挟むようにアモルファス状態を維持する第１、第３高誘電体層を形成するので、これらのアモルファス層によってリーク電流経路の生成が防止でき、リーク電流の発生を防止することができるという利点がある。よって、耐熱性を有した低リーク電流で高容量のキャパシタを提供することができる。

本発明の半導体装置は、本発明のキャパシタを用いているため、耐熱性を有した低リーク電流で高容量のキャパシタを用いることができるという利点がある。これにより、半導体装置のキャパシタ性能の向上が期待できる。

キャパシタの耐熱性を確保しつつキャパシタの誘電体層のリーク電流の発生を抑制するという目的を、キャパシタの誘電体層にアモルファス層を導入することで実現した。

本発明のキャパシタおよびその製造方法に係る第１実施例を、図１の製造工程断面図によって説明する。

図１（１）に示すように、少なくとも表面に第１電極１１が形成された基板を用意する。この第１電極１１は、例えばシリコン層からなる。このシリコン層は、単結晶シリコン、多結晶シリコン、アモルファスシリコンのいずれでもよい。また、上記シリコン層は表面が平面であるが、表面形状は凹形状であってもよく平面に限らない。すなわち、シリコン層１１が表面に出ていれば、その形状はスタック形状、トレンチ形状でもよい。

次に、前洗浄処理によって、上記シリコン層表面の洗浄を行う。この前洗浄は、例えば０.１％フッ酸（ＨＦ）溶液を用いて、シリコン層表面の自然酸化膜を除去する。これはシリコン層と高誘電体金属酸窒化膜で形成される誘電体層との界面に誘電率が低い層が形成されるのを防ぐためのものである。

さらに窒化処理を行う。この時の窒化処理は、アンモニア（ＮＨ₃）ガス雰囲気で８００℃の熱窒化処理である。この窒化処理は処理形態に限定することはなく、ラジカル窒化などの処理であってもよく、シリコン層への酸素拡散が抑制される厚さの窒化シリコン膜１２が形成されればよい。上記窒化シリコン膜１２は、例えば１ｎｍ以下の厚さに形成されることが好ましい。

次に、図１（２）に示すように、上記窒化シリコン膜１２上に、アモルファス状態を維持する第１高誘電体層１３を形成する。この第１高誘電体層１３は、例えば高誘電体金属酸化膜（高誘電体金属シリケート膜）からなり、例えばハフニウムシリケート（ＨｆＳｉＯ_x）膜からなる。この成膜方法は、例えばＡＬＤ法、ＭＯ−ＣＶＤ法などを用いることができ、この例ではＡＬＤ法にてＨｆＳｉＯ_x膜を成膜した。その膜厚は、２ｎｍ以下が望ましく、本実施例においては２ｎｍの厚さに形成している。また、本実施例でのシリコン量は、ハフニウム元素に対し、例えば５０％程度としている。このハフニウム元素に対するシリコンの割合は、誘電体層の耐熱性と誘電率とから設定することができる。上記成膜では、ＡＬＤ法にて、ハフニウムプリカーサの吸着→酸化→シリコンプリカーサの吸着→酸化→ハフニウムプリカーサの吸着→酸化というように、ハフニウムプリカーサの吸着と酸化、シリコンプリカーサの吸着と酸化という工程を順に繰り返し行えばよい。上記ハフニウムプリカーサは、例えばハフニウム−トリ−ブトキサイド（Ｈｆ−ｔ−butoxide）を用いることができ、上記シリコンプリカーサには、テトラクロロシラン（ＴＣＳ）を用いることができる。また、酸化には、Ｈ₂Ｏ、オゾン（Ｏ₃）などの酸化性ガスを用いることができる。この成膜温度は、例えば３００℃に設定し、ここでは、ハフニウムシリケート（ＨｆＳｉＯ）膜を２ｎｍの厚さに形成している。

次に、図１（３）に示すように、上記第１高誘電体層１３上に、第２高誘電体層１４を形成する。この第２高誘電体層１４は、例えば高誘電体金属酸化膜からなり、例えば酸化ハフニウム（ＨｆＯ₂）膜からなる。ＨｆＯ₂膜の形成も、上記同様にＡＬＤ法で行うことができる。例えば、ハフニウムプリカーサの吸着→酸化→ハフニウムプリカーサの吸着…というように、ハフニウムプリカーサの吸着と酸化を繰り返し行えばよい。上記ハフニウムプリカーサは、例えばハフニウム−トリ−ブトキサイド（Ｈｆ−ｔ−butoxide）を用いることができ、また、酸化には、Ｈ₂Ｏ、オゾン（Ｏ₃）などの酸化性ガスを用いることができる。この成膜温度は、例えば３００℃に設定し、ここでは、酸化ハフニウム（ＨｆＯ₂）膜を４ｎｍの厚さに形成している。

次に、図１（４）に示すように、上記第２高誘電体層１４上に、アモルファス状態を維持する第３高誘電体層１５を形成する。この第３高誘電体層１５は、前記第１高誘電体層１３と同様に、例えば高誘電体金属酸化膜（高誘電体金属シリケート膜）からなり、例えばハフニウムシリケート（ＨｆＳｉＯ）膜からなる。この成膜方法は、例えばＡＬＤ法、ＭＯ−ＣＶＤ法などを用いることができ、この例ではＡＬＤ法にてＨｆＳｉＯ_x膜を成膜した。その膜厚は、２ｎｍ以下が望ましく、本実施例においては２ｎｍの厚さに形成している。また、本実施例でのシリコン量は、ハフニウム元素に対し、例えば５０％程度としている。このハフニウム元素に対するシリコンの割合は、誘電体層の耐熱性と誘電率とから設定することができる。上記成膜では、ＡＬＤ法にて、ハフニウムプリカーサの吸着→酸化→シリコンプリカーサの吸着→酸化→ハフニウムプリカーサの吸着→酸化というように、ハフニウムプリカーサの吸着と酸化、シリコンプリカーサの吸着と酸化という工程を順に繰り返し行えばよい。上記ハフニウムプリカーサは、例えばハフニウム−トリ−ブトキサイド（Ｈｆ−ｔ−butoxide）を用いることができ、上記シリコンプリカーサには、テトラクロロシラン（ＴＣＳ）を用いることができる。また、酸化には、Ｈ₂Ｏ、オゾン（Ｏ₃）などの酸化性ガスを用いることができる。この成膜温度は、例えば３００℃に設定し、ここでは、ハフニウムシリケート（ＨｆＳｉＯ）膜を２ｎｍの厚さに形成している。

次に、図１（５）に示すように、第３高誘電体層１５から第１高誘電体層１３までを窒化処理する。この窒化処理は、例えば、８００℃のアンモニア（ＮＨ₃）ガス雰囲気で行う。

次に、図１（６）に示すように、上記第３高誘電体層１５上にキャパシタの第２電極１６を形成する。この第２電極１６は、例えば、ポリシリコン膜を用い、望ましくは、１００ｎｍ程度の厚さのポリシリコン膜で形成する。

このようにして、シリコン層からなる第１電極１１、窒化シリコン膜１２、アモルファス状態を維持する第１高誘電体層１３、酸化ハフニウムからなる第２高誘電体層１４、アモルファス状態を維持する第３高誘電体層１５、第２電極１６を積層してなるキャパシタ１が完成する。

また、図２に示すように、上記構成のキャパシタ１は、後に熱工程で１０５０℃程度の熱処理（例えばＲＴＡ処理）などが入っても、第１電極１１、第２電極１６近傍の誘電体層である第１高誘電体層１３、第３高誘電体層１５はアモルファス状態が保たれる。また、第２高誘電体層１４を構成する酸化ハフニウム（ＨｆＯ₂）は耐熱性に乏しいため、結晶化を起こし、粒界からなる電流リーク経路Ｌが形成されるが、第１電極１１、第２電極１６近傍にあるアモルファス層が電流リーク経路Ｌを遮断しているため、良好なリーク特性を保ちつつ、誘電率の高い酸化ハフニウム（ＨｆＯ₂）を第２高誘電体層１４に使用することができるので、キャパシタ１は高容量のものとすることができる。

また、上記第１、第３高誘電体層１３、１５は、例えば、ハフニウムに、シリコン、酸素、窒素のうちの少なくとも一つの元素を含むものを用いる。上記第２高誘電体層１４は、例えば、アルミニウム、ハフニウム、タンタル、ジルコニウム、チタン、イリジウム、ランタン、イットリウムおよびプラセオジムのうちの少なくとも一つの元素を含むものを用いることができ、結晶化されている。したがって、上記高誘電体金属酸化膜としては、上記酸化ハフニウムの他に、酸化アルミニウム（Ａｌ₂Ｏ₃）、酸化ジルコニウム（Ｚｒ₂Ｏ₃）、酸化プラセオジム（ＰｒＯ₂）、酸化ランタン（Ｌａ₂Ｏ₃）などの膜、これらのシリケート膜、また、これら元素の多元系材料の膜として、例えば酸化アルミニウムハフニウム（ＨｆＡｌＯ_x）を用いることができる。

次に、本発明のキャパシタおよびその製造方法に係る第２実施例を、図３の製造工程断面図によって説明する。

図３（１）に示すように、少なくとも表面に第１電極１１が形成された基板を用意する。この第１電極１１は、例えばシリコン層からなる。このシリコン層は、単結晶シリコン、多結晶シリコン、アモルファスシリコンのいずれでもよい。また、上記シリコン層は表面が平面であるが、表面形状は凹形状であってもよく平面に限らない。すなわち、シリコン層１１が表面に出ていれば、その形状はスタック形状、トレンチ形状でもよい。

次に、上記窒化シリコン膜１２上に、アモルファス状態を維持する第１高誘電体層１３を形成する。この第１高誘電体層１３は、例えば高誘電体金属酸化膜（高誘電体金属シリケート膜）からなり、例えばハフニウムシリケート（ＨｆＳｉＯ_x）膜からなる。この成膜方法は、例えばＡＬＤ法、ＭＯ−ＣＶＤ法などを用いることができ、この例ではＡＬＤ法にてＨｆＳｉＯ_x膜を成膜した。その膜厚は、２ｎｍ以下が望ましく、本実施例においては２ｎｍの厚さに形成している。また、本実施例でのシリコン量は、ハフニウム元素に対し、例えば５０％程度としている。このハフニウム元素に対するシリコンの割合は、誘電体層の耐熱性と誘電率とから設定することができる。上記成膜では、ＡＬＤ法にて、ハフニウムプリカーサの吸着→酸化→シリコンプリカーサの吸着→酸化→ハフニウムプリカーサの吸着→酸化というように、ハフニウムプリカーサの吸着と酸化、シリコンプリカーサの吸着と酸化という工程を順に繰り返し行えばよい。上記ハフニウムプリカーサは、例えばハフニウム−トリ−ブトキサイド（Ｈｆ−ｔ−butoxide）を用いることができ、上記シリコンプリカーサには、テトラクロロシラン（ＴＣＳ）を用いることができる。また、酸化には、Ｈ₂Ｏ、オゾン（Ｏ₃）などの酸化性ガスを用いることができる。この成膜温度は、例えば３００℃に設定し、ここでは、ハフニウムシリケート（ＨｆＳｉＯ）膜を２ｎｍの厚さに形成している。

次に、図３（２）に示すように、第１高誘電体層１３を窒化処理する。この窒化処理は、例えば、８００℃のアンモニア（ＮＨ₃）ガス雰囲気で行って、第１高誘電体層１３をＨｆＳｉＯＮ化する。上記窒化処理の形態はラジカル窒化などの処理を用いることもできる。

次に、図３（３）に示すように、上記窒化処理を行った第１高誘電体層１３上に、第２高誘電体層１４を形成する。この第２高誘電体層１４は、例えば高誘電体金属酸化膜からなり、例えば酸化ハフニウム（ＨｆＯ₂）膜からなる。ＨｆＯ₂膜の形成も、上記同様にＡＬＤ法で行うことができる。例えば、ハフニウムプリカーサの吸着→酸化→ハフニウムプリカーサの吸着…というように、ハフニウムプリカーサの吸着と酸化を繰り返し行えばよい。上記ハフニウムプリカーサは、例えばハフニウム−トリ−ブトキサイド（Ｈｆ−ｔ−butoxide）を用いることができ、また、酸化には、Ｈ₂Ｏ、オゾン（Ｏ₃）などの酸化性ガスを用いることができる。この成膜温度は、例えば３００℃に設定し、ここでは、酸化ハフニウム（ＨｆＯ₂）膜を４ｎｍの厚さに形成している。

次に、図３（４）に示すように、第２高誘電体層１４を窒化処理する。この窒化処理は、例えば、８００℃のアンモニア（ＮＨ₃）ガス雰囲気で行って、第２高誘電体層１４をＨｆＯＮ化する。上記窒化処理の形態はラジカル窒化などの処理を用いることもできる。

次に、図３（５）に示すように、上記窒化処理した第２高誘電体層１４上に、アモルファス状態を維持する第３高誘電体層１５を形成する。この第３高誘電体層１５は、前記第１高誘電体層１３と同様に、例えば高誘電体金属酸化膜（高誘電体金属シリケート膜）からなり、例えばハフニウムシリケート（ＨｆＳｉＯ）膜からなる。この成膜方法は、例えばＡＬＤ法、ＭＯ−ＣＶＤ法などを用いることができ、この例ではＡＬＤ法にてＨｆＳｉＯ_x膜を成膜した。その膜厚は、２ｎｍ以下が望ましく、本実施例においては２ｎｍの厚さに形成している。また、本実施例でのシリコン量は、ハフニウム元素に対し、例えば５０％程度としている。このハフニウム元素に対するシリコンの割合は、誘電体層の耐熱性と誘電率とから設定することができる。上記成膜では、ＡＬＤ法にて、ハフニウムプリカーサの吸着→酸化→シリコンプリカーサの吸着→酸化→ハフニウムプリカーサの吸着→酸化というように、ハフニウムプリカーサの吸着と酸化、シリコンプリカーサの吸着と酸化という工程を順に繰り返し行えばよい。上記ハフニウムプリカーサは、例えばハフニウム−トリ−ブトキサイド（Ｈｆ−ｔ−butoxide）を用いることができ、上記シリコンプリカーサには、テトラクロロシラン（ＴＣＳ）を用いることができる。また、酸化には、Ｈ₂Ｏ、オゾン（Ｏ₃）などの酸化性ガスを用いることができる。この成膜温度は、例えば３００℃に設定し、ここでは、ハフニウムシリケート（ＨｆＳｉＯ）膜を２ｎｍの厚さに形成している。

次に、上記第３高誘電体層１５上にキャパシタの第２電極１６を形成する。この第２電極１６は、例えば、ポリシリコン膜を用い、望ましくは、１００ｎｍ程度の厚さのポリシリコン膜で形成する。

このようにして、シリコン層からなる第１電極１１、窒化シリコン膜１２、アモルファス状態を維持する第１高誘電体層１３、窒化酸化ハフニウムからなる第２高誘電体層１４、アモルファス状態を維持する第３高誘電体層１５、第２電極１６を積層してなるキャパシタ２が完成する。

また、図４に示すように、上記構成のキャパシタ２は、後に熱工程で１０５０℃程度の熱処理（例えばＲＴＡ処理）などが入っても、第１電極１１、第２電極１６近傍の誘電体層である第１高誘電体層１３、第３高誘電体層１５はアモルファス状態が保たれる。また、第２高誘電体層１４を構成する窒化酸化ハフニウム（ＨｆＯＮ）は耐熱性に乏しいため、結晶化を起こし、粒界からなる電流リーク経路Ｌが形成されるが、第１電極１１、第２電極１６近傍にあるアモルファス層が電流リーク経路Ｌを遮断しているため、良好なリーク特性を保ちつつ、誘電率の高い酸化ハフニウム（ＨｆＯＮ）を第２高誘電体層１４に使用することができるので、キャパシタ２は高容量のものとすることができる。

次に、本発明のキャパシタおよびその製造方法に係る第３実施例を、図５の製造工程断面図によって説明する。

図５（１）に示すように、少なくとも表面に第１電極１１が形成された基板を用意する。この第１電極１１は、例えばシリコン層からなる。このシリコン層は、単結晶シリコン、多結晶シリコン、アモルファスシリコンのいずれでもよい。また、上記シリコン層は表面が平面であるが、表面形状は凹形状であってもよく平面に限らない。すなわち、シリコン層１１が表面に出ていれば、その形状はスタック形状、トレンチ形状でもよい。

次に、図５（２）に示すように、上記窒化シリコン膜１２上に、アモルファス状態を維持する第１高誘電体層１３を形成する。この第１高誘電体層１３は、例えば高誘電体金属酸化膜（高誘電体金属シリケート膜）からなり、例えばハフニウムシリケート（ＨｆＳｉＯ_x）膜からなる。この成膜方法は、例えばＡＬＤ法、ＭＯ−ＣＶＤ法などを用いることができ、この例ではＡＬＤ法にてＨｆＳｉＯ_x膜を成膜した。その膜厚は、２ｎｍ以下が望ましく、本実施例においては２ｎｍの厚さに形成している。また、本実施例でのシリコン量は、ハフニウム元素に対し、例えば６０％〜７０％程度とする。このハフニウム元素に対するシリコンの割合は、誘電体層の耐熱性と誘電率とから設定することができる。上記成膜では、ＡＬＤ法にて、ハフニウムプリカーサの吸着→酸化→シリコンプリカーサの吸着→酸化→ハフニウムプリカーサの吸着→酸化というように、ハフニウムプリカーサの吸着と酸化、シリコンプリカーサの吸着と酸化という工程を順に繰り返し行えばよい。上記ハフニウムプリカーサは、例えばハフニウム−トリ−ブトキサイド（Ｈｆ−ｔ−butoxide）を用いることができ、上記シリコンプリカーサには、テトラクロロシラン（ＴＣＳ）を用いることができる。また、酸化には、Ｈ₂Ｏ、オゾン（Ｏ₃）などの酸化性ガスを用いることができる。この成膜温度は、例えば３００℃に設定し、ここでは、ハフニウムシリケート（ＨｆＳｉＯ）膜を２ｎｍの厚さに形成している。

次に、図５（３）に示すように、上記第１高誘電体層１３上に、第２高誘電体層１４を形成する。この第２高誘電体層１４は、例えば高誘電体金属酸化膜からなり、例えば酸化ハフニウム（ＨｆＯ₂）膜からなる。ＨｆＯ₂膜の形成も、上記同様にＡＬＤ法で行うことができる。例えば、ハフニウムプリカーサの吸着→酸化→ハフニウムプリカーサの吸着…というように、ハフニウムプリカーサの吸着と酸化を繰り返し行えばよい。上記ハフニウムプリカーサは、例えばハフニウム−トリ−ブトキサイド（Ｈｆ−ｔ−butoxide）を用いることができ、また、酸化には、Ｈ₂Ｏ、オゾン（Ｏ₃）などの酸化性ガスを用いることができる。この成膜温度は、例えば３００℃に設定し、ここでは、酸化ハフニウム（ＨｆＯ₂）膜を４ｎｍの厚さに形成している。

次に、図５（４）に示すように、上記第２高誘電体層１４上に、アモルファス状態を維持する第３高誘電体層１５を形成する。この第３高誘電体層１５は、前記第１高誘電体層１３と同様に、例えば高誘電体金属酸化膜（高誘電体金属シリケート膜）からなり、例えばハフニウムシリケート（ＨｆＳｉＯ）膜からなる。この成膜方法は、例えばＡＬＤ法、ＭＯ−ＣＶＤ法などを用いることができ、この例ではＡＬＤ法にてＨｆＳｉＯ_x膜を成膜した。その膜厚は、２ｎｍ以下が望ましく、本実施例においては２ｎｍの厚さに形成している。また、本実施例でのシリコン量は、ハフニウム元素に対し、例えば６０％〜７０％程度とする。このハフニウム元素に対するシリコンの割合は、誘電体層の耐熱性と誘電率とから設定することができる。上記成膜では、ＡＬＤ法にて、ハフニウムプリカーサの吸着→酸化→シリコンプリカーサの吸着→酸化→ハフニウムプリカーサの吸着→酸化というように、ハフニウムプリカーサの吸着と酸化、シリコンプリカーサの吸着と酸化という工程を順に繰り返し行えばよい。上記ハフニウムプリカーサは、例えばハフニウム−トリ−ブトキサイド（Ｈｆ−ｔ−butoxide）を用いることができ、上記シリコンプリカーサには、テトラクロロシラン（ＴＣＳ）を用いることができる。また、酸化には、Ｈ₂Ｏ、オゾン（Ｏ₃）などの酸化性ガスを用いることができる。この成膜温度は、例えば３００℃に設定し、ここでは、ハフニウムシリケート（ＨｆＳｉＯ）膜を２ｎｍの厚さに形成している。

次に、図５（５）に示すように、第３高誘電体層１５から第１高誘電体層１３までを窒化処理する。この窒化処理は、例えば、８００℃のアンモニア（ＮＨ₃）ガス雰囲気で行う。

次に、図５（６）に示すように、上記第３高誘電体層１５上にキャパシタの第２電極１６を形成する。この第２電極１６は、例えば、ポリシリコン膜を用い、望ましくは、１００ｎｍ程度の厚さのポリシリコン膜で形成する。

このようにして、シリコン層からなる第１電極１１、窒化シリコン膜１２、アモルファス状態を維持する第１高誘電体層１３、酸化ハフニウムからなる第２高誘電体層１４、アモルファス状態を維持する第３高誘電体層１５、第２電極１６を積層してなるキャパシタ３が完成する。

また、図６に示すように、上記構成のキャパシタ３は、後に熱工程で１０５０℃程度の熱処理（例えばＲＴＡ処理）などが入っても、第１電極１１、第２電極１６近傍の誘電体層である第１高誘電体層１３、第３高誘電体層１５はアモルファス状態が保たれる。また、第２高誘電体層１４を構成する酸化ハフニウム（ＨｆＯ₂）は耐熱性に乏しいため、結晶化を起こし、粒界からなる電流リーク経路Ｌが形成されるが、第１電極１１、第２電極１６近傍にあるアモルファス層が電流リーク経路Ｌを遮断しているため、良好なリーク特性を保ちつつ、誘電率の高い酸化ハフニウム（ＨｆＯ₂）を第２高誘電体層１４に使用することができるので、キャパシタ３は高容量のものとすることができる。

上記第３実施例では、第１、第３高誘電体層１３、１５のハフニウム元素に対するシリコンの量を６０％〜７０％とすることから、シリコン量が５０％の第１、第３高誘電体層１３、１５の耐熱温度である１０８０℃よりも高い耐熱温度を有することが期待できる。なお、シリコン量を６０％〜７０％としたことから、第１実施例の誘電体層よりも誘電率は低下する。このように、耐熱温度とキャパシタ容量とはトレードオフの関係にあり、キャパシタを用いる環境によって、上記シリコン量は適宜選択することができる。

次に、本発明のキャパシタに係る第４実施例を、図７の概略構成断面図によって説明する。

図７に示すように、シリコン基板２０にはトレンチ２１が形成されている。このトレンチ２１の内面の上記シリコン基板２０には、第１電極１１が形成されている。さらに、第１電極１１の表面には、窒化シリコン膜１２、アモルファス状態を維持する第１高誘電体層１３、第２高誘電体層１４、アモルファス状態を維持する第３高誘電体層１５が形成され、さらに第２電極１６としてポリシリコンが埋め込まれている。このように、トレンチ構造のキャパシタ４が構成されている。

上記第１〜第４実施例の各キャパシタ１〜４は、キャパシタ１〜４を構成する誘電体層が、高誘電体材料からなる第１〜第３高誘電体層１３〜１５を含み、この第１〜第３高誘電体層１３〜１５のうち、少なくともキャパシタを構成する第１電極１１、第２電極１６および誘電体層の一部を構成する界面層となる窒化シリコン層１２との界面を有するもので、第１電極１１側および第２電極１６側となる第１高誘電体層１３および第３高誘電体層１５は、その結晶構造がアモルファスとなっているため、このアモルファス層によってリーク電流経路の生成が阻止でき、リーク電流の発生を防止することができるという利点がある。また、誘電体層の内部である第２高誘電体層１４は結晶化した状態であるので、高誘電率状態を維持でき、誘電体層としては高い誘電率を確保することができる。よって、耐熱性を有した低リーク電流で高容量のキャパシタを提供することができる。

本発明のキャパシタの製造方法は、誘電体層の一部を構成する界面層上にアモルファス状態を維持する第１高誘電体層１３を形成する工程と、第１高誘電体層１３上に高誘電体からなる第２高誘電体層１４を形成する工程と、第２高誘電体層１４上にアモルファス状態を維持する第３高誘電体層１５を形成する工程とを有するため、第２高誘電体層１４を結晶化した状態とすることができるので、第２高誘電体層１４を高誘電率状態に維持でき、誘電体層としては高い誘電率を確保することができる。また、第２高誘電体層１４を挟むようにアモルファス状態を維持する第１、第３高誘電体層１３、１５を形成するので、これらのアモルファス層によってリーク電流経路の生成が阻止でき、リーク電流の発生を防止することができるという利点がある。よって、耐熱性を有した低リーク電流で高容量のキャパシタを提供することができる。

上記第１〜第３実施例では、第１〜第３高誘電体膜１３〜１５は、ＡＬＤ法もしくはＭＯ−ＣＶＤ法により形成されることから、成膜ガス流量を制御することで所望の膜組成を容易に得ることができる。例えば、実施例３で説明したように、シリコン濃度を高めることで耐熱性を高くすることができ、ハフニウム濃度を上げることで誘電率を高くすることができる。また窒素濃度はその他の原料元素の量を制御することで容易にできる。さらに、例えばＡＬＤ法を用いれば、上記濃度制御によって、高誘電体層を形成する際に組成制御が可能であり、界面近傍→膜中→界面近傍というように連続的に組成を変化させた膜の成膜もできる。

次に、本発明の半導体装置に係る一実施例を、図８の回路図によって説明する。

図８に示すように、本発明の半導体装置は、一般的な１キャパシタ、１トランジスタ型のダイナミックランダムアクセスメモリのメモリセルに用いるキャパシタに採用することができる。

本発明の半導体装置は、本発明のキャパシタを用いているため、耐熱性を有した低リーク電流で高容量のキャパシタを用いることができるという利点がある。これにより、半導体装置（ダイナミックランダムアクセスメモリ）のキャパシタ性能の向上が期待できる。

本発明のキャパシタおよびキャパシタの製造方法および半導体装置は、キャパシタを用いた各種電子回路およびその製造方法という用途にも適用できる。

本発明のキャパシタおよびキャパシタの製造方法に係わる第１実施例を示した製造工程断面図である。本発明のキャパシタに係わる第１実施例を示した概略構成断面図である。本発明のキャパシタおよびキャパシタの製造方法に係わる第２実施例を示した製造工程断面図である。本発明のキャパシタに係わる第２実施例を示した概略構成断面図である。本発明のキャパシタおよびキャパシタの製造方法に係わる第３実施例を示した製造工程断面図である。本発明のキャパシタに係わる第３実施例を示した概略構成断面図である。本発明のキャパシタに係わる第４実施例を示した概略構成断面図である。本発明の半導体装置に係わる一実施例を示した回路図である。従来のキャパシタの製造方法を示した製造工程断面図である。

符号の説明

１…キャパシタ、１１…第１電極、１３…第１高誘電体層、１４…第２高誘電体層、１５…第３高誘電体層、１６…第２電極

Claims

シリコンよりなる第１電極と、
前記第１電極の上に形成され、シリコン窒化膜よりなる厚さ１ｎｍ以下の界面層と、
前記界面層上に形成され、結晶構造がアモルファスで、ハフニウム元素に対するシリコン元素の量が６０％以上７０％以下の窒化ハフニウムシリケートよりなり、厚さ２ｎｍ以下の第１高誘電体層と、
前記第１高誘電体層の上に形成され、アルミニウム、ハフニウム、タンタル、ジルコニウム、チタン、イリジウム、ランタン、イットリウムおよびプラセオジムのうちの少なくとも一つの元素を含む金属酸化膜よりなる第２高誘電体層と、
前記第２高誘電体層の上に形成され、結晶構造がアモルファスで、ハフニウム元素に対するシリコン元素の量が６０％以上７０％以下の窒化ハフニウムシリケートよりなり、厚さ２ｎｍ以下の第３高誘電体層と、
前記第３高誘電体層上に形成され、シリコンよりなる第２電極と、を備える
キャパシタ。
シリコンよりなる第１電極を形成する工程と、
前記第１電極上に、シリコン窒化膜よりなる厚さ１ｎｍ以下の界面層を形成する工程と、
前記界面層上に、結晶構造がアモルファスで、ハフニウム元素に対するシリコン元素の量が６０％以上７０％以下のハフニウムシリケートよりなり、厚さ２ｎｍ以下の第１高誘電体層を、原子層蒸着法又は有機金属−化学気相成長法により形成する工程と、
前記第１高誘電体層上に、アルミニウム、ハフニウム、タンタル、ジルコニウム、チタン、イリジウム、ランタン、イットリウムおよびプラセオジムのうちの少なくとも一つの元素を含む金属酸化膜よりなる第２高誘電体層を形成する工程と、
前記第２高誘電体層上に、結晶構造がアモルファスで、ハフニウム元素に対するシリコン元素の量が６０％以上７０％以下のハフニウムシリケートよりなり、厚さ２ｎｍ以下の第１高誘電体層を、原子層蒸着法又は有機金属−化学気相成長法により形成する工程と、
前記第１から第３高誘電体層を窒化処理する工程と、
前記第３高誘電体層上に、シリコンよりなる第２電極を形成する工程と、を含む
キャパシタの製造方法。
基板上にキャパシタを備え、
前記キャパシタは、
シリコンよりなる第１電極と、
前記第１電極の上に形成され、シリコン窒化膜よりなる厚さ１ｎｍ以下の界面層と、
前記界面層上に形成され、結晶構造がアモルファスで、ハフニウム元素に対するシリコン元素の量が６０％以上７０％以下の窒化ハフニウムシリケートよりなり、厚さ２ｎｍ以下の第１高誘電体層と、
前記第１高誘電体層の上に形成され、アルミニウム、ハフニウム、タンタル、ジルコニウム、チタン、イリジウム、ランタン、イットリウムおよびプラセオジムのうちの少なくとも一つの元素を含む金属酸化膜よりなる第２高誘電体層と、
前記第２高誘電体層の上に形成され、結晶構造がアモルファスで、ハフニウム元素に対するシリコン元素の量が６０％以上７０％以下の窒化ハフニウムシリケートよりなり、厚さ２ｎｍ以下の第３高誘電体層と、
前記第３高誘電体層上に形成され、シリコンよりなる第２電極と、を備える
半導体装置。