JP5262233B2 - 窒化ジルコニウム界面層を有するキャパシター構造 - Google Patents
窒化ジルコニウム界面層を有するキャパシター構造 Download PDFInfo
- Publication number
- JP5262233B2 JP5262233B2 JP2008083671A JP2008083671A JP5262233B2 JP 5262233 B2 JP5262233 B2 JP 5262233B2 JP 2008083671 A JP2008083671 A JP 2008083671A JP 2008083671 A JP2008083671 A JP 2008083671A JP 5262233 B2 JP5262233 B2 JP 5262233B2
- Authority
- JP
- Japan
- Prior art keywords
- dielectric
- layer
- film
- capacitor structure
- lower electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Electrodes Of Semiconductors (AREA)
- Semiconductor Integrated Circuits (AREA)
- Semiconductor Memories (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Description
の低減が図られている。例えば、先端DRAM(Dynamic Random Access Memory)デバイスの分野においては、メモリセルの微細化に伴いメモリセルを構成するキャパシターの占有面積が制約されるため、キャパシターが十分な容量を有していないと、外部からのノイズ信号等の影響でキャパシターの電荷が減少して誤動作し易くなり、ソフトエラーで代表されるようなエラーが生じてしまう。また、MOSトランジスタにおいては、トランジスタの微細化に伴いゲート絶縁膜を薄膜化していくと、ゲート電極から基板へ流れるトンネルリーク電流が無視できなくなる。
特許文献1、2に記載の、HfO2やZrO2に金属元素としてアルミニウム(Al)、スカンジウム(Sc)、ランタン(La)他をドーピングすることで、誘電体材料の電子親和力を変更し、電子のバリアハイト、および正孔のバリアハイトを変更する技術では、得られる容量絶縁膜の比誘電率は10〜25と、ドーピングを行わない容量膜よりも比誘電率が低下してしまう。このため、高誘電率化によるリーク電流の抑制効果が得られない。
積層された多層の薄膜より成るキャパシター構造において、下部電極層と、下部電極界面層と、誘電体層と、上部電極層が順次積層された構造を持ち、前記下部電極層の材料がTiNまたはTiであり、前記下部電極界面層の材料がZrを主成分とする窒化物であり、前記誘電体層がZrとAlとOとを主成分とする複合酸化物の誘電体を含む層であることを特徴とするキャパシター構造が提供される。
102 下部電極界面層
103 誘電体層
104 上部電極層
201 下部電極層
202 誘電体層
203 上部電極層
204 TiO2
205 変質した誘電体
401 下部電極層
402 下部電極界面層
403 誘電体層
404 上部電極界面層
405 上部電極層
501 第一の電極(シリコン基板)
502 自然酸化膜
503 ZrとAlとOを主成分とする膜
504 第二の電極(Ti)
1001 シリコン基板
1002 自然酸化膜
1003 Zr(1-x)AlxOy膜
Claims (15)
- 積層された多層の薄膜より成るキャパシター構造において、下部電極層と、下部電極界面層と、誘電体層と、上部電極層が順次積層された構造を持ち、前記下部電極層の材料がTiNまたはTiであり、前記下部電極界面層の材料がZrを主成分とする窒化物であり、前記誘電体層がZrとAlとOとを主成分とする複合酸化物の誘電体を含む層であることを特徴とするキャパシター構造。
- 前記下部電極層の材料がTiNであることを特徴とする、請求項1に記載のキャパシター構造。
- 前記下部電極界面層が良導体であることを特徴とする、請求項1または2のいずれか1項に記載のキャパシター構造。
- 前記下部電極界面層の材料がZrNであることを特徴とする、請求項1から3のいずれか1項に記載のキャパシター構造。
- 前記ZrとAlとOとを主成分とする複合酸化物の誘電体中のZrとAlの組成比が(1-x):x(0.01≦x≦0.15)であり、かつ前記ZrとAlとOとを主成分とする複合酸化物の誘電体は結晶構造を有する誘電体であることを特徴とする、請求項1から4のいずれか1項に記載のキャパシター構造。
- 前記ZrとAlとOとを主成分とする複合酸化物の誘電体中のZrとAlとOの組成は、Zr(1-x)AlxOy (0.01≦x≦0.15、1≦y≦2-0.5x)であり、かつ前記ZrとAlとOとを主成分とする複合酸化物の誘電体は結晶構造を有する誘電体であることを特徴とする、請求項1から4のいずれか1項に記載のキャパシター構造。
- 前記ZrとAlとOとを主成分とする複合酸化物の誘電体中のZrとAlとOの組成は、Zr(1-x)AlxOy (0.02≦x≦0.10、1≦y≦2-0.5x)であり、かつ前記ZrとAlとOとを主成分とする複合酸化物の誘電体は結晶構造を有する誘電体であることを特徴とする、請求項1から4のいずれか1項に記載のキャパシター構造。
- 前記ZrとAlとOとを主成分とする複合酸化物の誘電体中のZrとAlとOの組成は、Zr(1-x)AlxOy (0.02≦x≦0.05、1≦y≦2-0.5x)であり、かつ前記ZrとAlとOとを主成分とする複合酸化物の誘電体は結晶構造を有する誘電体であることを特徴とする、請求項1から4のいずれか1項に記載のキャパシター構造。
- 前記ZrとAlとOとを主成分とする複合酸化物の誘電体中の金属元素のうち、ZrとAlとを合わせた組成比が99%以上であり、かつ前記ZrとAlとOとを主成分とする複合酸化物の誘電体は結晶構造を有する誘電体であることを特徴とする、請求項1から8のいずれか1項に記載のキャパシター構造。
- 前記ZrとAlとOとを主成分とする複合酸化物の誘電体中の金属元素を除く元素のうち、Oの組成比が80%以上であり、かつ前記ZrとAlとOとを主成分とする複合酸化物の誘電体は結晶構造を有する誘電体であることを特徴とする、請求項1から9のいずれか1項に記載のキャパシター構造。
- 前記ZrとAlとOとを主成分とする複合酸化物の誘電体の比誘電率が結晶のZrO2よりも高く、かつ前記ZrとAlとOとを主成分とする複合酸化物の誘電体は結晶構造を有する誘電体であることを特徴とする、請求項1から10のいずれか1項に記載のキャパシター構造。
- 前記ZrとAlとOとを主成分とする複合酸化物の誘電体の比誘電率が40以上であり、かつ前記ZrとAlとOとを主成分とする複合酸化物の誘電体は結晶構造を有する誘電体であることを特徴とする、請求項1から11のいずれか1項に記載のキャパシター構造。
- 前記ZrとAlとOとを主成分とする複合酸化物の誘電体が2nm以上20nm以下の膜厚を有することを特徴とする請求項1から12のいずれか1項に記載のキャパシター構造。
- 前記ZrとAlとOとを主成分とする複合酸化物の誘電体のSiO2換算膜厚が1.3nm以下となる膜厚において、前記下部電極と前記上部電極との間の電位差が、フラットバンド電圧Vfbに対して(Vfb−1) Vの時の前記下部電極と前記上部電極との間に流れるリーク電流が、1×10-8 A/cm2以下であることを特徴とする請求項1から13のいずれか1項に記載のキャパシター構造。
- 前記上部電極層が2層より成り、2層より成る上部電極層のうち絶縁膜と接する層はZrを主成分とする窒化物であり、2層より成る上部電極層のうち絶縁膜に接しない層はTiNもしくはTiであることを特徴とする、請求項1から14のいずれか1項に記載のキャパシター構造。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008083671A JP5262233B2 (ja) | 2008-03-27 | 2008-03-27 | 窒化ジルコニウム界面層を有するキャパシター構造 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008083671A JP5262233B2 (ja) | 2008-03-27 | 2008-03-27 | 窒化ジルコニウム界面層を有するキャパシター構造 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009239047A JP2009239047A (ja) | 2009-10-15 |
JP5262233B2 true JP5262233B2 (ja) | 2013-08-14 |
Family
ID=41252640
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008083671A Expired - Fee Related JP5262233B2 (ja) | 2008-03-27 | 2008-03-27 | 窒化ジルコニウム界面層を有するキャパシター構造 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5262233B2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN107123681A (zh) * | 2016-02-25 | 2017-09-01 | 瑞萨电子株式会社 | 半导体装置以及半导体装置的制造方法 |
US11348995B2 (en) | 2019-12-30 | 2022-05-31 | Samsung Electronics Co., Ltd. | Capacitor structure, method of forming the same, semiconductor device including the capacitor structure and method of manufacturing the same |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP2259305A4 (en) * | 2008-03-28 | 2014-06-18 | Renesas Electronics Corp | CONDENSER, SEMICONDUCTOR COMPONENT THEREWITH, METHOD FOR PRODUCING THE CONDENSER AND METHOD FOR PRODUCING THE SEMICONDUCTOR CONSTRUCTION ELEMENT |
JP2017212281A (ja) * | 2016-05-24 | 2017-11-30 | 国立大学法人北海道大学 | キャパシタ及びキャパシタの製造方法 |
JP6957310B2 (ja) * | 2017-10-24 | 2021-11-02 | 東京エレクトロン株式会社 | 半導体装置およびcmosトランジスタ |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5504041A (en) * | 1994-08-01 | 1996-04-02 | Texas Instruments Incorporated | Conductive exotic-nitride barrier layer for high-dielectric-constant materials |
JP4290421B2 (ja) * | 2002-12-27 | 2009-07-08 | Necエレクトロニクス株式会社 | 半導体装置及びその製造方法 |
KR100670747B1 (ko) * | 2005-11-28 | 2007-01-17 | 주식회사 하이닉스반도체 | 반도체소자의 캐패시터 제조 방법 |
-
2008
- 2008-03-27 JP JP2008083671A patent/JP5262233B2/ja not_active Expired - Fee Related
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN107123681A (zh) * | 2016-02-25 | 2017-09-01 | 瑞萨电子株式会社 | 半导体装置以及半导体装置的制造方法 |
US11348995B2 (en) | 2019-12-30 | 2022-05-31 | Samsung Electronics Co., Ltd. | Capacitor structure, method of forming the same, semiconductor device including the capacitor structure and method of manufacturing the same |
US11695034B2 (en) | 2019-12-30 | 2023-07-04 | Samsung Electronics Co., Ltd. | Capacitor structure, method of forming the same, semiconductor device including the capacitor structure and method of manufacturing the same |
Also Published As
Publication number | Publication date |
---|---|
JP2009239047A (ja) | 2009-10-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5517918B2 (ja) | キャパシタとそれを有する半導体装置並びにそれらの製造方法 | |
US7396719B2 (en) | Method of forming high dielectric film using atomic layer deposition and method of manufacturing capacitor having the high dielectric film | |
US8203176B2 (en) | Dielectric, capacitor using dielectric, semiconductor device using dielectric, and manufacturing method of dielectric | |
TWI423334B (zh) | 作為閘極介電質之經Zr取代BaTiO3膜之原子層沈積(ALD) | |
US7323422B2 (en) | Dielectric layers and methods of forming the same | |
KR101123433B1 (ko) | 고 유전률을 갖는 구조물을 형성하는 방법 및 고 유전률을 갖는 구조물 | |
US8546236B2 (en) | High performance dielectric stack for DRAM capacitor | |
US20140070289A1 (en) | Ferroelectric memory and manufacturing method thereof | |
KR100640654B1 (ko) | ZrO2 박막 형성 방법 및 이를 포함하는 반도체 메모리소자의 커패시터 제조 방법 | |
JP2009059882A (ja) | 半導体装置 | |
US8710564B2 (en) | Semiconductor device including insulating layer of cubic system or tetragonal system | |
EP2434531B1 (en) | Method for manufacturing of a metal-insulator-metal capacitor | |
JP5262233B2 (ja) | 窒化ジルコニウム界面層を有するキャパシター構造 | |
JP2002313951A (ja) | 半導体集積回路装置及びその製造方法 | |
US20130140675A1 (en) | Method for ALD Deposition Rate Enhancement | |
US20160099304A1 (en) | MoNx as a Top Electrode for TiOx Based DRAM Applications | |
JP5373619B2 (ja) | キャパシタとそれを有する半導体装置およびキャパシタの製造方法 | |
US9318546B1 (en) | Doped electrode for DRAM capacitor stack | |
US9099430B2 (en) | ZrO-based high K dielectric stack for logic decoupling capacitor or embedded DRAM | |
KR101529674B1 (ko) | 등축정계 또는 정방정계의 절연층을 가지는 반도체 소자 | |
JP4784065B2 (ja) | キャパシタおよびキャパシタの製造方法および半導体装置 | |
TW202405912A (zh) | 半導體元件的製造方法 | |
KR20060037894A (ko) | 반도체 소자의 캐패시터 형성방법 | |
JP2012124254A (ja) | キャパシタ、キャパシタの製造方法および半導体装置 | |
KR20050067446A (ko) | 반도체 소자의 캐패시터 형성방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110218 |
|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20110706 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130301 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130402 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130415 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |