JP5106769B2 - 金属シリケート膜形成方法および半導体装置の製造方法、コンピュータ可読記録媒体 - Google Patents

金属シリケート膜形成方法および半導体装置の製造方法、コンピュータ可読記録媒体 Download PDF

Info

Publication number
JP5106769B2
JP5106769B2 JP2005308931A JP2005308931A JP5106769B2 JP 5106769 B2 JP5106769 B2 JP 5106769B2 JP 2005308931 A JP2005308931 A JP 2005308931A JP 2005308931 A JP2005308931 A JP 2005308931A JP 5106769 B2 JP5106769 B2 JP 5106769B2
Authority
JP
Japan
Prior art keywords
film
silicate film
metal silicate
silicon substrate
vapor phase
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005308931A
Other languages
English (en)
Other versions
JP2007116069A (ja
Inventor
真太郎 青山
高橋  毅
晃司 下村
美輝 有賀
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to JP2005308931A priority Critical patent/JP5106769B2/ja
Priority to PCT/JP2006/318865 priority patent/WO2007049415A1/ja
Priority to TW095139226A priority patent/TW200729299A/zh
Publication of JP2007116069A publication Critical patent/JP2007116069A/ja
Application granted granted Critical
Publication of JP5106769B2 publication Critical patent/JP5106769B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/42Silicides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02109Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02142Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing silicon and at least one metal element, e.g. metal silicate based insulators or metal silicon oxynitrides
    • H01L21/02148Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing silicon and at least one metal element, e.g. metal silicate based insulators or metal silicon oxynitrides the material containing hafnium, e.g. HfSiOx or HfSiON
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02109Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02181Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing hafnium, e.g. HfO2
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02225Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD

Landscapes

  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Engineering & Computer Science (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Formation Of Insulating Films (AREA)
  • Chemical Vapour Deposition (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

本発明は一般に成膜技術に係り、特に金属シリケート膜の形成方法およびかかる金属シリケート膜を使った半導体装置の製造方法に関する。
微細化技術の進歩に伴い、今日ではゲート長が0.1μmを切るような超微細化・超高速半導体装置の製造が可能になっている。
このような超微細化・超高速半導体装置では、ゲート長の縮小に伴い、ゲート酸化膜の膜厚もスケーリング則に従って減少させる必要があるが、ゲート長が0.1μmを切るような半導体装置では、ゲート酸化膜の膜厚も従来の熱酸化膜を使った場合、1nm、あるいはそれ以下に設定する必要がある。しかし、このように非常に薄いゲート絶縁膜ではトンネル電流が増大し、その結果ゲートリーク電流が増大する問題を回避することができない。
このような事情で従来、比誘電率が熱酸化膜のものよりもはるかに大きく、このため実際の膜厚が大きくてもSiO2膜に換算した場合の膜厚が小さいTa25やAl23,ZrO2,HfO2、さらにはZrSiO4あるいはHfSiO4のような高誘電体(いわゆるhigh-K誘電体)材料をゲート絶縁膜に対して適用することが提案されている。このような高誘電体材料を使うことにより、ゲート長が0.1μm以下と、非常に短い超高速半導体装置においても5nm程度の物理的膜厚のゲート絶縁膜を使うことができ、トンネル効果によるゲートリーク電流を抑制することができる。
特に、シリコン基板表面に直接に高誘電体膜を形成した場合には、シリコン基板と高誘電体膜との間でSi原子と金属原子の大規模な相互拡散が生じるため、高誘電体膜は、シリコン基板表面に形成された、非常に薄いシリコン酸化膜を介して形成されるのが一般的である。
一方、このように非常に微細化された半導体装置において、ゲート絶縁膜を、high-K材料よりなる高誘電体膜により形成した場合、前記高誘電体膜を平坦なシリコン酸化膜上に形成した場合であっても、ゲート絶縁膜の表面粗さは増大してしまい、凹凸の振幅が例えば1nmに達してしまう場合があるのが見出された。
このように凹凸の激しいゲート絶縁膜上にポリシリコンなどによりゲート電極を形成すると、膜厚が薄い部分において局所的なリーク電流が、トンネル電流あるいはその他のリーク電流の形で生じ、その結果、ゲート絶縁膜全体でも、リーク電流が増大してしまう。
このようにゲート長が0.1μm以下の超微細化・超高速トランジスタでは、高誘電体膜を使った場合でも、ゲート絶縁膜の厚さはせいぜい数nmであり、特性が安定した消費電力の少ない半導体装置を作製しようとすると、高誘電体ゲート絶縁膜表面のモフォロジー制御は非常に重要な課題となる。
膜の表面粗さ(ラフネス)を改善する有効な方法として、成膜を1原子層あるいは分子層ずつ行う、原子層堆積方法(いわゆるALD法)が知られている。このALD法によれば、極めて平滑な膜を形成することができる。
しかし、ALD法では、複数の原料を、その分解温度以下で基板表面に吸着させるため、未分解物や反応生成物が膜中に残留しやすく、良好な膜質を得るのは困難である。また、ALD法により、実用的な、例えば2〜4nmの膜厚に成膜を行おうとすると、非常に長時間の処理が必要で、半導体装置の製造において重要な生産性が犠牲にされてしまう。
このような事情で、CVD法による成膜により、表面粗さを熱酸化膜並みに改善できる技術が要望されている。
本発明は、シリコン基板上への金属シリケート膜形成方法であって、前記シリコン基板表面に、前記金属シリケート膜を構成する金属元素を含む有機金属化合物よりなる第1の気相原料と有機シリコン化合物よりなる第2の気相原料を供給し、前記シリコン基板上に金属シリケート膜を形成する第1の工程と、前記第1の気相原料の供給を遮断し、前記金属シリケート膜の形成を中断する第2の工程と、を繰り返してなり、前記第1の工程では、前記シリコン基板の温度を前記第1の気相原料の分解温度以上に保持し、前記金属シリケート膜を、少なくとも1分子層に相当する膜厚で形成され、前記第1の工程は、前記金属シリケート膜が、0.5〜2nmの膜厚で形成されるように実行され、前記第1の気相原料は、HTB(テトラターシャリブトキシハフニウム)であり、前記第2の気相原料は、TEOS(テトラエトキシシラン)であることを特徴とする金属シリケート膜形成方法、を提供する。
本発明によれば、シリコン基板表面に金属シリケート膜を、複数回のプロセスにより、かつ各々のプロセスでは、0.5nm以上、2nm以下の膜厚となるように形成することにより、金属シリケート膜の表面粗さを、前記シリコン基板と金属シリケート膜との間に介在する酸化シリコン膜の表面粗さと同等にまで抑制でき、金属シリケート膜表面に、酸化シリコン膜と同等の、極めて小さな表面粗さを実現することができる。そこで、このような平坦な金属シリケート膜上にゲート電極を形成することにより、トランジスタのゲートリーク電流を効果的に抑制することが可能になる。またこのような金属シリケート膜は、480±50℃の基板温度で形成されるため、ALD法で形成される金属シリケート膜に対して膜質が優れている特徴を有し、ゲートリーク電流がさらに抑制される。
また、このように金属シリケート膜の形成を複数の工程に分割し、工程と工程の間の成膜中断工程において、形成されている金属シリケート膜表面に酸素ガスあるいはオゾンガスを供給することにより、次工程での平坦な膜形成が保証される。
[第1の実施形態]
図1は、本発明で使われるMOCVD装置20の構成を示す。
図1を参照するに、前記MOCVD装置20はポンプ21により排気される処理容器22を備え、前記処理容器22中には被処理基板Wを保持する保持台22Aが設けられている。
また前記処理容器22中には前記被処理基板Wに対向するようにシャワーヘッド22Sが設けられ、前記シャワーヘッド22Sには、酸素ガスを供給するライン22aが図示を省略したMFC(質量流量コントローラ)およびバルブV1を介して接続されている。
前記MOCVD装置20は、HTBなど有機金属化合物原料を保持する容器23Bを備えており、前記容器23B中の有機金属化合物原料は、Heガスなどの圧送ガスにより、流体流量コントローラ22dを経由して気化器22eに供給され、前記気化器22eでArなどのキャリアガスの介助により気化された有機金属化合物原料ガスが、バルブV3を介してシャワーヘッド22Sに供給される。
さらに前記MOCVD装置20には、TEOSなどの有機シリコン化合物原料を保持する加熱容器23Aを備えており、前記加熱容器23Aで蒸発した前記有機シリコン化合物原料ガスが、MFC22bおよびバルブV2を介してシャワーヘッド22Sに供給される。
前記シャワーヘッド22S内において前記酸素ガス、有機シリコン化合物原料ガスおよび有機金属化合物原料ガスはそれぞれの経路を通り、前記シャワーヘッド22Sのうち前記シリコン基板Wに対向する面に形成された開口部22sより、前記処理容器22内のプロセス空間に放出される。
図2は、図1のMOCVD装置20によりシリコン基板上に様々な膜厚で形成されたハフニウムシリケート(HfSiO4)膜の表面粗さと膜厚との関係を、図3は、同じ実験における、形成されたハフニウムシリケート膜中のHf濃度と成膜時間との関係を示す。図2において、表面粗さは原子間力顕微鏡により、膜厚はエリプソメトリにより測定しており、前記ハフニウムシリケート膜とシリコン基板との間に形成されたシリコン酸化膜の膜厚を含めて表示している。また図3において膜中のHf濃度はXRFにより測定している。
図2を参照するに、ハフニウムシリケート膜はシリコン基板上に膜厚が0.5nmのSiO2膜を介して形成されている。また、前記ハフニウムシリケート膜の成膜は、40Paのプロセス圧の下、480±50℃の温度で、HTBを0.2sccmの流量で、またTEOSを0.2sccmの流量で供給しながら行っている。
図2を参照するに、成膜が開始されて(0sec)直後から、ハフニウムシリケート膜の膜厚が約0.3nmに達する(5sec:成膜開始後5秒後)までは、急激な表面粗さの増大が生じており、これは、図4(A)に示すように、成膜開始直後には、シリコン基板40を覆うシリコン酸化膜41上において、ハフニウムシリケート42の島状成長が生じていることを示している。なお、成膜開始時(0sec)における表面粗さ値の0.18nmは、前記シリコン酸化膜41の表面粗さに対応している。
一方、成膜開始とともに、前記ハフニウムシリケートの島42は図4(B)に示すように成長し、これに伴って前記表面粗さも急増するが、前記島の膜厚が約0.3nmに達した時点(5sec)を超えて、成膜をさらに継続すると、表面粗さが急減し、成膜開始後10秒後(10sec)、前記ハフニウムシリケートの島42の膜厚が0.5nmに達すると、前記膜42の表面粗さは、当初の0.18nmの値に戻ることが発見された。
これは、図4(C)に示すように、図4(B)の状態のハフニウムシリケートの島42が崩壊し、平坦なハフニウムシリケート膜43に変化する現象が生じていることを意味する。なお、前記膜厚は、エリプソメトリによる光学的測定値であり、前記島を平均に均した場合の膜厚に相当する。
この状態はしばらく継続し、前記平坦なハフニウムシリケート膜43の膜厚が約2nmを超えると、再び膜43の表面粗さが増大し始めるが、これは、ハフニウムシリケート膜43中における粒成長の発生を示しているものと解釈される。
図2の結果は、ハフニウムシリケート膜の正味の膜厚が0.5nmを超えた時点で、下地のシリコン酸化膜41の表面粗さと同等の表面粗さが実現されることを示している。これは、ハフニウムシリケート膜の0.3〜0.5nmの膜厚範囲において、島42の表面張力(表面自由エネルギ)と島42を構成する分子の熱エネルギのバランスが崩れ、平坦な膜構造43の方が安定になることを示唆している。
図3は、このようにして形成された成膜時間が0秒(残留ガスの吸着量ゼロ)、5秒、10秒の試料について、ICPMS(誘導結合プラズマ質量分析)によりHf濃度を測定した結果を示す。ただし、成膜時間が5秒および10秒の試料は、図2の5secおよび10secの試料に、それぞれ対応している。
ICPMS測定では、シリコン基板表面の平均的なHf濃度が検出されるが、図3の関係から、成膜時間とともに、前記シリコン酸化膜41上のハフニウム濃度は直線的に増大しており、ハフニウムシリケート膜が原料供給とともに成長していることが示されている。特に10秒間成膜を行った試料、すなわち図4(C)の構造に対応する試料では、Hf濃度が5×1014cm−3に達している。このHf濃度値は、HfSiO4の1分子層のHf濃度に相当し、従って、図4(C)の構造においては、実際に1分子層の厚さのハフニウムシリケート膜が前記膜43として得られているものと考えられる。
そこで、本実施例では、所望の膜厚の平坦なハフニウムシリケート膜を得るため、図4(A)〜(C)の工程を、間に成長中断を挟みながら繰り返す成膜方法を提案する。
図5は、本発明の第1実施例による、ハフニウムシリケート膜の成膜方法を示すフローチャートである。
図5を参照するに、ステップ1において前記図1のMOCVD装置20を使い、シャワーヘッド22SよりHTBおよびTEOS原料を供給することにより、平坦なハフニウムシリケート膜43を、シリコン基板40上のシリコン酸化膜41上に、0.5nm以上、2nm以下の膜厚で成膜する。
次にステップ2において、前記HTBおよびTEOS原料の供給を停止し、前記ハフニウムシリケート膜43の、さらなる成長を停止する。
さらにステップ1に戻り、ステップ1および2を繰り返すことにより、前記シリコン基板40上に、平坦なハフニウムシリケート膜43を、所望の膜厚に到達するまで、繰り返し形成する。
このように、本実施例では平坦なハフニウムシリケート膜43を繰り返し形成することにより、表面粗さの小さい、平坦なハフニウムシリケート膜を、所望の厚さに形成することが可能となる。
なお本実施例では基板温度を480℃に設定したが、HTBは250〜300℃で分解するため、CVD法で成膜を実現するには、300℃以上であればよい。
また本実施例では、前記ステップ2においてHTBと同時にTEOSの供給も停止しているが、基板の温度がTEOSの分解温度以下であれば、TEOSの供給を継続しても、実質的に膜の成長は止まる。
本実施例では、ステップ2においてN2ガスまたは不活性ガスを前記処理容器22に供給しているが、酸素ガスを供給してもよい。酸素ガスを供給することで、ステップ1で形成されたハフニウムシリケート膜43の表面に残留する未分解のTEOSを酸化し、前記ハフニウムシリケート膜43の表面をSiO2過剰の状態にすることができる。
さらに、酸素ガスの代わりに、または酸素ガスに加えて、より酸化力の強いオゾンガスを供給し、前記ハフニウムシリケート膜43の表面をよりSiO2過剰の状態にすることができる。
このように、形成される各々のステップのハフニウムシリケート膜の表面を酸化処理することにより、その上にさらにハフニウムシリケート膜の成膜を行った場合、先の図4(A)〜(C)のメカニズムによる平坦な膜の形成を、より確実に実行することが可能となる。
なお、同様なメカニズムによる金属シリケート膜の平坦化は、ハフニウムシリケート膜に限定されるものではなく、ジルコニウムシリケート膜など、他の金属シリケート膜、さらには酸化ハフニウムや酸化ジルコニウムなど、いわゆるhigh-K誘電体膜として使われる金属酸化膜においても生じると考えられる。

[第2の実施形態]
図7は、本発明の第2の実施形態による半導体装置60の構成を示す。
図7を参照するに、半導体装置60はシリコン基板61上に素子分離構造61Iにより画成された素子領域61A中に形成されており、前記シリコン基板61中のチャネル領域に対応してゲート電極63が、シリコン酸化膜62oxおよびハフニウムシリケート膜62hkの積層構造を有するゲート絶縁膜63を介して形成されており、前記シリコン基板61中には、前記ゲート電極63の両側に、ソースおよびドレインエクステンション領域61a,61bが形成されている。
さらに前記ゲート電極63の両側壁面上には、側壁絶縁膜63A,63Bがそれぞれ形成されており、前記シリコン基板61中には、前記側壁絶縁膜63A,63Bのそれぞれ外側に、ソースおよびドレイン拡散領域61cおよび61dが形成されている。
かかる構成において、前記ハフニウムシリケート膜62hkを、先の図5のプロセスにより形成することにより、平坦なhigh-Kゲート絶縁膜62が得られ、ゲート絶縁膜の局所的な膜厚減少によるゲートリーク電流が効果的に抑制される。

[第3の実施形態]
図8は、図1あるいは図6のMOCVD装置20を制御して、図5に示す本発明の成膜処理を実行させる制御装置80の構成を示す。
前記制御装置80は汎用コンピュータであり、システムバス81と、これに協働するCPU82、メモリ83、グラフィックカード84、ハードディスクや光ディスクなどのディスクドライブ85、キーボードやポインティングデバイスへの入出力インターフェース86、インターフェースカード87などを有し、前記インターフェースカード87を介して、前記MOCVD装置20を制御する。
前記ディスクドライブ85は、図5のフローチャートに対応する制御プログラムコードを保持しており、コンピュータ80が起動されると、前記制御プログラムコードはCPU82により読み出され、前記メモリ83およびディスクドライブ85中のハードディスク上に展開される。
このような制御プログラムは、磁気ディスクや光ディスクなどの情報記録媒体上に記録されており、前記入出力インターフェース86を介して前記ディスクドライブ85中のハードディスク上に書き込まれる。
また前記コンピュータ80はネットワークインターフェース88によりネットワーク89に接続されており、前記制御プログラムを、ネットワークから前記ハードディスク装置85中に書き込むことも可能である。
以上、本発明を好ましい実施例について説明したが、本発明は上記の実施例に限定されるものではなく、特許請求の範囲内において様々な変形・変更が可能である。
本発明で使われるMOCVD装置の構成を示す図である。 本発明の原理を説明する図である。 本発明の原理を説明する別の図である。 (A)〜(C)は、本発明の第1の実施形態による成膜方法を説明する図である。 本発明の第1の実施形態を説明するフローチャートである。 本発明の第2の実施形態による半導体装置の構成を示す図である。 本発明の第3の実施形態によるコンピュータの構成を示す図である。
符号の説明
20 MOCVD装置
21 排気系
22 処理容器
22A 基板保持台
22a 酸素ガスライン
22b,22d MFC
22c 原料ガスライン
22e 気化器
22S シャワーヘッド
22U 紫外光源
22s 開口部
23A,23B 原料容器
40 シリコン基板
41 界面シリコン酸化膜
42,43 ハフニウムシリケート膜
60 半導体装置
61 シリコン基板
61A 素子領域
61I 素子分離領域
61a ソースエクステンション領域
61b ドレインエクステンション領域
61c ソース領域
61d ドレイン領域
62 ゲート絶縁膜
62ox 界面酸化膜
62hk ハフニウムシリケート膜
63 ゲート電極
63A ソース領域
63B ドレイン領域
80 コンピュータ

Claims (6)

  1. シリコン基板上への金属シリケート膜形成方法であって、
    前記シリコン基板表面に、前記金属シリケート膜を構成する金属元素を含む有機金属化合物よりなる第1の気相原料と有機シリコン化合物よりなる第2の気相原料を供給し、前記シリコン基板上に金属シリケート膜を形成する第1の工程と、
    前記第1の気相原料の供給を遮断し、前記金属シリケート膜の形成を中断する第2の工程と、を繰り返してなり、
    前記第1の工程では、前記シリコン基板の温度を前記第1の気相原料の分解温度以上に保持し、前記金属シリケート膜を、少なくとも1分子層に相当する膜厚で形成され、
    前記第1の工程は、前記金属シリケート膜が、0.5〜2nmの膜厚で形成されるように実行され
    前記第1の気相原料は、HTB(テトラターシャリブトキシハフニウム)であり、
    前記第2の気相原料は、TEOS(テトラエトキシシラン)であることを特徴とする金属シリケート膜形成方法。
  2. 前記第2の工程では、前記シリコン基板の温度が、前記第2の気相原料の分解温度以下に保持されることを特徴とする請求項1記載の金属シリケート膜形成方法。
  3. 前記第1の工程は、前記シリコン基板温度を300℃以上に保持して実行されることを特徴とする請求項1または2記載の金属シリケート膜形成方法。
  4. 前記第2の工程は、前記シリコン基板に、不活性ガス、酸素ガス、及びオゾンガスのいずれかを供給しながら実行されることを特徴とする請求項1記載の金属シリケート膜形成方法。
  5. 請求項1〜4のいずれかよりなる金属シリケート膜形成方法を含むことを特徴とする半導体装置の製造方法。
  6. 実行されるとき、汎用コンピュータに成膜装置を制御させるソフトウェアを記録したコンピュータ可読記録媒体であって、
    前記ソフトウェアは前記成膜装置に、請求項1〜4の金属シリケート膜形成方法を実行させることを特徴とするコンピュータ可読記録媒体。
JP2005308931A 2005-10-24 2005-10-24 金属シリケート膜形成方法および半導体装置の製造方法、コンピュータ可読記録媒体 Expired - Fee Related JP5106769B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2005308931A JP5106769B2 (ja) 2005-10-24 2005-10-24 金属シリケート膜形成方法および半導体装置の製造方法、コンピュータ可読記録媒体
PCT/JP2006/318865 WO2007049415A1 (ja) 2005-10-24 2006-09-22 金属シリケート膜の形成方法および半導体装置の製造方法
TW095139226A TW200729299A (en) 2005-10-24 2006-10-24 Method of forming a metal silicate film and method of manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005308931A JP5106769B2 (ja) 2005-10-24 2005-10-24 金属シリケート膜形成方法および半導体装置の製造方法、コンピュータ可読記録媒体

Publications (2)

Publication Number Publication Date
JP2007116069A JP2007116069A (ja) 2007-05-10
JP5106769B2 true JP5106769B2 (ja) 2012-12-26

Family

ID=37967537

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005308931A Expired - Fee Related JP5106769B2 (ja) 2005-10-24 2005-10-24 金属シリケート膜形成方法および半導体装置の製造方法、コンピュータ可読記録媒体

Country Status (3)

Country Link
JP (1) JP5106769B2 (ja)
TW (1) TW200729299A (ja)
WO (1) WO2007049415A1 (ja)

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004104025A (ja) * 2002-09-12 2004-04-02 Fujitsu Ltd 膜形成方法
JP2004281479A (ja) * 2003-03-13 2004-10-07 Rikogaku Shinkokai 薄膜形成方法
JP2005079223A (ja) * 2003-08-29 2005-03-24 Toshiba Corp 半導体装置及び半導体装置の製造方法
JP2005235987A (ja) * 2004-02-19 2005-09-02 Toshiba Corp 半導体記憶装置及び半導体記憶装置の製造方法
JP4542807B2 (ja) * 2004-03-31 2010-09-15 東京エレクトロン株式会社 成膜方法および成膜装置、ならびにゲート絶縁膜の形成方法
JP4784065B2 (ja) * 2004-10-28 2011-09-28 ソニー株式会社 キャパシタおよびキャパシタの製造方法および半導体装置

Also Published As

Publication number Publication date
JP2007116069A (ja) 2007-05-10
WO2007049415A1 (ja) 2007-05-03
TW200729299A (en) 2007-08-01

Similar Documents

Publication Publication Date Title
KR100574150B1 (ko) 반도체 장치의 제조방법
JP3912990B2 (ja) 集積回路構造およびその製造方法
US7999334B2 (en) Hafnium tantalum titanium oxide films
US8084808B2 (en) Zirconium silicon oxide films
TWI423334B (zh) 作為閘極介電質之經Zr取代BaTiO3膜之原子層沈積(ALD)
US8399365B2 (en) Methods of forming titanium silicon oxide
US7572695B2 (en) Hafnium titanium oxide films
US7491654B2 (en) Method of forming a ZrO2 thin film using plasma enhanced atomic layer deposition and method of fabricating a capacitor of a semiconductor memory device having the thin film
JP2007519225A (ja) ハフニウムベースの高誘電率誘電体の原子層堆積
JP2004256916A (ja) 酸化膜の原子層堆積
JP2004260168A (ja) ナノラミネート膜の原子層堆積
JP2017112145A (ja) 半導体装置の製造方法、基板処理装置、ガス供給システムおよびプログラム
JP2009170439A (ja) ゲート絶縁膜の形成方法
JP4171250B2 (ja) 半導体装置の製造方法
JP4090346B2 (ja) 半導体装置の製造方法及び基板処理装置
JP2005340721A (ja) 高誘電率誘電体膜を堆積する方法
JP5106769B2 (ja) 金属シリケート膜形成方法および半導体装置の製造方法、コンピュータ可読記録媒体
WO2009119148A1 (ja) 成膜方法および半導体装置の製造方法
JP5177660B2 (ja) 絶縁膜の形成方法
JP4562751B2 (ja) 絶縁膜の形成方法
US20070054503A1 (en) Film forming method and fabrication process of semiconductor device
US20210193468A1 (en) Treatments To Improve Device Performance
US8748260B2 (en) Method for manufacturing nano-crystalline silicon material for semiconductor integrated circuits
JP4823635B2 (ja) 成膜方法およびコンピュータ可読記録媒体
JP4220991B2 (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080924

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110705

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110902

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120515

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120711

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120925

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121003

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151012

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees