JP2009170439A - ゲート絶縁膜の形成方法 - Google Patents

ゲート絶縁膜の形成方法 Download PDF

Info

Publication number
JP2009170439A
JP2009170439A JP2008003336A JP2008003336A JP2009170439A JP 2009170439 A JP2009170439 A JP 2009170439A JP 2008003336 A JP2008003336 A JP 2008003336A JP 2008003336 A JP2008003336 A JP 2008003336A JP 2009170439 A JP2009170439 A JP 2009170439A
Authority
JP
Japan
Prior art keywords
precursor
forming
film
gate insulating
semiconductor substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008003336A
Other languages
English (en)
Inventor
Kenji Yoneda
健司 米田
Kazuhiko Yamamoto
山本　　和彦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Original Assignee
Panasonic Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp filed Critical Panasonic Corp
Priority to JP2008003336A priority Critical patent/JP2009170439A/ja
Priority to US12/349,192 priority patent/US7727911B2/en
Publication of JP2009170439A publication Critical patent/JP2009170439A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45527—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations
    • C23C16/45531—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations specially adapted for making ternary or higher compositions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02142—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing silicon and at least one metal element, e.g. metal silicate based insulators or metal silicon oxynitrides
    • H01L21/02148—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing silicon and at least one metal element, e.g. metal silicate based insulators or metal silicon oxynitrides the material containing hafnium, e.g. HfSiOx or HfSiON
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02142—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing silicon and at least one metal element, e.g. metal silicate based insulators or metal silicon oxynitrides
    • H01L21/02156—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing silicon and at least one metal element, e.g. metal silicate based insulators or metal silicon oxynitrides the material containing at least one rare earth element, e.g. silicate of lanthanides, scandium or yttrium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02142—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing silicon and at least one metal element, e.g. metal silicate based insulators or metal silicon oxynitrides
    • H01L21/02161—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing silicon and at least one metal element, e.g. metal silicate based insulators or metal silicon oxynitrides the material containing more than one metal element
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02181—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing hafnium, e.g. HfO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02192—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing at least one rare earth metal element, e.g. oxides of lanthanides, scandium or yttrium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
    • H01L21/02238—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor silicon in uncombined form, i.e. pure silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02255—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02321—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer
    • H01L21/02329—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of nitrogen
    • H01L21/02332—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of nitrogen into an oxide layer, e.g. changing SiO to SiON
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H01L21/0234—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28194—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation by deposition, e.g. evaporation, ALD, CVD, sputtering, laser deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/3141—Deposition using atomic layer deposition techniques [ALD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31608—Deposition of SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31645—Deposition of Hafnium oxides, e.g. HfO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28202—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation in a nitrogen-containing ambient, e.g. nitride deposition, growth, oxynitridation, NH3 nitridation, N2O oxidation, thermal nitridation, RTN, plasma nitridation, RPN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
    • H01L29/513—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being perpendicular to the channel plane

Abstract

【課題】ゲート絶縁膜に用いる高誘電体金属酸化膜又は高誘電体金属シリケート膜におけるリーク電流を低減できるようにする。
【解決手段】高誘電体金属シリケートからなるゲート絶縁膜の形成において、金属等を含む前駆体の暴露時間には、表面吸着反応により成膜レートが飽和する時間を用い、酸化剤の暴露時間には、金属酸化膜の組成が化学量論値の９７％以上となる時間を用いてＡＬＤ堆積を行う。
【選択図】図１

Description

本発明は、ゲート絶縁膜の形成方法に関し、特に、高誘電体金属シリケート又は高誘電体金属酸化物からなるゲート絶縁膜の形成方法に関する。
近年、半導体集積回路装置の高集積化、高機能化及び高速化に伴って、トランジスタ等の半導体素子の微細化が進んでいる。このため、トランジスタにおけるゲート長の微細化等の横方向（基板の面内方向）の微細化のみならず、ゲート絶縁膜の極薄膜化等の縦方向の微細化もすすんでいる。従来、ゲート絶縁膜は、シリコンからなる半導体基板との親和性及びその絶縁性能からシリコン酸化膜（ＳｉＯ２膜）が広く用いられてきたが、ＳｉＯ２の比誘電率はたかだか３．９であり、静電容量を増加させるには物理膜厚の極薄膜化が求められ、近年では２ｎｍ未満の極薄のＳｉＯ２膜が使用されるに至っている。しかしながら、ＳｉＯ２膜は膜厚が２ｎｍとなると、従来のＦｏｗｌｅｒ−Ｎｏｒｄｈｅｉｍトンネル電流ではなく、直接トンネル電流が流れるため、リーク電流が増大して、デバイス動作時はもとより、待機時の消費電力を低く抑えることが困難となってきている。
このため、ＳｉＯ２膜中に窒素を導入して、その比誘電率を、Ｓｉ３Ｎ４膜の７とＳｉＯ２膜の３．９の中間の値である５程度にまで高めたシリコン酸窒化膜（ＳｉＯＮ膜）が用いられるようになってきている。しかしながら、比誘電率の値の増大はたかだか２５％であり、リーク電流の低減もたかだか１桁以内である。従って、ＳｉＯＮ膜をゲート絶縁膜に用いても、酸化膜換算膜厚（Equivalent oxide thickness：ＥＯＴ）として１．５ｎｍ以下を実現することは極めて困難である。
そこで、比誘電率が高い高誘電体金属酸化膜又は高誘電体金属シリケート膜をゲート絶縁膜に用いることが検討されており、とりわけ、酸化ハフニウム（ＨｆＯｘ）膜又はハフニウムシリケート（ＨｆＳｉＯ）膜は、比誘電率として２５又は１４〜１８が得られるため注目されている。
図１２（ａ）はＳｉＯ２膜及びＳｉＯＮ膜、並びに高誘電体金属酸化膜及び高誘電体金属シリケート膜等のいわゆるHigh-K絶縁膜のＥＯＴと各リーク電流との関係を示している。図１２（ａ）からは、ＳｉＯ２膜及びＳｉＯＮ膜と比べて、リーク電流を数桁分抑制できるHigh-k絶縁膜が次世代の極薄ゲート絶縁膜として有望であることが分かる。さらには、High-K膜についても、より一層のリーク電流の低減が要求されている。ＨｆＯｘ膜及びＨｆＳｉＯ膜は、公知の有機金属気相堆積（metal-organic chemical vapor deposition：ＭＯＣＶＤ）法によっても堆積可能であるが、近年、これらの高誘電体金属酸化膜及び高誘電体金属シリケート膜においても１ｎｍ〜２ｎｍといった膜厚の薄膜化が要求されており、従来のＭＯＣＶＤ法に加え、原子層堆積（Atomic layer deposition：ＡＬＤ）法による堆積方法が主流になりつつある。なお、図１２（ｂ）は高誘電体金属シリケート膜をゲート絶縁膜として用いた場合の従来のトランジスタにおけるゲート構造を示しており、例えばシリコンからなる半導体基板１０１の上に、ＳｉＯ２等からなる界面層１０２、高誘電体金属シリケートからなるゲート絶縁膜１０３及び多結晶シリコン又は金属等からなるゲート電極１０４が順次形成されている。
図１３（ａ）に示すように、従来のＡＬＤ法は、半導体基板を、高誘電体金属酸化膜を形成する金属の前駆体（Ｈｆ）に所定時間暴露し、該前駆体のパージ、酸化剤（Ｏ３）への所定時間の暴露及び該酸化剤のパージを１サイクルとして１層分の金属膜を形成し、この１サイクルを複数回繰り返すことによって所望の膜厚を得ている。
また、さらに多元元素からなる場合、例えば高誘電体金属シリケート膜の場合は、高誘電体金属酸化膜を所定のサイクルで堆積した後、前駆体（Ｓｉ）の所定時間の暴露、該前駆体のパージ、酸化剤への所定時間の暴露及び該酸化剤のパージを１サイクルとして１層分のシリコン酸化膜を形成する。このように、高誘電体金属酸化膜及びシリコン酸化膜を交互に堆積すると共に、所望の膜厚に達するまでこれを繰り返す、いわゆるナノラミネート（Nano-laminate）法が行われている。
ゲート絶縁膜を構成する高誘電体金属シリケートにおいて、高誘電体金属とシリコンとの組成比は、その比誘電率、ＥＯＴ及びリーク電流を決定することから重要であり、これらは高誘電体金属酸化膜の堆積サイクル数とシリコン酸化膜の堆積サイクル数とを調整することにより決定される。すなわち、高誘電体金属酸化膜において、図１３（ｂ）に示すように、例えばＨｆＯｘ膜の１サイクル分とＳｉＯ２膜の１サイクル分とを交互に複数回繰り返せば、ＨｆとＳｉとの組成比は１：１（Ｈｆ５０％）となる。また、図１３（ｃ）に示すように、ＨｆＯｘ膜の２サイクル分とＳｉＯ２膜の１サイクル分とを交互に複数回繰り返せば、ＨｆとＳｉとの組成比は２：１（Ｈｆ６６．７％）となって、高誘電体金属シリケートにおける組成の調整が可能となる。このように、ＡＬＤ法においては、金属とＳｉとの組成比は厳しく制御されている。
ところで、ＡＬＤ法の問題点として、原子層レベルで金属層及び酸素層を１層ずつ形成することから、生産性の低さが指摘されており、このため、各原料の前駆体及びそのパージ時間並びに酸化剤への暴露時間については最短とすることが求められてきた。ＡＬＤ法においては、原子層の堆積は被処理膜の表面への吸着により起こると考えられており、被処理膜の表面へ原子の１層分が完全に吸着すれば、堆積は停止するという機構に基づいている。このため、前駆体の暴露時間及び酸化剤の暴露時間は、各暴露時間をそれぞれ変化させたときに、１サイクルで堆積される１層分の膜厚が飽和する時間により決定されている。
当然のことながら、これらの暴露時間は、堆積膜の膜厚が飽和する時間の最短時間が選ばれ、１サイクル当たりの１層の堆積膜厚を最大にするように設定されるため、その暴露時間は短時間になる傾向がある。例えば特許文献１には、ＡＬＤサイクルとして前駆体の暴露時間に０．２秒〜０．５秒が開示され、酸化剤の暴露時間に２秒が開示されている。
また、特許文献２には、前駆体の暴露時間として１．５秒が開示され、酸化剤の暴露時間として３秒が開示されており、さらに、前駆体の暴露時間は、該前駆体の種類により種々の時間が設定されているのに対し、酸化剤の暴露時間についてはほぼ１秒〜３秒が設定されている。
特表２００７−５１９２２５号公報 特表２００４−５１１９０９号公報
しかしながら、前記従来のＡＬＤ法は、堆積時における原料ガス及び酸化剤の暴露時間は、生産性とＡＬＤ堆積の理論とから決定されており、ＡＬＤ法により堆積された高誘電体金属酸化膜又はシリケート膜の性能、すなわち、比誘電率、ＥＯＴ及びリーク電流等により決定されたものではない。
理想的なＡＬＤ法によれば、原料ガスの暴露時間を無限に長くすれば、半導体表面には原料の原子が１層分まんべんなく吸着されるはずである。このため、１層分がまんべんなく吸着した時点で膜厚は飽和するはずである。この理論を根拠に１サイクルにおける１層の膜厚が飽和する時間を原料の暴露時間としている。しかし、原料は一定時間のうちに半導体基板表面に１００％吸着するわけではなく、その吸着量は８０％〜９０％であり、たとえ８０％までは短時間に吸着したとしてもそれ以降は極めて長い時間を要する場合がある。
ＡＬＤ法においては、このような場合、８０％〜９０％の吸着量で原料の吸着が飽和する傾向にあるため、この暴露時間をもって堆積の暴露時間を決定していることになる。この暴露時間の求め方については原料ガスについては大きな問題はない。なぜなら、原料ガス自体は吸着反応であり、化学反応を起こすわけではないからである。従って、原料である前駆体の暴露時間は、堆積膜の膜厚が飽和する時間で決定することに問題はない。
また、原料ガスのパージ時間については、装置の真空性能にもよるが、原料ガスを入れ替える時間は容易に求めることができる。
しかしながら、酸化剤の暴露時間については問題が多い。酸化剤についてもＡＬＤ理論に従えば、被処理膜上に吸着した前駆体の表面に吸着し、前駆体と反応して高誘電体金属酸化物又はシリコン酸化物が形成される。この場合も酸化剤に無限の時間で暴露すれば前駆体のすべてに吸着させ且つ反応させることができるが、実際には、その９０％程度が短時間に吸着し、それ以後は極めてゆっくりと吸着反応が進むと考えられる。この場合、酸素は前駆体の９０％としか結合せず、残りの１０％は酸素欠損が存在することになる。すなわち、前駆体は１００％が吸着していなくても、それは成膜レートに影響を与えるだけであるが、酸化剤についてはその１００％が吸着及び反応が起こらないと、未吸着部分は酸素欠損となる。高誘電体金属酸化膜又は高誘電体金属シリケート膜についても、この酸素欠損は比誘電率の低下、ＥＯＴの増大及びリーク電流の増大を招く。とりわけリーク電流の増大については、酸素欠損に極めて敏感である。
図１４（ａ）はＨｆＯｘ膜を例に採った場合の、酸素（Ｏ）とハフニウム（Ｈｆ）との組成比（Ｏ：Ｈｆ比）の値とリーク電流及び比誘電率との関係を示している。ＨｆＯｘ膜の場合は、化学量論的な組成比は２．０である。図１４（ａ）から分かるように、リーク電流はＯ：Ｈｆ比の値が１．９３（化学量論値の９６．５％）以上の領域では安定するが、それ以下では急激に増大する。酸素欠損の増大により、酸素の欠損部分がリークパスとなってリーク電流が増大する。一方、比誘電率についても、Ｏ：Ｈｆ比の値が１．９３以上では２５付近でほぼ飽和して安定するのに対し、１．９３以下では急激に低下する。ＨｆＯｘ膜として、ハフニウム（Ｈｆ）と酸素（Ｏ）とが正しく結合した場合に、高誘電体金属酸化物として高い誘電率を発揮するのであり、酸素欠損が多く存在するとＨｆ−Ｈｆ等の金属的な結合が増えると考えられ、これらの結合が比誘電率を低下させると共にリークパスとなってリーク電流を増大させると考えられる。なお、これらのデータは物理膜厚を同一として取得しており、物理膜厚の差では説明することはできない。
一方、図１４（ｂ）はＨｆＯｘ膜のＥＯＴ（酸化膜換算膜厚）とリーク電流との関係を、Ｏ：Ｈｆ比についてプロットしている。図１４（ｂ）から分かるように、ＥＯＴが小さくなれば、物理膜厚も小さくなるので、リーク電流はＥＯＴ＝１．２ｎｍ付近から急激に増大する。また、Ｏ：Ｈｆ比がＨｆＯｘ膜の化学量論値である２．０の場合は、リーク電流はＥＯＴ＝１．２ｎｍ以下で急激に増大するが、Ｏ：Ｈｆ比の値が１．９１（９５．５％）及び１．８９（９４．５％）の場合にはリーク電流は徐々に増大し、Ｏ：Ｈｆ比の値が１．８７（９３．５％）の場合には、リーク電流は２桁程度悪化していることが分かる。また、プロットされたデータ群は、Ｏ：Ｈｆ比の値が小さくなるほどＥＯＴが厚膜側にシフトしており、同じ物理膜厚でもＯ：Ｈｆ比の値が低下すると、比誘電率の低下によりＥＯＴが厚膜化すると同時にリーク電流が大幅に増大することが分かる。
以上はＨｆＯｘ膜である高誘電体金属酸化膜についての本願発明者らの知見であるが、高誘電体金属シリケート膜でも、前述したようにナノラミネート法においてはＨｆＯｘ膜とＳｉＯｘ膜との積層構造であり、ＨｆＯｘ膜又はＳｉＯｘ膜に酸素欠損が多ければ、当然、高誘電体金属シリケート膜としても同様に比誘電率の低下及びＥＯＴの増大、とりわけリーク電流の増大は容易に類推できる。従って、高誘電体金属酸化膜又は高誘電体金属シリケート膜をＡＬＤ法により成膜する際には、いかにして酸素欠損を低減させるかが高誘電体金属酸化膜又はシリケート膜の性能の向上に極めて重要である。
本発明は、前記従来の問題を解決し、ゲート絶縁膜に用いる高誘電体金属酸化膜又は高誘電体金属シリケート膜における酸素欠損を低減して、リーク電流を低減できるようにすることを目的とする。
前記の目的を達成するため、本発明は、金属酸化物又は金属シリケートからなるゲート絶縁膜の形成方法を、ＡＬＤ法により酸化膜を形成する際に、単に酸化剤の吸着反応のみならず、酸化剤による酸化反応を積極的に活用する構成とする。
具体的に、本発明に係る第１のゲート絶縁膜の形成方法は、半導体基板の上に、高誘電体金属シリケートからなるゲート絶縁膜を形成するゲート絶縁膜の形成方法を対象とし、半導体基板を５００℃以下の温度で且つ所定の圧力下に保持した状態で、高誘電体金属シリケートを構成する金属元素を含む第１の前駆体に半導体基板を暴露することにより、半導体基板の上に第１の前駆体からなる第１の吸着層を形成する工程（ａ）と、第１の前駆体をパージする工程（ｂ）と、第１の吸着層を酸化剤に暴露して、第１の吸着層を酸化することにより、第１の吸着層から金属酸化膜を形成する工程（ｃ）と、酸化剤をパージする工程（ｄ）と、工程（ｄ）よりも後に、シリコンを含む第２の前駆体に金属酸化膜を暴露することにより、金属酸化膜の上に第２の前駆体からなる第２の吸着層を形成する工程（ｅ）と、第２の前駆体をパージする工程（ｆ）と、第２の吸着層を酸化剤に暴露して、第２の吸着層を酸化することにより、第２の吸着層からシリコン酸化膜を形成する工程（ｇ）と、酸化剤をパージする工程（ｈ）とを備え、工程（ａ）、工程（ｂ）、工程（ｃ）及び工程（ｄ）とを１サイクルとして少なくとも１回実行して、金属酸化膜における原子層レベルの少なくとも１層分を形成し、且つ、工程（ｅ）、工程（ｆ）、工程（ｇ）及び工程（ｈ）とを１サイクルとして少なくとも１回実行してシリコン酸化膜における原子層レベルの少なくとも１層分を形成することにより、高誘電体金属シリケートを形成し、工程（ａ）において、半導体基板の第１の前駆体への暴露時間は、１サイクルで堆積される金属酸化膜の１層の厚さが飽和する時間で決定し、工程（ｃ）において、第１の吸着層の酸化剤への暴露時間は、金属酸化膜における酸素の含有量が化学量論により決定される組成の９７％以上となる時間で決定し、工程（ｅ）において、金属酸化膜の第２の前駆体への暴露時間は、１サイクルで堆積されるシリコン酸化膜の１層の厚さが飽和する時間で決定し、工程（ｇ）において、第２の吸着層の酸化剤への暴露時間は、シリコン酸化膜における酸素の含有量が化学量論により決定される組成の９７％以上となる時間で決定することを特徴とする。
第１のゲート絶縁膜の形成方法において、工程（ｃ）及び工程（ｇ）における酸化剤への暴露時間は、半導体基板当たり５秒以上であって、且つ、工程（ｃ）における暴露時間及び工程（ｇ）における暴露時間のうち、時間が長い工程に暴露時間を合わせることが好ましい。
本発明に係る第２のゲート絶縁膜の形成方法は、半導体基板の上に、高誘電体金属酸化物からなるゲート絶縁膜を形成するゲート絶縁膜の形成方法を対象とし、半導体基板を５００℃以下の温度で且つ所定の圧力下に保持した状態で、高誘電体金属酸化物を構成する金属元素を含む前駆体に半導体基板を暴露することにより、半導体基板の上に前駆体からなる吸着層を形成する工程（ａ）と、
前駆体をパージする工程（ｂ）と、
吸着層を酸化剤に暴露して、吸着層を酸化することにより、吸着層から金属酸化膜を形成する工程（ｃ）と、
酸化剤をパージする工程（ｄ）とを備え、
工程（ａ）、工程（ｂ）、工程（ｃ）及び工程（ｄ）とを１サイクルとして少なくとも１回実行して、金属酸化膜における原子層レベルの少なくとも１層分を形成することにより、高誘電体金属酸化物を形成し、
工程（ａ）において、半導体基板の前駆体への暴露時間は、１サイクルで堆積される金属酸化膜の１層の厚さが飽和する時間で決定し、
工程（ｃ）において、吸着層の酸化剤への暴露時間は、金属酸化膜における酸素の含有量が化学量論により決定される組成の９７％以上となる時間で決定することを特徴とする。
第２のゲート絶縁膜の形成方法において、金属酸化膜は、酸化ハフニウム又は酸化ジルコニウムからなることが好ましい。
また、第２のゲート絶縁膜の形成方法において、前駆体は、四塩化ハフニウム（ＨｆＣｌ４）、テトラキスエチルメチルアミノハフニウム（ＴＥＭＡＨ）又はテトラキスジメチルアミノハフニウム（ＴＤＭＡＨ）であることが好ましい。
本発明に係る第３のゲート絶縁膜の形成方法は、半導体基板の上に、高誘電体金属シリケートからなるゲート絶縁膜を形成するゲート絶縁膜の形成方法を対象とし、半導体基板を５００℃以下の温度で且つ所定の圧力下に保持した状態で、高誘電体金属シリケートを構成する、金属元素を含む第１の前駆体とシリコンを含む第２の前駆体とに、高誘電体金属シリケートの組成比に合わせた混合比で半導体基板を暴露することにより、半導体基板の上に第１の前駆体及び第２の前駆体からなり、組成比と対応した組成比を持つ吸着層を形成する工程（ａ）と、第１の前駆体及び第２の前駆体をパージする工程（ｂ）と、吸着層を酸化剤に暴露して、吸着層を酸化することにより、吸着層から金属シリケート膜を形成する工程（ｃ）と、酸化剤をパージする工程（ｄ）とを備え、工程（ａ）、工程（ｂ）及び工程（ｃ）とを１サイクルとして少なくとも１回実行して、金属シリケート膜における原子層レベルの少なくとも１層分を形成することにより、高誘電体金属シリケートを形成し、工程（ａ）において、半導体基板の第１の前駆体及び第２の前駆体への暴露時間は、高誘電体金属シリケートを構成する金属の酸化膜とシリコンの酸化膜とを独立に堆積した場合の、１サイクルで堆積される１層分の厚さが飽和する時間のうちのいずれか長い方の時間とし、工程（ｃ）において、吸着層の酸化剤への暴露時間は、高誘電体金属シリケートを構成する金属の酸化膜とシリコンの酸化膜とを独立に堆積した場合の、金属の酸化膜における酸素の含有量及びシリコンの酸化膜における酸素の含有量がそれぞれ化学量論により決定される組成の９７％以上となる時間のうちのいずれか長い方の時間とすることを特徴とする。
第１又は第３のゲート絶縁膜の形成方法において、高誘電体金属シリケートは、ハフニウムシリケート（ＨｆＳｉＯ）又はハフニウムランタンシリケート（ＨｆＬａＳｉＯ）であることが好ましい。
第１〜第３のゲート絶縁膜の形成方法において、酸化剤は、オゾン（Ｏ３）、水蒸気（Ｈ２Ｏ）、重水（Ｄ２Ｏ）又は一酸化二窒素（Ｎ２Ｏ）又は酸素ラジカルであることが好ましい。
第１又は第３のゲート絶縁膜の形成方法において、第１の前駆体は、四塩化ハフニウム（ＨｆＣｌ４）、テトラキスエチルメチルアミノハフニウム（ＴＥＭＡＨ）又はテトラキスジメチルアミノハフニウム（ＴＤＭＡＨ）であり、第２の前駆体は、四塩化シリコン（ＳｉＣｌ４）、トリジメチルアミノシリコン（ＴＤＭＡＳ）又はテトラエチルオルソシリケート（ＴＥＯＳ）であることが好ましい。
第３のゲート絶縁膜の形成方法において、第１の前駆体及び第２の前駆体は、酸素を含むことが好ましい。
第１〜第３のゲート絶縁膜の形成方法は、酸化剤に暴露する工程において、半導体基板に対する加熱温度は、原子層堆積（ＡＬＤ）反応又は該原子層堆積（ＡＬＤ）反応から化学気相堆積（ＣＶＤ）反応に遷移するまでの温度であり、所定の圧力は、半導体基板における面内均一性が悪化する直前までの圧力であることが好ましい。
第１〜第３のゲート絶縁膜の形成方法は、酸化剤に暴露する工程において、半導体基板に対する加熱温度は、３００℃以上で且つ化学気相堆積（ＣＶＤ）反応が主体とならない温度であり、所定の圧力は、１．３３×１０２Ｐａ以上且つ３．９９×１０２Ｐａ以下であることが好ましい。
以上のように、本発明に係るゲート絶縁膜の形成方法により、高誘電体金属シリケート又は高誘電体金属酸化物からなるゲート絶縁膜を形成する場合に、金属の前駆体又はシリコンの前駆体の暴露時間は成膜レートの飽和時間から決定することができるため、生産性を最大化できる。その上、ゲート絶縁膜のＥＯＴ、誘電率及びリーク電流等の膜質を決定する酸化剤の暴露時間はそれぞれの高誘電体金属酸化物又はシリコン酸化物における化学量論値を実現できる暴露時間で決定されるだけでなく、堆積温度及び堆積圧力を酸化剤の暴露工程における酸化反応を最大化するように設定することにより、高い生産性と高い膜質とが両立したゲート絶縁膜を得ることができる。
なお、本発明に係るゲート絶縁膜の形成方法は、枚葉式又はバッチ式を問わず適用が可能である。
本発明に係るゲート絶縁膜の形成方法によると、高誘電体金属シリケート又は高誘電体金属酸化物からなるゲート絶縁膜を形成する場合に、酸素欠損が少なく、リーク電流が低い良好な膜質を実現することができる。
（第１の実施形態）
本発明の第１の実施形態について図面を参照しながら説明する。
図１（ａ）〜図１（ｄ）は本発明の第１の実施形態に係るゲート絶縁膜の形成方法の工程順の断面構成を示している。
まず、図１（ａ）に示すように、 高誘電体金属シリケート膜を形成するよりも前に、シリコンからなる半導体基板１の主面上におけるゲート絶縁膜を形成する活性領域の上に、酸化シリコン（ＳｉＯ２）からなる界面層２を形成する。界面層２は高誘電体金属シリケートからなるゲート絶縁膜と半導体基板１との間にあって、該半導体基板１と高誘電体金属シリケート膜との界面を酸化シリコン（ＳｉＯ２）とすることにより、半導体基板１の界面特性を改善する。もちろん、半導体基板１の主面上に直接に高誘電体金属シリケート膜を形成することは可能ではあるが、本実施形態においては、界面層２の上に高誘電体金属シリケート膜を形成する。界面層２は、例えば９００℃の温度で、水素が１％且つ酸素が９９％の減圧雰囲気で、半導体基板１にランプ光を照射しながら１．４ｎｍの厚さに形成する。その後、界面層２の比誘電率の向上と半導体基板１への酸素の拡散の防止とを図るために、界面層２を電子エネルギーが１ｅＶ以下の低いエネルギーを持つ高密度窒素プラズマに暴露することにより界面層２の表面を窒化して、該界面層２を酸化窒化シリコン（ＳｉＯＮ）とする。続いて、表面が窒化された界面層２における表面からの未結合窒素の脱離と、Ｓｉからなる半導体基板１とＳｉＯＮからなる界面層２との界面特性を改善するため、温度が１０５０℃で、圧力が０．６６×１０２Ｐａ（＝０．５Ｔｏｒｒ）の酸素（Ｏ２）雰囲気において３０秒間のアニールを行う。
次に、例えばガスの導入部にシャワーヘッドを有する枚葉式チャンバ内に半導体基板１の温度を３５０℃に保持し、圧力を２．６６×１０２Ｐａ（＝２Ｔｏｒｒ）に保持した状態で、図１（ａ）〜図１（ｄ）に示すように、高誘電体金属シリケートとしてハフニウムシリケート（ＨｆＳｉＯ）膜を堆積する。
具体的には、図１（ａ）に示すように、まず、酸化ハフニウム（ＨｆＯｘ）膜を形成するため、Ｈｆ前駆体として四塩化ハフニウム（ＨｆＣｌ４）をチャンバ内に導入し、界面層２をＨｆＣｌ４に１．５秒間暴露して、界面層２の上にＨｆ吸着層３Ａを形成する。その後、ＨｆＣｌ４を窒素（Ｎ２）により２秒間パージする。
次に、図１（ｂ）に示すように、酸化剤として濃度が２０％のオゾン（Ｏ３）ガスにＨｆ吸着層３Ａを６秒間暴露することにより、Ｈｆ吸着層３Ａを酸化ハフニウム（ＨｆＯ２）膜３Ｂに改質する。その後、Ｏ３を窒素により２秒間パージする。
次に、図１（ｃ）に示すように、Ｓｉ前駆体として四塩化シリコン（ＳｉＣｌ４）をチャンバ内に導入し、ＨｆＯ２膜３ＢをＳｉＣｌ４に０．２秒間暴露して、ＨｆＯ２膜３Ｂの上にＳｉ吸着層４Ａを形成する。その後、ＳｉＣｌ４を窒素により６秒間パージする。
次に、図１（ｄ）に示すように、酸化剤として濃度が２０％のオゾン（Ｏ３）ガスにＳｉ吸着層４Ａを６秒間暴露することにより、Ｓｉ吸着層４Ａを酸化シリコン（ＳｉＯ２）膜４Ｂに改質する。その後、Ｏ３を窒素により６秒間パージする。
以上の図１（ａ）から図１（ｄ）の４工程を１サイクルとして、１０サイクル繰り返すことにより、膜厚が２．６ｎｍのハフニウムシリケート（ＨｆＳｉＯ）膜を堆積する。従って、図１（ａ）及び図１（ｂ）によるＨｆＯｘ膜の１サイクルと、図１（ｃ）及び図１（ｄ）によるＳｉＯｘ膜の１サイクルとを併せた１サイクル当たりの成膜レートは０．２６ｎｍ／ｃｙｃｌｅである。
図２に第１の実施形態に係るゲート絶縁膜の形成方法におけるガス導入シーケンスを示す。前駆体１はＨｆＣｌ４ であり、その暴露時間ｔ１は１．５秒であり、そのパージ時間ｔ２及びｔ４は２秒であり、酸化剤であるオゾンへの暴露時間ｔ３は６秒である。また、前駆体２はＳｉＣｌ４ であり、その暴露時間ｔ５は０．２秒であり、それらのパージ時間ｔ６及びｔ８は６秒であり、酸化剤であるオゾンへの暴露時間ｔ７は６秒である。従って、ＨｆＳｉＯ膜の形成のための１サイクルの所要時間は２９．７秒となる。すなわち、１０サイクルでは、約３００秒の処理時間が必要となる。
第１の実施形態においては、図３（ａ）に示すように、Ｈｆ前駆体及びＳｉ前駆体の暴露時間は、オゾンの暴露時間を一定とした場合に、１サイクルでの膜厚が飽和する時間として決定している。その結果、Ｈｆ前駆体がＨｆＣｌ４の場合はｔ１として１．５秒を採用し、Ｓｉ前駆体がＳｉＣｌ４の場合はｔ５として０．２秒を採用している。前駆体の暴露時間は、当然、前駆体の組成により異なり、例えばＨｆ前駆体に、テトラキスエチルメチルアミノハフニウム（Tetrakis-Ethyl-Methyl-Amino-Hafnium：ＴＥＭＡＨ）を用いた場合には、その暴露時間は１秒でよい。
なお、Ｈｆ前駆体及びＳｉ前駆体の暴露時間は、ここで求めた値より短くしても大きな問題はない。但し、堆積膜としての成膜レートは低下するため、ゲート絶縁膜の生産性は低下するが、ゲート絶縁膜のような薄膜を形成する場合には、むしろ前駆体の暴露時間によって１サイクル当たりの成膜レートを調整すべきである。
また、第１の実施形態においては、酸化剤にオゾンを用いている。図３（ｂ）は、第１の実施形態に係る酸化剤の暴露時間を決定するため、Ｈｆ前駆体又はＳｉ前駆体の暴露時間を一定とした場合に、ＨｆＯｘ膜又はＳｉＯｘ膜の組成が化学量論値となるための酸化剤の暴露時間を概念的に示している。ＨｆＯｘ及びＳｉＯｘは共に化学量論値ではｘ＝２．０であるが、それぞれ化学量論値を与える酸化剤の暴露時間は異なる可能性がある。
第１の実施形態においては、ＨｆＯｘの場合は、Ｏ：Ｈｆ比が化学量論値の１．９４（９７％）を越える暴露時間ｔ３は６秒であり、ＳｉＯｘの場合は、Ｏ：Ｓｉ比が化学量論値の１．９４（９７％）を越える暴露時間ｔ７は５秒である。ここでは、ＨｆＯｘの暴露時間及びＳｉＯｘの暴露時間が近いため、前述したように、ＨｆＯｘの暴露時間である６秒を採用している。酸化剤の暴露時間は、Ｈｆ前駆体又はＳｉ前駆体の暴露時間にも影響を受けるが、その影響の度合いは大きくはない。当然ながら、Ｈｆ前駆体又はＳｉ前駆体の暴露時間が長くなれば、酸化剤の暴露時間も長くはなるが、その影響度は緩やかである。いずれにせよ、Ｈｆ前駆体又はＳｉ前駆体の暴露時間を決定した後に、酸化剤の暴露時間を決定すべきである。
なお、酸化剤にはオゾン（Ｏ３）を用いたが、オゾンに代えて、水（Ｈ２Ｏ）又は重水（Ｄ２Ｏ）を用いることができる。但し、水の場合はオゾンと比べてその反応性及び吸着特性が異なるため、化学量論値を与える暴露時間は当然に異なる。水と比べてオゾンは反応性が高いため、一般に暴露時間は短くなり、オゾン濃度が高いほど暴露時間は短くなる傾向にある。
図４は第１の実施形態に係るゲート絶縁膜の形成方法で形成された、ＨｆとＳｉとの組成比が１：１すなわちＨｆが５０％の場合のハフニウムシリケート（ＨｆＳｉＯ）膜における、酸化剤であるオゾンの暴露時間とＨｆに対するＯの組成比との関係を示している。ＨｆとＳｉとの組成比は、ここでは１：１としたため、化学量論的にはハフニウムシリケートはＨｆＳｉＯ４であり、Ｈｆに対する化学量論組成はＳｉの分を考慮すると、４．０となる。実際には、ＨｆＯｘ膜であるためｘ＝２．０であるが、分析技術の制限からＨｆとＳｉとのおのおのに対する酸素（Ｏ）の組成を測定することができないため、ＨｆとＳｉとの組成比が１：１であることを確認した上で、Ｈｆに対するＯの組成比を電子プローブマイクロ分析（ＥＰＭＡ）法により測定した。なお、この組成比はＸ線電子分光（ＸＰＳ）法によっても測定することが可能である。
図４に示すように、酸化剤（オゾン）の暴露時間を０．１秒から数十秒まで変化させると、Ｈｆに対するＯの組成比は上昇し、５秒以上でほぼ化学量論値に近くなる。なお、暴露時間を延長した場合に化学量論値以上になるのは、必ずしもＨｆ又はＳｉと結合していない、過剰な酸素が存在しているためであり、化学量論値以上になっても化学量論値と見なすことができる。
また、図５（ａ）は１サイクル当たりの成膜レートと酸素のドーズ量との成膜温度依存性を示している。もし、理想的な吸着反応のＡＬＤモードによる堆積であれば成膜レートは成膜温度には依存せず、また酸素ドーズ量も成膜温度には依存しないはずである。しかしながら、実際には成膜温度を高温にすると、化学反応が生じるＣＶＤモードによる堆積が始まるため、成膜レートは急激に上昇する。これに対し、ある温度以下では成膜レートは完全に一定ではないもののほぼ一定となる。一方、酸素ドーズ量は温度が高いほど多くなる。これは酸化剤による反応が吸着反応だけでなく、吸着後の化学反応にも依存していることを示している。
図５（ｂ）は１サイクル当たりの成膜レートと酸素ドーズ量との成膜時の圧力依存性を示している。成膜レートは圧力にはほとんど依存しないが、酸素ドーズ量については圧力に大きく依存している。これは、成膜レートは、そのほとんどがＨｆ又はＳｉ等の前駆体の吸着で支配されており、酸素ドーズ量は酸化剤の吸着及び反応で支配されているからである。
すなわち、従来のＡＬＤ法は、高誘電体金属シリケート膜を形成する際に、金属前駆体、シリコン前駆体及び酸化剤のいずれに対しても吸着反応によって形成していたのに対し、本願発明者らは、酸化剤の暴露を吸着反応だけではなく、酸化反応を促進できる条件とすることにより、従来のＡＬＤ法による膜厚制御性、均一性及び低温反応性の利点を残したまま、酸素欠損がＣＶＤ法なみに少ない高誘電体金属シリケート膜の成膜方法を見いだした。
従って、本発明においては、成膜温度及び成膜圧力は、酸化剤の酸化作用が最大限に発揮される条件に設定することが好ましい。成膜温度については、前駆体の種類によって、その分解温度、すなわちＣＶＤ反応温度が異なるため一義的には決まらないが、３２０℃以上且つ３８０℃以下の温度範囲が好ましい。３００℃以下の温度では、酸化剤による酸化反応に及ぼす熱のアシスト量が小さく、３８０℃以上の温度では、前駆体のＣＶＤ反応が始まると共に、酸化剤の反応が必要以上に促進されて、酸化反応が半導体基板にまで到達して該半導体基板を酸化するという副作用が危惧されるためである。
また、成膜圧力については、従来のＡＬＤ法においては、真空能力の限界とする、いわゆる引ききりとすることが多かったが、酸化剤を効率良く反応させるには、酸化剤の濃度を高める必要がある。このため、本発明においては、１．３３×１０２Ｐａ以上且つ３．９９×１０２Ｐａ以下（＝１Ｔｏｒｒ以上且つ３Ｔｏｒｒ以下）としている。１．３３×１０２Ｐａ以下では酸化作用が十分に得られず、３．９９×１０２Ｐａでは膜厚の均一性が十分に確保できないためである。すなわち、酸化剤の暴露時間とその酸化反応こそがハフニウムシリケート（ＨｆＳｉＯ）膜の膜質を決定する極めて重要な要素である。このため、酸化剤の暴露時間を材料（前駆体）に合わせて、化学量論から設定することは、ＨｆＳｉＯ膜の膜質の向上に極めて有効である。
また、第１の実施形態においては、半導体基板１の上の界面層２の上にＨｆＯｘ膜を形成し、その後、ＨｆＯｘ膜の上にＳｉＯｘ膜を形成したが、これとは逆に、最初にＳｉＯｘ膜を形成し、その後、ＨｆＯｘ膜を形成してもよい。
図６は第１の実施形態の第１変形例として、ゲート絶縁膜にハフニウムシリケート（ＨｆＳｉＯ）を用いる場合に、ＨｆとＳｉとの組成比を例えばＨｆ：Ｓｉ＝１：２（Ｈｆ３３％）とした場合の成膜工程におけるガスシーケンスを示している。図６に示すように、ＨｆＯｘの１サイクルとＳｉＯｘの２サイクルとで、ＨｆＳｉＯの１サイクルを構成し、さらに、所望の膜厚となるまでＨｆＳｉＯのサイクルを繰り返せばよい。
なお、第１の実施形態の第２変形例として、ゲート絶縁膜の構成材料にハフニウムシリケート等の高誘電体金属シリケートを用いる代わりに、酸化ハフニウム（ＨｆＯｘ）等の高誘電体金属酸化膜を用いてもよい。この場合には、図２又は図６に示すＨｆＯｘの１サイクルのみを所望の膜厚となるまで繰り返せばよい。
また、金属酸化物は、酸化ハフニウム（ＨｆＯｘ）に限られず、酸化ジルコニウム（ＺｒＯｘ）を用いることができる。
（第２の実施形態）
以下、本発明の第２の実施形態について図面を参照しながら説明する。
図７（ａ）〜図７（ｄ）は本発明の第２の実施形態に係るゲート絶縁膜の形成方法の工程順の断面構成を示している。
まず、図７（ａ）に示すように、シリコンからなる半導体基板１の主面上におけるゲート絶縁膜を形成する活性領域の上に、第１の実施形態と同様に、ＳｉＯ２からなる界面層２を形成する。続いて、界面層２の表面を窒化して、該界面層２を酸化窒化シリコン（ＳｉＯＮ）とし、さらに、酸素雰囲気においてアニールを行う。
次に、例えばガスの導入部にシャワーヘッドを有する枚葉式チャンバ内に半導体基板１を保持し、Ｈｆ前駆体としてテトラキスジメチルアミノハフニウム（Tetrakis-Di-Methyl-Amino-Hafnium：ＴＤＭＡＨ）と、Ｓｉ前駆体としてトリジメチルアミノシリコン（Tris-Di-Methyl-Amino-Silicon：ＴＤＭＡＳ）とをシャワーヘッドに導入する前に所定の比率で混合しシャワーヘッドからチャンバ内に導入して、ＴＤＭＡＨ及びＴＤＭＡＳに界面層２を暴露する。その結果、界面層２の上に、Ｈｆ−Ｓｉ吸着層５Ａが形成される。その後、ＴＤＭＡＨ及びＴＤＭＡＳを窒素によりパージする。ここで、Ｓｉ前駆体には、ＴＤＭＡＳに代えて、テトラエチルオルソシリケート（ＴＥＯＳ）を用いることができる。
次に、図７（ｂ）に示すように、酸化剤として濃度が２０％のオゾン（Ｏ３）ガスにＨｆ−Ｓｉ吸着層５Ａを暴露することにより、Ｈｆ−Ｓｉ吸着層５Ａをハフニウムシリケート（ＨｆＳｉＯ）膜５Ｂに改質する。その後、Ｏ３を窒素によりパージする。
次に、図７（ｃ）に示すように、ＴＤＭＡＨ及びＴＤＭＡＳにＨｆＳｉＯ膜５Ｂを暴露することにより、ＨｆＳｉＯ膜５Ｂの上に、Ｈｆ−Ｓｉ吸着層５Ａを形成する。その後、ＴＤＭＡＨ及びＴＤＭＡＳを窒素によりパージする。
次に、図７（ｄ）に示すように、濃度が２０％のオゾン（Ｏ３）ガスにＨｆ−Ｓｉ吸着層５Ａを暴露することにより、Ｈｆ−Ｓｉ吸着層５ＡをＨｆＳｉＯ膜５Ｂに改質する。その後、Ｏ３を窒素によりパージする。これにより、２サイクルによる２層分のハフニウムシリケート（ＨｆＳｉＯ）膜５Ｂが形成される。
図７に第２の実施形態に係るゲート絶縁膜の形成方法におけるガス導入シーケンスを示す。前駆体１はＴＤＭＡＨであり、前駆体２はＴＤＭＡＳである。ＴＤＭＡＨとＴＤＭＡＳとの暴露時間は、それぞれ独立に１サイクルの膜厚が飽和する時間として求めた結果では、ＴＤＭＡＨが１秒であり、ＴＤＭＡＳが１．５秒であった。第２の実施形態においては、ＨｆとＳｉとの組成比が１：１であり、且つ成膜レートを調整するために、ＴＤＭＡＨとＴＤＭＡＳとの混合ガスの暴露時間ｔ１は１秒としている。一方、ＴＤＭＡＨ及びＴＤＭＡＳに対し化学量論値を与える酸化剤、ここではオゾンの暴露時間は第１の実施形態でも求めたように５秒以上であり、第２の実施形態のｔ３は６秒としている。また、窒素によるパージ時間ｔ３及びｔ４は３秒としている。
第２の実施形態においては、酸化剤に暴露する工程における成膜温度は３７５℃とし、成膜時の圧力は３．９９×１０２Ｐａ（＝３Ｔｏｒｒ）としている。その結果、１サイクル当たりの成膜レートは０．１１ｎｍ／ｃｙｃｌｅとなり、２．６ｎｍを形成するために２３サイクルとしている。これにより、第１の実施形態と比べて成膜に要する時間は約半分となり、生産性は２倍となる。
図９及び図１０は、第１の実施形態と第２の実施形態とのハフニウムシリケート（ＨｆＳｉＯ）膜のそれぞれの形成方法を模式的に示している。
図９は第１の実施形態に係る、いわゆるナノラミネート法と呼ばれるＨｆＯｘ膜とＳｉＯｘ膜とを１層ずつ積層構造にして堆積する方法である。すなわち、図９（ａ）において、半導体基板１の主面をＨｆ前駆体に暴露して、Ｈｆ吸着層を形成し、図９（ｂ）において、窒素によるパージを行った後、Ｈｆ吸着層を酸化剤（オゾン）に暴露して、ＨｆＯｘ膜を形成し、図９（ｃ）において、窒素によるパージを行った後、ＨｆＯｘ膜をＳｉ前駆体に暴露して、ＨｆＯｘ膜の上にＳｉ吸着層を形成し、図９（ｄ）において、窒素によるパージを行った後、Ｓｉ吸着層を酸化剤（オゾン）に暴露して、ＨｆＳｉＯ膜を形成する。なお、ここでは、半導体基板１の主面上の界面層は省略している。
このように、第１の実施形態においては、前述したように、ＨｆＯｘ膜及びＳｉＯｘ膜のそれぞれに対し、Ｈｆ前駆体の暴露時間及びＳｉ前駆体の暴露時間の最適化と、それぞれに対する酸化剤の暴露時間を最適化する必要がある。とりわけ、酸化剤の暴露時間は、各前駆体に対してそれぞれの最適値を設定するか、又は両者のうちの長い方の暴露時間に統一する方法を説明した。この方法では、ＨｆＳｉＯ等の３元系ではなく、ハフニウムランタンシリケート（ＨｆＬａＳｉＯ）等の４元系についても、酸化ハフニウム（ＨｆＯｘ）、酸化シリコン（ＳｉＯｘ）及び酸化ランタン（ＬａｘＯｙ）の積層構造を厚さ方向に変化させることにより、成膜が可能である。すなわち、体積膜のうちの下層、中層及び上層において積層構造を変化させることにより、Ｈｆ、Ｓｉ及びＬａのプロファイルを変化させることが可能である。しかしながら、その場合においても、それぞれのＨｆＯｘ層、ＳｉＯｘ層及びＬａｘＯｙ層は、化学量論値で酸素を含んでいる必要があり、酸化剤の暴露時間は、本発明の方法によって決定すればよいことはいうまでもない。
これに対し、第２の実施形態においては、図１０（ａ）に示すように、半導体基板１の主面をＨｆ前駆体及びＳｉ前駆体の混合雰囲気に暴露して、半導体基板１の主面上にＨｆとＳｉとからなる吸着層を所定の組成比で吸着させ、次の図１０（ｂ）に示すように、窒素によるパージを行った後、ＨｆとＳｉとからなる吸着層を酸化剤（オゾン）に同時に暴露する。
従って、第２の実施形態に係る形成方法においては、Ｈｆ前駆体とＳｉ前駆体とは同一時間で暴露され、また前駆体の混合比により組成を調整することが可能である。なお、ＨＨｆとＳｉとの組成を調整する場合の暴露時間は、Ｈｆ前駆体のみの単独の暴露時間とＳｉ前駆体のみの単独の暴露時間のうちの長いほうの暴露時間を採用するか、Ｈｆ前駆体とＳｉ前駆体との混合ガスを導入し、暴露時間の短い方の暴露時間で両方の前駆体に暴露した後、暴露時間の長い方の前駆体のみを引き続き暴露してもよい。
また、酸化剤の暴露時間に関しては、ＨｆＯｘの暴露時間とＳｉＯｘの暴露時間との長い方の暴露時間を採用すればよい。前述したように、第２の実施例においては、第１の実施形態のようにＨｆＯｘとＳｉＯｘとの積層構造によってＨｆＳｉＯｘを構成するのではなく、１層ごとがＨｆＳｉＯからなる。このため、図１０（ａ）に示す工程において、１層ごとにＨｆとＳｉとの混合比を変えることにより、膜厚方向（基板に垂直な方向）であってもその組成を変化させることができる。
図１１は本発明の第１の実施形態、第２の実施形態及び従来例により形成した高誘電体金属シリケート膜（ＨｆＳｉＯ（Ｈｆ：Ｓｉ＝１：１））におけるＥＯＴとリーク電流との関係を示している。ここでは、いずれの形成方法においても、半導体基板の上に第１の実施形態で説明した界面層を形成し、該界面層の上に物理膜厚がそれぞれ１ｎｍ、２ｎｍ及び３ｎｍのＨｆＳｉＯ膜をそれぞれ個別に堆積し、各ＨｆＳｉＯ膜の上に多結晶シリコンからなる電極を堆積して、ＭＩＳ（metal-insulator-semiconductor）型キャパシタを形成し、各キャパシタのリーク電流とＨｆＳｉＯ膜のＥＯＴとを高周波ＣＶ法により測定している。なお、従来例の形成方法として、成膜温度を３５０℃とし、成膜圧力を１．９９×１０２Ｐａ（＝１．５Ｔｏｒｒ）とし、Ｈｆ前駆体にＨｆＣｌ４を用い、その暴露時間を１．５秒とし、Ｓｉ前駆体にＳｉＣｌ４を用い、その暴露時間を０．１５秒とし、酸化剤にＯ３を用い、その暴露時間を３秒としている。
図１１からは、従来例と比べ、第１の実施形態及び第２の実施形態においてはＥＯＴに対するリーク電流は膜厚依存性があるものの、１桁〜３桁分が減少していることが分かる。
なお、物理膜厚及びＥＯＴが薄い領域で従来例と実施例でリーク電流が近づき、厚い領域で差が広がるのはどちらも界面層に物理膜厚１．４ｎｍ、ＥＯＴ＝１．１ｎｍのＳｉＯＮ層が介在しており、高誘電体金属シリケート膜の物理膜厚が薄いほど高誘電体金属シリケート膜の寄与分が減少するためである。
なお、本発明の第１及び第２の各実施形態並びに変形例においては、半導体基板１の主面上に、ＳｉＯＮからなる界面層２を介在させて高誘電体金属シリケート膜又は高誘電体金属酸化膜を堆積する場合を説明したが、界面層２はＳｉＯＮに限られず、ＳｉＯ２でも構わない。また、界面層２を設けない場合であっても、本発明に係る高誘電体金属シリケート膜又は高誘電体金属酸化膜としての電気的特性の向上、とりわけリーク電流を低減できるという効果を得られることはいうまでもない。
また、本発明の各実施形態においては、枚葉処理装置により、ゲート絶縁膜の成膜を行い、ガス供給系をシャワーヘッドとしたが、ＡＬＤ法の原理に照らして、ガス供給系は必ずしもシャワーヘッドに限定されるものではなく、通常のラミナーフロー（層流）式であっても構わない。
また、枚葉処理装置ではなく、バッチ処理装置であっても本発明は有効であるが、ウエハ（半導体基板）のバッチ枚数又はチャンバの容積に応じて、前駆体及び酸化剤の暴露時間は本発明の方法により設定する必要があるのはいうまでもない。
また、チャンバの容積が小さい枚葉処理装置とチャンバの容積が大きいバッチ処理装置とでは、前駆体の必要な流量及びその暴露時間については、差が出るのは当然であるが、本発明に示した方法により各装置固有の暴露時間を決定することができる。
本発明に係るゲート絶縁膜の形成方法は、酸素欠損が少なく、リーク電流が低い良好な膜質を実現でき、高誘電体金属シリケート又は高誘電体金属酸化物からなるゲート絶縁膜を有するトランジスタ等に有用である。
（ａ）〜（ｄ）は本発明の第１の実施形態に係るゲート絶縁膜の形成方法を示す工程順の模式的な断面図である。 本発明の第１の実施形態に係るゲート絶縁膜の形成方法におけるガスシーケンス図である。 （ａ）は本発明の第１の実施形態に係るゲート絶縁膜の形成方法におけるＨｆ前駆体及びＳｉ前駆体の暴露時間の決定方法を示すグラフである。（ｂ）は本発明の第１の実施形態に係るゲート絶縁膜の形成方法における酸化剤の暴露時間の決定方法を示すグラフである。 本発明の第１の実施形態に係るゲート絶縁膜の形成方法における酸化剤の暴露時間と、ハフニウム（Ｈｆ）に対する酸素（Ｏ）の組成比の化学量論値との関係を示すグラフである。 （ａ）は本発明の第１の実施形態に係るゲート絶縁膜の形成方法における成膜レート及び酸素ドーズ量の成膜温度依存性を示すグラフである。（ｂ）は本発明の第１の実施形態に係るゲート絶縁膜の形成方法における成膜レート及び酸素ドーズ量の成膜圧力依存性を示すグラフである。 本発明の第１の実施形態の第１変形例に係るゲート絶縁膜の形成方法におけるガスシーケンス図である。 （ａ）〜（ｄ）は本発明の第２の実施形態に係るゲート絶縁膜の形成方法を示す工程順の模式的な断面図である。 本発明の第２の実施形態に係るゲート絶縁膜の形成方法におけるガスシーケンス図である。 （ａ）〜（ｄ）は本発明の第１の実施形態に係るゲート絶縁膜の形成方法であって、高誘電体金属シリケート（ＨｆＳｉＯ）膜の堆積モデルを示す工程順の模式図である。 （ａ）及び（ｂ）は本発明の第２の実施形態に係るゲート絶縁膜の形成方法であって、高誘電体金属シリケート（ＨｆＳｉＯ）膜の堆積モデルを示す工程順の模式図である。 本発明の第１の実施形態及び第２の実施形態並びに従来例に係る高誘電体金属シリケート（ＨｆＳｉＯ）膜の酸化膜換算膜厚（ＥＯＴ）とリーク電流のと関係を示すグラフである。 （ａ）は従来のゲート絶縁膜の材料によるＥＯＴとリーク電流との関係を示すグラフである。（ｂ）は高誘電体金属シリケートをゲート絶縁膜に用いた場合のゲート構造を示す模式的な断面図である。 （ａ）は従来の原子層堆積（ＡＬＤ）法により高誘電体金属シリケートからなるゲート絶縁膜を形成する場合のシーケンス図である。（ｂ）及び（ｃ）は従来のＡＬＤ法による高誘電体金属シリケートの組成の調整方法を示す説明図である。 （ａ）及び（ｂ）は本発明の課題を説明するためのグラフであって、（ａ）はＨｆＯｘ膜の比誘電率及びリーク電流の酸素組成比（Ｏ／Ｈｆ比）依存性を示すグラフであり、（ｂ）はリーク電流の、ＥＯＴ及び酸素組成比（Ｏ／Ｈｆ比）依存性を示すグラフである。
符号の説明
１ 半導体基板
２ 界面層
３Ａ Ｈｆ吸着層
３Ｂ 酸化ハフニウム（ＨｆＯ２）膜
４Ａ Ｓｉ吸着層
４Ｂ 酸化シリコン（ＳｉＯ２）膜
５Ａ Ｈｆ−Ｓｉ吸着層
５Ｂ ハフニウムシリケート（ＨｆＳｉＯ）膜

Claims (12)

  1. 半導体基板の上に、高誘電体金属シリケートからなるゲート絶縁膜を形成するゲート絶縁膜の形成方法であって、
    前記半導体基板を５００℃以下の温度で且つ所定の圧力下に保持した状態で、前記高誘電体金属シリケートを構成する金属元素を含む第１の前駆体に前記半導体基板を暴露することにより、前記半導体基板の上に前記第１の前駆体からなる第１の吸着層を形成する工程（ａ）と、
    前記第１の前駆体をパージする工程（ｂ）と、
    前記第１の吸着層を酸化剤に暴露して、前記第１の吸着層を酸化することにより、前記第１の吸着層から金属酸化膜を形成する工程（ｃ）と、
    前記酸化剤をパージする工程（ｄ）と、
    前記工程（ｄ）よりも後に、シリコンを含む第２の前駆体に前記金属酸化膜を暴露することにより、前記金属酸化膜の上に前記第２の前駆体からなる第２の吸着層を形成する工程（ｅ）と、
    前記第２の前駆体をパージする工程（ｆ）と、
    前記第２の吸着層を前記酸化剤に暴露して、前記第２の吸着層を酸化することにより、前記第２の吸着層からシリコン酸化膜を形成する工程（ｇ）と、
    前記酸化剤をパージする工程（ｈ）とを備え、
    前記工程（ａ）、工程（ｂ）、工程（ｃ）及び工程（ｄ）とを１サイクルとして少なくとも１回実行して、前記金属酸化膜における原子層レベルの少なくとも１層分を形成し、且つ、前記工程（ｅ）、工程（ｆ）、工程（ｇ）及び工程（ｈ）とを１サイクルとして少なくとも１回実行して前記シリコン酸化膜における原子層レベルの少なくとも１層分を形成することにより、前記高誘電体金属シリケートを形成し、
    前記工程（ａ）において、前記半導体基板の前記第１の前駆体への暴露時間は、前記１サイクルで堆積される前記金属酸化膜の１層の厚さが飽和する時間で決定し、
    前記工程（ｃ）において、前記第１の吸着層の前記酸化剤への暴露時間は、前記金属酸化膜における酸素の含有量が化学量論により決定される組成の９７％以上となる時間で決定し、
    前記工程（ｅ）において、前記金属酸化膜の前記第２の前駆体への暴露時間は、前記１サイクルで堆積される前記シリコン酸化膜の１層の厚さが飽和する時間で決定し、
    前記工程（ｇ）において、前記第２の吸着層の前記酸化剤への暴露時間は、前記シリコン酸化膜における酸素の含有量が化学量論により決定される組成の９７％以上となる時間で決定することを特徴とするゲート絶縁膜の形成方法。
  2. 前記工程（ｃ）及び工程（ｇ）における前記酸化剤への暴露時間は、前記半導体基板当たり５秒以上であって、且つ、前記工程（ｃ）における暴露時間及び前記工程（ｇ）における暴露時間のうち、時間が長い工程に暴露時間を合わせることを特徴とする請求項１に記載のゲート絶縁膜形成方法。
  3. 半導体基板の上に、高誘電体金属酸化物からなるゲート絶縁膜を形成するゲート絶縁膜の形成方法であって、
    前記半導体基板を５００℃以下の温度で且つ所定の圧力下に保持した状態で、前記高誘電体金属酸化物を構成する金属元素を含む前駆体に前記半導体基板を暴露することにより、前記半導体基板の上に前記前駆体からなる吸着層を形成する工程（ａ）と、
    前記前駆体をパージする工程（ｂ）と、
    前記吸着層を酸化剤に暴露して、前記吸着層を酸化することにより、前記吸着層から金属酸化膜を形成する工程（ｃ）と、
    前記酸化剤をパージする工程（ｄ）とを備え、
    前記工程（ａ）、工程（ｂ）、工程（ｃ）及び工程（ｄ）とを１サイクルとして少なくとも１回実行して、前記金属酸化膜における原子層レベルの少なくとも１層分を形成することにより、前記高誘電体金属酸化物を形成し、
    前記工程（ａ）において、前記半導体基板の前記前駆体への暴露時間は、前記１サイクルで堆積される前記金属酸化膜の１層の厚さが飽和する時間で決定し、
    前記工程（ｃ）において、前記吸着層の前記酸化剤への暴露時間は、前記金属酸化膜における酸素の含有量が化学量論により決定される組成の９７％以上となる時間で決定することを特徴とするゲート絶縁膜の形成方法。
  4. 前記金属酸化膜は、酸化ハフニウム又は酸化ジルコニウムからなることを特徴とする請求項３に記載のゲート絶縁膜の形成方法。
  5. 前記前駆体は、四塩化ハフニウム（ＨｆＣｌ４）、テトラキスエチルメチルアミノハフニウム（ＴＥＭＡＨ）又はテトラキスジメチルアミノハフニウム（ＴＤＭＡＨ）であることを特徴とする請求項３に記載のゲート絶縁膜の形成方法。
  6. 半導体基板の上に、高誘電体金属シリケートからなるゲート絶縁膜を形成するゲート絶縁膜の形成方法であって、
    前記半導体基板を５００℃以下の温度で且つ所定の圧力下に保持した状態で、前記高誘電体金属シリケートを構成する、金属元素を含む第１の前駆体とシリコンを含む第２の前駆体とに、前記高誘電体金属シリケートの組成比に合わせた混合比で前記半導体基板を暴露することにより、前記半導体基板の上に前記第１の前駆体及び第２の前駆体からなり、前記組成比と対応した組成比を持つ吸着層を形成する工程（ａ）と、
    前記第１の前駆体及び第２の前駆体をパージする工程（ｂ）と、
    前記吸着層を酸化剤に暴露して、前記吸着層を酸化することにより、前記吸着層から金属シリケート膜を形成する工程（ｃ）と、
    前記酸化剤をパージする工程（ｄ）とを備え、
    前記工程（ａ）、工程（ｂ）及び工程（ｃ）とを１サイクルとして少なくとも１回実行して、前記金属シリケート膜における原子層レベルの少なくとも１層分を形成することにより、前記高誘電体金属シリケートを形成し、
    前記工程（ａ）において、前記半導体基板の前記第１の前駆体及び第２の前駆体への暴露時間は、前記高誘電体金属シリケートを構成する金属の酸化膜とシリコンの酸化膜とを独立に堆積した場合の、前記１サイクルで堆積される１層分の厚さが飽和する時間のうちのいずれか長い方の時間とし、
    前記工程（ｃ）において、前記吸着層の前記酸化剤への暴露時間は、前記高誘電体金属シリケートを構成する金属の酸化膜とシリコンの酸化膜とを独立に堆積した場合の、前記金属の酸化膜における酸素の含有量及びシリコンの酸化膜における酸素の含有量がそれぞれ化学量論により決定される組成の９７％以上となる時間のうちのいずれか長い方の時間とすることを特徴とするゲート絶縁膜の形成方法。
  7. 前記高誘電体金属シリケートは、ハフニウムシリケート（ＨｆＳｉＯ）又はハフニウムランタンシリケート（ＨｆＬａＳｉＯ）であることを特徴とする請求項１又は６に記載のゲート絶縁膜の形成方法。
  8. 前記酸化剤は、オゾン（Ｏ３）、水蒸気（Ｈ２Ｏ）、重水（Ｄ２Ｏ）又は一酸化二窒素（Ｎ２Ｏ）又は酸素ラジカルであることを特徴とする請求項１〜７のいずれか１項に記載のゲート絶縁膜の形成方法。
  9. 前記第１の前駆体は、四塩化ハフニウム（ＨｆＣｌ４）、テトラキスエチルメチルアミノハフニウム（ＴＥＭＡＨ）又はテトラキスジメチルアミノハフニウム（ＴＤＭＡＨ）であり、
    前記第２の前駆体は、四塩化シリコン（ＳｉＣｌ４）、トリジメチルアミノシリコン（ＴＤＭＡＳ）又はテトラエチルオルソシリケート（ＴＥＯＳ）であることを特徴とする請求項１又は６に記載のゲート絶縁膜の形成方法。
  10. 前記第１の前駆体及び第２の前駆体は、酸素を含むことを特徴とする請求項６に記載のゲート絶縁膜の形成方法。
  11. 前記酸化剤に暴露する工程において、
    前記半導体基板に対する加熱温度は、原子層堆積（ＡＬＤ）反応又は該原子層堆積（ＡＬＤ）反応から化学気相堆積（ＣＶＤ）反応に遷移するまでの温度であり、
    前記所定の圧力は、前記半導体基板における面内均一性が悪化する直前までの圧力であることを特徴とする請求項１、３及び６のいずれか１項に記載のゲート絶縁膜の形成方法。
  12. 前記酸化剤に暴露する工程において、
    前記半導体基板に対する加熱温度は、３００℃以上で且つ化学気相堆積（ＣＶＤ）反応が主体とならない温度であり、
    前記所定の圧力は、１．３３×１０２Ｐａ以上且つ３．９９×１０２Ｐａ以下であることを特徴とする請求項１、３及び６のいずれか１項に記載のゲート絶縁膜の形成方法。
JP2008003336A 2008-01-10 2008-01-10 ゲート絶縁膜の形成方法 Pending JP2009170439A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2008003336A JP2009170439A (ja) 2008-01-10 2008-01-10 ゲート絶縁膜の形成方法
US12/349,192 US7727911B2 (en) 2008-01-10 2009-01-06 Method for forming a gate insulating film

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008003336A JP2009170439A (ja) 2008-01-10 2008-01-10 ゲート絶縁膜の形成方法

Publications (1)

Publication Number Publication Date
JP2009170439A true JP2009170439A (ja) 2009-07-30

Family

ID=40851023

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008003336A Pending JP2009170439A (ja) 2008-01-10 2008-01-10 ゲート絶縁膜の形成方法

Country Status (2)

Country Link
US (1) US7727911B2 (ja)
JP (1) JP2009170439A (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011155243A (ja) * 2009-10-23 2011-08-11 Air Products & Chemicals Inc 第四族金属含有フィルムの堆積方法
WO2012014447A1 (ja) * 2010-07-27 2012-02-02 パナソニック株式会社 不揮発性記憶装置の製造方法
US8952188B2 (en) 2009-10-23 2015-02-10 Air Products And Chemicals, Inc. Group 4 metal precursors for metal-containing films
JP2015217566A (ja) * 2014-05-15 2015-12-07 東京応化工業株式会社 積層体の製造方法および積層体
KR101584100B1 (ko) 2009-10-29 2016-01-13 삼성전자주식회사 금속 실리케이트 막의 형성 방법 및 이를 이용한 반도체 소자의 형성 방법
US9355846B2 (en) 2012-03-16 2016-05-31 Kabushiki Kaisha Toshiba Non-uniform silicon dioxide and air gap for separating memory cells
US10707073B2 (en) 2017-09-05 2020-07-07 Asm Ip Holding B.V. Film forming method and patterning method

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8759234B2 (en) * 2011-10-17 2014-06-24 Taiwan Semiconductor Manufacturing Company, Ltd. Deposited material and method of formation
US9142488B2 (en) * 2013-05-30 2015-09-22 International Business Machines Corporation Manganese oxide hard mask for etching dielectric materials
US9059389B2 (en) 2013-06-06 2015-06-16 International Business Machines Corporation Free layers with iron interfacial layer and oxide cap for high perpendicular anisotropy energy density
US9059399B2 (en) * 2013-06-06 2015-06-16 International Business Machines Corporation Magnetic materials with enhanced perpendicular anisotropy energy density for STT-RAM
US9087543B2 (en) 2013-06-06 2015-07-21 International Business Machines Corporation Spin torque MRAM having perpendicular magnetization with oxide interface
CN104282250B (zh) * 2014-10-24 2016-08-31 深圳市华星光电技术有限公司 Tft 中mis 结构设计的控制方法及系统
US10204788B1 (en) * 2018-01-01 2019-02-12 United Microelectronics Corp. Method of forming high dielectric constant dielectric layer by atomic layer deposition
CN110137156A (zh) * 2019-04-12 2019-08-16 西交利物浦大学 一种基于硅酸铪的金属氧化物半导体电容器件及制备方法
CN112928210B (zh) * 2021-02-03 2022-04-15 长鑫存储技术有限公司 电容结构及其制备方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001152339A (ja) * 1999-10-06 2001-06-05 Samsung Electronics Co Ltd 原子層蒸着法を用いた薄膜形成方法
JP2007088113A (ja) * 2005-09-21 2007-04-05 Sony Corp 半導体装置の製造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6660660B2 (en) * 2000-10-10 2003-12-09 Asm International, Nv. Methods for making a dielectric stack in an integrated circuit
US6858547B2 (en) * 2002-06-14 2005-02-22 Applied Materials, Inc. System and method for forming a gate dielectric
TW200408015A (en) * 2002-08-18 2004-05-16 Asml Us Inc Atomic layer deposition of high K metal silicates
US7205247B2 (en) * 2003-09-30 2007-04-17 Aviza Technology, Inc. Atomic layer deposition of hafnium-based high-k dielectric
JP2006060170A (ja) * 2004-08-24 2006-03-02 Nec Electronics Corp キャパシタおよび半導体装置の製造方法
JP2006279019A (ja) * 2005-03-03 2006-10-12 Sony Corp 薄膜の形成方法および半導体装置の製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001152339A (ja) * 1999-10-06 2001-06-05 Samsung Electronics Co Ltd 原子層蒸着法を用いた薄膜形成方法
JP2007088113A (ja) * 2005-09-21 2007-04-05 Sony Corp 半導体装置の製造方法

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011155243A (ja) * 2009-10-23 2011-08-11 Air Products & Chemicals Inc 第四族金属含有フィルムの堆積方法
JP2012256926A (ja) * 2009-10-23 2012-12-27 Air Products & Chemicals Inc 第四族金属含有フィルムの堆積方法
US8952188B2 (en) 2009-10-23 2015-02-10 Air Products And Chemicals, Inc. Group 4 metal precursors for metal-containing films
KR101584100B1 (ko) 2009-10-29 2016-01-13 삼성전자주식회사 금속 실리케이트 막의 형성 방법 및 이를 이용한 반도체 소자의 형성 방법
WO2012014447A1 (ja) * 2010-07-27 2012-02-02 パナソニック株式会社 不揮発性記憶装置の製造方法
JP5436674B2 (ja) * 2010-07-27 2014-03-05 パナソニック株式会社 不揮発性記憶装置の製造方法
US9355846B2 (en) 2012-03-16 2016-05-31 Kabushiki Kaisha Toshiba Non-uniform silicon dioxide and air gap for separating memory cells
JP2015217566A (ja) * 2014-05-15 2015-12-07 東京応化工業株式会社 積層体の製造方法および積層体
US10707073B2 (en) 2017-09-05 2020-07-07 Asm Ip Holding B.V. Film forming method and patterning method

Also Published As

Publication number Publication date
US20090181549A1 (en) 2009-07-16
US7727911B2 (en) 2010-06-01

Similar Documents

Publication Publication Date Title
JP2009170439A (ja) ゲート絶縁膜の形成方法
TWI464802B (zh) 藉由化學氣相沉積之低溫介電膜形成
US7795160B2 (en) ALD of metal silicate films
TWI447257B (zh) 半導體裝置之製造方法，基板處理方法及基板處理裝置
US9178031B2 (en) Methods of atomic-layer deposition of hafnium oxide/erbium oxide bi-layer as advanced gate dielectrics
KR100640638B1 (ko) 원자층 증착법에 의한 고유전막 형성 방법 및 고유전막을 갖는 반도체소자의 제조 방법
JP5103056B2 (ja) 半導体装置の製造方法
KR100574150B1 (ko) 반도체 장치의 제조방법
TWI411014B (zh) 半導體裝置之製造方法及基板處理裝置
KR100877100B1 (ko) 비휘발성 메모리 소자 제조 방법
JP4823260B2 (ja) 原子層蒸着法を用いた薄膜形成方法
US20040266217A1 (en) Method of forming high dielectric film using atomic layer deposition and method of manufacturing capacitor having the high dielectric film
JP3920235B2 (ja) 半導体装置の製造方法
US20150140838A1 (en) Two Step Deposition of High-k Gate Dielectric Materials
US8735305B2 (en) Methods of forming fluorinated hafnium oxide gate dielectrics by atomic layer deposition
JP4887604B2 (ja) 半導体装置の製造方法
US9234275B2 (en) Method and apparatus of forming metal compound film, and electronic product
JP2015216404A (ja) 半導体装置の製造方法、基板処理方法、基板処理装置およびガス供給系
JP4032889B2 (ja) 絶縁膜の形成方法
KR100706803B1 (ko) 반도체 소자 및 그의 형성 방법
KR100663352B1 (ko) 원자층 증착 기술을 이용한 실리콘 도핑된 금속 산화막형성 방법
KR100780605B1 (ko) 탄탈륨지르코늄산화막을 구비한 반도체소자 및 그의 제조방법
JP4220991B2 (ja) 半導体装置の製造方法
JP2004289082A (ja) 高誘電率ゲート絶縁膜の形成方法
JP2006093240A (ja) 成膜方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20101028

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20120130

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20121130

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121204

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20130409