JPH07161934A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法Info
- Publication number
- JPH07161934A JPH07161934A JP5304946A JP30494693A JPH07161934A JP H07161934 A JPH07161934 A JP H07161934A JP 5304946 A JP5304946 A JP 5304946A JP 30494693 A JP30494693 A JP 30494693A JP H07161934 A JPH07161934 A JP H07161934A
- Authority
- JP
- Japan
- Prior art keywords
- film
- lower electrode
- semiconductor device
- insulating film
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Semiconductor Memories (AREA)
Abstract
(57)【要約】
【目的】容量を低下させることなく、かつリーク電流を
低減させることができる容量素子の作製方法を提供す
る。 【構成】Ｓｉを含有した下部電極Ｗ膜４上に容量絶縁膜
としてＴａ2Ｏ5膜５を形成する。次に、純水を入れて加
熱したバブラにＨ2 ガスを通して水蒸気を含ませた雰囲
気中で熱処理を行い、下部電極を酸化させることなくＴ
ａ2Ｏ5膜５を酸化させ、膜中の酸素欠乏欠陥を修復し
た。また、Ｗ膜４中に含有されたＳｉがＴａ2Ｏ5膜５に
熱拡散し、Ｔａ2Ｏ5膜５中の、特に下部電極界面付近の
電気的な欠陥を修復させることができた。 【効果】下部電極のＷにＳｉを含有させないで容量素子
を作製したものに比べて、リーク電流を少なくとも一桁
減少できた。
低減させることができる容量素子の作製方法を提供す
る。 【構成】Ｓｉを含有した下部電極Ｗ膜４上に容量絶縁膜
としてＴａ2Ｏ5膜５を形成する。次に、純水を入れて加
熱したバブラにＨ2 ガスを通して水蒸気を含ませた雰囲
気中で熱処理を行い、下部電極を酸化させることなくＴ
ａ2Ｏ5膜５を酸化させ、膜中の酸素欠乏欠陥を修復し
た。また、Ｗ膜４中に含有されたＳｉがＴａ2Ｏ5膜５に
熱拡散し、Ｔａ2Ｏ5膜５中の、特に下部電極界面付近の
電気的な欠陥を修復させることができた。 【効果】下部電極のＷにＳｉを含有させないで容量素子
を作製したものに比べて、リーク電流を少なくとも一桁
減少できた。
Description
【０００１】
【産業上の利用分野】本発明は、半導体装置およびその
製造方法に係り、特に、半導体集積回路の容量素子に関
する。
製造方法に係り、特に、半導体集積回路の容量素子に関
する。
【０００２】
【従来の技術】従来の容量素子の代表的な工程のフロー
チャートを図２（ａ)〜(ｄ）に模式的断面図を用いて示
す。図２（ａ）はＳｉ基板１上にＳｉＯ2 膜２を形成
し、その一領域の絶縁膜を除去する。次に、多結晶Ｓｉ
膜７を形成した後、絶縁膜２上にて多結晶Ｓｉ膜７を加
工し容量素子の下部電極を形成する。図２（ｂ）はこの
多結晶Ｓｉ膜７上に容量絶縁膜としてＴａ2Ｏ5膜５を形
成した状態を示している。この形成中に多結晶Ｓｉは酸
化雰囲気にさらされるため、Ｔａ2Ｏ5膜５と多結晶Ｓｉ
膜７の界面にＳｉＯ2 膜８が成長してしまう。形成直後
のＴａ2Ｏ5膜中には通常酸素欠乏欠陥が多く含まれてお
り、容量素子としての、例えば、リーク電流等の仕様を
満足する高誘電体膜を得るには酸化雰囲気中で熱処理を
行い、酸素原子を高誘電体膜中に拡散させて酸素欠乏欠
陥を修復する必要がある。しかし、この構造で酸化雰囲
気の熱処理を行うと、図２(ｃ)に示すように下部電極の
多結晶Ｓｉ膜７がさらに酸化してしまい、結果的に全体
の容量が低下してしまうという問題点があった。なお、
この問題点に関しては、例えば、プロシーディングスオ
ブ ジ インターナショナル エレクトロン デバイシ
ズ ミーティング，１９８６年,６８４ページから６８
７ページ(PROCEEDINGS OF THE INTERNATIONALELECTRON
DEVICES MEETING, P.684 (1986)）」に記載されてい
る。
チャートを図２（ａ)〜(ｄ）に模式的断面図を用いて示
す。図２（ａ）はＳｉ基板１上にＳｉＯ2 膜２を形成
し、その一領域の絶縁膜を除去する。次に、多結晶Ｓｉ
膜７を形成した後、絶縁膜２上にて多結晶Ｓｉ膜７を加
工し容量素子の下部電極を形成する。図２（ｂ）はこの
多結晶Ｓｉ膜７上に容量絶縁膜としてＴａ2Ｏ5膜５を形
成した状態を示している。この形成中に多結晶Ｓｉは酸
化雰囲気にさらされるため、Ｔａ2Ｏ5膜５と多結晶Ｓｉ
膜７の界面にＳｉＯ2 膜８が成長してしまう。形成直後
のＴａ2Ｏ5膜中には通常酸素欠乏欠陥が多く含まれてお
り、容量素子としての、例えば、リーク電流等の仕様を
満足する高誘電体膜を得るには酸化雰囲気中で熱処理を
行い、酸素原子を高誘電体膜中に拡散させて酸素欠乏欠
陥を修復する必要がある。しかし、この構造で酸化雰囲
気の熱処理を行うと、図２(ｃ)に示すように下部電極の
多結晶Ｓｉ膜７がさらに酸化してしまい、結果的に全体
の容量が低下してしまうという問題点があった。なお、
この問題点に関しては、例えば、プロシーディングスオ
ブ ジ インターナショナル エレクトロン デバイシ
ズ ミーティング，１９８６年,６８４ページから６８
７ページ(PROCEEDINGS OF THE INTERNATIONALELECTRON
DEVICES MEETING, P.684 (1986)）」に記載されてい
る。
【０００３】なお、キャパシタは、Ｔａ2Ｏ5膜５上に上
部電極としてＴｉＮ膜６を形成することにより完成する
（図２（ｄ））。
部電極としてＴｉＮ膜６を形成することにより完成する
（図２（ｄ））。
【０００４】
【発明が解決しようとする課題】従来の技術の問題点を
解決するために、下部電極として例えばＷ膜を採用し、
容量絶縁膜として、例えば、Ｔａ2Ｏ5膜を採用すれば、
ＷはＴａに比べてＨ2Ｏによる酸化の自由エネルギが大
きいので、絶縁膜形成後に下部電極は還元条件、容量絶
縁膜は酸化条件になるように条件を設定した水蒸気を含
む水素雰囲気中での熱処理を行うことができ、下部電極
の酸化という問題点を解決できる。このような熱処理方
法は、例えば、特開平4−328862 号公報に記載されてい
る。しかし、公知の熱処理では、下部電極が還元条件に
なるような熱処理条件しか選択できないので、容量絶縁
膜の酸素欠乏欠陥修復が充分に行えないという問題点が
明らかになった。また、絶縁膜中の酸素欠乏欠陥は、特
に化学量論組成よりも酸素欠乏になりやすい下部電極界
面付近に多く存在するため、熱処理方法のような絶縁膜
表面から酸化剤を拡散させる方法では、欠陥修復を充分
に行わせるには熱処理時間を長くする必要があり、スル
ープットが悪くなってしまうことがわかった。
解決するために、下部電極として例えばＷ膜を採用し、
容量絶縁膜として、例えば、Ｔａ2Ｏ5膜を採用すれば、
ＷはＴａに比べてＨ2Ｏによる酸化の自由エネルギが大
きいので、絶縁膜形成後に下部電極は還元条件、容量絶
縁膜は酸化条件になるように条件を設定した水蒸気を含
む水素雰囲気中での熱処理を行うことができ、下部電極
の酸化という問題点を解決できる。このような熱処理方
法は、例えば、特開平4−328862 号公報に記載されてい
る。しかし、公知の熱処理では、下部電極が還元条件に
なるような熱処理条件しか選択できないので、容量絶縁
膜の酸素欠乏欠陥修復が充分に行えないという問題点が
明らかになった。また、絶縁膜中の酸素欠乏欠陥は、特
に化学量論組成よりも酸素欠乏になりやすい下部電極界
面付近に多く存在するため、熱処理方法のような絶縁膜
表面から酸化剤を拡散させる方法では、欠陥修復を充分
に行わせるには熱処理時間を長くする必要があり、スル
ープットが悪くなってしまうことがわかった。
【０００５】本発明の目的は、容量絶縁膜の欠陥修復
を、従来のように熱処理雰囲気中の酸素原子の拡散によ
る酸素欠乏欠陥修復のみに依存するのではなく、下部電
極からのＳｉ、Ｔｉ等のメタルの拡散による欠陥修復も
同時に行おうとするものである。この欠陥修復メカニズ
ムに関しては、例えば、ジャーナル オブ エレクトロ
ケミカル ソサエティ、１９９２年、３２０ページから
３２８ページ（Journalof Electrochemical Society,
P.320 (1992)）」に記載されている。
を、従来のように熱処理雰囲気中の酸素原子の拡散によ
る酸素欠乏欠陥修復のみに依存するのではなく、下部電
極からのＳｉ、Ｔｉ等のメタルの拡散による欠陥修復も
同時に行おうとするものである。この欠陥修復メカニズ
ムに関しては、例えば、ジャーナル オブ エレクトロ
ケミカル ソサエティ、１９９２年、３２０ページから
３２８ページ（Journalof Electrochemical Society,
P.320 (1992)）」に記載されている。
【０００６】絶縁膜中にメタルを含有させることによっ
て欠陥を修復しようとする方法として、例えば、特開昭
62−134937号，特開昭64−50428号，特開平4−6833号，
特開平5−53069号公報が挙げられるが、これらはいずれ
も絶縁膜形成中もしくは形成後にメタルを含有させよう
とする方法であるために、絶縁膜が多結晶化しにくいこ
とが明らかになった。これは、公知な事実、例えば、エ
クステンデド アブストラクツ オブ インターショナ
ル コンファレンス オブ ソリッド ステイト デバ
イシズ アンド マテリアルズ、１９９１年，１９８ペ
ージから２００ページ(Extended abstracts of Interna
tional Conference of Solid StateDevices and Materi
als, P.198 (1991)）」に記載されているように、Ｔａ2
Ｏ5膜が高温の熱処理により多結晶化して、非晶質状態
に比べてリーク電流を低減させることができるという事
実を利用できず、充分な低リーク化が不可能であった。
そこで、絶縁膜の多結晶化を阻害することなくメタルを
含有させることのできるプロセスが求められている。
て欠陥を修復しようとする方法として、例えば、特開昭
62−134937号，特開昭64−50428号，特開平4−6833号，
特開平5−53069号公報が挙げられるが、これらはいずれ
も絶縁膜形成中もしくは形成後にメタルを含有させよう
とする方法であるために、絶縁膜が多結晶化しにくいこ
とが明らかになった。これは、公知な事実、例えば、エ
クステンデド アブストラクツ オブ インターショナ
ル コンファレンス オブ ソリッド ステイト デバ
イシズ アンド マテリアルズ、１９９１年，１９８ペ
ージから２００ページ(Extended abstracts of Interna
tional Conference of Solid StateDevices and Materi
als, P.198 (1991)）」に記載されているように、Ｔａ2
Ｏ5膜が高温の熱処理により多結晶化して、非晶質状態
に比べてリーク電流を低減させることができるという事
実を利用できず、充分な低リーク化が不可能であった。
そこで、絶縁膜の多結晶化を阻害することなくメタルを
含有させることのできるプロセスが求められている。
【０００７】
【課題を解決するための手段】上記の課題を解決するた
めに、下部電極中にメタルを含有させ、その後の熱処理
により雰囲気中の酸素や水蒸気等の酸化剤による酸素欠
乏欠陥修復だけでなく、電極中のメタルを絶縁膜中に拡
散させることにより電気的な欠陥を修復させる。また前
記熱処理は、水蒸気を含む水素による熱処理の条件を、
絶縁膜は酸化条件、下部電極は還元条件になるように選
択することにより、下部電極を酸化させることなく絶縁
膜中の酸素欠乏欠陥を修復させる。
めに、下部電極中にメタルを含有させ、その後の熱処理
により雰囲気中の酸素や水蒸気等の酸化剤による酸素欠
乏欠陥修復だけでなく、電極中のメタルを絶縁膜中に拡
散させることにより電気的な欠陥を修復させる。また前
記熱処理は、水蒸気を含む水素による熱処理の条件を、
絶縁膜は酸化条件、下部電極は還元条件になるように選
択することにより、下部電極を酸化させることなく絶縁
膜中の酸素欠乏欠陥を修復させる。
【０００８】
【作用】また本発明によれば、特に絶縁膜の化学量論組
成よりも酸素不足になりやすい下部電極界面付近の酸素
欠乏欠陥修復が効果的に行える。さらに、この手法によ
れば、絶縁膜のリーク電流を抑えるための多結晶化を阻
害することはない。
成よりも酸素不足になりやすい下部電極界面付近の酸素
欠乏欠陥修復が効果的に行える。さらに、この手法によ
れば、絶縁膜のリーク電流を抑えるための多結晶化を阻
害することはない。
【０００９】本発明により、絶縁膜中の特に電極界面付
近の酸素欠乏欠陥をメタルが修復し、それによって低い
リーク電流を有する容量素子が得られる。
近の酸素欠乏欠陥をメタルが修復し、それによって低い
リーク電流を有する容量素子が得られる。
【００１０】
【実施例】本発明による代表的な容量素子作成工程のフ
ローチャートを図１（ａ)〜(ｄ）に模式的断面図を用い
て示す。
ローチャートを図１（ａ)〜(ｄ）に模式的断面図を用い
て示す。
【００１１】図１（ａ）はＳｉ基板１上にＳｉＯ2 膜２
を熱酸化により形成し、その一領域の絶縁膜を除去す
る。次に、バリヤメタルとして、ＲＦスパッタ法により
ＴｉＮ膜３を１００ｎｍ形成する。スパッタ条件は、純
度９９.９９％ のＴｉターゲットを用い、Ｎ2／Ａｒ＝
４０％（全圧５ｍTorr）雰囲気中でＲＦパワー２.５ｋ
Ｗとした。絶縁膜２上にて加工しバリヤメタルを形成す
る。その後下部電極としてＷＦ6をＳｉＨ4で還元するＣ
ＶＤ法によりＳｉを２％含有した膜厚１００ｎｍのＷ膜
４を形成した。ここで、ＣＶＤ条件は、基板温度２８０
℃、ＳｉＨ4／ＷＦ6流量比５０％にて行った。その後、
パターニングし、絶縁膜２上で加工し下部電極を形成す
る。この手法によれば、Ｗ膜中のＳｉ濃度はＳｉＨ4／
ＷＦ6流量比や基板温度を変えることにより、０.５％−
２％ まで変化させることができる。
を熱酸化により形成し、その一領域の絶縁膜を除去す
る。次に、バリヤメタルとして、ＲＦスパッタ法により
ＴｉＮ膜３を１００ｎｍ形成する。スパッタ条件は、純
度９９.９９％ のＴｉターゲットを用い、Ｎ2／Ａｒ＝
４０％（全圧５ｍTorr）雰囲気中でＲＦパワー２.５ｋ
Ｗとした。絶縁膜２上にて加工しバリヤメタルを形成す
る。その後下部電極としてＷＦ6をＳｉＨ4で還元するＣ
ＶＤ法によりＳｉを２％含有した膜厚１００ｎｍのＷ膜
４を形成した。ここで、ＣＶＤ条件は、基板温度２８０
℃、ＳｉＨ4／ＷＦ6流量比５０％にて行った。その後、
パターニングし、絶縁膜２上で加工し下部電極を形成す
る。この手法によれば、Ｗ膜中のＳｉ濃度はＳｉＨ4／
ＷＦ6流量比や基板温度を変えることにより、０.５％−
２％ まで変化させることができる。
【００１２】図１（ｂ）はこの下部電極Ｗ膜４上に容量
絶縁膜としてＴａ2Ｏ5膜５を形成した状態を示してい
る。ペンタエトキシタンタル（原料容器を１２０℃に加
熱、キャリアガスはＮ2 ：１００sccm）と酸素（５０sc
cm）を原料ガスとし、成膜室圧力０.１Torr 、基板温度
３７０℃としたＣＶＤ法により膜厚２０ｎｍのＴａ2Ｏ5
膜５を形成した。次に、純水を入れて４０℃に加熱した
バブラにＨ2 ガスを通して水蒸気を含ませた（Ｈ2Ｏ／
Ｈ2 分圧比は７.２８％になる）雰囲気中で７００℃、
３０分の熱処理を行った。
絶縁膜としてＴａ2Ｏ5膜５を形成した状態を示してい
る。ペンタエトキシタンタル（原料容器を１２０℃に加
熱、キャリアガスはＮ2 ：１００sccm）と酸素（５０sc
cm）を原料ガスとし、成膜室圧力０.１Torr 、基板温度
３７０℃としたＣＶＤ法により膜厚２０ｎｍのＴａ2Ｏ5
膜５を形成した。次に、純水を入れて４０℃に加熱した
バブラにＨ2 ガスを通して水蒸気を含ませた（Ｈ2Ｏ／
Ｈ2 分圧比は７.２８％になる）雰囲気中で７００℃、
３０分の熱処理を行った。
【００１３】少なくとも上記の条件ならば、下部電極の
Ｗを酸化させることなくＴａ2Ｏ5膜５を酸化させ、膜中
の酸素欠乏欠陥を修復できる。ただし、Ｈ2Ｏ／Ｈ2分圧
比と熱処理温度の条件はこれに限ったものではなく、図
３の曲線ａと曲線ｂにはさまれた領域内の条件で熱処理
を行えば、Ｗ膜を酸化させることなくＴａ2Ｏ5膜を酸化
させることが可能である。ここで、図３中の曲線は、
Ｗ，Ｔａそれぞれについて、酸化物が還元されはじめる
Ｈ2Ｏ／Ｈ2分圧比を各熱処理温度に対して求めたもの
で、５００℃以上１０００℃以下の温度範囲において上
記の効果が確認された。ただし、Ｔａ2Ｏ5膜を多結晶化
させるためには、少なくとも７００℃以上が必要であ
る。
Ｗを酸化させることなくＴａ2Ｏ5膜５を酸化させ、膜中
の酸素欠乏欠陥を修復できる。ただし、Ｈ2Ｏ／Ｈ2分圧
比と熱処理温度の条件はこれに限ったものではなく、図
３の曲線ａと曲線ｂにはさまれた領域内の条件で熱処理
を行えば、Ｗ膜を酸化させることなくＴａ2Ｏ5膜を酸化
させることが可能である。ここで、図３中の曲線は、
Ｗ，Ｔａそれぞれについて、酸化物が還元されはじめる
Ｈ2Ｏ／Ｈ2分圧比を各熱処理温度に対して求めたもの
で、５００℃以上１０００℃以下の温度範囲において上
記の効果が確認された。ただし、Ｔａ2Ｏ5膜を多結晶化
させるためには、少なくとも７００℃以上が必要であ
る。
【００１４】この熱処理により、図１(ｃ)に示すように
Ｗ膜中に含有されたＳｉがＴａ2Ｏ5膜５に熱拡散し、Ｔ
ａ2Ｏ5膜５中の、特に化学量論組成からずれやすい下部
電極界面付近の酸素欠乏欠陥を修復させることができ
る。なお、キャパシタは、上部電極としてＲＦスパッタ
法によりＴｉＮ膜６を形成することにより完成する（図
１（ｄ））。スパッタ条件はバリヤメタル形成時と同条
件とした。形成法は他にＴｉＣｌ4 やＴｉの有機ソース
を用いたＣＶＤ法で形成してもよい。また、上部電極材
料はＴｉＮに限ったものではなく、Ｗ，Ｍｏ，Ｔａ，Ｔ
ｉ，ＷＮ，ＭｏＮ，ＴａＮ，Ａｌ，Ａｕ，Ｐｔ、多結晶
Ｓｉ等やシリサイドを用いてもよい。
Ｗ膜中に含有されたＳｉがＴａ2Ｏ5膜５に熱拡散し、Ｔ
ａ2Ｏ5膜５中の、特に化学量論組成からずれやすい下部
電極界面付近の酸素欠乏欠陥を修復させることができ
る。なお、キャパシタは、上部電極としてＲＦスパッタ
法によりＴｉＮ膜６を形成することにより完成する（図
１（ｄ））。スパッタ条件はバリヤメタル形成時と同条
件とした。形成法は他にＴｉＣｌ4 やＴｉの有機ソース
を用いたＣＶＤ法で形成してもよい。また、上部電極材
料はＴｉＮに限ったものではなく、Ｗ，Ｍｏ，Ｔａ，Ｔ
ｉ，ＷＮ，ＭｏＮ，ＴａＮ，Ａｌ，Ａｕ，Ｐｔ、多結晶
Ｓｉ等やシリサイドを用いてもよい。
【００１５】図４は本実施例による容量素子（試料ａ）
のリーク電流特性を示す。下部電極のＷ膜をＨ2 還元の
ＣＶＤ法で形成することにより、Ｗ膜にＳｉを含有させ
ないで容量素子を作製したもの（試料ｃ）に比べて、リ
ーク電流を少なくとも一桁減少できることがわかった。
また、Ｔａ2Ｏ5成膜中にＳｉＨ4 を同時に供給し、Ｔａ
2Ｏ5膜中にＳｉを２０％程度含有させ、その後同様の熱
処理を施し容量素子を作製したもの（試料ｂ）はＴａ2
Ｏ5膜が充分に多結晶化せず、リーク電流が抑えられな
いことがわかった。
のリーク電流特性を示す。下部電極のＷ膜をＨ2 還元の
ＣＶＤ法で形成することにより、Ｗ膜にＳｉを含有させ
ないで容量素子を作製したもの（試料ｃ）に比べて、リ
ーク電流を少なくとも一桁減少できることがわかった。
また、Ｔａ2Ｏ5成膜中にＳｉＨ4 を同時に供給し、Ｔａ
2Ｏ5膜中にＳｉを２０％程度含有させ、その後同様の熱
処理を施し容量素子を作製したもの（試料ｂ）はＴａ2
Ｏ5膜が充分に多結晶化せず、リーク電流が抑えられな
いことがわかった。
【００１６】図５は、本実施例の容量素子完成後のＴａ
2Ｏ5膜中のＳｉの深さ方向の分布を示す。Ｔａ2Ｏ5絶縁
膜とＷ下部電極との界面付近におけるＳｉ濃度に比べ
て、Ｔａ2Ｏ5膜中は１／５〜１／１０程度に抑えられて
おり、Ｔａ2Ｏ5膜の多結晶化を阻害することのないレベ
ルに抑えられていることがわかる。上記の範囲を越える
と、７００℃程度の熱処理ではＴａ2Ｏ5絶縁膜の多結晶
化が充分でなくなり、さらに比誘電率の低下が著しくな
る。
2Ｏ5膜中のＳｉの深さ方向の分布を示す。Ｔａ2Ｏ5絶縁
膜とＷ下部電極との界面付近におけるＳｉ濃度に比べ
て、Ｔａ2Ｏ5膜中は１／５〜１／１０程度に抑えられて
おり、Ｔａ2Ｏ5膜の多結晶化を阻害することのないレベ
ルに抑えられていることがわかる。上記の範囲を越える
と、７００℃程度の熱処理ではＴａ2Ｏ5絶縁膜の多結晶
化が充分でなくなり、さらに比誘電率の低下が著しくな
る。
【００１７】下部電極のＷ膜にＳｉを含有させる手段
は、ＣＶＤ法によりＷ膜を形成する場合はＳｉＨ4の他
にＳｉＨ2Ｆ2還元でも良く、ＳｉＨ4還元の場合と同様
にＷ中のＳｉ濃度は０.５％−２％ まで変化させること
ができる。スパッタ法によりＷ膜を形成する場合には、
あらかじめＷのターゲット中に所望の量だけＳｉを含有
させておく方法や、ＷとＳｉの二つのターゲットで同時
にまたは交互にスパッタする方法でも効果が確認され
た。この場合はＣＶＤ法による場合よりもＷ膜中のＳｉ
濃度を多くすることができる。他にも、あらかじめスパ
ッタ法またはＣＶＤ法により形成したＷ膜中に、不純物
注入によりＳｉを所望の量だけ含有させる方法や、ＣＶ
Ｄ法またはスパッタ法によりＳｉをＷ膜表面に必要な厚
さだけ形成し、その後熱処理することによりＳｉをＷ膜
中に含有させる方法でも効果が確認された。
は、ＣＶＤ法によりＷ膜を形成する場合はＳｉＨ4の他
にＳｉＨ2Ｆ2還元でも良く、ＳｉＨ4還元の場合と同様
にＷ中のＳｉ濃度は０.５％−２％ まで変化させること
ができる。スパッタ法によりＷ膜を形成する場合には、
あらかじめＷのターゲット中に所望の量だけＳｉを含有
させておく方法や、ＷとＳｉの二つのターゲットで同時
にまたは交互にスパッタする方法でも効果が確認され
た。この場合はＣＶＤ法による場合よりもＷ膜中のＳｉ
濃度を多くすることができる。他にも、あらかじめスパ
ッタ法またはＣＶＤ法により形成したＷ膜中に、不純物
注入によりＳｉを所望の量だけ含有させる方法や、ＣＶ
Ｄ法またはスパッタ法によりＳｉをＷ膜表面に必要な厚
さだけ形成し、その後熱処理することによりＳｉをＷ膜
中に含有させる方法でも効果が確認された。
【００１８】以上すべての場合に、Ｗ膜中のＳｉ濃度は
０.１％−５０％ の範囲内で本発明の効果が確認され
た。０.１％ より少ないとシリコンの拡散による欠陥の
修復が充分でなく、５０％より多いと、Ｔａ2Ｏ5膜の多
結晶化を阻害するためリーク電流の低減が充分に行われ
ず、さらに絶縁膜の比誘電率の低下が著しくなる。
０.１％−５０％ の範囲内で本発明の効果が確認され
た。０.１％ より少ないとシリコンの拡散による欠陥の
修復が充分でなく、５０％より多いと、Ｔａ2Ｏ5膜の多
結晶化を阻害するためリーク電流の低減が充分に行われ
ず、さらに絶縁膜の比誘電率の低下が著しくなる。
【００１９】また、下部電極材料としては、Ｗの他にＷ
Ｎ，Ｍｏ，ＭｏＮを用いた場合でも同様の効果が確認さ
れた。
Ｎ，Ｍｏ，ＭｏＮを用いた場合でも同様の効果が確認さ
れた。
【００２０】この実施例で、拡散種としてＳｉを用いた
が、他に同様の手段で下部電極中にＧｅ，Ｔａ，Ｔｉを
含有させた場合でも同様の効果が確認された。また、メ
タルの深さ方向分布はＳｉの場合と同様に、絶縁膜と下
部電極界面付近に多く存在していた。
が、他に同様の手段で下部電極中にＧｅ，Ｔａ，Ｔｉを
含有させた場合でも同様の効果が確認された。また、メ
タルの深さ方向分布はＳｉの場合と同様に、絶縁膜と下
部電極界面付近に多く存在していた。
【００２１】上記実施例において、容量絶縁膜としてペ
ンタエトキシタンタルと酸素を原料ガスとしたＣＶＤ法
によるＴａ2Ｏ5膜を用いたが、Ｔａの原料ガスはＴａＣ
ｌ5や他のＴａ有機物ソースを用いてＣＶＤ法により形
成したものや、他に酸素雰囲気中（Ｏ2／Ａｒ＝１０％
、５ｍTorr）でＴａターゲットを１５０ＷでＲＦスパ
ッタすることによって形成したＴａ2Ｏ5膜でも効果が確
認された。
ンタエトキシタンタルと酸素を原料ガスとしたＣＶＤ法
によるＴａ2Ｏ5膜を用いたが、Ｔａの原料ガスはＴａＣ
ｌ5や他のＴａ有機物ソースを用いてＣＶＤ法により形
成したものや、他に酸素雰囲気中（Ｏ2／Ａｒ＝１０％
、５ｍTorr）でＴａターゲットを１５０ＷでＲＦスパ
ッタすることによって形成したＴａ2Ｏ5膜でも効果が確
認された。
【００２２】実施例において、絶縁膜としてＴａ2Ｏ5膜
を用いたが、Ｔｉ，Ｚｒ，Ｈｆ，Ｙ，Ｎｂの酸化膜や、
ＰｂＴｉＯ3 ，Ｐｂ（ＺｒXＴｉ1-X)Ｏ3，ＳｒＴｉ
Ｏ3 ，ＢａＴｉＯ3 等の、酸化物の混合膜でも効果が確
認された。これらの酸化膜は、酸素雰囲気中でのスパッ
タ法や、メタルの有機ソースを原料ガスとしたＣＶＤ
法、およびゾルゲル法を用いて形成した。ただし、Ｐｂ
ＴｉＯ3 膜，Ｐｂ（ＺｒXＴｉ1-X)Ｏ3膜の場合、下部電
極中に含有させるＳｉ濃度は１０％以下に限定される。
これより多いと、絶縁膜の結晶性を阻害してしまい、比
誘電率の低下が著しくなる。
を用いたが、Ｔｉ，Ｚｒ，Ｈｆ，Ｙ，Ｎｂの酸化膜や、
ＰｂＴｉＯ3 ，Ｐｂ（ＺｒXＴｉ1-X)Ｏ3，ＳｒＴｉ
Ｏ3 ，ＢａＴｉＯ3 等の、酸化物の混合膜でも効果が確
認された。これらの酸化膜は、酸素雰囲気中でのスパッ
タ法や、メタルの有機ソースを原料ガスとしたＣＶＤ
法、およびゾルゲル法を用いて形成した。ただし、Ｐｂ
ＴｉＯ3 膜，Ｐｂ（ＺｒXＴｉ1-X)Ｏ3膜の場合、下部電
極中に含有させるＳｉ濃度は１０％以下に限定される。
これより多いと、絶縁膜の結晶性を阻害してしまい、比
誘電率の低下が著しくなる。
【００２３】図６は、本発明による容量素子を用いて作
製したダイナミック ランダム アクセス メモリ（Ｄ
ＲＡＭ）のメモリセル断面図を示す。ここで、容量素子
ＳｉＯ2換算膜厚１.５ｎｍで耐圧０.７５Ｖ（リーク電
流１０ｎＡ／cm2）を満足しており、さらにＤＲＡＭと
しての動作が確認された。
製したダイナミック ランダム アクセス メモリ（Ｄ
ＲＡＭ）のメモリセル断面図を示す。ここで、容量素子
ＳｉＯ2換算膜厚１.５ｎｍで耐圧０.７５Ｖ（リーク電
流１０ｎＡ／cm2）を満足しており、さらにＤＲＡＭと
しての動作が確認された。
【００２４】
【発明の効果】本発明により、従来のように容量絶縁膜
の下部電極の酸化によって容量を低下させることなく、
かつリーク電流を低減させることができる容量素子の作
製方法が提供できる。
の下部電極の酸化によって容量を低下させることなく、
かつリーク電流を低減させることができる容量素子の作
製方法が提供できる。
【図１】本発明の一実施例の工程のフローチャート。
【図２】従来の容量素子作製の工程フローチャート。
【図３】Ｗ，Ｔａの酸化物の水蒸気を含む水素雰囲気中
での還元反応におけるＨ2Ｏ／Ｈ2 分圧比と熱処理温度
依存性を示す特性図。
での還元反応におけるＨ2Ｏ／Ｈ2 分圧比と熱処理温度
依存性を示す特性図。
【図４】本発明による容量素子と、他手法による容量素
子のリーク電流特性図。
子のリーク電流特性図。
【図５】本発明によるＳｉを含むＴａ2Ｏ5膜中のＳｉ濃
度の深さ方向の分布図。
度の深さ方向の分布図。
【図６】本発明による容量素子を用いて作製したダイナ
ミックランダムアクセスメモリの要部の断面図。
ミックランダムアクセスメモリの要部の断面図。
１…Ｓｉ基板、２…ＳｉＯ2 膜、３…ＴｉＮ膜、４…Ｗ
（Ｓｉ含有）膜、５…Ｔａ2Ｏ5膜、６…ＴｉＮ膜、７…
多結晶Ｓｉ膜、８…ＳｉＯ2 膜、９…ワード線、１０…
ソースまたはドレイン領域、１１…ビット線。
（Ｓｉ含有）膜、５…Ｔａ2Ｏ5膜、６…ＴｉＮ膜、７…
多結晶Ｓｉ膜、８…ＳｉＯ2 膜、９…ワード線、１０…
ソースまたはドレイン領域、１１…ビット線。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 27/108 (72)発明者 平山 美鈴 東京都国分寺市東恋ケ窪１丁目280番地 株式会社日立製作所中央研究所内 (72)発明者 大路 譲 東京都国分寺市東恋ケ窪１丁目280番地 株式会社日立製作所中央研究所内 (72)発明者 中村 吉孝 東京都国分寺市東恋ケ窪１丁目280番地 株式会社日立製作所中央研究所内
Claims (11)
- 【請求項１】半導体基板上に、バリヤメタルとしての第
一の導電体層，下部電極としての第二の導電体層，容量
絶縁膜，上部電極としての第三の導電体層をその順に積
層して形成された半導体集積回路の容量素子において、 容量素子の下部電極形成中又は形成後に下部電極材料と
は異なるメタルを含有させ、容量絶縁膜形成後の熱処理
により、前記異なるメタルを前記容量絶縁膜中に拡散さ
せることを特徴とする半導体装置の製造方法。 - 【請求項２】請求項１において、前記容量素子の構造と
して、下部電極は少なくともＷまたはＭｏを含んだ材料
であり、前記容量絶縁膜はＳｉ含むタンタル酸化膜であ
る半導体装置の製造方法。 - 【請求項３】請求項１において、前記容量絶縁膜の材料
は、Ｔｉ，Ｚｒ，Ｈｆ，Ｙ，Ｐｂ，Ｔａ，Ｎｂ，Ｓｒ，
Ｂａの酸化物もしくはこれらの酸化物の混合物である半
導体装置の製造方法。 - 【請求項４】請求項３において、前記容量絶縁膜は、多
結晶化している半導体装置。 - 【請求項５】請求項１において、前記拡散したメタル
は、素子完成後も電極中に残存し、容量絶縁膜中では特
に下部電極界面付近に多く検出される半導体装置の製造
方法。 - 【請求項６】請求項１において、前記熱処理は、水蒸気
を含んだ水素雰囲気中で行うことにより、前記下部電極
は酸化させることなく、前記容量絶縁膜は酸化条件にな
るような熱処理条件を選択する半導体装置の製造方法。 - 【請求項７】請求項１において、前記含有させるメタル
は、Ｓｉ，Ｇｅ，Ｔａ，Ｔｉの中の少なくとも一種類で
ある半導体装置の製造方法。 - 【請求項８】請求項１において、前記下部電極中にメタ
ルを含有させる手段として、スパッタ法を用いる半導体
装置の製造方法。 - 【請求項９】請求項１において、前記下部電極中にメタ
ルを含有させる手段として、化学的気相成長法を用いる
半導体装置の製造方法。 - 【請求項１０】請求項１において、前記下部電極中にメ
タルを含有させる手段として、メタル材料を下部電極中
に注入する不純物注入法を用いる半導体装置の製造方
法。 - 【請求項１１】請求項２に記載の前記容量素子を用いた
半導体記憶装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5304946A JPH07161934A (ja) | 1993-12-06 | 1993-12-06 | 半導体装置およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5304946A JPH07161934A (ja) | 1993-12-06 | 1993-12-06 | 半導体装置およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07161934A true JPH07161934A (ja) | 1995-06-23 |
Family
ID=17939222
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5304946A Pending JPH07161934A (ja) | 1993-12-06 | 1993-12-06 | 半導体装置およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07161934A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6818457B2 (en) | 2001-07-05 | 2004-11-16 | Renesas Technology Corp. | Semiconductor integrated circuit device and method of manufacturing the same |
| KR100699335B1 (ko) * | 1998-01-26 | 2007-03-26 | 가부시키가이샤 히타치세이사쿠쇼 | 반도체 집적회로 장치 및 그 제조방법 |
| JP2008182261A (ja) * | 1997-04-18 | 2008-08-07 | Pegre Semiconductors Llc | 半導体装置及びその製造方法 |
| WO2011074604A1 (ja) * | 2009-12-18 | 2011-06-23 | 株式会社日立国際電気 | 半導体装置の製造方法、基板処理装置及び半導体装置 |
| US8212299B2 (en) | 2001-06-13 | 2012-07-03 | Renesas Electronics Corporation | Semiconductor device having a thin film capacitor of a MIM (metal-insulator-metal) structure |
| CN110164850A (zh) * | 2018-02-15 | 2019-08-23 | 松下知识产权经营株式会社 | 电容元件和电容元件的制造方法 |
-
1993
- 1993-12-06 JP JP5304946A patent/JPH07161934A/ja active Pending
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008182261A (ja) * | 1997-04-18 | 2008-08-07 | Pegre Semiconductors Llc | 半導体装置及びその製造方法 |
| KR100699335B1 (ko) * | 1998-01-26 | 2007-03-26 | 가부시키가이샤 히타치세이사쿠쇼 | 반도체 집적회로 장치 및 그 제조방법 |
| US8212299B2 (en) | 2001-06-13 | 2012-07-03 | Renesas Electronics Corporation | Semiconductor device having a thin film capacitor of a MIM (metal-insulator-metal) structure |
| US6818457B2 (en) | 2001-07-05 | 2004-11-16 | Renesas Technology Corp. | Semiconductor integrated circuit device and method of manufacturing the same |
| KR100878940B1 (ko) * | 2001-07-05 | 2009-01-19 | 가부시키가이샤 히타치세이사쿠쇼 | 반도체 장치의 제조 방법 |
| WO2011074604A1 (ja) * | 2009-12-18 | 2011-06-23 | 株式会社日立国際電気 | 半導体装置の製造方法、基板処理装置及び半導体装置 |
| JP5462885B2 (ja) * | 2009-12-18 | 2014-04-02 | 株式会社日立国際電気 | 半導体装置の製造方法および基板処理装置 |
| CN110164850A (zh) * | 2018-02-15 | 2019-08-23 | 松下知识产权经营株式会社 | 电容元件和电容元件的制造方法 |
| JP2019145790A (ja) * | 2018-02-15 | 2019-08-29 | パナソニックＩｐマネジメント株式会社 | 容量素子、及び容量素子の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6187631B1 (en) | Hemispherical grained silicon on conductive nitride | |
| CN100355085C (zh) | 半导体元件及其制造方法 | |
| US5702970A (en) | Method for fabricating a capacitor of a semiconductor device | |
| US6191443B1 (en) | Capacitors, methods of forming capacitors, and DRAM memory cells | |
| US20060275991A1 (en) | Method of manufacturing a semiconductor integrated circuit device | |
| JP2007266616A (ja) | 五酸化タンタル層を用いた集積回路用コンデンサを製造するための方法 | |
| JPH0677402A (ja) | 半導体デバイス用誘電体構造及びその製造方法 | |
| JPH1117153A (ja) | 半導体素子のキャパシタ形成方法 | |
| KR960005681B1 (ko) | 반도체 메모리 장치의 캐패시터 제조방법 | |
| US6235594B1 (en) | Methods of fabricating an integrated circuit device with composite oxide dielectric | |
| US6417042B2 (en) | Method of manufacturing a capacitor in a semiconductor device | |
| US20040137678A1 (en) | Method for forming capacitor of semiconductor device | |
| KR20050047471A (ko) | 반도체 집적회로장치 및 그 제조방법 | |
| JP2001053253A (ja) | 半導体メモリ素子のキャパシタ及びその製造方法 | |
| US7176079B2 (en) | Method of fabricating a semiconductor device with a wet oxidation with steam process | |
| JPH07161934A (ja) | 半導体装置およびその製造方法 | |
| US6777740B2 (en) | Capacitor for semiconductor memory device and method of manufacturing the same | |
| JP2000022105A (ja) | 半導体装置の製造方法 | |
| US6232133B1 (en) | Method for fabricating a capacitor of semiconductor memory device | |
| US6337291B1 (en) | Method of forming capacitor for semiconductor memory device | |
| US6835672B1 (en) | Selective oxidation for semiconductor device fabrication | |
| KR100406092B1 (ko) | 캐패시터 및 그 제조 방법 | |
| US6358789B2 (en) | Method for manufacturing a semiconductor device having a capacitor | |
| JPH07312365A (ja) | 半導体装置の製造方法 | |
| KR100293721B1 (ko) | 탄탈륨 산화막을 유전막으로 갖는 캐패시터 제조방법 |