CN107004602A - 半导体装置、其制造方法、显示装置以及显示模块 - Google Patents

半导体装置、其制造方法、显示装置以及显示模块 Download PDF

Info

Publication number
CN107004602A
CN107004602A CN201580055844.9A CN201580055844A CN107004602A CN 107004602 A CN107004602 A CN 107004602A CN 201580055844 A CN201580055844 A CN 201580055844A CN 107004602 A CN107004602 A CN 107004602A
Authority
CN
China
Prior art keywords
film
oxide semiconductor
dielectric film
semiconductor film
oxygen
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201580055844.9A
Other languages
English (en)
Inventor
山崎舜平
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of CN107004602A publication Critical patent/CN107004602A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明提供一种电特性的变动被抑制且可靠性得到提高的包括氧化物半导体膜的半导体装置。该半导体装置包括：栅电极；栅电极上的第一绝缘膜；第一绝缘膜上的氧化物半导体膜；电连接于氧化物半导体膜的源电极；电连接于氧化物半导体膜的漏电极；以及氧化物半导体膜、源电极及漏电极上的第二绝缘膜。第二绝缘膜具有包含卤素的区域，并且，在该区域中卤素以其浓度向第二绝缘膜的表面逐渐增高的方式分布。

Description

半导体装置、其制造方法、显示装置以及显示模块
技术领域
本发明的一个实施方式涉及一种包括氧化物半导体膜的半导体装置、该半导体装置的制造方法以及包括该半导体装置的显示装置。
注意，本发明的一个实施方式不局限于上述技术领域。本说明书等所公开的发明的一个方式的技术领域涉及一种物体、方法或制造方法。另外，本发明涉及一种方法、机器、产品或者组合物。尤其是，本发明的一个实施方式涉及一种半导体装置、显示装置、发光装置、蓄电装置、存储装置、这些装置的驱动方法或这些装置的制造方法。
背景技术
通过使用形成在具有绝缘表面的衬底上的半导体薄膜来形成晶体管(也称为场效应晶体管(FET)或薄膜晶体管(TFT))的技术受到关注。该晶体管被广泛地应用于如集成电路(IC)及图像显示装置(显示装置)等电子设备。以硅为代表的半导体材料广泛已知为可以在晶体管中使用的半导体薄膜材料。作为其他材料，氧化物半导体受到关注(参照专利文献1)。
例如，专利文献2所公开的半导体装置如下：接触于氧化物半导体层的绝缘层包含卤素，并且，该卤素从氧化物半导体层中排除氢或水分等杂质，而降低氧化物半导体层中的杂质浓度。
此外，例如专利文献3公开了如下半导体装置：将由于加热而释放氧的绝缘层用作其中形成沟道的氧化物半导体层的基底绝缘层，以降低该氧化物半导体层的氧缺陷。
[参考文献]
[专利文献]
[专利文献1]日本专利申请公开第2006-165529号公报
[专利文献2]日本专利申请公开第2011-109078号公报
[专利文献3]日本专利申请公开第2012-009836号公报
发明内容
当制造在其沟道区域中包括氧化物半导体膜的晶体管时，混入到氧化物半导体膜的沟道区域中的氢或水分等杂质对晶体管特性造成负面影响，所以会成为问题。另外，形成在沟道区域的氧化物半导体膜中的氧缺陷对晶体管特性造成负面影响，所以会成为问题。例如，在沟道区域的氧化物半导体膜中形成的氧缺陷与氢键合而成为载流子供应源。在沟道区域的氧化物半导体膜中形成的载流子供应源导致包括氧化物半导体膜的晶体管的电特性的变动，典型的是，阈值电压漂移。此外，还有各晶体管的电特性起伏不定的问题。因此，在氧化物半导体膜的沟道区域中，氧缺陷量越少越好。另外，在氧化物半导体膜的沟道区域中，除了氧缺陷之外氢或水分等杂质量也越少越好。
鉴于上述问题，本发明的一个实施方式的目的是在包括氧化物半导体膜的半导体装置中抑制电特性的变动且提高可靠性。本发明的一个实施方式的其他目的是提供一种新颖的半导体装置以及新颖的半导体装置的制造方法。本发明的一个实施方式的其他目的是提供一种新颖的显示装置。
注意，上述目的的记载不妨碍其他目的的存在。在本发明的一个实施方式中，并不需要实现所有上述目的。上述目的以外的目的从说明书等的描述中是显而易见的，并可以从所述说明书等的描述中推导出。
本发明的一个实施方式是一种半导体装置，包括：栅电极；栅电极上的第一绝缘膜；第一绝缘膜上的氧化物半导体膜；电连接于氧化物半导体膜的源电极；电连接于氧化物半导体膜的漏电极；以及氧化物半导体膜、源电极及漏电极上的第二绝缘膜。在该半导体装置中，第二绝缘膜具有包含卤素的区域，并且，在该区域中卤素以其浓度向第二绝缘膜的表面逐渐增高的方式分布。
本发明的另一个实施方式是一种半导体装置，包括：栅电极；栅电极上的第一绝缘膜；第一绝缘膜上的氧化物半导体膜；电连接于氧化物半导体膜的源电极；电连接于氧化物半导体膜的漏电极；氧化物半导体膜、源电极及漏电极上的第二绝缘膜；以及第二绝缘膜上的第三绝缘膜。在该半导体装置中，第二绝缘膜具有包含卤素的区域，并且，在该区域中卤素以其浓度向第二绝缘膜的表面逐渐增高的方式分布。
在上述方式中，卤素优选为氟。另外，卤素可以通过二次离子质谱分析法被检测出。
在上述方式中，通过热脱附谱分析法从第二绝缘膜中检测出8.0×1014/cm2以上的氧分子。
在上述方式中，第三绝缘膜优选包含氮和硅。
在上述方式中，氧化物半导体膜优选包含氧、In、Zn及M，其中，M是Ti、Ga、Y、Zr、La、Ce、Nd、Sn或Hf。在上述各方式中，氧化物半导体膜优选包括结晶部，该结晶部优选具有c轴取向性并包括c轴平行于形成有氧化物半导体膜的表面的法线向量的部分。
本发明的另一个实施方式是一种包括根据上述各实施方式中的任一个的半导体装置及显示元件的显示装置。本发明的另一个实施方式是一种包括该显示装置及触摸传感器的显示模块。本发明的另一个实施方式是一种电子设备，包括：根据上述各实施方式中的任一个的半导体装置、根据上述实施方式的显示装置或根据上述实施方式的显示模块；以及操作键或电池。
本发明的另一个实施方式是一种半导体装置的制造方法，包括如下步骤：在衬底上形成栅电极；在栅电极上形成第一绝缘膜；在第一绝缘膜上形成氧化物半导体膜；在氧化物半导体膜上形成源电极及漏电极；在氧化物半导体膜、源电极及漏电极上形成第二绝缘膜；在第二绝缘膜上形成保护膜；经过保护膜对第二绝缘膜添加卤素和氧；以及去除保护膜。
本发明的另一个实施方式是一种半导体装置的制造方法，包括如下步骤：在衬底上形成栅电极；在栅电极上形成第一绝缘膜；在第一绝缘膜上形成氧化物半导体膜；在氧化物半导体膜上形成源电极及漏电极；在氧化物半导体膜、源电极及漏电极上形成第二绝缘膜；对第二绝缘膜添加卤素；在第二绝缘膜上形成保护膜；经过保护膜对第二绝缘膜添加氧；以及去除保护膜。
在上述实施方式中，卤素优选为氟。在上述实施方式中，在去除保护膜后，优选包括在第二绝缘膜上形成第三绝缘膜的步骤。
通过本发明的一个实施方式，在包括氧化物半导体膜的半导体装置中，能够抑制电特性的变动且提高可靠性。通过本发明的一个实施方式，能够提供一种功耗得到降低的半导体装置。通过本发明的一个实施方式，能够提供一种新颖的半导体装置或新颖的半导体装置的制造方法。通过本发明的一个实施方式，能够提供一种新颖的显示装置。
注意，这些效果的记载不妨碍其他效果的存在。本发明的一个实施方式并不需要具有所有上述效果。上述效果以外的效果从说明书、附图、权利要求书等的描述中是显而易见的，并可以从所述描述中推导出。
附图说明
在附图中：
图1A至1C是示出半导体装置的一个实施方式的俯视图及截面图；
图2A是示出半导体装置的一个实施方式的截面图，图2B至2D示出氧化硅的键合状态；
图3A至3C是示出半导体装置的一个实施方式的俯视图及截面图；
图4A至4C是示出半导体装置的一个实施方式的俯视图及截面图；
图5A至5C是示出半导体装置的一个实施方式的俯视图及截面图；
图6A至6D是示出半导体装置的一个实施方式的截面图；
图7A和7B是示出能带结构；
图8A至8C是示出半导体装置的制造方法的一个例子的截面图；
图9A至9C是示出半导体装置的制造方法的一个例子的截面图；
图10A至10C是示出半导体装置的制造方法的一个例子的截面图；
图11A至11C是示出半导体装置的制造方法的一个例子的截面图；
图12A至12C是示出半导体装置的制造方法的一个例子的截面图；
图13A至13C是示出半导体装置的制造方法的一个例子的截面图；
图14A至14D是示出半导体装置的制造方法的一个例子的截面图；
图15A至15D是示出半导体装置的制造方法的一个例子的截面图；
图16A至16C示出气体焙烧炉中的加热处理的热分布；
图17A至17D是CAAC-OS的截面的Cs校正高分辨率TEM图像以及CAAC-OS的截面示意图；
图18A至18D是CAAC-OS的平面的Cs校正高分辨率TEM图像；
图19A至19C示出通过XRD得到的CAAC-OS以及单晶氧化物半导体的结构分析；
图20A和20B示出CAAC-OS的电子衍射图案；
图21示出通过电子照射的In-Ga-Zn氧化物的结晶部的变化；
图22A和22B是示出CAAC-OS及nc-OS的沉积模型的示意图；
图23A至23C示出InGaZnO4的结晶及颗粒；
图24A至24D是示出CAAC-OS的沉积模型的示意图；
图25A至25C是示出显示装置的方框图及电路图；
图26A和26B是示出触摸面板的一个例子的立体图；
图27A和27B是示出显示装置的例子的截面图；
图28是示出触摸传感器的一个例子的截面图；
图29A和29B是示出触摸面板的例子的截面图；
图30A和30B是触摸传感器的方框图及时序图；
图31是触摸传感器的电路图；
图32示出显示模块；以及
图33A至33G示出电子设备。
实施本发明的最佳方式
下面，参照附图对实施方式进行说明。这些实施方式可以以多个不同形式来实施，而且所属技术领域的普通技术人员可以很容易地理解的是：上述形式和详细内容可以在不脱离本发明的宗旨及其范围的条件下进行各种各样的变化。因此，本发明不应该被解释为仅限定在下面的实施方式的内容中。
在附图中，为便于清楚地说明，有时夸大表示大小、层的厚度或区域。因此，本发明的实施方式并不一定限定于上述尺寸。此外，附图是示出理想例子的示意图，因此本发明的实施方式不局限于附图所示的形状或数值。
注意：在本说明书等中，为了方便起见，使用“第一”、“第二”等序数词，而其并不表示步骤顺序或叠层顺序。因此，例如可以将“第一”适当地替换为“第二”或“第三”等来进行说明。此外，本说明书等中的序数词与用于指定本发明的一个实施方式的序数词不一定需要一致。
注意：在本说明书中，为方便起见，使用“上”、“上方”、“下”、“下方”等表示配置的词句，以参照附图说明构成要素的位置关系。另外，构成要素的位置关系根据描述各构成要素的方向适当地改变。因此，它们的位置关系不局限于本说明书中使用的词句，可以根据情况适当地更换。
在本说明书等中“半导体装置”是指能够通过利用半导体特性而工作的所有装置。晶体管、半导体电路、运算装置及存储装置等半导体元件都是半导体装置的实施方式。摄像装置、显示装置、液晶显示装置、发光装置、电光装置、发电装置(包括薄膜太阳能电池、有机薄膜太阳能电池等)及电子设备可以包括半导体装置。
在本说明书等中，晶体管是至少包括栅极、漏极以及源极这三个端子的元件。此外，晶体管在漏极(漏极端子、漏区域或漏电极)与源极(源极端子、源区域或源电极)之间具有沟道区域，并且电流能够流过漏区域、沟道区域以及源区域。注意，在本说明书等中，沟道区域是指电流主要流过的区域。
另外，当采用极性不同的晶体管或电路工作中的电流方向变化时，源极和漏极的功能有时相互调换。因此，在本说明书等中，“源极”和“漏极”可以相互调换。
注意，在本说明书等中，“电连接”包括构件通过“具有电作用的物体”彼此连接的情况。“具有电作用的物体”没有特别的限制，只要可以在被其连接的构件之间进行电信号的授受。除了电极和布线之外，“具有电作用的物体”的例子是开关元件，如晶体管、电阻元件、电感器、电容器、以及具有各种功能的元件。
注意，在本说明书等中，“氧氮化硅膜”是指含氧比例多于含氮比例的膜，而“氮氧化硅膜”是指含氮比例多于含氧比例的膜。
在本说明书等中，可以将“膜”和“层”相互调换。例如，有时可以将“导电层”变换为“导电膜”。此外，有时可以将“绝缘膜”变换为“绝缘层”。
在本说明书中，“平行”是指两条直线之间形成的角度大于或等于-10°且小于或等于10°的状态，因此，也包括该角度大于或等于-5°且小于或等于5°的状态。“大致平行”是指两条直线之间形成的角度大于或等于-30°且小于或等于30°的状态。另外，“垂直”是指两条直线之间形成的角度大于或等于80°且小于或等于100°的状态，因此，也包括该角度大于或等于85°且小于或等于95°的状态。“大致垂直”是指两条直线之间形成的角度大于或等于60°且小于或等于120°的状态。
实施方式1
在本实施方式中，参照图1A至1C、图2A至2D、图3A至3C、图4A至4C、图5A至5C、图6A至6D、图7A和7B、图8A至8C、图9A至9C、图10A至10C、图11A至11C、图12A至12C、图13A至13C、图14A至14D、图15A至15D、图16A至16C说明本发明的一个实施方式的半导体装置以及该半导体装置的制造方法。
<半导体装置的结构实例1>
图1A是作为本发明的一个实施方式的半导体装置的晶体管100的俯视图。图1B是沿着图1A中的点划线X1-X2的截面图，图1C是沿着图1A中的点划线Y1-Y2的截面图。注意，在图1A中，为了避免繁杂，不示出晶体管100的一部分构件(例如，被用作栅极绝缘膜的绝缘膜)。此外，有时将点划线X1-X2方向称为沟道长度方向，将点划线Y1-Y2方向称为沟道宽度方向。与图1A同样地，有时在后面说明的晶体管的俯视图中也不示出一部分构件。
晶体管100包括：衬底102上的用作栅电极的导电膜104；衬底102及导电膜104上的绝缘膜106；绝缘膜106上的绝缘膜107；绝缘膜107上的氧化物半导体膜108；与氧化物半导体膜108电连接的用作源电极的导电膜112a；以及与氧化物半导体膜108电连接的用作漏电极的导电膜112b。具体就晶体管100而言，在导电膜112a、112b及氧化物半导体膜108上设置有绝缘膜114、116及绝缘膜118。绝缘膜114、116、118被用作晶体管100的保护绝缘膜。
此外，绝缘膜106及107被用作晶体管100的栅极绝缘膜。有时将绝缘膜106及107合称为第一绝缘膜，将绝缘膜114及116合称为第二绝缘膜，并将绝缘膜118称为第三绝缘膜。
当氢或水分等杂质混入晶体管100的氧化物半导体膜108时，该杂质与被形成在氧化物半导体膜108中的氧缺陷键合，而产生作为载流子的电子。该起因于这些杂质的载流子容易使晶体管100为常开启特性。因此，为了得到稳定的晶体管特性，减少氧化物半导体膜108 中的氢或水分等杂质以及减少氧化物半导体膜108中的氧缺陷是很重要的。于是，在本发明的一个实施方式的晶体管中，将卤素及过剩氧引入位于氧化物半导体膜108上的绝缘膜，即绝缘膜114及116。由此，可以将氢或水分等杂质从氧化物半导体膜108移动到绝缘膜114及116，且将氧从绝缘膜114及116移动到氧化物半导体膜108中。因此，在氧化物半导体膜108中可以降低杂质并填补氧缺陷。
因此，绝缘膜114及116包含卤素及氧。该卤素以其浓度向绝缘膜116的表面逐渐增高的方式分布。包含在绝缘膜114及116中的卤素能够有效地从氧化物半导体膜108去除氢或水分等杂质。
作为绝缘膜114及116所包含的卤素的例子，可以举出氟及氯。通过在形成绝缘膜116后使用含有氟的气体或含有氯的气体进行等离子体处理，可以对绝缘膜114及116中添加氟或氯。注意：在进行该等离子体处理时，优选使用以高频电力使含有氟的气体或含有氯的气体等离子体化的装置(也称为等离子体蚀刻装置或等离子体灰化装置)。但是，卤素的添加方法不局限于等离子体处理，例如也可以使用离子注入法、离子掺杂法、等离子体浸没离子注入法。
含有氟的气体的例子包括：四氟化碳(CF4)、六氟化硫(SF6)、三氟化氮(NF3)、三氟甲烷(CHF3)、四氟化硅(SiF4)、八氟环丁烷(C4F8)等。此外，含有氯的气体的例子包括：氯(Cl2)、三氯化硼(BCl3)、四氯化硅(SiCl4)、四氯化碳(CCl4)。
<绝缘膜中的卤素>
在此，参照图2A至2D说明包括氧化物半导体膜108、绝缘膜114、绝缘膜116和绝缘膜118的叠层结构中的绝缘膜116中的卤素的性能。
图2A是示出该叠层结构的截面图，该叠层结构包括图1B的半导体装置的氧化物半导体膜108、绝缘膜114、绝缘膜116和绝缘膜118。
图2A所示的绝缘膜116包括区域145。区域145是卤素浓度比绝缘膜116中的氧化物半导体膜108附近的区域的卤素浓度高的区域。换言之，氧化物半导体膜108附近的卤素浓度比绝缘膜116的表面的卤素浓度低。例如，通过从绝缘膜116的表面一侧添加卤素，可以以其浓度向绝缘膜116的表面逐渐增高的方式将卤素添加到绝缘膜116中。通过将卤素混入氧化物半导体膜108膜中，有时会使氧化物半导体膜108成为n型，所以如图2A所示，优选对远离氧化物半导体膜108的绝缘膜116中添加卤素。另一方面，混入到氧化物半导体膜108中的卤素有可能与氧化物半导体膜108中的构成元素键合而变成稳定状态，所以可靠性试验(例如，正栅极BT测试)中的变动量有时会变小。例如，在作为卤素使用氟并作为氧化物半导体膜108使用In-Ga-Zn类氧化物时，氟与In有可能键合而成为稳定状态。
<含有氟的氧化硅>
接着，参照图2B至2D说明对图2A中的被用作绝缘膜116的氧化硅添加氟作为卤素的情况的概念。
假定氧化硅(SiO2)中每一个硅原子都具有两个氧原子。一个硅原子与四个氧原子键合，并且，一个氧原子与两个硅原子键合(参照图2B)。
当两个氟原子进入氧化硅中时，一个氧原子与两个硅原子的键合断开(…Si-O-Si…+2F→…Si--O--Si…+2F)。然后，该与氧原子的键被断开的硅原子键合于氟原子(…Si--O--Si…+2F→…Si-F F-Si…+O)。此时，键被断开的氧原子成为过剩氧(参照图2C)。
氧化硅所包含的过剩氧能够降低氧化物半导体膜中的氧缺陷。氧化物半导体膜中的氧缺陷成为空穴陷阱等。因此，包含在氧化硅中的过剩氧能够实现晶体管的稳定电特性。
此外，当一个氟原子及一个氢原子进入氧化硅中时，与一个硅原子键合的四个氧原子中的一个氧原子的键断开(…Si-O-Si…+F+H→…Si--O-Si…+F+H)。然后，与氧原子的键被断开的硅原子键合于氟原子(…Si--O-Si…+F+H→…Si-F-O-Si…+H)。然后，与硅原子键合的氧原子键合于氢原子而终止(…Si-F-O-Si…+H→…Si-F H-O-Si…，参照图2D)。
注意，还可以将由氧化硅中曾键合于硅原子的氧原子与氢原子之间键合而终止的现象称为俘获氢原子的功能。注意，在下面的说明中，将该俘获氢原子的功能称为氢陷阱。当氧化硅包括氢陷阱时，能够降低氧化物半导体膜的氢浓度。注意，在氧化物半导体膜中，氢为杂质。例如，当氢进入氧化物半导体膜中的氧空位时，有时会产生作为载流子的电子。因此，当氧化硅包括氢陷阱时，能够降低沟道形成区域中的载流子密度。其结果是，可以使晶体管的阈值电压向正方向漂移相当于载流子密度的减少的量。换言之，晶体管可以具有接近于常关闭特性的电特性。在被氧化硅俘获的氢中脱离所需要的能量较高。因此，在氧化硅中不容易发生被俘获的氢的脱离。
如上所述，当氟包含在氧化硅中时，产生过剩氧。此外，当氟包含在氧化硅中时，氧化硅可包括氢陷阱。注意，在氧化物半导体膜中消耗过剩氧以降低氧缺陷的情况下，氧化硅中的氧量比氟进入之前减少。当俘获来自氧化物半导体膜的氢时，氧化硅中的氢量比氟进入之前增多。
为了使晶体管具有接近于常关闭特性的稳定电特性，在氧化硅中，将过剩氧及氢陷阱设定为足够量，例如，使氧化硅的氟浓度高于氢浓度。
绝缘膜114、116各具有含氧量超过化学计量组成的区域(氧过剩区域)。换言之，绝缘膜114、116是能够释放氧的绝缘膜。注意，例如通过在沉积后向绝缘膜114、116添加氧，来在绝缘膜114、116中形成氧过剩区域。作为氧的添加方法，可以使用离子注入法、离子掺杂法、等离子体浸没式离子注入法、等离子体处理等。注意，在该等离子体处理中，优选使用以高频能量使氧气变成等离子体的装置(也称为等离子体蚀刻装置或等离子体灰化装置)。
通过使用热脱附谱分析法(TDS)对绝缘膜进行测定，可以测定氧释放量。例如，通过TDS测定出的来自绝缘膜114、116的氧分子的释放量大于或等于8.0×1014/cm2，优选大于或等于1.0×1015/cm2，更优选大于或等于1.5×1015/cm2。注意，TDS中的膜表面温度高于或等于100℃且低于或等于700℃，优选高于或等于100℃且低于或等于500℃。虽然在本实施方式中例示出包括绝缘膜114和116的叠层结构，但在采用绝缘膜114的单层结构或绝缘膜116的单层结构的情况下，绝缘膜114和116中的任一个满足上述氧分子的释放量的条件。
在本发明的一个实施方式中，为了在绝缘膜114、116中形成氧过剩区域，在绝缘膜116上形成抑制氧释放的膜(也简单地称为保护膜)，并将氧经过该抑制氧释放的膜引入到绝缘膜114、116中。上述抑制氧释放的膜优选为含有铟的导电膜或含有铟的半导体膜。另外，可以在氧引入后去除上述抑制氧释放的膜。
抑制氧释放的膜例如可以使用铟(In)以及包含选自锌(Zn)、錫(Sn)、钨(W)、钛(Ti)和硅(Si)中的任一种的材料而形成。尤其是，抑制氧释放的膜可以使用含有氧化钨的铟氧化物、含有氧化钨的铟锌氧化物、含有氧化钛的铟氧化物、含有氧化钛的铟锡氧化物、铟锡氧化物(ITO)、铟锌氧化物、含有氧化硅的铟锡氧化物(ITSO)等透光导电材料形成。在上述材料中，尤其优选将ITSO用于抑制氧释放的膜，因为ITSO可以在凹凸不平的绝缘膜上高覆盖率地被沉积。
在本发明的一个实施方式的半导体装置中，在氧化物半导体膜108上形成绝缘膜114、116。然后，在绝缘膜116上形成抑制氧释放的膜，并将氧经过该抑制氧释放的膜而供应到绝缘膜114、116中，由此可以使绝缘膜114、116中包含卤素以及过剩氧。包含在绝缘膜114、116中的卤素有时俘获氧化物半导体膜108中的氢或水分等杂质。另外，包含在绝缘膜114、116中的过剩氧填补形成于氧化物半导体膜108中的氧缺陷。因为绝缘膜114、116能够俘获氧化物半导体膜108中的杂质且填补氧化物半导体膜108中的氧缺陷，所以可以提供一种可靠性高的半导体装置。
接着，对本实施方式的半导体装置的构件进行详细的说明。
<衬底>
只要具有承受后续的加热处理的耐热性，就对衬底102的材料等没有特别的限制。例如，作为衬底102，可以使用玻璃衬底、陶瓷衬底、石英衬底、蓝宝石衬底等。另外，作为衬底102，可以使用由硅或碳化硅等制造的单晶半导体衬底或多晶半导体衬底、由硅锗等制造的化合物半导体衬底、SOI(绝缘体上硅)衬底等。此外，作为衬底102，也可以使用在这些衬底上设置有半导体元件的衬底。当作为衬底102使用玻璃衬底时，可以使用具有如下尺寸的任一衬底：第6代(1500mm×1850mm)、第7代(1870mm×2200mm)、第8代(2200mm×2400mm)、第9代(2400mm×2800mm)、第10代(2950mm×3400mm)。由此，可以制造大型显示装置。
另外，作为衬底102，也可以使用柔性衬底，并且在柔性衬底上直接形成晶体管100。或者，也可以在衬底102与晶体管100之间设置隔离层。该隔离层可以在如下情况下使用：将在该隔离层上形成的半导体装置的一部分或全部从衬底102分离并转置到其他衬底上。此时，可以将晶体管100转置到耐热性低的衬底或柔性衬底上。
<导电膜>
用作栅电极的导电膜104和用作源电极及漏电极的导电膜112a、112b的每一个可以使用选自铬(Cr)、铜(Cu)、铝(Al)、金(Au)、银(Ag)、锌(Zn)、钼(Mo)、钽(Ta)、钛(Ti)、钨(W)、锰(Mn)、镍(Ni)、铁(Fe)、钴(Co)中的金属元素、包含上述金属元素作为成分的合金或者包含上述金属元素的组合的合金等形成。
导电膜104、112a、112b可以具有单层结构或者两层以上的叠层结构。例如，可以举出包含硅的铝膜的单层结构、在铝膜上层叠钛膜的两层结构、在氮化钛膜上层叠钛膜的两层结构、在氮化钛膜上层叠钨膜的两层结构、在氮化钽膜或氮化钨膜上层叠钨膜的两层结构以及依次层叠钛膜、铝膜和钛膜的三层结构等。另外，还可以使用组合铝与选自钛、钽、钨、钼、铬、钕、钪中的一种或多种元素的合金膜或氮化物膜。
导电膜104、112a、112b也可以使用铟锡氧化物、包含氧化钨的铟氧化物、包含氧化钨的铟锌氧化物、包含氧化钛的铟氧化物、包含氧化钛的铟锡氧化物、铟锌氧化物、添加有氧化硅的铟锡氧化物等透光导电材料形成。
作为导电膜104、112a、112b，也可以使用Cu-X合金膜(X为Mn、Ni、Cr、Fe、Co、Mo、Ta或Ti)。通过使用Cu-X合金膜，可以在加工中使用湿蚀刻工艺，从而可以抑制制造成本。
<栅极绝缘膜>
作为用作晶体管100的栅极绝缘膜的绝缘膜106、107的每一个，可以使用通过等离子体增强化学气相沉积(PECVD)法、溅射法等形成的包括氧化硅膜、氧氮化硅膜、氮氧化硅膜、氮化硅膜、氧化铝膜、氧化铪膜、氧化钇膜、氧化锆膜、氧化镓膜、氧化钽膜、氧化镁膜、氧化镧膜、氧化铈膜和氧化钕膜中的至少一种的绝缘层。注意，也可以使用选自上述材料中的单层或三层以上的绝缘膜代替绝缘膜106、107的叠层结构。
接触于用作晶体管100的沟道形成区域的氧化物半导体膜108的绝缘膜107优选为氧化物绝缘膜，并优选包括含氧量超过化学计量组成的区域(氧过剩区域)。换言之，绝缘膜107是能够释放氧的绝缘膜。为了在绝缘膜107中设置氧过剩区域，例如在氧气氛下形成绝缘膜107。或者，也可以对沉积后的绝缘膜107引入氧而形成氧过剩区域。作为氧的引入方法，可以采用离子注入法、离子掺杂法、等离子体浸没式离子注入法、等离子体处理等。
当绝缘膜107使用氧化铪时，获得如下效果。氧化铪具有比氧化硅及氧氮化硅高的相对介电常数。因此，通过使用氧化铪，与使用氧化硅膜的情况相比，可以使绝缘膜107的厚度变大，由此，可以减少隧道电流引起的泄漏电流。也就是说，可以提供关态电流小的晶体管。再者，与具有非晶结构的氧化铪相比，具有结晶结构的氧化铪具有高相对介电常数。因此，为了提供关态电流小的晶体管，优选使用具有结晶结构的氧化铪。结晶结构的例子包括：单斜晶系结构及立方晶系结构。注意，本发明的一个实施方式不局限于此。
在本实施方式中，作为绝缘膜106形成氮化硅膜，作为绝缘膜107形成氧化硅膜。与氧化硅膜相比，氮化硅膜的相对介电常数较高且为了得到与氧化硅膜相等的静电容量所需要的厚度较大，因此，当晶体管100的栅极绝缘膜包括氮化硅膜时，可以增加绝缘膜的物理厚度。因此，可以抑制晶体管100的耐电压的下降并提高耐电压，从而可以减小晶体管100的静电破坏。
<氧化物半导体膜>
氧化物半导体膜108包含氧、In、Zn及M(M是Ti、Ga、Y、Zr、La、Ce、Nd、Sn或Hf)。典型的是，作为氧化物半导体膜108可以使用In-Ga氧化物、In-Zn氧化物、In-M-Zn氧化物。尤其是，优选使用In-M-Zn氧化物作为氧化物半导体膜108。
当氧化物半导体膜108由In-M-Zn氧化物形成时，优选的是，用来形成该In-M-Zn氧化物的溅射靶材的金属元素的原子数比满足In≥M、Zn≥M。作为这种溅射靶材的金属元素的原子数比，优选为In:M:Zn＝1:1:1、In:M:Zn＝1:1:1.2、In:M:Zn＝2:1:3、In:M:Zn＝3:1:2、In:M:Zn＝4:2:4.1。注意，有时所形成的氧化物半导体膜108中的金属元素的原子数比在上述溅射靶材的金属元素的原子数比的±40％的范围内变动。例如，当使用In、Ga和Zn的原子数比为4:2:4.1的溅射靶材时，氧化物半导体膜108中的In、Ga和Zn的原子数比有时为4:2:3或其附近。
注意，当氧化物半导体膜108为In-M-Zn氧化物膜时，除了Zn及O之外的In的比例和M的比例优选分别为：高于25原子％及低于75原子％，更优选分别为：高于34原子％及低于66原子％。
氧化物半导体膜108的能隙为2eV以上，优选为2.5eV以上，更优选为3eV以上。通过使用具有这种宽能隙的氧化物半导体，可以降低晶体管100的关态电流。
氧化物半导体膜108的厚度大于或等于3nm且小于或等于200nm，优选大于或等于3nm且小于或等于100nm，更优选大于或等于3nm且小于或等于50nm。
作为氧化物半导体膜108使用载流子密度低的氧化物半导体膜。例如，作为氧化物半导体膜108，使用载流子密度小于或等于1×1017/cm3，优选小于或等于1×1015/cm3，更优选小于或等于1×1013/cm3，进一步优选小于或等于1×1011/cm3的氧化物半导体膜。
注意，不局限于上述材料，可以根据所需的晶体管的半导体特性及电特性(例如，场效应迁移率、阈值电压)来使用具有适当的组成的材料。另外，为了获得所需的晶体管的半导体特性，优选适当地设定氧化物半导体膜108的载流子密度、杂质浓度、缺陷密度、金属元素与氧的原子数比、原子间距离、密度等。
注意，作为氧化物半导体膜108优选使用杂质浓度低且缺陷态密度低的氧化物半导体膜，此时，晶体管可以具有更优良的电特性。这里，将杂质浓度低且缺陷态密度低(氧缺陷数少)的状态称为“高纯度本征”或“实质上高纯度本征”。高纯度本征或实质上高纯度本征的氧化物半导体膜的载流子发生源较少，所以可以实现低载流子密度。因此，在该氧化物半导体膜中形成沟道区域的晶体管很少具有负阈值电压的特性(很少为常开启特性)。高纯度本征或实质上高纯度本征的氧化物半导体膜具有较低的缺陷态密度，所以有时具有较低的陷阱态密度。高纯度本征或实质上高纯度本征的氧化物半导体膜的关态电流显著低，即便是沟道宽度W为1×106μm且沟道长度L为10μm的元件，当源电极与漏电极间的电压(漏电压)在1V至10V的范围时，关态电流也可以小于或等于半导体参数分析仪的测定极限，即小于或等于1×10-13A。
因此，在上述高纯度本征或实质上高纯度本征的氧化物半导体膜中形成沟道区域的晶体管可以是电特性变动小且可靠性高的晶体管。被氧化物半导体膜中的陷阱能级俘获的电荷到消失需要较长的时间，且可能有像固定电荷那样的性能。因此，有时在陷阱态密度高的氧化物半导体膜中形成沟道区域的晶体管的电特性不稳定。作为杂质的例子，可以举出氢、氮、碱金属及碱土金属等。
包含在氧化物半导体膜108中的氢与键合于金属原子的氧起反应生成水，与此同时在氧脱离的晶格(或氧脱离的部分)中形成氧缺陷。由于氢进入该氧缺陷，有时产生作为载流子的电子。另外，有时由于氢的一部分与键合于金属原子的氧键合，产生作为载流子的电子。因此，包括具有氢的氧化物半导体膜的晶体管容易为常开启特性。由此，优选尽可能减少氧化物半导体膜108中的氢。具体而言，氧化物半导体膜108的利用SIMS测得的氢浓度小于或等于2×1020原子/cm3，优选小于或等于5×1019原子/cm3，更优选小于或等于1×1019原子/cm3，更优选小于或等于5×1018原子/cm3，更优选小于或等于1×1018原子/cm3，更优选小于或等于5×1017原子/cm3，进一步优选小于或等于1×1016原子/cm3。
当氧化物半导体膜108包含第14族元素之一的硅或碳时，在氧化物半导体膜108中氧缺陷增加，由此氧化物半导体膜108成为n型膜。因此，将氧化物半导体膜108中的硅或碳的浓度或者与氧化物半导体膜108的界面附近的硅或碳的浓度(利用SIMS测得的浓度)设定为小于或等于2×1018原子/cm3，优选小于或等于2×1017原子/cm3。
另外，氧化物半导体膜108中利用SIMS测得的碱金属或碱土金属的浓度小于或等于1×1018原子/cm3，优选小于或等于2×1016原子/cm3。当碱金属及碱土金属与氧化物半导体键合时可能会生成载流子，此时，晶体管的关态电流会增大。由此，优选降低氧化物半导体膜108中的碱金属或碱土金属的浓度。
另外，当氧化物半导体膜108含有氮时，通过产生作为载流子的电子，并载流子密度增加，氧化物半导体膜108容易成为n型膜。由此，包括含有氮的氧化物半导体膜的晶体管容易具有常开启特性。因此，优选尽可能地减少氧化物半导体膜中的氮，例如，将利用SIMS测得的氮浓度优选设定为小于或等于5×1018原子/cm3。
氧化物半导体膜108例如可以具有非单晶结构。非单晶结构例如包括下述的c轴取向结晶氧化物半导体(CAAC-OS)、多晶结构、下述的微晶结构或非晶结构。在非单晶结构中，非晶结构的缺陷态密度最高，而CAAC-OS的缺陷态密度最低。
氧化物半导体膜108例如也可以具有非晶结构。非晶结构的氧化物半导体膜例如具有无秩序的原子排列且不具有结晶成分。或者，非晶结构的氧化物膜例如具有完全的非晶结构，而不具有结晶部。
注意，氧化物半导体膜108也可以为具有非晶结构的区域、微晶结构的区域、多晶结构的区域、CAAC-OS的区域和单晶结构的区域中的两种以上的混合膜。混合膜有时例如具有单层结构，其中包括非晶结构的区域、微晶结构的区域、多晶结构的区域、CAAC-OS的区域和单晶结构的区域中的两种以上的区域。混合膜有时例如具有叠层结构，其中包括非晶结构的区域、微晶结构的区域、多晶结构的区域、CAAC-OS的区域和单晶结构的区域中的两种以上的区域。
<保护绝缘膜>
绝缘膜114、116、118被用作保护绝缘膜。绝缘膜114、116包含氧。此外，绝缘膜114是能够使氧透过的绝缘膜。注意，当在后续步骤中形成绝缘膜116时，绝缘膜114还被用作缓和对氧化物半导体膜108造成的损伤的膜。
绝缘膜114、116都包括含有卤素的区域，该区域中的卤素以其浓度向绝缘膜116的表面逐渐增高的方式分布。卤素尤其优选为氟。另外，可以通过SIMS检测绝缘膜114、116中的卤素。
作为绝缘膜114，可以使用厚度为大于或等于5nm且小于或等于150nm，优选大于或等于5nm且小于或等于50nm的氧化硅膜、氧氮化硅膜等。
此外，优选使绝缘膜114中的缺陷量较少，典型的是，通过电子自旋共振(ESR)测得的起因于硅悬空键且相当于在g＝2.001处出现的信号的自旋密度优选小于或等于3×1017旋/cm3。这是因为，若绝缘膜114的缺陷密度高，氧则与该缺陷键合，而使绝缘膜114中的氧透过量减少。
注意，从外部进入绝缘膜114的氧不是全部移动到绝缘膜114的外部，而是其一部分残留在绝缘膜114内部。另外，有时在氧进入绝缘膜114的同时，绝缘膜114所含有的氧移动到绝缘膜114的外部，由此在绝缘膜114中发生氧的移动。在形成能够使氧透过的氧化物绝缘膜作为绝缘膜114时，从设置在绝缘膜114上的绝缘膜116脱离的氧可以经过绝缘膜114而移动到氧化物半导体膜108。
注意，绝缘膜114可以使用起因于氮氧化物的态密度低的氧化物绝缘膜形成。注意，该起因于氮氧化物的态密度有时会形成在氧化物半导体膜的最高价带能量(Ev_os)与最低导带能量(Ec_os)之间。作为上述氧化物绝缘膜，可以使用氮氧化物的释放量少的氧氮化硅膜及氮氧化物的释放量少的氧氮化铝膜等。
注意，在热脱附谱分析法(TDS)中，氮氧化物的释放量少的氧氮化硅膜是氨释放量比氮氧化物的释放量多的膜，典型的是，氨释放量大于或等于1×1018/cm3且小于或等于5×1019/cm3。注意，该氨释放量是在进行膜表面温度为高于或等于50℃且低于或等于650℃，优选高于或等于50℃且低于或等于550℃的加热处理时的氨释放量。
氮氧化物(NOx，x为大于0且小于或等于2，优选大于或等于1且小于或等于2)，典型的是NO2或NO例如在绝缘膜114中形成能级。该能级位于氧化物半导体膜108的能隙中。由此，当氮氧化物扩散到绝缘膜114与氧化物半导体膜108之间的界面附近时，有时电子在绝缘膜114一侧被能级俘获。其结果是，被俘获的电子留在绝缘膜114与氧化物半导体膜108之间的界面附近，由此，晶体管的阈值电压向正方向漂移。
在加热处理中，氮氧化物与氨及氧起反应。由于在加热处理中绝缘膜114所包含的氮氧化物与绝缘膜116所包含的氨起反应，所以绝缘膜114所包含的氮氧化物减少。因此，电子在绝缘膜114与氧化物半导体膜108之间的界面附近不容易被俘获。
通过使用上述氧化物绝缘膜，该绝缘膜114可以降低晶体管的阈值电压的漂移，从而可以降低晶体管的电特性变动。
注意，通过进行晶体管的制造工艺的加热处理，典型的是高于或等于300℃且低于衬底的应变点的加热处理，在绝缘膜114的100K以下的ESR光谱中，观察到g值为大于或等于2.037且小于或等于2.039的第一信号、g值为大于或等于2.001且小于或等于2.003的第二信号以及g值为大于或等于1.964且小于或等于1.966的第三信号。使用X带的ESR测定而得到的第一信号与第二信号之间的分割宽度(split width)及第二信号与第三信号之间的分割宽度大约为5mT。g值为大于或等于2.037且小于或等于2.039的第一信号、g值为大于或等于2.001且小于或等于2.003的第二信号以及g值为大于或等于1.964且小于或等于1.966的第三信号的自旋密度的总和低于1×1018旋/cm3，典型为高于或等于1×1017旋/cm3且低于1×1018旋/cm3。
在100K以下的ESR谱中，g值为大于或等于2.037且小于或等于2.039的第一信号、g值为大于或等于2.001且小于或等于2.003的第二信号以及g值为大于或等于1.964且小于或等于1.966以下的第三信号相当于起因于氮氧化物(NOx；x大于或等于0且小于或等于2，优选大于或等于1且小于或等于2)的信号。氮氧化物的典型例子包括：一氧化氮及二氧化氮。换言之，g值为大于或等于2.037且小于或等于2.039的第一信号、g值为大于或等于2.001且小于或等于2.003的第二信号以及g值为大于或等于1.964且小于或等于1.966的第三信号的自旋密度的总数越少，氧化物绝缘膜所包含的氮氧化物量越少。
利用SIMS分析对上述氧化物绝缘膜进行测量而得到的氮浓度小于或等于6×1020原子/cm3。
通过在衬底温度高于或等于220℃、高于或等于280℃或高于或等于350℃的情况下利用使用硅烷及一氧化二氮的PECVD法形成上述氧化物绝缘膜，可以形成致密且硬度高的膜。
绝缘膜116使用其氧含量超过化学计量组成的氧化物绝缘膜形成。通过加热，氧的一部分从氧含量超过化学计量组成的氧化物绝缘膜中脱离。在TDS中，其氧含量超过化学计量组成的氧化物绝缘膜的换算为氧分子的氧释放量大于或等于8.0×1014/cm2，优选大于或等于1.0×1015/cm2。注意，在上述TDS中，膜的表面温度优选高于或等于100℃且低于或等于700℃，或高于或等于100℃且低于或等于500℃。
作为绝缘膜116可以使用厚度为大于或等于30nm且小于或等于500nm，优选大于或等于50nm且小于或等于400nm的氧化硅膜或氧氮化硅膜等。
绝缘膜116中的缺陷量优选为少，典型的是，通过ESR测得的起因于硅悬空键且在g＝2.001处出现的信号的自旋密度低于1.5×1018旋/cm3，更优选低于或等于1×1018旋/cm3。由于绝缘膜116与绝缘膜114相比离氧化物半导体膜108更远，所以绝缘膜116的缺陷密度也可以高于绝缘膜114。
另外，绝缘膜114及116可以使用相同种类材料形成，所以有时无法明确地确认到绝缘膜114与绝缘膜116之间的界面。因此，在本实施方式中，以虚线示出绝缘膜114与116之间的界面。虽然在本实施方式中说明绝缘膜114和116的两层结构，但是本发明不局限于该结构。例如，也可以采用绝缘膜114和116中的任一个的单层结构。
绝缘膜118包含氮。或者，绝缘膜118包含氮及硅。绝缘膜118具有阻挡氧、氢、水、碱金属、碱土金属等的功能。通过设置绝缘膜118，能够防止氧从氧化物半导体膜108扩散到外部并能够防止绝缘膜114、116所包含的氧扩散到外部，还能够抑制氢、水等从外部侵入氧化物半导体膜108中。作为绝缘膜118，例如可以使用氮化物绝缘膜。该氮化物绝缘膜使用氮化硅、氮氧化硅、氮化铝、氮氧化铝等形成。另外，也可以设置对氧、氢、水等具有阻挡效果的氧化物绝缘膜代替对氧、氢、水、碱金属、碱土金属等具有阻挡效果的氮化物绝缘膜。作为对氧、氢、水等具有阻挡效果的氧化物绝缘膜，可以举出氧化铝膜、氧氮化铝膜、氧化镓膜、氧氮化镓膜、氧化钇膜、氧氮化钇膜、氧化铪膜、氧氮化铪膜等。
注意，上述的导电膜、绝缘膜、氧化物半导体膜等各种膜可以通过如下方法形成：溅射法、化学气相沉积(CVD)法、真空蒸镀法、脉冲激光沉积(PLD)法等。此外，上述各种膜可以通过如下方法形成：等离子体增强化学气相沉积(PECVD)法、热CVD法或原子层沉积(ALD)法。作为热CVD法的例子，可以举出有机金属化学气相沉积(MOCVD)法。另外，上述的导电膜、绝缘膜、氧化物半导体膜等各种膜可以通过涂敷法或印刷法形成。
由于热CVD法在形成膜时不使用等离子体，因此具有不产生因等离子体损伤引起的缺陷的优点。
可以以如下方法利用热CVD法在衬底上进行沉积：将源气体及氧化剂同时供应到处理室内，将处理室内的压力设定为大气压或减压，使源气体和氧化剂在衬底附近或在衬底上产生反应。
可以以如下方法进行利用ALD法的沉积：将处理室内的压力设定为大气压或减压，将用于反应的源气体依次引入处理室，然后按该顺序反复引入气体。例如，通过切换各开关阀(也称为高速阀)来将两种以上的源气体依次供应到处理室内。例如，引入第一源气体，为了防止多种源气体混合在引入第一源气体的同时或之后引入惰性气体(例如，氩或氮)等，然后引入第二源气体。注意，当同时引入第一源气体及惰性气体时，惰性气体被用作载气，此外，可以在引入第二源气体的同时引入惰性气体。或者，也可以通过真空抽气将第一源气体排出而代替惰性气体的引入，然后引入第二源气体。第一源气体吸附着于衬底表面上，以形成第一层；然后第二源气体被引入以与该第一层起反应；其结果是，第二层层叠于第一层上，从而形成薄膜。通过按该顺序反复多次引入气体直到获得所希望的厚度为止，可以形成台阶覆盖性良好的薄膜。薄膜的厚度可以根据按顺序反复引入气体的次数来进行调节，因此，ALD法可以精确地调节厚度而适用于制造微型FET。
通过ALD法或MOCVD法等热CVD法可以形成本实施方式中的导电膜、绝缘膜、氧化物半导体膜、金属氧化膜等各种膜。例如，当形成In-Ga-ZnO膜时，使用三甲基铟、三甲基镓及二甲基锌。注意，三甲基铟的化学式为In(CH3)3。三甲基镓的化学式为Ga(CH3)3。二甲基锌的化学式为Zn(CH3)2。不局限于上述组合，也可以使用三乙基镓(化学式：Ga(C2H5)3)代替三甲基镓，并使用二乙基锌(化学式：Zn(C2H5)2)代替二甲基锌。
例如，在使用利用ALD法的沉积装置形成氧化铪膜时，使用如下两种气体：用作氧化剂的臭氧(O3)；以及通过使包含溶剂和铪前体化合物的液体(例如，铪醇酯或四(二甲胺基)铪(TDMAH)等铪酰胺)气化而得到的源气体。四二甲基酰胺铪的化学式为Hf[N(CH3)2]4。其它材料液的例子包括四(乙基甲基胺基)铪。
例如，在使用利用ALD法的沉积装置形成氧化铝膜时，使用如下两种气体：用作氧化剂的H2O；以及通过使包含溶剂和铝前体化合物的液体(例如，三甲基铝(TMA))气化而得到的源气体。注意，三甲基铝的化学式为Al(CH3)3。其它材料液的例子包括三(二甲基胺基)铝、三异丁基铝、三(2,2,6,6-四甲基-3,5-庚二酮根)合铝。
例如，在使用利用ALD法的沉积装置形成氧化硅膜时，将六氯乙硅烷吸附着于用于形成膜的表面上，去除附着物所包含的氯，供应氧化性气体(例如，O2或一氧化二氮)的自由基使其与附着物起反应。
例如，在使用利用ALD法的沉积装置形成钨膜时，使用WF6气体和B2H6气体形成初始钨膜，然后使用WF6气体和H2气体形成钨膜。注意，也可以使用SiH4气体代替B2H6气体。
例如，在使用利用ALD法的沉积装置形成氧化物半导体膜如In-Ga-ZnO膜时，使用In(CH3)3气体和O3气体形成In-O层，使用Ga(CH3)3气体和O3气体形成GaO层，然后使用Zn(CH3)2气体和O3气体形成ZnO层。注意，这些层的顺序不局限于上述例子。此外，也可以混合这些气体来形成混合化合物层如In-Ga-O层、In-Zn-O层、Ga-Zn-O层等。注意，虽然也可以使用利用Ar等惰性气体进行鼓泡而得到的H2O气体代替O3气体，但是优选使用不包含H的O3气体。另外，也可以使用In(C2H5)3气体代替In(CH3)3气体。也可以使用Ga(C2H5)3气体代替Ga(CH3)3气体。此外，也可以使用Zn(CH3) 2气体。
<半导体装置的结构实例2>
接着，参照图3A至3C说明与图1A至1C的晶体管100不同的结构实例。注意，当具有与上面所说明的功能相同的功能时使用相同的阴影线，而有时不特别附加附图标记。
图3A是作为本发明的一个实施方式的半导体装置的晶体管150的俯视图。图3B是沿着图3A所示的点划线X1-X2的截面图，图3C是沿着图3A所示的点划线Y1-Y2的截面图。
晶体管150包括：衬底102上的用作栅电极的导电膜104；衬底102及导电膜104上的绝缘膜106；绝缘膜106上的绝缘膜107；绝缘膜107上的氧化物半导体膜108；氧化物半导体膜108上的绝缘膜114；绝缘膜114上的绝缘膜116；通过设置在绝缘膜114及116中的开口141a与氧化物半导体膜108电连接的用作源电极的导电膜112a；以及通过设置在绝缘膜114及116中的开口141b与氧化物半导体膜108电连接的用作漏电极的导电膜112b。在晶体管150上，具体而言，在导电膜112a、112b及绝缘膜116上设置有绝缘膜118。绝缘膜114及116被用作氧化物半导体膜108的保护绝缘膜。绝缘膜118被用作晶体管150 的保护绝缘膜。
虽然晶体管100具有沟道蚀刻型结构，但是图3A至3C的晶体管150具有沟道保护型结构。由此，沟道蚀刻型晶体管结构或沟道保护型晶体管结构可以适用于本发明的一个实施方式的半导体装置。
与上述晶体管100同样，晶体管150在氧化物半导体膜108上设置有绝缘膜114及116，因此，可以由绝缘膜114及116所包含的卤素及氧俘获氧化物半导体膜108中的氢及水等杂质，并可以填补氧化物半导体膜108中的氧缺陷。
<半导体装置的结构实例3>
接着，参照图4A至4C说明与图3A至3C的晶体管150不同的结构实例。注意，当表示具有与上面所说明的功能相同的功能的部分时使用相同的阴影线，而有时不特别附加附图标记。
图4A是作为本发明的一个实施方式的半导体装置的晶体管160的俯视图。图4B是沿着图4A的点划线X1-X2的截面图，图4C是沿着图4A的点划线Y1-Y2的截面图。
晶体管160包括：衬底102上的用作栅电极的导电膜104；衬底102及导电膜104上的绝缘膜106；绝缘膜106上的绝缘膜107；绝缘膜107上的氧化物半导体膜108；氧化物半导体膜108上的绝缘膜114；绝缘膜114上的绝缘膜116；与氧化物半导体膜108电连接的用作源电极的导电膜112a；以及与氧化物半导体膜108电连接的用作漏电极的导电膜112b。在晶体管160上，具体而言，在导电膜112a、112b及绝缘膜116上设置有绝缘膜118。绝缘膜114及116被用作氧化物半导体膜108的保护绝缘膜。绝缘膜118被用作晶体管160的保护绝缘膜。
与前面所示的晶体管100同样，晶体管160在氧化物半导体膜108上设置有绝缘膜114及116，因此，可以由绝缘膜114及116所包含的卤素及氧俘获氧化物半导体膜108中的氢及水等杂质，并可以填补氧化物半导体膜108中的氧缺陷。
晶体管160与图3A至3C所示的晶体管150的不同之处在于绝缘膜114及116的形状。具体而言，晶体管160的绝缘膜114及116具有岛状且设置在氧化物半导体膜108的沟道区域上。其他构件与晶体管150是同样的，并且发挥与晶体管150同样的效果。
<半导体装置的结构实例4>
接着，参照图5A至5C说明与图1A至1C的晶体管100不同的结构实例。注意，当表示具有与上面所说明的功能相同的功能的部分时使用相同的阴影线，而有时不特别附加附图标记。
图5A是作为本发明的一个实施方式的半导体装置的晶体管170的俯视图。图5B是沿着图5A的点划线X1-X2的截面图，图5C是沿着图5A的点划线Y1-Y2的截面图。
晶体管170包括：衬底102上的用作第一栅电极的导电膜104；衬底102及导电膜104上的绝缘膜106；绝缘膜106上的绝缘膜107；绝缘膜107上的氧化物半导体膜108；氧化物半导体膜108上的绝缘膜114；绝缘膜114上的绝缘膜116；与氧化物半导体膜108电连接的用作源电极的导电膜112a；与氧化物半导体膜108电连接的用作漏电极的导电膜112b；导电膜112a、112b以及绝缘膜116上的绝缘膜118；以及绝缘膜118上的导电膜120a、120b。
与前面所示的晶体管100同样，晶体管170在氧化物半导体膜108上设置有绝缘膜114及116，因此，可以由绝缘膜114及116所包含的卤素及氧俘获氧化物半导体膜108中的氢及水等杂质，并可以填补氧化物半导体膜108中的氧缺陷。
在晶体管170中的绝缘膜114、116、118被用作晶体管170的第二栅极绝缘膜。在晶体管170中的导电膜120a例如被用作显示装置的像素电极。导电膜120a通过设置于绝缘膜114、116、118中的开口142c与导电膜112b连接。在晶体管170中的导电膜120b被用作第二栅电极(也称为背栅电极)。
如图5C所示，导电膜120b通过设置于绝缘膜106、107、114、116、118中的开口142a、142b连接到用作第一栅电极的导电膜104。因此，导电膜120b和导电膜104被施加相同的电位。
注意，虽然在本实施方式中示出设置开口142a、142b中使导电膜120b与导电膜104连接的结构，但是本发明的一个实施方式不局限于此。例如，也可以采用仅形成开口142a和142b中的一个而使导电膜120b与导电膜104连接的结构，或者，不设置开口142a和142b而不使导电膜120b与导电膜104连接的结构。注意，当采用不使导电膜120b与导电膜104连接的结构时，可以对导电膜120b和导电膜104分别施加不同的电位。
如图5B所示，氧化物半导体膜108位于与用作第一栅电极的导电膜104及用作第二栅电极的导电膜120b的每一个相对的位置，并被夹在两个用作栅电极的导电膜之间。用作第二栅电极的导电膜120b的沟道长度方向的长度及沟道宽度方向的长度大于氧化物半导体膜108的沟道长度方向的长度及沟道宽度方向的长度。导电膜120b隔着绝缘膜114、116、118覆盖整个氧化物半导体膜108。因为用作第二栅电极的导电膜120b通过设置于绝缘膜106、107、114、116、118中的开口142a、142b中连接到用作第一栅电极的导电膜104，所以氧化物半导体膜108 的沟道宽度方向的侧面隔着绝缘膜114、116、118与用作第二栅电极的导电膜120b相对。
换言之，在晶体管170的沟道宽度方向上，用作第一栅电极的导电膜104与用作第二栅电极的导电膜120b通过设置于用作第一栅极绝缘膜的绝缘膜106、107及用作第二栅极绝缘膜的绝缘膜114、116、118中的开口相互连接，并且，该导电膜104及该导电膜120b隔着用作第一栅极绝缘膜的绝缘膜106、107及用作第二栅极绝缘膜的绝缘膜114、116、118围绕氧化物半导体膜108。
通过采用上述结构，可以利用用作第一栅电极的导电膜104及用作第二栅电极的导电膜120b的电场电围绕晶体管170所包括的氧化物半导体膜108。可以将如晶体管170那样第一栅电极及第二栅电极的电场电围绕形成沟道区域的氧化物半导体膜的晶体管的装置结构称为环绕沟道(s-沟道)结构。
因为晶体管170具有s-沟道结构，所以可以通过利用用作第一栅电极的导电膜104对氧化物半导体膜108有效地施加用来引起沟道的电场。由此，晶体管170的电流驱动能力得到提高，从而可以得到高通态电流特性。由于可以增加通态电流，所以可以使晶体管170小型化。另外，由于晶体管170被用作第一栅电极的导电膜104及用作第二栅电极的导电膜120b围绕，所以可以提高晶体管170的机械强度。
<半导体装置的结构实例5>
参照图6A至6D说明与图1A至1C的晶体管100不同的结构实例。注意，当表示具有与上面所说明的功能相同的功能的部分时使用相同的阴影线，而有时不特别附加附图标记。
图6A至6D是示出图1B和1C的晶体管100的变形例的截面图。
图6A及6B的晶体管100A除了氧化物半导体膜108具有三层结构之外具有与图1B及1C的晶体管100相同的结构。具体而言，晶体管100A的氧化物半导体膜108包括氧化物半导体膜108a、氧化物半导体膜108b以及氧化物半导体膜108c。
图6C及6D的晶体管100B除了氧化物半导体膜108具有两层结构之外具有与图1B及1C的晶体管100相同的结构。具体而言，晶体管100B的氧化物半导体膜108包括氧化物半导体膜108b及氧化物半导体膜108c。
在此，参照图7A和7B说明氧化物半导体膜108a、108b、108c以及接触于氧化物半导体膜108b、108c的绝缘膜的能带图。
图7A示出叠层体的膜厚度方向上的能带结构的例子，该叠层体具有绝缘膜107、氧化物半导体膜108a、108b、108c以及绝缘膜114。图7B示出叠层体的膜厚度方向上的能带结构的例子，该叠层体具有绝缘膜107、氧化物半导体膜108b、108c以及绝缘膜114。为了容易理解，在能带图中示出绝缘膜107、氧化物半导体膜108a、108b、108c及绝缘膜114的最低导带能级(Ec)。
在图7A的能带结构中，绝缘膜107、114均使用氧化硅膜，氧化物半导体膜108a使用利用金属元素的原子数比为In:Ga:Zn＝1:3:2的金属氧化物靶材而形成的氧化物半导体膜，氧化物半导体膜108b使用利用金属元素的原子数比为In:Ga:Zn＝1:1:1的金属氧化物靶材而形成的氧化物半导体膜，氧化物半导体膜108c使用利用金属元素的原子数比为In:Ga:Zn＝1:3:2的金属氧化物靶材而形成的氧化物半导体膜
在图7B的能带图中，绝缘膜107、114均使用氧化硅膜，氧化物半导体膜108b使用利用金属元素的原子数比为In:Ga:Zn＝1:1:1的金属氧化物靶材而形成的氧化物半导体膜，氧化物半导体膜108c使用利用金属元素的原子数比为In:Ga:Zn＝1:3:2的金属氧化物靶材而形成的氧化物半导体膜。
如图7A和7B所示，在氧化物半导体膜108a与氧化物半导体膜108b之间以及氧化物半导体膜108b与氧化物半导体膜108c之间，最小导带能级平缓地变化。换言之，最小导带能级连续地变化或连续接合。为了实现这种带结构，使在氧化物半导体膜108a与氧化物半导体膜108b之间的界面或在氧化物半导体膜108b与氧化物半导体膜108c之间的界面不存在形成陷阱中心或复合中心等缺陷能级的杂质。
为了在氧化物半导体膜108a与氧化物半导体膜108b之间及在氧化物半导体膜108b与氧化物半导体膜108c之间形成连续接合，需要使用设置有装载闭锁室的多室沉积装置(溅射装置)以不暴露于大气的方式连续地形成这些膜。
通过使用图7A或图7B的能带结构，氧化物半导体膜108b被用作阱(well)，并且在使用上述叠层结构的晶体管中，沟道区域形成在氧化物半导体膜108b中。
注意，在氧化物半导体膜与绝缘膜之间的界面或界面附近，有可能形成起因于杂质或缺陷的陷阱能级。通过设置氧化物半导体膜108a和/或氧化物半导体膜108c，可以使上述陷阱能级远离形成沟道区域的氧化物半导体膜108b。
另外，有时与用作沟道区域的氧化物半导体膜108b的最小导带能级(Ec)相比，陷阱能级离真空能级更远，而在陷阱能级中容易积累电子。当电子积累在陷阱能级中时，该电子成为负固定电荷，导致晶体管的阈值电压向正方向漂移。因此，优选的是，陷阱能级比氧化物半导体膜108b的最小导带能级(Ec)接近于真空能级。通过采用上述结构，可以抑制电子积累在陷阱能级。其结果是，能够增大晶体管的通态电流及场效应迁移率。
在图7A和7B中，氧化物半导体膜108a、108c与氧化物半导体膜108b相比，其最小导带能级更接近于真空能级。典型的是，氧化物半导体膜108b的最小导带能级与氧化物半导体膜108a、108c的最小导带能级之差为0.15eV以上或0.5eV以上，且为2eV以下或1eV以下。换言之，氧化物半导体膜108a、108c的电子亲和势与氧化物半导体膜108b的电子亲和势之差为0.15eV以上或0.5eV以上，且为2eV以下或1eV以下。
在上述结构中，氧化物半导体膜108b被用作电流的主要路径并被用作沟道区域。此外，由于氧化物半导体膜108a、108c包括形成沟道区域的氧化物半导体膜108b所包含的金属元素中的一种以上，所以在氧化物半导体膜108a与氧化物半导体膜108b之间的界面或在氧化物半导体膜108b与氧化物半导体膜108c之间的界面不容易产生界面散射。由此，在该界面处载流子的移动不被阻碍，因此，晶体管可以具有高场效应迁移率。
为了防止氧化物半导体膜108a、108c被用作沟道区域的一部分，氧化物半导体膜108a、108c使用导电率够低的材料。或者，氧化物半导体膜108a、108c使用其电子亲和势(真空能级与最小导带能级之差)低于氧化物半导体膜108b且其最小导带能级与氧化物半导体膜108b的导带底能级有差异(能带偏移)的材料。此外，为了抑制产生起因于漏极电压值的阈值电压之间的差异，氧化物半导体膜108a、108c优选使用其最小导带能级比氧化物半导体膜108b的最小导带能级更接近于真空能级0.2eV以上，优选为0.5eV以上的材料而形成。
优选的是，氧化物半导体膜108a、108c不包含尖晶石型结晶结构。这是因为：在氧化物半导体膜108a、108c包含尖晶石型结晶结构时，导电膜112a、112b的构成元素有时会在该尖晶石型结晶结构与其他区域之间的界面扩散到氧化物半导体膜108b。注意，氧化物半导体膜108a、108c都优选为后述的CAAC-OS，此时，可以得到阻挡导电膜112a、112b的构成元素如铜元素的较高性质。
氧化物半导体膜108a、108c的厚度大于或等于能够抑制导电膜112a、112b的构成元素扩散到氧化物半导体膜108b的厚度且小于抑制将氧从绝缘膜114供应到氧化物半导体膜108b的厚度。例如，当氧化物半导体膜108a、108c的厚度大于或等于10nm时，能够抑制导电膜112a、112b的构成元素扩散到氧化物半导体膜108b。当氧化物半导体膜108a、108c的厚度小于或等于100nm时，能够高效地从绝缘膜114、116向氧化物半导体膜108b供应氧。
当氧化物半导体膜108a、108c为In-M-Zn氧化物，其中元素M(M是Ti、Ga、Y、Zr、La、Ce、Nd或Hf)的原子数比高于In时，可以使氧化物半导体膜108a、108c的能隙变大并使其电子亲和势变小。因此，可以根据元素M的比率控制氧化物半导体膜108a、108c与氧化物半导体膜108b之间的电子亲和势之差。此外，因为Ti、Ga、Y、Zr、La、Ce、Nd或Hf是与氧的键合力强的金属元素，所以Ti、Ga、Y、Zr、La、Ce、Nd或Hf的原子数比高于In的氧化物半导体膜中不容易产生氧缺陷。
当氧化物半导体膜108a、108c使用In-M-Zn氧化物时，除了Zn及O之外的In和M的比例优选为：In的原子百分比低于50原子％，M的原子百分比高于50原子％，更优选为：In的原子百分比低于25原子％，M的原子百分比高于75原子％。或者，氧化物半导体膜108a、108c也可以使用氧化镓膜。
另外，当氧化物半导体膜108a、108b、108c为In-M-Zn氧化物时，氧化物半导体膜108a、108c中的M原子的比例大于氧化物半导体膜108b中的M原子的比例。典型的是，氧化物半导体膜108a、108c中的M原子的比例为氧化物半导体膜108b中的M原子的比例的1.5倍以上，优选为2倍以上，更优选为3倍以上。
另外，当氧化物半导体膜108a、108b、108c为In-M-Zn氧化物时，在氧化物半导体膜108b的原子数比为In:M:Zn＝x1:y1:z1，并且氧化物半导体膜108a、108c的原子数比为In:M:Zn＝x2:y2:z2的情况下，y2/x2大于y1/x1，y2/x2优选为y1/x1的1.5倍以上，y2/x2更优选为y1/x1的2倍以上，y2/x2进一步优选为y1/x1的3倍以上或4倍以上。此时，在氧化物半导体膜108b中，y1优选大于或等于x1，因为可以获得包括氧化物半导体膜108b的晶体管的稳定电特性。但是，在y1为x1的3倍以上的情况下，包括氧化物半导体膜108b的晶体管的场效应迁移率会降低。因此，y1优选小于x1的3倍。
在氧化物半导体膜108b是In-M-Zn氧化物，并且，将包含原子数比为In:M:Zn＝x1:y1:z1的金属元素的靶材用于形成氧化物半导体膜108b的情况下，x1/y1优选大于或等于1/3且小于或等于6，更优选大于或等于1且小于或等于6，z1/y1优选大于或等于1/3且小于或等于6，更优选大于或等于1且小于或等于6。注意，当z1/y1大于或等于1且小于或等于6时，容易形成后述的CAAC-OS作为氧化物半导体膜108b。靶材的金属元素的原子数比的典型例子是In:M:Zn＝1:1:1、In:M:Zn＝1:1:1.2、In:M:Zn＝3:1:2。
在氧化物半导体膜108a、108c是In-M-Zn氧化物，并且，将包含原子数比为In:M:Zn＝x2:y2:z2的金属元素的靶材用于形成氧化物半导体膜108a、108c的情况下，x2/y2优选小于x1/y1，z2/y2优选大于或等于1/3 且小于或等于6，更优选大于或等于1且小于或等于6。当相对于铟的M的原子数比高时，能够增大氧化物半导体膜108a、108c的能隙并减小其电子亲和势，由此y2/x2优选大于或等于3或大于或等于4。靶材的金属元素的原子数比的典型例子包括：In:M:Zn＝1:3:2、In:M:Zn＝1:3:4、In:M:Zn＝1:3:5、In:M:Zn＝1:3:6、In:M:Zn＝1:4:2、In:M:Zn＝1:4:4、In:M:Zn＝1:4:5、In:M:Zn＝1:5:5。
另外，在氧化物半导体膜108a、108c为In-M氧化物的情况下，当M不包含二价金属原子(例如，锌)时，能够形成不具有尖晶石型结晶结构的氧化物半导体膜108a、108c。作为氧化物半导体膜108a、108c，例如可以使用In-Ga氧化物膜。例如，通过溅射法并使用In-Ga金属氧化物靶材(In:Ga＝7:93)，可以形成该In-Ga氧化物膜。为了通过使用DC放电的溅射法形成氧化物半导体膜108a、108c，在假设原子数比为In:M＝x:y时，y/(x+y)优选小于或等于0.96，更优选小于或等于0.95，例如为0.93。
在氧化物半导体膜108a、108b、108c中，各原子的比例在上述原子数比的±40％的范围内变动。
本实施方式的晶体管的结构可以自由地相互组合。
<半导体装置的制造方法1>
接着，参照图8A至8C、图9A至9C、图10A至10C详细地说明作为本发明的一个实施方式的半导体装置的晶体管100的制造方法。此外，图8A至8C、图9A至9C、图10A至10C是示出半导体装置的制造方法的截面图。
首先，在衬底102上形成导电膜，通过光刻工艺及蚀刻工艺进行加工，来形成用作栅电极的导电膜104。(参照图8A)。
在本实施方式中，衬底102使用玻璃衬底。用作栅电极的导电膜104是通过溅射法形成100nm厚的钨膜。
然后，在导电膜104上形成用作栅极绝缘膜的绝缘膜106、107(参照图8B)。
在本实施方式中，通过PECVD法形成400nm厚的氮化硅膜作为绝缘膜106以及50nm厚的氧氮化硅膜作为绝缘膜107。
绝缘膜106具有氮化硅膜的叠层结构。具体而言，绝缘膜106可以具有第一氮化硅膜、第二氮化硅膜及第三氮化硅膜的三层结构。该三层结构的例子为如下。
例如，可以以如下条件形成厚度为50nm的第一氮化硅膜：作为源气体将流量为200sccm的硅烷、流量为2000sccm的氮以及流量为100sccm的氨气体供应给PE-CVD装置的反应室内，将反应室内的压力控制为100Pa，使用27.12MHz的高频电源供应2000W的功率。
可以以如下条件形成厚度为300nm的第二氮化硅膜：作为源气体将流量为200sccm的硅烷、流量为2000sccm的氮以及流量为2000sccm的氨气体供应给PECVD装置的反应室内，将反应室内的压力控制为100Pa，使用27.12MHz的高频电源供应2000W的功率。
可以以如下条件形成厚度为50nm的第三氮化硅膜：作为源气体将流量为200sccm的硅烷以及流量为5000sccm的氮供应给PECVD装置的反应室内，将反应室内的压力控制为100Pa，使用27.12MHz的高频电源供应2000W的功率。
注意，可以以350℃的衬底温度形成上述第一氮化硅膜、第二氮化硅膜及第三氮化硅膜。
当绝缘膜106具有氮化硅膜的三层结构时，例如在导电膜104使用包含铜(Cu)的导电膜的情况下，能够获得如下效果。
第一氮化硅膜可以抑制铜(Cu)元素从导电膜104扩散。第二氮化硅膜具有释放氢的功能，可以提高用作栅极绝缘膜的绝缘膜的耐压性。第三氮化硅膜的氢释放量少，并且其可以抑制从第二氮化硅膜释放的氢扩散。
为了提高与后面形成的氧化物半导体膜108之间的界面特性，绝缘膜107优选为包含氧的绝缘膜。
接着，在绝缘膜107上形成氧化物半导体膜108(参照图8C)。
在本实施方式中，利用使用In-Ga-Zn金属氧化物靶材(具有In:Ga:Zn＝1:1:1.2的原子数比)的溅射法形成氧化物半导体膜，通过光刻工艺在该氧化物半导体膜上形成掩模，将该氧化物半导体膜加工为所希望的形状，来形成岛状的氧化物半导体膜108。
在形成氧化物半导体膜108之后也可以以高于或等于150℃且低于衬底应变点，优选以高于或等于200℃且低于或等于450℃，更优选以高于或等于300℃且低于或等于450℃进行加热処理。在此的加热処理是提高氧化物半导体膜的纯度的处理之一，可以减少氧化物半导体膜108所包括的氢、水等。此外，以减少氢、水等为目的的该加热处理也可以在将氧化物半导体膜108加工为岛状之前进行。
可以将气体焙烧炉、电炉、RTA装置等用于对氧化物半导体膜108 进行的加热处理。通过使用RTA装置，可只在短时间内以衬底的应变点以上的温度进行加热处理。由此，可以缩短加热时间。
可以在氮气体、氧气体、超干燥空气((CDA)：CDA是水含量为20ppm以下，优选为1ppm以下，更优选为10ppb以下的空气)或者稀有气体(氩、氦等)的气氛下对氧化物半导体膜108进行加热处理。上述氮气体、氧气体、超干燥空气或稀有气体优选不包含氢、水等。
例如，优选提高上述氮气体或氧气体的纯度。具体而言，氮气体或氧气体的纯度优选为6N(99.9999％)或7N(99.99999％)。当上述氮气体或氧气体使用露点为-40℃以下，优选为-80℃以下的高纯度气体时，可以尽可能地减小混入氧化物半导体膜108中的水分等。
此外，在氮气氛或稀有气体气氛下对氧化物半导体膜108进行加热处理之后，也可以在氧气氛或CDA气氛下进行加热处理。其结果是，在可以从氧化物半导体膜108释放氢、水等的同时，可以将氧供应到氧化物半导体膜108中。其结果是，可以降低氧化物半导体膜108中的氧缺陷的量。
在此，参照图16A至16C说明在气体焙烧炉中对氧化物半导体膜108进行加热处理时的热分布。图16A至16C示出气体焙烧炉的加热处理时的热分布。
在对氧化物半导体膜108进行加热处理时，如图16A所示，可以使用两种气体并以两个步骤对氧化物半导体膜108进行处理。例如，在第一步骤中，对气体焙烧炉引入氮气体。然后，在1小时将温度上升到所规定的温度(例如，450℃)，以所规定的温度进行处理1小时，然后在1小时将其温度降低到所规定的温度(例如，高于或等于室温且低于或等于150℃)。在第二步骤中，使用氮和氧的混合气体代替氮气体。然后，在1小时将温度上升到所规定的温度(例如，450℃)，以所规定的温度进行处理1小时，然后在1小时将其温度降低到所规定的温度(例如，高于或等于室温且低于或等于150℃)。
或者，如图16B所示，可以使用一种气体并以一个步骤对氧化物半导体膜108进行加热处理。例如，对气体焙烧炉引入CDA。然后，在1小时将温度上升到所规定的温度(例如，450℃)，以所规定的温度进行处理2小时，然后在1小时将其温度降低到所规定的温度(例如，高于或等于室温且低于或等于150℃)。
或者，如图16C所示，可以使用两种气体并以一个步骤对氧化物半导体膜108进行加热处理。例如，首先对气体焙烧炉引入氮气体。然后，在1小时将温度上升到所规定的温度(例如，450℃)，以所规定的温度进行处理1小时，然后以CDA代替氮气体。然后，进一步进行处理1小时，在1小时将其温度降低到所规定的温度(例如，高于或等于室温且低于或等于150℃)。
在采用图16B和16C所示的气体焙烧炉中进行的加热处理的热分布的情况下，与采用图16A所示的热分布的情况相比，处理时间可以缩短，因此，能够以更高的生产率制造半导体装置。
在通过溅射法形成氧化物半导体膜的情况下，作为溅射气体适当地使用稀有气体(典型的是氩)、氧、或者稀有气体和氧的混合气体。当使用稀有气体和氧的混合气体时，优选增高相对于稀有气体的氧比例。另外，需要提高溅射气体的纯度。例如，作为用作溅射气体的氧气体或氩气体，使用露点为-40℃以下，优选为-80℃以下，更优选为-100℃以下，进一步优选为-120℃以下的高纯度气体，由此可以尽可能地减小混入氧化物半导体膜108中的水分等。
在通过溅射法形成氧化物半导体膜108的情况下，优选使用低温泵等吸附式真空抽气泵对溅射装置的处理室进行高真空抽气(抽空到5×10-7Pa至1×10-4Pa左右)以尽可能地去除对氧化物半导体膜108来说是杂质的水等。或者，优选组合涡轮分子泵和冷阱以防止气体(尤其是包含碳或氢的气体)从抽气系统倒流到处理室内。
接着，在绝缘膜107及氧化物半导体膜108上形成用作源电极及漏电极的导电膜112a、112b(参照图9A)。
在本实施方式中，通过如下方式形成导电膜112a、112b：通过溅射法形成50nm厚的钨膜和400nm厚的铝膜的叠层膜，通过光刻工艺在该叠层膜上形成掩模并将该叠层膜加工为所希望的形状。虽然在本实施方式中导电膜112a、112b具有两层结构，但是本发明的一个实施方式不局限于此。例如，导电膜112a、112b也可以具有50nm厚的钨膜、400nm厚的铝膜和100nm厚的钛膜的三层结构。
在形成导电膜112a、112b后，可以洗涤氧化物半导体膜108的表面(背沟道一侧)。该洗涤例如可以使用磷酸等化学溶液而进行。该使用磷酸等化学溶液的洗涤可以去除附着于氧化物半导体膜108表面的杂质(例如，包含在导电膜112a、112b中的元素)。
注意，在形成导电膜112a、112b的工序中和/或上述洗涤工序中，有时会在氧化物半导体膜108的一部分中形成凹部。
通过上述步骤，制造晶体管100。
接着，在晶体管100上，具体而言，在氧化物半导体膜108及导电膜112a、112b上形成用作晶体管100的保护绝缘膜的绝缘膜114、116(参照图9B)。
注意，在形成绝缘膜114之后，优选在不暴露于大气的状态下连续地形成绝缘膜116。在形成绝缘膜114之后，在不暴露于大气的状态下，调节源气体的流量、压力、高频功率和衬底温度中的至少一个而连续地形成绝缘膜116，由此可以减少绝缘膜114与绝缘膜116之间的界面的来源于大气成分的杂质浓度，并且可以使绝缘膜114、116中的氧移动到氧化物半导体膜108，从而可以降低氧化物半导体膜108中的氧缺陷的数量。
例如，作为绝缘膜114，通过PECVD法可以形成氧氮化硅膜。此时，作为源气体，优选使用含有硅的沉积气体及氧化性气体。含有硅的沉积气体的典型例子包括：硅烷、乙硅烷、丙硅烷、氟化硅烷。氧化性气体的例子包括：一氧化二氮、二氧化氮。可以在如下条件下利用PECVD法形成包含氮且缺陷量少的绝缘膜作为绝缘膜114：在相对于上述沉积气体的氧化性气体比例大于20倍且小于100倍，优选大于或等于40倍且小于或等于80倍，并且，处理室内的压力低于100Pa，优选低于或等于50Pa。
在本实施方式中，在如下条件下利用PECVD法形成作为绝缘膜114的氧氮化硅膜：保持衬底102的温度为220℃，作为源气体使用流量为50sccm的硅烷及流量为2000sccm的一氧化二氮，处理室内的压力为20Pa，并且，将13.56MHz、100W(功率密度为1.6×10-2W/cm2)的高频功率供应给平行板电极。
在如下条件下形成作为绝缘膜116的氧化硅膜或氧氮化硅膜：将设置于进行了真空抽气的PECVD装置的处理室内的衬底温度保持为高于或等于180℃且低于或等于280℃，优选高于或等于200℃且低于或等于240℃，将源气体引入处理室中并将压力设定为大于或等于100Pa且小于或等于250Pa，优选大于或等于100Pa且小于或等于200Pa，并且，对设置于处理室内的电极供应大于或等于0.17W/cm2且小于或等于0.5W/cm2，优选大于或等于0.25W/cm2且小于或等于0.35W/cm2的高频功率。
作为绝缘膜116的沉积条件，对具有上述压力的反应室中供应具有上述功率密度的高频功率，由此在等离子体中源气体的分解效率得到提高，氧自由基增加，源气体的氧化促进，因此，绝缘膜116中的含氧量超过化学计量组成。另一方面，在以上述温度范围内的衬底温度形成的膜中，硅与氧的键合力较弱，因此，通过后面工序的加热处理，膜中的氧的一部分脱离。由此，可以形成包含超过化学计量组成的氧且因加热而氧的一部分脱离的氧化物绝缘膜。
注意，在绝缘膜116的形成工序中，绝缘膜114被用作氧化物半导体膜108的保护膜。因此，可以在减少对氧化物半导体膜108造成的损伤的同时使用功率密度高的高频功率形成绝缘膜116。
另外，在绝缘膜116的沉积条件中，当增加相对于氧化性气体的包含硅的沉积气体的流量时，可以减少绝缘膜116中的缺陷量。典型的是，能够形成缺陷量较少的氧化物绝缘层，亦即，通过ESR测得的起因于硅悬空键且在g＝2.001处出现的信号的自旋密度低于6×1017旋/cm3，优选低于或等于3×1017旋/cm3，更优选低于或等于1.5×1017旋/cm3。其结果是，能够提高晶体管的可靠性。
可以在形成绝缘膜114、116之后进行加热处理。该加热处理可以降低包含于绝缘膜114、116的氮氧化物。通过该加热处理，可以将绝缘膜114、116中的氧的一部分移动到氧化物半导体膜108中以降低包含在氧化物半导体膜108中的氧缺陷的量。
将对绝缘膜114、116进行的加热处理的温度典型为高于或等于150℃且低于或等于400℃，优选高于或等于300℃且低于或等于400℃，更优选高于或等于320℃且低于或等于370℃。加热处理可以在氮、氧、CDA或稀有气体(氩、氦等)的气氛下进行。可以将气体焙烧炉、电炉、RTA装置等用于加热处理，在该加热处理中，优选在上述氮、氧、超干燥空气或稀有气体中不包含氢、水等。
在本实施方式中，在氮及氧的气氛下以350℃进行加热处理1小时。
接着，在绝缘膜116上形成抑制氧释放的膜130(参照图9C)。
抑制氧释放的膜130可以使用含有铟的导电膜或含有铟的半导体膜形成。在本实施方式中，作为抑制氧释放的膜130，通过使用溅射装置形成5nm厚的ITSO膜。此外，抑制氧释放的膜130的厚度优选大于或等于1nm且小于或等于20nm或大于或等于2nm且小于或等于10nm，此时，可以适当地使氧透过且抑制氧释放。
接着，将卤素139及氧140经过抑制氧释放的膜130而添加到绝缘膜114、116中(参照图10A)。
作为将卤素139及氧140经过抑制氧释放的膜130而添加到绝缘膜114、116中的方法的例子，有离子掺杂法、离子注入法、等离子体处理法。在等离子体处理法中，可以通过使用微波激发卤素及氧而产生高密度的等离子体。
当添加卤素139及氧140时，通过对衬底一侧施加偏压，可以有效地将卤素139及氧140添加到绝缘膜114、116中。当施加偏压时，例如，使用灰化装置，并且，施加到该灰化装置的衬底一侧的偏压的功率密度可以大于或等于1W/cm2且小于或等于5W/cm2。添加卤素139及氧140时的衬底温度为高于或等于室温且低于或等于300℃，优选高于或等于100℃且低于或等于250℃，由此可以高效地对绝缘膜114、116添加卤素139及氧140。
在本实施方式中，使用灰化装置。将CF4气体或SF6气体和O2气体引入灰化装置内，对衬底一侧施加偏压，由此将卤素139及氧140添加到绝缘膜114、116中。
通过在绝缘膜116上设置抑制氧释放的膜130之后添加氧，该抑制氧释放的膜130被用作抑制从绝缘膜116释放氧的保护膜。因此，可以对绝缘膜114、116添加较多的氧。另外，通过在设置抑制氧释放的膜130之后添加卤素气体，可以在绝缘膜114、116中使卤素以其浓度向绝缘膜116的表面逐渐增高的方式分布。
接着，使用蚀刻剂142去除抑制氧释放的膜130(参照图10B)。
作为蚀刻剂142，使用化学溶液或蚀刻气体以去除抑制氧释放的膜130。在本实施方式中，作为蚀刻剂142，使用以5％的浓度含有草酸的草酸水溶液。作为蚀刻剂142，在使用上述草酸浓度为5％的草酸水溶液后，还可以使用氟酸浓度为0.5％的氢氟酸水溶液。通过使用氟酸浓度为0.5％的氢氟酸水溶液，可以适当地去除抑制氧释放的膜130。
接着，在绝缘膜116上形成绝缘膜118，由此形成图1A至1C的晶体管100(参照图10C)。
在通过PECVD法形成绝缘膜118的情况下，将衬底温度设定为高于或等于300℃且低于或等于400℃，优选高于或等于320℃且低于或等于370℃，由此可以形成致密的膜。
例如，当利用PECVD法形成作为绝缘膜118的氮化硅膜时，作为源气体优选使用包含硅的沉积气体、氮及氨。通过使用其量比氮量少的氨，在等离子体中氨离解而产生活性物种。该活性物种将包括在包含硅的沉积气体中的硅与氢之间的键及氮分子之间的三键切断。其结果是，可以促进硅与氮之间的键合，而可以形成硅与氢之间的键合少、缺陷少且致密的氮化硅膜。另一方面，在相对于氮的氨量多时，就不会促进包含硅的沉积气体及氮的分解，由此形成硅与氢之间的键残留下来且缺陷增加的不致密氮化硅膜。由此，在源气体中，将相对于氨的氮流量比设定为大于或等于5且小于或等于50，优选大于或等于10且小于或等于50。
在本实施方式中，通过利用PECVD装置并使用硅烷、氮及氨作为源气体，形成50nm厚的氮化硅膜，用作绝缘膜118。硅烷的流量为50sccm，氮的流量为5000sccm，氨的流量为100sccm。处理室的压力为100Pa，衬底温度为350℃，用27.12MHz的高频电源对平行板电极供应1000W的高频功率。PECVD装置是电极面积为6000cm2的平行板型PECVD装置，并且，将所供应的功率的换算为每单位面积的功率(功率密度)为1.7×10-1W/cm2。
注意，在形成绝缘膜118之前或之后可以进行加热处理，由此可以使绝缘膜114、116所包含的过剩氧扩散到氧化物半导体膜108中，而填补氧化物半导体膜108中的氧缺陷。或者，在加热下沉积绝缘膜118，由此可以将绝缘膜114、116所包含的过剩氧扩散到氧化物半导体膜108中，而填补氧化物半导体膜108中的氧缺陷。在形成绝缘膜118之前或之后可以进行的加热处理的温度典型为高于或等于150℃且低于或等于400℃，优选高于或等于300℃且低于或等于400℃，优选高于或等于320℃且低于或等于370℃。
通过上述工序，能够制造图1A至1C的晶体管100。
<半导体装置的制造方法2>
图1A至1C所示的晶体管100也可以以图11A至11C所示的方法制造。图11A至11C是示出半导体装置的制造方法的截面图。
首先，进行到图9B所示的工序，然后对绝缘膜114、116添加卤素139(参照图11A)。
作为对绝缘膜114、116添加卤素139的方法的例子，有离子掺杂法、离子注入法、等离子体处理法。在等离子体处理法中，可以通过使用微波激发卤素139而产生高密度等离子体。
当添加卤素139时，通过对衬底一侧施加偏压，可以有效地将卤素139添加到绝缘膜114、116中。当施加偏压时，例如，使用灰化装置，并且，施加到该灰化装置的衬底一侧的偏压的功率密度可以大于或等于1W/cm2且小于或等于5W/cm2。添加卤素139时的衬底温度为高于或等于室温且低于或等于300℃，优选高于或等于100℃且低于或等于250℃，由此可以高效地对绝缘膜114、116添加卤素。
在本实施方式中，使用灰化装置，将CF4气体或SF6气体引入灰化装置内，对衬底一侧施加偏压，由此将卤素139添加到绝缘膜114、116中。通过从绝缘膜116的表面一侧添加卤素139，可以使卤素以其浓度向绝缘膜116的表面逐渐增高的方式分布。
接着，在绝缘膜116上形成抑制氧释放的膜130(参照图11B)。
抑制氧释放的膜130可以通过与前面说明的方法同样的方法形成。
然后，经过抑制氧释放的膜130添加氧140(参照图11C)。
作为对绝缘膜114、116添加氧140的方法的例子，有离子掺杂法、离子注入法、等离子体处理法。在等离子体处理法中，可以通过使用微波激发卤素而产生高密度的等离子体。当添加氧140时，通过对衬底一侧施加偏压，可以有效地将氧140添加到绝缘膜114、116中。例如，使用灰化装置，并且，施加到该灰化装置的衬底一侧的偏压的功率密度可以大于或等于1W/cm2且小于或等于5W/cm2。添加氧140时的衬底温度为高于或等于室温且低于或等于300℃，优选高于或等于100℃且低于或等于250℃，由此可以高效地对绝缘膜114、116添加氧。
在本实施方式中，使用灰化装置。将氧气体引入灰化装置内，对衬底一侧施加偏压，由此将氧140添加到绝缘膜114、116中。
然后，进行图10B和10C所示的工序，由此能够制造图1A至1C所示的晶体管100。
<半导体装置的制造方法3>
接着，参照图12A至12C及图13A至13C说明作为本发明的一个实施方式的半导体装置的图3A至3C中的晶体管150的制造方法。图12A至12C及图13A至13C是示出半导体装置的制造方法的截面图。
首先，进行到图8C的工序，然后在绝缘膜107及氧化物半导体膜108上形成绝缘膜114、116及抑制氧释放的膜130(参照图12A)。
接着，将卤素139及氧140经过抑制氧释放的膜130添加到绝缘膜114、116中(参照图12B)。
接着，使用蚀刻剂142去除抑制氧释放的膜130(参照图12C)。
接着，通过光刻工艺在绝缘膜116上形成掩模，并在绝缘膜114及绝缘膜116的所希望的区域中形成开口141a、141b。注意，开口141a、141b到达氧化物半导体膜108(参照图13A)。
接着，以覆盖开口141a、141b的方式在氧化物半导体膜108及绝缘膜116上形成导电膜，通过光刻工艺在该导电膜上形成掩模，将该导电膜加工为所希望的形状，由此形成导电膜112a、112b(参照图13B)。
接着，在绝缘膜116及导电膜112a、112b上形成绝缘膜118(参照图13C)。
通过上述工序，能够制造图3A至3C的晶体管150。
另外，图4A至4C的晶体管160可以通过如下方式制造：当形成开口141a、141b时，使绝缘膜114、116残留在氧化物半导体膜108的沟道区域上。
<半导体装置的制造方法4>
接着，参照图14A至14D及图15A至15D说明作为本发明的一个实施方式的半导体装置的晶体管170的制造方法。图14A和14C及图15A和15C是制造工序中的晶体管170的沟道长度方向上的截面图，图14B和14D及图15B和15D是制造工序中的晶体管170的沟道宽度方向上的截面图。
首先，进行到图10C的工序(参照图14A和14B)。
接着，通过光刻工艺在绝缘膜118上形成掩模，在绝缘膜114、116、118的所希望的区域中形成开口142c。此外，通过光刻工艺在绝缘膜118上形成掩模，在绝缘膜106、107、114、116、118的所希望的区域中形成开口142a、142b。开口142c到达导电膜112b。此外，开口142a、142b到达导电膜104(参照图14C和14D)。
注意，开口142a、142b及开口142c既可以同时形成又可以以不同工序形成。当同时形成开口142a、142b及开口142c时，例如可以使用灰色调掩模或半色调掩模。
接着，以覆盖开口142a、142b、142c的方式在绝缘膜118上形成导电膜120(参照图15A和15B)。
对于导电膜120，例如可以使用包含选自铟(In)、锌(Zn)和锡(Sn)中一种的材料。尤其是，作为导电膜120，可以使用包含氧化钨的铟氧化物、包含氧化钨的铟锌氧化物、包含氧化钛的铟氧化物、包含氧化钛的铟锡氧化物、铟锡氧化物、铟锌氧化物、包含氧化硅的铟锡氧化物等透光导电材料。另外，优选使用与抑制氧释放的膜130相同种类的材料形成导电膜120，此时可以降低制造成本。
例如可以通过溅射法形成导电膜120。在本实施方式中，通过溅射法形成110nm厚的ITSO膜。
接着，通过光刻工艺在导电膜120上形成掩模，将导电膜120加工为所希望的形状，来形成导电膜120a、120b(参照图15C和15D)。
通过上述步骤，可以制造图5A至5C的晶体管170。
在实施方式1中，对本发明的一个实施方式进行了说明。但是，本发明的一个实施方式不局限于上述方法。由于在本实施方式及其他实施方式中，记载有各种各样的本发明的方式，因此本发明的一个实施方式不局限于特定的方式。例如，在本实施方式中示出了在沟道区域包括氧化物半导体膜的情况的例子，但是本发明的一个实施方式不局限于该例子。根据情形或状况，也可以将硅、锗、硅锗、碳化硅、砷化镓、砷化铝镓、铟磷、氮化镓、有机半导体等用于本发明的一个实施方式。另外，在本实施方式中示出了氧化物半导体膜附近的绝缘膜包含卤素及氧的情况的例子，但是本发明的一个实施方式不局限于该例子。根据情形或状况，在本发明的一个实施方式中，氧化物半导体膜附近的绝缘膜也可以包含各种材料。例如，根据状况，在本发明的一个实施方式中，氧化物半导体膜附近的绝缘膜也可以包含卤素以外的材料或氧以外的材料。
本实施方式所示的结构、方法可以与其他实施方式所示的结构、方法适当地组合而实施。
实施方式2
在本实施方式中，对本发明的一个实施方式的半导体装置所包括的氧化物半导体膜的结构进行详细的说明。首先，以下对氧化物半导体膜可能会具有的结构进行说明。
氧化物半导体被分为单晶氧化物半导体和非单晶氧化物半导体。
非单晶氧化物半导体的例子包括：CAAC-OS(c轴取向结晶氧化物半导体)、多晶氧化物半导体、微晶氧化物半导体以及非晶氧化物半导体。另外，结晶氧化物半导体的例子包括：单晶氧化物半导体、CAAC-OS、多晶氧化物半导体和微晶氧化物半导体。
从其他观点看来，氧化物半导体被分为非晶氧化物半导体和结晶氧化物半导体。结晶氧化物半导体的例子包括：单晶氧化物半导体、CAAC-OS、多晶氧化物半导体以及微晶氧化物半导体。
<CAAC-OS>
首先，对CAAC-OS进行说明。注意，可以将CAAC-OS称为具有CANC(c轴取向纳米晶)的氧化物半导体。
CAAC-OS是包含多个c轴取向的结晶部(也称为颗粒)的氧化物半导体之一。
在利用透射电子显微镜(TEM)观察所得到的CAAC-OS的明视场图像与衍射图案的复合分析图像(也称为高分辨率TEM图像)中，观察到多个颗粒。然而，在高分辨率TEM图像中，观察不到颗粒与颗粒之间的明确边界，即晶界。因此，在CAAC-OS中，不容易发生起因于晶界的电子迁移率的降低。
图17A示出从大致平行于样品表面的方向观察所得到的CAAC-OS的截面的高分辨率TEM图像的例子。在此，利用球面像差校正功能得到TEM图像。下面，将利用球面像差校正功能而得到的高分辨率TEM图像特别称为Cs校正高分辨率TEM图像。另外，例如可以使用日本电子株式会社(JEOL Ltd)制造的原子分辨率分析型电子显微镜JEM-ARM200F得到Cs校正高分辨率TEM图像。
下面，对利用TEM观察的CAAC-OS进行说明。图17A示出从大致平行于样品表面的方向观察所得到的CAAC-OS的截面的高分辨率TEM图像。利用球面像差校正功能得到高分辨率TEM图像。将利用球面像差校正功能所得到的高分辨率TEM图像特别称为Cs校正高分辨率TEM图像。例如可以使用日本电子株式会社(JEOL Ltd)制造的原子分辨率分析型电子显微镜JEM-ARM200F得到Cs校正高分辨率TEM图像。
图17B是图17A中的区域(1)的放大Cs校正高分辨率TEM图像。图17B示出在颗粒中金属原子排列为层状。各金属原子层具有反映了形成CAAC-OS膜的表面(下面，将该面称为形成面)或CAAC-OS 膜的顶面的不平整度的配置并以平行于CAAC-OS的形成面或顶面的方式排列。
如图17B所示，CAAC-OS具有特有的原子排列。在图17C中以辅助线示出特有的原子排列。图17B和17C表示颗粒的尺寸为1nm至3nm左右，由颗粒间的倾斜产生的空隙的尺寸为0.8nm左右。因此，也可以将该颗粒称为纳米晶(nc)。
在此，根据Cs校正高分辨率TEM图像，将衬底5120上的CAAC-OS的颗粒5100的示意性的配置表示为堆积砖块或块体的结构(参照图17D)。在图17C中观察到的颗粒倾斜的部分相当于图17D所示的区域5161。
图18A示出从大致垂直于样品面的方向观察所得到的CAAC-OS的平面的Cs校正高分辨率TEM图像。图18B、18C和18D分别是图18A中的区域(1)、区域(2)和区域(3)的放大Cs校正高分辨率TEM图像。图18B、图18C和图18D表示在颗粒中金属原子排列为三角形状、四角形状或六角形状。但是，在不同的颗粒之间金属原子的排列没有规律性。
接着，说明使用X射线衍射(XRD)进行分析的CAAC-OS。例如，当利用平面外法分析包含InGaZnO4结晶的CAAC-OS的结构时，如图19A所示，在衍射角(2θ)为31°附近时出现峰值。该峰值来源于InGaZnO4结晶的(009)面，由此可知CAAC-OS中的结晶具有c轴取向性，并且c轴朝向大致垂直于CAAC-OS的形成面或顶面的方向。注意，图19A所示的比31°附近的峰值更小的角度一侧上的峰值来源于衬底。
注意，在利用平面外法的CAAC-OS的结构分析中，除了2θ为31°附近的峰值以外，有时在2θ为36°附近时也出现峰值。2θ为36°附近的峰值表示CAAC-OS中的一部分包含不具有c轴取向性的结晶。优选的是，在利用平面外法分析的CAAC-OS中，在2θ为31°附近时出现峰值而在2θ为36°附近时不出现峰值。
另一方面，在利用从大致垂直于c轴的方向将X射线入射到样品的平面内法的CAAC-OS的结构分析中，在2θ为56°附近时出现峰值。该峰值来源于InGaZnO4结晶的(110)面。在CAAC-OS中，当将2θ固定为56°附近并在以样品面的法线向量为轴(φ轴)旋转样品的条件下进行分析(φ扫描)时，如图19B所示的那样观察不到明确的峰值。相比之下，在InGaZnO4的单晶氧化物半导体中，当将2θ固定为56°附近来进行φ扫描时，如图19C所示的那样观察到来源于相等于(110)面的结晶面的六个峰值。因此，使用XRD的结构分析表示CAAC-OS中的a轴和b轴的取向没有规律性。
接着，说明利用电子衍射进行分析的CAAC-OS。例如，当从平行于样品表面的方向对包含InGaZnO4结晶的CAAC-OS入射束径为300nm的电子束时，可以获得图20A所示的衍射图案(也称为选区透射电子衍射图案)。在该衍射图案中包含起因于InGaZnO4结晶的(009)面的斑点。因此，该电子衍射还表示CAAC-OS所包含的颗粒具有c轴取向性，并且c轴朝向大致垂直于CAAC-OS的形成面或顶面的方向。另一方面，图20B示出从垂直于样品表面的方向对相同的样品入射束径为300nm的电子束时的衍射图案。如图20B所示，观察到环状的衍射图案。因此，该电子衍射还表示CAAC-OS所包含的颗粒的a轴和b轴不具有规律的取向性。可以认为图20B中的第一环起因于InGaZnO4结晶的(010)面和(100)面等。另外，可以认为图20B中的第二环起因于(110)面等。
另外，CAAC-OS是缺陷态密度低的氧化物半导体。氧化物半导体的缺陷例如是起因于杂质的缺陷及氧缺陷。因此，可以将CAAC-OS视为杂质浓度低的氧化物半导体或者氧缺陷少的氧化物半导体。
包含于氧化物半导体中的杂质有时会成为载流子陷阱或载流子发生源。另外，氧化物半导体中的氧缺陷有时会成为载流子陷阱或当俘获氢时成为载流子发生源。
注意，杂质是指氧化物半导体的主要成分以外的元素，诸如氢、碳、硅或过渡金属元素。例如，与氧的键合力比氧化物半导体所包含的金属元素强的元素(具体来说，硅等)从氧化物半导体夺取氧，由此打乱氧化物半导体的原子排列，导致结晶性下降。铁或镍等的重金属、氩、二氧化碳等的原子半径(或分子半径)大，因此它们打乱氧化物半导体的原子排列，导致结晶性下降。
缺陷态密度低(氧缺陷数少)的氧化物半导体可以具有低载流子密度。将这种氧化物半导体称为高纯度本征或实质上高纯度本征的氧化物半导体。CAAC-OS的杂质浓度和缺陷态密度低。也就是说，CAAC-OS容易成为高纯度本征或实质上高纯度本征的氧化物半导体。因此，包括CAAC-OS的晶体管很少具有负阈值电压特性(很少为常开启型)。高纯度本征或实质上高纯度本征的氧化物半导体的载流子陷阱少。被氧化物半导体的载流子陷阱俘获的电荷需要很长时间才能被释放。该被俘获的电荷有时像固定电荷那样动作。因此，包括杂质浓度高且缺陷态密度高的氧化物半导体的晶体管有时具有不稳定的电特性。但是，包括CAAC-OS的晶体管的电特性变动小且可靠性高。
由于CAAC-OS的缺陷态密度低，所以载流子不容易因光照射而被缺陷能级俘获。因此，在使用CAAC-OS的晶体管中，起因于可见光或紫外光的照射的电特性变动小。
<微晶氧化物半导体>
接着，说明微晶氧化物半导体。
微晶氧化物半导体具有在高分辨率TEM图像中能够观察到结晶部的区域和观察不到明确的结晶部的区域。在很多的情况下，微晶氧化物半导体所包含的结晶部的尺寸大于或等于1nm且小于或等于100nm或者大于或等于1nm且小于或等于10nm。尤其是，将包含尺寸为大于或等于1nm且小于或等于10nm或者大于或等于1nm且小于或等于3nm的微晶的纳米晶(nc)的氧化物半导体称为纳米晶氧化物半导体(nc-OS)。例如，在nc-OS的高分辨率TEM图像中，有时无法明确地观察到晶界。注意，纳米晶的来源有可能与CAAC-OS中的颗粒相同。因此，下面有时将nc-OS的结晶部称为颗粒。
在nc-OS中，微小的区域(例如，大于或等于1nm且小于或等于10nm的区域，尤其是，大于或等于1nm且小于或等于3nm的区域)具有周期性的原子排列。在nc-OS的不同的颗粒之间观察不到结晶取向的规律性。因此，在膜整体中没有取向性。所以，在某些分析方法中nc-OS与非晶氧化物半导体没有差别。例如，当利用使用其束径比颗粒尺寸大的X射线的XRD装置通过平面外法对nc-OS进行结构分析时，检测不到表示结晶面的峰值。此外，在使用其束径比颗粒尺寸大(例如，50nm以上)的电子射线对nc-OS进行电子衍射(该电子衍射也称为选区电子衍射)时，观察到类似于光晕图案的衍射图案。另一方面，在使用其束径接近或小于颗粒尺寸的电子射线对nc-OS进行纳米束电子衍射时，观察到斑点。另外，在nc-OS的纳米束电子衍射图案中，有时观察到圆圈(环状)的亮度高的区域。在nc-OS的纳米束电子衍射图案中，有时在环状的区域内还观察到多个斑点。
如此，由于在颗粒(纳米晶)之间结晶取向都没有规律性，所以也可以将nc-OS称为包含无规取向纳米晶(RANC)的氧化物半导体或包含无取向纳米晶(NANC)的氧化物半导体。
nc-OS是规律性比非晶氧化物半导体高的氧化物半导体。因此，nc-OS的缺陷态密度比非晶氧化物半导体低。注意，在nc-OS的不同的颗粒之间没有晶体取向的规律性。所以，nc-OS的缺陷态密度比CAAC-OS高。
<非晶氧化物半导体>
接着，说明非晶氧化物半导体。
非晶氧化物半导体是原子排列没有规律且不具有结晶部的氧化物半导体。石英是以非晶态存在的氧化物半导体的一个例子。
在非晶氧化物半导体的高分辨率TEM图像中无法发现结晶部。
在使用XRD装置通过平面外法对非晶氧化物半导体进行结构分析时，检测不到表示结晶面的峰值。在对非晶氧化物半导体进行电子衍射时，观察到光晕图案。在对非晶氧化物半导体进行纳米束电子衍射时，观察不到斑点而仅观察到光晕图案。
关于非晶结构有各种见解。例如，有时将原子排列完全没有规律性的结构称为完全的非晶结构。此外，也有时将不具有长程有序而在从某一个原子至最接近原子或第二接近原子的范围之内也可以具有规律性的结构称为非晶结构。因此，根据最严格的定义，只要原子排列略微具有规律性，氧化物半导体就不能被称为非晶氧化物半导体。至少不能将长程有序的氧化物半导体称为非晶氧化物半导体。因此，由于具有结晶部，例如不能将CAAC-OS和nc-OS称为非晶氧化物半导体或完全的非晶氧化物半导体。
<类非晶氧化物半导体>
注意，氧化物半导体有时具有介于nc-OS与非晶氧化物半导体之间的物理性质的结构。将具有这样的结构的氧化物半导体特别称为类非晶氧化物半导体(a-like OS)。
在a-like OS的高分辨率TEM图像中有时观察到空洞。另外，在高分辨率TEM图像中，有明确地观察到结晶部的区域和观察不到结晶部的区域。
由于a-like OS包含空洞，所以其结构不稳定。为了证明与CAAC-OS及nc-OS相比a-like OS具有不稳定的结构，下面说明电子照射所导致的结构变化。
作为进行电子照射的样品，准备a-like OS(将其称为样品A)、nc-OS(将其称为样品B)和CAAC-OS(将其称为样品C)。每个样品都是In-Ga-Zn氧化物。
首先，取得各样品的高分辨率截面TEM图像。该高分辨率截面TEM图像表示每个样品都具有结晶部。
注意，如下方式决定结晶部。已知InGaZnO4结晶的晶胞具有包括三个In-O层和六个Ga-Zn-O层的九个层在c轴方向上层叠的结构。相邻的层之间的间隔相等于(009)面的晶面间距(也称为d值)。经结晶结构分析得出该值为0.29nm。由此，可以将晶格条纹之间的晶面间距大于或等于0.28nm且小于或等于0.30nm的部分视为InGaZnO4的结晶部。每个晶格条纹对应于InGaZnO4结晶的a-b面。
图21示出各样品的结晶部(22个点至45个点)的平均尺寸的变化。注意，结晶部尺寸对应于上述晶格条纹的长度。图21表示a-like OS 中的结晶部根据累积电子照射量的增大而变大。具体而言，如图21中的(1)所示，TEM观察的初期尺寸为1.2nm左右的结晶部在累积电子照射量为4.2×108e-/nm2时生长到2.6nm左右。另一方面，nc-OS和CAAC-OS的结晶部尺寸在开始电子照射到累积电子照射量为4.2×108e-/nm2的范围内几乎没有变化。具体而言，如图21中的(2)及(3)所示，无论累积电子照射量如何，nc-OS及CAAC-OS的平均结晶部尺寸分别为1.4nm左右及2.1nm左右。
如此，电子照射引起a-like OS中的结晶部的生长。另一方面，在nc-OS和CAAC-OS中，电子照射几乎没有引起结晶部的生长。因此，a-like OS与CAAC-OS及nc-OS相比具有不稳定的结构。
由于a-like OS包含空洞，所以其密度比nc-OS及CAAC-OS低。具体而言，a-like OS的密度为具有相同组成的单晶氧化物半导体的大于或等于78.6％且小于92.3％。nc-OS的密度及CAAC-OS的密度为具有相同组成的单晶氧化物半导体的大于或等于92.3％且小于100％。注意，难以形成其密度小于单晶氧化物半导体的密度的78％的氧化物半导体。
例如，在原子数比为In:Ga:Zn＝1:1:1的氧化物半导体中，具有菱方晶系结构的单晶InGaZnO4的密度为6.357g/cm3。因此，在原子数比为In:Ga:Zn＝1:1:1的氧化物半导体中，a-like OS的密度大于或等于5.0g/cm3且小于5.9g/cm3。例如，在原子数比为In:Ga:Zn＝1:1:1的氧化物半导体中，nc-OS的密度和CAAC-OS的密度大于或等于5.9g/cm3且小于6.3g/cm3。
注意，有可能不存在具有所希望组成的单晶结构的氧化物半导体。此时，通过以所希望的比例组合组成不同的单晶氧化物半导体，可以估计出具有所希望的组成的单晶氧化物半导体的密度。可以根据组成不同的单晶的组合比例使用加权平均计算出具有所希望的组成的单晶氧化物半导体的密度。注意，优选尽可能减少所使用的单晶氧化物半导体的种类来计算密度。
如上所述，氧化物半导体具有各种结构及各种特性。注意，氧化物半导体例如可以是包括非晶氧化物半导体、a-like OS、微晶氧化物半导体和CAAC-OS中的两种以上的膜的叠层。
通过使用具有上述结构中的任一个的氧化物半导体膜，能够形成本发明的一个实施方式的半导体装置。
<沉积模型>
下面对CAAC-OS和nc-OS的沉积模型的例子进行说明。
图22A是利用溅射法沉积CAAC-OS的沉积室内的示意图。
将靶材5130贴合到垫板上。以隔着垫板与靶材5130相对的方式配置多个磁铁。该多个磁铁产生磁场。利用磁铁的磁场提高沉积速度的溅射法被称为磁控溅射法。
衬底5120以与靶材5130相对的方式配置，其距离d(也称为靶材-衬底间距离(T-S间距离))大于或等于0.01m且小于或等于1m，优选大于或等于0.02m且小于或等于0.5m。沉积室内几乎被沉积气体(例如，氧气体、氩气体或包含5体积％以上的氧的混合气体)充满，并且沉积室内的压力被控制为高于或等于0.01Pa且低于或等于100Pa，优选高于或等于0.1Pa且低于或等于10Pa。在此，对靶材5130施加一定程度以上的电压来开始放电，且确认到等离子体。磁场在靶材5130附近形成高密度等离子体区域。在高密度等离子体区域中，将沉积气体离子化而产生离子5101。离子5101的例子包括：氧的阳离子(O+)及氩的阳离子(Ar+)。
这里，靶材5130具有包括多个晶粒的多晶结构，其中至少一个晶粒包括劈开面。作为一个例子，图23A示出靶材5130所包含的InGaZnO4结晶的结构。注意，图23A示出从平行于b轴的方向观察InGaZnO4结晶时的结构。图23A表示，Ga-Zn-O层中的氧原子靠近于相邻Ga-Zn-O层中的氧原子。氧原子具有负电荷，由此在相邻的两个Ga-Zn-O层之间产生斥力。其结果是，InGaZnO4结晶在相邻的两个Ga-Zn-O层之间具有劈开面。
在高密度等离子体区域产生的离子5101由电场向靶材5130一侧被加速而碰撞到靶材5130。此时，平板状(颗粒状)溅射粒子的颗粒5100a和颗粒5100b从劈开面剥离而溅出。注意，颗粒5100a和颗粒5100b的结构有时会因离子5101碰撞的冲击而产生畸变。
颗粒5100a是具有三角形(例如正三角形)平面的平板状(颗粒状)溅射粒子。颗粒5100b是具有六角形(例如正六角形)平面的平板状(颗粒状)溅射粒子。将颗粒5100a和颗粒5100b等平板状(颗粒状)溅射粒子总称为颗粒5100。颗粒5100的平面的形状不局限于三角形或六角形。例如，该平面有时具有组合两个以上的三角形而成的形状。例如，有时为组合两个三角形(例如正三角形)的四角形(例如菱形)。
根据沉积气体的种类等决定颗粒5100的厚度。颗粒5100的厚度优选为均匀的，其理由在后面说明。另外，与厚度大的色子状相比，溅射粒子优选具有厚度小的颗粒状。例如，颗粒5100的厚度大于或等于0.4nm且小于或等于1nm，优选大于或等于0.6nm且小于或等于0.8nm。另外，例如，颗粒5100的宽度大于或等于1nm且小于或等于3nm，优选大于或等于1.2nm且小于或等于2.5nm。颗粒5100相当于在上述图21中的(1)所说明的初始晶核。例如，在离子5101碰撞包含In-Ga-Zn氧化物的靶材5130时，如图23B所示，包含Ga-Zn-O层、In-O层和Ga-Zn-O层这三个层的颗粒5100剥离。图23C示出从平行于c轴的方向观察剥离的颗粒5100时的结构。颗粒5100具有包含两个Ga-Zn-O层(面包片)和In-O层(馅)的纳米尺寸的三明治结构。
有时颗粒5100在穿过等离子体时接收电荷，其侧面带负电或带正电。例如，在颗粒5100中，位于其侧面的氧原子有可能带负电。当侧面带相同极性的电荷时，电荷相互排斥，由此颗粒5100可以维持平板状(颗粒状)。在CAAC-OS是In-Ga-Zn氧化物时，与铟原子键合的氧原子有可能带负电。或者，与铟原子、镓原子或锌原子键合的氧原子有可能带负电。另外，有时颗粒5100在穿过等离子体时与铟原子、镓原子、锌原子或氧原子等键合而生长。图21中的(2)和(1)的尺寸的差异相当于等离子体中的生长量。在此，在衬底5120的温度为室温左右时，不容易产生衬底5120上的颗粒5100的生长，因此成为nc-OS(参照图22B)。由于能够在室温左右的温度下进行沉积，所以当衬底5120的面积大时也能够形成nc-OS。注意，为了使颗粒5100在等离子体中生长，提高溅射法中的沉积功率是有效的。通过提高沉积功率，可以使颗粒5100的结构稳定。
如图22A和22B所示，颗粒5100像风筝那样在等离子体中飞着，并轻飘飘地飞到衬底5120。由于颗粒5100带有电荷，所以在它靠近其他颗粒5100已沉积的区域时产生斥力。在此，在衬底5120的上方产生平行于衬底5120顶面的方向的磁场(也称为水平磁场)。在衬底5120与靶材5130之间有电位差，所以电流从衬底5120向靶材5130流过。因此，颗粒5100在衬底5120顶面受到由磁场和电流的作用引起的力量(洛伦兹力)。这可以由弗莱明左手定则得到解释。
颗粒5100的质量比原子质量大。因此，为了使颗粒5100在衬底5120顶面移动，重要的是对该颗粒5100从外部施加某些力量。该力量之一有可能是由磁场和电流的作用产生的力量。为了对颗粒5100施加充分的力量以便颗粒5100在衬底5120顶面移动，优选在衬底5120顶面设置平行于衬底5120顶面的磁场为10G以上，优选为20G以上，更优选为30G以上，进一步优选为50G以上的区域。或者，优选在衬底5120顶面设置平行于衬底5120顶面的磁场为垂直于衬底5120顶面的磁场的1.5倍以上，优选为2倍以上，更优选为3倍以上，进一步优选为5倍以上的区域。
此时，磁铁与衬底5120相对地移动或旋转，由此衬底5120顶面的水平磁场的方向不断地变化。因此，在衬底5120顶面，颗粒5100受到各种方向的力量而可以向各种方向移动。
另外，如图22A所示，当衬底5120被加热时，颗粒5100与衬底5120之间的由摩擦等引起的电阻小。其结果是，颗粒5100在衬底5120顶面滑翔。颗粒5100的滑翔在其平板面朝向衬底5120的状态下发生。然后，当颗粒5100到达已沉积的其他颗粒5100的侧面时，颗粒5100的侧面彼此键合。此时，颗粒5100的侧面的氧原子脱离。CAAC-OS中的氧缺陷有时被所脱离的氧原子填补，因此CAAC-OS具有较低的缺陷态密度。另外，衬底5120的顶面温度例如高于或等于100℃且低于500℃、高于或等于150℃且低于450℃、或者高于或等于170℃且低于400℃。因此，即使衬底5120的面积大也能够形成CAAC-OS。
另外，通过在衬底5120上加热颗粒5100，原子重新排列，从而离子5101的碰撞所引起的结构畸变得到减小。畸变得到减小的颗粒5100基本上成为单晶。由于颗粒5100基本上成为单晶，即使颗粒5100在彼此键合之后被加热也几乎不会发生颗粒5100本身的伸缩。因此，可以防止颗粒5100之间的空隙扩大导致晶界等缺陷的形成，从而可以防止裂缝的产生。
CAAC-OS没有象一块单晶氧化物半导体板那样的结构，而是具有如砖块或块体堆积起来那样的一组颗粒5100(纳米晶)的排列。另外，颗粒5100之间没有晶界。因此，即使因沉积时的加热、沉积后的加热或弯曲等而发生CAAC-OS的收缩等变形，也能够缓和局部应力或解除畸变。因此，该结构适合用于柔性半导体装置。注意，nc-OS具有颗粒5100(纳米晶)无序地堆积起来那样的排列。
当离子5101碰撞靶材5130时，有时不仅是颗粒5100，氧化锌等也剥离。氧化锌比颗粒5100轻，因此在颗粒5100之前到达衬底5120的顶面。其结果是，该氧化锌形成厚度为大于或等于0.1nm且小于或等于10nm、大于或等于0.2nm且小于或等于5nm、或者大于或等于0.5nm且小于或等于2nm的氧化锌层5102。图24A至24D是截面示意图。
如图24A所示，在氧化锌层5102上沉积颗粒5105a和颗粒5105b。在此，颗粒5105a和颗粒5105b的侧面彼此接触。另外，颗粒5105c沉积于颗粒5105b上，然后在颗粒5105b上滑动。此外，在颗粒5105a的其他侧面上，与氧化锌一起从靶材剥离的多个粒子5103因来自衬底5120的热量而晶化，由此形成区域5105a1。注意，多个粒子5103有可能包含氧、锌、铟或镓等。
然后，如图24B所示，区域5105a1与颗粒5105a变为一体而形成颗粒5105a2。另外，颗粒5105c的侧面与颗粒5105b的另一侧面接触。
接着，如图24C所示，颗粒5105d沉积于颗粒5105a2上和颗粒5105b上，然后在颗粒5105a2和颗粒5105b上滑动。另外，颗粒5105e在氧化锌层5102上向颗粒5105c的另一侧面滑动。
然后，如图24D所示，颗粒5105d以其侧面与颗粒5105a2的侧面接触的方式排列。另外，颗粒5105e的侧面与颗粒5105c的另一侧面接触。在颗粒5105d的另一侧面上，与氧化锌一起从靶材5130剥离的多个粒子5103因来自衬底5120的热量而晶化，由此形成区域5105d1。
如上所述，所沉积的颗粒彼此接触，然后在颗粒的侧面发生生长，由此在衬底5120上形成CAAC-OS。因此，CAAC-OS的颗粒的每一个都比nc-OS的颗粒大。图21中的(3)和(2)的尺寸的差异相当于沉积之后的生长量。
当颗粒之间的空隙极小时，颗粒有时形成大颗粒。大颗粒具有单晶结构。例如，从顶面看来颗粒的尺寸有时大于或等于10nm且小于或等于200nm、大于或等于15nm且小于或等于100nm、或者大于或等于20nm且小于或等于50nm。此时，有时在用于微细的晶体管的氧化物半导体中，沟道形成区域容纳在该大颗粒中。亦即，可以将具有单晶结构的区域用作沟道形成区域。另外，当颗粒尺寸增大时，可以将具有单晶结构的区域用作晶体管的沟道形成区域、源区域和漏区域。
如此，当晶体管的沟道形成区域等形成在具有单晶结构的区域中时，有时可以提高晶体管的频率特性。
如上述模型所示，可以认为颗粒5100沉积在衬底5120上。因此，即使形成面不具有结晶结构，也能够形成CAAC-OS，因此，此时的生长机构与外延生长不同。此外，CAAC-OS的形成不需要激光晶化，并且在大面积的玻璃衬底等上也能够形成均匀的薄膜。例如，即使衬底5120的顶面(形成面)具有非晶结构(例如，该顶面由非晶氧化硅形成)，也能够形成CAAC-OS。
另外，可知在CAAC-OS的形成中，即使作为形成面的衬底5120 顶面具有凹凸，颗粒5100也根据衬底5120顶面的形状排列。例如，当衬底5120的顶面在原子级别上平坦时，颗粒5100以其平行于a-b面的平板面朝下的方式排列。当颗粒5100的厚度均匀时，形成厚度均匀、平坦且结晶性高的层。通过层叠n个(n是自然数)层，可以得到CAAC-OS。
在衬底5120的顶面具有凹凸的情况下，形成颗粒5100沿该凹凸排列的层层叠为n个(n是自然数)层的CAAC-OS。由于衬底5120具有凹凸，在CAAC-OS中有时容易在颗粒5100之间产生空隙。注意，此时由于分子间力，即使在凹凸表面上，颗粒也以尽可能地减小它们之间的空隙的方式排列。因此，即使形成面有凹凸也可以得到结晶性高的CAAC-OS。
因为根据这样的模型形成CAAC-OS，所以溅射粒子优选具有厚度小的颗粒状。注意，当溅射粒子具有厚度大的色子状时，朝向衬底5120的面不一致，所以有时不能使厚度或结晶的取向均匀。
根据上述沉积模型，即使在具有非晶结构的形成面上也可以形成结晶性高的CAAC-OS。
本实施方式所示的结构、方法可以与其他实施方式所示的结构、方法适当地组合而实施。
实施方式3
在本实施方式中，参照图25A至25C说明包括本发明的一个实施方式的半导体装置的显示装置。
<显示装置>
图25A所示的显示装置包括：具有显示元件的像素的区域(以下将该区域称为像素部502)；配置在像素部502外侧并具有用来驱动像素的电路的电路部(以下将该区域称为驱动电路部504)；具有保护元件的功能的电路(以下将该电路称为保护电路506)；以及端子部507。注意，保护电路506不是必须设置的。
驱动电路部504的一部分或全部优选形成在其上形成有像素部502的衬底上，此时，可以减少构件的数量及端子的数量。当驱动电路部504的一部分或全部不形成在其上形成有像素部502的衬底上时，驱动电路部504的一部分或全部可以通过COG或TAB(卷带自动结合)安装。
像素部502包括用来驱动配置为X行(X为2以上的自然数)Y列(Y为2以上的自然数)的显示元件的多个电路(以下将该电路称为像素电路501)。驱动电路部504包括用来供应选择像素的信号(扫描信号)的电路(以下将该电路称为栅极驱动器504a)以及用来供应用于驱动像素的显示元件的信号(数据信号)的电路(以下将该电路称为源极驱动器504b)等驱动电路。
栅极驱动器504a包括移位寄存器等。栅极驱动器504a通过端子部507接收用来驱动移位寄存器的信号并输出信号。例如，栅极驱动器504a接收起始脉冲信号、时钟信号等并输出脉冲信号。栅极驱动器504a具有控制被供应扫描信号的布线(以下将该布线称为扫描线GL_1至GL_X)的电位的功能。另外，也可以设置多个栅极驱动器504a，以分别控制扫描线GL_1至GL_X。或者，栅极驱动器504a具有能够供应初始化信号的功能。但是，不局限于此，栅极驱动器504a可以供应其他信号。
源极驱动器504b包括移位寄存器等。源极驱动器504b通过端子部507接收用来驱动移位寄存器的信号和从其中得出数据信号的信号(图像信号)。源极驱动器504b具有根据图像信号生成写入像素电路501的数据信号的功能。另外，源极驱动器504b具有响应于由于起始脉冲信号、时钟信号等的输入产生的脉冲信号来控制数据信号的输出的功能。另外，源极驱动器504b具有控制被供应数据信号的布线(以下将该布线称为数据线DL_1至DL_Y)的电位的功能。或者，源极驱动器504b具有能够供应初始化信号的功能。但是，不局限于此，源极驱动器504b可以供应其他信号。
源极驱动器504b例如包括多个模拟开关等。源极驱动器504b通过依次使多个模拟开关开启而可以输出对图像信号进行时间分割所得到的信号作为数据信号。源极驱动器504b也可以包括移位寄存器等。
脉冲信号及数据信号分别通过被供应扫描信号的多个扫描线GL之一及被供应数据信号的多个数据线DL之一被输入到多个像素电路501中的每一个。多个像素电路501的每一个被栅极驱动器504a控制数据信号的写入及保持。例如，通过扫描线GL_m从栅极驱动器504a对第m行第n列(m是小于或等于X的自然数，n是小于或等于Y的自然数)的像素电路501输入脉冲信号，并且，根据扫描线GL_m的电位通过数据线DL_n从源极驱动器504b对第m行第n列的像素电路501输入数据信号。
图25A所示的保护电路506例如连接于栅极驱动器504a和像素电路501之间的扫描线GL。或者，保护电路506连接于源极驱动器504b和像素电路501之间的数据线DL。或者，保护电路506可以连接于栅极驱动器504a和端子部507之间的布线。或者，保护电路506可以连接于源极驱动器504b和端子部507之间的布线。注意，端子部507是指具有用来从外部的电路对显示装置输入电源、控制信号及图像信号的端子的部分。
保护电路506是在对与该保护电路连接的布线供应一定范围之外的电位时将该布线与其他布线电连接的电路。
如图25A所示，对像素部502和驱动电路部504设置保护电路506，由此可以提高显示装置对因静电放电(ESD)等而产生的过电流的耐性。注意，保护电路506的结构不局限于此，例如，保护电路506也可以具有与栅极驱动器504a连接的结构，或者保护电路506也可以具有与源极驱动器504b连接的结构。或者，保护电路506也可以具有与端子部507连接的结构。
在图25A中示出驱动电路部504包括栅极驱动器504a和源极驱动器504b的例子，但是该结构不局限于此。例如，也可以只形成栅极驱动器504a并安装形成有另外准备的源极驱动电路的衬底(例如，使用单晶半导体膜或多晶半导体膜形成的驱动电路衬底)。
图25A的多个像素电路501例如可以具有图25B所示的结构。
图25B所示的像素电路501包括液晶元件570、晶体管550以及电容器560。作为晶体管550，可以使用前面的实施方式所示的任一晶体管。
根据像素电路501的规格适当地设定液晶元件570的一对电极中的一个电极的电位。根据被写入的数据设定液晶元件570的取向状态。此外，也可以对多个像素电路501的每一个所具有的液晶元件570的一对电极中的一个电极供应公共电位。此外，对一个行内的像素电路501中的液晶元件570的一对电极之一供应的电位可以不同于对另一行内的像素电路501中的液晶元件570的一对电极之一供应的电位。
例如，包括液晶元件570的显示装置的驱动方法可以使用如下模式：TN(扭曲向列)模式；STN(超扭曲向列)模式；VA(垂直取向)模式；MVA(多域垂直取向)模式；PVA(垂直取向构型)模式；IPS(平面内转换)模式；FFS(边缘场切换)模式；ASM(轴对称排列微单元)模式；OCB(光学补偿弯曲)模式；FLC(铁电性液晶)模式；AFLC(反铁电液晶)模式；TBA(横向弯曲取向)模式等。
显示装置的驱动方法的其它例子包括：ECB(电控双折射)模式、PDLC(聚合物分散液晶)模式、PNLC(聚合物网络液晶)模式、宾主模式。注意，本发明不局限于这些例子，可以将各种液晶元件及驱动方式应用于液晶元件及其驱动方式。
在第m行第n列的像素电路501中，晶体管550的源电极和漏电极中的一个与数据线DL_n电连接，源极和漏极中的另一个与液晶元件570的一对电极中的另一个电极电连接。晶体管550的栅电极与扫描线GL_m电连接。晶体管550具有通过被开启或关闭而对数据信号的写入进行控制的功能。
电容器560的一对电极中的一个电极与被供应电位的布线(以下，称为电位供应线VL)电连接，另一个电极与液晶元件570的一对电极中的另一个电极电连接。根据像素电路501的规格适当地设定电位供应线VL的电位。电容器560具有储存被写入的数据的存储电容器的功能。
例如，在包括图25B的像素电路501的显示装置中，通过图25A所示的栅极驱动器504a依次选择各行的像素电路501，由此晶体管550开启，并数据信号被写入。
当晶体管550关闭时，被写入数据的像素电路501成为保持状态。通过按行依次进行上述步骤，可以显示图像。
图25A的多个像素电路501例如可以具有图25C所示的结构。
图25C所示的像素电路501包括晶体管552及554、电容器562以及发光元件572。可以将前面的实施方式所示的晶体管用于晶体管552和554中的一个或两个。
晶体管552的源电极和漏电极中的一个电连接于被供应数据信号的布线(以下，称为数据线DL_n)。晶体管552的栅电极电连接于被供应栅极信号的布线(以下，称为扫描线GL_m)。
晶体管552具有通过被开启或关闭而控制数据信号的写入的功能。
电容器562的一对电极中的一个电极电连接于被供应电位的布线(以下，称为电位供应线VL_a)，另一个电极电连接于晶体管552的源电极和漏电极中的另一个。
电容器562被用作储存被写入的数据的存储电容器。
晶体管554的源电极和漏电极中的一个电连接于电位供应线VL_a。此外，晶体管554的栅电极电连接于晶体管552的源电极和漏电极中的另一个。
发光元件572的阳极和阴极中的一个电连接于电位供应线VL_b，另一个电连接于晶体管554的源电极和漏电极中的另一个。
作为发光元件572，例如可以使用有机电致发光元件(也称为有机EL元件)等。注意，发光元件572并不局限于有机EL元件，也可以使用包括无机材料的无机EL元件。
电位供应线VL_a和电位供应线VL_b中的一个被施加高电源电位VDD，另一个被施加低电源电位VSS。
例如，在包括图25C的像素电路501的显示装置中，通过图25A所示的栅极驱动器504a依次选择各行的像素电路501，由此晶体管552开启，并数据信号被写入。
当晶体管552关闭时，被写入数据的像素电路501成为保持状态。此外，流过晶体管554的源电极与漏电极之间的电流量根据写入的数据信号的电位被控制。发光元件572以对应于流过的电流量的亮度发光。按行依次进行上述步骤，由此可以显示图像。
虽然在本实施方式中作为显示装置的显示元件示出了包括液晶元件570及发光元件572的结构，但是本发明的一个实施方式不局限于这些结构，显示装置也可以包括各种各样的元件。
例如，上述显示装置包括液晶元件、EL元件(例如，包含有机材料和无机材料的EL元件、有机EL元件或无机EL元件)、LED(例如，白色LED、红色LED、绿色LED、蓝色LED)、晶体管(根据电流而发光的晶体管)、电子发射元件、电子墨水、电泳元件、光栅光阀(GLV)、等离子体面板(PDP)、使用微电机系统(MEMS)的显示元件、数字微镜设备(DMD)、数字微快门(DMS)、MIRASOL(注册商标)、干涉测量调节(IMOD)元件、快门方式MEMS显示元件、光干涉方式MEMS显示元件、电润湿元件、压电陶瓷显示器和使用碳纳米管的显示元件等中的至少一个。或者，上述显示装置还可以包括其对比度、亮度、反射率、透射率等因电或磁作用变化的显示媒体。具有电子发射元件的显示装置的例子包括：场致发射显示器(FED)及SED方式平面型显示器(SED表面传导电子发射显示器)。具有液晶元件的显示装置的例子包括：液晶显示器(例如，透射式液晶显示器、半透射式液晶显示器、反射式液晶显示器、直观式液晶显示器、投射式液晶显示器)。具有电子墨水或电泳元件的显示装置的例子是电子纸。当使用半透射式液晶显示器或反射式液晶显示器时，像素电极的一部分或全部被用作反射电极。例如，像素电极的一部分或全部包含铝或银等。此时，可以将SRAM等存储电路设置在反射电极下。由此，可以进一步降低功耗。
作为本实施方式的显示装置的显示方式，可以采用逐行扫描方式或隔行扫描方式等。此外，当进行彩色显示时在像素中控制的颜色要素不局限于R、G和B(R、G、B分别对应于红色、绿色、蓝色)这三种颜色。例如，可以包括R像素、G像素、B像素及W(白色)像素的四个像素。或者，如像素排列，颜色要素也可以由RGB中的两个颜色构成。该两个颜色根据颜色要素可以为不同。或者，可以对RGB追加黄色、青色、品红色等中的一种以上的颜色。另外，显示区域的大小可以根据各个颜色要素的点而不同。所公开的发明的一个实施方式不局限于彩色显示的显示装置，而所公开的发明也可以应用于黑白显示的显示装置。
在显示装置中，可以从背光(例如，有机EL元件、无机EL元件、LED、荧光灯)射出白色光(W)。此外，也可以在显示装置中设置着色层(也称为滤光片)。作为着色层，例如可以适当地组合红色(R)、绿色(G)、蓝色(B)、黄色(Y)等。通过使用着色层，可以获得与不使用着色层的情况相比进一步高的颜色再现性。此时，通过设置包括着色层的区域和不包括着色层的区域，可以将不包括着色层的区域中的白色光直接用于显示。通过部分地设置不包括着色层的区域，在显示明亮的图像时，有时可以减少着色层所引起的亮度降低而减少功耗20％至30％。注意，在使用有机EL元件或无机EL元件等自发光元件进行全彩色显示时，这些元件也可以发射相对应的发光颜色R、G、B、Y、W。通过使用自发光元件，有时与使用着色层的情况相比进一步减少功耗。
本实施方式所示的结构可以与其他实施方式所示的结构适当地组合而实施。
实施方式4
在本实施方式中，参照图26A和26B、图27A和27B、图28、图29A和29B、图30A和30B以及图31说明包括本发明的一个实施方式的半导体装置的显示装置以及在该显示装置安装输入装置的电子设备。
<触摸面板>
在本实施方式中，作为电子设备的例子，对包括显示装置和输入装置的触摸面板2000进行说明。另外，对作为输入装置使用触摸传感器时的例子进行说明。
图26A及26B是触摸面板2000的立体图。为了明确起见，图26A及26B仅示出触摸面板2000的主要构件。
触摸面板2000包括显示装置2501及触摸传感器2595(参照图26B)。触摸面板2000还包括衬底2510、衬底2570以及衬底2590。衬底2510、衬底2570以及衬底2590都具有柔性。注意，衬底2510、衬底2570和衬底2590中的一个或全部也可以不具有柔性。
显示装置2501包括衬底2510上的多个像素以及向该像素供应信号的多个布线2511。多个布线2511被引导在衬底2510的外周部，并且，多个布线2511的一部分形成端子2519。端子2519与FPC2509(1)电连接。
衬底2590包括触摸传感器2595以及与触摸传感器2595电连接的多个布线2598。多个布线2598被引导在衬底2590的外周部，并且，多个布线2598的一部分形成端子。该端子与FPC2509(2)电连接。另外，为了明确起见，在图26B中以实线示出设置在衬底2590的背面一侧(与衬底2510相对的面一侧)的触摸传感器2595的电极以及布线等。
作为触摸传感器2595，可以使用电容式触摸传感器。电容式触摸传感器的例子是表面型电容式触摸传感器及投影型电容式触摸传感器。
投影型电容式触摸传感器的例子是自电容式触摸传感器及互电容式触摸传感器，它们的主要不同点是驱动方法。优选使用互电容式，因为其可以同时检测出多个点。
注意，图26B所示的触摸传感器2595是使用投影型电容式触摸传感器的例子。
注意，触摸传感器2595可以使用可检测出手指等检测对象的接近或接触的各种传感器。
投影型电容式触摸传感器2595包括电极2591及电极2592。电极2591电连接于多个布线2598之中的任何一个，而电极2592电连接于多个布线2598之中的任何其他一个。
如图26A及26B所示，电极2592具有在一个方向上配置的多个四边形的形状，其中一个四边形的一个角部与另一个四边形的一个角部相互连接。
电极2591是四边形且在与电极2592延伸的方向交叉的方向上配置。
布线2594与其间夹着电极2592的两个电极2591电连接。电极2592与布线2594的交叉部面积优选为尽可能小。该结构可以减少没有设置电极的区域的面积，从而可以降低透过率的偏差。其结果是，可以降低透过触摸传感器2595的光的亮度的偏差。
注意，电极2591及电极2592的形状不局限于此，可以具有各种形状。例如，也可以采用如下结构：将多个电极2591配置为其间尽量没有间隙，并隔着绝缘层间隔开地设置该电极2592，以具有不重叠于电极2591的区域。此时，优选在相邻的两个电极2592之间设置与这些电极电绝缘的虚拟电极，因为可以减少透过率不同的区域的面积。
注意，作为电极2591、电极2592、布线2598等导电膜的材料，即为形成触摸面板的布线及电极的材料，可以举出含有氧化铟、氧化锡或氧化锌等(例如，ITO)的透明导电膜。例如，作为可用于形成触摸面板的布线及电极的材料，可以使用低电阻材料。例如，可以使用银、铜、铝、碳纳米管、石墨烯、卤化金属(卤化银等)。此外，也可以使用包括多个极细(例如，直径为几纳米)的导电体的金属纳米线。或者，也可以使用具有导电体的网状的金属丝网。例如，可以使用Ag纳米线、Cu纳米线、Al纳米线、Ag丝网、Cu丝网以及Al丝网。例如，在将Ag纳米线用于形成触摸面板的布线及电极的情况下，可见光透过率可以为89％以上，薄层电阻值可以为40Ω/cm2以上且100Ω/cm2以下。由于作为可用于上述形成触摸面板的布线及电极的材料的例子举出的金属纳米线、金属丝网、碳纳米管、石墨烯等具有高可见光透过率，所以它们可以被用作显示元件的电极(例如，像素电极或公共电极)。
<显示装置>
接着，参照图27A和27B说明显示装置2501的详细内容。图27A和27B是沿着图26B中的点划线X1-X2的截面图。
显示装置2501包括多个配置为矩阵状的像素。该像素包括显示元件以及驱动该显示元件的像素电路。
(显示元件使用EL元件的结构)
首先，参照图27A对显示元件使用EL元件的结构进行说明。在以下说明中，示出使用发射白色光的EL元件的例子，但是EL元件不局限于该元件。例如，可以以从相邻的像素射出不同的颜色的光的方式包括发光颜色不同的EL元件。
作为衬底2510及衬底2570，例如可以适当地使用水蒸气透过率小于或等于10-5g/(m2·day)，优选小于或等于10-6g/(m2·day)的柔性材料。或者，优选将其热膨胀率大致相同的材料用于衬底2510及衬底2570。例如，该材料的线性膨胀系数优选小于或等于1×10-3/K，更优选小于或等于5×10-5/K，进一步优选小于或等于1×10-5/K。
注意，衬底2510是叠层体，该叠层体包括防止杂质扩散到EL元件的绝缘层2510a、柔性衬底2510b以及贴合绝缘层2510a与柔性衬底2510b的粘合层2510c。衬底2570是叠层体，该叠层体包括防止杂质扩散到EL元件的绝缘层2570a、柔性衬底2570b以及贴合绝缘层2570a与柔性衬底2570b的粘合层2570c。
作为粘合层2510c及粘合层2570c，例如可以使用包含聚酯、聚烯烃、聚酰胺(例如，尼龙、芳族聚酰胺)、聚酰亚胺、聚碳酸酯、聚氨酯、丙烯酸树脂、环氧树脂或具有硅氧烷键合的树脂的材料。
在衬底2510与衬底2570之间设置有密封层2560。密封层2560优选具有比空气大的折射率。如图27A所示，当向密封层2560一侧提取光时，密封层2560可以还被用作光学元件。
可以在密封层2560的外周部形成密封剂。通过使用该密封剂，可以在由衬底2510、衬底2570、密封层2560及密封剂围绕的区域中设置EL元件2550。此外，也可以使用惰性气体(氮或氩等)代替密封层2560。可以在该惰性气体内设置干燥剂以吸收水分等。例如，作为密封剂，优选使用环氧类树脂或玻璃粉。作为用于密封剂的材料，优选使用不使水分或氧透过的材料。
图27A所示的显示装置2501包括像素2505。像素2505包括发光模块2580、EL元件2550以及可以向该EL元件2550供应电力的晶体管2502t。晶体管2502t被用作像素电路的一部分。
发光模块2580包括EL元件2550以及着色层2567。EL元件2550包括下部电极、上部电极以及下部电极与上部电极之间的EL层。
在密封层2560设置于提取光一侧的情况下，密封层2560接触于EL元件2550及着色层2567。
着色层2567位于与EL元件2550重叠的区域。由此，从EL元件2550发射的光的一部分透过着色层2567，而如图27A中的箭头所示射出到发光模块2580的外部。
显示装置2501在提取光的一侧包括遮光层2568。遮光层2568以围绕着色层2567的方式设置。
着色层2567具有使特定波长区的光透过的功能，例如，可以使用使红色波长区的光透过的滤色片、使绿色波长区的光透过的滤色片、使蓝色波长区的光透过的滤色片以及使黄色波长区的光透过的滤色片等。每个滤色片可以通过印刷法、喷墨法、利用光刻技术的蚀刻法等并使用各种材料形成。
在显示装置2501中设置有绝缘层2521。绝缘层2521覆盖晶体管2502t等。此外，绝缘层2521具有覆盖起因于像素电路的凹凸以提供平坦表面的功能。绝缘层2521也可以具有抑制杂质扩散的功能。由此，能够抑制由于杂质扩散而晶体管2502t等的可靠性降低。
EL元件2550被形成于绝缘层2521上。以与EL元件2550的下部电极的端部重叠的方式设置分隔壁2528。此外，可以在分隔壁2528上形成控制衬底2510与衬底2570的间隔的间隔物。
扫描线驱动电路2504包括晶体管2503t及电容器2503c。可以将驱动电路与像素电路经同一工艺形成在同一衬底上。
在衬底2510上设置有能够供应信号的布线2511。在布线2511上设置有端子2519。FPC2509(1)电连接到端子2519。FPC2509(1)具有供应视频信号、时钟信号、起始信号、复位信号等的功能。另外，FPC2509(1)也可以设置有印刷线路板(PWB)。
可以将前面的实施方式所示的晶体管用作晶体管2502t和2503t中的一个或两个。在本实施方式中使用的晶体管包括被高度纯化且氧缺陷的形成被抑制的氧化物半导体膜。在该晶体管中，可以降低关闭状态下的电流(关态电流)。因此，可以长期间保持图像信号等电信号，在开启状态下还可以延长写入间隔。因此，可以降低刷新工作的频度，从而可以发挥抑制功耗的效果。另外，在本实施方式中使用的晶体管能够具有较高的场效应迁移率，因此能够进行高速驱动。例如，通过将这种能够进行高速驱动的晶体管用于显示装置2501，可以在一个衬底上形成像素电路的开关晶体管和驱动电路中的驱动晶体管。亦即，作为驱动电路不需要另行使用由硅片等形成的半导体装置，由此可以减少半导体装置的部件数。另外，通过在像素电路中也使用能够进行高速驱动的晶体管，能够提供质量高的图像。
(显示元件使用液晶元件的结构)
接着，参照图27B对显示元件包括液晶元件的结构进行说明。在以下说明中，说明反射外光而进行显示的反射型液晶显示装置，但是本发明的一个实施方式不局限于这种的液晶显示装置。例如，也可以设置光源(例如，背光、侧光)而形成透射型液晶显示装置或半透型液晶显示装置。
图27B所示的显示装置2501除了下述部分之外具有与图27A所示的显示装置2501同样的结构。
图27B所示的显示装置2501的像素2505包括液晶元件2551以及能够向液晶元件2551供应电力的晶体管2502t。
液晶元件2551包括下部电极(还称为像素电极)、上部电极以及下部电极与上部电极之间的液晶层2529。通过在下部电极与上部电极之间施加电压，可以改变液晶元件2551中的液晶层2529的取向状态。此外，在液晶层2529中设置有间隔物2530a以及间隔物2530b。虽然在图27B中未图示，但可以在与液晶层2529接触的一侧上的上部电极和下部电极的每一个上设置取向膜。
液晶层2529可以使用热致液晶、低分子液晶、高分子液晶、聚合物分散液晶、铁电液晶、反铁电液晶。这些液晶材料根据条件呈现出胆甾相、近晶相、立方相、手征向列相、各向同性相等。在采用横向电场型液晶显示装置的情况下，也可以使用不需要取向膜的呈现蓝相的液晶。当使用呈现蓝相的液晶时，不一定需要设置取向膜，由此也不需要摩擦处理。因此，能够防止由于摩擦处理引起的静电破坏，从而能够降低制造工艺中的液晶显示装置的不良和损坏。
对绝缘膜选择性地进行蚀刻来形成间隔物2530a、2530b。间隔物2530a、2530b是为了控制衬底2510与衬底2570之间的距离(单元间隙)而设置的。间隔物2530a、2530b的尺寸可以互不相同，并且，间隔物2530a、2530b优选具有柱状或球状。虽然在图27B中示出将间隔物2530a、2530b设置于衬底2570一侧的结构，但不局限于此，也可以在衬底2510一侧设置。
液晶元件2551的上部电极被设置于衬底2570一侧。该上部电极与着色层2567及遮光层2568之间设置有绝缘层2531。绝缘层2531具有覆盖起因于着色层2567及遮光层2568的凹凸以提供平坦表面的功能。作为绝缘层2531，例如可以使用有机树脂膜。液晶元件2551的下部电极具有反射电极的功能。图27B所示的显示装置2501是反射型液晶显示装置，其中通过在下部电极反射外光并使该光经过着色层2567而进行显示。此外，在形成透射型液晶显示装置的情况下，作为下部电极设置透明电极。
图27B所示的显示装置2501包括绝缘层2522。绝缘层2522覆盖晶体管2502t等。绝缘层2522具有覆盖起因于像素电路的凹凸以提供平坦表面的功能以及在液晶元件的下部电极上形成凹凸的功能。由此，能够在下部电极的表面上形成凹凸。因此，当外光入射到下部电极时，可以使该光在下部电极的表面产生漫反射，从而可以提高可见度。注意，在形成透射型液晶显示装置的情况下，也可以采用不设置上述凹凸的结构。
<触摸传感器>
接着，参照图28说明触摸传感器2595的详细内容。图28相当于沿着图26B的点划线X3-X4的截面图。
触摸传感器2595包括：在衬底2590上配置为交错形状的电极2591及电极2592；覆盖电极2591及电极2592的绝缘层2593；以及使相邻的电极2591电连接的布线2594。
电极2591及电极2592使用透光性导电材料形成。作为透光性导电材料，可以使用氧化铟、铟锡氧化物、铟锌氧化物、氧化锌、添加有镓的氧化锌等导电氧化物。此外，还可以使用含有石墨烯的膜。含有石墨烯的膜例如可以通过使包含氧化石墨烯的膜还原而形成。作为还原方法，可以采用进行加热的方法等。
例如，通过溅射法将透光性导电材料形成在衬底2590上，然后通过光刻法等各种图案化技术去除无需的部分，来可以形成电极2591及电极2592。
用于绝缘层2593的材料的例子是丙烯酸树脂或环氧树脂等树脂、具有硅氧烷键的树脂、以及氧化硅、氧氮化硅、氧化铝等无机绝缘材料。
达到电极2591的开口形成在绝缘层2593中，并且布线2594与相邻的电极2591电连接。由于透光导电材料可以提高触摸面板的开口率，因此可以适用于布线2594。另外，因为其导电性高于电极2591及电极2592的材料可以减少电阻，所以可以适用于布线2594。
一个电极2592在一个方向上延伸，多个电极2592设置为条纹状。布线2594与电极2592交叉。
夹着一个电极2592设置有相邻电极2591。布线2594电连接相邻电极2591。
注意，多个电极2591并不一定要设置在与一个电极2592正交的方向上，也可以设置为以大于0°且小于90°的角度与一个电极2592交叉。
布线2598与电极2591和2592中的任一个电连接。布线2598的一部分被用作端子。布线2598可以使用金属材料诸如铝、金、铂、银、镍、钛、钨、铬、钼、铁、钴、铜或钯、或者包含该金属材料的合金材料。
注意，可以设置覆盖绝缘层2593及布线2594的绝缘层，以保护触摸传感器2595。
连接层2599电连接布线2598与FPC2509(2)。
连接层2599可以使用各向异性导电膜(ACF)或各向异性导电膏(ACP)等。
<触摸面板>
接着，参照图29A说明触摸面板2000的详细内容。图29A相当于沿着图26A中的点划线X5-X6的截面图。
在图29A所示的触摸面板2000中，图27A所说明的显示装置2501与图28所说明的触摸传感器2595贴合在一起。
图29A所示的触摸面板2000除了图27A所说明的结构之外还包括粘合层2597及抗反射层2569。
粘合层2597以与布线2594接触的方式设置。粘合层2597以使触摸传感器2595重叠于显示装置2501的方式将衬底2590贴合到衬底2570。粘合层2597优选具有透光性。粘合层2597可以使用热固化树脂或紫外线固化树脂。例如，可以使用丙烯酸类树脂、氨酯类树脂、环氧类树脂或硅氧烷类树脂。
抗反射层2569位于与像素重叠的区域中。抗反射层2569例如可以使用圆偏振片。
接着，参照图29B对与图29A所示的结构不同的结构的触摸面板进行说明。
图29B是触摸面板2001的截面图。图29B所示的触摸面板2001与图29A所示的触摸面板2000的不同之处是相对于显示装置2501的触摸传感器2595的位置。下面，对不同的部分进行详细的说明，而对其它同样的部分可以援用触摸面板2000的说明。
着色层2567位于EL元件2550的下方。图29B所示的EL元件2550向设置有晶体管2502t的一侧发射光。由此，从EL元件2550发射的光的一部分透过着色层2567，而如图29B中的箭头所示被射出到发光模块2580的外部。
触摸传感器2595被设置于显示装置2501的衬底2510一侧。
粘合层2597设置在衬底2510与衬底2590之间，并将显示装置2501和触摸传感器2595贴合在一起。
如图29A及29B所示，从发光元件射出的光可以射出到衬底的顶面和底面中的一面或双面。
<触摸面板的驱动方法>
接着，参照图30A及30B对触摸面板的驱动方法的例子进行说明。
图30A是示出互电容式触摸传感器的结构的方框图。图30A示出脉冲电压输出电路2601及电流检测电路2602。另外，在图30A中，6个布线X1至X6表示被施加有脉冲电压的电极2621，并且，6个布线Y1至Y6表示检测电流的变化的电极2622。图30A示出电极2621与2622重叠而形成的电容器2603。电极2621与电极2622的功能可以互相调换。
脉冲电压输出电路2601是用来依次将脉冲电压施加到布线X1至X6的电路。通过对布线X1至X6施加脉冲电压，在形成电容器2603的电极2621与2622之间产生电场。例如当该电极之间的电场被遮蔽时，电容器2603中产生变化(互电容)。通过利用该变化可以检测出感知目标的接近或接触。
电流检测电路2602是用来检测电容器2603的互电容变化所引起的布线Y1至Y6的电流变化的电路。当没有感知目标的接近或接触时，在布线Y1至Y6中所检测的电流值没有变化，另一方面，当由于感知目标的接近或接触而互电容减少时，检测到电流值的减少。另外，可以将积分电路等用于电流检测。
图30B是示出图30A所示的互电容式触摸传感器中的输入/输出波形的时序图。在图30B中，在一个帧期间进行各行列中的感知目标的检测。图30B示出没有检测出感知目标(未触摸)的期间和检测出感知目标(触摸)的期间。此外，布线Y1至Y6的所检测出的电流值以电压值的波形而表示。
依次对布线X1至X6施加脉冲电压，布线Y1至Y6的波形根据该脉冲电压而变化。当没有感知目标的接近或接触时，布线Y1至Y6的波形根据布线X1至X6的电压变化而产生变化。在有感知目标接近或接触的部位电流值减少，因而电压值的波形也产生变化。
如此，通过检测互电容的变化，可以检测出感知目标的接近或接触。
<传感器电路>
虽然图30A示出在布线的交叉部只设置电容器2603的无源方式触摸传感器作为触摸传感器，但是也可以使用包括晶体管和电容器的有源方式触摸传感器。图31示出有源方式触摸传感器所包括的传感器电路的例子。
图31的传感器电路包括电容器2603和晶体管2611、2612及2613。
对晶体管2613的栅极施加信号G2。对晶体管2613的源极和漏极中的一个施加电压VRES，并且晶体管2613的源极和漏极中的另一个与电容器2603的一个电极及晶体管2611的栅极电连接。晶体管2611的源极和漏极中的一个与晶体管2612的源极和漏极中的一个电连接，并且，对晶体管2611的源极和漏极中的另一个施加电压VSS。对晶体管2612的栅极施加信号G1，并且，晶体管2612的源极和漏极中的另一个与布线ML电连接。对电容器2603的另一个电极施加电压VSS。
接下来，对图31的传感器电路的工作进行说明。首先，作为信号G2施加使晶体管2613成为开启状态的电位，由此，与晶体管2611的栅极连接的节点n被施加对应于电压VRES的电位。然后，作为信号G2施加使晶体管2613成为关闭状态的电位，由此节点n的电位被保持。
然后，由于手指等感知目标的接近或接触，电容器2603的互电容产生变化，而节点n的电位随其从VRES变化。
在读出工作中，作为信号G1施加使晶体管2612成为开启状态的电位。流过晶体管2611的电流，即流过布线ML的电流根据节点n的电位而产生变化。通过检测该电流，可以检测出感知目标的接近或接触。
在晶体管2611、2612及2613中，可以使用前面的实施方式所示的晶体管。尤其是，优选将前面的实施方式所示的晶体管用作晶体管2613，因为能够长期间保持节点n的电位，从而可以减少对节点n再次供应VRES的工作(刷新工作)的频度。
本实施方式所示的结构可以与其他实施方式所示的结构适当地组合而实施。
实施方式5
在本实施方式中，参照图32以及图33A至33G对包括本发明的一个实施方式的半导体装置的显示模块及电子设备进行说明。
<显示模块>
在图32所示的显示模块8000中，在上盖8001与下盖8002之间设置有连接于FPC8003的触摸面板8004、连接于FPC8005的显示面板8006、背光8007、框架8009、印刷电路板8010、和电池8011。
例如可以将本发明的一个实施方式的半导体装置用于显示面板8006。
上盖8001及下盖8002可以根据触摸面板8004及显示面板8006的尺寸可以适当地改变形状和尺寸。
触摸面板8004可以是电阻膜式触摸面板或电容式触摸面板，且可以被形成为与显示面板8006重叠。显示面板8006的对置衬底(密封衬底)可以具有触摸面板的功能。另外，也可以在显示面板8006的各像素内设置光传感器，而形成光学触摸面板。
背光8007包括光源8008。注意，虽然图32示出在背光8007上配置光源8008的结构，但是本发明的一个实施方式不局限于该结构。例如，可以采用在背光8007的端部设置光源8008并还设置光扩散板的结构。当使用有机EL元件等自发光型发光元件时，或者当采用反射式面板等时，不一定需要设置背光8007。
框架8009保护显示面板8006，并被用作遮断因印刷电路板8010的工作而产生的电磁波的电磁屏蔽。框架8009也可以被用作散热板。
印刷电路板8010设置有电源电路以及用来输出视频信号及时钟信号的信号处理电路。作为对电源电路供应电力的电源，可以使用外部的商业电源或使用另行设置的电池8011的电源。当使用商业电源时，可以省略电池8011。
显示模块8000还可以设置有偏振片、相位差板、棱镜片等构件。
<电子设备>
图33A至33G示出电子设备。这些电子设备可以包括框体9000、显示部9001、扬声器9003、操作键9005(包括电源开关或操作开关)、连接端子9006、传感器9007(该传感器具有测量如下因素的功能：力、位移、位置、速度、加速度、角速度、转速、距离、光、液、磁、温度、化学物质、声音、时间、硬度、电场、电流、电压、电力、辐射线、流量、湿度、倾斜度、振动、气味或红外线)、麦克风9008等。
图33A至33G所示的电子设备可以具有各种功能，例如，可以具有如下功能：将各种信息(静态图像、动态图像、文字图像等)显示在显示部上的功能；触控面板的功能；显示日历、日期或时间等的功能；通过利用各种软件(程序)控制处理的功能；无线通信功能；通过利用无线通信功能来连接到各种计算机网络的功能；通过利用无线通信功能进行各种数据的发送或接收的功能；读出储存在存储介质中的程序或数据并将其显示在显示部上的功能；等。注意，图33A至33G所示的电子设备的功能不局限于此，而可以具有各种功能。虽然在图33A至33G中未图示，但是电子设备可以包括多个显示部。电子设备可以包括照相机等并具有如下功能：拍摄静态图像的功能；拍摄动态图像的功能；将所拍摄的图像储存在存储介质(外部存储介质或内置于照相机的存储介质)中的功能；将所拍摄的图像显示在显示部上的功能；等。虽然在图33A至图33G中未示出，但是电子设备也可以设置有天线等而具有无线通信功能。
下面，详细地说明图33A至33G所示的电子设备。
图33A是便携式信息终端9100的立体图。便携式信息终端9100的显示部9001具有柔性，因此，可以沿着框体9000的弯曲面组装该显示部9001。另外，显示部9001包括触摸传感器，而可以用手指或触屏笔等触摸屏幕来进行操作。例如，通过触摸显示于显示部9001上的图标，可以启动应用程序。
图33B是便携式信息终端9101的立体图。便携式信息终端9101例如被用作电话机、电子笔记本和信息阅读系统等中的一种或多种。具体而言，可以将该便携式信息终端9101用作智能手机。虽然图33B未图示，但是扬声器9003、连接端子9006、传感器9007等也可以设置在便携式信息终端9101中的与图33A所示的便携式信息终端9100同样的位置上。便携式信息终端9101可以将文字及图像信息显示在其多个面上。例如，可以将三个操作按钮9050(还称为操作图标或只称为图标)显示在显示部9001的一个面上。另外，可以将由虚线矩形表示的信息9051显示在显示部9001的另一个面上。信息9051的例子包括：来自SNS(社交网络服务)的通知；提示收到电子邮件或电话的显示；电子邮件或SNS等的标题；电子邮件或SNS等的发送者；日期；时间；电池余量；以及信号接收强度。可以在显示有信息9051的位置上显示操作按钮9050等代替信息9051。
图33C是便携式信息终端9102的立体图。便携式信息终端9102具有将信息显示在显示部9001的三个以上的面上的功能。在此，信息9052、信息9053、信息9054显示于不同的面上。例如，便携式信息终端9102的使用者能够在将便携式信息终端9102放在上衣口袋里的状态下确认其显示(这里是信息9053)。具体而言，将打来电话的人的电话号码或姓名等显示在能够从便携式信息终端9102的上方观看这些信息的位置。由此，使用者可以确认到该显示而无需从口袋里拿出便携式信息终端9102，能够判断是否接电话。
图33D是手表型便携式信息终端9200的立体图。便携式信息终端9200可以执行移动电话、电子邮件、文章的阅读及编辑、音乐播放、网络通信、电脑游戏等各种应用程序。显示部9001的显示面被弯曲，能够在所弯曲的显示面上显示图像。便携式信息终端9200可以采用被通信标准化的近距离通信。例如，通过利用便携式信息终端9200与可进行无线通信的耳麦之间相互通信，可以进行免提通话。此外，便携式信息终端9200包括连接端子9006，可以通过连接器直接与其他信息终端进行数据的交换。另外，也可以通过连接端子9006进行充电。此外，充电工作也可以利用无线供电进行，而不通过连接端子9006。
图33E、33F和33G是能够折叠的便携式信息终端9201的立体图，它们分别示出：展开状态；从展开状态和折叠状态中的一个状态变为另一个状态的中途状态；以及折叠状态。当便携式信息终端9201处于折叠状态时可携带性好。当便携式信息终端9201处于展开状态时，无缝拼接的大显示区域实现高一览性。便携式信息终端9201的显示部9001由铰链9055所连接的三个框体9000来支撑。通过使用铰链9055在两个框体9000之间弯折便携式信息终端9201，可以从便携式信息终端9201的展开状态可逆性地变为折叠状态。例如，可以以大于或等于1mm且小于或等于150mm的曲率半径使便携式信息终端9201弯曲。
本实施方式所示的电子设备包括用来显示某些信息的显示部。但是，根据本发明的一个实施方式的半导体装置也可以用于不包括显示部的电子设备。另外，本实施方式中所示的电子设备的显示部不局限于具有柔性且可以在所弯曲的显示面上进行显示的结构或能够使其显示部折叠的结构，电子设备的显示部也可以采用不具有柔性且在平面部上进行显示的结构。
本实施方式所示的结构可以与其他实施方式所示的结构适当地组合而使用。
符号说明
100：晶体管、100A：晶体管、100B：晶体管、102：衬底、104：导电膜、106：绝缘膜、107：绝缘膜、108：氧化物半导体膜、108a：氧化物半导体膜、108b：氧化物半导体膜、108c：氧化物半导体膜、112a：导电膜、112b：导电膜、114：绝缘膜、116：绝缘膜、118：绝缘膜、120：导电膜、120a：导电膜、120b：导电膜、130：膜、139：卤素、140：氧、141a：开口、141b：开口、142：蚀刻剂、142a：开口、142b：开口、142c：开口、145：区域、150：晶体管、160：晶体管、170：晶体管、180b：氧化物半导体膜、501：像素电路、502：像素部、504：驱动电路部、504a：栅极驱动器、504b：源极驱动器、506：保护电路、507：端子部、550：晶体管、552：晶体管、554：晶体管、560：电容器、562：电容器、570：液晶元件、572：发光元件、2000：触摸面板、2001：触摸面板、2501：显示装置、2502t：晶体管、2503c：电容器、2503t：晶体管、2504：扫描线驱动电路、2505：像素、2509：FPC、2510：衬底、2510a：绝缘层、2510b：柔性衬底、2510c：粘合层、2511：布线、2519：端子、2521：绝缘层、2522：绝缘层、2528：分隔壁、2529：液晶层、2530a：间隔物、2530b：间隔物、2531：绝缘层、2550：EL元件、2551：液晶元件、2560：密封层、2567：着色层、2568：遮光层、2569：防反射层、2570：衬底、2570a：绝缘层、2570b：柔性衬底、2570c：粘合层、2580：发光模块、2590：衬底、2591：电极、2592：电极、2593：绝缘层、2594：布线、2595：触摸传感器、2597：粘合层、2598：布线、2599：连接层、2601：脉冲电压输出电路、2602：电流检测电路、2603：电容器、2611：晶体管、2612：晶体管、2613：晶体管、2621：电极、2622：电极、5100：颗粒、5100a：颗粒、5100b：颗粒、5101：离子、5102：氧化锌层、5103：粒子、5105a：颗粒、5105a1：区域、5105a2：颗粒、5105b：颗粒、5105c：颗粒、5105d：颗粒、5105d1：区域、5105e：颗粒、5120：衬底、5130：靶材、5161：区域、8000：显示模块、8001：上盖、8002：下盖、8003：FPC、8004：触摸面板、8005：FPC、8006：显示面板、8007：背光、8008：光源、8009：框架、8010：印刷电路板、8011：电池、9000：框体、9001：显示部、9003：扬声器、9005：操作键、9006：连接端子、9007：传感器、9008：麦克风、9050：操作按钮、9051：信息、9052：信息、9053：信息、9054：信息、9055：铰链、9100：便携式信息终端、9101：便携式信息终端、9102：便携式信息终端、9200：便携式信息终端、9201：便携式信息终端
本申请基于2014年10月20日由日本专利局受理的日本专利申请第2014-213436号，其全部内容通过引用纳入本文。

Claims (20)

1.一种半导体装置，包括：
栅电极；
所述栅电极上的第一绝缘膜；
所述第一绝缘膜上的氧化物半导体膜；
电连接于所述氧化物半导体膜的源电极；
电连接于所述氧化物半导体膜的漏电极；以及
所述氧化物半导体膜、所述源电极及所述漏电极上的第二绝缘膜，
其中，所述第二绝缘膜包括包含卤素的区域，
并且，在所述区域中所述卤素以其浓度向所述第二绝缘膜的表面逐渐增高的方式分布。
2.根据权利要求1所述的半导体装置，
其中所述卤素为氟。
3.根据权利要求1所述的半导体装置，
其中所述卤素通过二次离子质谱分析法被检测出。
4.根据权利要求1所述的半导体装置，
其中通过热脱附谱分析法从所述第二绝缘膜中检测出大于或等于8.0×1014/cm2的氧分子。
5.根据权利要求1所述的半导体装置，
其中所述氧化物半导体膜包含氧、In、Zn及M，
并且M是Ti、Ga、Y、Zr、La、Ce、Nd、Sn或Hf。
6.根据权利要求1所述的半导体装置，
其中所述氧化物半导体膜包括结晶部，
并且所述结晶部具有c轴取向性并包括c轴平行于形成有所述氧化物半导体膜的表面的法线向量的部分。
7.一种显示装置，包括：
权利要求1所述的半导体装置；以及
显示元件。
8.一种显示模块，包括：
权利要求9所述的显示装置；以及
触摸传感器。
9.一种半导体装置，包括：
栅电极；
所述栅电极上的第一绝缘膜；
所述第一绝缘膜上的氧化物半导体膜；
电连接于所述氧化物半导体膜的源电极；
电连接于所述氧化物半导体膜的漏电极；
所述氧化物半导体膜、所述源电极及所述漏电极上的第二绝缘膜；以及
所述第二绝缘膜上的第三绝缘膜，
其中，所述第二绝缘膜包括包含卤素的区域，
并且，在所述区域中所述卤素以其浓度向所述第二绝缘膜的表面逐渐增高的方式分布。
10.根据权利要求9所述的半导体装置，
其中所述卤素为氟。
11.根据权利要求9所述的半导体装置，
其中所述卤素通过二次离子质谱分析法被检测出。
12.根据权利要求9所述的半导体装置，
其中通过热脱附谱分析法从所述第二绝缘膜中检测出大于或等于8.0×1014/cm2的氧分子。
13.根据权利要求9所述的半导体装置，
其中所述第三绝缘膜包含氮及硅。
14.根据权利要求9所述的半导体装置，
其中所述氧化物半导体膜包含氧、In、Zn及M，
并且M是Ti、Ga、Y、Zr、La、Ce、Nd、Sn或Hf。
15.根据权利要求9所述的半导体装置，
其中所述氧化物半导体膜包括结晶部，
并且所述结晶部具有c轴取向性并包括c轴平行于形成有所述氧化物半导体膜的表面的法线向量的部分。
16.一种显示装置，包括：
权利要求9所述的半导体装置；以及
显示元件。
17.一种显示模块，包括：
权利要求16所述的显示装置；以及
触摸传感器。
18.一种半导体装置的制造方法，包括如下步骤：
在衬底上形成栅电极；
在所述栅电极上形成第一绝缘膜；
在所述第一绝缘膜上形成氧化物半导体膜；
在所述氧化物半导体膜上形成源电极及漏电极；
在所述氧化物半导体膜、所述源电极及所述漏电极上形成第二绝缘膜；
对所述第二绝缘膜添加卤素；
在所述第二绝缘膜上形成保护膜；
经过所述保护膜对所述第二绝缘膜添加氧；以及
去除所述保护膜。
19.根据权利要求18所述的半导体装置的制造方法，
其中所述卤素为氟。
20.根据权利要求18所述的半导体装置的制造方法，在所述去除所述保护膜的步骤后，还包括在所述第二绝缘膜上形成第三绝缘膜的步骤。
CN201580055844.9A 2014-10-20 2015-10-08 半导体装置、其制造方法、显示装置以及显示模块 Pending CN107004602A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2014213436 2014-10-20
JP2014-213436 2014-10-20
PCT/IB2015/057687 WO2016063160A1 (en) 2014-10-20 2015-10-08 Semiconductor device, manufacturing method thereof, display device, and display module

Publications (1)

Publication Number Publication Date
CN107004602A true CN107004602A (zh) 2017-08-01

Family

ID=55749715

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201580055844.9A Pending CN107004602A (zh) 2014-10-20 2015-10-08 半导体装置、其制造方法、显示装置以及显示模块

Country Status (5)

Country Link
US (1) US20160111548A1 (zh)
JP (1) JP2016082240A (zh)
CN (1) CN107004602A (zh)
TW (1) TW201622146A (zh)
WO (1) WO2016063160A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109494303A (zh) * 2017-09-12 2019-03-19 松下知识产权经营株式会社 电容元件、图像传感器、电容元件的制造方法以及图像传感器的制造方法

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016063159A1 (en) * 2014-10-20 2016-04-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof, module, and electronic device
US10714633B2 (en) 2015-12-15 2020-07-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device
KR20180123028A (ko) 2016-03-11 2018-11-14 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장비, 상기 반도체 장치의 제작 방법, 및 상기 반도체 장치를 포함하는 표시 장치
KR102330605B1 (ko) 2016-06-22 2021-11-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
TWI811761B (zh) 2016-07-11 2023-08-11 日商半導體能源研究所股份有限公司 金屬氧化物及半導體裝置
CN107886852B (zh) * 2017-04-14 2024-04-12 深圳市微阵技术有限公司 一种显示条和具有该显示条的拼接显示系统
JP7315136B2 (ja) * 2018-12-26 2023-07-26 株式会社Flosfia 結晶性酸化物半導体

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101894760A (zh) * 2010-06-10 2010-11-24 友达光电股份有限公司 薄膜晶体管及其制造方法
US20110285426A1 (en) * 2010-05-21 2011-11-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device
CN102683197A (zh) * 2011-03-11 2012-09-19 株式会社半导体能源研究所 半导体装置的制造方法
US20120248433A1 (en) * 2011-03-31 2012-10-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102246529B1 (ko) * 2009-09-16 2021-04-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR101847656B1 (ko) * 2009-10-21 2018-05-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
JP5679143B2 (ja) * 2009-12-01 2015-03-04 ソニー株式会社 薄膜トランジスタならびに表示装置および電子機器
JP5731244B2 (ja) * 2010-03-26 2015-06-10 株式会社半導体エネルギー研究所 半導体装置の作製方法
US8552425B2 (en) * 2010-06-18 2013-10-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US8441010B2 (en) * 2010-07-01 2013-05-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US8921948B2 (en) * 2011-01-12 2014-12-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR102034911B1 (ko) * 2012-01-25 2019-10-21 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110285426A1 (en) * 2010-05-21 2011-11-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device
CN101894760A (zh) * 2010-06-10 2010-11-24 友达光电股份有限公司 薄膜晶体管及其制造方法
CN102683197A (zh) * 2011-03-11 2012-09-19 株式会社半导体能源研究所 半导体装置的制造方法
US20120248433A1 (en) * 2011-03-31 2012-10-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109494303A (zh) * 2017-09-12 2019-03-19 松下知识产权经营株式会社 电容元件、图像传感器、电容元件的制造方法以及图像传感器的制造方法
CN109494303B (zh) * 2017-09-12 2024-01-19 松下知识产权经营株式会社 电容元件、图像传感器、电容元件的制造方法以及图像传感器的制造方法

Also Published As

Publication number Publication date
JP2016082240A (ja) 2016-05-16
WO2016063160A1 (en) 2016-04-28
US20160111548A1 (en) 2016-04-21
TW201622146A (zh) 2016-06-16

Similar Documents

Publication Publication Date Title
JP7266084B2 (ja) 半導体装置の作製方法
TWI755375B (zh) 半導體裝置及其製造方法、顯示裝置、及電子裝置
CN107004602A (zh) 半导体装置、其制造方法、显示装置以及显示模块
CN103843145B (zh) 半导体装置
KR102399893B1 (ko) 반도체 장치와 그 제작 방법, 및 상기 반도체 장치를 포함하는 표시 장치
CN106663391B (zh) 显示装置及其制造方法
JP6905575B2 (ja) 半導体装置の作製方法
CN104238205B (zh) 显示装置及电子设备
JP7126823B2 (ja) 半導体装置の作製方法
CN107408579A (zh) 半导体装置、该半导体装置的制造方法或包括该半导体装置的显示装置
CN105074806B (zh) 半导体装置、驱动电路及显示装置
CN106471610A (zh) 半导体装置以及包括该半导体装置的显示装置
CN107111985A (zh) 半导体装置以及包括该半导体装置的显示装置
CN107683531A (zh) 半导体装置以及包括该半导体装置的显示装置
CN107210230A (zh) 氧化物半导体膜及半导体装置
JP2024052769A (ja) 半導体装置
JP2018006734A (ja) 半導体装置、当該半導体装置の作製方法、及び当該半導体装置を有する表示装置
CN105793995A (zh) 半导体装置、半导体装置的制造方法以及显示装置
CN106256017A (zh) 半导体装置、包括该半导体装置的显示装置
TW201807817A (zh) 半導體裝置及包括該半導體裝置的顯示裝置
CN106104772A (zh) 半导体装置以及具有该半导体装置的显示装置
JP2016127288A (ja) 半導体装置及び当該半導体装置を有する表示装置
CN105793994A (zh) 半导体装置
JP2022081496A (ja) 表示装置の作製方法
JP7497505B2 (ja) 半導体装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20170801